JP2014167966A - 半導体装置の製造方法及び製造装置 - Google Patents

半導体装置の製造方法及び製造装置 Download PDF

Info

Publication number
JP2014167966A
JP2014167966A JP2013039025A JP2013039025A JP2014167966A JP 2014167966 A JP2014167966 A JP 2014167966A JP 2013039025 A JP2013039025 A JP 2013039025A JP 2013039025 A JP2013039025 A JP 2013039025A JP 2014167966 A JP2014167966 A JP 2014167966A
Authority
JP
Japan
Prior art keywords
wafer
fill material
gap
film
bevel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013039025A
Other languages
English (en)
Other versions
JP5784658B2 (ja
Inventor
Kenro Nakamura
村 賢 朗 中
Mitsuyoshi Endo
藤 光 芳 遠
Kazuyuki Azuma
和 幸 東
Takashi Shirono
野 貴 士 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013039025A priority Critical patent/JP5784658B2/ja
Priority to US13/954,833 priority patent/US9123717B2/en
Publication of JP2014167966A publication Critical patent/JP2014167966A/ja
Application granted granted Critical
Publication of JP5784658B2 publication Critical patent/JP5784658B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/80123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/80122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/80129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83123—Shape or position of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Abstract

【課題】ナイフエッジを回避し、安定で丈夫なウェハ積層体を得ることができ、加えて、１つのウェハから利用することができる半導体チップの数を増やすことができる半導体装置の製造方法及び製造装置を提供する。
【解決手段】実施形態にかかる半導体装置の製造方法は、第１のウェハと第２のウェハとを貼り合わせて積層体を形成し、第１のウェハのベベルと第２のウェハのベベルとの間に位置する間隙に、フィル材を薄膜状に付着させたフィルムを積層体の外周に沿って擦り付けることにより、間隙にフィル材を埋め込み、第１のウェハを薄層化する。
【選択図】図７

Description

本発明の実施形態は、半導体装置の製造方法及び製造装置に関する。
近年、微細化に限界があることが見え始めたため、微細化による半導体装置における素子数のさらなる高密度化は困難となっている。そこで、微細化以外の、高密度化のための新しいアプローチとして、半導体チップの三次元実装技術が脚光を浴びるようになった。この三次元実装を簡単に説明すると、「二次元的に横に広がっていた半導体装置を、機能ごとに階層に分けて縦に積層すること」に対応する。つまり、三次元化することにより、単位面積当たりの素子数を増加させるという発想である。
三次元実装として、例えば、半導体チップを積層して、半導体チップ間をワイヤボンディングで接続するワイヤボンディング方式が出現した。これは、従来の二次元的半導体装置に比べてそれなりの高密度化をもたらした。しかしながら、各半導体チップの厚さを５０μｍ以下にすることは難しく、さらに、半導体チップの間には２０μｍ程度の厚さを持つ接着機構層（アンダーフィル層）が介在することとなるため、ワイヤボンディングの段差に対する立体配置の観点からも、積層できる半導体チップの数は１６程度が限界である。また、半導体チップ間を接続するワイヤの配線長が極端に長くなるため、半導体装置の高速化に対しては不利となる。
このような状況から、最近はＴＳＶ方式の三次元実装が注目されている。ＴＳＶとは、Through Silicon Viaの略であり、シリコン貫通電極のことである。ＴＳＶ方式では、このＴＳＶが半導体チップ間の接続配線となる。従って、半導体チップ間の接続の配線長は、先に説明したワイヤボンディング方式でのワイヤの配線長に比べて桁違いに短くなる。よって、半導体チップ間を接続する配線の持つ、抵抗成分、キャパシタンス成分、リアクタンス成分を小さくすることができるため、ＴＳＶ方式では、信号が高周波信号であっても減衰しにくく、半導体装置の高速化に対して有利となる。
ＴＳＶ方式では、積層する半導体チップ間は、電気的接続も兼ねるかたちで貼り合わされている。ＴＳＶ方式による三次元実装による積層モジュールの形成は、大別すると、以下のようになる。
（１）ウェハ（例えばシリコンウェハ）をあらかじめ個片化（分割）して複数のダイ（半導体チップ）を形成し、ダイとダイとを貼り合わせて三次元実装を行い、積層モジュールを形成する。
（２）複数のウェハを積層する最終的な段数にまで貼り合わせてウェハ積層体を形成し、最後に個片化することにより積層モジュールを形成する。
現在は（１）が一般的であり、将来はコスト的に有利な（２）が一般的になると言われている。（２）を行うためには、ウェハ積層体の外周部でウェハが剥離しない、安定で丈夫なウェハ積層体が求められる。
特開２００４−３４９６４９号公報 特開平１１−６７７０１号公報 特開２００２−９０２０号公報 特開２００８−９１９５１号公報
本発明は、チッピングの原因になるナイフエッジを回避し、安定で丈夫なウェハ積層体を得ることができ、加えて、１つのウェハから利用することができる半導体チップの数を増やすことができる半導体装置の製造方法及び製造装置を提供するものである。
本発明の実施形態によれば、半導体装置の製造方法は、第１のウェハと第２のウェハとを貼り合わせて積層体を形成し、前記第１のウェハのベベルと第２のウェハのベベルとの間に位置する間隙に、フィル材を薄膜状に付着させたフィルムを前記積層体の外周に沿って擦り付けることにより、前記間隙に前記フィル材を埋込み、前記第１のウェハを薄層化する。
図１は、ウェハの各部位を説明するための図である。 図２は、本実施形態にかかる半導体装置の製造方法を説明するための図（その１）である。 図３は、本実施形態にかかる半導体装置の製造方法を説明するための図（その２）である。 図４は、本実施形態にかかる半導体装置の製造方法を説明するための図（その３）である。 図５は、第１の実施形態にかかる半導体製造装置の側面図である。 図６は、第１の実施形態にかかる擦り付けヘッドの側面図である。 図７は、第１の実施形態の半導体製造装置を用いた製造工程を説明するための図である。 図８は、比較例の半導体装置の製造方法を説明するための図である。 図９は、第２の実施形態にかかる半導体製造装置の図である。 図１０は、第２の実施形態にかかる半導体装置の製造方法を説明するための図である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
ただし、以下の説明において、面の形状、位置及び角の角度に対して使用される「平坦」、「ほぼ平坦」、「直角」、「ほぼ直角」、「水平」及び「ほぼ水平」等の表現や形状の表現は、数学的（幾何学的）に平坦、直角、水平である場合や数学的に定義される形状だけを意味するものではなく、半導体装置の製造工程において工業的に許容される程度の違いや粗さ等がある場合やその形状に類する形状を含む場合をも意味する。
本実施形態においては、例えばシリコンウェハ等のウェハを取り扱うが、本実施形態の説明を始める前に、図１を用いて一般的なウェハの各部位について説明する。図１（ａ）はウェハ１００を表面１００ａの上方から見た平面図である。図１（ｂ）は、ウェハ１００の外周部１０１とその近傍におけるウェハ１００の断面図である。図１（ａ）に示されるように、ウェハ１００の表面１００ａは、ウェハ１００の中心にひろがる中心部１０３と、そのまわりに位置する外周部１０１とを有する。さらに、ウェハ１００は、ウェハ１００の結晶方向の判別及びウェハ１００の整列を容易に行うために、ウェハ１００の外周の一部にノッチ１０２と呼ばれる切り欠きが設けられている。そして、図１（ｂ）に示されるように、ウェハ１００の表面１００ａは、中心部１０３においてはほぼ平坦になっている。外周部１０１においては、表面１００ａは傾斜しつつウェハ１００の外周の端面１０５へとつながっている。ウェハ１００の外周部１０１の断面をこのような形状とするベベル加工を行うことにより、ウェハ１００の外周部１０１の強度を確保する。外周部１０１において傾斜している面をベベル１０４と呼ぶ。なお、表面１００ａの反対側にあるウェハ１００の裏面１００ｂについても、表面１００ａと同様の構成を有する。
（第１の実施形態）
図２から図４を用いて、本実施形態にかかるウェハ積層体２３の製造方法を説明する。図２から図４は、本実施形態の製造方法の各工程での、ウェハ積層体２３の外周部及びその近傍におけるウェハ積層体２３の断面図である。
まず、半導体素子等が形成されている第１のウェハ１と研削サポート用の第２のウェハ２とを準備する。なお、第１のウェハ１には、第１のウェハ１を貫く貫通電極（不図示）をあらかじめ形成しておいても良く、第２のウェハ２についても必要に応じて同様に形成しておくことができる。図２（ａ）に示すように、電極等が形成されたデバイス面である第１のウェハ１の表面１ｂと第２のウェハ２の表面２ａとが向かい合い、且つ、第１のウェハ１及び第２のウェハ２の中心及びノッチの位置が互いに重なり合うように、第１のウェハ１及び第２のウェハ２の位置合わせを行う。位置合わせした状態を維持するように、接着剤法あるいはfusion（溶融）接合法等で第１のウェハ１及び第２のウェハ２を貼り合わせ、ウェハ積層体２３を形成する。なお、研削サポート用の第２のウェハ２は、第１のウェハ１の研削・研磨の際に第１のウェハ１を支持する機能を担うのみならず、貼り合わせの前に第２のウェハ２の表面２ａに電極等を形成することにより、ウェハ積層体２３中でのデバイス機能を担うこともできる。この場合には、第２のウェハ２は、第１のウェハ１から剥がされることなく、最終的に形成されるウェハ積層体２３の中に残される。一方、第２のウェハ２が研削サポートの機能のみを担う場合には、最終的に第２のウェハ２を第１のウェハ１から剥がしても良い。
次に、図２（ｂ）に示すように、第１のウェハ１のベベル４と第２のウェハ２のべベル４との間に位置する間隙に、ウェハ積層体２３の外周に沿って、フィル材３を一回り埋込む。以下にフィル材３の埋込みについて詳細に説明する。
まず、フィル材３を厚さ３００μｍ程度の薄膜状にして、テープ状のフィルム２２に付着させて、フィル材付着テープ（フィルム）２４を形成する。フィル材３の詳細については、後で説明する。
次に、フィル材３を埋込む際に用いられる半導体製造装置２００の側面図を図５に示す。この半導体製造装置２００は、ウェハ積層体２３を保持する保持部（回転装置）２１０と、フィル材付着テープ２４をウェハ積層体２３の外周部の間隙に擦り付けるための擦り付けヘッド２２０とを有する。さらに、フィル材付着テープ２４に所定の張力を与えつつ、フィル材付着テープ２４を送り出し、且つ、巻き取るために、巻き取りリール２３１と送り出しリール２３２とを有する。
保持部２１０は、ウェハ積層体２３を真空吸着してウェハ積層体２３を保持する保持テーブル２１１と、保持テーブル２１１を支持する支持軸２１２と、支持軸２１２を回転させるためのモータ２１３とを有している。この支持軸２１２の下端はモータ２１３に連結しており、このモータ２１３により支持軸２１２と保持テーブル２１１とが一体となって回転する。例えば、ウェハ積層体２３が保持される保持テーブル２１１の面が地面とほぼ水平となるような状態を維持したまま、保持テーブル２１１は、支持軸２１２を回転軸として回転する。
図６は、擦り付けヘッド２２０の側面図である。擦り付けヘッド２２０は、２つの突出部２２１ａと２２１ｂとを有する支持部２２１と、この突出部２２１ａと２２１ｂとの間に張設された弾性ゴム等からなる弾性部材２２２と、支持部２２１とつながっているエアシリンダ２２３とを有する。このエアシリンダ２２３を用いて、擦り付けヘッド２２０を最適な位置に移動させる。
なお、従来の半導体装置の製造工程におけるウェハの端面を研磨する際に使用されるベベル研磨装置の機構において、研磨テープをフィル材付着テープ２４に置き換えることにより、ベベル研磨装置を本実施形態にかかる半導体製造装置２００として用いることができる。
上記のような半導体製造装置２００において、保持テーブル２１１の上にウェハ積層体２３を保持する。この際、ウェハ積層体２３の第１のウェハ１及び第２のウェハ２の中心が支持軸２１２の中心と重なるように、ウェハ積層体２３を保持テーブル２１１の上に配置する。フィル材付着テープ２４は、そのフィルム２２側の面が弾性部材２２２に接するように取り付けられる。そして、エアシリンダ２２３を駆動させ、２つの突出部２２１ａ、２２１ｂの間にウェハ積層体２３の外周部が挟まれ、且つ、ウェハ積層体２３の外周がフィル材付着テープ２４を介して弾性部材２２２に接するように、擦り付けヘッド２２０を移動させる。次に、保持部２１０を用いて、ウェハ積層体２３を一定速度で回転させる。さらに、巻き取りリール２３１と送り出しリール２３２とを一定の速度で回転させて、フィル材付着テープ２４に一定の張力を与えつつ、フィル材付着テープ２４を送り出し、且つ、巻き取る（図５参照）。
さらに詳細には、図５中の擦り付けヘッド２２０の近傍を拡大した側面図である図７に示すように、フィル材付着テープ２４は、突出部２２１ａと２２１ｂとの間に張設された弾性部材２２２により、ウェハ積層体２３の外周に押し当てられる。この際、フィル材付着テープ２４を介してウェハ積層体２３の外周に押し当てられた弾性部材２２２は、引き伸ばされ、弾性部材２２２に張力が発生する。この弾性部材２２２の張力により、フィル材付着テープ２４を介してウェハ積層体２３の外周に一定の力が印加され、フィル材付着テープ２４のフィル材３が、第１のウェハ１のベベル４と第２のウェハ２のべベル４との間に位置する間隙に擦り付けられることとなる。また、巻き取りリール２３１と送り出しリール２３２とが一定の速度で回転することから、フィル材付着テープ２４の新しい面が常に間隙に押し当てられることとなり、加えて、ウェハ積層体２３が一定速度で回転していることから、ウェハ積層体２３の外周に沿ってフィル材３を擦り付けることができる。
間隙にフィル材３を埋込んだ後、必要に応じて、乾燥処理、加熱処理、又は、光照射処理を行い、フィル材３を硬化させる。このフィル材３を硬化させる手段は、フィル材３の材料に応じて最適なものを選択する。
また、フィル材３の形状を成形し、余分なフィル材３によりウェハ積層体２３が汚染されることを防止するために、フィル材３が硬化した後に、ウェハ積層体２３の外周部の間隙からはみ出した余剰のフィル材３を研磨フィルムにより研磨除去することが好ましい。この場合には、上記の半導体製造装置２００に、研磨フィルムを押し当てるための研磨ヘッド（不図示）を設け、半導体製造装置２００において研磨除去を行っても良い。もしくは、研磨テープを利用した市販のベベル研磨装置（例えば、（株）荏原製作所のＥＡＣ２００ｂｉ−Ｔ、ＥＡＣ３００ｂｉ−Ｔ）を用いても良い。
このようにして、図２（ｂ）に示すような構造を得ることができる。さらに、第２のシリコンウェハ２を研削サポートとして用いて、第２のウェハ２と接していない第１のウェハ１の裏面１ａを研削・研磨する。このようにして、数百μｍの厚さを有していた第１のウェハ１を例えば５０μｍ程度の膜厚を持つように薄層化する。図３（ａ）からわかるように、間隙にフィル材３が埋込まれているために、第１のウェハ１の裏面１ａとフィル材３の外周側の端面７とがなす角６の角度は、直角に近くなり、ナイフエッジ（鋭角）にならない。
次に、図３（ｂ）に示すように、研磨した第１のウェハ１の裏面１ａの上に、第３のウェハ１３を積層させる。なお、第３のウェハ１３についても、第１のウェハ１と同様に貫通電極（不図示）をあらかじめ形成しておくことができる。詳細には、第３のウェハ１３の電極等が形成されたデバイス面である表面１３ｂと第１のウェハ１の裏面１ａとが向かい合い、第３のウェハ１３と第１のウェハ１との中心及びノッチの位置が互いに重なり合うようにして、第１のウェハ１と第３のウェハ１３とを貼り合わせる。
そして、図４（ａ）に示すように、これまでの説明と同様に、第３のウェハ１３のベベル４とフィル材３との間に位置する間隙に、フィル材３をさらに埋込む。そして、図４（ｂ）に示すように、第３のウェハ１３の裏面１３ａを研削・研磨する。この場合であっても、第３のウェハ１３のベベル４とフィル材３との間に位置する間隙にフィル材３をさらに埋込んだために、第３のウェハ１３の裏面１３ａとフィル材３の端面７とがなす角６の角度は、直角に近くなり、ナイフエッジにならない。
さらに、所望の数だけ、ウェハを積層し、形成されたウェハ積層体２３の外周部の間隙にフィル材３をさらに埋込み、新たに積層させたウェハの裏面を研削・研磨することを繰り返す。それによって、所望の数のウェハを含むウェハ積層体２３を得ることができる。さらに、このウェハ積層体２３を個片化することにより、積層モジュールを得ることができる。
次に、フィル材３の材料について説明する。フィル材３は、以下のような特性等を備えることが好ましい。
（１）各ウェハの最表面に位置する膜（例えば酸化シリコン膜）との密着性が高い。
（２）研削・研磨に対する機械的耐性がある。
（３）ウェハ用の研磨液、洗浄液に対する耐薬品性がある。
（４）ウェハの貼り合わせ後に行われる熱プロセスで印加される高温に対して耐熱性がある。（例えば２００℃程度の熱に対して耐熱性があることが好ましい。）
（５）硬化収縮が小さいこと。
（６）半導体装置製造で用いられるクリーンルーム内での使用実績がある。
（７）熱膨張係数がウェハの材料（例えばシリコン）のものに近い。
（８）脆くないこと（できれば弾性があって、応力を分散・緩和できること）。
よって、上記のような特性を備えるフィル材３としては、ガラス材料、無機ポリマー、又は、有機ポリマーを主成分とする材料を挙げることができる。詳細には、ガラス材料は熱に強いことで優れている。ガラス材料を主成分とする材料としては、水ガラス、Spin On Glass、シラン、シラザン等が挙げられる。また、ポリマーを主成分とする材料としては、耐熱性のある合成樹脂、すなわち、フッ素樹脂、ケイ素樹脂（シリコーン）、ポリイミド樹脂、メラミン樹脂、ベンゾシクロブテン樹脂等が挙げられる。さらに、歯の詰め物として用いられるプラスチック製のコンポジットレジン（光硬化性樹脂と球状フィラとの混合物）を用いても良い。
また、フィル材３の粘性は、扱いが容易になるように最適な粘性を選択する。例えば、ウェハ積層体２３の第１のウェハ１のベベル４と第２のウェハ２のべベル４との間に位置する間隙に対するフィル材３の埋込み量は、各ウェハが３００ｍｍ径のウェハの場合には、約０．０２４ｃｍ３となる。この埋込み量は非常に少ないものといえる。このような状況で、間隙から流れ出すことなく、且つ、間隙に容易に擦り付けることができるように、フィル材３の粘性は比較的高いことが好ましい。さらに、先に説明したように、フィル材３の硬化収縮が小さいことが好ましいため、フィル材３における溶媒成分の占める割合が少ないことが好ましい。
本実施形態によれば、ウェハ積層体２３の外周部の間隙にフィル材３を埋込むことにより、研磨した後の第１のウェハ１の裏面１ａとフィル材３の端面７とがなす角６の角度が直角に近くなることから、チッピングの原因になるナイフエッジを回避することができる。また、ウェハ積層体２３の外周部に存在するフィル材３により、ウェハが互いに剥離することを避けることができ、安定で丈夫なウェハ積層体２３を得ることができる。加えて、チッピングを防止できるゆえ、各ウェハの外周部もしくは外周部近傍に形成された半導体チップを無駄にすることなく利用することができることから、本発明者らがこれまで検討してきた製造方法に比べて、１つのウェハから利用することができる半導体チップの数を増やすことができる。詳細には、以下のとおりである。
先に説明したように、ウェハの外周部はベベル加工がされている。このようなウェハに対して更なる加工を行わずに、ウェハを支持基板に貼り付けて、研削・研磨を行うと、ウェハの外周部に尖ったナイフエッジが出現することが従来から知られている。このナイフエッジ部分では、ウェハの厚みが薄く、ウェハと支持基板とが接していないため、ウェハ強度が弱い。従って、このようなナイフエッジ部分でチッピング（欠け・劈開）が生じやすい。
そこで、本発明者らはこれまでエッジトリミング法を検討してきた。本実施形態の比較例としてのエッジトリミング法を図８を用いて説明する。図８は、エッジトリミング法の各工程での、ウェハ３００及びウェハ積層体２３の外周部３０１及びその近傍における断面図である。図８（ａ）に示すように、ウェハ３００の表面３００ｂにおける幅数ｍｍの外周部３０１を例えば約５０μｍ垂直に掘り下げる。掘り下げることによって形成される壁面８は、円錐台側面ではなく、円柱側面になる。次に、図８（ｂ）に示すように、ウェハ３００の表面３００ｂが支持基板３１１と接するように、ウェハ３００と支持基板３１１とを貼り合わせる。さらに、図８（ｃ）に示すように、ウェハ３００の裏面３００ａを研削・研磨して薄層化する。図８（ｃ）からも明らかなように、ウェハ３００の薄層化後において、壁面８と裏面３００ａとのなす角６がほぼ直角になることから、ナイフエッジが出現することを回避することができる。しかし、この方法においては、外周部３０１を掘り下げることからウェハ３００の直径がその外周側から短くなり、ウェハ３００の外周部３０１等に形成された半導体チップは製品として利用することができなくなり、１つのウェハから取得できる半導体チップの数が減少してしまうという問題が生じていた。さらに、貼り合わせたウェハが、外周部３０１で剥がれるという問題があった。
しかしながら、本実施形態によれば、ウェハ積層体２３の外周部の間隙にフィル材３を埋込むことにより、ウェハが互いに剥離することを避けることができ、安定で丈夫なウェハ積層体２３を得ることができる。加えて、外周部３０１を掘り下げ加工することがないため、各ウェハの外周部もしくは外周部近傍に形成された半導体チップを無駄にすることなく利用することができる。
さらに、本実施形態によれば、フィル材３をテープ状にして用いていることから、フィル材３の取り扱いが非常に容易である。また、フィル材３の粘性等を最適値とすることにより、フィル材３の硬化時間を短くし、フィル材３によるウェハ積層体２３の汚染を抑えることができる。さらに、フィル材付着テープ２４を擦り付けることによりフィル材３を埋込んでいることから、フィル材３の埋込みにかかる時間は短く、製造効率を悪化させることを避けることができる。そして、あらかじめウェハを積層させた後に間隙に埋込んでいることから、使用するフィル材３の量を少なくすることができる。
（第２の実施形態）
本実施形態は、フィル材３を間隙に移送又は滴下することによりフィル材３の埋込みを行う点で、第１の実施形態と異なる。ここでは、第１の実施形態と同じ構成及び機能を有する部分は、第１の実施形態と同じ符号を付し、その説明は省略するものとする。
まず、フィル材３を埋込む際に用いられる半導体製造装置４００を図９に示す。図９（ａ）は、ウェハ積層体２３を取り付けた半導体製造装置４００を、ウェハ積層体２３の第１のウェハ１の裏面１ａ側から見た側面図である。図９（ｂ）は、図９（ａ）中で示される矢印Ａ側から半導体製造装置４００の保持部（回転装置）４１０周辺を見た図である。半導体製造装置４００は、保持部４１０と、ディスペンスノズル（フィル材供給装置）３１と、光照射装置３２とを有する。保持部４１０は、ウェハ積層体２３のウェハの面を真空吸着してウェハ積層体２３を保持する保持テーブル４１１と、保持テーブル４１１を支持する支持軸４１２と、支持軸４１２を回転させるためのモータ（不図示）とを有している。例えば、ウェハ積層体２３が保持される保持テーブル４１１の面が、地面とほぼ直角となるような状態を維持したまま、支持軸４１２を回転中心として保持テーブル４１１は回転する。ディスペンスノズル３１は、ウェハ積層体２３の第１のウェハ１のベベル４と第２のウェハ２のべベル４との間に位置する間隙にフィル材３を移送又は滴下する。また、光照射手段３２は、間隙に移送又は滴下されたフィル材３に対して光を照射して、フィル材３を硬化する。
次に、図１０を用いて、本実施形態の製造方法を説明する。図１０は、本実施形態の製造方法のフィル材３の埋込み工程を説明するための図であり、詳細には、図１０（ａ）は図９（ａ）に対応し、図１０（ｂ）は図９（ｂ）に対応する。
まず、第１の実施形態と同様に、第１のウェハ１と第２のウェハ２とを積層させてウェハ積層体２３を形成する。さらに、図１０に示すように、上記のような半導体製造装置４００を用いて、保持テーブル４１１の上にウェハ積層体２３を保持する。この際、ウェハ積層体２３の各ウェハの中心が支持軸４１２の中心と重なり、且つ、ウェハ積層体２３の各ウェハの面（表面、裏面）が地面に対してほぼ直角になるように、ウェハ積層体２３を保持テーブル４１１の上に保持する。この状態を維持したまま、例えば１ｒｐｍ程度でウェハ積層体２３を回転させる。そして、ディスペンスノズル３１を用いて、ウェハ積層体２３の外周部の間隙にフィル材３を移送又は滴下する。さらに、間隙に移送又は滴下された直後のフィル材３に光照射手段３２から光を照射することにより、フィル材３を硬化させる。フィル材３が熱硬化性樹脂である場合には光として赤外線を選択し、フィル材３が紫外線硬化性樹脂である場合には光として紫外線を選択することが好ましい。このように、移送又は滴下した直後にフィル材３を硬化させることにより、フィル材３が垂れることなく、フィル材３を間隙に埋込むことができる。なお、本実施形態におけるフィル材３は、第１の実施形態で用いられる材料から選択することができるが、フィル材３が、間隙から流れることがなく、且つ、間隙を充填することができるような粘性を選択することが好ましい。
この後、第１の実施形態と同様に、フィル材３が硬化した後に、ウェハ積層体２３の外周部の間隙からはみ出した余剰のフィル材３を研磨除去しても良い。なお、研磨除去の具体的な方法は、第１の実施形態と同様であるため、その説明を省略する。
そして、第１の実施形態と同様に、第１のウェハ１の裏面１ａを研削・研磨する。さらに、所望の数だけ、ウェハの積層と、フィル材３の埋込みと、ウェハの研削・研磨とを繰り返し、最終的に、所望の数のウェハを含むウェハ積層体２３を得ることができる。
本実施形態によれば、第１の実施形態と同様に、積層した第１のウェハ１のベベル４と第２のウェハ２のべベル４との間に位置する間隙にフィル材３を埋込むことにより、ナイフエッジを回避することができる。また、ウェハ積層体２３の外周部の間隙に存在するフィル材３により、ウェハが互いに剥離することを避けることができ、安定で丈夫なウェハ積層体２３を得ることができる。加えて、チッピングを防止できるゆえ、各ウェハの外周部もしくは外周部近傍に形成された半導体チップを無駄にすることなく利用することができる。
さらに、本実施形態によれば、間隙に移送又は滴下した直後にフィル材３を硬化させることから、フィル材３が垂れることなく、間隙に埋込むことができる。従って、フィル材３の埋込みにかかる時間は短く、製造効率を悪化させることを避けることができる。また、あらかじめウェハを積層させた後に間隙に埋込んでいることから、使用するフィル材３の量を少なくすることができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２、１３、１００、３００ ウェハ
１ａ、１００ｂ、３００ａ 裏面
１ｂ、２ａ １３ｂ、１００ａ、３００ｂ 表面
３ フィル材
４、１０４ ベベル
６ 角
７、１０５ 端面
８ 壁面
２２ フィルム
２３ ウェハ積層体
２４ フィル材付着テープ
３１ ディスペンスノズル
３２ 光照射装置
１０１、３０１ 外周部
１０２ ノッチ
１０３ 中心部
２００、４００ 半導体製造装置
２１０、４１０ 保持部
２１１、４１１ 保持テーブル
２１２、４１２ 支持軸
２１３ モータ
２２０ 擦り付けヘッド
２２１ 支持部
２２１ａ、２２１ｂ 突出部
２２２ 弾性部材
２２３ エアシリンダ
２３１ 巻き取りリール
２３２ 送り出しリール
３１１ 支持基板

Claims (9)

  1. 第１のウェハと第２のウェハとを貼り合わせて積層体を形成し、
    前記第１のウェハのベベルと前記第２のウェハのベベルとの間に位置する間隙に、フィル材を薄膜状に付着させたフィルムを前記積層体の外周に沿って擦り付けることにより、前記間隙に前記フィル材を埋込み、
    前記第１のウェハを薄層化する、
    ことを備えることを特徴とする半導体装置の製造方法。
  2. 第１のウェハと第２のウェハとを貼り合わせて積層体を形成し、
    前記第１のウェハのベベルと前記第２のウェハのベベルとの間に位置する間隙に、フィル材を移送又は滴下することにより、前記間隙に前記フィル材を埋込み、
    光を照射して、前記フィル材を硬化させ、
    前記第１のウェハを薄層化する、
    ことを備えることを特徴とする半導体装置の製造方法。
  3. 前記積層体を形成する前に、前記第１のウェハ及び前記第２のウェハのうちの少なくとも１つに貫通電極を形成することをさらに備える、ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記フィル材の埋込み後に、前記間隙からはみ出した余剰の前記フィル材を、研磨フィルムを用いて研磨除去することをさらに備える、ことを特徴とする請求項１から３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記フィル材として、ガラス材料、無機ポリマー、又は、有機ポリマーを含む材料を用いる、ことを特徴とする請求項１から４のいずれか１つに記載の半導体装置の製造方法。
  6. ２つの突出部を有した支持部と、前記２つの突出部の間に張設された弾性部材とを有する擦り付けヘッドであって、薄膜状のフィル材を付着させたフィルムが前記弾性部材により支持されている状態において、複数のウェハのベベルの間に位置する間隙に前記フィルムを擦り付け可能な擦り付けヘッドを備えることを特徴とする半導体製造装置。
  7. 前記擦り付けヘッドは、前記擦り付けヘッドを移動させるためのエアシリンダを有し、
    前記フィルムが前記弾性部材により支持されている状態において、前記エアシリンダにより、前記複数のウェハを含む積層体の外周が前記フィルムを介して前記弾性部材に接するように前記擦り付けヘッドを移動させることにより、前記弾性部材を引き伸ばして前記弾性部材に張力を発生させ、前記張力により前記フィルムを前記間隙に押し当てることを特徴とする請求項６に記載の半導体製造装置。
  8. 複数のウェハのベベルの間に位置する間隙にフィル材を移送又は滴下するフィル材供給装置と、
    光を照射して、前記フィル材を硬化させる光照射装置と、
    を備えることを特徴とする半導体製造装置。
  9. 前記複数のウェハを含む積層体を回転させる回転装置をさらに備えることを特徴とする請求項６から８のいずれか１つに記載の半導体製造装置。
JP2013039025A 2013-02-28 2013-02-28 半導体装置の製造方法及び製造装置 Active JP5784658B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013039025A JP5784658B2 (ja) 2013-02-28 2013-02-28 半導体装置の製造方法及び製造装置
US13/954,833 US9123717B2 (en) 2013-02-28 2013-07-30 Semiconductor device manufacturing method and manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039025A JP5784658B2 (ja) 2013-02-28 2013-02-28 半導体装置の製造方法及び製造装置

Publications (2)

Publication Number Publication Date
JP2014167966A true JP2014167966A (ja) 2014-09-11
JP5784658B2 JP5784658B2 (ja) 2015-09-24

Family

ID=51388562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039025A Active JP5784658B2 (ja) 2013-02-28 2013-02-28 半導体装置の製造方法及び製造装置

Country Status (2)

Country Link
US (1) US9123717B2 (ja)
JP (1) JP5784658B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176589A1 (ja) * 2018-03-14 2019-09-19 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体
JP2020013911A (ja) * 2018-07-19 2020-01-23 東京エレクトロン株式会社 基板処理システム及び基板処理方法
WO2022044522A1 (ja) * 2020-08-27 2022-03-03 株式会社荏原製作所 基板処理方法、および基板処理装置
US11450523B2 (en) 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system with eccentricity detection device and substrate processing method
US11450578B2 (en) 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system and substrate processing method
WO2023026806A1 (ja) * 2021-08-26 2023-03-02 株式会社荏原製作所 基板処理方法および基板処理装置
WO2023032552A1 (ja) * 2021-09-01 2023-03-09 株式会社荏原製作所 基板処理方法
WO2023042547A1 (ja) * 2021-09-14 2023-03-23 株式会社荏原製作所 基板処理装置、および基板処理方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931997B (zh) * 2015-02-27 2019-02-05 胡迪群 暂时性复合式载板
US10867836B2 (en) * 2016-05-02 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer stack and fabrication method thereof
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
JP2022021688A (ja) 2020-07-22 2022-02-03 キオクシア株式会社 半導体装置及び半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241434A (ja) * 2003-02-03 2004-08-26 Ebara Corp 基板処理装置
JP2004349649A (ja) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
US20110091685A1 (en) * 2009-10-21 2011-04-21 International Business Machines Corporation Polymeric edge seal for bonded substrates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216583B2 (ja) 1997-08-22 2001-10-09 住友金属工業株式会社 貼り合わせｓｏｉ基板の製造方法
US20020164876A1 (en) * 2000-04-25 2002-11-07 Walitzki Hans S. Method for finishing polysilicon or amorphous substrate structures
JP3580227B2 (ja) 2000-06-21 2004-10-20 三菱住友シリコン株式会社 複合基板の分離方法及び分離装置
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
KR100609334B1 (ko) * 2005-06-13 2006-08-08 삼성전자주식회사 감광성 폴리머가 갭필된 적층 회로부재 및 그의 제조 방법
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR101210090B1 (ko) * 2006-03-03 2012-12-07 엘지이노텍 주식회사 금속 코어 인쇄회로기판 및 이를 이용한 발광 다이오드패키징 방법
JP4468435B2 (ja) 2007-12-25 2010-05-26 株式会社荏原製作所 基板処理装置
BR112013025992B1 (pt) * 2011-06-03 2021-02-23 Cytec Technology Corp Agente de enchimento radial revestido deformável, método para formarum agente de enchimento radial revestido, e, pré-forma de fibra tridimensional

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241434A (ja) * 2003-02-03 2004-08-26 Ebara Corp 基板処理装置
JP2004349649A (ja) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
US20080268614A1 (en) * 2007-04-25 2008-10-30 Ku-Feng Yang Wafer Bonding
US20110091685A1 (en) * 2009-10-21 2011-04-21 International Business Machines Corporation Polymeric edge seal for bonded substrates

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019176589A1 (ja) * 2018-03-14 2019-09-19 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体
JPWO2019176589A1 (ja) * 2018-03-14 2021-02-12 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体
JP7058320B2 (ja) 2018-03-14 2022-04-21 東京エレクトロン株式会社 基板処理システム、基板処理方法及びコンピュータ記憶媒体
US11752576B2 (en) 2018-03-14 2023-09-12 Tokyo Electron Limited Substrate processing system for removing peripheral portion of substrate, substrate processing method and computer readable recording medium thereof
US11450523B2 (en) 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system with eccentricity detection device and substrate processing method
US11450578B2 (en) 2018-04-27 2022-09-20 Tokyo Electron Limited Substrate processing system and substrate processing method
JP2020013911A (ja) * 2018-07-19 2020-01-23 東京エレクトロン株式会社 基板処理システム及び基板処理方法
WO2022044522A1 (ja) * 2020-08-27 2022-03-03 株式会社荏原製作所 基板処理方法、および基板処理装置
WO2023026806A1 (ja) * 2021-08-26 2023-03-02 株式会社荏原製作所 基板処理方法および基板処理装置
WO2023032552A1 (ja) * 2021-09-01 2023-03-09 株式会社荏原製作所 基板処理方法
WO2023042547A1 (ja) * 2021-09-14 2023-03-23 株式会社荏原製作所 基板処理装置、および基板処理方法

Also Published As

Publication number Publication date
JP5784658B2 (ja) 2015-09-24
US20140242779A1 (en) 2014-08-28
US9123717B2 (en) 2015-09-01

Similar Documents

Publication Publication Date Title
JP5784658B2 (ja) 半導体装置の製造方法及び製造装置
KR102363209B1 (ko) 적층 디바이스의 제조 방법
TW201234447A (en) Semiconductor device and method for manufacturing the same
JP2017041574A (ja) ウエーハの加工方法
KR102216978B1 (ko) 서포트 플레이트, 서포트 플레이트의 형성 방법 및 웨이퍼 가공 방법
JP2017079291A (ja) ウエーハの加工方法
JP7012454B2 (ja) 静電吸着チャックの製造方法並びに半導体装置の製造方法
JP5959188B2 (ja) ウエーハの加工方法
TW201626471A (zh) 半導體裝置之製造方法及半導體裝置
JP2013084770A (ja) ウェーハの研削方法
JP5840003B2 (ja) ウエーハの加工方法
JP2018032777A (ja) パッケージデバイスチップの製造方法
JP2018120916A (ja) ウェーハの研削方法
JP6162578B2 (ja) ウェーハの分割方法
JP5907805B2 (ja) 表面保護テープ及びウエーハの加工方法
KR20150137684A (ko) 레이저를 이용한 웨이퍼의 디본딩 장치 및 방법
JP2009272590A (ja) 半導体装置の製造方法、半導体ウェーハの研削ホイールおよび半導体ウェーハの加工装置
TWM613900U (zh) 半導體加工裝置
JP6558541B2 (ja) ウエーハの加工方法
JP2019133997A (ja) ダイボンド用樹脂の敷設方法
JP2015028981A (ja) 積層板状物の加工方法
JP7343300B2 (ja) ウエーハの加工方法
TWI797532B (zh) 半導體加工的方法及裝置
TW201248710A (en) Method for grinding wafer
JP2017112269A (ja) ウエーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150722

R151 Written notification of patent or utility model registration

Ref document number: 5784658

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350