JP2014165224A - Optical semiconductor device and optical semiconductor device manufacturing method - Google Patents

Optical semiconductor device and optical semiconductor device manufacturing method Download PDF

Info

Publication number
JP2014165224A
JP2014165224A JP2013032605A JP2013032605A JP2014165224A JP 2014165224 A JP2014165224 A JP 2014165224A JP 2013032605 A JP2013032605 A JP 2013032605A JP 2013032605 A JP2013032605 A JP 2013032605A JP 2014165224 A JP2014165224 A JP 2014165224A
Authority
JP
Japan
Prior art keywords
array
optical
semiconductor
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013032605A
Other languages
Japanese (ja)
Inventor
Takaharu Ooyama
貴晴 大山
Yoshiyuki Doi
芳行 土居
Yoshifumi Muramoto
好史 村本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2013032605A priority Critical patent/JP2014165224A/en
Publication of JP2014165224A publication Critical patent/JP2014165224A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a PD array having a plurality of light-receiving parts which can reduce cross talk to a further degree; and provide a method of manufacturing a PD array simpler and at low cost.SOLUTION: An optical semiconductor device of the present embodiment comprises: an optical semiconductor element in which a plurality of optical elements each composed of a semiconductor junction layer formed in a semiconductor composite layer laminated on a semiconductor substrate; and a base plate joined to the semiconductor substrate, in which a groove piercing the semiconductor composite layer and the semiconductor substrate to reach the base plate is formed every between neighboring optical elements formed in the optical semiconductor element.

Description

本発明は、光半導体装置および光半導体装置の製造方法に関し、より詳細には、主に光ファイバ通信に用いられる光半導体装置に使用され、多チャンネル化に対応した受光素子、例えばフォトダイオード(PD:Photodiode)のような光素子および光素子を備えた光半導体装置および光半導体装置の製造方法に関する。   BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical semiconductor device and a method for manufacturing the optical semiconductor device. More specifically, the present invention is used in an optical semiconductor device mainly used for optical fiber communication, and is a light receiving element, for example, a photodiode (PD), : Photodiode), an optical semiconductor device including the optical element, and a method for manufacturing the optical semiconductor device.

近年の大容量光通信を支えるための光波長通信では、より多くの光チャンネルを備えた通信機器が必要とされる。一方で通信機器を構成する光学部品の小型化、低コスト化が強く求められている。   In recent optical wavelength communication for supporting large-capacity optical communication, a communication device having more optical channels is required. On the other hand, there is a strong demand for downsizing and cost reduction of optical components constituting communication equipment.

特に、光学部品である光モジュールの小型化を進める上においては、多数のチャンネルを有しつつ光モジュールの製造コストを削減できる構成が好ましい。複数の受光部もしくは発光部を集積したアレイ型の光半導体素子を用いることにより、一層の光モジュールの小型化が進められている。以下、複数の受光部を集積したアレイ型のモジュールの例として、複数の光信号チャンネルを有する光システムにおいて各々の光信号パワーをモニタする多チャンネル光信号モニタを例に挙げる。多チャンネル光信号モニタは、光半導体素子であるPDアレイを中心に構成される。多チャンネル光信号モニタの基本となるデバイス例を、図1、図2、図3を用いて説明する。   In particular, in order to reduce the size of an optical module that is an optical component, a configuration that can reduce the manufacturing cost of the optical module while having a large number of channels is preferable. By using an array type optical semiconductor element in which a plurality of light receiving portions or light emitting portions are integrated, further downsizing of the optical module has been promoted. Hereinafter, as an example of an array-type module in which a plurality of light receiving units are integrated, a multi-channel optical signal monitor that monitors each optical signal power in an optical system having a plurality of optical signal channels is taken as an example. The multi-channel optical signal monitor is configured around a PD array which is an optical semiconductor element. Device examples serving as the basis of a multi-channel optical signal monitor will be described with reference to FIGS.

図1に第1の従来例のPDアレイの断面図を示し、複数の受光部を有する光半導体素子であるPDアレイ100の断面構成を示す。PDアレイ100は、たとえばInPによる半導体基板101を用いて作製されている。図1を用いて、n型の半導体基板101を用いた例を説明する。PDアレイ100は、n型半導体基板101の上に、光吸収層102とn型埋め込み層103と保護膜107とを順次積層させた半導体複合層が積層されている。さらに、n型埋め込み層103の一部に、p型拡散領域104を形成した構造となっている。p型拡散領域104にはp型電極105が形成され、一方n型半導体基板101の裏面にも第1のn型電極106が形成されている。   FIG. 1 shows a cross-sectional view of a first conventional PD array, and shows a cross-sectional configuration of a PD array 100 which is an optical semiconductor element having a plurality of light receiving portions. The PD array 100 is manufactured using a semiconductor substrate 101 made of, for example, InP. An example using an n-type semiconductor substrate 101 will be described with reference to FIG. In the PD array 100, a semiconductor composite layer in which a light absorption layer 102, an n-type buried layer 103, and a protective film 107 are sequentially stacked is stacked on an n-type semiconductor substrate 101. Further, the p-type diffusion region 104 is formed in a part of the n-type buried layer 103. A p-type electrode 105 is formed in the p-type diffusion region 104, while a first n-type electrode 106 is also formed on the back surface of the n-type semiconductor substrate 101.

n型半導体基板101とp型拡散領域104に挟まれた光吸収層102の領域(図1において点線で囲まれている部分)を、第1の光吸収領域110とする。第1の光吸収領域110では、p−i−n半導体接合層が構成される。図1に示す第1の光吸収領域110において、p−i−n半導体接合層を構成することにより一部空乏層化させ、もしくはp型電極105と第1のn型電極106を介して逆バイアス電圧を印加することにより完全空乏層化させる。よって、入射した光信号は電子とホールのキャリア対を発生させ、光電流すなわち電気信号となって外部に取り出されることになる。   A region of the light absorption layer 102 sandwiched between the n-type semiconductor substrate 101 and the p-type diffusion region 104 (a portion surrounded by a dotted line in FIG. 1) is a first light absorption region 110. In the first light absorption region 110, a pin semiconductor junction layer is configured. In the first light absorption region 110 shown in FIG. 1, a p-i-n semiconductor junction layer is formed so as to be partially depleted, or reversely through the p-type electrode 105 and the first n-type electrode 106. A fully depleted layer is formed by applying a bias voltage. Therefore, the incident optical signal generates a carrier pair of electrons and holes and is taken out as a photocurrent, that is, an electric signal.

尚、図1に示す従来の形態のPDではp型拡散領域104側から光信号を入射させることになる。p型拡散領域104側から光信号を入射させる領域を、受光部111とする。複数の受光部111を有するPDアレイ100は半導体プロセスで一括形成されるために、各々チャンネルの受光特性は均一である。典型的な寸法例としては、受光部間隔250μm、各受光径80μm、光吸収層の厚さ3.6μmである。24チャンネルのPDアレイついては、縦6000μm、幅350μm、厚さ150μmといった寸法のPDアレイが開発されている。   In the conventional PD shown in FIG. 1, an optical signal is incident from the p-type diffusion region 104 side. A region where an optical signal is incident from the p-type diffusion region 104 side is referred to as a light receiving unit 111. Since the PD array 100 having a plurality of light receiving portions 111 is collectively formed by a semiconductor process, the light receiving characteristics of the respective channels are uniform. As typical dimensions, the interval between the light receiving portions is 250 μm, each light receiving diameter is 80 μm, and the thickness of the light absorbing layer is 3.6 μm. For a 24-channel PD array, a PD array having dimensions of 6000 μm in length, 350 μm in width, and 150 μm in thickness has been developed.

図2に第1の従来例のPDアレイを用いた光モジュールを示し、PDアレイ100を実用に供した一形態を示す。図3に第1の従来例のPDアレイを用いた光モジュールの断面図を示し、PDアレイ100の一断面構造を示す。図2および図3に示す従来の形態は、PDアレイ100の信頼性を確保するために、セラミック製のパッケージ201内にPDアレイ100を固定し、ガラス蓋210を金属半田薄膜206で気密封止した光モジュールである。PDアレイ100は、裏面に形成された第1のn型電極106においてパッケージ内面に形成された共通グランド電極202上に金属半田薄膜203を用いて固定している。一方、p型電極105の各々にはボンディングワイヤ204により、パッケージ201内に配線された各信号用電極205と結線されている。パッケージ201内の各信号用電極205と共通グランド電極202は、パッケージ内部から外部に取り出されている(図示せず)。   FIG. 2 shows an optical module using the PD array of the first conventional example, and shows an embodiment in which the PD array 100 is put into practical use. FIG. 3 shows a cross-sectional view of an optical module using the PD array of the first conventional example, and shows a cross-sectional structure of the PD array 100. 2 and 3, in order to ensure the reliability of the PD array 100, the PD array 100 is fixed in a ceramic package 201 and the glass lid 210 is hermetically sealed with a metal solder thin film 206. This is an optical module. The PD array 100 is fixed by using a metal solder thin film 203 on a common ground electrode 202 formed on the inner surface of the package in the first n-type electrode 106 formed on the back surface. On the other hand, each p-type electrode 105 is connected to each signal electrode 205 wired in the package 201 by a bonding wire 204. Each signal electrode 205 and common ground electrode 202 in the package 201 are taken out from the inside of the package (not shown).

特開2007−266251号公報JP 2007-266251 A

図1および図2に示す従来のPDアレイ100では、クロストークが発生するといった問題があった。すなわち、光信号の入力を所望するある所定のチャンネルの受光部111に光信号が入射した際、入射した光が該当する受光部の第1の光吸収領域110で完全には吸収されない。そして、入射した光の一部がそのままPDアレイの裏面に到達して再び反射散乱を繰り返し吸収層に戻ってくるという現象がある。受光部111に光信号が入射した際、反射散乱を繰り返した光の一部は、所定のチャンネル以外すなわち本来ならば受光を所望しない他のチャンネルの受光部111の第1の光吸収領域110に達してしまう。反射散乱を繰り返した光の一部は、第1の光吸収領域110で光吸収がおこなわれて不要な光電流として出力されてしまうことがある。したがって、他のチャンネルにおいては全く不要となる光電流の発生が、クロストークの原因となるため、光モニタとしての性能を低下させるといった問題があった。   The conventional PD array 100 shown in FIGS. 1 and 2 has a problem that crosstalk occurs. That is, when an optical signal is incident on the light receiving unit 111 of a certain predetermined channel for which an optical signal is desired to be input, the incident light is not completely absorbed by the first light absorption region 110 of the corresponding light receiving unit. Then, there is a phenomenon that part of the incident light reaches the back surface of the PD array as it is and repeats reflection and scattering again to return to the absorption layer. When an optical signal is incident on the light receiving unit 111, a part of the light that has repeatedly reflected and scattered enters the first light absorption region 110 of the light receiving unit 111 of other channels other than the predetermined channel, that is, other channels that are not originally desired to receive light. Will reach. Part of the light that has repeatedly reflected and scattered may be output as an unnecessary photocurrent due to light absorption in the first light absorption region 110. Therefore, the generation of a photocurrent which is completely unnecessary in other channels causes crosstalk, and there is a problem that the performance as an optical monitor is deteriorated.

光モニタとしての性能を低下させる問題は、受光部111を複数有する光半導体素子の構造に原因があるため、図2のように気密封止したモジュール200にしても、問題を回避しえない。特に、クロストークの影響は、受光部ピッチが500μm以下になると問題になりやすい。しかし、受光部のピッチは、一般に光ファイバを用いた光入出力装置を想定すると、最大でも250μmのピッチが限界であろう。   The problem of lowering the performance as an optical monitor is caused by the structure of the optical semiconductor element having a plurality of light receiving portions 111. Therefore, even if the module 200 is hermetically sealed as shown in FIG. 2, the problem cannot be avoided. In particular, the influence of crosstalk tends to become a problem when the light receiving portion pitch is 500 μm or less. However, if the light input / output device using an optical fiber is generally assumed, the maximum pitch of the light receiving portions may be 250 μm at the maximum.

クロストークは、光電流ICと光電流IXi+1との比(10*Log10(IXi+1/IC))で表される。光電流ICは、PDアレイ100をパッケージ201に封止後において、ガラス蓋210面上にシングルモードファイバの劈開端面を持ってきて所望する入力チャンネルCの受光部111に1550nmの光を入射させた時所望する入力チャンネルCから取り出される光電流である。また、光電流IXi+1は、所望する入力キャンネルに隣接するチャンネルCi+1の受光面111に同様の光を入射させた時所望する入力チャンネルCから漏洩して取り出される光電流である。 Crosstalk is represented by the ratio (10 * Log10 (IX i + 1 / IC i )) between the photocurrent IC i and the photocurrent IX i + 1 . Photocurrent IC i is incident after sealing the PD array 100 to the package 201, the light of the 1550nm light receiving portion 111 of the input channel C i to desired Bring cleaved end face of the single mode fiber to the glass lid 210 on the surfaces of an optical current drawn from the input channels C i desired when allowed to. The photocurrent IX i + 1 is a photocurrent that leaks out from the desired input channel C i when the same light is incident on the light receiving surface 111 of the channel C i + 1 adjacent to the desired input cannel.

なお、クロストークは、光入力端と受光部111との距離にも影響する。光入力端と受光部111との距離を実用に則して、光入力位置をガラス蓋面上にあるシングルモードファイバの劈開端面からPDアレイの受光面までの光路長とし、光路長は350μmとしている。また、各々のPDには、p型電極105と第1のn型電極106を介して−5Vの逆バイアス電圧を印加している。   Crosstalk also affects the distance between the light input end and the light receiving unit 111. The distance between the light input end and the light receiving unit 111 is practically used, and the light input position is the optical path length from the cleavage end surface of the single mode fiber on the glass lid surface to the light receiving surface of the PD array, and the optical path length is 350 μm. Yes. In addition, a reverse bias voltage of −5 V is applied to each PD via the p-type electrode 105 and the first n-type electrode 106.

図4に第2の従来例のPDアレイの断面図を示す。図4に示すように、各々の受光部111の間に、光信号受光には関与はしないが、チャンネル間で生じている不要な反射散乱光を吸収する第2の光吸収領域120を配したPDアレイ100が開発されている(例えば、特許文献1参照)。図4に示す構成において形成される第2の光吸領域120は、図1を製造する半導体プロセスにおいて、マスク変更するだけで対応可能である。   FIG. 4 shows a cross-sectional view of a second conventional PD array. As shown in FIG. 4, a second light absorption region 120 that absorbs unnecessary reflected and scattered light generated between channels is arranged between the light receiving portions 111, although it does not participate in light signal reception. A PD array 100 has been developed (see, for example, Patent Document 1). The second light absorption region 120 formed in the configuration shown in FIG. 4 can be handled only by changing the mask in the semiconductor process for manufacturing FIG.

図5に第2の従来例のPDアレイを用いた光モジュールの断面図を示す。従来の実施例であった図3の光ジュール構成から、図5の光モジュール構成にすることで、隣接するチャンネル間のクロストークの低減は、入力光波長が1550nmの場合で、5〜10dB程度の改善効果が得られる。   FIG. 5 shows a cross-sectional view of an optical module using the second conventional PD array. By changing the optical module configuration of FIG. 3 from the conventional embodiment to the optical module configuration of FIG. 5, the crosstalk between adjacent channels is reduced by about 5 to 10 dB when the input light wavelength is 1550 nm. The improvement effect is obtained.

しかし、第2の光吸収領域120を挿入する形態は、より小型化を図る上で受光部間隔を狭めようとする場合、第2の光吸収領域120の挿入スペースも狭くならざるを得なくなってくるため、反射散乱光の吸収すなわちクロストークの低減量も期待できなくなってくるといった問題があった。また、第1の光吸収領域110と第2の光吸収領域120は、各々が分離されて形成されている必要があるため、半導体プロセス上の形成が困難になってくるといった問題があった。   However, in the configuration in which the second light absorption region 120 is inserted, the insertion space of the second light absorption region 120 is inevitably reduced when the interval between the light receiving portions is to be reduced in order to further reduce the size. Therefore, there is a problem that it is impossible to expect the amount of reflected / scattered light absorption, that is, the reduction of crosstalk. In addition, since the first light absorption region 110 and the second light absorption region 120 need to be formed separately from each other, there has been a problem that formation on a semiconductor process becomes difficult.

図6に第3の従来例のPDアレイの断面図を示す。図6に示すように、PDの電極構成として、PDアレイの片面側にp型電極105と第2のn型電極116の両方を形成したPDアレイも開発されている。すなわち、n型半導体基板101側の電極をPDアレイ表面側から取り出しており、n型半導体基板101の裏面側には半田固定に使用される金属薄膜117が配置されることになる。   FIG. 6 shows a cross-sectional view of a third conventional PD array. As shown in FIG. 6, a PD array in which both the p-type electrode 105 and the second n-type electrode 116 are formed on one side of the PD array has been developed as a PD electrode configuration. That is, the electrode on the n-type semiconductor substrate 101 side is taken out from the front surface side of the PD array, and the metal thin film 117 used for fixing the solder is disposed on the back surface side of the n-type semiconductor substrate 101.

図7に第3の従来例のPDアレイを用いた光モジュールの断面図を示す。図7に示すように、PDアレイ100は、図3に示す従来の形態と同様に固定されるが、表面に取り出された第2のn型電極116からつながるボンディングワイヤ204bは、パッケージ内の共通グランド電極に結線されている(図示せず)。図7に示すPDアレイ形態でも、図5に示す従来の形態と同様に問題となっているクロストークの課題は残されている。   FIG. 7 shows a cross-sectional view of an optical module using a third conventional PD array. As shown in FIG. 7, the PD array 100 is fixed in the same manner as the conventional form shown in FIG. 3, but the bonding wire 204b connected to the second n-type electrode 116 taken out on the surface is common in the package. It is connected to a ground electrode (not shown). Even in the PD array form shown in FIG. 7, the problem of crosstalk which remains a problem as in the conventional form shown in FIG. 5 remains.

図8に個別のPDを用いた光モジュールを表す斜視図を示す。単一の半導体基板からなるPDアレイ内の反射散乱光を抑圧させるためには、図8に示すように物理的には完全に分離された個別のPD300をひとつひとつ所望のチャンネル間隔で実装した形態が、最もクロストークが低い。多チャンネル光信号モニタとして理想的に求められるクロストーク量は、図8に示すように物理的には完全に分離されたPDのアレイ実装のレベルである。   FIG. 8 is a perspective view showing an optical module using individual PDs. In order to suppress the reflected and scattered light in the PD array made of a single semiconductor substrate, as shown in FIG. 8, a configuration in which individual PD300 physically separated is mounted one by one at a desired channel interval. The lowest crosstalk. The amount of crosstalk that is ideally required as a multi-channel optical signal monitor is the level of an array mounting of PDs that are physically separated as shown in FIG.

しかし、個別のPD300ひとつひとつをピッチ精度よく実装していく方法には、実装する個数すなわちチャンネル数にも限界がある。また、光半導体は固定信頼性の観点から金属半田が用いられるが、個別のPDを実装する度に半田リフローを施すと再溶融に伴う半田酸化劣化等の問題が生じるため、半田酸化劣化の点でも実装する個数すなわちチャンネル数にも限界があるといった問題があった。   However, the method of mounting each individual PD 300 with high pitch accuracy has a limit in the number of mounted PDs, that is, the number of channels. Also, metal solder is used for optical semiconductors from the viewpoint of fixed reliability. However, if solder reflow is performed each time an individual PD is mounted, problems such as solder oxidation deterioration due to remelting occur, so the point of solder oxidation deterioration However, there is a problem that there is a limit to the number of mounted channels, that is, the number of channels.

本発明は、従来技術で生じていた上述したような課題に鑑みてなされたものでありその目的とするところは、クロストークをより低減できる複数の受光部を有するPDアレイを提供することであると共に、PDアレイをより簡易にかつ低コストに作製する方法を提供することにある。   The present invention has been made in view of the above-described problems that have occurred in the prior art, and an object of the present invention is to provide a PD array having a plurality of light receiving portions that can further reduce crosstalk. A further object is to provide a method for producing a PD array more easily and at a lower cost.

本発明は、このような目的を達成するために、請求項1に記載の発明は、半導体基板上に積層された半導体複合層に形成された半導体接合層からなる光素子が、複数形成された光半導体素子と、前記半導体基板と接合された基板とを備え、前記光半導体素子に形成されている隣接する前記光素子の間に、前記半導体複合層および前記半導体基板を貫通し、前記基板に達する溝が形成されていることを特徴とする。   In order to achieve the above object, according to the present invention, a plurality of optical elements each including a semiconductor junction layer formed in a semiconductor composite layer laminated on a semiconductor substrate are formed. An optical semiconductor element, and a substrate bonded to the semiconductor substrate, penetrating the semiconductor composite layer and the semiconductor substrate between the adjacent optical elements formed in the optical semiconductor element, A reaching groove is formed.

請求項2に記載の発明は、請求項1に記載の光半導体装置であって、前記基板の表面と裏面に形成された金属薄膜を接続するビアが形成されていることを特徴とする。   A second aspect of the present invention is the optical semiconductor device according to the first aspect, characterized in that vias for connecting the metal thin films formed on the front surface and the back surface of the substrate are formed.

請求項3に記載の発明は、請求項1または請求項2に記載の光半導体装置であって、前記光素子が2次元に配列されていることを特徴とする。   A third aspect of the present invention is the optical semiconductor device according to the first or second aspect, wherein the optical elements are two-dimensionally arranged.

請求項4に記載の発明は、光半導体装置の製造方法であって、半導体基板上に積層された半導体複合層に形成された半導体接合層からなる光素子が複数形成された光半導体素子における前記半導体基板と、基板と、を接合するステップと、前記光半導体素子に形成されている隣接する前記光素子の間に、前記半導体複合層および前記半導体基板を貫通し、前記基板に達する溝を形成するステップとを備えることを特徴とする。   The invention according to claim 4 is a method of manufacturing an optical semiconductor device, wherein the optical semiconductor element includes a plurality of optical elements each including a semiconductor junction layer formed in a semiconductor composite layer stacked on a semiconductor substrate. A step of bonding the semiconductor substrate and the substrate, and a groove penetrating the semiconductor composite layer and the semiconductor substrate and reaching the substrate between the adjacent optical elements formed in the optical semiconductor element And a step of performing.

第1の従来例のPDアレイの断面図である。It is sectional drawing of PD array of the 1st prior art example. 第1の従来例のPDアレイを用いた光モジュールを示す図である。It is a figure which shows the optical module using PD array of the 1st prior art example. 第1の従来例のPDアレイを用いた光モジュールの断面図である。It is sectional drawing of the optical module using PD array of the 1st prior art example. 第2の従来例のPDアレイの断面図である。It is sectional drawing of the PD array of the 2nd prior art example. 第2の従来例のPDアレイを用いた光モジュールの断面図である。It is sectional drawing of the optical module using the PD array of the 2nd prior art example. 第3の従来例のPDアレイの断面図である。It is sectional drawing of PD array of a 3rd prior art example. 第3の従来例のPDアレイを用いた光モジュールの断面図である。It is sectional drawing of the optical module using PD array of the 3rd prior art example. 個別のPDを用いた光モジュールを表す斜視図である。It is a perspective view showing the optical module using individual PD. 本発明の第1の実施形態における製造工程を表す図である。It is a figure showing the manufacturing process in the 1st Embodiment of this invention. 本発明の第1の実施形態における製造工程を表す図である。It is a figure showing the manufacturing process in the 1st Embodiment of this invention. 本発明の第1の実施形態における製造工程を表す図である。It is a figure showing the manufacturing process in the 1st Embodiment of this invention. 本発明の第1の実施形態にかかる光半導体装置の断面図である。1 is a cross-sectional view of an optical semiconductor device according to a first embodiment of the present invention. 本発明の第2の実施形態にかかる光半導体装置の斜視図である。It is a perspective view of the optical semiconductor device concerning the 2nd Embodiment of this invention. 本発明の第3の実施形態にかかる光半導体装置の斜視図である。It is a perspective view of the optical semiconductor device concerning the 3rd Embodiment of this invention. 本発明の第4の実施形態にかかる光半導体装置の断面図である。It is sectional drawing of the optical semiconductor device concerning the 4th Embodiment of this invention. 本発明の第5の実施形態における製造工程を表す図である。It is a figure showing the manufacturing process in the 5th Embodiment of this invention.

以下、図面を参照しながら本発明の実施例について説明する。尚、従来例と同じ構成要素である部分については特に断らない限り同様な構成であるため、説明を省略する。また、多チャンネルの構成を取り上げるため、図中の繰り返しの構成要素の表記については、特に断らない限り省略する。   Embodiments of the present invention will be described below with reference to the drawings. In addition, since it is the same structure unless it refuses especially about the part which is the same component as a prior art example, description is abbreviate | omitted. In addition, in order to take up a multi-channel configuration, repetitive component notations in the figure are omitted unless otherwise specified.

(第1の実施形態)
まず、第1の実施形態を実現する方法を、工程を追って、図9(a)、(b)、図10、図11を用いながら説明する。
(First embodiment)
First, a method for realizing the first embodiment will be described with reference to FIGS. 9A, 9B, 10 and 11, step by step.

図9(a)に本発明の第1の実施形態のPDアレイ(光半導体素子)100の断面図を示し、複数の受光部を有するPDアレイ100の断面構成を示す。第1の実施形態では、従来の技術の図7に示した表面側にp型電極105と第2のn型電極116の両方を形成したPDアレイ100を用いた形態を例に述べる。PDアレイ100は、たとえばInPによる半導体基板101を用いて作製されている。PDアレイ100は、n型半導体基板101の上に、光吸収層102とn型埋め込み層103と保護膜107とを順次積層させた半導体複合層が積層されている。さらに、n型埋め込み層103の一部に、p型拡散領域104を形成した構造となっている。p型拡散領域104にはp型電極105が形成され、一方PDアレイ表面にはn型半導体基板101側から電極が取り出され第2のn型電極116が形成されている。n型半導体基板101の裏面側には半田固定に使用される金属薄膜117が配置されている。   FIG. 9A shows a sectional view of the PD array (optical semiconductor element) 100 according to the first embodiment of the present invention, and shows a sectional configuration of the PD array 100 having a plurality of light receiving portions. In the first embodiment, an example using a PD array 100 in which both the p-type electrode 105 and the second n-type electrode 116 are formed on the surface side shown in FIG. The PD array 100 is manufactured using a semiconductor substrate 101 made of, for example, InP. In the PD array 100, a semiconductor composite layer in which a light absorption layer 102, an n-type buried layer 103, and a protective film 107 are sequentially stacked is stacked on an n-type semiconductor substrate 101. Further, the p-type diffusion region 104 is formed in a part of the n-type buried layer 103. A p-type electrode 105 is formed in the p-type diffusion region 104, while a second n-type electrode 116 is formed on the surface of the PD array by taking out the electrode from the n-type semiconductor substrate 101 side. A metal thin film 117 used for soldering is disposed on the back side of the n-type semiconductor substrate 101.

n型半導体基板101とp型拡散領域104に挟まれた光吸収層102の領域(図9(a)において点線で囲まれている部分)を、第1の光吸収領域110とする。第1の光吸収領域110では、p−i−n半導体接合層が構成される。また、p型拡散領域104側から光信号を入射させる領域を、受光部111とする。   A region of the light absorption layer 102 sandwiched between the n-type semiconductor substrate 101 and the p-type diffusion region 104 (a portion surrounded by a dotted line in FIG. 9A) is a first light absorption region 110. In the first light absorption region 110, a pin semiconductor junction layer is configured. A region where an optical signal is incident from the p-type diffusion region 104 side is a light receiving unit 111.

本発明の第1の実施形態において留意すべき点は、図9(a)に示すように、図6に示す第3の従来例と異なって光信号受光に関与する受光部111の間において、第2の光吸収領域120を必要とはしない点である。図6に示す第2の光吸収領域120は、チャンネル間で生じている不要な反射散乱光を吸収するが、本発明の第1の実施形態では、PDアレイ100が分離され受光部間も分離されるため、チャンネル間で生じている不要な反射散乱光が生じないからである。   The point to be noted in the first embodiment of the present invention is that, as shown in FIG. 9A, unlike the third conventional example shown in FIG. The second light absorption region 120 is not required. The second light absorption region 120 shown in FIG. 6 absorbs unnecessary reflected and scattered light generated between the channels, but in the first embodiment of the present invention, the PD array 100 is separated and the light receiving parts are also separated. This is because unnecessary reflected and scattered light generated between the channels does not occur.

第1の実施形態では、PDアレイ100は従来例と同様に、受光部間隔250μm、各受光径80μm、光吸収層3の厚さ3.6μmであり、24チャンネルのPDアレイの場合とし、24チャンネルのPDアレイの寸法は、縦6000μm、幅350μm、厚さ150μmのPDアレイを用いた。   In the first embodiment, similarly to the conventional example, the PD array 100 has a light receiving portion interval of 250 μm, each light receiving diameter of 80 μm, and a thickness of the light absorbing layer 3 of 3.6 μm. As the dimensions of the PD array of the channel, a PD array having a length of 6000 μm, a width of 350 μm, and a thickness of 150 μm was used.

図9(b)に本発明の第1の実施形態におけるキャリア400の断面図を示す。図9(b)に示すように、PDアレイ100を実装するキャリア400を準備する。本実施形態では、キャリア400の基板401にはSi基板を用いており、キャリア400の寸法は、PDアレイ100とほぼ同じサイズの、縦6400μm、幅400μm、厚さ300μmである。キャリア400においてPDアレイ100が固定される面には薄膜金属402aが、蒸着もしくは鍍金してある。そしてPDアレイ100が固定される面に対向する裏面には薄膜金属402bが、蒸着もしくは鍍金してある。第1の実施形態では、薄膜金属402a、402bの表面厚さは2μmとしたAuを用いた。更に、表面の薄膜金属側には、AuSnの半田薄膜403が厚さ7μmでプリコートされている。   FIG. 9B shows a cross-sectional view of the carrier 400 in the first embodiment of the present invention. As shown in FIG. 9B, a carrier 400 on which the PD array 100 is mounted is prepared. In this embodiment, a Si substrate is used as the substrate 401 of the carrier 400, and the dimensions of the carrier 400 are approximately the same size as the PD array 100, 6400 μm long, 400 μm wide, and 300 μm thick. A thin film metal 402a is deposited or plated on the surface of the carrier 400 on which the PD array 100 is fixed. A thin film metal 402b is deposited or plated on the back surface opposite to the surface on which the PD array 100 is fixed. In the first embodiment, Au having a surface thickness of 2 μm is used for the thin film metals 402a and 402b. Further, an AuSn solder thin film 403 is pre-coated with a thickness of 7 μm on the thin film metal side of the surface.

次に、図10に示すように、PDアレイをキャリア基板に、半田薄膜403をリフローして固定した。   Next, as shown in FIG. 10, the PD array was fixed to the carrier substrate by reflowing the solder thin film 403.

さらに、図11に示すように、各信号チャンネルとなる受光部111の間においてダイシングによりカット溝500を形成して、完全に受光部間を分離する。すなわち、もともと同一体であったPDアレイ部分が、完全分離され、さらにキャリア400を切り込んでいる。   Further, as shown in FIG. 11, a cut groove 500 is formed by dicing between the light receiving portions 111 serving as the respective signal channels to completely separate the light receiving portions. That is, the PD array portion that was originally the same is completely separated, and the carrier 400 is further cut.

本発明の第1の実施形態の構成を図9(a)、(b)、図10および図11を参照して述べると、第1の実施形態である光半導体装置は、半導体基板101上に積層された半導体複合層(光吸収層102とn型埋め込み層103と保護膜107とを順次積層させた複合層)に形成されたp−i−n半導体接合層(光吸収領域110)からなるPD(光素子)が、複数形成されたPDアレイ(光半導体素子)100と、半導体基板101と接合された、キャリア400における基板401とを備えている。また、PDアレイ(光半導体素子)100に形成されている隣接するPD(光素子)の間に、半導体複合層および半導体基板101を貫通し、基板401に達するカット溝500が形成されている。   The configuration of the first embodiment of the present invention will be described with reference to FIGS. 9A, 9B, 10 and 11. The optical semiconductor device according to the first embodiment is formed on the semiconductor substrate 101. FIG. It consists of a pin semiconductor junction layer (light absorption region 110) formed on a laminated semiconductor composite layer (a composite layer in which the light absorption layer 102, the n-type buried layer 103, and the protective film 107 are sequentially stacked). A PD (optical element) includes a plurality of PD arrays (optical semiconductor elements) 100 and a substrate 401 in a carrier 400 bonded to a semiconductor substrate 101. A cut groove 500 that penetrates the semiconductor composite layer and the semiconductor substrate 101 and reaches the substrate 401 is formed between adjacent PDs (optical elements) formed in the PD array (optical semiconductor element) 100.

本発明の特徴とするところは、キャリア400を完全に切断するのではなくて一部カットする程度に留めることで、複数のPDは受光部ピッチを変えることなくアレイのまま保持していることにある。第1の実施形態で用いたダイシングブレードのカーフ幅は、30μmである。カット溝500において、キャリア400の表面から入ったカット量は、20μm程度であり、もともとのPDアレイ100の受光部111それぞれが完全に分離されているカット量であればよい。すなわち、キャリア400の表面から入ったカット量は、PDアレイカット後において、複数の受光部が当初ピッチのまま同一基板上に固定され続けているのであれば、特に規定されるカット量はない。すなわち、必ずしもキャリアに切り込みが入らなければならないという訳ではなく、PDアレイ100が必ず分離されていればよい。   A feature of the present invention is that a plurality of PDs are held in an array without changing the light receiving unit pitch by cutting the carrier 400 to a part rather than completely cutting it. is there. The kerf width of the dicing blade used in the first embodiment is 30 μm. In the cut groove 500, the cut amount entering from the surface of the carrier 400 is about 20 μm, and any cut amount may be used as long as the light receiving portions 111 of the original PD array 100 are completely separated. That is, the cut amount entered from the surface of the carrier 400 is not particularly specified as long as the plurality of light receiving portions are continuously fixed on the same substrate with the initial pitch after the PD array cut. In other words, the carrier does not necessarily have to be cut, and the PD array 100 is necessarily separated.

以上のようにして作製したPDアレイを、図12に示すように光モジュールに組み立てた。図12に本発明の第1の実施形態にかかる光半導体装置の断面図を示す。まず、パッケージ201底面に、表面メタルにAuを使用した薄膜金属202上に、先に作製したキャリア400を備えたPDアレイ100を、キャリアの大きさと同じ程度の金属薄膜半田203で固定した。固定後には、ワイヤボンディング204aによりPDアレイ100上のp型電極105とパッケージ201の電極間、およびワイヤボンディング204bによりPDアレイ100上の第2のn型電極116とパッケージ201の電極間との結線を施している(図示せず)。最後にガラス蓋210でパッケージの気密封止を取っている。   The PD array produced as described above was assembled into an optical module as shown in FIG. FIG. 12 shows a cross-sectional view of the optical semiconductor device according to the first embodiment of the present invention. First, on the bottom surface of the package 201, the PD array 100 provided with the carrier 400 prepared earlier was fixed on the thin film metal 202 using Au as the surface metal with the metal thin film solder 203 having the same size as the carrier. After fixing, the wire bonding 204a connects the p-type electrode 105 on the PD array 100 and the electrode of the package 201, and the wire bonding 204b connects the second n-type electrode 116 on the PD array 100 and the electrode of the package 201. (Not shown). Finally, the glass lid 210 is used to hermetically seal the package.

図12に示すように作製された第1の実施形態である光モジュールのクロストーク特性を、従来構成であるモジュール図7と比較した。従来構成では、クロストークが−40dB程度であったが、第1の実施形態によれば、−50dB以下に低減することがわかった。−50dB以下という数値は、図8に示した個別のPD300をひとつひとつ固定して作製した光モジュールのクロストークレベルに相当する。   The crosstalk characteristic of the optical module according to the first embodiment manufactured as shown in FIG. 12 was compared with that of the conventional module FIG. In the conventional configuration, the crosstalk was about −40 dB, but according to the first embodiment, it was found that the crosstalk was reduced to −50 dB or less. The numerical value of −50 dB or less corresponds to the crosstalk level of an optical module manufactured by fixing each individual PD 300 shown in FIG.

第1の実施形態によれば、図7に示したような、第2の光吸収領域120を必要としないPDアレイを準備しさえすればよいという特徴がある。また、第1の実施形態によれば、別のキャリア400に一旦固定してから個別のPDに切り分けることになるが、個別のPDに切り分けるプロセスがPDアレイの切断で実現することができるため、PDアレイモジュールの組み立て工程を簡易にできるという特徴がある。   According to the first embodiment, there is a feature that it is only necessary to prepare a PD array that does not require the second light absorption region 120 as shown in FIG. Further, according to the first embodiment, after being fixed to another carrier 400 and then divided into individual PDs, the process of dividing into individual PDs can be realized by cutting the PD array. There is a feature that the assembly process of the PD array module can be simplified.

(第2の実施形態)
図13に本発明の第2の実施形態にかかる光半導体装置の斜視図を示す。第2の実施形態は、PDアレイ100のn型電極が裏面に配置された場合の実施形態である。第2の実施形態は、カット溝500を形成する前は、例えば図2に示す従来の形態と同様に、PDアレイ100の信頼性を確保するために、セラミック製のパッケージ201内にPDアレイ100を固定し、ガラス蓋210を金属半田薄膜206で気密封止した光モジュールである。PDアレイ100は、裏面に形成された第1のn型電極106においてキャリア基板に、半田薄膜403をリフローして固定した。一方、p型電極105の各々にはボンディングワイヤ204aにより、パッケージ201内に配線された各信号用電極205と結線されている。共通グランド電極202は、キャリア400上の薄膜金属402aとボンディングワイヤ204cを介して接続されている。パッケージ201内の各信号用電極205と共通グランド電極202は、パッケージ内部から外部に取り出されている(図示せず)。
(Second Embodiment)
FIG. 13 is a perspective view of an optical semiconductor device according to the second embodiment of the present invention. The second embodiment is an embodiment where the n-type electrode of the PD array 100 is arranged on the back surface. In the second embodiment, before the cut groove 500 is formed, the PD array 100 is placed in the ceramic package 201 in order to ensure the reliability of the PD array 100, for example, as in the conventional embodiment shown in FIG. And an optical module in which the glass lid 210 is hermetically sealed with a metal solder thin film 206. In the PD array 100, the solder thin film 403 was reflowed and fixed to the carrier substrate in the first n-type electrode 106 formed on the back surface. On the other hand, each p-type electrode 105 is connected to each signal electrode 205 wired in the package 201 by a bonding wire 204a. The common ground electrode 202 is connected to the thin film metal 402a on the carrier 400 via a bonding wire 204c. Each signal electrode 205 and common ground electrode 202 in the package 201 are taken out from the inside of the package (not shown).

なお、裏面の電極は共通電極としてもともと形成させている。本発明の第2の実施形態によれば、PDアレイ100をキャリア400に固定した後、ダイシングにより個別に分離する。分離の際、もともと共通であった裏面の第1のn型電極106は、分割されてしまう。そこで、分割された第1のn型電極106からは、薄膜金属402aおよび半田薄膜403を介して、パッケージ内の共通グランド電極202に対してボンディングワイヤ204で結線すればよい。なおボンディングワイヤ204の増加は、PD製造工程において自動化して対応可能であるため、特に大きく工程タクトの増加を招かない。   The back electrode is originally formed as a common electrode. According to the second embodiment of the present invention, the PD array 100 is fixed to the carrier 400 and then separated by dicing. During the separation, the first n-type electrode 106 on the back surface, which was originally common, is divided. Therefore, the divided first n-type electrode 106 may be connected to the common ground electrode 202 in the package by the bonding wire 204 through the thin film metal 402a and the solder thin film 403. The increase in the bonding wires 204 can be handled automatically in the PD manufacturing process, and therefore, the process tact is not particularly increased.

第2の実施形態によれば、第1の実施形態とは異なって、PDアレイを製造する工程おいて、表面にn型電極を持ってくるプロセスが不要になる分だけ、半導体プロセス工程数を低減できる効果が大きいという特徴がある。   According to the second embodiment, unlike the first embodiment, in the process of manufacturing the PD array, the number of semiconductor process steps is increased as much as the process of bringing the n-type electrode on the surface becomes unnecessary. There is a feature that the effect that can be reduced is great.

(第3の実施形態)
図14に本発明の第3の実施形態にかかる光半導体装置の斜視図を示す。第3の実施形態は、第2の実施形態と異なって、キャリア基板への切り込みを途中で止めて作製した光半導体装置である。第3の実施形態により、PDアレイ100の分割された裏面電極は、キャリア基板上の切り残された表面メタルによって接続されているので、ボンディングワイヤの結線数を削減することができるという特徴がある。
(Third embodiment)
FIG. 14 is a perspective view of an optical semiconductor device according to the third embodiment of the present invention. Unlike the second embodiment, the third embodiment is an optical semiconductor device manufactured by stopping cutting into the carrier substrate halfway. According to the third embodiment, the divided back surface electrodes of the PD array 100 are connected by the uncut surface metal on the carrier substrate, so that the number of bonding wires can be reduced. .

(第4の実施形態)
図15に本発明の第4の実施形態のPDアレイ(光半導体素子)100の断面図を示し、複数の受光部を有するPDアレイ100の断面構成を示す。PDアレイ100は、たとえばInPによる半導体基板101を用いて作製されている。PDアレイ100は、n型半導体基板101の上に、光吸収層102とn型埋め込み層103と保護膜107とを順次積層させた半導体複合層が積層されている。さらに、n型埋め込み層103の一部に、p型拡散領域104を形成した構造となっている。p型拡散領域104にはp型電極105が形成され、一方n型半導体基板101の裏面にも第1のn型電極106が形成されている。
(Fourth embodiment)
FIG. 15 shows a sectional view of a PD array (optical semiconductor element) 100 according to the fourth embodiment of the present invention, and shows a sectional configuration of the PD array 100 having a plurality of light receiving portions. The PD array 100 is manufactured using a semiconductor substrate 101 made of, for example, InP. In the PD array 100, a semiconductor composite layer in which a light absorption layer 102, an n-type buried layer 103, and a protective film 107 are sequentially stacked is stacked on an n-type semiconductor substrate 101. Further, the p-type diffusion region 104 is formed in a part of the n-type buried layer 103. A p-type electrode 105 is formed in the p-type diffusion region 104, while a first n-type electrode 106 is also formed on the back surface of the n-type semiconductor substrate 101.

n型半導体基板101とp型拡散領域104に挟まれた光吸収層102の領域(図15において点線で囲まれている部分)を、第1の光吸収領域110とする。第1の光吸収領域110では、p−i−n半導体接合層が構成される。また、p型拡散領域104側から光信号を入射させる領域を、受光部111とする。   A region of the light absorption layer 102 sandwiched between the n-type semiconductor substrate 101 and the p-type diffusion region 104 (a portion surrounded by a dotted line in FIG. 15) is a first light absorption region 110. In the first light absorption region 110, a pin semiconductor junction layer is configured. A region where an optical signal is incident from the p-type diffusion region 104 side is a light receiving unit 111.

第4の実施形態は、第2もしくは第3の実施形態とは異なって、予めキャリア400の表面の金属薄膜410と裏面の金属薄膜411の間をビア600で介して導通させている形態を示している。第4の実施形態で使用したキャリア400の基板401には厚さ100μmのアルミナを用いた。ビア600に配されるメタルのタイプとしては、中空型でもよいし充填型でもよい。ビア600の配置は、固定されるPDアレイ100の受光部111ピッチと同じ250μmであり、ビア600の直径は100μmである。ダイシング切断前において、PDアレイ100の受光部111ひとつに対して、ビア600がひとつ配置されるように、PDアレイ100はキャリアの表面の金属薄膜410上で半田薄膜403で固定されている。   Unlike the second or third embodiment, the fourth embodiment shows a mode in which the metal thin film 410 on the front surface of the carrier 400 and the metal thin film 411 on the back surface are electrically connected in advance via vias 600. ing. For the substrate 401 of the carrier 400 used in the fourth embodiment, alumina having a thickness of 100 μm was used. The metal type disposed in the via 600 may be a hollow type or a filling type. The arrangement of the via 600 is 250 μm, which is the same as the pitch of the light receiving portions 111 of the PD array 100 to be fixed, and the diameter of the via 600 is 100 μm. Before dicing cutting, the PD array 100 is fixed by the solder thin film 403 on the metal thin film 410 on the surface of the carrier so that one via 600 is arranged for one light receiving portion 111 of the PD array 100.

第4の実施形態によれば、第2および第3の実施形態とは異なって、裏面電極へのボンディングワイヤを要せず、第1の実施形態同様に、パッケージ内に薄膜半田を介して固定するだけで、導通が可能である。また、第1の実施形態とは異なって、PDアレイを製造する工程おいて、表面にn型電極を持ってくるプロセスが不要になる分だけ、半導体プロセス工程数を低減できる効果が大きいという特徴がある。   According to the fourth embodiment, unlike the second and third embodiments, a bonding wire to the back surface electrode is not required, and is fixed in the package via thin film solder as in the first embodiment. Conducting is possible just by doing. Further, unlike the first embodiment, in the process of manufacturing the PD array, there is a great effect that the number of semiconductor process steps can be reduced to the extent that the process of bringing the n-type electrode on the surface becomes unnecessary. There is.

(第5の実施形態)
図16(a)、(b)、(c)に本発明の第5の実施形態における製造工程を表す。第5の実施形態は、第4の実施形態と異なって、用いたPDアレイが、2次元に展開されている例を挙げている。
(Fifth embodiment)
FIGS. 16A, 16B, and 16C show manufacturing steps in the fifth embodiment of the present invention. Unlike the fourth embodiment, the fifth embodiment gives an example in which the used PD array is two-dimensionally developed.

図16(a)に示すように、第5の実施形態で使用する2次元配列PDアレイ700は、PD受光部111が、縦方向および横方向に250μmピッチで配されている。PD受光部111の配列に伴って、キャリア400に形成したビア600も、同ピッチで2次元に配置されている。   As shown in FIG. 16A, in the two-dimensional array PD array 700 used in the fifth embodiment, PD light receiving units 111 are arranged at a pitch of 250 μm in the vertical direction and the horizontal direction. Along with the arrangement of the PD light receivers 111, vias 600 formed in the carrier 400 are also two-dimensionally arranged at the same pitch.

図16(b)に示すように、2次元配列PDアレイ700は、ビア600を有するキャリア400と接合される。もちろんダイシング切断前において、受光部111ひとつに対して、ビア600がひとつ配置されるように、半田薄膜で2次元配列PDアレイ700を固定されている。   As shown in FIG. 16B, the two-dimensional array PD array 700 is joined to a carrier 400 having vias 600. Of course, before dicing cutting, the two-dimensional array PD array 700 is fixed with a solder thin film so that one via 600 is arranged for one light receiving portion 111.

図16(c)に示すように、ビア600を有するキャリア400と接合された2次元配列PDアレイ700に、各信号チャンネルとなる受光部111の間においてダイシングによりカット溝500を形成して、完全に受光部間を分離する。   As shown in FIG. 16C, a cut groove 500 is formed in the two-dimensional array PD array 700 bonded to the carrier 400 having the via 600 by dicing between the light receiving portions 111 to be each signal channel, Separate the light receiving parts.

2次元配列PDアレイでは、第1の実施形態から第4の実施形態でみたような1次元配列PDアレイと異なって、縦方向および横方向からのクロストークを受けることになる。そのため、本発明の第5の実施形態のように、完全に分離されたPD実装形態においては、縦方向および横方向からのクロストークの影響を最小限に抑制できる効果は大きい。   Unlike the one-dimensional array PD array as seen in the first to fourth embodiments, the two-dimensional array PD array receives crosstalk from the vertical direction and the horizontal direction. Therefore, as in the fifth embodiment of the present invention, in the completely separated PD mounting mode, the effect of minimizing the influence of crosstalk from the vertical direction and the horizontal direction is great.

以上、各実施形態においては、PDアレイを切断する手段として、ダイシングを挙げたが、本発明はダイシング手段に限定されない。ダイシングの他に、例えば、レーザダイシング、サンドブラスト、イオンミリング、反応性イオンエッチング(RIE)等でもよい。切断する手段の種類に依存して、切断できるPDアレイの厚さが決まってくるが、PDアレイの厚さの調整においては、現実に加工できる範囲で、PDアレイの基板厚を、所定の厚さにまで研磨することで対応可能である。   As mentioned above, in each embodiment, although dicing was mentioned as a means to cut | disconnect PD array, this invention is not limited to a dicing means. In addition to dicing, for example, laser dicing, sand blasting, ion milling, reactive ion etching (RIE), or the like may be used. Depending on the type of means for cutting, the thickness of the PD array that can be cut is determined. However, in adjusting the thickness of the PD array, the substrate thickness of the PD array is set to a predetermined thickness within a range that can be actually processed. It is possible to cope with this by polishing to a certain extent.

本発明は、各実施形態で述べてきた形態、または図示した形態に限定されない。たとえば、図示したPDアレイが4アレイであったとしても、あくまで発明の意図とするところを簡略化して描かれているまでのことであり、チャンネル数を限定しない。また、2次元配列PDアレイの配列数についても同様である。   The present invention is not limited to the form described in each embodiment or the form shown in the drawings. For example, even if the illustrated PD array is four arrays, it is only a simplified illustration of what is intended by the invention, and the number of channels is not limited. The same applies to the number of arrays of the two-dimensional array PD array.

また、PDアレイ、基板のサイズ等に関わる点についても同様である。たとえば、PD間ピッチ、受光径サイズ、基板の厚さ、基板ビアピッチ、基板ビア径についても、本明細書に述べられたサイズ等だけに限定されることはない。   The same applies to points relating to the size of the PD array and the substrate. For example, the pitch between PDs, the light receiving diameter size, the substrate thickness, the substrate via pitch, and the substrate via diameter are not limited to the sizes described in this specification.

さらに、PDアレイ、基板、パッケージ等に使用される材料構成についても、本明細書の述べられた材料構成だけに限定されることはないことはいうまでもない。たとえば、PDアレイの半導体構成においてp型とn型を入れ替えてもよいし、PDの性能改善のために新たな層構成が挿入されていても、本発明の実施を妨げることがない限りにおいてはなんら限定されない。   Furthermore, it goes without saying that the material configuration used for the PD array, the substrate, the package, and the like is not limited to the material configuration described in this specification. For example, p-type and n-type may be interchanged in the semiconductor configuration of the PD array, and even if a new layer configuration is inserted to improve the performance of the PD, as long as the implementation of the present invention is not hindered. It is not limited at all.

また、受光部を集積したアレイ型のモジュールについて述べたが、受光部だけでなく発光部を集積したアレイ型のモジュールとする形態としてもよい。   Further, although the array type module in which the light receiving parts are integrated has been described, it may be configured as an array type module in which not only the light receiving parts but also the light emitting parts are integrated.

100 PDアレイ
101 半導体基板
102 光吸収層
103 n型埋め込み層
104、104a、104b p型拡散領域
105 p型電極
106 第1のn型電極
107 保護膜
110 第1の光吸収領域
111 受光部
116 第2のn型電極
117 金属薄膜
120 第2の光吸収領域
200 光モジュール
201 パッケージ
210 ガラス蓋
202 共通グランド電極
203、403 半田薄膜
204、204a、204b、204c ボンディングワイヤ
205 信号用電極
206 気密封止用の半田薄膜
300 個別のPD
400 キャリア
401 基板
402a、402b 薄膜金属
410 表面の金属薄膜
411 裏面の金属薄膜
500 カット溝
600 ビア
700 2次元配列PDアレイ
DESCRIPTION OF SYMBOLS 100 PD array 101 Semiconductor substrate 102 Light absorption layer 103 N type buried layer 104, 104a, 104b P type diffusion region 105 P type electrode 106 First n type electrode 107 Protective film 110 First light absorption region 111 Light receiving portion 116 2 n-type electrode 117 Metal thin film 120 Second light absorption region 200 Optical module 201 Package 210 Glass lid 202 Common ground electrode 203, 403 Solder thin film 204, 204a, 204b, 204c Bonding wire 205 Signal electrode 206 For airtight sealing Solder thin film 300 Individual PD
400 carrier 401 substrate 402a, 402b thin film metal 410 metal thin film 411 metal thin film 411 back metal thin film 500 cut groove 600 via 700 two-dimensional array PD array

Claims (4)

半導体基板上に積層された半導体複合層に形成された半導体接合層からなる光素子が、複数形成された光半導体素子と、
前記半導体基板と接合された基板とを備え、
前記光半導体素子に形成されている隣接する前記光素子の間に、前記半導体複合層および前記半導体基板を貫通し、前記基板に達する溝が形成されていること
を特徴とする光半導体装置。
A plurality of optical semiconductor elements formed of a semiconductor junction layer formed in a semiconductor composite layer laminated on a semiconductor substrate; and
A substrate bonded to the semiconductor substrate;
An optical semiconductor device, wherein a groove that penetrates through the semiconductor composite layer and the semiconductor substrate and reaches the substrate is formed between the adjacent optical elements formed in the optical semiconductor element.
前記基板の表面と裏面に形成された金属薄膜を接続するビアが形成されていること
を特徴とする請求項1に記載の光半導体装置。
2. The optical semiconductor device according to claim 1, wherein vias for connecting metal thin films formed on the front surface and the back surface of the substrate are formed.
前記光素子が2次元に配列されていること
を特徴とする請求項1または請求項2に記載の光半導体装置。
The optical semiconductor device according to claim 1, wherein the optical elements are arranged two-dimensionally.
半導体基板上に積層された半導体複合層に形成された半導体接合層からなる光素子が複数形成された光半導体素子における前記半導体基板と、基板と、を接合するステップと、
前記光半導体素子に形成されている隣接する前記光素子の間に、前記半導体複合層および前記半導体基板を貫通し、前記基板に達する溝を形成するステップと
を備えることを特徴とする光半導体装置の製造方法。
Bonding the semiconductor substrate and the substrate in the optical semiconductor element in which a plurality of optical elements composed of semiconductor junction layers formed in a semiconductor composite layer laminated on the semiconductor substrate are formed; and
An optical semiconductor device comprising: a step of passing through the semiconductor composite layer and the semiconductor substrate and forming a groove reaching the substrate between the adjacent optical devices formed in the optical semiconductor device Manufacturing method.
JP2013032605A 2013-02-21 2013-02-21 Optical semiconductor device and optical semiconductor device manufacturing method Pending JP2014165224A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013032605A JP2014165224A (en) 2013-02-21 2013-02-21 Optical semiconductor device and optical semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013032605A JP2014165224A (en) 2013-02-21 2013-02-21 Optical semiconductor device and optical semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2014165224A true JP2014165224A (en) 2014-09-08

Family

ID=51615600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013032605A Pending JP2014165224A (en) 2013-02-21 2013-02-21 Optical semiconductor device and optical semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2014165224A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018072674A (en) * 2016-11-01 2018-05-10 住友電工デバイス・イノベーション株式会社 Optical module
JP2020136645A (en) * 2019-02-26 2020-08-31 浜松ホトニクス株式会社 Manufacturing method of optical detection device and optical detection device
WO2021260841A1 (en) * 2020-06-24 2021-12-30 株式会社京都セミコンダクター Optical semiconductor array and method for producing optical semiconductor array

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140673A (en) * 1992-10-23 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> Method of mounting optical element
JPH0864846A (en) * 1994-08-23 1996-03-08 Sumitomo Electric Ind Ltd Semiconductor device
JP2006351859A (en) * 2005-06-16 2006-12-28 Sharp Corp Manufacturing method of optical coupling
JP2009141163A (en) * 2007-12-07 2009-06-25 Ntt Electornics Corp Method of manufacturing photodiode array
JP2009170551A (en) * 2008-01-11 2009-07-30 Sumitomo Electric Ind Ltd Light-receiving element array, imaging device, and manufacturing method thereof
JP2012156391A (en) * 2011-01-27 2012-08-16 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140673A (en) * 1992-10-23 1994-05-20 Nippon Telegr & Teleph Corp <Ntt> Method of mounting optical element
JPH0864846A (en) * 1994-08-23 1996-03-08 Sumitomo Electric Ind Ltd Semiconductor device
JP2006351859A (en) * 2005-06-16 2006-12-28 Sharp Corp Manufacturing method of optical coupling
JP2009141163A (en) * 2007-12-07 2009-06-25 Ntt Electornics Corp Method of manufacturing photodiode array
JP2009170551A (en) * 2008-01-11 2009-07-30 Sumitomo Electric Ind Ltd Light-receiving element array, imaging device, and manufacturing method thereof
JP2012156391A (en) * 2011-01-27 2012-08-16 Nippon Telegr & Teleph Corp <Ntt> Optical semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018072674A (en) * 2016-11-01 2018-05-10 住友電工デバイス・イノベーション株式会社 Optical module
JP2020136645A (en) * 2019-02-26 2020-08-31 浜松ホトニクス株式会社 Manufacturing method of optical detection device and optical detection device
WO2020175483A1 (en) * 2019-02-26 2020-09-03 浜松ホトニクス株式会社 Method for manufacturing photodetector, and photodetector
JP7364343B2 (en) 2019-02-26 2023-10-18 浜松ホトニクス株式会社 Method for manufacturing a photodetection device and photodetection device
WO2021260841A1 (en) * 2020-06-24 2021-12-30 株式会社京都セミコンダクター Optical semiconductor array and method for producing optical semiconductor array
JPWO2021260841A1 (en) * 2020-06-24 2021-12-30

Similar Documents

Publication Publication Date Title
JP5470248B2 (en) Solar cell manufacturing method and solar cell
US6844570B2 (en) Component of a radiation detector comprising a substrate with positioning structure for a photoelectric element array
JP4609430B2 (en) Avalanche photodiode
KR101240558B1 (en) Multi-chip with optical interconnection
US8907266B2 (en) Light-receiving device array, optical receiver module, and optical transceiver
US20040104351A1 (en) Photodiode array, method of making the same, and radiation detector
JP2005259829A (en) Backface incident photo detector array
JP4019285B2 (en) Surface emitting device and method for manufacturing the same
JP2018018918A (en) Light-emitting device
JP2007266251A (en) Optical semiconductor device
JP2014165224A (en) Optical semiconductor device and optical semiconductor device manufacturing method
JP2005251890A (en) Upper surface incident light receiving element array
JP2011222900A (en) Solid-state imaging apparatus
WO2002007226A1 (en) Photodetector array
US20070158708A1 (en) Photodiode array, method for manufacturing same, and radiation detector
JP2003249675A (en) Light receiving element array
US20140029890A1 (en) Optical system with integrated photodetectors
JP5228922B2 (en) Semiconductor photo detector
JP2018098399A (en) Semiconductor photodetector
JP4985298B2 (en) Avalanche photodiode
JP5486541B2 (en) Photodiode array module and manufacturing method thereof
JP2010129833A (en) Optical module
KR102388885B1 (en) Optical semiconductor device, optical module and manufacturing method of optical semiconductor device
JP2002100796A (en) Photodetection element array
JP6988103B2 (en) Manufacturing method of semiconductor devices, semiconductor devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160301