JP2014160736A - Semiconductor light-emitting device and light-emitting device - Google Patents

Semiconductor light-emitting device and light-emitting device Download PDF

Info

Publication number
JP2014160736A
JP2014160736A JP2013030331A JP2013030331A JP2014160736A JP 2014160736 A JP2014160736 A JP 2014160736A JP 2013030331 A JP2013030331 A JP 2013030331A JP 2013030331 A JP2013030331 A JP 2013030331A JP 2014160736 A JP2014160736 A JP 2014160736A
Authority
JP
Japan
Prior art keywords
layer
light emitting
light
semiconductor
metal pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013030331A
Other languages
Japanese (ja)
Inventor
Yosuke Akimoto
陽介 秋元
Akihiro Kojima
章弘 小島
Miyoko Shimada
美代子 島田
Hideyuki Tomizawa
英之 富澤
Yoshiaki Sugizaki
吉昭 杉崎
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013030331A priority Critical patent/JP2014160736A/en
Priority to TW102109036A priority patent/TWI513065B/en
Priority to EP13160362.3A priority patent/EP2768033A3/en
Priority to US13/848,117 priority patent/US9006764B2/en
Publication of JP2014160736A publication Critical patent/JP2014160736A/en
Priority to HK14112724.2A priority patent/HK1199326A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/507Wavelength conversion elements the elements being in intimate contact with parts other than the semiconductor body or integrated with parts other than the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting device capable of emitting light from a first surface side and a second surface side on the opposite side of the first surface side of a semiconductor layer, and to provide a light-emitting device.SOLUTION: A semiconductor light-emitting device comprises: a semiconductor layer; a first electrode; a second electrode; a first insulating film; a first wiring layer; a second wiring layer; a first metal pillar; a second metal pillar; a second insulating film; and a phosphor layer. The first electrode is provided in a light-emitting region of the semiconductor layer. The first electrode, the first insulating film, the first wiring layer, the second wiring layer, and the second insulating film transmit emission light from the light-emitting layer.

Description

実施形態は、半導体発光装置及び発光装置に関する。   Embodiments relate to a semiconductor light emitting device and a light emitting device.

半導体発光素子と、蛍光体と、を組み合わせ、白色光などの可視光やその他の波長帯の光を放射する半導体発光装置は、小型で扱い易い光源としてその用途が広がりつつある。   2. Description of the Related Art Semiconductor light emitting devices that combine a semiconductor light emitting element and a phosphor to emit visible light such as white light and light in other wavelength bands have been increasingly used as light sources that are small and easy to handle.

特開2002−118293号公報JP 2002-118293 A

実施形態は、半導体層の第1の面及びその反対側の第2の面側から光放射可能な半導体発光装置及び発光装置を提供する。   Embodiments provide a semiconductor light emitting device and a light emitting device capable of emitting light from a first surface of a semiconductor layer and a second surface opposite to the first surface.

実施形態によれば、半導体発光装置は、半導体層と、第1の電極と、第2の電極と、第1の絶縁膜と、第1の配線層と、第2の配線層と、第1の金属ピラーと、第2の金属ピラーと、第2の絶縁膜と、蛍光体層と、を備えている。前記半導体層は、第1の面と、その反対側の第2の面を持ち、発光層を有する。前記第1の電極は、前記第2の面側において前記半導体層の発光領域に設けられ、前記発光層の放射光を透過させる。前記第2の電極は、前記第2の面側において前記半導体層の非発光領域に設けられている。前記第1の絶縁膜は、前記第2の面側に設けられ、前記発光層の放射光を透過させる。前記第1の配線層は、前記第1の絶縁膜上に設けられるとともに前記第1の電極に接続され、前記発光層の放射光を透過させる。前記第2の配線層は、前記第1の絶縁膜上に設けられるとともに前記第2の電極に接続され、前記発光層の放射光を透過させる。前記第1の金属ピラーは、前記第1の配線層上に設けられ、外部接続可能な端部を有する。前記第2の金属ピラーは、前記第2の配線層上に設けられ、外部接続可能な端部を有する。前記第2の絶縁膜は、前記第1の金属ピラーと前記第2の金属ピラーとの間に、前記第1の金属ピラーの側面及び前記第2の金属ピラーの側面に接するように設けられ、前記発光層の放射光を透過させる。前記蛍光体層は、前記第1の面側に設けられ、前記発光層の放射光により励起され前記発光層の放射光とは異なる波長の光を放射する複数の蛍光体と、前記複数の蛍光体を一体化し前記発光層の放射光及び前記蛍光体の放射光を透過させる結合材と、を含む。   According to the embodiment, a semiconductor light emitting device includes a semiconductor layer, a first electrode, a second electrode, a first insulating film, a first wiring layer, a second wiring layer, and a first wiring layer. The metal pillar, the second metal pillar, the second insulating film, and the phosphor layer are provided. The semiconductor layer has a first surface and a second surface opposite to the first surface, and has a light emitting layer. The first electrode is provided in a light emitting region of the semiconductor layer on the second surface side, and transmits light emitted from the light emitting layer. The second electrode is provided in a non-light emitting region of the semiconductor layer on the second surface side. The first insulating film is provided on the second surface side and transmits the radiated light of the light emitting layer. The first wiring layer is provided on the first insulating film and connected to the first electrode, and transmits the radiated light of the light emitting layer. The second wiring layer is provided on the first insulating film and connected to the second electrode, and transmits the radiated light of the light emitting layer. The first metal pillar is provided on the first wiring layer and has an end that can be externally connected. The second metal pillar is provided on the second wiring layer and has an end that can be connected to the outside. The second insulating film is provided between the first metal pillar and the second metal pillar so as to be in contact with a side surface of the first metal pillar and a side surface of the second metal pillar, The light emitted from the light emitting layer is transmitted. The phosphor layer is provided on the first surface side, and is excited by the emitted light of the light emitting layer and emits light having a wavelength different from that of the emitted light of the light emitting layer, and the plurality of fluorescent materials And a binder that integrates the body and transmits the light emitted from the light emitting layer and the light emitted from the phosphor.

第1実施形態の半導体発光装置の模式断面図。1 is a schematic cross-sectional view of a semiconductor light emitting device according to a first embodiment. 第1実施形態の半導体発光装置を含む発光装置の模式断面図。1 is a schematic cross-sectional view of a light emitting device including a semiconductor light emitting device according to a first embodiment. 第1実施形態の半導体発光装置を含む発光装置の模式断面図。1 is a schematic cross-sectional view of a light emitting device including a semiconductor light emitting device according to a first embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第1実施形態の半導体発光装置の製造方法を示す模式図。The schematic diagram which shows the manufacturing method of the semiconductor light-emitting device of 1st Embodiment. 第2実施形態の半導体発光装置の模式図。The schematic diagram of the semiconductor light-emitting device of 2nd Embodiment. 第2実施形態の半導体発光装置を含む発光装置の模式断面図。The schematic cross section of the light-emitting device containing the semiconductor light-emitting device of 2nd Embodiment. 第3実施形態の半導体発光装置の模式断面図。FIG. 6 is a schematic cross-sectional view of a semiconductor light emitting device according to a third embodiment.

以下、実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。   Hereinafter, embodiments will be described with reference to the drawings. In addition, the same number is attached | subjected to the same part in drawing, the detailed description is abbreviate | omitted suitably, and a different part is demonstrated.

(第1実施形態)
図1は、第1実施形態の半導体発光装置1の模式断面図である。
(First embodiment)
FIG. 1 is a schematic cross-sectional view of a semiconductor light emitting device 1 according to the first embodiment.

半導体発光装置1は、発光層13を有する半導体層15を備える。半導体層15は、第1の面15aと、その反対側の第2の面15b(図5(a)参照)と、を有する。また、半導体層15は、発光層13を含む部分(発光領域)15eと、発光層13を含まない部分(非発光領域)15fと、を有する。発光層13を含む部分15eは、半導体層15のうちで、発光層13が積層されている部分である。発光層13を含まない部分15fは、半導体層15のうちで、発光層13が積層されていない部分である。発光層13を含む部分は、発光領域を示し、発光層13を有するとともに発光層13の発光光を外部に取り出し可能な積層構造となっている領域を示す。   The semiconductor light emitting device 1 includes a semiconductor layer 15 having a light emitting layer 13. The semiconductor layer 15 has a first surface 15a and a second surface 15b opposite to the first surface 15a (see FIG. 5A). Further, the semiconductor layer 15 includes a portion (light emitting region) 15e including the light emitting layer 13 and a portion (non-light emitting region) 15f not including the light emitting layer 13. The portion 15 e including the light emitting layer 13 is a portion of the semiconductor layer 15 where the light emitting layer 13 is stacked. The portion 15 f not including the light emitting layer 13 is a portion of the semiconductor layer 15 where the light emitting layer 13 is not stacked. A portion including the light emitting layer 13 indicates a light emitting region, and indicates a region having the light emitting layer 13 and a stacked structure in which the light emitted from the light emitting layer 13 can be extracted to the outside.

第2の面15bの側において、発光層13を含む部分15eの上に第1の電極としてp側電極16が設けられ、発光層を含まない部分15fの上に第2の電極としてn側電極17が設けられている。p側電極16とn側電極17とを通じて発光層13に電流が供給され、発光層13は発光する。   On the second surface 15b side, the p-side electrode 16 is provided as the first electrode on the portion 15e including the light-emitting layer 13, and the n-side electrode is provided as the second electrode on the portion 15f not including the light-emitting layer. 17 is provided. A current is supplied to the light emitting layer 13 through the p-side electrode 16 and the n-side electrode 17, and the light emitting layer 13 emits light.

第2の面側において半導体層15の発光領域に設けられたp側電極16は、発光層13の放射光に対して透過性を有する透明電極である。p側電極16は、例えばITO(Indium Tin Oxide)からなる。ここで「透過」、「透明」とは、光の一部を吸収する場合も含む。   The p-side electrode 16 provided in the light emitting region of the semiconductor layer 15 on the second surface side is a transparent electrode that is transmissive to the emitted light of the light emitting layer 13. The p-side electrode 16 is made of, for example, ITO (Indium Tin Oxide). Here, “transmission” and “transparency” include a case where a part of light is absorbed.

また、半導体層15の第2の面側には、後述する支持体が設けられている。半導体層15、p側電極16およびn側電極17を含む発光素子は、第2の面側に設けられた支持体によって支持されている。   Further, a support body described later is provided on the second surface side of the semiconductor layer 15. The light emitting element including the semiconductor layer 15, the p-side electrode 16 and the n-side electrode 17 is supported by a support provided on the second surface side.

半導体層15の第1の面15a上には、蛍光体層30が設けられている。蛍光体層30は、複数の蛍光体31を含む。蛍光体31は、発光層13の放射光により励起され、その放射光とは異なる波長の光を放射する。   A phosphor layer 30 is provided on the first surface 15 a of the semiconductor layer 15. The phosphor layer 30 includes a plurality of phosphors 31. The phosphor 31 is excited by the emitted light of the light emitting layer 13 and emits light having a wavelength different from that of the emitted light.

複数の蛍光体31は、結合材33により一体化されている。結合材33は、発光層13の放射光および蛍光体31の放射光を透過する。   The plurality of phosphors 31 are integrated by a binding material 33. The binding material 33 transmits the emitted light from the light emitting layer 13 and the emitted light from the phosphor 31.

半導体層15は、第1の半導体層11と、第2の半導体層12と、発光層13と、を有する。発光層13は、第1の半導体層11と、第2の半導体層12と、の間に設けられている。第1の半導体層11および第2の半導体層12は、例えば、窒化ガリウムを含む。   The semiconductor layer 15 includes a first semiconductor layer 11, a second semiconductor layer 12, and a light emitting layer 13. The light emitting layer 13 is provided between the first semiconductor layer 11 and the second semiconductor layer 12. The first semiconductor layer 11 and the second semiconductor layer 12 include, for example, gallium nitride.

第1の半導体層11は、例えば、下地バッファ層、n型GaN層を含む。第2の半導体層12は、例えば、p型GaN層を含む。発光層13は、青、紫、青紫、紫外光などを発光する材料を含む。発光層13の発光波長は、例えば、430〜470nmである。   The first semiconductor layer 11 includes, for example, a base buffer layer and an n-type GaN layer. The second semiconductor layer 12 includes, for example, a p-type GaN layer. The light emitting layer 13 includes a material that emits blue, purple, blue purple, ultraviolet light, or the like. The emission wavelength of the light emitting layer 13 is, for example, 430 to 470 nm.

半導体層15の第2の面は、凹凸形状に加工される。その凸部は、発光層13を含む部分15eであり、凹部は、発光層13を含まない部分15fである。発光層13を含む部分15eの第2の面は、第2の半導体層12の表面であり、その表面にp側電極16が設けられている。発光層13を含まない部分15fの第2の面は、第1の半導体層11の表面であり、その表面にn側電極17が設けられている。   The second surface of the semiconductor layer 15 is processed into an uneven shape. The convex portion is a portion 15 e including the light emitting layer 13, and the concave portion is a portion 15 f not including the light emitting layer 13. The second surface of the portion 15e including the light emitting layer 13 is the surface of the second semiconductor layer 12, and the p-side electrode 16 is provided on the surface. The second surface of the portion 15f that does not include the light emitting layer 13 is the surface of the first semiconductor layer 11, and the n-side electrode 17 is provided on the surface.

例えば、半導体層15の第2の面において、発光層13を含む部分15eの面積は、発光層13を含まない部分15fの面積よりも広い。また、発光層13を含む部分15eの上に設けられたp側電極16の面積は、発光層13を含まない部分の上に設けられたn側電極17の面積よりも広い。これにより、広い発光面が得られ、光出力を高くできる。   For example, on the second surface of the semiconductor layer 15, the area of the portion 15 e including the light emitting layer 13 is larger than the area of the portion 15 f not including the light emitting layer 13. Further, the area of the p-side electrode 16 provided on the portion 15 e including the light emitting layer 13 is larger than the area of the n-side electrode 17 provided on the portion not including the light emitting layer 13. Thereby, a wide light emitting surface can be obtained, and the light output can be increased.

半導体層15の第2の面側には、第1の絶縁膜として絶縁膜18が設けられている。絶縁膜18は、半導体層15の第2の面、p側電極16およびn側電極17を覆って保護している。   An insulating film 18 is provided as a first insulating film on the second surface side of the semiconductor layer 15. The insulating film 18 covers and protects the second surface of the semiconductor layer 15, the p-side electrode 16 and the n-side electrode 17.

絶縁膜18は、発光層13の側面および第2の半導体層12の側面にも設けられ、それら側面を覆っている。また、絶縁膜18は、半導体層15における第1の面15aから続く側面(第1の半導体層11の側面)15cにも設けられ、その側面15cを覆っている。絶縁膜18は、半導体層15の第1の面15a上には設けられていない。   The insulating film 18 is also provided on the side surface of the light emitting layer 13 and the side surface of the second semiconductor layer 12 and covers these side surfaces. The insulating film 18 is also provided on the side surface (side surface of the first semiconductor layer 11) 15c continuing from the first surface 15a of the semiconductor layer 15, and covers the side surface 15c. The insulating film 18 is not provided on the first surface 15 a of the semiconductor layer 15.

絶縁膜18は、発光層13の放射光に対して透過性を有する無機透明絶縁膜である。絶縁膜18は、例えば、シリコン酸化膜、シリコン窒化膜である。   The insulating film 18 is an inorganic transparent insulating film that is transmissive to the light emitted from the light emitting layer 13. The insulating film 18 is, for example, a silicon oxide film or a silicon nitride film.

絶縁膜18における半導体層15とは反対側の面上には、第1の配線層としてのp側配線層21と、第2の配線層としてのn側配線層22とが互いに離隔して設けられている。絶縁膜18は、p側電極16に通じた第1の開口18a、およびn側電極17に通じた第2の開口18bを含む。図1に示す例では、絶縁膜18は複数の第1の開口18aを含むが、1つの第1の開口18aを含む形態でも良い。   On the surface of the insulating film 18 opposite to the semiconductor layer 15, a p-side wiring layer 21 as a first wiring layer and an n-side wiring layer 22 as a second wiring layer are provided apart from each other. It has been. The insulating film 18 includes a first opening 18 a that communicates with the p-side electrode 16 and a second opening 18 b that communicates with the n-side electrode 17. In the example shown in FIG. 1, the insulating film 18 includes a plurality of first openings 18a, but may include a single first opening 18a.

p側配線層21は、絶縁膜18の上および第1の開口18aの内部に設けられている。p側配線層21は、第1の開口18a内に設けられたビア21aを介してp側電極16と電気的に接続されている。n側配線層22は、絶縁膜18の上および第2の開口18bの内部に設けられている。n側配線層22は、第2の開口18b内に設けられたビアを介してn側電極17と電気的に接続されている。   The p-side wiring layer 21 is provided on the insulating film 18 and inside the first opening 18a. The p-side wiring layer 21 is electrically connected to the p-side electrode 16 through a via 21a provided in the first opening 18a. The n-side wiring layer 22 is provided on the insulating film 18 and inside the second opening 18b. The n-side wiring layer 22 is electrically connected to the n-side electrode 17 through a via provided in the second opening 18b.

p側配線層21及びn側配線層22は、発光層13の放射光に対して透過性を有する透明導電膜である。p側配線層21及びn側配線層22は、例えばITO(Indium Tin Oxide)からなる。   The p-side wiring layer 21 and the n-side wiring layer 22 are transparent conductive films that are transmissive to the emitted light of the light emitting layer 13. The p-side wiring layer 21 and the n-side wiring layer 22 are made of, for example, ITO (Indium Tin Oxide).

p側配線層21におけるp側電極16とは反対側の面上には、第1の金属ピラーとしてp側金属ピラー23が設けられている。第1の配線部としてのp側配線部41は、p側配線層21およびp側金属ピラー23を含む。   A p-side metal pillar 23 is provided as a first metal pillar on the surface of the p-side wiring layer 21 opposite to the p-side electrode 16. The p-side wiring portion 41 as the first wiring portion includes the p-side wiring layer 21 and the p-side metal pillar 23.

n側配線層22におおけるn側電極17とは反対側の面上には、第2の金属ピラーとしてn側金属ピラー24が設けられている。第2の配線部としてのn側配線部43は、n側配線層22およびn側金属ピラー24を含む。   An n-side metal pillar 24 is provided as a second metal pillar on the surface of the n-side wiring layer 22 opposite to the n-side electrode 17. The n-side wiring portion 43 as the second wiring portion includes the n-side wiring layer 22 and the n-side metal pillar 24.

p側配線部41とn側配線部43との間には、第2の絶縁膜として絶縁膜25が設けられている。絶縁膜25は、p側配線層21の側面とn側配線層22の側面に接するように、p側配線層21とn側配線層22との間に設けられている。また、絶縁膜25は、p側金属ピラー23の側面とn側金属ピラー24の側面に接するように、p側金属ピラー23とn側金属ピラー24との間に設けられている。すなわち、絶縁膜25は、p側配線層21とn側配線層22との間、およびp側金属ピラー23とn側金属ピラー24との間に充填されている。   Between the p-side wiring portion 41 and the n-side wiring portion 43, an insulating film 25 is provided as a second insulating film. The insulating film 25 is provided between the p-side wiring layer 21 and the n-side wiring layer 22 so as to be in contact with the side surface of the p-side wiring layer 21 and the side surface of the n-side wiring layer 22. The insulating film 25 is provided between the p-side metal pillar 23 and the n-side metal pillar 24 so as to contact the side surface of the p-side metal pillar 23 and the side surface of the n-side metal pillar 24. That is, the insulating film 25 is filled between the p-side wiring layer 21 and the n-side wiring layer 22 and between the p-side metal pillar 23 and the n-side metal pillar 24.

絶縁膜25は、p側配線層21の側面、n側配線層22の側面、p側金属ピラー23の側面、およびn側金属ピラー24の側面を覆っている。絶縁膜25は、p側金属ピラー23の周囲およびn側金属ピラー24の周囲に設けられている。   The insulating film 25 covers the side surface of the p-side wiring layer 21, the side surface of the n-side wiring layer 22, the side surface of the p-side metal pillar 23, and the side surface of the n-side metal pillar 24. The insulating film 25 is provided around the p-side metal pillar 23 and around the n-side metal pillar 24.

p側金属ピラー23におけるp側配線層21とは反対側の端部(面)は、絶縁膜25から露出し、実装基板等の外部回路と接続可能なp側外部端子(第1の外部端子)23aとして機能する。n側金属ピラー24におけるn側配線層22とは反対側の端部(面)は、絶縁膜25から露出し、実装基板等の外部回路と接続可能なn側外部端子(第2の外部端子)24aとして機能する。   An end (surface) opposite to the p-side wiring layer 21 in the p-side metal pillar 23 is exposed from the insulating film 25 and can be connected to an external circuit such as a mounting substrate (first external terminal). ) It functions as 23a. An end (surface) opposite to the n-side wiring layer 22 in the n-side metal pillar 24 is exposed from the insulating film 25 and can be connected to an external circuit such as a mounting substrate (second external terminal). ) It functions as 24a.

p側外部端子23aおよびn側外部端子24aは、絶縁膜25の同じ面(図1における下面)に露出する。p側外部端子23aとn側外部端子24aとの間隔は、絶縁膜18上におけるp側配線層21とn側配線層22との間隔よりも広い。p側外部端子23aとn側外部端子24aとの間隔は、実装時のはんだの広がりよりも大きくする。これにより、はんだを通じた、p側外部端子23aとn側外部端子24aとの間の短絡を防ぐことができる。   The p-side external terminal 23a and the n-side external terminal 24a are exposed on the same surface (the lower surface in FIG. 1) of the insulating film 25. The distance between the p-side external terminal 23 a and the n-side external terminal 24 a is wider than the distance between the p-side wiring layer 21 and the n-side wiring layer 22 on the insulating film 18. The interval between the p-side external terminal 23a and the n-side external terminal 24a is made larger than the spread of solder during mounting. Thereby, the short circuit between the p side external terminal 23a and the n side external terminal 24a through a solder can be prevented.

これに対し、p側配線層21とn側配線層22との間隔は、プロセス上の限界まで狭くすることができる。このため、p側配線層21の面積、およびp側配線層21とp側金属ピラー23との接触面積の拡大を図れる。これにより、発光層13の熱の放散を促進できる。   On the other hand, the distance between the p-side wiring layer 21 and the n-side wiring layer 22 can be reduced to the limit in the process. For this reason, the area of the p-side wiring layer 21 and the contact area between the p-side wiring layer 21 and the p-side metal pillar 23 can be increased. Thereby, heat dissipation of the light emitting layer 13 can be promoted.

また、複数の第1の開口18aを通じて、p側配線層21がp側電極16と接する面積は、第2の開口18bを通じてn側配線層22がn側電極17と接する面積よりも広い。これにより、発光層13に流れる電流の分布を均一化できる。   Further, the area where the p-side wiring layer 21 is in contact with the p-side electrode 16 through the plurality of first openings 18 a is wider than the area where the n-side wiring layer 22 is in contact with the n-side electrode 17 through the second opening 18 b. Thereby, the distribution of the current flowing through the light emitting layer 13 can be made uniform.

n側配線層22は、p側電極16上に設けられた絶縁膜18上に延在している。すなわち、n側配線層22は、発光層13及びp側電極16が設けられた発光領域上に延在している。   The n-side wiring layer 22 extends on the insulating film 18 provided on the p-side electrode 16. That is, the n-side wiring layer 22 extends on the light-emitting region where the light-emitting layer 13 and the p-side electrode 16 are provided.

絶縁膜18上で広がるn側配線層22の面積は、n側配線層22とn側電極17とのコンタクト面積よりも大きい。n側配線層22とn側金属ピラー24とのコンタクト面積は、n側配線層22とn側電極17とのコンタクト面積よりも大きい。   The area of the n-side wiring layer 22 spreading on the insulating film 18 is larger than the contact area between the n-side wiring layer 22 and the n-side electrode 17. The contact area between the n-side wiring layer 22 and the n-side metal pillar 24 is larger than the contact area between the n-side wiring layer 22 and the n-side electrode 17.

絶縁膜18上で広がるn側配線層22の面積は、n側電極17の面積よりも広くできる。さらに、n側配線層22の上に設けられるn側金属ピラー24の面積(すなわち、n側外部端子24aの面積)をn側電極17よりも広くできる。これにより、信頼性の高い実装に十分なn側外部端子24aの面積を確保しつつ、n側電極17の面積を小さくすることが可能となる。すなわち、半導体層15における発光層13を含まない部分(非発光領域)15fの面積を縮小し、発光層13を含む部分(発光領域)15eの面積を広げて光出力を向上させることが可能となる。   The area of the n-side wiring layer 22 spreading on the insulating film 18 can be made larger than the area of the n-side electrode 17. Furthermore, the area of the n-side metal pillar 24 provided on the n-side wiring layer 22 (that is, the area of the n-side external terminal 24a) can be made larger than that of the n-side electrode 17. As a result, the area of the n-side electrode 17 can be reduced while ensuring the area of the n-side external terminal 24a sufficient for highly reliable mounting. That is, it is possible to improve the light output by reducing the area of the portion (non-light emitting region) 15f not including the light emitting layer 13 in the semiconductor layer 15 and increasing the area of the portion (light emitting region) 15e including the light emitting layer 13. Become.

第1の半導体層11は、n側電極17およびn側配線層22を介してn側金属ピラー24と電気的に接続されている。第2の半導体層12は、p側電極16およびp側配線層21を介してp側金属ピラー23と電気的に接続されている。   The first semiconductor layer 11 is electrically connected to the n-side metal pillar 24 via the n-side electrode 17 and the n-side wiring layer 22. The second semiconductor layer 12 is electrically connected to the p-side metal pillar 23 via the p-side electrode 16 and the p-side wiring layer 21.

p側金属ピラー23はp側配線層21よりも厚く、n側金属ピラー24はn側配線層22よりも厚い。p側金属ピラー23、n側金属ピラー24および絶縁膜25のそれぞれの厚さは、半導体層15よりも厚い。なお、ここで言う「厚さ」とは、図1における上下方向の各層の幅である。   The p-side metal pillar 23 is thicker than the p-side wiring layer 21, and the n-side metal pillar 24 is thicker than the n-side wiring layer 22. Each of the p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25 is thicker than the semiconductor layer 15. The “thickness” referred to here is the width of each layer in the vertical direction in FIG.

各金属ピラー23、24のアスペクト比(平面サイズに対する厚みの比)は、1以上であっても良いし、1より小さくても良い。すなわち、金属ピラー23、24は、その平面サイズより厚くても良いし、薄くても良い。   The aspect ratio (ratio of the thickness to the planar size) of each metal pillar 23, 24 may be 1 or more, or may be smaller than 1. That is, the metal pillars 23 and 24 may be thicker or thinner than the planar size.

p側配線層21、n側配線層22、p側金属ピラー23、n側金属ピラー24および絶縁膜25を含む支持体の厚さは、半導体層15、p側電極16およびn側電極17を含む発光素子の厚さよりも厚い。   The thickness of the support including the p-side wiring layer 21, the n-side wiring layer 22, the p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25 is the same as that of the semiconductor layer 15, the p-side electrode 16, and the n-side electrode 17. It is thicker than the thickness of the included light emitting element.

半導体層15は、後述するように基板上にエピタキシャル成長法により形成される。その基板は、n側配線層22、p側金属ピラー23、n側金属ピラー24および絶縁膜25を含む支持体を形成した後に除去され、半導体層15は第1の面15a側に基板を含まない。半導体層15は、剛直な基板にではなく、半導体層15よりも柔軟な絶縁膜25を含む支持体によって支持されている。   As will be described later, the semiconductor layer 15 is formed on the substrate by an epitaxial growth method. The substrate is removed after forming a support including the n-side wiring layer 22, the p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25, and the semiconductor layer 15 includes the substrate on the first surface 15a side. Absent. The semiconductor layer 15 is not supported on a rigid substrate, but is supported by a support including an insulating film 25 that is more flexible than the semiconductor layer 15.

p側金属ピラー23およびn側金属ピラー24の材料として、例えば、銅、金、ニッケル、銀などを用いることができる。これらのうち、銅を用いると、良好な熱伝導性、高いマイグレーション耐性および絶縁材料に対する密着性を向上させることができる。   As a material of the p-side metal pillar 23 and the n-side metal pillar 24, for example, copper, gold, nickel, silver, or the like can be used. Among these, when copper is used, good thermal conductivity, high migration resistance, and adhesion to an insulating material can be improved.

絶縁膜25は、p側金属ピラー23およびn側金属ピラー24を補強する。絶縁膜25は、発光層13の放射光に対して透過性を有する透明絶縁材料からなる。絶縁膜25は、例えば、シリコーン樹脂、エポキシ樹脂などの透明樹脂、またはガラスからなる。   The insulating film 25 reinforces the p-side metal pillar 23 and the n-side metal pillar 24. The insulating film 25 is made of a transparent insulating material that is transmissive to the emitted light of the light emitting layer 13. The insulating film 25 is made of, for example, a transparent resin such as a silicone resin or an epoxy resin, or glass.

半導体発光装置1の実装過程では、p側外部端子23aおよびn側外部端子24aを実装基板のランドに接合させるはんだ等に起因する応力が半導体層15に加わる。p側金属ピラー23、n側金属ピラー24および絶縁膜25は、その応力を吸収し緩和する。特に、半導体層15よりも柔軟な絶縁膜25を支持体の一部として用いることで、応力緩和効果を高めることができる。   In the mounting process of the semiconductor light emitting device 1, stress caused by solder or the like that joins the p-side external terminal 23 a and the n-side external terminal 24 a to the land of the mounting substrate is applied to the semiconductor layer 15. The p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25 absorb and relax the stress. In particular, the stress relaxation effect can be enhanced by using the insulating film 25 that is more flexible than the semiconductor layer 15 as a part of the support.

p側配線層21およびp側金属ピラー23を含むp側配線部41は、複数の第1の開口18aの内部に設けられ相互に離隔された複数のビア21aを介して、p側電極16に接続している。この場合、複数のビア21aの接触面積を合わせた面積を有する1つのビアを介してp側配線部41をp側電極16に接続させる場合よりも、半導体層15に加わる応力を低減できる。   The p-side wiring portion 41 including the p-side wiring layer 21 and the p-side metal pillar 23 is connected to the p-side electrode 16 through a plurality of vias 21a provided inside the plurality of first openings 18a and separated from each other. Connected. In this case, the stress applied to the semiconductor layer 15 can be reduced as compared with the case where the p-side wiring portion 41 is connected to the p-side electrode 16 through one via having a combined area of the plurality of vias 21a.

一方、p側配線層21は、1つの大きな開口の内部に設けられ、ビア21aよりも平面サイズの大きなポストを介してp側電極16に接続させても良い。これにより、p側電極16、p側配線層21およびp側金属ピラー23を介した放熱性の向上を図ることができる。   On the other hand, the p-side wiring layer 21 may be provided inside one large opening and connected to the p-side electrode 16 via a post having a larger planar size than the via 21a. Thereby, the heat dissipation through the p-side electrode 16, the p-side wiring layer 21, and the p-side metal pillar 23 can be improved.

後述するように、半導体層15の形成に用いた基板は、半導体層15から除去される。これにより、半導体発光装置1は低背化される。また、基板の除去により、半導体層15の第1の面15aに凹凸を形成することができ、光取り出し効率の向上を図れる。   As will be described later, the substrate used to form the semiconductor layer 15 is removed from the semiconductor layer 15. Thereby, the semiconductor light emitting device 1 is reduced in height. Further, by removing the substrate, irregularities can be formed on the first surface 15a of the semiconductor layer 15, and the light extraction efficiency can be improved.

例えば、第1の面15aに対して、アルカリ系溶液を使ったウェットエッチング(フロスト処理)を行い微小凹凸を形成する。これにより、発光層13の放射光を全反射させることなく、第1の面15aから外側に取り出すことが可能となる。   For example, the first surface 15a is subjected to wet etching (frost processing) using an alkaline solution to form minute irregularities. Thereby, it becomes possible to take out the emitted light of the light emitting layer 13 from the 1st surface 15a outside, without totally reflecting.

基板が除去された後、半導体層15の第1の面15a上に、蛍光体層30が形成される。すなわち、蛍光体層30は、半導体層15の第1の面15aとの間に基板を介することなく、第1の面15a上に設けられている。   After the substrate is removed, the phosphor layer 30 is formed on the first surface 15 a of the semiconductor layer 15. That is, the phosphor layer 30 is provided on the first surface 15a without interposing a substrate between the first layer 15a and the first surface 15a of the semiconductor layer 15.

蛍光体層30は、結合材33中に複数の粒子状の蛍光体31が分散された構造を有する。蛍光体31は、例えば、発光層13の放射光により励起され黄色光を放射する黄色蛍光体、赤色光を放射する赤色蛍光体、および緑色光を放射する緑色蛍光体の少なくともいずれか1種類の蛍光体を含む。また、蛍光体31は、セラミック系の微粒子であっても良い。結合材33には、例えば、シリコーン樹脂を用いることができる。   The phosphor layer 30 has a structure in which a plurality of particulate phosphors 31 are dispersed in a binder 33. The phosphor 31 is, for example, at least one of a yellow phosphor that emits yellow light when excited by the emitted light of the light emitting layer 13, a red phosphor that emits red light, and a green phosphor that emits green light. Includes phosphor. The phosphor 31 may be ceramic fine particles. For the binding material 33, for example, a silicone resin can be used.

蛍光体層30は、1種類の蛍光体(例えば黄色蛍光体)を含む。あるいは、蛍光体層30は、複数種類の蛍光体(例えば赤色蛍光体と緑色蛍光体)を含む。   The phosphor layer 30 includes one type of phosphor (for example, a yellow phosphor). Alternatively, the phosphor layer 30 includes a plurality of types of phosphors (for example, a red phosphor and a green phosphor).

実施形態の半導体発光装置1は、チップサイズに近い構造を有する。蛍光体層30は、第1の面15a上および支持体の一部である絶縁膜18上に限定され、半導体層15の第2の面側や支持体の側面にまわりこんで形成されていない。   The semiconductor light emitting device 1 of the embodiment has a structure close to the chip size. The phosphor layer 30 is limited to the first surface 15a and the insulating film 18 which is a part of the support, and is not formed around the second surface of the semiconductor layer 15 or the side of the support. .

発光層13の放射光は、第1の面15aを介して蛍光体層30に進み、蛍光体31を励起する。すなわち、蛍光体層30側から、発光層13の放射光と蛍光体31との混合色の光が得られる。   The emitted light of the light emitting layer 13 proceeds to the phosphor layer 30 via the first surface 15a and excites the phosphor 31. That is, light of a mixed color of the emitted light of the light emitting layer 13 and the phosphor 31 is obtained from the phosphor layer 30 side.

また、発光層13の放射光は、半導体層15の第2の面側にも放射される。そして、実施形態によれば、第2の面側において発光領域に設けられたp側電極16は、発光層13の放射光に対して透明である。さらに、第2の面側に設けられた、絶縁膜18、p側配線層21、n側配線層22および絶縁膜25も、発光層13の放射光に対して透明である。   Further, the emitted light of the light emitting layer 13 is also emitted to the second surface side of the semiconductor layer 15. According to the embodiment, the p-side electrode 16 provided in the light emitting region on the second surface side is transparent to the emitted light of the light emitting layer 13. Furthermore, the insulating film 18, the p-side wiring layer 21, the n-side wiring layer 22, and the insulating film 25 provided on the second surface side are also transparent to the emitted light of the light emitting layer 13.

したがって、第2の面側に放射された発光層13の放射光は、p側電極16、絶縁膜18、p側配線層21およびn側配線層22を透過し、さらにp側金属ピラー23とn側金属ピラー24との間の絶縁膜25を透過して、半導体発光装置1の外部に放射される。   Therefore, the emitted light of the light emitting layer 13 radiated to the second surface side is transmitted through the p-side electrode 16, the insulating film 18, the p-side wiring layer 21 and the n-side wiring layer 22, and further, the p-side metal pillar 23 and The light passes through the insulating film 25 between the n-side metal pillars 24 and is emitted to the outside of the semiconductor light emitting device 1.

すなわち、実施形態によれば、チップサイズパッケージ構造の半導体発光装置1において、発光層13を挟んで反対側に位置する2つの異なる面から光が放射される。   That is, according to the embodiment, in the semiconductor light emitting device 1 having a chip size package structure, light is emitted from two different surfaces located on opposite sides of the light emitting layer 13.

図2は、実施形態の半導体発光装置1を含む発光装置の模式断面図である。   FIG. 2 is a schematic cross-sectional view of a light emitting device including the semiconductor light emitting device 1 of the embodiment.

実施形態の発光装置は、実装基板310と、実装基板310上に実装された半導体発光装置1とを備えている。   The light emitting device of the embodiment includes a mounting substrate 310 and a semiconductor light emitting device 1 mounted on the mounting substrate 310.

実装基板310は、発光層13の放射光に対して透過性を有する透明絶縁基板である。実装基板310は、例えば、ガラス基板、または透明樹脂基板である。また、実装基板310は、可撓性を有するフレキシブル基板であってもよい。   The mounting substrate 310 is a transparent insulating substrate that is transparent to the emitted light of the light emitting layer 13. The mounting substrate 310 is, for example, a glass substrate or a transparent resin substrate. Further, the mounting substrate 310 may be a flexible substrate having flexibility.

実装基板310の一方の面(実装面)には、パッド302と、パッド302と接続された配線パターン(図示せず)が形成されている。   A pad 302 and a wiring pattern (not shown) connected to the pad 302 are formed on one surface (mounting surface) of the mounting substrate 310.

半導体発光装置1の外形形状は、例えば直方体形状に形成されている。半導体発光装置1は、同じ面で露出されたp側外部端子23aとn側外部端子24aとを有する。半導体発光装置1は、p側外部端子23a及びn側外部端子24aが露出する面を、実装基板310の実装面に向け、蛍光体層30を、実装基板310の実装面の反対側に向けた姿勢で実装基板310上に実装されている。   The outer shape of the semiconductor light emitting device 1 is formed in a rectangular parallelepiped shape, for example. The semiconductor light emitting device 1 has a p-side external terminal 23a and an n-side external terminal 24a exposed on the same surface. In the semiconductor light emitting device 1, the surface on which the p-side external terminal 23 a and the n-side external terminal 24 a are exposed is directed to the mounting surface of the mounting substrate 310, and the phosphor layer 30 is directed to the opposite side of the mounting surface of the mounting substrate 310. It is mounted on the mounting substrate 310 in a posture.

p側外部端子23a及びn側外部端子24aが、例えば、はんだ303などの導電接合材を介して、パッド302に接合されている。   The p-side external terminal 23a and the n-side external terminal 24a are joined to the pad 302 via a conductive joining material such as solder 303, for example.

前述したように、半導体発光装置1において、発光層13を挟んで反対側に位置する2つの異なる面(図2において上面及び下面)から光が放射される。蛍光体層30の反対側(第2の面側)に放射された光は、透明な実装基板310を透過する。したがって、実装基板310の裏面側にも光が放射され、発光装置の応用範囲を広げることができる。   As described above, in the semiconductor light emitting device 1, light is emitted from two different surfaces (an upper surface and a lower surface in FIG. 2) located on opposite sides of the light emitting layer 13. The light emitted to the opposite side (second surface side) of the phosphor layer 30 passes through the transparent mounting substrate 310. Therefore, light is also emitted to the back side of the mounting substrate 310, and the application range of the light emitting device can be expanded.

図3は、実施形態の半導体発光装置1を複数含む発光装置の模式断面図である。   FIG. 3 is a schematic cross-sectional view of a light emitting device including a plurality of semiconductor light emitting devices 1 of the embodiment.

図3に示す発光装置は、実装基板310と、実装基板310上に実装された複数の半導体発光装置1とを備えている。複数の半導体発光装置1は、実装基板310の両面に実装されている。   The light emitting device shown in FIG. 3 includes a mounting substrate 310 and a plurality of semiconductor light emitting devices 1 mounted on the mounting substrate 310. The plurality of semiconductor light emitting devices 1 are mounted on both surfaces of the mounting substrate 310.

実装基板310は、発光層13の放射光に対して透過性を有する透明絶縁基板である。実装基板310は、例えば、ガラス基板、または透明樹脂基板である。また、実装基板310は、可撓性を有するフレキシブル基板であってもよい。   The mounting substrate 310 is a transparent insulating substrate that is transparent to the emitted light of the light emitting layer 13. The mounting substrate 310 is, for example, a glass substrate or a transparent resin substrate. Further, the mounting substrate 310 may be a flexible substrate having flexibility.

実装基板310の両面のそれぞれには、パッド302と、パッド302と接続された配線パターン(図示せず)が形成されている。   A pad 302 and a wiring pattern (not shown) connected to the pad 302 are formed on both surfaces of the mounting substrate 310.

また、両面のパッド302または配線パターンの間は、実装基板310を貫通して設けられたビア304を介して電気的に接続されている。   In addition, the pads 302 or the wiring patterns on both sides are electrically connected via vias 304 provided so as to penetrate the mounting substrate 310.

半導体発光装置1の外形形状は、例えば直方体形状に形成されている。半導体発光装置1は、同じ面で露出されたp側外部端子23aとn側外部端子24aとを有する。半導体発光装置1は、p側外部端子23a及びn側外部端子24aが露出する面を、実装基板310の実装面に向け、蛍光体層30を、実装基板310の実装面の反対側に向けた姿勢で実装基板310上に実装されている。   The outer shape of the semiconductor light emitting device 1 is formed in a rectangular parallelepiped shape, for example. The semiconductor light emitting device 1 has a p-side external terminal 23a and an n-side external terminal 24a exposed on the same surface. In the semiconductor light emitting device 1, the surface on which the p-side external terminal 23 a and the n-side external terminal 24 a are exposed is directed to the mounting surface of the mounting substrate 310, and the phosphor layer 30 is directed to the opposite side of the mounting surface of the mounting substrate 310. It is mounted on the mounting substrate 310 in a posture.

p側外部端子23a及びn側外部端子24aが、例えば、はんだ303などの導電接合材を介して、パッド302に接合されている。   The p-side external terminal 23a and the n-side external terminal 24a are joined to the pad 302 via a conductive joining material such as solder 303, for example.

半導体発光装置1において、発光層13を挟んで反対側に位置する2つの異なる面から光が放射される。蛍光体層30の反対側(第2の面側)に放射された光は、透明な実装基板310を透過する。したがって、実装基板310の裏面側にも光が放射され、発光装置の応用範囲を広げることができる。実施形態の発光装置は、例えば、フィラメントを模した構成に応用でき、電球のような広い配光性を有する照明装置として利用することが可能である。   In the semiconductor light emitting device 1, light is emitted from two different surfaces located on opposite sides of the light emitting layer 13. The light emitted to the opposite side (second surface side) of the phosphor layer 30 passes through the transparent mounting substrate 310. Therefore, light is also emitted to the back side of the mounting substrate 310, and the application range of the light emitting device can be expanded. The light emitting device of the embodiment can be applied to a configuration simulating a filament, for example, and can be used as a lighting device having a wide light distribution such as a light bulb.

実装基板310の一方の面に実装された半導体発光装置1と、実装基板310の他方の面に実装された半導体発光装置1とは、実装基板を挟んで互いに重ならない位置に実装されている。すなわち、図3の断面視において、複数の半導体発光装置1が千鳥配列されている。   The semiconductor light emitting device 1 mounted on one surface of the mounting substrate 310 and the semiconductor light emitting device 1 mounted on the other surface of the mounting substrate 310 are mounted at positions that do not overlap each other with the mounting substrate interposed therebetween. That is, in the cross-sectional view of FIG.

図3において上側の実装面に実装された半導体発光装置1の下には他の半導体発光装置1が位置せず、下側の実装面に実装された半導体発光装置1の上には他の半導体発光装置1が位置しない。   In FIG. 3, no other semiconductor light emitting device 1 is positioned under the semiconductor light emitting device 1 mounted on the upper mounting surface, and other semiconductor light emitting devices 1 are mounted on the semiconductor light emitting device 1 mounted on the lower mounting surface. The light emitting device 1 is not located.

したがって、半導体発光装置1の発光層13から第2の面側に放射された光を、他の半導体発光装置1に妨げられずに、自身が実装された面の反対面側に放射させることができる。   Therefore, the light emitted from the light emitting layer 13 of the semiconductor light emitting device 1 to the second surface side can be emitted to the opposite surface side of the surface on which the semiconductor light emitting device 1 is mounted without being blocked by the other semiconductor light emitting devices 1. it can.

片面だけに半導体発光装置1が実装された構成では、その片面上で隣り合う半導体発光装置1の間では相対的に発光強度が弱くなる。すなわち、発光装置全体で見ると発光ムラが生じる。   In the configuration in which the semiconductor light emitting device 1 is mounted only on one side, the light emission intensity is relatively weak between the semiconductor light emitting devices 1 adjacent on the one side. That is, light emission unevenness occurs when viewed from the whole light emitting device.

その発光ムラを改善するひとつの方法として、半導体発光装置1の実装密度を高め、隣り合う半導体発光装置1間の間隔を狭くする方法が考えられる。しかしながら、半導体発光装置1間の間隔が狭くなると、放熱性の低下が懸念される。   As one method for improving the uneven light emission, a method of increasing the mounting density of the semiconductor light emitting devices 1 and narrowing the interval between adjacent semiconductor light emitting devices 1 can be considered. However, when the interval between the semiconductor light emitting devices 1 is narrowed, there is a concern about a decrease in heat dissipation.

実施形態によれば、両面発光する半導体発光装置1を、透明な実装基板310の両面に実装している。このため、一方の実装面側における半導体発光装置1間の発光強度の低下を、他方の実装面に実装された半導体発光装置1の第2の面側への放射光で補うことができる。   According to the embodiment, the semiconductor light emitting device 1 that emits light on both sides is mounted on both sides of the transparent mounting substrate 310. For this reason, the decrease in the light emission intensity between the semiconductor light emitting devices 1 on one mounting surface side can be compensated by the emitted light toward the second surface side of the semiconductor light emitting device 1 mounted on the other mounting surface.

したがって、実施形態によれば、それぞれの実装面上における半導体発光装置1の実装密度を抑えつつ、実装基板310の両面の発光均一性を実現できる。   Therefore, according to the embodiment, it is possible to achieve light emission uniformity on both surfaces of the mounting substrate 310 while suppressing the mounting density of the semiconductor light emitting devices 1 on the respective mounting surfaces.

次に、図4(a)〜図11(b)を参照して、実施形態の半導体発光装置1の製造方法について説明する。   Next, with reference to FIGS. 4A to 11B, a method for manufacturing the semiconductor light emitting device 1 of the embodiment will be described.

図4(a)は、基板10の主面上に形成された第1の半導体層11、発光層13および第2の半導体層12を含む半導体層15を表す断面図である。例えば、MOCVD(metal organic chemical vapor deposition)法を用いて、基板10の上に第1の半導体層11、発光層13および第2の半導体層12を順に成長させる。   FIG. 4A is a cross-sectional view showing a semiconductor layer 15 including the first semiconductor layer 11, the light emitting layer 13, and the second semiconductor layer 12 formed on the main surface of the substrate 10. For example, the first semiconductor layer 11, the light emitting layer 13, and the second semiconductor layer 12 are grown in order on the substrate 10 by using a MOCVD (metal organic chemical vapor deposition) method.

基板10は、例えば、シリコン基板またはサファイア基板である。半導体層15は、例えば、窒化ガリウム(GaN)を含む窒化物半導体である。   The substrate 10 is, for example, a silicon substrate or a sapphire substrate. The semiconductor layer 15 is a nitride semiconductor containing gallium nitride (GaN), for example.

第1の半導体層11は、例えば、n型GaN層である。また、第1の半導体層11は、基板10の上に設けられたバッファ層と、バッファ層の上に設けられたn型GaN層と、を含む積層構造を有しても良い。第2の半導体層12は、例えば、発光層13の上に設けられたp型AlGaN層と、その上に設けられたp型GaN層と、を含む。発光層13は、例えば、MQW(Multiple Quantum well)構造を有する。   The first semiconductor layer 11 is, for example, an n-type GaN layer. The first semiconductor layer 11 may have a stacked structure including a buffer layer provided on the substrate 10 and an n-type GaN layer provided on the buffer layer. The second semiconductor layer 12 includes, for example, a p-type AlGaN layer provided on the light emitting layer 13 and a p-type GaN layer provided thereon. The light emitting layer 13 has, for example, an MQW (Multiple Quantum well) structure.

図4(b)および図4(c)は、第2の半導体層12および発光層13を選択的に除去した状態を表している。図4(b)は断面図であり、図4(c)は、基板10の上面側(半導体層15の第2の面側)を表す平面図である。   FIG. 4B and FIG. 4C show a state where the second semiconductor layer 12 and the light emitting layer 13 are selectively removed. 4B is a cross-sectional view, and FIG. 4C is a plan view showing the upper surface side (second surface side of the semiconductor layer 15) of the substrate 10. FIG.

例えば、RIE(Reactive Ion Etching)法を用いて、第2の半導体層12および発光層13を選択的にエッチングし、第1の半導体層11を露出させる。   For example, the second semiconductor layer 12 and the light emitting layer 13 are selectively etched using the RIE (Reactive Ion Etching) method to expose the first semiconductor layer 11.

図4(c)に示すように、半導体層12および発光層13は、第1の半導体層11上で島状にパターニングされ、基板10の上に複数の発光領域(発光層13を含む部分15e)が形成される。   As shown in FIG. 4C, the semiconductor layer 12 and the light emitting layer 13 are patterned in an island shape on the first semiconductor layer 11, and a plurality of light emitting regions (parts 15e including the light emitting layer 13 are formed on the substrate 10. ) Is formed.

次に、図5(a)および図5(b)に表すように、第1の半導体層11を選択的に除去する。基板10の上に、相互に分離された複数の半導体層15が形成される。   Next, as shown in FIGS. 5A and 5B, the first semiconductor layer 11 is selectively removed. A plurality of semiconductor layers 15 separated from each other are formed on the substrate 10.

図5(a)は、基板10およびその上に形成された半導体層15の断面を表している。例えば、第2の半導体層12および発光層13を覆うエッチングマスク(図示しない)を第1の半導体層11の上に設ける。続いて、RIE法を用いて第1の半導体層11をエッチングし、基板10に至る深さの溝80を形成する。   FIG. 5A shows a cross section of the substrate 10 and the semiconductor layer 15 formed thereon. For example, an etching mask (not shown) that covers the second semiconductor layer 12 and the light emitting layer 13 is provided on the first semiconductor layer 11. Subsequently, the first semiconductor layer 11 is etched using the RIE method to form a groove 80 having a depth reaching the substrate 10.

図5(b)は、図5(a)の上面を表している。溝80は、基板10の上に格子状に設けられ、第1の半導体層11を分離する。   FIG. 5B shows the upper surface of FIG. The grooves 80 are provided in a lattice shape on the substrate 10 and separate the first semiconductor layer 11.

半導体層15の第1の面15aは、基板10に接する面であり、第2の面15bは、第1の半導体層11および第2の半導体層12の表面である。   The first surface 15 a of the semiconductor layer 15 is a surface in contact with the substrate 10, and the second surface 15 b is the surfaces of the first semiconductor layer 11 and the second semiconductor layer 12.

例えばシリコン基板である基板10の上面は少しエッチングされ、溝80は第1の面15aよりも深く形成される。   For example, the upper surface of the substrate 10 which is a silicon substrate is slightly etched, and the groove 80 is formed deeper than the first surface 15a.

溝80は、後述するp側電極16およびn側電極17を形成した後に形成しても良い。   The groove 80 may be formed after the p-side electrode 16 and the n-side electrode 17 described later are formed.

次に、半導体層15の第2の面15bに、図6(a)および図6(b)に表すように、p側電極16とn側電極17とを形成する。図6(a)は断面図であり、図6(b)は、図4(a)の上面を表す。   Next, the p-side electrode 16 and the n-side electrode 17 are formed on the second surface 15b of the semiconductor layer 15 as shown in FIGS. 6 (a) and 6 (b). FIG. 6A is a cross-sectional view, and FIG. 6B represents the top surface of FIG.

p側電極16は、第2の半導体層12の上(発光領域上)に形成される。n側電極17は、第1の半導体層11の上(非発光領域上)に形成される。p側電極16は、n側電極17よりも広い面積を有する。   The p-side electrode 16 is formed on the second semiconductor layer 12 (on the light emitting region). The n-side electrode 17 is formed on the first semiconductor layer 11 (on the non-light emitting region). The p-side electrode 16 has a larger area than the n-side electrode 17.

p側電極16およびn側電極17は、例えば、スパッタ法、蒸着法等で形成される。p側電極16とn側電極17は、どちらを先に形成してもよいし、同じ材料で同時に形成してもよい。p側電極16は、発光層13の放射光を透過させる透明電極であり、例えばITOからなる。   The p-side electrode 16 and the n-side electrode 17 are formed by, for example, a sputtering method or a vapor deposition method. Either the p-side electrode 16 or the n-side electrode 17 may be formed first, or may be formed of the same material at the same time. The p-side electrode 16 is a transparent electrode that transmits the light emitted from the light emitting layer 13, and is made of, for example, ITO.

次に、図7(a)に表すように、基板10の上面に絶縁膜18を形成する。図7(a)は、基板10および基板10上の構造体の断面を表す模式図である。   Next, as illustrated in FIG. 7A, an insulating film 18 is formed on the upper surface of the substrate 10. FIG. 7A is a schematic diagram illustrating a cross section of the substrate 10 and the structure on the substrate 10.

絶縁膜18は、基板10の上に設けられた構造体を覆い、第1の開口18aおよび第2の開口18bを有する。   The insulating film 18 covers the structure provided on the substrate 10 and has a first opening 18a and a second opening 18b.

絶縁膜18は、例えば、シリコン酸化膜またはシリコン窒化膜であり、CVD(Chemical Vapor Deposition)法を用いて形成することができる。開口18aおよび18bは、例えば、レジストマスクを用いたウェットエッチングにより形成される。第1の開口18aは、p側電極16に通じる。第2の開口18bは、n側電極17に通じる。   The insulating film 18 is, for example, a silicon oxide film or a silicon nitride film, and can be formed using a CVD (Chemical Vapor Deposition) method. The openings 18a and 18b are formed, for example, by wet etching using a resist mask. The first opening 18 a communicates with the p-side electrode 16. The second opening 18 b communicates with the n-side electrode 17.

次に、図7(b)、(c)は、p側配線層21およびn側配線層22の形成過程を表している。図7(b)は、基板10および基板10上の構造体の断面を表す模式図であり、図7(c)は、図7(b)の上面を表す。   Next, FIGS. 7B and 7C show the formation process of the p-side wiring layer 21 and the n-side wiring layer 22. FIG. 7B is a schematic diagram illustrating a cross section of the substrate 10 and the structure on the substrate 10, and FIG. 7C illustrates an upper surface of FIG. 7B.

p側配線層21及びn側配線層22は、例えば、スパッタ法により形成される。p側配線層21は、絶縁膜18の上および第1の開口18aの内部に形成される。p側配線層21は、p側電極16に電気的に接続される。n側配線層22は、絶縁膜18の上および第2の開口18bの内部に形成される。n側配線層22は、n側電極17に電気的に接続される。   The p-side wiring layer 21 and the n-side wiring layer 22 are formed by sputtering, for example. The p-side wiring layer 21 is formed on the insulating film 18 and inside the first opening 18a. The p-side wiring layer 21 is electrically connected to the p-side electrode 16. The n-side wiring layer 22 is formed on the insulating film 18 and inside the second opening 18b. The n-side wiring layer 22 is electrically connected to the n-side electrode 17.

次に、図8(a)〜(c)は、p側金属ピラー23およびn側金属ピラー24の形成過程を表している。図8(a)および図8(b)は、基板10および基板10上の構造体の断面を表す模式図であり、図8(c)は、図8(b)の上面を表す。   Next, FIGS. 8A to 8C show the formation process of the p-side metal pillar 23 and the n-side metal pillar 24. FIG. 8A and FIG. 8B are schematic views showing cross sections of the substrate 10 and the structure on the substrate 10, and FIG. 8C shows the upper surface of FIG. 8B.

図8(a)に表すように、開口92aと開口92bとを有するレジストマスク92を形成する。例えば、フォトリソグラフィを用いてレジストマスク92を形成する。   As shown in FIG. 8A, a resist mask 92 having an opening 92a and an opening 92b is formed. For example, the resist mask 92 is formed using photolithography.

続いて、図8(b)に示すように、開口92aおよび92bの内部にそれぞれp側金属ピラー23およびn側金属ピラー24を形成する。p側金属ピラー23およびn側金属ピラー24は、例えば、電解Cuメッキ法により形成される。   Subsequently, as shown in FIG. 8B, the p-side metal pillar 23 and the n-side metal pillar 24 are formed inside the openings 92a and 92b, respectively. The p-side metal pillar 23 and the n-side metal pillar 24 are formed by, for example, an electrolytic Cu plating method.

図8(c)に示すように、p側金属ピラー23とn側金属ピラー24は、レジストマスク92gを挟んで向き合う。p側金属ピラー23とn側金属ピラー24の間隔は、実装時の短絡を防ぐために、p側配線層21とn側配線層22の間隔よりも広くする。   As shown in FIG. 8C, the p-side metal pillar 23 and the n-side metal pillar 24 face each other with the resist mask 92g interposed therebetween. The interval between the p-side metal pillar 23 and the n-side metal pillar 24 is made wider than the interval between the p-side wiring layer 21 and the n-side wiring layer 22 in order to prevent a short circuit during mounting.

レジストマスク92は、例えば、溶剤もしくは酸素プラズマを用いて、図9(a)に示すように除去される。続いて、図9(b)に表すように、絶縁膜18の上に第2の絶縁膜として絶縁膜25を積層する。絶縁膜25は、p側配線層21、n側配線層22、p側金属ピラー23およびn側金属ピラー24を覆う。   The resist mask 92 is removed using, for example, a solvent or oxygen plasma as shown in FIG. Subsequently, as illustrated in FIG. 9B, an insulating film 25 is stacked on the insulating film 18 as a second insulating film. The insulating film 25 covers the p-side wiring layer 21, the n-side wiring layer 22, the p-side metal pillar 23 and the n-side metal pillar 24.

絶縁膜25は、p側配線層21とp側金属ピラー23を含むp側配線部41と、n側配線層22とn側金属ピラー24を含むn側配線部43との間を絶縁する。   The insulating film 25 insulates between the p-side wiring part 41 including the p-side wiring layer 21 and the p-side metal pillar 23 and the n-side wiring part 43 including the n-side wiring layer 22 and the n-side metal pillar 24.

次に、図10(a)に示すように、半導体層15から基板10を除去する。基板10がシリコン基板の場合、例えば、ウェットエッチングにより基板10を選択的に除去することができる。基板10がサファイア基板の場合には、例えば、レーザーリフトオフ法により基板10を除去することができる。   Next, as shown in FIG. 10A, the substrate 10 is removed from the semiconductor layer 15. When the substrate 10 is a silicon substrate, the substrate 10 can be selectively removed by wet etching, for example. When the substrate 10 is a sapphire substrate, the substrate 10 can be removed by, for example, a laser lift-off method.

p側金属ピラー23、n側金属ピラー24および絶縁膜25を含む支持体によって、半導体層15、p側電極16およびn側電極17を含む発光素子が支持された状態で、基板10が除去される。発光素子は、基板10が除去された後も、p側金属ピラー23、n側金属ピラー24および絶縁膜25を含む支持体により支持された状態を保つ。   The substrate 10 is removed in a state where the light emitting element including the semiconductor layer 15, the p-side electrode 16, and the n-side electrode 17 is supported by the support including the p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25. The Even after the substrate 10 is removed, the light emitting element remains supported by the support including the p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25.

基板の10上にエピタキシャル成長された半導体層15は、大きな内部応力を含む場合がある。また、p側金属ピラー23、n側金属ピラー24および絶縁膜25は、例えばGaN系材料の半導体層15に比べて柔軟な材料である。したがって、エピタキシャル成長時の内部応力が基板10の剥離時に一気に開放されたとしても、p側金属ピラー23、n側金属ピラー24および絶縁膜25は、その応力を吸収する。このため、基板10を除去する過程における半導体層15の破損を回避することができる。   The semiconductor layer 15 epitaxially grown on the substrate 10 may contain a large internal stress. Further, the p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25 are flexible materials as compared with the semiconductor layer 15 made of, for example, a GaN-based material. Therefore, even if the internal stress during epitaxial growth is released at once when the substrate 10 is peeled off, the p-side metal pillar 23, the n-side metal pillar 24, and the insulating film 25 absorb the stress. For this reason, damage to the semiconductor layer 15 in the process of removing the substrate 10 can be avoided.

基板10を除去した後、半導体層15の第1の面15aに微細な凹凸を形成する。例えば、KOH(水酸化カリウム)水溶液やTMAH(水酸化テトラメチルアンモニウム)等で、第1の面15aをウェットエッチングする。このエッチングでは、結晶面方位に依存したエッチング速度の違いが生じる。このため、図10(a)に表すように、第1の面15aに凹凸を形成することができる。また、第1の面15aの上にレジストマスクを形成し、第1の面15aを選択的にエッチングしても良い。第1の面15aに凹凸を形成することにより、発光層13の放射光の取り出し効率を向上させることができる。   After removing the substrate 10, fine irregularities are formed on the first surface 15 a of the semiconductor layer 15. For example, the first surface 15a is wet-etched with a KOH (potassium hydroxide) aqueous solution, TMAH (tetramethylammonium hydroxide), or the like. In this etching, a difference in etching rate depending on the crystal plane orientation occurs. For this reason, as shown to Fig.10 (a), an unevenness | corrugation can be formed in the 1st surface 15a. Further, a resist mask may be formed on the first surface 15a, and the first surface 15a may be selectively etched. By forming irregularities on the first surface 15a, the radiation light extraction efficiency of the light emitting layer 13 can be improved.

次に、図10(b)に表すように、第1の面15aの上に蛍光体層30を形成する。蛍光体層30は、蛍光体31と結合材33とを有し、例えば、印刷、ポッティング、モールド、圧縮成形などの方法により形成される。   Next, as shown in FIG. 10B, the phosphor layer 30 is formed on the first surface 15a. The phosphor layer 30 includes a phosphor 31 and a binder 33, and is formed by a method such as printing, potting, molding, or compression molding.

また、蛍光体層30として、蛍光体31を結合材33を介して焼結させた焼結蛍光体を第1の面15aに接着させても良い。例えば、第1の面15aにエポキシ樹脂等を含む接着材(接着層)を塗布し、その接着層に蛍光体31を焼結したプレートを圧着させる。これにより、蛍光体層30は、接着層を介して第1の面15aに接着される。   Further, as the phosphor layer 30, a sintered phosphor obtained by sintering the phosphor 31 through the binder 33 may be bonded to the first surface 15a. For example, an adhesive (an adhesive layer) containing an epoxy resin or the like is applied to the first surface 15a, and a plate obtained by sintering the phosphor 31 is pressed onto the adhesive layer. Thereby, the phosphor layer 30 is bonded to the first surface 15a via the adhesive layer.

結合材33は、例えば、シリコーン樹脂、アクリル樹脂、フェニル樹脂などの樹脂である。また、結合材33として、ガラス材を用いても良い。   The binding material 33 is, for example, a resin such as a silicone resin, an acrylic resin, or a phenyl resin. Further, a glass material may be used as the binding material 33.

絶縁膜25の表面(図10(b)における下面)は研削され、p側金属ピラー23およびn側金属ピラー24が露出される。p側金属ピラー23の露出面は、p側外部端子23aとなり、n側金属ピラー24の露出面は、n側外部端子24aとなる。   The surface of the insulating film 25 (the lower surface in FIG. 10B) is ground, and the p-side metal pillar 23 and the n-side metal pillar 24 are exposed. The exposed surface of the p-side metal pillar 23 becomes the p-side external terminal 23a, and the exposed surface of the n-side metal pillar 24 becomes the n-side external terminal 24a.

次に、図11(a)および図11(b)に示すように、隣り合う半導体層15間の領域であるダイシング領域の位置で、蛍光体層30、絶縁膜18および絶縁膜25を切断する。蛍光体層30、絶縁膜18および絶縁膜25の切断は、例えば、ダイシングブレードを用いて行う。また、レーザ照射により切断しても良い。   Next, as shown in FIGS. 11A and 11B, the phosphor layer 30, the insulating film 18, and the insulating film 25 are cut at a position of a dicing region that is a region between adjacent semiconductor layers 15. . The phosphor layer 30, the insulating film 18, and the insulating film 25 are cut using, for example, a dicing blade. Moreover, you may cut | disconnect by laser irradiation.

ウェーハは、少なくとも1つの半導体層15を含む半導体発光装置1として個片化される。図11(a)は、半導体発光装置1の断面を表し、図11(b)は、図11(a)の下面を表し、p側外部端子23aおよびn側外部端子24aが露出した半導体発光装置1の実装面を表す。   The wafer is singulated as a semiconductor light emitting device 1 including at least one semiconductor layer 15. 11A shows a cross section of the semiconductor light emitting device 1, FIG. 11B shows the lower surface of FIG. 11A, and the semiconductor light emitting device in which the p-side external terminal 23a and the n-side external terminal 24a are exposed. 1 represents a mounting surface.

半導体層15は、ダイシング領域に存在しないためダイシングによるダメージを受けない。また、個片化された時点で、半導体層15の側面が絶縁膜18で覆われ保護された構造が得られる。   Since the semiconductor layer 15 does not exist in the dicing region, it is not damaged by dicing. In addition, when separated into individual pieces, a structure in which the side surfaces of the semiconductor layer 15 are covered and protected by the insulating film 18 is obtained.

なお、半導体発光装置1は、ひとつの半導体層15を含むシングルチップ構造でも良いし、複数の半導体層15を含むマルチチップ構造であっても良い。   The semiconductor light emitting device 1 may have a single chip structure including one semiconductor layer 15 or a multichip structure including a plurality of semiconductor layers 15.

ダイシングする前の工程は、ウェーハ状態で一括して行われるため、個片化された個々のデバイスごとに、配線およびパッケージングを行う必要がなく、大幅なコストの低減が可能になる。すなわち、個片化された状態で、すでに配線およびパッケージングが施されている。このため、実施形態によれば、生産性を高めることが可能で有り、製造コストを低減できる。   Since the process before dicing is performed collectively in a wafer state, it is not necessary to perform wiring and packaging for each individual device, and the cost can be greatly reduced. That is, wiring and packaging have already been performed in the state of being separated. For this reason, according to the embodiment, it is possible to increase productivity and reduce manufacturing costs.

蛍光体層30はウェーハ状態で形成されるため、蛍光体層30は、半導体層15の第1の面15a上および支持体上に限定され、半導体層15の第2の面や、支持体の側面(絶縁膜18の側面、絶縁膜25の側面)に、まわりこんで形成されていない。   Since the phosphor layer 30 is formed in a wafer state, the phosphor layer 30 is limited to the first surface 15a of the semiconductor layer 15 and the support, and the second surface of the semiconductor layer 15 and the support It is not formed around the side surfaces (the side surfaces of the insulating film 18 and the side surfaces of the insulating film 25).

ウェーハ状態で、支持体および蛍光体層30を形成した後に、それらが切断されるため、蛍光体層30の側面と、支持体の側面を構成する絶縁膜18、25の側面とが、個片化された半導体発光装置1の側面を形成する。   After the support and the phosphor layer 30 are formed in the wafer state, they are cut, so that the side surface of the phosphor layer 30 and the side surfaces of the insulating films 18 and 25 constituting the side surface of the support are separated into pieces. The side surface of the semiconductor light emitting device 1 is formed.

したがって、蛍光体層30の側面、絶縁膜18の側面、および絶縁膜25の側面は揃っており、チップサイズパッケージ構造の小型の半導体発光装置1を提供することができる。   Therefore, the side surface of the phosphor layer 30, the side surface of the insulating film 18, and the side surface of the insulating film 25 are aligned, and a small semiconductor light emitting device 1 having a chip size package structure can be provided.

(第2実施形態)
図12(a)は、第2実施形態の半導体発光装置5の模式斜視図である。
図12(b)は、図12(a)におけるA−A断面図である。
図12(c)は、図12(a)におけるB−B断面図である。
図13は、第2実施形態の発光装置の模式断面図である。
(Second Embodiment)
FIG. 12A is a schematic perspective view of the semiconductor light emitting device 5 of the second embodiment.
FIG.12 (b) is AA sectional drawing in Fig.12 (a).
FIG.12 (c) is BB sectional drawing in Fig.12 (a).
FIG. 13 is a schematic cross-sectional view of the light emitting device of the second embodiment.

図12(a)および図12(c)に表すように、p側金属ピラー23の一部の側面は、半導体層15の第1の面15aおよびその反対側の第2の面と異なる面方位の第3の面25bで、絶縁膜25から露出している。その露出面は、図13に示す実装基板320に実装するためのp側外部端子23bとして機能する。   As shown in FIGS. 12A and 12C, a part of the side surface of the p-side metal pillar 23 has a different plane orientation from the first surface 15 a of the semiconductor layer 15 and the second surface on the opposite side. The third surface 25b is exposed from the insulating film 25. The exposed surface functions as a p-side external terminal 23b for mounting on the mounting substrate 320 shown in FIG.

例えば、第3の面25bは、半導体層15の第1の面15aおよび第2の面に対して略垂直な面である。絶縁膜25は、例えば、矩形状の4つの側面を有し、そのうちのひとつの側面が第3の面25bである。   For example, the third surface 25 b is a surface that is substantially perpendicular to the first surface 15 a and the second surface of the semiconductor layer 15. The insulating film 25 has, for example, four rectangular side surfaces, and one of the side surfaces is the third surface 25b.

その同じ第3の面25bにおいて、n側金属ピラー24の一部の側面が絶縁膜25から露出している。その露出面は、外部の実装基板310に実装するためのn側外部端子24bとして機能する。   In the same third surface 25 b, a part of the side surface of the n-side metal pillar 24 is exposed from the insulating film 25. The exposed surface functions as an n-side external terminal 24 b for mounting on the external mounting substrate 310.

また、図12(a)に表すように、p側配線層21の一部の側面21bも、第3の面25bで絶縁膜25から露出し、p側外部端子として機能する。同様に、n側配線層22の一部の側面22bも、第3の面25bで絶縁膜25から露出し、n側外部端子として機能する。   Also, as shown in FIG. 12A, a part of the side surface 21b of the p-side wiring layer 21 is also exposed from the insulating film 25 on the third surface 25b and functions as a p-side external terminal. Similarly, a part of the side surface 22b of the n-side wiring layer 22 is exposed from the insulating film 25 on the third surface 25b and functions as an n-side external terminal.

p側金属ピラー23において、第3の面25bに露出しているp側外部端子23b以外の部分は、絶縁膜25に覆われている。また、n側金属ピラー24において、第3の面25bに露出しているn側外部端子24b以外の部分は、絶縁膜25に覆われている。   In the p-side metal pillar 23, portions other than the p-side external terminal 23 b exposed at the third surface 25 b are covered with the insulating film 25. Further, in the n-side metal pillar 24, a portion other than the n-side external terminal 24 b exposed on the third surface 25 b is covered with the insulating film 25.

また、p側配線層21において、第3の面25bで露出している側面21b以外の部分は、絶縁膜25に覆われている。さらに、n側配線層22において、第3の面25bに露出している側面22b以外の部分は、絶縁膜25に覆われている。   Further, in the p-side wiring layer 21, portions other than the side surface 21 b exposed at the third surface 25 b are covered with the insulating film 25. Further, in the n-side wiring layer 22, a portion other than the side surface 22 b exposed on the third surface 25 b is covered with the insulating film 25.

図13に示すように、半導体発光装置5は、第3の面25bを実装基板320の実装面301に向けた姿勢で実装される。第3の面25bに露出しているp側外部端子23bおよびn側外部端子24bは、それぞれ、実装面301に設けられたパッド302にはんだ303を介して接合される。実装基板320の実装面301には、例えば、外部回路につながる配線パターンが設けられ、パッド302はその配線パターンに接続されている。第2実施形態において、実装基板320は透明でなくてもよい。例えば、実装基板320として、樹脂基板、セラミック基板を用いることができる。   As shown in FIG. 13, the semiconductor light emitting device 5 is mounted in a posture in which the third surface 25 b faces the mounting surface 301 of the mounting substrate 320. The p-side external terminal 23b and the n-side external terminal 24b exposed on the third surface 25b are respectively joined to the pads 302 provided on the mounting surface 301 via the solder 303. For example, a wiring pattern connected to an external circuit is provided on the mounting surface 301 of the mounting substrate 320, and the pad 302 is connected to the wiring pattern. In the second embodiment, the mounting substrate 320 may not be transparent. For example, a resin substrate or a ceramic substrate can be used as the mounting substrate 320.

第3の面25bは、第1の面15aに対して略垂直である。したがって、第3の面25bを実装面301側に向けた姿勢で、第1の面15aは実装面301に対して、平行な横方向または傾いた方向に向く。すなわち、半導体発光装置5は、いわゆるサイドビュータイプの半導体発光装置であり、実装面301に平行な横方向または斜めの方向に光を放出する。   The third surface 25b is substantially perpendicular to the first surface 15a. Therefore, the first surface 15a is oriented in a parallel or inclined direction with respect to the mounting surface 301 in a posture in which the third surface 25b faces the mounting surface 301 side. That is, the semiconductor light emitting device 5 is a so-called side view type semiconductor light emitting device, and emits light in a lateral direction or an oblique direction parallel to the mounting surface 301.

また、発光層13の放射光は、半導体層15の第2の面側にも放射される。そして、第2実施形態においても、第2の面側において発光領域に設けられたp側電極16は、発光層13の放射光に対して透明である。さらに、第2の面側に設けられた、絶縁膜18、p側配線層21、n側配線層22および絶縁膜25も、発光層13の放射光に対して透明である。   Further, the emitted light of the light emitting layer 13 is also emitted to the second surface side of the semiconductor layer 15. Also in the second embodiment, the p-side electrode 16 provided in the light emitting region on the second surface side is transparent to the emitted light of the light emitting layer 13. Furthermore, the insulating film 18, the p-side wiring layer 21, the n-side wiring layer 22, and the insulating film 25 provided on the second surface side are also transparent to the emitted light of the light emitting layer 13.

したがって、第2の面側に放射された発光層13の放射光は、p側電極16、絶縁膜18、p側配線層21およびn側配線層22を透過し、さらにp側金属ピラー23とn側金属ピラー24との間の絶縁膜25を透過して、半導体発光装置5の外部に放射される。   Therefore, the emitted light of the light emitting layer 13 radiated to the second surface side is transmitted through the p-side electrode 16, the insulating film 18, the p-side wiring layer 21 and the n-side wiring layer 22, and further, the p-side metal pillar 23 and The light passes through the insulating film 25 between the n-side metal pillars 24 and is emitted to the outside of the semiconductor light emitting device 5.

すなわち、第2実施形態によれば、発光層13を挟んで反対側に位置する2つの異なる面から光が放射されるサイドビュータイプの発光装置が提供される。   That is, according to the second embodiment, a side view type light emitting device is provided in which light is emitted from two different surfaces located on opposite sides of the light emitting layer 13.

(第3実施形態)
図14は、第3実施形態の半導体発光装置3の模式断面図である。
(Third embodiment)
FIG. 14 is a schematic cross-sectional view of the semiconductor light emitting device 3 of the third embodiment.

第3実施形態においても、第2の面側において発光領域に設けられたp側電極16は、発光層13の放射光に対して透明である。さらに、第2の面側に設けられた、絶縁膜18、p側配線層21、n側配線層22および絶縁膜25も、発光層13の放射光に対して透明である。   Also in the third embodiment, the p-side electrode 16 provided in the light emitting region on the second surface side is transparent to the emitted light of the light emitting layer 13. Furthermore, the insulating film 18, the p-side wiring layer 21, the n-side wiring layer 22, and the insulating film 25 provided on the second surface side are also transparent to the emitted light of the light emitting layer 13.

したがって、第2の面側に放射された発光層13の放射光は、p側電極16、絶縁膜18、p側配線層21およびn側配線層22を透過し、さらにp側金属ピラー23とn側金属ピラー24との間の絶縁膜25を透過して、半導体発光装置3の外部に放射される。   Therefore, the emitted light of the light emitting layer 13 radiated to the second surface side is transmitted through the p-side electrode 16, the insulating film 18, the p-side wiring layer 21 and the n-side wiring layer 22, and further, the p-side metal pillar 23 and The light passes through the insulating film 25 between the n-side metal pillars 24 and is emitted to the outside of the semiconductor light emitting device 3.

また、第3実施形態では、絶縁膜25に複数の蛍光体61が分散されている。絶縁膜25は、複数の粒子状の蛍光体61を一体化する結合材として機能する。蛍光体61は、発光層13の放射光によって励起され、発光層13の放射光とは異なる波長の光を放射する。蛍光体61は、例えば、黄色蛍光体、赤色蛍光体、緑色蛍光体である。絶縁膜25は、発光層13の放射光および蛍光体61の放射光に対する透過性を有する。   In the third embodiment, a plurality of phosphors 61 are dispersed in the insulating film 25. The insulating film 25 functions as a binder for integrating the plurality of particulate phosphors 61. The phosphor 61 is excited by the emitted light of the light emitting layer 13 and emits light having a wavelength different from that of the emitted light of the light emitting layer 13. The phosphor 61 is, for example, a yellow phosphor, a red phosphor, or a green phosphor. The insulating film 25 has transparency to the emitted light of the light emitting layer 13 and the emitted light of the phosphor 61.

したがって、第3実施形態によれば、半導体発光装置3の両面から、発光層13の放射光と、蛍光体の放射光との混合色の発光が得られる。   Therefore, according to the third embodiment, light emission of a mixed color of the emitted light of the light emitting layer 13 and the emitted light of the phosphor can be obtained from both surfaces of the semiconductor light emitting device 3.

第3実施形態の半導体発光装置3も、図2、3に示すように、透明な実装基板310に実装して、広い配光性を有する発光装置として構成することができる。   As shown in FIGS. 2 and 3, the semiconductor light-emitting device 3 of the third embodiment can also be mounted on a transparent mounting substrate 310 and configured as a light-emitting device having a wide light distribution.

また、図13に示すサイドビュータイプの半導体発光装置の絶縁膜25に蛍光体を分散させてもよい。   Further, a phosphor may be dispersed in the insulating film 25 of the side view type semiconductor light emitting device shown in FIG.

実施形態によれば、前記第1の絶縁膜上の前記第2の配線層の面積は、前記第2の配線層と前記第2の電極とのコンタクト面積よりも大きい。   According to the embodiment, the area of the second wiring layer on the first insulating film is larger than the contact area between the second wiring layer and the second electrode.

また、実施形態によれば、前記第1の金属ピラーは前記第1の配線層よりも厚く、前記第2の金属ピラーは前記第2の配線層よりも厚い。   According to the embodiment, the first metal pillar is thicker than the first wiring layer, and the second metal pillar is thicker than the second wiring layer.

また、実施形態によれば、前記第2の絶縁膜は、前記第1の金属ピラーの周囲及び前記第2の金属ピラーの周囲に設けられている。   According to the embodiment, the second insulating film is provided around the first metal pillar and around the second metal pillar.

また、実施形態によれば、前記蛍光体層の側面及び前記第2の絶縁膜の側面が、前記半導体発光装置の側面を形成している。   According to the embodiment, the side surface of the phosphor layer and the side surface of the second insulating film form the side surface of the semiconductor light emitting device.

また、実施形態によれば、前記蛍光体層は、前記第1の面上及び前記第2の絶縁膜の上に設けられ、前記第2の絶縁膜の側面には設けられていない。   According to the embodiment, the phosphor layer is provided on the first surface and the second insulating film, and is not provided on a side surface of the second insulating film.

また、実施形態によれば、前記第2の絶縁膜は、前記発光層の放射光により励起され前記発光層の放射光とは異なる波長の光を放射する複数の蛍光体を含む。   According to the embodiment, the second insulating film includes a plurality of phosphors that are excited by the emitted light of the light emitting layer and emit light having a wavelength different from that of the emitted light of the light emitting layer.

また、実施形態によれば、前記実装基板の一方の面に実装された半導体発光装置と、前記実装基板の他方の面に実装された半導体発光装置とは、前記実装基板を挟んで互いに重ならない位置に実装されている。   According to the embodiment, the semiconductor light emitting device mounted on one surface of the mounting substrate and the semiconductor light emitting device mounted on the other surface of the mounting substrate do not overlap each other with the mounting substrate interposed therebetween. Implemented in position.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

1,3,5…半導体発光装置、10…基板、11…第1の半導体層、12…第2の半導体層、13…発光層、15…半導体層、15a…第1の面、15b…第2の面、18…絶縁膜、21…p側配線層、22…n側配線層、23…p側金属ピラー、24…n側金属ピラー、25…絶縁膜、30…蛍光体層、31,61…蛍光体、33…結合材、41…p側配線部、43…n側配線部、310,320…実装基板   DESCRIPTION OF SYMBOLS 1,3,5 ... Semiconductor light-emitting device, 10 ... Board | substrate, 11 ... 1st semiconductor layer, 12 ... 2nd semiconductor layer, 13 ... Light emitting layer, 15 ... Semiconductor layer, 15a ... 1st surface, 15b ... 1st 2 surface, 18 ... insulating film, 21 ... p-side wiring layer, 22 ... n-side wiring layer, 23 ... p-side metal pillar, 24 ... n-side metal pillar, 25 ... insulating film, 30 ... phosphor layer, 31, 61 ... phosphor, 33 ... binding material, 41 ... p-side wiring portion, 43 ... n-side wiring portion, 310, 320 ... mounting substrate

Claims (11)

第1の面と、その反対側の第2の面を持ち、発光層を有する半導体層と、
前記第2の面側において前記半導体層の発光領域に設けられ、前記発光層の放射光を透過させる第1の電極と、
前記第2の面側において前記半導体層の非発光領域に設けられた第2の電極と、
前記第2の面側に設けられ、前記発光層の放射光を透過させる第1の絶縁膜と、
前記第1の絶縁膜上に設けられるとともに前記第1の電極に接続され、前記発光層の放射光を透過させる第1の配線層と、
前記第1の絶縁膜上に設けられるとともに前記第2の電極に接続され、前記発光層の放射光を透過させる第2の配線層と、
前記第1の配線層上に設けられ、外部接続可能な端部を有する第1の金属ピラーと、
前記第2の配線層上に設けられ、外部接続可能な端部を有する第2の金属ピラーと、
前記第1の金属ピラーと前記第2の金属ピラーとの間に、前記第1の金属ピラーの側面及び前記第2の金属ピラーの側面に接するように設けられ、前記発光層の放射光を透過させる第2の絶縁膜と、
前記第1の面側に設けられ、前記発光層の放射光により励起され前記発光層の放射光とは異なる波長の光を放射する複数の蛍光体と、前記複数の蛍光体を一体化し前記発光層の放射光及び前記蛍光体の放射光を透過させる結合材と、を含む蛍光体層と、
を備え、
前記第1の電極の面積は、前記第2の電極の面積よりも大きく、
前記第2の配線層は、前記発光領域上に延在し、
前記第2の配線層と前記第2の金属ピラーとのコンタクト面積は、前記第2の配線層と前記第2の電極とのコンタクト面積よりも大きく、
前記半導体層は、前記第1の面側に基板を含まず、
前記蛍光体層は、前記半導体層との間に基板を介することなく、前記第1の主面上に設けられている半導体発光装置。
A semiconductor layer having a first surface and a second surface opposite to the first surface and having a light emitting layer;
A first electrode provided in a light emitting region of the semiconductor layer on the second surface side and transmitting the emitted light of the light emitting layer;
A second electrode provided in a non-light emitting region of the semiconductor layer on the second surface side;
A first insulating film that is provided on the second surface side and transmits the radiated light of the light emitting layer;
A first wiring layer provided on the first insulating film and connected to the first electrode and transmitting radiation light of the light emitting layer;
A second wiring layer provided on the first insulating film and connected to the second electrode and transmitting the radiated light of the light emitting layer;
A first metal pillar provided on the first wiring layer and having an externally connectable end;
A second metal pillar provided on the second wiring layer and having an externally connectable end;
Provided between the first metal pillar and the second metal pillar so as to be in contact with the side surface of the first metal pillar and the side surface of the second metal pillar, and transmits the radiated light of the light emitting layer. A second insulating film,
A plurality of phosphors provided on the first surface side, which are excited by radiation light of the light emitting layer and emit light having a wavelength different from that of the light emission layer, and the plurality of phosphors are integrated to form the light emission A phosphor layer comprising: a binder that transmits the radiation of the layer and the radiation of the phosphor; and
With
The area of the first electrode is larger than the area of the second electrode,
The second wiring layer extends on the light emitting region,
The contact area between the second wiring layer and the second metal pillar is larger than the contact area between the second wiring layer and the second electrode,
The semiconductor layer does not include a substrate on the first surface side,
The phosphor layer is a semiconductor light emitting device provided on the first main surface without a substrate between the phosphor layer and the semiconductor layer.
第1の面と、その反対側の第2の面を持ち、発光層を有する半導体層と、
前記第2の面側において前記半導体層の発光領域に設けられ、前記発光層の放射光を透過させる第1の電極と、
前記第2の面側において前記半導体層の非発光領域に設けられた第2の電極と、
前記第2の面側に設けられ、前記発光層の放射光を透過させる第1の絶縁膜と、
前記第1の絶縁膜上に設けられるとともに前記第1の電極に接続され、前記発光層の放射光を透過させる第1の配線層と、
前記第1の絶縁膜上に設けられるとともに前記第2の電極に接続され、前記発光層の放射光を透過させる第2の配線層と、
前記第1の配線層上に設けられ、外部接続可能な端部を有する第1の金属ピラーと、
前記第2の配線層上に設けられ、外部接続可能な端部を有する第2の金属ピラーと、
前記第1の金属ピラーと前記第2の金属ピラーとの間に、前記第1の金属ピラーの側面及び前記第2の金属ピラーの側面に接するように設けられ、前記発光層の放射光を透過させる第2の絶縁膜と、
前記第1の面側に設けられ、前記発光層の放射光により励起され前記発光層の放射光とは異なる波長の光を放射する複数の蛍光体と、前記複数の蛍光体を一体化し前記発光層の放射光及び前記蛍光体の放射光を透過させる結合材と、を含む蛍光体層と、
を備えた半導体発光装置。
A semiconductor layer having a first surface and a second surface opposite to the first surface and having a light emitting layer;
A first electrode provided in a light emitting region of the semiconductor layer on the second surface side and transmitting the emitted light of the light emitting layer;
A second electrode provided in a non-light emitting region of the semiconductor layer on the second surface side;
A first insulating film that is provided on the second surface side and transmits the radiated light of the light emitting layer;
A first wiring layer provided on the first insulating film and connected to the first electrode and transmitting radiation light of the light emitting layer;
A second wiring layer provided on the first insulating film and connected to the second electrode and transmitting the radiated light of the light emitting layer;
A first metal pillar provided on the first wiring layer and having an externally connectable end;
A second metal pillar provided on the second wiring layer and having an externally connectable end;
Provided between the first metal pillar and the second metal pillar so as to be in contact with the side surface of the first metal pillar and the side surface of the second metal pillar, and transmits the radiated light of the light emitting layer. A second insulating film,
A plurality of phosphors provided on the first surface side, which are excited by radiation light of the light emitting layer and emit light having a wavelength different from that of the light emission layer, and the plurality of phosphors are integrated to form the light emission A phosphor layer comprising: a binder that transmits the radiation of the layer and the radiation of the phosphor; and
A semiconductor light emitting device comprising:
前記第1の電極の面積は、前記第2の電極の面積よりも大きい請求項2記載の半導体発光装置。   The semiconductor light emitting device according to claim 2, wherein an area of the first electrode is larger than an area of the second electrode. 前記第2の配線層は、前記発光領域上に延在している請求項2または3に記載の半導体発光装置。   The semiconductor light-emitting device according to claim 2, wherein the second wiring layer extends on the light-emitting region. 前記第2の配線層と前記第2の金属ピラーとのコンタクト面積は、前記第2の配線層と前記第2の電極とのコンタクト面積よりも大きい請求項2〜4のいずれか1つに記載の半導体発光装置。   The contact area between the second wiring layer and the second metal pillar is larger than the contact area between the second wiring layer and the second electrode. Semiconductor light emitting device. 前記半導体層は、前記第1の面側に基板を含まず、
前記蛍光体層は、前記半導体層との間に基板を介することなく、前記第1の主面上に設けられている請求項2記載の半導体発光装置。
The semiconductor layer does not include a substrate on the first surface side,
The semiconductor light emitting device according to claim 2, wherein the phosphor layer is provided on the first main surface without interposing a substrate between the phosphor layer and the semiconductor layer.
前記第2の絶縁膜は、前記第1の金属ピラーの周囲及び前記第2の金属ピラーの周囲に設けられ、
前記蛍光体層の側面と前記第2の絶縁膜の側面とが揃っている請求項1〜6のいずれか1つに記載の半導体発光装置。
The second insulating film is provided around the first metal pillar and around the second metal pillar,
The semiconductor light-emitting device according to claim 1, wherein a side surface of the phosphor layer and a side surface of the second insulating film are aligned.
実装基板と、
前記実装基板に実装された半導体発光装置と、
を備え、
前記半導体発光装置は、
第1の面と、その反対側の第2の面を持ち、発光層を有する半導体層と、
前記第2の面側において前記半導体層の発光領域に設けられ、前記発光層の放射光を透過させる第1の電極と、
前記第2の面側において前記半導体層の非発光領域に設けられた第2の電極と、
前記第2の面側に設けられ、前記発光層の放射光を透過させる第1の絶縁膜と、
前記第1の絶縁膜上に設けられるとともに前記第1の電極に接続され、前記発光層の放射光を透過させる第1の配線層と、
前記第1の絶縁膜上に設けられるとともに前記第2の電極に接続され、前記発光層の放射光を透過させる第2の配線層と、
前記第1の配線層上に設けられ、前記実装基板に接続された第1の金属ピラーと、
前記第2の配線層上に設けられ、前記実装基板に接続された第2の金属ピラーと、
前記第1の金属ピラーと前記第2の金属ピラーとの間に、前記第1の金属ピラーの側面及び前記第2の金属ピラーの側面に接するように設けられ、前記発光層の放射光を透過させる第2の絶縁膜と、
前記第1の面側に設けられ、前記発光層の放射光により励起され前記発光層の放射光とは異なる波長の光を放射する複数の蛍光体と、前記複数の蛍光体を一体化し前記発光層の放射光及び前記蛍光体の放射光を透過させる結合材と、を含む蛍光体層と、
を有する発光装置。
A mounting board;
A semiconductor light emitting device mounted on the mounting substrate;
With
The semiconductor light emitting device comprises:
A semiconductor layer having a first surface and a second surface opposite to the first surface and having a light emitting layer;
A first electrode provided in a light emitting region of the semiconductor layer on the second surface side and transmitting the emitted light of the light emitting layer;
A second electrode provided in a non-light emitting region of the semiconductor layer on the second surface side;
A first insulating film that is provided on the second surface side and transmits the radiated light of the light emitting layer;
A first wiring layer provided on the first insulating film and connected to the first electrode and transmitting radiation light of the light emitting layer;
A second wiring layer provided on the first insulating film and connected to the second electrode and transmitting the radiated light of the light emitting layer;
A first metal pillar provided on the first wiring layer and connected to the mounting substrate;
A second metal pillar provided on the second wiring layer and connected to the mounting substrate;
Provided between the first metal pillar and the second metal pillar so as to be in contact with the side surface of the first metal pillar and the side surface of the second metal pillar, and transmits the radiated light of the light emitting layer. A second insulating film,
A plurality of phosphors provided on the first surface side, which are excited by radiation light of the light emitting layer and emit light having a wavelength different from that of the light emission layer, and the plurality of phosphors are integrated to form the light emission A phosphor layer comprising: a binder that transmits the radiation of the layer and the radiation of the phosphor; and
A light emitting device.
前記実装基板は、前記発光層の放射光を透過させる請求項8記載の発光装置。   The light emitting device according to claim 8, wherein the mounting substrate transmits the radiated light of the light emitting layer. 複数の前記半導体発光装置が、前記実装基板の両面に実装されている請求項9記載の発光装置。   The light emitting device according to claim 9, wherein the plurality of semiconductor light emitting devices are mounted on both surfaces of the mounting substrate. 前記半導体層は、前記第1の面側に基板を含まず、
前記蛍光体層は、前記半導体層との間に基板を介することなく、前記第1の主面上に設けられている請求項8〜10のいずれか1つに記載の発光装置。
The semiconductor layer does not include a substrate on the first surface side,
The light emitting device according to any one of claims 8 to 10, wherein the phosphor layer is provided on the first main surface without interposing a substrate between the phosphor layer and the semiconductor layer.
JP2013030331A 2013-02-19 2013-02-19 Semiconductor light-emitting device and light-emitting device Pending JP2014160736A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013030331A JP2014160736A (en) 2013-02-19 2013-02-19 Semiconductor light-emitting device and light-emitting device
TW102109036A TWI513065B (en) 2013-02-19 2013-03-14 Semiconductor light emitting device and light emitting device
EP13160362.3A EP2768033A3 (en) 2013-02-19 2013-03-21 Semiconductor light emitting device and light emitting device
US13/848,117 US9006764B2 (en) 2013-02-19 2013-03-21 Semiconductor light emitting device and light emitting device
HK14112724.2A HK1199326A1 (en) 2013-02-19 2014-12-19 Semiconductor light emitting device and light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030331A JP2014160736A (en) 2013-02-19 2013-02-19 Semiconductor light-emitting device and light-emitting device

Publications (1)

Publication Number Publication Date
JP2014160736A true JP2014160736A (en) 2014-09-04

Family

ID=47913180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030331A Pending JP2014160736A (en) 2013-02-19 2013-02-19 Semiconductor light-emitting device and light-emitting device

Country Status (5)

Country Link
US (1) US9006764B2 (en)
EP (1) EP2768033A3 (en)
JP (1) JP2014160736A (en)
HK (1) HK1199326A1 (en)
TW (1) TWI513065B (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016066719A (en) * 2014-09-25 2016-04-28 株式会社デンソー Wiring board
JP2016171281A (en) * 2015-03-16 2016-09-23 株式会社東芝 Semiconductor light emitting device
JP2018014532A (en) * 2017-09-29 2018-01-25 株式会社東芝 Semiconductor device
US10170352B2 (en) 2014-09-12 2019-01-01 Alpad Corporation Manufacturing apparatus of semiconductor device, and manufacturing method of semiconductor device
JP2019096902A (en) * 2015-01-30 2019-06-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing semiconductor component and semiconductor component
WO2021020393A1 (en) * 2019-07-30 2021-02-04 日亜化学工業株式会社 Method for manufacturing image display device and image display device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5900284B2 (en) 2012-10-25 2016-04-06 豊田合成株式会社 Semiconductor light emitting element and light emitting device
JP5971090B2 (en) * 2012-11-14 2016-08-17 豊田合成株式会社 Semiconductor light emitting element and light emitting device
JP6282493B2 (en) * 2014-03-12 2018-02-21 スタンレー電気株式会社 Semiconductor light emitting device
WO2016146658A1 (en) 2015-03-16 2016-09-22 Plessey Semiconductors Limited Light emitting diode chip and a method for the manufacture of a light emitting diode chip
KR102374268B1 (en) * 2015-09-04 2022-03-17 삼성전자주식회사 Light emitting device package
JP6604786B2 (en) 2015-09-11 2019-11-13 三星電子株式会社 Semiconductor light emitting device and manufacturing method thereof
JP6806218B2 (en) * 2018-10-31 2021-01-06 日亜化学工業株式会社 Light emitting device, light emitting module, light emitting device and manufacturing method of light emitting module
US11756980B2 (en) 2019-05-14 2023-09-12 Seoul Viosys Co., Ltd. LED chip package and manufacturing method of the same
US11855121B2 (en) 2019-05-14 2023-12-26 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
US11901397B2 (en) 2019-05-14 2024-02-13 Seoul Viosys Co., Ltd. LED chip having fan-out structure and manufacturing method of the same
MX2021013716A (en) * 2019-05-14 2021-11-25 Seoul Viosys Co Ltd Led chip and manufacturing method of the same.
US20220223558A1 (en) * 2019-08-27 2022-07-14 Mitsubishi Electric Corporation Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (en) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd Light-emitting device and forming method thereof
JP2004311677A (en) * 2003-04-07 2004-11-04 Matsushita Electric Works Ltd Semiconductor light emitting device
JP2008091849A (en) * 2006-09-29 2008-04-17 Polytron Technologies Inc Planar structure of light-emitting diode lighting device
JP2009004698A (en) * 2007-06-25 2009-01-08 Kyocera Corp Illuminating light source
JP2011249426A (en) * 2010-05-24 2011-12-08 Toshiba Corp Semiconductor light-emitting device and method for manufacturing the same
JP2011258667A (en) * 2010-06-07 2011-12-22 Toshiba Corp Semiconductor light-emitting device and method for producing the sane
JP2012146738A (en) * 2011-01-07 2012-08-02 Stanley Electric Co Ltd Led module and led lamp

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000311982A (en) 1999-04-26 2000-11-07 Toshiba Corp Semiconductor device, semiconductor module and method of manufacturing them
JP2006260969A (en) 2005-03-17 2006-09-28 Lecip Corp Indicator lamp for vehicle
JP2006024965A (en) 2005-09-29 2006-01-26 Toyoda Gosei Co Ltd Light-emitting device
JP4921140B2 (en) 2006-12-11 2012-04-25 シチズン電子株式会社 Luminescent sheet unit and illumination device
JP2010009785A (en) * 2008-06-24 2010-01-14 Harison Toshiba Lighting Corp Hollow type surface lighting device
JP4724222B2 (en) 2008-12-12 2011-07-13 株式会社東芝 Method for manufacturing light emitting device
US20100237374A1 (en) * 2009-03-20 2010-09-23 Electronics And Telecommunications Research Institute Transparent Organic Light Emitting Diode Lighting Device
JP2011071272A (en) 2009-09-25 2011-04-07 Toshiba Corp Semiconductor light-emitting device and method for manufacturing the same
WO2011145794A1 (en) * 2010-05-18 2011-11-24 서울반도체 주식회사 Light emitting diode chip having wavelength conversion layer and manufacturing method thereof, and package including same and manufacturing method thereof
JP5414627B2 (en) * 2010-06-07 2014-02-12 株式会社東芝 Semiconductor light emitting device and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118293A (en) * 2000-07-31 2002-04-19 Nichia Chem Ind Ltd Light-emitting device and forming method thereof
JP2004311677A (en) * 2003-04-07 2004-11-04 Matsushita Electric Works Ltd Semiconductor light emitting device
JP2008091849A (en) * 2006-09-29 2008-04-17 Polytron Technologies Inc Planar structure of light-emitting diode lighting device
JP2009004698A (en) * 2007-06-25 2009-01-08 Kyocera Corp Illuminating light source
JP2011249426A (en) * 2010-05-24 2011-12-08 Toshiba Corp Semiconductor light-emitting device and method for manufacturing the same
JP2011258667A (en) * 2010-06-07 2011-12-22 Toshiba Corp Semiconductor light-emitting device and method for producing the sane
JP2012146738A (en) * 2011-01-07 2012-08-02 Stanley Electric Co Ltd Led module and led lamp

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170352B2 (en) 2014-09-12 2019-01-01 Alpad Corporation Manufacturing apparatus of semiconductor device, and manufacturing method of semiconductor device
JP2016066719A (en) * 2014-09-25 2016-04-28 株式会社デンソー Wiring board
JP2019096902A (en) * 2015-01-30 2019-06-20 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing semiconductor component and semiconductor component
JP2016171281A (en) * 2015-03-16 2016-09-23 株式会社東芝 Semiconductor light emitting device
JP2018014532A (en) * 2017-09-29 2018-01-25 株式会社東芝 Semiconductor device
WO2021020393A1 (en) * 2019-07-30 2021-02-04 日亜化学工業株式会社 Method for manufacturing image display device and image display device

Also Published As

Publication number Publication date
TWI513065B (en) 2015-12-11
HK1199326A1 (en) 2015-06-26
EP2768033A2 (en) 2014-08-20
US20140231842A1 (en) 2014-08-21
TW201434184A (en) 2014-09-01
EP2768033A3 (en) 2016-04-13
US9006764B2 (en) 2015-04-14

Similar Documents

Publication Publication Date Title
US9006764B2 (en) Semiconductor light emitting device and light emitting device
JP6106120B2 (en) Semiconductor light emitting device
JP5819335B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5816127B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5662277B2 (en) Semiconductor light emitting device and light emitting module
JP6182050B2 (en) Semiconductor light emitting device
JP6045999B2 (en) Semiconductor light emitting device and manufacturing method thereof
US9178118B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP2016171164A (en) Semiconductor light emission device
JP2015173142A (en) semiconductor light-emitting device
JP2014157991A (en) Semiconductor light-emitting device and method of manufacturing the same
JP6185415B2 (en) Semiconductor light emitting device
JP2014139998A (en) Semiconductor light-emitting device
JP2013232479A (en) Semiconductor light-emitting device
JP2014150196A (en) Semiconductor light-emitting device and method of manufacturing the same
JP5837456B2 (en) Semiconductor light emitting device and light emitting module
JP2015088524A (en) Semiconductor light-emitting device
JP2014139999A (en) Semiconductor light-emitting device
WO2017154975A1 (en) Semiconductor light emitting device
JP2016001750A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150902