JP2014160316A - Capacitance input device - Google Patents

Capacitance input device Download PDF

Info

Publication number
JP2014160316A
JP2014160316A JP2013029916A JP2013029916A JP2014160316A JP 2014160316 A JP2014160316 A JP 2014160316A JP 2013029916 A JP2013029916 A JP 2013029916A JP 2013029916 A JP2013029916 A JP 2013029916A JP 2014160316 A JP2014160316 A JP 2014160316A
Authority
JP
Japan
Prior art keywords
ground pattern
pattern
electrode
input device
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013029916A
Other languages
Japanese (ja)
Other versions
JP6161189B2 (en
Inventor
Teruyasu Fukuyama
照康 福山
Masaru Doi
優 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2013029916A priority Critical patent/JP6161189B2/en
Priority to CN201410016199.7A priority patent/CN103995629A/en
Publication of JP2014160316A publication Critical patent/JP2014160316A/en
Application granted granted Critical
Publication of JP6161189B2 publication Critical patent/JP6161189B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a capacitance input device capable of suppressing variations in sensitivity even if using a material with low conductivity as a material for a ground pattern.SOLUTION: A capacitance input device 1 includes: a substrate 10; an electrode pattern 2 laid on one surface of the substrate 10; and a ground pattern 3 laid on the other surface of the substrate 10. The ground pattern 3 has a first ground pattern 31 made of a first material 61, and a second ground pattern 32 made of a second material 62 with conductivity higher than that of the first material 61. The first ground pattern 31 is formed at least over an area 2B superimposed on the electrode pattern 2 in a plane view. The second ground pattern 32 is formed so as to surround the area 2B superimposed on the electrode pattern 2 in the plane view while contacting with the first ground pattern.

Description

本発明は、静電容量式入力装置に関し、特に、静電容量の変化によって指等の接近位置を検出する静電容量式入力装置に関する。   The present invention relates to a capacitance type input device, and more particularly to a capacitance type input device that detects an approach position of a finger or the like by a change in capacitance.

静電容量式入力装置は、センサ部の静電容量を検出して入力装置とするものである。静電容量式入力装置は、例えば、基板に駆動電極と検出電極とが形成されたセンサ部と、駆動電極に駆動信号を印加する駆動回路と検出電極からの検出信号を処理する検出回路とを含む回路部とを有する。これにより、駆動電極と検出電極との間の静電容量の変化によって、例えば、指等の接近を検出することができる。また、駆動電極と検出電極とを複数位置に配置すれば、指等の接近位置を検出することができる。   The electrostatic capacitance type input device detects an electrostatic capacitance of a sensor unit and serves as an input device. The capacitance type input device includes, for example, a sensor unit in which a drive electrode and a detection electrode are formed on a substrate, a drive circuit that applies a drive signal to the drive electrode, and a detection circuit that processes a detection signal from the detection electrode. Including a circuit portion. Thereby, for example, the approach of a finger or the like can be detected by a change in capacitance between the drive electrode and the detection electrode. Further, if the drive electrode and the detection electrode are arranged at a plurality of positions, the approach position of a finger or the like can be detected.

静電容量式入力装置は、他の電子機器から発生するノイズや帯電した指が接触することによる静電気に対する耐性が要求される。ノイズ防止および静電気対策のため、静電容量式入力装置においては、駆動電極と検出電極との電極パターン以外に、グランドパターンを設けるのが一般的である。また、駆動電極と検出電極との電極パターンが形成された基板の下側(例えば基板の裏面側)に電極パターンと平面視で重なる領域に亘ってグランドパターンを設けることによって、検出信号に混入するノイズが減少して、検出信号が安定することが知られている。   Capacitance type input devices are required to be resistant to noise generated from other electronic devices and static electricity caused by contact with charged fingers. In order to prevent noise and take measures against static electricity, a capacitance input device generally has a ground pattern in addition to the electrode pattern of the drive electrode and the detection electrode. Further, a ground pattern is provided on the lower side of the substrate on which the electrode pattern of the drive electrode and the detection electrode is formed (for example, the back surface side of the substrate) over a region overlapping the electrode pattern in plan view, thereby mixing in the detection signal. It is known that noise is reduced and the detection signal is stabilized.

静電容量式入力装置の基板には、可撓性を有するフィルム基材を用いることができる。基板がフィルム基材の場合は、グランドパターンを印刷により設けることが一般的に行なわれている。導電性を有する粉体(例えば、金属粉)をペースト状の樹脂材料に混合した導電インクを印刷して加熱硬化させた導電材料によって、グランドパターンを形成することにより、比較的に簡略な工程で製造できる。   A flexible film base material can be used for the substrate of the capacitive input device. When the substrate is a film base, it is generally performed to provide a ground pattern by printing. By forming a ground pattern with a conductive material obtained by printing and heat-curing a conductive ink in which conductive powder (for example, metal powder) is mixed with a paste-like resin material, it is a relatively simple process. Can be manufactured.

静電容量式入力装置において、電極パターンを印刷によって形成し、電極パターン用の導電インク(銀インク)に比べて導電率の低い銀インクをグランドパターンに印刷したものが、特許文献1に開示されている。   Patent Document 1 discloses an electrostatic capacitance type input device in which an electrode pattern is formed by printing, and a silver ink having a lower conductivity than that of a conductive ink (silver ink) for electrode pattern is printed on a ground pattern. ing.

図8は、特許文献1に開示された静電容量式入力装置100の平面図である。図9は、従来の静電容量式入力装置の部分拡大縦断面図であり、図9(a)は図8のA−A線で切断した縦断面図の一部を拡大した部分拡大縦断面図であり、図9(b)は図8のB−B線で切断した縦断面図の一部を拡大した部分拡大縦断面図である。図8及び図9に示すように、可撓性のフィルム基材110の表側102はセンサ部120を構成し、フィルム基材110の表面110aに、直接に又は絶縁層を介して、複数のY駆動電極111と複数の検出電極112とが形成されている。またY駆動電極111と検出電極112の表面にセンサ側絶縁層114が設けられ、X駆動電極113はセンサ側絶縁層114上に形成されている。   FIG. 8 is a plan view of the capacitive input device 100 disclosed in Patent Document 1. As shown in FIG. 9 is a partially enlarged longitudinal sectional view of a conventional capacitance type input device, and FIG. 9A is a partially enlarged longitudinal sectional view in which a part of the longitudinal sectional view cut along the line AA in FIG. 8 is enlarged. FIG. 9B is a partially enlarged longitudinal sectional view in which a part of the longitudinal sectional view cut along the line BB in FIG. 8 is enlarged. As shown in FIGS. 8 and 9, the front side 102 of the flexible film base 110 constitutes a sensor unit 120, and a plurality of Y are provided on the surface 110 a of the film base 110 directly or through an insulating layer. A drive electrode 111 and a plurality of detection electrodes 112 are formed. A sensor-side insulating layer 114 is provided on the surfaces of the Y drive electrode 111 and the detection electrode 112, and the X drive electrode 113 is formed on the sensor-side insulating layer 114.

フィルム基材110の裏側103は回路部を構成し、フィルム基材110の裏面110bには、導電性材料で形成されたグランド層(シールド層)117が形成されている。グランド層117は、操作面のほぼ全域を裏側から覆うように形成されている。図9に示すように、グランド層117の裏面は回路側絶縁層118で覆われている。この回路側絶縁層118の裏面に、回路配線層が形成されている。   The back side 103 of the film base 110 constitutes a circuit portion, and a ground layer (shield layer) 117 made of a conductive material is formed on the back 110b of the film base 110. The ground layer 117 is formed so as to cover almost the entire operation surface from the back side. As shown in FIG. 9, the back surface of the ground layer 117 is covered with a circuit side insulating layer 118. A circuit wiring layer is formed on the back surface of the circuit side insulating layer 118.

特開2012−190218号公報JP 2012-190218 A

しかしながら、グランドパターンは電極敷設領域と同面積以上の広い領域に必要であるので、銀インクの替わりに、低コストの材料を用いることが好ましい。一方、低コストの材料は導電率が低いために、導電率の低い材料を用いたグランドパターンの抵抗値が高くなってしまう。このため、グランドパターンの抵抗値にバラツキがあると抵抗値の変動幅が大きく、静電容量式入力装置の検出感度がばらついてしまう、という問題があった。そのため、導電率の低い低コスト材料を用いることができなかった。   However, since the ground pattern is necessary in a wide region having the same area or more as the electrode laying region, it is preferable to use a low-cost material instead of silver ink. On the other hand, since the low-cost material has low conductivity, the resistance value of the ground pattern using the material having low conductivity is increased. For this reason, when the resistance value of the ground pattern varies, there is a problem that the variation range of the resistance value is large and the detection sensitivity of the capacitance type input device varies. Therefore, a low-cost material with low conductivity could not be used.

本発明は、上述した課題を解決するもので、グランドパターンの材料として導電率の低い材料を用いても感度のバラツキを抑えることができる静電容量式センサを提供することを目的とする。   SUMMARY OF THE INVENTION The present invention solves the above-described problems, and an object of the present invention is to provide a capacitive sensor that can suppress variations in sensitivity even when a material having a low conductivity is used as a material for a ground pattern.

本発明の静電容量式入力装置は、基板と、前記基板の一方の面に敷設された電極パターンと、前記基板の他方の面に敷設されたグランドパターンと、を備えた静電容量式入力装置であって、前記グランドパターンは、第1材料からなる第1グランドパターンと、前記第1材料より導電率の高い第2材料からなる第2グランドパターンと、を有し、前記第1グランドパターンが、前記電極パターンに平面視で重なる領域に亘って形成されるとともに、前記第2グランドパターンが、前記第1グランドパターンに接触した状態で、前記電極パターンに平面視で重なる領域を囲むように形成されていることを特徴とする。   A capacitance-type input device according to the present invention comprises a substrate, an electrode pattern laid on one surface of the substrate, and a ground pattern laid on the other surface of the substrate. An apparatus, wherein the ground pattern includes a first ground pattern made of a first material and a second ground pattern made of a second material having a higher conductivity than the first material, and the first ground pattern Is formed over a region overlapping the electrode pattern in plan view, and the second ground pattern surrounds the region overlapping the electrode pattern in plan view in contact with the first ground pattern. It is formed.

この構成によれば、基板の他方の面に敷設されたグランドパターンは、第1グランドパターンが基板の一方の面に敷設された電極パターンに平面視で重なる領域に亘って形成され、第2グランドパターンが電極パターンに平面視で重なる領域を囲む枠状に形成される。そして、第2グランドパターンが第1グランドパターンに接触しているので、第2グランドパターンによって、グランドパターンの抵抗値を低くすることができる。こうすれば、第1材料には、導電率の低い材料を用いることができる。このため、第1材料には導電率の低い材料を用いても、グランドパターンの抵抗値を低くすることができるので、感度のバラツキを抑えることができる。さらに、導電率の高い第2材料が高コストであっても、枠状の第2グランドパターンを形成するための使用量は少ないので、グランドパターン全体のコストは少なくてすむ。   According to this configuration, the ground pattern laid on the other surface of the substrate is formed over a region where the first ground pattern overlaps the electrode pattern laid on one surface of the substrate in plan view, and the second ground The pattern is formed in a frame shape surrounding a region overlapping the electrode pattern in plan view. Since the second ground pattern is in contact with the first ground pattern, the resistance value of the ground pattern can be lowered by the second ground pattern. In this case, a material with low conductivity can be used as the first material. For this reason, even if a material with low electrical conductivity is used as the first material, the resistance value of the ground pattern can be lowered, so that variations in sensitivity can be suppressed. Furthermore, even if the second material having a high conductivity is expensive, the amount of the ground pattern used is small, so that the cost of the entire ground pattern can be reduced.

また本発明の静電容量式入力装置において、前記基板の他方の面には、前記第1グランドパターンの少なくとも一部に積層された絶縁層と、前記絶縁層の他方の側に敷設され前記電極パターンに電気的に接続された配線パターンと、を有し、前記配線パターンは、前記第2グランドパターンを形成するための前記第2材料によって一括形成されていることを特徴とする。   In the capacitive input device according to the aspect of the invention, the other surface of the substrate may include an insulating layer stacked on at least a part of the first ground pattern, and the electrode laid on the other side of the insulating layer. A wiring pattern electrically connected to the pattern, wherein the wiring pattern is collectively formed by the second material for forming the second ground pattern.

この構成によれば、第2材料によって形成される配線パターンと第2グランドパターンとを同一工程にすることができる。こうすれば、配線パターンと第2グランドパターンとを別々に形成する場合に比べて、工程が削減できる。   According to this configuration, the wiring pattern formed of the second material and the second ground pattern can be in the same process. In this way, the number of processes can be reduced compared to the case where the wiring pattern and the second ground pattern are formed separately.

本発明の静電容量式入力装置において、前記第1材料は、カーボンを含む導電材料であることを特徴とする。   In the capacitance-type input device of the present invention, the first material is a conductive material containing carbon.

この構成によれば、第1材料は、カーボンを含む導電材料なので、低コストである。このため、第1グランドパターンの面積が大きくても、グランドパターンのコストは少なくてすむ。   According to this configuration, since the first material is a conductive material containing carbon, the cost is low. For this reason, even if the area of the first ground pattern is large, the cost of the ground pattern can be reduced.

本発明の静電容量式入力装置において、前記第2材料は、銀を含む導電材料であることを特徴とする。   In the capacitance-type input device of the present invention, the second material is a conductive material containing silver.

この構成によれば、第2材料は、銀を含む導電材料なので、導電率が高い。これにより、枠状の第2グランドパターンを細く形成しても、グランドパターンの抵抗値を低くすることができる。   According to this configuration, since the second material is a conductive material containing silver, the conductivity is high. Thereby, even if the frame-shaped second ground pattern is formed thin, the resistance value of the ground pattern can be lowered.

本発明の静電容量式入力装置において、前記第1グランドパターンが印刷によって形成されていることを特徴とする。   In the capacitance-type input device of the present invention, the first ground pattern is formed by printing.

この構成によれば、第1材料からなる第1グランドパターンは、導電インク材料を印刷して硬化させて形成されたものであるので、蒸着等の方法に比べて、低コストである。また、蒸着等の方法に比べて、製造が容易である。   According to this configuration, since the first ground pattern made of the first material is formed by printing and curing the conductive ink material, it is less expensive than a method such as vapor deposition. In addition, it is easier to manufacture than methods such as vapor deposition.

本発明の静電容量式入力装置において、前記第2グランドパターンが印刷によって形成されていることを特徴とする。   In the capacitance-type input device of the present invention, the second ground pattern is formed by printing.

この構成によれば、第2材料からなる第2グランドパターンは、導電インク材料を印刷して硬化させて形成されたものであるので、蒸着等の成膜やフォトリソグラフィーを用いたパターン形成の方法に比べて、製造が容易である。また、蒸着等の方法に比べて、材料の使用効率を向上できるので、より低コスト化が可能である。   According to this configuration, since the second ground pattern made of the second material is formed by printing and curing the conductive ink material, a film forming method such as vapor deposition or a pattern forming method using photolithography Compared with, it is easy to manufacture. In addition, since the use efficiency of the material can be improved as compared with a method such as vapor deposition, the cost can be further reduced.

本発明によれば、第2グランドパターンが電極パターンに平面視で重なる領域を囲む枠状に形成されるので、第1グランドパターンの抵抗値が高くても、第2グランドパターンによって、グランドパターンの抵抗値を低くすることができる。こうすれば、第1材料には、導電率の低い材料を用いることができる。このため、第1材料には導電率の低い材料を用いても、グランドパターンの抵抗値を低くすることができるので、感度のバラツキを抑えることができる。したがって、グランドパターンの材料として導電率の低い材料を用いても感度のバラツキを抑えることができる静電容量式入力装置を提供することができる。   According to the present invention, since the second ground pattern is formed in a frame shape surrounding the region overlapping the electrode pattern in plan view, even if the resistance value of the first ground pattern is high, the second ground pattern The resistance value can be lowered. In this case, a material with low conductivity can be used as the first material. For this reason, even if a material with low electrical conductivity is used as the first material, the resistance value of the ground pattern can be lowered, so that variations in sensitivity can be suppressed. Therefore, it is possible to provide a capacitance type input device that can suppress variations in sensitivity even when a material having low conductivity is used as the material of the ground pattern.

本発明の実施形態の静電容量式入力装置を示す模式図であり、(a)は平面図であり、(b)は底面図であり、(c)は右側面図である。It is a schematic diagram which shows the electrostatic capacitance type input device of embodiment of this invention, (a) is a top view, (b) is a bottom view, (c) is a right view. 図1(a)のII−II線で切断した模式断面図の一部を拡大した部分拡大断面図である。It is the partial expanded sectional view which expanded a part of schematic sectional drawing cut | disconnected by the II-II line | wire of Fig.1 (a). 図1(a)のIII−III線で切断した模式断面図の一部を拡大した部分拡大断面図である。It is the partial expanded sectional view which expanded a part of schematic sectional drawing cut | disconnected by the III-III line | wire of Fig.1 (a). グランドパターンを形成する前の基板を説明する模式底面図である。It is a model bottom view explaining the board | substrate before forming a ground pattern. 第1グランドパターンを説明する模式底面図である。It is a model bottom view explaining a 1st ground pattern. 第2グランドパターン及び配線パターンを説明する模式図である。It is a schematic diagram explaining a 2nd ground pattern and a wiring pattern. 第2グランドパターンを説明する模式図である。It is a schematic diagram explaining a 2nd ground pattern. 従来の静電容量式入力装置の平面図である。It is a top view of the conventional electrostatic capacitance type input device. 従来の静電容量式入力装置の部分拡大縦断面図であり、(a)は図8のA−A線で切断した縦断面図の一部を拡大した部分拡大縦断面図であり、(b)は図8のB−B線で切断した縦断面図の一部を拡大した部分拡大縦断面図である。FIG. 9 is a partially enlarged longitudinal sectional view of a conventional capacitance type input device, and FIG. 9A is a partially enlarged longitudinal sectional view in which a part of the longitudinal sectional view taken along line AA in FIG. 8 is enlarged; ) Is a partially enlarged longitudinal sectional view in which a part of the longitudinal sectional view taken along line BB in FIG. 8 is enlarged.

[第1実施形態]
以下に、本発明の実施形態における静電容量式入力装置1について、添付図面を参照して説明する。なお、説明が分かりやすいように、図面は寸法を適宜変更している。
[First Embodiment]
Hereinafter, a capacitive input device 1 according to an embodiment of the present invention will be described with reference to the accompanying drawings. Note that the dimensions of the drawings are changed as appropriate for easy understanding.

図1は、本発明の実施形態の静電容量式入力装置1を示す模式図であり、図1(a)は平面図であり、図1(b)は底面図であり、図1(c)は右側面図である。図2は、図1(a)のII−II線で切断した模式断面図である。図3は、図1(a)のIII−III線で切断した模式断面図である。   FIG. 1 is a schematic diagram showing a capacitive input device 1 according to an embodiment of the present invention. FIG. 1 (a) is a plan view, FIG. 1 (b) is a bottom view, and FIG. ) Is a right side view. FIG. 2 is a schematic cross-sectional view taken along the line II-II in FIG. FIG. 3 is a schematic cross-sectional view taken along line III-III in FIG.

図1乃至図3に示すように、本実施形態の静電容量式入力装置1は、基板10と、操作面である基板10の一方の面に敷設された電極パターン2と、基板10の他方の面に敷設されたグランドパターン3と、回路部7と、を備えている。   As shown in FIGS. 1 to 3, the capacitive input device 1 according to the present embodiment includes a substrate 10, an electrode pattern 2 laid on one surface of the substrate 10 as an operation surface, and the other of the substrate 10. The ground pattern 3 laid on the surface and the circuit portion 7 are provided.

基板10は、例えば厚さが0.2mm程度の可撓性のフィルム基材である。基板10の材質は、例えばPET(ポリエチレンテレフタレート)である。なお、基板10には、スルーホール15、16、17が形成されている。   The substrate 10 is a flexible film base having a thickness of about 0.2 mm, for example. The material of the substrate 10 is, for example, PET (polyethylene terephthalate). Note that through holes 15, 16, and 17 are formed in the substrate 10.

図1(a)に示すように、基板10の一方の面に敷設された電極パターン2は、複数の第1電極21と複数の第2電極22とからなる。電極パターン2が配置された範囲を電極パターン領域2Aとする。   As shown in FIG. 1A, the electrode pattern 2 laid on one surface of the substrate 10 includes a plurality of first electrodes 21 and a plurality of second electrodes 22. A range in which the electrode pattern 2 is disposed is defined as an electrode pattern region 2A.

複数の第1電極21はX1−X2方向に間隔を空けて隣り合い、それぞれY1−Y2方向に延在している。また、複数の第2電極22はY1−Y2方向に間隔を空けて隣り合い、それぞれX1−X2方向に延在している。図2に示すように、複数の第1電極21は層間絶縁層25及び第2電極22の下に配置され、第2電極22はスルーホール16の位置でスルーホール充填材66に接触している。第1電極21は、図3に示すように、スルーホール15の位置でスルーホール充填材65に接触している。第1電極21は、第2電極22との交点の位置で層間絶縁層25及び第2電極22の下を交差し、層間絶縁層25及び第2電極22に覆われていない位置では図1(a)に示すように略菱型形状に露出している。第2電極22は、第1電極21との交点では幅狭に形成され、第1電極21が露出していない位置ではY1−Y2方向に幅広の略菱型形状に形成されている。   The plurality of first electrodes 21 are adjacent to each other with an interval in the X1-X2 direction, and each extend in the Y1-Y2 direction. The plurality of second electrodes 22 are adjacent to each other with an interval in the Y1-Y2 direction, and each extend in the X1-X2 direction. As shown in FIG. 2, the plurality of first electrodes 21 are disposed under the interlayer insulating layer 25 and the second electrode 22, and the second electrode 22 is in contact with the through-hole filler 66 at the position of the through-hole 16. . As shown in FIG. 3, the first electrode 21 is in contact with the through-hole filler 65 at the position of the through-hole 15. The first electrode 21 intersects under the interlayer insulating layer 25 and the second electrode 22 at the position of the intersection with the second electrode 22, and is not covered with the interlayer insulating layer 25 and the second electrode 22 in FIG. As shown in a), it is exposed in a substantially diamond shape. The second electrode 22 is formed to have a narrow width at the intersection with the first electrode 21, and is formed in a substantially rhombic shape that is wide in the Y1-Y2 direction at a position where the first electrode 21 is not exposed.

図1(b)に示すように、基板10の他方の面には、グランドパターン3と、回路部7と、が形成されている。なお、図2及び図3に示すように、基板10の他方の面には絶縁層4及び保護層8も積層されているが、図1(b)では、グランドパターン3を分かりやすくするために絶縁層4及び保護層8を省略している。   As shown in FIG. 1B, the ground pattern 3 and the circuit portion 7 are formed on the other surface of the substrate 10. As shown in FIGS. 2 and 3, an insulating layer 4 and a protective layer 8 are also laminated on the other surface of the substrate 10, but in FIG. 1 (b), the ground pattern 3 is easy to understand. The insulating layer 4 and the protective layer 8 are omitted.

グランドパターン3は、第1材料61からなる第1グランドパターン31と第2材料62からなる第2グランドパターン32とを有している。そして、第1グランドパターン31が基板10の他方の面の全面に亘って形成されるとともに、第2グランドパターン32が第1グランドパターン31に接触した状態で電極パターン2に平面視で重なる領域2Bを囲む枠状に形成されている。なお、スルーホール15、16、17の位置には、第1グランドパターン31及び絶縁層4に開口が設けられている。図1(b)では、グランドパターン3を分かりやすく示すために、第1グランドパターン31、第2グランドパターン32にハッチングをつけている。   The ground pattern 3 includes a first ground pattern 31 made of the first material 61 and a second ground pattern 32 made of the second material 62. Then, the first ground pattern 31 is formed over the entire other surface of the substrate 10, and the region 2 </ b> B that overlaps the electrode pattern 2 in plan view with the second ground pattern 32 in contact with the first ground pattern 31. It is formed in a frame shape surrounding. Note that openings are provided in the first ground pattern 31 and the insulating layer 4 at the positions of the through holes 15, 16, and 17. In FIG. 1B, the first ground pattern 31 and the second ground pattern 32 are hatched to show the ground pattern 3 in an easy-to-understand manner.

第1材料61は、例えば、カーボンを含む導電材料である。第2材料62は、例えば、銀を含む導電材料である。   The first material 61 is, for example, a conductive material containing carbon. The second material 62 is, for example, a conductive material containing silver.

回路部7は、ICパッケージ72とコネクタ73とが実装された回路基板71で構成されている。回路部7は、配線パターン6と、基板10のスルーホール15、16に形成されたスルーホール充填材65、66と、を介して、複数の第1電極21及び複数の第2電極22に電気的に接続されている。ICパッケージ72には、駆動回路や検出回路が設けられていて、複数の第1電極21及び複数の第2電極22を駆動電極及び検出電極とする電気信号を処理することができる。コネクタ73は、図示しない外部配線が接続され、駆動回路や検出回路に電源を供給するとともに、出力信号を出力するための端子である。なお、図1(b)では、分かりやすくするために、配線パターン6にもハッチングをつけている。   The circuit unit 7 includes a circuit board 71 on which an IC package 72 and a connector 73 are mounted. The circuit unit 7 electrically connects the plurality of first electrodes 21 and the plurality of second electrodes 22 via the wiring pattern 6 and through-hole fillers 65 and 66 formed in the through-holes 15 and 16 of the substrate 10. Connected. The IC package 72 is provided with a drive circuit and a detection circuit, and can process electrical signals using the plurality of first electrodes 21 and the plurality of second electrodes 22 as drive electrodes and detection electrodes. The connector 73 is a terminal for connecting an external wiring (not shown), supplying power to the drive circuit and the detection circuit, and outputting an output signal. In FIG. 1B, the wiring pattern 6 is also hatched for easy understanding.

静電容量式入力装置1は、複数の第1電極21及び複数の第2電極22の間の静電容量の変化によって、指等の接近を検出する装置である。操作面である電極パターン領域2AのX1−X2方向に複数設けられた第1電極21と、Y1−Y2方向に複数設けられた第2電極22と、が配置されているので、例えば、以下のようにして、操作面における指等の平面位置を検出することができる。   The capacitance type input device 1 is a device that detects the approach of a finger or the like based on changes in capacitance between the plurality of first electrodes 21 and the plurality of second electrodes 22. Since a plurality of first electrodes 21 provided in the X1-X2 direction and a plurality of second electrodes 22 provided in the Y1-Y2 direction of the electrode pattern region 2A that is the operation surface are arranged, for example, the following In this way, the planar position of a finger or the like on the operation surface can be detected.

ICパッケージ72に設けられた駆動回路によって、パルス状の電圧が一定の時間間隔で複数の第1電極21に、例えば、X1側から順番に印加される。   By a drive circuit provided in the IC package 72, a pulsed voltage is applied to the plurality of first electrodes 21 in order from the X1 side, for example, at regular time intervals.

第1電極21をX1側から順にX、X、・・・、Xとすると、駆動電極としてパルス状の電圧がXに印加されたときに、Xを検出電極とすれば、Xに瞬間的な電流が流れる。この電流はXとXとの間に形成されている静電容量の大きさに依存するので、指等が接近している場合には、XとXとの間に形成されている静電容量の大きさが変化するため、電流量が変化する。一方、次の時間には、駆動電極としてパルス状の電圧がXに印加され、Xを検出電極として、電流量が検出される。このようにして、Xを検出電極とする順番まで、順にX2方向に走査される。X、X、・・・、Xを検出電極とする電流量において、指等の接近位置における検出電極の電流量が異なるため、指等が近接したX座標を推定できる。また、第1電極21のうちの駆動電極にパルス状の電圧が印加されたときに、異なる位置の他の2本の第1電極21を検出電極として、それぞれの電流量を同時に検出するようにすれば、X座標に対する検出分解能を向上させることができ、より正確にX座標を推定できる。 If the first electrode 21 is X 1 , X 2 ,..., X m in order from the X 1 side, when a pulsed voltage is applied to X 1 as a drive electrode, X 2 is a detection electrode. It flows instantaneous current to X 2. This current depends on the magnitude of the capacitance formed between the X 1 and X 2, when a finger or the like is approaching is formed between the X 1 and X 2 The amount of current changes because the size of the capacitance that changes. On the other hand, the next time, a pulse-like voltage as a drive electrode is applied to the X 2, as the detection electrode X 3, the amount of current is detected. In this way, until the order of the detection electrodes X m, it is sequentially scanned in the X2 direction. In the amount of current using X 1 , X 2 ,..., X m as detection electrodes, the amount of current of the detection electrode at the approach position of the finger or the like is different, so the X coordinate where the finger or the like is close can be estimated. In addition, when a pulsed voltage is applied to the drive electrode of the first electrodes 21, the other two first electrodes 21 at different positions are used as detection electrodes to simultaneously detect the respective current amounts. If so, the detection resolution for the X coordinate can be improved, and the X coordinate can be estimated more accurately.

同様にして、第2電極22に対して、Y1側から順番に同様の走査をおこなうことができる。ICパッケージ72に設けられた駆動回路によって、パルス状の電圧が一定の時間間隔で複数の第2電極22に、例えば、Y1側から順番に印加されて、Y、Y、・・・、Yの各検出電極の電流量から、指等が接近したY座標を推定できる。 Similarly, the same scanning can be sequentially performed on the second electrode 22 from the Y1 side. By a drive circuit provided in the IC package 72, a pulsed voltage is applied to the plurality of second electrodes 22 at regular time intervals, for example, in order from the Y1 side, and Y 1 , Y 2 ,. from the current amount of the respective detection electrodes Y n, to estimate the Y-coordinate of a finger or the like approaches.

X方向の走査と、Y方向の走査と、を順番に行うことによって、指等が接近したX座標とY座標とが推定される。このような電気的な走査は短時間のうちに一通り終了し、繰り返し行わせることができるので、指等が操作面をなぞっているときの移動操作についても推定することが可能である。   By performing the scanning in the X direction and the scanning in the Y direction in order, the X coordinate and the Y coordinate that the finger or the like approaches are estimated. Such electrical scanning is completed in a short time and can be repeated, so that it is possible to estimate a moving operation when a finger or the like is tracing the operation surface.

なお、静電容量式入力装置1における静電容量の検出方法は、上記の例に限定されず、例えば、第1電極21を駆動電極とし、すべての第2電極22を検出電極としてY1−Y2方向の各電流量を検出する等、他の方式であってもよい。   The capacitance detection method in the capacitance input device 1 is not limited to the above example. For example, the first electrode 21 is used as a drive electrode, and all the second electrodes 22 are used as detection electrodes. Other methods such as detecting each current amount in the direction may be used.

このように、静電容量式入力装置1は、操作面である基板10の一方の面に敷設された電極パターン2(複数の第1電極21及び複数の第2電極22)の静電容量を検出するようにしている。このとき、指等の対象物以外からの外乱を抑制するために、電極パターン2の周囲にグランドパターン3が敷設される。   As described above, the capacitance-type input device 1 uses the capacitance of the electrode pattern 2 (the plurality of first electrodes 21 and the plurality of second electrodes 22) laid on one surface of the substrate 10 as an operation surface. I try to detect it. At this time, the ground pattern 3 is laid around the electrode pattern 2 in order to suppress disturbance from other than the object such as a finger.

本実施形態においては、グランドパターン3が基板10の他方の面に敷設され、操作面の反対側から電極パターン2へ外乱が伝播しないようにされている。また、帯電した人体等からの静電気によって、静電容量の検出が不安定にならないように、グランドパターン3は接地されている。そのため、本実施形態のグランドパターン3は、第1材料61からなる第1グランドパターン31が電極パターン2に平面視で重なる領域2Bに亘って形成され、操作面の反対側からの外乱が伝播しないようにされる。さらに、第1材料61より導電率の高い第2材料62からなる第2グランドパターン32が、第1グランドパターン31に接触した状態で電極パターン2に平面視で重なる領域2Bを囲む枠状に形成され、グランドパターン3の接地抵抗を小さくしている。   In the present embodiment, the ground pattern 3 is laid on the other surface of the substrate 10 so that no disturbance is propagated from the opposite side of the operation surface to the electrode pattern 2. Further, the ground pattern 3 is grounded so that the detection of the capacitance is not unstable due to static electricity from a charged human body or the like. Therefore, the ground pattern 3 of the present embodiment is formed over the region 2B where the first ground pattern 31 made of the first material 61 overlaps the electrode pattern 2 in plan view, and disturbance from the opposite side of the operation surface does not propagate. To be done. Further, the second ground pattern 32 made of the second material 62 having higher conductivity than the first material 61 is formed in a frame shape surrounding the region 2B that overlaps the electrode pattern 2 in a plan view in contact with the first ground pattern 31. Thus, the ground resistance of the ground pattern 3 is reduced.

なお、図1〜図3に示すように、操作面である基板10の一方の面には、第2グランドパターン32に平面視で重なる領域にガードリングパターン26が形成されている。このガードリングパターン26は、スルーホール17を介して第2グランドパターン32に接続されることによって接地されている。ガードリングパターン26によって、操作面側の外乱ノイズや静電気による帯電が抑制される。   As shown in FIGS. 1 to 3, a guard ring pattern 26 is formed on one surface of the substrate 10 as an operation surface in a region overlapping the second ground pattern 32 in plan view. The guard ring pattern 26 is grounded by being connected to the second ground pattern 32 through the through hole 17. The guard ring pattern 26 suppresses disturbance noise on the operation surface side and charging due to static electricity.

本実施形態の静電容量式入力装置1において、第1電極21、第2電極22、第1グランドパターン31、第2グランドパターン32、配線パターン6、及びスルーホール充填材65、66は、それぞれ印刷によって形成されている。図4〜図7を参照して、印刷形成における第1グランドパターン31及び第2グランドパターン32について説明する。   In the capacitive input device 1 of the present embodiment, the first electrode 21, the second electrode 22, the first ground pattern 31, the second ground pattern 32, the wiring pattern 6, and the through-hole fillers 65 and 66 are respectively It is formed by printing. The first ground pattern 31 and the second ground pattern 32 in the print formation will be described with reference to FIGS.

図4は、グランドパターン3を形成する前の基板10を説明する模式底面図である。図5は、第1グランドパターン31を説明する模式底面図である。図6は、第2グランドパターン32及び配線パターン6を説明する模式図である。図7は、第2グランドパターン32を説明する模式図である。   FIG. 4 is a schematic bottom view illustrating the substrate 10 before the ground pattern 3 is formed. FIG. 5 is a schematic bottom view illustrating the first ground pattern 31. FIG. 6 is a schematic diagram for explaining the second ground pattern 32 and the wiring pattern 6. FIG. 7 is a schematic diagram illustrating the second ground pattern 32.

基板10には、図4に示すように、スルーホール15、16、17があらかじめ形成されている。そして、このスルーホール15、16を穴埋めするようにスルーホール充填材65、66が印刷される(図2及び図3参照)。続いて、図4に示されない基板10の一方の面において、第1電極21の印刷が行われる。第1電極21の印刷と第2電極22の印刷との間には層間絶縁層25が形成され、図2に示すように、第1電極21と第2電極22との交点が短絡しないように絶縁されている。続いて、第2電極22の印刷が行われる。なお、第1電極21は、Y1−Y2方向に延在する配線部と、図1(a)に示す略菱型形状の複数の電極部と、で2層構造に構成してもよい。例えば、線幅が細い配線部を形成した後、図1(a)に示す略菱型形状の電極層を積層することが可能である。また、この電極層は、第2電極22の印刷時に形成してもよい。また、第2電極22も同様の配線部と電極部との2層構造にして、第1電極21及び第2電極22のそれぞれにおいて、略菱型形状の電極層を積層することも可能である。図4には、図1(a)に示す第1電極21及び第2電極22が形成された電極パターン2に平面視で重なる領域2Bを示している。   As shown in FIG. 4, through-holes 15, 16, and 17 are formed in the substrate 10 in advance. Then, through-hole fillers 65 and 66 are printed so as to fill the through-holes 15 and 16 (see FIGS. 2 and 3). Subsequently, the first electrode 21 is printed on one surface of the substrate 10 not shown in FIG. An interlayer insulating layer 25 is formed between the printing of the first electrode 21 and the printing of the second electrode 22, so that the intersection of the first electrode 21 and the second electrode 22 is not short-circuited as shown in FIG. Insulated. Subsequently, the second electrode 22 is printed. Note that the first electrode 21 may be configured in a two-layer structure with a wiring portion extending in the Y1-Y2 direction and a plurality of substantially rhombic electrode portions shown in FIG. For example, after forming a wiring portion with a narrow line width, it is possible to stack an approximately rhombus-shaped electrode layer shown in FIG. Further, this electrode layer may be formed when the second electrode 22 is printed. Also, the second electrode 22 may have a similar two-layer structure of a wiring portion and an electrode portion, and a substantially rhombic electrode layer may be laminated on each of the first electrode 21 and the second electrode 22. . FIG. 4 shows a region 2B that overlaps the electrode pattern 2 on which the first electrode 21 and the second electrode 22 shown in FIG.

次に、基板10の他方の面に、第1グランドパターン31の印刷が行われる。この印刷により、第1材料61からなる第1グランドパターン31が図5に示すように形成される。このとき、第1グランドパターン31には、基板10のスルーホール15、16、17の位置に合わせて開口部31aが形成されている。   Next, the first ground pattern 31 is printed on the other surface of the substrate 10. By this printing, the first ground pattern 31 made of the first material 61 is formed as shown in FIG. At this time, openings 31 a are formed in the first ground pattern 31 in accordance with the positions of the through holes 15, 16, and 17 of the substrate 10.

続いて、図6に示すように、配線パターン6との絶縁を行うために絶縁層4が、電極パターン2に平面視で重なる領域2Bに形成される。なお、絶縁層4にも、基板10のスルーホール15、16の位置に合わせて開口部4aが形成されている。続いて、第2グランドパターン32と配線パターン6とが、印刷によって一括形成される。この印刷により、第2材料62からなる第2グランドパターン32及び配線パターン6が形成される。   Subsequently, as shown in FIG. 6, an insulating layer 4 is formed in a region 2 </ b> B that overlaps the electrode pattern 2 in plan view in order to insulate the wiring pattern 6. An opening 4 a is also formed in the insulating layer 4 in accordance with the positions of the through holes 15 and 16 of the substrate 10. Subsequently, the second ground pattern 32 and the wiring pattern 6 are collectively formed by printing. By this printing, the second ground pattern 32 and the wiring pattern 6 made of the second material 62 are formed.

このとき、第2グランドパターン32は、図6に示すように、絶縁層4を囲む枠状に印刷される。これにより、第2グランドパターン32が図5に示す第1グランドパターン31に接触した状態となるとともに、図7に示すように、電極パターン2に平面視で重なる領域2Bを囲む枠状に形成される。一方、図6に示す配線パターン6は、絶縁層4を介して、第1グランドパターン31とは接触しない。配線パターン6は、絶縁層4の他方の側に敷設され、且つ、開口部4a及び開口部31aの位置では基板10及びスルーホール充填材65、66に接して電極パターン2と電気的に接続される。なお、第2グランドパターン32は、回路部7と接続されるグランド配線32aを有している。また、第2グランドパターン32には、静電容量式入力装置1を搭載する電子機器の接地端子等に接続可能なパッド部32bが形成されている(図7)。パッド部32bを介して電子機器の接地端子とグランドパターン3とが同電位(接地電位)に保たれ、外乱ノイズや静電気による帯電を、より確実に抑制することができる。なお、本実施形態では第2グランドパターン32は切れ目のない連続した枠状に形成されたが、一部に切れ目があってもよい。   At this time, the second ground pattern 32 is printed in a frame shape surrounding the insulating layer 4 as shown in FIG. As a result, the second ground pattern 32 comes into contact with the first ground pattern 31 shown in FIG. 5, and as shown in FIG. 7, it is formed in a frame shape surrounding the region 2B overlapping the electrode pattern 2 in plan view. The On the other hand, the wiring pattern 6 shown in FIG. 6 is not in contact with the first ground pattern 31 through the insulating layer 4. The wiring pattern 6 is laid on the other side of the insulating layer 4 and is electrically connected to the electrode pattern 2 in contact with the substrate 10 and the through-hole fillers 65 and 66 at the positions of the opening 4a and the opening 31a. The The second ground pattern 32 has a ground wiring 32 a connected to the circuit unit 7. Further, the second ground pattern 32 is formed with a pad portion 32b that can be connected to a ground terminal or the like of an electronic device on which the capacitive input device 1 is mounted (FIG. 7). The ground terminal of the electronic device and the ground pattern 3 are kept at the same potential (ground potential) via the pad portion 32b, and charging due to disturbance noise or static electricity can be more reliably suppressed. In the present embodiment, the second ground pattern 32 is formed in a continuous frame shape with no breaks, but there may be some breaks.

続いて、配線パターン6に沿って、回路部7を接続する実装ランド部(図示しない)を除き、配線パターン6を覆う保護層8が形成される。この実装ランド部には、ICパッケージ72とコネクタ73とが実装された回路基板71が搭載され、回路基板71に設けられている接続部と接続される。   Subsequently, a protective layer 8 covering the wiring pattern 6 is formed along the wiring pattern 6 except for a mounting land portion (not shown) that connects the circuit portion 7. A circuit board 71 on which the IC package 72 and the connector 73 are mounted is mounted on the mounting land part, and is connected to a connection part provided on the circuit board 71.

層間絶縁層25、絶縁層4、及び保護層8には、密着性と絶縁性に優れたレジスト材料を用いることが好適である。これらには、同じレジスト材料で使用してもよい。また、密着性に優れたレジスト材料と、絶縁性に優れたレジスト材料と、を積層して、それぞれ2層以上の構成としてもよい。それぞれ、1層の厚さは数μm〜数十μm程度であり、例えば層間絶縁層25として、3層のレジスト材料を積層し、50μm程度の厚さにすることができる。   For the interlayer insulating layer 25, the insulating layer 4, and the protective layer 8, it is preferable to use a resist material having excellent adhesion and insulating properties. For these, the same resist material may be used. Alternatively, a resist material having excellent adhesion and a resist material having excellent insulating properties may be stacked to have a structure of two or more layers. Each layer has a thickness of about several μm to several tens of μm. For example, as the interlayer insulating layer 25, three layers of resist materials can be laminated to a thickness of about 50 μm.

第1電極21、第2電極22、第1グランドパターン31、第2グランドパターン32、配線パターン6、の厚さは、例えば、数μm〜数十μm程度である。配線パターン6の線幅は、例えば、0.1mm程度である。   The thicknesses of the first electrode 21, the second electrode 22, the first ground pattern 31, the second ground pattern 32, and the wiring pattern 6 are, for example, about several μm to several tens of μm. The line width of the wiring pattern 6 is, for example, about 0.1 mm.

本実施形態では、第1材料61からなる第1グランドパターン31は、カーボンペーストを導電インク材料として印刷することで形成される。カーボンペーストは、比較的安価な導電材料であり、大面積に塗布する場合に好適である。また、劣化が少なく、長期信頼性に優れている。カーボンペーストは、カーボンブラック、カーボンファイバー、カーボンナノチューブなどの微小なカーボンフィラーが溶融状態のバインダー樹脂内に混入されている。カーボンフィラーは、導電性、印刷性などの必要に応じて単独、または2種類以上混合し、粒径の異なるものを併せて用いることができる。導電インク材料としてカーボンペーストを電極の形状に応じてスクリーン印刷し、乾燥硬化させまたは加熱硬化させる。   In the present embodiment, the first ground pattern 31 made of the first material 61 is formed by printing carbon paste as a conductive ink material. Carbon paste is a relatively inexpensive conductive material and is suitable for application over a large area. Moreover, there is little deterioration and it is excellent in long-term reliability. In the carbon paste, fine carbon fillers such as carbon black, carbon fibers, and carbon nanotubes are mixed in a molten binder resin. The carbon filler can be used alone or in combination of two or more as required, such as conductivity and printability, and those having different particle diameters can be used together. A carbon paste as a conductive ink material is screen-printed according to the shape of the electrode, dried and cured, or heat-cured.

第1材料61からなる第1グランドパターン31は、導電インク材料を印刷して硬化させ形成されたものであるので、蒸着等の方法に比べて、低コストである。また、蒸着等の方法に比べて、製造が容易である。第1材料61の厚さが10μm程度のとき、1kΩ程度の抵抗値が得られる。   Since the first ground pattern 31 made of the first material 61 is formed by printing and curing a conductive ink material, it is less expensive than a method such as vapor deposition. In addition, it is easier to manufacture than methods such as vapor deposition. When the thickness of the first material 61 is about 10 μm, a resistance value of about 1 kΩ is obtained.

本実施形態では、第1電極21、第2電極22、第2グランドパターン32、及び配線パターン6は、銀を含む第2材料62で形成されている。第2材料62は、導電インク材料として、溶融状態のバインダー樹脂に粉状の銀フィラーが含まれた銀ペーストを使用し、スクリーン印刷で電極層のパターンを形成し、乾燥硬化させまたは加熱硬化させる。銀ペーストは比較的高価な導電材料であるが、導電率が高く、且つ長期信頼性に優れている。第2材料62の厚さが10μm程度のとき、0.1Ω程度の抵抗値が得られる。また、スルーホール充填材65、66にも、同様の導電材料が用いられる。   In the present embodiment, the first electrode 21, the second electrode 22, the second ground pattern 32, and the wiring pattern 6 are formed of a second material 62 containing silver. The second material 62 uses a silver paste in which a powdery silver filler is contained in a molten binder resin as a conductive ink material, forms a pattern of an electrode layer by screen printing, and is cured by drying or heating. . Silver paste is a relatively expensive conductive material, but has high conductivity and excellent long-term reliability. When the thickness of the second material 62 is about 10 μm, a resistance value of about 0.1Ω is obtained. The same conductive material is also used for the through-hole fillers 65 and 66.

第2材料62からなる第2グランドパターン32は、導電インク材料を印刷して硬化させて形成されたものであるので、蒸着等の成膜やフォトリソグラフィーを用いたパターン形成の方法に比べて、製造が容易である。また、蒸着等の方法に比べて、材料の使用効率を向上できるので、より低コスト化が可能である。   Since the second ground pattern 32 made of the second material 62 is formed by printing and curing a conductive ink material, compared with a film formation method such as vapor deposition or a pattern formation method using photolithography, Easy to manufacture. In addition, since the use efficiency of the material can be improved as compared with a method such as vapor deposition, the cost can be further reduced.

第1電極21及び第2電極22は、線幅は細いが低抵抗の配線材料と、所定の面積に形成される積層材料と、を組み合わせて形成したものであってもよい。例えば、線幅は細いが低抵抗の配線材料には、配線パターン6と同じ銀ペーストを導電インク材料として用いることができる。所定の面積に形成される積層材料には、第1グランドパターン31と同じカーボンペーストを導電インク材料として用いることができる。   The first electrode 21 and the second electrode 22 may be formed by combining a wiring material having a thin line width but a low resistance and a laminated material formed in a predetermined area. For example, the same silver paste as the wiring pattern 6 can be used as the conductive ink material for the wiring material having a small line width but low resistance. The same carbon paste as the first ground pattern 31 can be used as the conductive ink material for the laminated material formed in a predetermined area.

以下、本実施形態としたことによる効果について説明する。   Hereinafter, the effect by having set it as this embodiment is demonstrated.

本実施形態の静電容量式入力装置1において、基板の他方の面に敷設されたグランドパターン3は、第1グランドパターン31が基板の一方の面に敷設された電極パターン2に平面視で重なる領域2Bに亘って形成され、第2グランドパターン32が電極パターン2に平面視で重なる領域2Bを囲む枠状に形成される。そして、第2グランドパターン32が第1グランドパターン31に接触しているので、第2グランドパターン32によって、グランドパターン3の抵抗値を低くすることができる。こうすれば、第1材料61には、導電率の低い材料を用いることができる。このため、第1材料61には導電率の低い材料を用いても、グランドパターン3の抵抗値を低くすることができるので、感度のバラツキを抑えることができる。さらに、導電率の高い第2材料62が高コストであっても、枠状の第2グランドパターン32を形成するための使用量は少ないので、グランドパターン3全体のコストは少なくてすむ。   In the capacitive input device 1 of this embodiment, the ground pattern 3 laid on the other surface of the substrate overlaps the electrode pattern 2 with the first ground pattern 31 laid on one surface of the substrate in plan view. The second ground pattern 32 is formed in a frame shape surrounding the region 2B that overlaps the electrode pattern 2 in plan view. Since the second ground pattern 32 is in contact with the first ground pattern 31, the resistance value of the ground pattern 3 can be lowered by the second ground pattern 32. In this way, a material with low conductivity can be used for the first material 61. For this reason, even if a material with low electrical conductivity is used for the first material 61, the resistance value of the ground pattern 3 can be lowered, so that variations in sensitivity can be suppressed. Furthermore, even if the second material 62 having a high conductivity is expensive, the amount of the ground pattern 3 as a whole can be reduced because the amount used to form the frame-shaped second ground pattern 32 is small.

本実施形態の静電容量式入力装置1において、第2材料62によって形成される配線パターン6と第2グランドパターン32とを同一工程にすることができる。こうすれば、配線パターン6と第2グランドパターン32とを別々に形成する場合に比べて、工程が削減できる。   In the capacitive input device 1 of the present embodiment, the wiring pattern 6 formed of the second material 62 and the second ground pattern 32 can be made in the same process. In this way, the number of steps can be reduced compared to the case where the wiring pattern 6 and the second ground pattern 32 are formed separately.

本実施形態の静電容量式入力装置1において、第1材料61は、カーボンを含む導電材料なので、低コストである。このため、第1グランドパターン31の面積が大きくても、グランドパターン3のコストは少なくてすむ。   In the capacitance-type input device 1 according to the present embodiment, the first material 61 is a conductive material containing carbon, so that the cost is low. For this reason, even if the area of the first ground pattern 31 is large, the cost of the ground pattern 3 can be reduced.

本実施形態の静電容量式入力装置1において、第2材料62は、銀を含む導電材料なので、導電率が高い。これにより、枠状の第2グランドパターン32を細く形成しても、グランドパターン3の抵抗値を低くすることができる。例えば、第2グランドパターン32を配線パターン6と同じ導電率が高い材料にすれば、第2グランドパターン32の線幅を細くすることができるとともに、配線パターン6と第2グランドパターン32とを一括形成することができる。   In the capacitance-type input device 1 of the present embodiment, the second material 62 is a conductive material containing silver, and therefore has high conductivity. Thereby, even if the frame-shaped second ground pattern 32 is formed thin, the resistance value of the ground pattern 3 can be lowered. For example, if the second ground pattern 32 is made of a material having the same conductivity as that of the wiring pattern 6, the line width of the second ground pattern 32 can be reduced, and the wiring pattern 6 and the second ground pattern 32 can be combined. Can be formed.

本実施形態の静電容量式入力装置1において、第1材料61からなる第1グランドパターン31は、導電インク材料を印刷して硬化させて形成されたものであるので、蒸着等の方法に比べて、低コストである。また、蒸着等の方法に比べて、製造が容易である。   In the capacitive input device 1 of the present embodiment, the first ground pattern 31 made of the first material 61 is formed by printing and curing a conductive ink material, so that it is compared with a method such as vapor deposition. And low cost. In addition, it is easier to manufacture than methods such as vapor deposition.

本実施形態の静電容量式入力装置1において、第2材料62からなる第2グランドパターン32は、導電インク材料を印刷して硬化させて形成されたものであるので、蒸着等の成膜やフォトリソグラフィーを用いたパターン形成の方法に比べて、製造が容易である。また、蒸着等の方法に比べて、材料の使用効率を向上できるので、より低コスト化が可能である。   In the capacitive input device 1 of the present embodiment, the second ground pattern 32 made of the second material 62 is formed by printing and curing a conductive ink material. Manufacture is easy compared with the pattern formation method using photolithography. In addition, since the use efficiency of the material can be improved as compared with a method such as vapor deposition, the cost can be further reduced.

以上のように、本発明の実施形態の静電容量式入力装置1を具体的に説明したが、本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。例えば次のように変形して実施することができ、これらの実施形態も本発明の技術的範囲に属する。   As described above, the capacitance-type input device 1 according to the embodiment of the present invention has been specifically described. However, the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the scope of the invention. Can be implemented. For example, the present invention can be modified as follows, and these embodiments also belong to the technical scope of the present invention.

(1)本実施形態において、第1グランドパターン31は基板10の他方の面の全面に形成されているが、第2グランドパターン32と重なる位置からさらに外側に広がっていなくても構わない。第2グランドパターン32は電極パターン2に平面視で重なる領域2Bより外周側であれば、離れた位置であってもよい。なお、第2材料62の使用量をできるだけ減らすためには、電極パターン2に平面視で重なる領域2Bに近い位置であることが好ましい。   (1) In the present embodiment, the first ground pattern 31 is formed on the entire other surface of the substrate 10. However, the first ground pattern 31 may not extend further from the position overlapping the second ground pattern 32. As long as the second ground pattern 32 is on the outer peripheral side of the region 2B that overlaps the electrode pattern 2 in plan view, the second ground pattern 32 may be located at a distance. In addition, in order to reduce the usage-amount of the 2nd material 62 as much as possible, it is preferable that it is a position near the area | region 2B which overlaps with the electrode pattern 2 by planar view.

(2)本実施形態において、第2グランドパターン32を形成する第2材料62は、第1材料61より導電率が高く、配線パターン6に使用する導電材料よりも導電率が低い材料であってもよい。配線パターン6と一括形成することはできないが、グランドパターン3としての必要な導電率であれば、配線パターン6に使用する導電材料よりも導電率が低くても構わない。   (2) In the present embodiment, the second material 62 forming the second ground pattern 32 has a higher conductivity than the first material 61 and a lower conductivity than the conductive material used for the wiring pattern 6. Also good. Although it cannot be formed together with the wiring pattern 6, the conductivity may be lower than that of the conductive material used for the wiring pattern 6 as long as it has a necessary conductivity as the ground pattern 3.

(3)本実施形態において、操作面を平面として図示しているが、曲面を有する操作面であってもよい。   (3) In the present embodiment, the operation surface is illustrated as a plane, but may be an operation surface having a curved surface.

1 静電容量式入力装置
2 電極パターン
3 グランドパターン
4 絶縁層
4a 開口部
6 配線パターン
7 回路部
8 保護層
10 基板
15、16、17 スルーホール
21 第1電極
22 第2電極
25 層間絶縁層
26 ガードリングパターン
31 第1グランドパターン
31a 開口部
32 第2グランドパターン
32a グランド配線
32b パッド部
61 第1材料
62 第2材料
65、66 スルーホール充填材
71 回路基板
72 ICパッケージ
73 コネクタ
DESCRIPTION OF SYMBOLS 1 Capacitance type input device 2 Electrode pattern 3 Ground pattern 4 Insulating layer 4a Opening part 6 Wiring pattern 7 Circuit part 8 Protective layer 10 Substrate 15, 16, 17 Through-hole 21 1st electrode 22 2nd electrode 25 Interlayer insulating layer 26 Guard ring pattern 31 First ground pattern 31a Opening 32 Second ground pattern 32a Ground wiring 32b Pad 61 First material 62 Second material 65, 66 Through-hole filler 71 Circuit board 72 IC package 73 Connector

Claims (6)

基板と、
前記基板の一方の面に敷設された電極パターンと、
前記基板の他方の面に敷設されたグランドパターンと、を備えた静電容量式入力装置であって、
前記グランドパターンは、第1材料からなる第1グランドパターンと、前記第1材料より導電率の高い第2材料からなる第2グランドパターンと、を有し、
前記第1グランドパターンが、前記電極パターンに平面視で重なる領域に亘って形成されるとともに、
前記第2グランドパターンが、前記第1グランドパターンに接触した状態で、前記電極パターンに平面視で重なる領域を囲むように形成されていることを特徴とする静電容量式入力装置。
A substrate,
An electrode pattern laid on one side of the substrate;
A capacitance pattern input device comprising a ground pattern laid on the other surface of the substrate,
The ground pattern includes a first ground pattern made of a first material and a second ground pattern made of a second material having a higher conductivity than the first material,
The first ground pattern is formed over a region overlapping the electrode pattern in plan view,
The capacitance-type input device, wherein the second ground pattern is formed so as to surround a region overlapping the electrode pattern in a plan view in a state where the second ground pattern is in contact with the first ground pattern.
前記基板の他方の面には、前記第1グランドパターンの少なくとも一部に積層された絶縁層と、前記絶縁層の他方の側に敷設され前記電極パターンに電気的に接続された配線パターンと、を有し、
前記配線パターンは、前記第2グランドパターンを形成するための前記第2材料によって一括形成されていることを特徴とする請求項1に記載の静電容量式入力装置。
On the other surface of the substrate, an insulating layer stacked on at least a part of the first ground pattern, a wiring pattern laid on the other side of the insulating layer and electrically connected to the electrode pattern, Have
The capacitance type input device according to claim 1, wherein the wiring pattern is collectively formed of the second material for forming the second ground pattern.
前記第1材料は、カーボンを含む導電材料であることを特徴とする請求項1または請求項2に記載の静電容量式入力装置。   The capacitance-type input device according to claim 1, wherein the first material is a conductive material containing carbon. 前記第2材料は、銀を含む導電材料であることを特徴とする請求項1乃至請求項3のいずれかに記載の静電容量式入力装置。   4. The capacitive input device according to claim 1, wherein the second material is a conductive material containing silver. 5. 前記第1グランドパターンが印刷によって形成されていることを特徴とする請求項1乃至請求項4のいずれかに記載の静電容量式入力装置。   The capacitance type input device according to claim 1, wherein the first ground pattern is formed by printing. 前記第2グランドパターンが印刷によって形成されていることを特徴とする請求項1乃至請求項5のいずれかに記載の静電容量式入力装置。
6. The capacitive input device according to claim 1, wherein the second ground pattern is formed by printing.
JP2013029916A 2013-02-19 2013-02-19 Capacitive input device Active JP6161189B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013029916A JP6161189B2 (en) 2013-02-19 2013-02-19 Capacitive input device
CN201410016199.7A CN103995629A (en) 2013-02-19 2014-01-14 Static capacitor input typed device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013029916A JP6161189B2 (en) 2013-02-19 2013-02-19 Capacitive input device

Publications (2)

Publication Number Publication Date
JP2014160316A true JP2014160316A (en) 2014-09-04
JP6161189B2 JP6161189B2 (en) 2017-07-12

Family

ID=51309814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013029916A Active JP6161189B2 (en) 2013-02-19 2013-02-19 Capacitive input device

Country Status (2)

Country Link
JP (1) JP6161189B2 (en)
CN (1) CN103995629A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204256A (en) * 2018-05-23 2019-11-28 株式会社ユーシン Input device and method for manufacturing the input device

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103349A (en) * 1995-10-27 1998-01-06 O 2 Micro Inc Touch pad digital computer positioning device and operating method therefor
JPH10325967A (en) * 1997-03-27 1998-12-08 Toshiba Electron Eng Corp Liquid crystal display device and its manufacture
JP2000181612A (en) * 1998-12-16 2000-06-30 Fujitsu Takamisawa Component Ltd Coordinate input device
JP2009086184A (en) * 2007-09-28 2009-04-23 Casio Comput Co Ltd Liquid crystal display device with touch panel
JP2010212523A (en) * 2009-03-11 2010-09-24 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same, and optical semiconductor device
JP2010219425A (en) * 2009-03-18 2010-09-30 Toshiba Corp Semiconductor device
JP2010218535A (en) * 2009-02-20 2010-09-30 Alps Electric Co Ltd Capacitance type input device
JP2011048805A (en) * 2009-08-27 2011-03-10 Samsung Mobile Display Co Ltd Touch screen panel and method for manufacturing the same
US20110248938A1 (en) * 2010-04-12 2011-10-13 Samsung Mobile Display Co., Ltd. Touch screen panel
JP2011232641A (en) * 2010-04-28 2011-11-17 Toshiba Mobile Display Co Ltd Liquid crystal display device
US20120044662A1 (en) * 2010-08-19 2012-02-23 Jong-Hyuk Kim Display device having touch panel
US20120326992A1 (en) * 2011-06-27 2012-12-27 Silicon Integrated Systems Corp. Touch Panel for Providing a Shield Against Noise

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271311A (en) * 2002-03-18 2003-09-26 Alps Electric Co Ltd Coordinate input device and liquid crystal display device using the same
JP4163054B2 (en) * 2003-06-23 2008-10-08 アルプス電気株式会社 Input device
JP2005030901A (en) * 2003-07-11 2005-02-03 Alps Electric Co Ltd Capacitive sensor
JP5486860B2 (en) * 2009-07-09 2014-05-07 アルプス電気株式会社 Input device
KR101140920B1 (en) * 2010-04-21 2012-05-03 삼성전기주식회사 Display Device Heaving Capacitive Touch Screen
JP2011248439A (en) * 2010-05-24 2011-12-08 Omron Corp Capacitance type input device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103349A (en) * 1995-10-27 1998-01-06 O 2 Micro Inc Touch pad digital computer positioning device and operating method therefor
JPH10325967A (en) * 1997-03-27 1998-12-08 Toshiba Electron Eng Corp Liquid crystal display device and its manufacture
JP2000181612A (en) * 1998-12-16 2000-06-30 Fujitsu Takamisawa Component Ltd Coordinate input device
JP2009086184A (en) * 2007-09-28 2009-04-23 Casio Comput Co Ltd Liquid crystal display device with touch panel
JP2010218535A (en) * 2009-02-20 2010-09-30 Alps Electric Co Ltd Capacitance type input device
JP2010212523A (en) * 2009-03-11 2010-09-24 Mitsubishi Electric Corp Semiconductor device and manufacturing method of the same, and optical semiconductor device
JP2010219425A (en) * 2009-03-18 2010-09-30 Toshiba Corp Semiconductor device
JP2011048805A (en) * 2009-08-27 2011-03-10 Samsung Mobile Display Co Ltd Touch screen panel and method for manufacturing the same
US20110248938A1 (en) * 2010-04-12 2011-10-13 Samsung Mobile Display Co., Ltd. Touch screen panel
JP2011232641A (en) * 2010-04-28 2011-11-17 Toshiba Mobile Display Co Ltd Liquid crystal display device
US20120044662A1 (en) * 2010-08-19 2012-02-23 Jong-Hyuk Kim Display device having touch panel
US20120326992A1 (en) * 2011-06-27 2012-12-27 Silicon Integrated Systems Corp. Touch Panel for Providing a Shield Against Noise

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019204256A (en) * 2018-05-23 2019-11-28 株式会社ユーシン Input device and method for manufacturing the input device
JP7077511B2 (en) 2018-05-23 2022-05-31 株式会社ユーシン Input device and manufacturing method of the input device

Also Published As

Publication number Publication date
CN103995629A (en) 2014-08-20
JP6161189B2 (en) 2017-07-12

Similar Documents

Publication Publication Date Title
US8829926B2 (en) Transparent proximity sensor
JP5981271B2 (en) Voltage measuring sensor and voltage measuring device
US20140326079A1 (en) Capacitance type sensor
JP5518629B2 (en) Input device
JP6195275B2 (en) Input device and method for manufacturing input device
JP5882962B2 (en) Input device
JP2010049618A (en) Capacitive sensor
JPWO2015037171A1 (en) Sensor device, input device and electronic apparatus
KR20150103612A (en) Digitizer
CN102591539B (en) Detection sensor and manufacture method, indication body position detecting device
US20100295818A1 (en) Capacitive touch panel
JP2014164327A (en) Touch sensor, touch panel, and display device
JP3690927B2 (en) Multilayer substrate and data input device using the same
JP2016018284A (en) Method for manufacturing input device
JP6161189B2 (en) Capacitive input device
JP2007324088A (en) Capacitance detector device
JP5639509B2 (en) Capacitive input device
JP2013097457A (en) Sensor sheet
JP5615211B2 (en) Capacitive input device
KR102131192B1 (en) Touch window and display with the same
JP2015011492A (en) Input device and manufacturing method therefor
KR20120009181A (en) Touch panel and method for manufacturing the same
JP6297745B2 (en) WIRING BOARD, WIRING BOARD MANUFACTURING METHOD, AND CAPACITANCE SENSOR HAVING WIRING BOARD
KR101381691B1 (en) Touch screen panel having sensing electrode of fine metal line
KR20150104852A (en) Touch window and display with the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170612

R151 Written notification of patent or utility model registration

Ref document number: 6161189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350