JP2014143653A - 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム - Google Patents
位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム Download PDFInfo
- Publication number
- JP2014143653A JP2014143653A JP2013012329A JP2013012329A JP2014143653A JP 2014143653 A JP2014143653 A JP 2014143653A JP 2013012329 A JP2013012329 A JP 2013012329A JP 2013012329 A JP2013012329 A JP 2013012329A JP 2014143653 A JP2014143653 A JP 2014143653A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- jitter
- packet
- time signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】位相同期回路Aは、入力された時刻信号のパケットジッタの有無を判断する位相監視手段A1と、時刻信号からパケットジッタを除去するジッタ除去手段A2と、時刻信号からパケットワンダを除去するワンダ除去手段A3と、を備えると共に、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号をジッタ除去手段に通してからワンダ除去手段に通し、入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接ワンダ除去手段に通す信号切り替え手段A4を有する。
【選択図】図1
Description
以下、本発明の基本形態の構成について添付図1に基づいて説明する。
最初に、基本形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
基本形態に係る位相同期回路Aは、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であり、入力された時刻信号のパケットジッタの有無を判断する位相監視手段A1と、時刻信号からパケットジッタを除去するジッタ除去手段A2と、時刻信号からパケットワンダを除去するワンダ除去手段A3と、を備えると共に、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号をジッタ除去手段に通してからワンダ除去手段に通し、入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接ワンダ除去手段に通す信号切り替え手段A4を有するという構成である。
これら各手段のより詳細な構成は、次の実施形態として説明する。
続いて、本発明の実施形態の構成について添付図2〜4に基づいて説明する。
最初に、本実施形態の基本的な内容について説明し、その後でより具体的な内容について説明する。
本実施形態に係る位相同期装置(ディジタルPLL部30)は、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であり、入力された時刻信号のパケットジッタの有無を判断する位相監視手段(1pps位相監視手段31)と、時刻信号からパケットジッタを除去するジッタ除去手段33と、時刻信号からパケットワンダを除去するワンダ除去手段34と、を備えると共に、入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号をジッタ除去手段に通してからワンダ除去手段に通し、入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接ワンダ除去手段に通す信号切り替え手段(1pps信号切替手段32)を有する。
以下、これをより詳細に説明する。
次に、このディジタルPLL部30の動作について説明する。
IEEE1588v2プロトコル部10から出力された1pps信号が1pps位相監視手段31に入力されると、この1pps位相監視手段31は、サンプリングクロック逓倍部33jからのサンプリングクロック信号を基準として、1pps信号のジッタの有無を検出して、その検出結果に応じて1pps信号切替手段32を切り替える。より具体的には、任意のμs時間内の1pps信号の揺らぎが閾値以上であればジッタがある、閾値以下であればジッタがないと判断する。また、1pps位相監視手段31は後述のジッタ振幅情報をスリップウィンドウ監視部33bに対して出力する。
図7は、図4に示したディジタルPLL部30の動作について示すフローチャートである。IEEE1588v2プロトコル部10から1pps信号が入力されると(ステップS201)、まず1pps位相監視手段31がその1pps信号を監視して、パケットジッタの有無について判断する(ステップS202)。その判断結果は、1pps信号切替手段32に出力される。
次に、上記の実施形態の全体的な動作について説明する。
本実施形態に係る時刻同期方法は、入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、入力された時刻信号のパケットジッタの有無を位相監視手段が判断し(図7・ステップS201〜202)、入力された時刻信号にパケットジッタがあると判断された場合に信号切り替え手段が当該時刻信号をジッタ除去手段に通してパケットジッタを除去してからワンダ除去手段に通してパケットワンダを除去し(図7・ステップS203〜204)、入力された時刻信号にパケットジッタがないと判断された場合に信号切り替え手段が当該時刻信号を直接ワンダ除去手段に通してパケットワンダを除去する(図7・ステップS204)。
この動作により、本実施形態は以下のような効果を奏する。
前記入力された時刻信号のパケットジッタの有無を判断する位相監視手段と、
前記時刻信号からパケットジッタを除去するジッタ除去手段と、
前記時刻信号からパケットワンダを除去するワンダ除去手段と、を備えると共に、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号を前記ジッタ除去手段に通してから前記ワンダ除去手段に通し、前記入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接前記ワンダ除去手段に通す信号切り替え手段とを有すること、
を特徴とする位相同期回路。
前記入力された時刻信号をより高い周波数に変換する逓倍処理を行う逓倍部と、
前記逓倍処理をされた時刻信号を積分する完全積分器と、
積分された前記時刻信号をアナログ信号に変換するD/Aコンバータと、
前記アナログ信号から周波数信号を生成する水晶発振器と、
生成された前記周波数信号を分周して元の前記時刻信号と同一周波数の信号を生成する分周器とを有すること、
を特徴とする付記1に記載の位相同期回路。
前記逓倍部および前記分周器から出力される時刻信号の位相を比較してサイクルスリップを検出する位相比較部と、
前記サイクルスリップが検出された場合に、検出された位相比較データが所定の範囲を超えた分を強制的に当該所定の範囲に戻す位相立て直し処理を行うスリップウィンドウ監視部とを有すること、
を特徴とする付記2に記載の位相同期回路。
生成された前記周波数信号を分周して前記位相比較部に出力する第一段と、
前記第一段の出力信号をさらに分周して元の前記時刻信号と同一周波数とする第二段とからなること、
を特徴とする付記2に記載の位相同期回路。
前記水晶発振器から出力される時刻信号に逓倍処理を行って前記位相監視手段、前記逓倍部、および前記位相比較部の動作用クロック信号として出力するサンプリングクロック逓倍部を有すること、
を特徴とする付記3に記載の位相同期回路。
前記完全積分器の位相情報を保持するホールドオーバ部と、
外部からのホールドオーバ制御信号に基づいて前記完全積分器および前記ホールドオーバ部のいずれからの出力信号を前記D/Aコンバータに通すかを切り替える選択部とを有すること、
を特徴とする付記2に記載の位相同期回路。
特定の通信プロトコルに従って通信パケットを受信し、これに従って前記時刻信号を生成するパケット受信部と、
前記受信パケットを常時監視し、シンク(Sync)メッセージが当該受信パケットに含まれているか否かを検出するパケット検出部と、
前記シンク(Sync)メッセージに従って前記時刻信号から周波数揺らぎ成分を除去する位相同期回路と、
を備えると共に、
前記位相同期回路が付記1ないし付記7のうちいずれか1項に記載の位相同期回路であること、を特徴とする時刻同期装置。
前記パケット検出部が前記受信パケットに含まれるシンク(Sync)メッセージの有無に応じて前記位相同期回路の前記ホールドオーバ機能の動作を制御すること、
を特徴とする付記8に記載の時刻同期装置。
前記入力された時刻信号のパケットジッタの有無を位相監視手段が判断し、
前記入力された時刻信号にパケットジッタがあると判断された場合に信号切り替え手段が当該時刻信号をジッタ除去手段に通してパケットジッタを除去してからワンダ除去手段に通してパケットワンダを除去し、
前記入力された時刻信号にパケットジッタがないと判断された場合に前記信号切り替え手段が当該時刻信号を直接前記ワンダ除去手段に通してパケットワンダを除去すること、
を特徴とする位相同期方法。
前記位相同期回路が備えるプロセッサに、
前記入力された時刻信号のパケットジッタの有無を判断する手順、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号のパケットジッタを除去してからパケットワンダを除去する手順、
および前記入力された時刻信号にパケットジッタがないと判断された場合に直接当該時刻信号のパケットワンダを除去するする手順を実行させること、
を特徴とする位相同期プログラム。
A1 位相監視手段
A2、33 ジッタ除去手段
A3、34 ワンダ除去手段
A4 信号切り替え手段
1 時刻同期装置
10 IEEE1588v2プロトコル部
20 IEEE1588v2パケット検出部
30 ディジタルPLL部
33a、34a 位相比較部
33b、34b スリップウィンドウ監視部
33c、34c ディジタルアンプ部
33d、34d 完全積分器
33e、34e ホールドオーバ部
33f、34f 選択部
33g、34g D/Aコンバータ部
33h VC−TCXO部
33i 8kHz分周器
33j、34j サンプリングクロック逓倍部
33k 1pps分周器
33l 逓倍部
34h VC−OCXO部
34i 1Hz分周器
100 無線通信システム
110 マスタ装置
120、130 スレーブ装置
140 パケット通信網
Claims (10)
- 入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路であって、
前記入力された時刻信号のパケットジッタの有無を判断する位相監視手段と、
前記時刻信号からパケットジッタを除去するジッタ除去手段と、
前記時刻信号からパケットワンダを除去するワンダ除去手段と、を備えると共に、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号を前記ジッタ除去手段に通してから前記ワンダ除去手段に通し、前記入力された時刻信号にパケットジッタがないと判断された場合に当該時刻信号を直接前記ワンダ除去手段に通す信号切り替え手段とを有すること、
を特徴とする位相同期回路。 - 前記ジッタ除去手段が、
前記入力された時刻信号をより高い周波数に変換する逓倍処理を行う逓倍部と、
前記逓倍処理をされた時刻信号を積分する完全積分器と、
積分された前記時刻信号をアナログ信号に変換するD/Aコンバータと、
前記アナログ信号から周波数信号を生成する水晶発振器と、
生成された前記周波数信号を分周して元の前記時刻信号と同一周波数の信号を生成する分周器とを有すること、
を特徴とする請求項1に記載の位相同期回路。 - 前記ジッタ除去手段が、
前記逓倍部および前記分周器から出力される時刻信号の位相を比較してサイクルスリップを検出する位相比較部と、
前記サイクルスリップが検出された場合に、検出された位相比較データが所定の範囲を超えた分を強制的に当該所定の範囲に戻す位相立て直し処理を行うスリップウィンドウ監視部とを有すること、
を特徴とする請求項2に記載の位相同期回路。 - 前記ジッタ除去手段の前記分周器が、
生成された前記周波数信号を分周して前記位相比較部に出力する第一段と、
前記第一段の出力信号をさらに分周して元の前記時刻信号と同一周波数とする第二段とからなること、
を特徴とする請求項2に記載の位相同期回路。 - 前記ジッタ除去手段の前記スリップウィンドウ監視部が、前記位相監視手段から出力されるジッタ振幅情報に基づいて前記位相立て直し処理を行うものであること、を特徴とする請求項3に記載の位相同期回路。
- 前記ジッタ除去手段が、
前記水晶発振器から出力される時刻信号に逓倍処理を行って前記位相監視手段、前記逓倍部、および前記位相比較部の動作用クロック信号として出力するサンプリングクロック逓倍部を有すること、
を特徴とする請求項3に記載の位相同期回路。 - 前記ジッタ除去手段が、
前記完全積分器の位相情報を保持するホールドオーバ部と、
外部からのホールドオーバ制御信号に基づいて前記完全積分器および前記ホールドオーバ部のいずれからの出力信号を前記D/Aコンバータに通すかを切り替える選択部とを有すること、
を特徴とする請求項2に記載の位相同期回路。 - 外部から受信するクロック信号および受信パケットに応じて時刻信号を生成し、複数拠点間の周波数タイミングを同期させる時刻同期装置であって、
特定の通信プロトコルに従って通信パケットを受信し、これに従って前記時刻信号を生成するパケット受信部と、
前記受信パケットを常時監視し、シンク(Sync)メッセージが当該受信パケットに含まれているか否かを検出するパケット検出部と、
前記シンク(Sync)メッセージに従って前記時刻信号から周波数揺らぎ成分を除去する位相同期回路と、
を備えると共に、
前記位相同期回路が請求項1ないし請求項7のうちいずれか1項に記載の位相同期回路であること、を特徴とする時刻同期装置。 - 入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、
前記入力された時刻信号のパケットジッタの有無を位相監視手段が判断し、
前記入力された時刻信号にパケットジッタがあると判断された場合に信号切り替え手段が当該時刻信号をジッタ除去手段に通してパケットジッタを除去してからワンダ除去手段に通してパケットワンダを除去し、
前記入力された時刻信号にパケットジッタがないと判断された場合に前記信号切り替え手段が当該時刻信号を直接前記ワンダ除去手段に通してパケットワンダを除去すること、
を特徴とする位相同期方法。 - 入力された時刻信号から周波数揺らぎ成分を除去して出力する位相同期回路にあって、
前記位相同期回路が備えるプロセッサに、
前記入力された時刻信号のパケットジッタの有無を判断する手順、
前記入力された時刻信号にパケットジッタがあると判断された場合に当該時刻信号のパケットジッタを除去してからパケットワンダを除去する手順、
および前記入力された時刻信号にパケットジッタがないと判断された場合に直接当該時刻信号のパケットワンダを除去するする手順を実行させること、
を特徴とする位相同期プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012329A JP6052877B2 (ja) | 2013-01-25 | 2013-01-25 | 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013012329A JP6052877B2 (ja) | 2013-01-25 | 2013-01-25 | 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014143653A true JP2014143653A (ja) | 2014-08-07 |
JP6052877B2 JP6052877B2 (ja) | 2016-12-27 |
Family
ID=51424592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013012329A Active JP6052877B2 (ja) | 2013-01-25 | 2013-01-25 | 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6052877B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10187074B2 (en) | 2015-12-25 | 2019-01-22 | Seiko Epson Corporation | Timing signal generation device, electronic device, and moving object |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076888A (ja) * | 2000-09-05 | 2002-03-15 | Toyo Commun Equip Co Ltd | ディジタルプロセッシング位相同期ループ回路 |
WO2010110184A1 (ja) * | 2009-03-23 | 2010-09-30 | 日本電気株式会社 | 回路、制御システム、制御方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2010232845A (ja) * | 2009-03-26 | 2010-10-14 | Sony Corp | 受信装置および受信装置の時刻修正方法 |
US20110309864A1 (en) * | 2009-03-10 | 2011-12-22 | Allen-Vanguard Corporation | Apparatus and Method for Generating a Timing Signal |
-
2013
- 2013-01-25 JP JP2013012329A patent/JP6052877B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002076888A (ja) * | 2000-09-05 | 2002-03-15 | Toyo Commun Equip Co Ltd | ディジタルプロセッシング位相同期ループ回路 |
US20110309864A1 (en) * | 2009-03-10 | 2011-12-22 | Allen-Vanguard Corporation | Apparatus and Method for Generating a Timing Signal |
WO2010110184A1 (ja) * | 2009-03-23 | 2010-09-30 | 日本電気株式会社 | 回路、制御システム、制御方法及びプログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2010232845A (ja) * | 2009-03-26 | 2010-10-14 | Sony Corp | 受信装置および受信装置の時刻修正方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10187074B2 (en) | 2015-12-25 | 2019-01-22 | Seiko Epson Corporation | Timing signal generation device, electronic device, and moving object |
Also Published As
Publication number | Publication date |
---|---|
JP6052877B2 (ja) | 2016-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6664438B2 (ja) | クロック同期および周波数変換のための装置および方法 | |
US10608647B1 (en) | Delay adjustment using frequency estimation | |
KR101754728B1 (ko) | 고속 위상 고정을 위한 장치와 방법 | |
US10057051B2 (en) | Dual path timing wander removal | |
JP4468196B2 (ja) | デジタルpll回路 | |
US9184853B2 (en) | Reception device | |
US8826062B2 (en) | Apparatus for synchronizing a data handover between a first clock domain and a second clock domain through phase synchronization | |
RU2556082C1 (ru) | Устройство синхронизации и способ синхронизации | |
US20210409031A1 (en) | Method for generation of independent clock signals from the same oscillator | |
JP2014187561A (ja) | 受信回路及び半導体集積回路 | |
US10483987B1 (en) | Failsafe clock product using frequency estimation | |
US9660797B2 (en) | Method and apparatus for implementing clock holdover | |
JP5010704B2 (ja) | 局部発振器 | |
WO2022267591A1 (zh) | 时钟切换方法及装置、电子设备和计算机可读存储介质 | |
JP6052877B2 (ja) | 位相同期回路、時刻同期装置、位相同期方法、および位相同期プログラム | |
US10680793B2 (en) | Synchronising devices using clock signal delay comparison | |
JP6198075B2 (ja) | 時刻同期装置、時刻同期方法及び時刻同期プログラム | |
US11088695B2 (en) | Phase-locked loop apparatus and method for clock synchronization | |
JP5270524B2 (ja) | クロック位相同期回路 | |
JP6068031B2 (ja) | 時刻同期装置、時刻同期方法、および時刻同期プログラム | |
JP2003032107A (ja) | 位相同期回路 | |
JP2012244290A (ja) | 位相比較回路 | |
JP2000241524A (ja) | デジタルプロセッシングpll | |
JP2018074312A (ja) | 周波数検出器及びクロックデータリカバリ装置 | |
WO2020075235A1 (ja) | クロック生成装置およびクロック生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161017 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6052877 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |