JP2014116608A - Semiconductor device and display device - Google Patents
Semiconductor device and display device Download PDFInfo
- Publication number
- JP2014116608A JP2014116608A JP2013264744A JP2013264744A JP2014116608A JP 2014116608 A JP2014116608 A JP 2014116608A JP 2013264744 A JP2013264744 A JP 2013264744A JP 2013264744 A JP2013264744 A JP 2013264744A JP 2014116608 A JP2014116608 A JP 2014116608A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- signal line
- gate
- photosensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
技術分野は、フォトセンサおよびその駆動方法に関する。 The technical field relates to a photosensor and a driving method thereof.
タッチパネル内の画素に設けるフォトセンサの回路として、非特許文献1において、図
5に示す2つの構成が提案されている。
As a circuit of a photosensor provided in a pixel in a touch panel, Non-Patent
図5(A)に示すフォトセンサの回路は、第1のトランジスタ501乃至第3のトラン
ジスタ503、フォトダイオード504、保持容量505、高電位線506、リセット信
号線507、低電位線508、読み出し信号線509および出力信号線510から構成さ
れている。
The photosensor circuit illustrated in FIG. 5A includes a
続いて、この回路の動作について説明する。最初にリセット動作として、リセット信号
線507の電位を高電位”H”とし、読み出し信号線509の電位を低電位”L”とする
。すると、第2のトランジスタ502のゲート電位は、高電位線506の電位VDDとな
る。
Next, the operation of this circuit will be described. First, as a reset operation, the potential of the
次に、フォトダイオード動作として、リセット信号線507の電位を低電位”L”とし
、読み出し信号線509の電位を低電位”L”とする。すると、フォトダイオード504
に入射する光の強度に応じて、第2のトランジスタ502のゲート電位は変化する。すな
わち、フォトダイオード504に入射する光が強いほど、第2のトランジスタ502のゲ
ート電位は低電位線508の電位VSSに近づき、フォトダイオード504に入射する光
が弱いほど、第2のトランジスタ502のゲート電位は高電位線506の電位VDDに近
づく。
Next, as a photodiode operation, the potential of the
The gate potential of the
次に、読み出し動作として、リセット信号線507の電位を低電位”L”とし、読み出
し信号線509の電位を高電位”H”とする。すると、第2のトランジスタ502のゲー
ト電位に応じた電位が、出力信号線510に出力される。すなわち、フォトダイオード5
04に入射する光が強いほど、出力信号線510の電位は低くなり、フォトダイオード5
04に入射する光が弱いほど、出力信号線510の電位は高くなる。
Next, as a read operation, the potential of the
The stronger the light incident on 04, the lower the potential of the
As the light incident on 04 becomes weaker, the potential of the
図5(B)に示すフォトセンサの回路は、トランジスタ511、フォトダイオード51
2、保持容量513、高電位線514、読み出し信号線515、リセット信号線516お
よび出力信号線517から構成されている。
A circuit of the photosensor illustrated in FIG. 5B includes a
2, a
続いて、この回路の動作について説明する。最初にリセット動作として、読み出し信号
線515の電位を第1の低電位VSSとし、リセット信号線516の電位を第1の低電位
VSSより高い第2の高電位VDDRとする。すると、トランジスタ511のゲート電位
は、第2の高電位VDDRからフォトダイオード512の順電圧降下Vfを減じた電位(
VDDR−Vf)となる。
Next, the operation of this circuit will be described. First, as a reset operation, the potential of the
VDDR−Vf).
次に、フォトダイオード動作として、読み出し信号線515の電位を第1の低電位VS
Sとし、リセット信号線516の電位を第2の低電位VSSRとする。すると、フォトダ
イオード512に入射する光の強度に応じて、トランジスタ511のゲート電位は変化す
る。すなわち、フォトダイオード512に入射する光が強いほど、トランジスタ511の
ゲート電位は第2の低電位VSSRに近づき、フォトダイオード512に入射する光が弱
いほど、トランジスタ511のゲート電位は(VDDR−Vf)に近づく。
Next, as a photodiode operation, the potential of the
S, and the potential of the
次に、読み出し動作として、読み出し信号線515の電位を第1の高電位VDDとし、
リセット信号線516の電位を第2の低電位VSSRとする。すると、トランジスタ51
1のゲート電位は、保持容量513により、理想的には(VDD−VSS)分だけ上昇し
、トランジスタ511のゲート電位に応じた電位が出力信号線517に出力される。すな
わち、フォトダイオード512に入射する光が強いほど、出力信号線517の電位は低く
なり、フォトダイオード512に入射する光が弱いほど、出力信号線517の電位は高く
なる。
Next, as a read operation, the potential of the
The potential of the
The gate potential of 1 is ideally increased by (VDD−VSS) by the
図5(A)に示すフォトセンサの回路構成は、3つのトランジスタを必要としている。
したがって、タッチパネルの画素に図5(A)に示す回路構成のフォトセンサを設ける場
合には、フォトセンサの面積が増大し、画素の開口率が低下するという問題がある。
The circuit configuration of the photosensor illustrated in FIG. 5A requires three transistors.
Therefore, in the case where the photosensor having the circuit configuration illustrated in FIG. 5A is provided in the pixel of the touch panel, there is a problem in that the area of the photosensor increases and the aperture ratio of the pixel decreases.
また、図5(B)に示すフォトセンサの回路構成は、トランジスタは1つでよいが、第
1の低電位VSS、第2の低電位VSSRおよび第2の高電位VDDRの3つの電位それ
ぞれを、トランジスタ511が非導通となる範囲で設定しなくてはならない。また、読み
出し動作時のトランジスタ511のゲート電位、k×(VDD−VSS)+VSSR乃至
k×(VDD−VSS)+(VDDR−Vf)(k:保持容量713による容量結合の効
率)は、トランジスタ511が導通となる範囲で設定しなくてはならない。したがって、
各種電位の設定が煩雑になるという問題に加え、特に、(VDD−VSS)を大きくする
必要があり、低電圧動作が難しいという問題がある。
In addition, the circuit configuration of the photosensor illustrated in FIG. 5B may include one transistor, but each of the three potentials of the first low potential VSS, the second low potential VSSR, and the second high potential VDDR is used. The
In addition to the problem that the setting of various potentials becomes complicated, in particular, there is a problem that it is necessary to increase (VDD−VSS) and it is difficult to operate at a low voltage.
上記の問題点にかんがみ、画素の開口率の低下を抑え、かつ、低電圧動作が容易である
フォトセンサの提供を課題とする。
In view of the above problems, an object of the present invention is to provide a photosensor that can suppress a decrease in the aperture ratio of a pixel and can easily operate at a low voltage.
フォトセンサは、1つのフォトダイオードと2つのトランジスタとを有し、一方のトラ
ンジスタは、フォトダイオードの生成する電気信号を増幅する機能を有し、もう一方のト
ランジスタは、増幅された電気信号を信号線に出力するか否かを選択する機能を有する。
The photosensor includes one photodiode and two transistors. One transistor has a function of amplifying an electric signal generated by the photodiode, and the other transistor signals an amplified electric signal. It has a function of selecting whether to output to a line.
画素の開口率の低下を抑え、かつ、低電圧動作が容易であるフォトセンサを提供できる
という効果がある。
There is an effect that it is possible to provide a photosensor that suppresses a decrease in the aperture ratio of the pixel and can easily operate at a low voltage.
以下、開示される発明の実施の形態について、図面を用いて説明する。ただし、発明は
以下の説明に限定されず、その発明の趣旨およびその範囲から逸脱することなく、その態
様および詳細をさまざまに変更し得ることは当業者であれば容易に理解される。したがっ
て、発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
Hereinafter, embodiments of the disclosed invention will be described with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that the modes and details can be variously changed without departing from the spirit and scope of the invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.
(実施の形態)
タッチパネルの一構成例について、図2を基に説明する。図2に示すタッチパネル10
0は、画素回路101、表示素子制御回路102およびフォトセンサ制御回路103から
構成される。画素回路101は、行列方向にマトリクス状に配置された複数の画素104
を有する。各々の画素104は、表示素子105およびフォトセンサ106を有する。
(Embodiment)
A configuration example of the touch panel will be described with reference to FIG. Touch panel 10 shown in FIG.
0 includes a
Have Each
表示素子105は、薄膜トランジスタ(Thin Film Transistor:
TFT)、保持容量、液晶層を有する液晶素子などを有する。薄膜トランジスタは、保持
容量への電荷の注入もしくは排出を制御する機能を有する。保持容量は、液晶層に印加す
る電圧に相当する電荷を保持する機能を有する。液晶層に電圧を印加することで偏光方向
が変化することを利用して、液晶層を透過する光の明暗(階調)を作ることで、画像表示
が実現される。液晶層を透過する光には、光源(バックライト)によって液晶表示装置の
裏面から照射される光を用いる。
The
TFT), a storage capacitor, a liquid crystal element having a liquid crystal layer, and the like. The thin film transistor has a function of controlling charge injection or discharge from the storage capacitor. The storage capacitor has a function of holding a charge corresponding to a voltage applied to the liquid crystal layer. Image display is realized by making light and darkness (gradation) of light transmitted through the liquid crystal layer by utilizing the fact that the polarization direction is changed by applying a voltage to the liquid crystal layer. As the light transmitted through the liquid crystal layer, light emitted from the back surface of the liquid crystal display device by a light source (backlight) is used.
カラー画像表示を行う方式として、カラーフィルタ方式があげられる。これは、液晶層
を透過した光がカラーフィルタを通過することで、特定の色(例えば、赤(R)、緑(G
)、青(B))の階調を作る方式である。
As a method for displaying a color image, there is a color filter method. This is because the light transmitted through the liquid crystal layer passes through the color filter, so that a specific color (for example, red (R), green (G
) And blue (B)).
また、カラー画像表示を行う別の方式として、フィールドシーケンシャル方式があげら
れる。これは、バックライトを特定の色(例えば、赤(R)、緑(G)、青(B))の光
源で構成して各色を順次点灯する方式である。フィールドシーケンシャル方式では、各色
の光源が点灯している期間に、液晶層を透過する光の明暗を作ることで、当該色の諧調を
作ることができる。
Another method for displaying a color image is a field sequential method. This is a system in which a backlight is composed of light sources of specific colors (for example, red (R), green (G), and blue (B)), and each color is sequentially lit. In the field sequential method, the tone of the color can be made by making light and darkness of the light transmitted through the liquid crystal layer during the period when the light source of each color is turned on.
以上、表示素子105が液晶素子を有する場合について説明したが、表示素子105は
、発光素子などの他の素子を有していてもよい。発光素子は、電流または電圧によって輝
度が制御される素子であり、具体的には発光ダイオード、OLED(Organic L
ight Emitting Diode)等があげられる。
Although the case where the
light emitting diode).
フォトセンサ106は、フォトダイオードなど、受光することで電気信号を発する機能
を有する素子と、薄膜トランジスタと、を有する。なお、フォトセンサ106が受光する
光は、バックライトからの光が、被検出物に照射された際の反射光を利用する。
The
表示素子制御回路102は、表示素子105を制御するための回路である。表示素子制
御回路102は、表示素子駆動回路107および108から構成される。表示素子駆動回
路107は、ビデオデータ信号線などの信号線(ソース信号線)を介して、表示素子10
5に信号を入力する。表示素子駆動回路108は、走査線(ゲート信号線)を介して表示
素子105に信号を入力する。
The display
A signal is input to 5. The display
走査線側の表示素子駆動回路108は、特定の行に配置された画素104が有する表示
素子105を選択する機能を有する。また、信号線側の表示素子駆動回路107は、選択
された行の画素104が有する表示素子105に任意の電位を与える機能を有する。走査
線側の表示素子駆動回路108により高電位が印加されると、表示素子105における薄
膜トランジスタは導通状態となり、信号線側の表示素子駆動回路107により与えられる
電荷が表示素子105に供給される。
The display
フォトセンサ制御回路103は、フォトセンサ106を制御するための回路である。フ
ォトセンサ制御回路103は、信号線側のフォトセンサ読み出し回路109および走査線
側のフォトセンサ駆動回路110から構成される。走査線側のフォトセンサ駆動回路11
0は、特定の行に配置された画素104が有するフォトセンサ106を選択する機能を有
する。また、信号線側のフォトセンサ読み出し回路109は、選択された行の画素104
が有するフォトセンサ106の出力信号を取り出す機能を有する。
The photo
0 has a function of selecting the
Has a function of taking out an output signal of the photosensor 106 included.
信号線側のフォトセンサ読み出し回路109としては、アナログ信号であるフォトセン
サ106の出力を、OPアンプを用いてアナログ信号のままタッチパネル外部に取り出す
構成、あるいはA/D変換回路を用いてデジタル信号に変換してからタッチパネル外部に
取り出す構成を適用することができる。
As the photo
図1は、画素104の回路図である。画素104は、トランジスタ201、保持容量2
02および液晶素子203を有する表示素子105ならびにフォトダイオード204、ト
ランジスタ205およびトランジスタ206を有するフォトセンサを有する。
FIG. 1 is a circuit diagram of the
02 and a
トランジスタ201は、ゲートがゲート信号線207に、ソースまたはドレインの一方
がビデオデータ信号線210に、ソースまたはドレインの他方が保持容量202の一方の
電極および液晶素子203の一方の電極に、それぞれ電気的に接続されている。保持容量
202の他方の電極および液晶素子203の他方の電極は一定の電位に保たれている。液
晶素子203は、一対の電極と、該一対の電極の間に液晶層を含む素子である。
The
トランジスタ201は、ゲート信号線207に高電位”H”が印加されると、ビデオデ
ータ信号線210の電位を保持容量202および液晶素子203に印加する。保持容量2
02は、当該印加された電位を保持する。液晶素子203は、当該印加された電位により
、光の透過率を変更する。
When the high potential “H” is applied to the
02 holds the applied potential. The
フォトダイオード204は、一方の電極がフォトダイオードリセット信号線208に、
他方の電極がトランジスタ205のゲートに、それぞれ電気的に接続されている。トラン
ジスタ205は、ソースまたはドレインの一方がフォトセンサ基準信号線212に、ソー
スまたはドレインの他方がトランジスタ206のソースまたはドレインの一方に、それぞ
れ電気的に接続されている。トランジスタ206は、ゲートがゲート信号線209に、ソ
ースまたはドレインの他方がフォトセンサ出力信号線211に、それぞれ電気的に接続さ
れている。
One electrode of the photodiode 204 is connected to the photodiode
The other electrode is electrically connected to the gate of the
フォトセンサ106は、構成に必要なトランジスタが2つであり、構成に必要なトラン
ジスタが3つ以上のフォトセンサと比較して、フォトセンサを設けるために必要となる面
積は小さい。したがって、画素の開口率を損なうことなく、画素にフォトセンサを設ける
ことができる。
The
次に、フォトセンサ読み出し回路109における画素1列分のフォトセンサ読み出し回
路の構成について、図3に基づいて説明する。図3において、画素1列分のフォトセンサ
読み出し回路300は、p型TFT301、保持容量302、を有する。また、p型TF
T301のゲートはプリチャージ信号線303と、p型TFT301のソースまたはドレ
インの一方および保持容量302の一方の電極はフォトセンサ出力信号線211と、それ
ぞれ電気的に接続されている。
Next, the configuration of the photosensor readout circuit for one column in the
The gate of T301 is electrically connected to the
フォトセンサ読み出し回路300は、画素104内におけるフォトセンサ106の動作
に先立ち、フォトセンサ出力信号線211の電位を基準電位に設定する。ここでは、プリ
チャージ信号線303の電位を低電位”L”とすることで、フォトセンサ出力信号線21
1の電位を基準電圧である高電位に設定することができる。
Prior to the operation of the photosensor 106 in the
The potential of 1 can be set to a high potential that is a reference voltage.
保持容量302は、フォトセンサ出力信号線211の寄生容量が大きい場合には、設け
なくてもよい。
The
なお、基準電位は、低電位とする構成も可能である。この場合、p型TFT301に換
えてn型TFTを用いる。すると、プリチャージ信号線303の電位を高電位”H”とす
ることで、フォトセンサ出力信号線211の電位を基準電圧である低電位に設定すること
ができる。
Note that the reference potential may be a low potential. In this case, an n-type TFT is used instead of the p-
次に、フォトセンサ106の読み出し動作について、図4のタイミングチャートに基づ
いて説明する。図4において、信号401は、フォトダイオードリセット信号線208の
電位に相当する。信号402は、ゲート信号線209の電位に相当する。信号403は、
ゲート信号線213の電位に相当する。信号404は、フォトセンサ出力信号線211の
電位に相当する。また、信号405は、図3におけるプリチャージ信号線303の電位に
相当する。
Next, the reading operation of the photosensor 106 will be described based on the timing chart of FIG. In FIG. 4, a
This corresponds to the potential of the
時刻Aにおいて、フォトダイオードリセット信号線208の電位(信号401)を高電
位”H”とすると、フォトダイオード204が導通し、トランジスタ205のゲートが接
続されたゲート信号線213の電位(信号403)が高電位”H”となる。また、プリチ
ャージ信号線303の電位(信号405)の電位を低電位”L”とすると、フォトセンサ
出力信号線211の電位(信号404)は高電位”H”にプリチャージされる。
At time A, when the potential of the photodiode reset signal line 208 (signal 401) is set to the high potential “H”, the photodiode 204 is turned on and the potential of the
時刻Bにおいて、フォトダイオードリセット信号線208の電位(信号401)を低電
位”L”とすると、フォトダイオード204の光電流により、トランジスタ205のゲー
トが接続されたゲート信号線213の電位(信号403)が低下し始める。フォトダイオ
ード204は、光が照射されると光電流が増大するので、照射される光の量に応じてトラ
ンジスタ205のゲートが接続されたゲート信号線213の電位(信号403)は変化す
る。すなわち、トランジスタ205のソースとドレイン間の電流が変化する。
At time B, when the potential of the photodiode reset signal line 208 (signal 401) is set to the low potential “L”, the potential of the
時刻Cにおいて、ゲート信号線209の電位(信号402)を高電位”H”とすると、
トランジスタ206が導通し、フォトセンサ基準信号線212とフォトセンサ出力信号線
211とが、トランジスタ205および206を介して導通する。すると、フォトセンサ
出力信号線211の電位(信号404)は、低下していく。なお、時刻C以前に、プリチ
ャージ信号線303の電位(信号405)の電位を高電位”H”とし、フォトセンサ出力
信号線211のプリチャージを終了させておく。ここで、フォトセンサ出力信号線211
の電位(信号404)が低下する速さは、トランジスタ205のソースとドレイン間の電
流に依存する。すなわち、フォトダイオード204に照射されている光の量に応じて変化
する。
At time C, when the potential of the gate signal line 209 (signal 402) is set to the high potential “H”,
The
The rate at which the potential (signal 404) decreases depends on the current between the source and drain of the
時刻Dにおいて、ゲート信号線209の電位(信号402)を低電位”L”とすると、
トランジスタ206が遮断され、フォトセンサ出力信号線211の電位(信号404)は
、時刻D以後、一定値となる。ここで、一定値となる値は、フォトダイオード204に照
射されている光の量に応じて変化する。したがって、フォトセンサ出力信号線211の電
位を取得することで、フォトダイオード204に照射されている光の量を知ることができ
る。
At time D, when the potential of the gate signal line 209 (signal 402) is set to a low potential “L”,
The
なお、フォトダイオードリセット信号線208の電位およびゲート信号線209の電位
は、トランジスタ205および206の導通、非導通を制御するために必要な電位とする
ことができる。
Note that the potential of the photodiode
100 タッチパネル
101 画素回路
102 表示素子制御回路
103 フォトセンサ制御回路
104 画素
105 表示素子
106 フォトセンサ
107 表示素子駆動回路
108 表示素子駆動回路
109 フォトセンサ読み出し回路
110 フォトセンサ駆動回路
201 トランジスタ
202 保持容量
203 液晶素子
204 フォトダイオード
205 トランジスタ
206 トランジスタ
207 ゲート信号線
208 フォトダイオードリセット信号線
209 ゲート信号線
210 ビデオデータ信号線
211 フォトセンサ出力信号線
212 フォトセンサ基準信号線
213 ゲート信号線
300 回路
301 p型TFT
302 保持容量
303 プリチャージ信号線
401 信号
402 信号
403 信号
404 信号
405 信号
501 第1のトランジスタ
502 第2のトランジスタ
503 第3のトランジスタ
504 フォトダイオード
505 保持容量
506 高電位線
507 リセット信号線
508 低電位線
509 読み出し信号線
510 出力信号線
511 トランジスタ
512 フォトダイオード
513 保持容量
514 高電位線
515 読み出し信号線
516 リセット信号線
517 出力信号線
DESCRIPTION OF
302 holding
Claims (2)
前記フォトダイオードの一方の電極は、第1の配線と電気的に接続され、
前記フォトダイオードの他方の電極は、前記第1のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、第2の配線に電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第2のトランジスタのゲートは、第3の配線に電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第4の配線の電気的に接続され、
前記第1の配線は、前記第1のトランジスタのゲートの電位をリセットする電位を供給する機能を有することを特徴とする半導体装置。 A photodiode, a first transistor, and a second transistor;
One electrode of the photodiode is electrically connected to the first wiring,
The other electrode of the photodiode is electrically connected to the gate of the first transistor;
One of a source and a drain of the first transistor is electrically connected to a second wiring;
The other of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
A gate of the second transistor is electrically connected to a third wiring;
The other of the source and the drain of the second transistor is electrically connected to a fourth wiring,
The semiconductor device, wherein the first wiring has a function of supplying a potential for resetting a gate potential of the first transistor.
前記フォトダイオードの一方の電極は、第1の配線と電気的に接続され、
前記フォトダイオードの他方の電極は、前記第1のトランジスタのゲートと電気的に接続され、
前記第1のトランジスタのソース又はドレインの一方は、第2の配線に電気的に接続され、
前記第1のトランジスタのソース又はドレインの他方は、前記第2のトランジスタのソース又はドレインの一方に電気的に接続され、
前記第2のトランジスタのゲートは、第3の配線に電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、第4の配線の電気的に接続され、
前記第1の配線は、前記第1のトランジスタのゲートの電位をリセットする電位を供給する機能を有することを特徴とする表示装置。 A photodiode, a first transistor, a second transistor, and a display element;
One electrode of the photodiode is electrically connected to the first wiring,
The other electrode of the photodiode is electrically connected to the gate of the first transistor;
One of a source and a drain of the first transistor is electrically connected to a second wiring;
The other of the source and the drain of the first transistor is electrically connected to one of the source and the drain of the second transistor;
A gate of the second transistor is electrically connected to a third wiring;
The other of the source and the drain of the second transistor is electrically connected to a fourth wiring,
The display device, wherein the first wiring has a function of supplying a potential for resetting a potential of a gate of the first transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013264744A JP2014116608A (en) | 2013-12-23 | 2013-12-23 | Semiconductor device and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013264744A JP2014116608A (en) | 2013-12-23 | 2013-12-23 | Semiconductor device and display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009193450A Division JP5448258B2 (en) | 2009-08-24 | 2009-08-24 | Photo sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014116608A true JP2014116608A (en) | 2014-06-26 |
Family
ID=51172252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013264744A Withdrawn JP2014116608A (en) | 2013-12-23 | 2013-12-23 | Semiconductor device and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014116608A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007145346A1 (en) * | 2006-06-12 | 2007-12-21 | Sharp Kabushiki Kaisha | Image sensor and display |
-
2013
- 2013-12-23 JP JP2013264744A patent/JP2014116608A/en not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007145346A1 (en) * | 2006-06-12 | 2007-12-21 | Sharp Kabushiki Kaisha | Image sensor and display |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10818226B2 (en) | Pixel circuit, method for driving the same, and display apparatus | |
CN107908310B (en) | pixel circuit, driving method thereof and display device | |
KR101821519B1 (en) | Pixel circuit, driving method therefor and display device | |
US20180151122A1 (en) | Display driving unit circuit, driving method, display driving circuit and display device | |
KR101528147B1 (en) | Light emitting display device | |
JP4604121B2 (en) | Display device combined with image sensor | |
TWI559523B (en) | Amoled light sensing | |
WO2019214286A1 (en) | Pixel circuit, electroluminescent display panel, drive methods thereof, and display device | |
WO2014205950A1 (en) | Amoled pixel unit circuit and display panel | |
CN109686301B (en) | Light sensing circuit, driving method thereof, display panel and display device | |
US10515590B2 (en) | Pixel compensation circuit, driving method, display panel and display device | |
WO2016000346A1 (en) | Pixel circuit and driving method therefor, and display device | |
WO2016155161A1 (en) | Oeld pixel circuit, display device and control method | |
WO2014205931A1 (en) | Active-matrix organic light-emitting diode pixel unit circuit, display panel, and electronic product | |
WO2018000927A1 (en) | Pixel circuit, semiconductor camera testing circuit, and display device | |
TW200903417A (en) | Display apparatus, method of driving a display, and electronic device | |
US11156868B2 (en) | Charge release circuit and driving method therefor, and display device | |
CN105044955A (en) | Photoelectric sensor, driving method thereof, array substrate and display device | |
WO2016141680A1 (en) | Pixel compensation circuit, display device and drive method | |
WO2019205905A1 (en) | Pixel driving circuit and driving method therefor, and display device | |
US10553159B2 (en) | Pixel circuit, display panel and display device | |
WO2019113947A1 (en) | Amoled display panel having image scanning function | |
JPWO2010038513A1 (en) | Display device | |
Lin et al. | Optical pixel sensor of hydrogenated amorphous silicon thin-film transistor free of variations in ambient illumination | |
US9280923B2 (en) | Display device operating in 2D and 3D display modes and method for driving the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150728 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20150914 |