JP2014079158A - 電力半導体デバイスを制御するためのシステム、方法及び機器 - Google Patents

電力半導体デバイスを制御するためのシステム、方法及び機器 Download PDF

Info

Publication number
JP2014079158A
JP2014079158A JP2013209762A JP2013209762A JP2014079158A JP 2014079158 A JP2014079158 A JP 2014079158A JP 2013209762 A JP2013209762 A JP 2013209762A JP 2013209762 A JP2013209762 A JP 2013209762A JP 2014079158 A JP2014079158 A JP 2014079158A
Authority
JP
Japan
Prior art keywords
channel
information
power semiconductor
semiconductor device
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013209762A
Other languages
English (en)
Other versions
JP2014079158A5 (ja
JP6291207B2 (ja
Inventor
Mark E Shepard
マーク・イー・シェパード
David Greenleaf Todd
トッド・デイビッド・グリーンリーフ
Carroll Lovell Alan
アラン・キャロル・ロヴェル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2014079158A publication Critical patent/JP2014079158A/ja
Publication of JP2014079158A5 publication Critical patent/JP2014079158A5/ja
Application granted granted Critical
Publication of JP6291207B2 publication Critical patent/JP6291207B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0012Control circuits using digital or numerical techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】電力半導体デバイスを制御するためのシステム、方法及び機器を提供する。
【解決手段】システム100は、ゲート・ドライバによって制御される1つ以上の電力半導体デバイス120に電力を選択的に電力を供給するための少なくとも1つの電源110を含むことができる。ゲート・ドライバは、第1のチャンネル及び第2のチャンネルを介して少なくとも1つの電力半導体デバイス・インターフェースに結合された少なくとも1つの制御器140を含むことができ、前記第1のチャンネル及び第2のチャンネルは、制御器140と少なくとも1つの電力半導体デバイス・インターフェースとの間で通信される情報のガルバニック絶縁分離を提供するように構成される。
【選択図】図1

Description

本発明の様々な実施形態は、一般的に云えば、電力制御に関し、より具体的には、電力半導体デバイスを制御するためのシステム、方法及び機器に関するものである。
制御システムは、多種多様な異なる用途に利用されている。例えば、制御システムは、発電所及び/又は加工プラントにおける1つ以上の発電装置に関連して利用されている。制御システムは、典型的には、1つ以上の通信チャンネルを介して該制御システムの1つ以上のコンポーネント(構成要素)と通信する制御器を含む。しかしながら、従来型の制御システムは、多量のデータ通信を取り扱うように設計されていない。そのような場合、限られたのデータのみを通信及び/又は処理することができるに過ぎない。
本発明の或る様々な実施形態では、上記の必要性及び/又は問題の幾分か又は全てに対処することが可能である。本発明の実施形態は、1つ以上の電力半導体デバイスを制御するためのシステム、方法及び機器を含むことができる。本発明の一実施形態によれば、システムが開示される。当該システムは、ゲート・ドライバによって制御される1つ以上の電力半導体デバイスに電力を選択的に供給するための少なくとも1つの電源を含むことができる。ゲート・ドライバは、第1のチャンネル及び第2のチャンネルを介して少なくとも1つの電力半導体デバイス・インターフェースに結合された少なくとも1つの制御器を含むことができ、前記第1のチャンネル及び第2のチャンネルは、制御器と少なくとも1つの電力半導体デバイス・インターフェースとの間で通信される情報のガルバニック絶縁分離(galvanic isolation)を提供するように構成された
本発明の別の実施形態によれば、機器が開示される。当該機器は、第1のチャンネル及び第2のチャンネルを介して少なくとも1つの電力半導体デバイス・インターフェースに結合された制御器を含むことができる。前記第1及び第2のチャンネルは、制御器と少なくとも1つの電力半導体デバイス・インターフェースとの間で通信される情報のガルバニック絶縁分離を提供するように構成された、マルチプレクサ、デマルチプレクサ、符号化器、及び/又は復号器を含むことができる。
本発明の更に別の実施形態によれば、方法が開示される。当該方法は、第1のチャンネル及び第2のチャンネルを含むことのできる少なくとも1つの制御器を設ける段階を含むことができる。当該方法は更に、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を通る1つ以上の信号のガルバニック絶縁分離を提供する段階を含むことができる。更に、当該方法は、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を介して前記少なくとも1つの制御器から少なくとも1つの電力半導体デバイス・インターフェースへ情報を伝送する段階を含む。
本発明の様々な実施形態の技術を用いて、追加のシステム、方法、機器、特徴及び面が実現される。本発明の他の実施形態及び面が本書に詳しく説明され且つ特許請求の範囲に一部と考えられる。他の実施形態及び面は、説明及び図面を参照して理解することができよう。
大まかに本発明を説明したが、次いで添付の図面を参照して説明する。図面は必ずしも縮尺通りに描いていない。
図1は、本発明の様々な実施形態に従った一例の制御システムの概略図である。 図2は、従来技術による制御システムにおける従来型の通信を表すブロック図である。 図3は、本発明の一実施形態に従った改良通信制御システムのブロック図である。 図4は、本発明の一実施形態に従った1つ以上の電力半導体デバイスを制御するための一例の方法の流れ図である。
以下に、本発明の例示の実施形態について添付の図面を参照してより完全に説明する。添付の図面には、本発明の全ての実施形態ではなく、幾つかの実施形態を示している。実際、本発明は多数の異なる形態で具現化することができ、且つ本書で述べる実施形態に制限されるものと解釈すべきではない。むしろ、これらの実施形態は、この開示が適用可能な法律上の要件を満足するように提供される。全体を通じて、同様な参照数字は同様な要素を表す。
前に簡略に述べたように、制御システムは、電力システムの1つ以上のコンポーネント、例えば、電力変換システムの1つ以上の電力半導体デバイス(単に「デバイス」とも呼ぶ)を制御するために使用することができる。例えば、図1は、電力変換システム105と発電機のような電源110とを含むシステム100の概略図である。電力変換システム105は、電源110から受け取った電力を様々な負荷130(例えば、電動機、電力網、及び/又は抵抗性負荷など)にとって望ましい出力電圧及び周波数へ変換するために使用することのできる1つ以上のデバイス120を含むことができる。図1に示されているように、電力変換システム105は、それぞれのインターフェース及び1つ以上のチャンネルを介して1つ以上の電力用電子回路モジュール150と通信して1つ以上のデバイス120を制御する制御器140を含むことができる。
例えば、図2には、制御システム200の複数のコンポーネントの間で従来用いられているデータ通信を示す一例のブロック図を示しており、制御システム200は、例えば、指令チャンネル210及び状態チャンネル250を介してそれぞれのインターフェース240へ結合される制御器205を含むことができる。動作中、1つ以上の指令信号を、制御器205から指令チャンネル210を介して電力半導体デバイス・インターフェース240へ伝送することができる。この場合、ブロック220で、指令信号は光信号へ変換して、それによって運ぶことができ、該光信号は、半導体レーザー(励起誘導放射による光増幅)装置のような電気光学装置によって、絶縁分離用光ファイバーのような絶縁分離媒体225を介して伝播させる。次いで、ブロック230で、光検出器のような別の装置230により、指令信号を受け取って回復させ、又はその他の方法で、絶縁分離された光信号を対応する電気信号へ変換して、電力半導体デバイス・インターフェース240へ伝送することができる。同様にして、1つ以上の状態信号を、電力半導体デバイス・インターフェース240から制御器205へ状態チャンネル250を介して伝送することができる。実施形態によっては、状態信号は、(例えば、デバイス120に関連した動作データを監視して、1つ以上の適当なネットワーク接続を介してインターフェース240へ伝送するように構成された複数のセンサによって収集された)様々な測定データに基づいて発生することができる。その後、1つ以上の追加のトランシーバ装置260により、状態信号を受け取って光信号へ変換し、該光信号を絶縁分離用光ファイバーを介して伝播させるように構成することができ、また、別の受信装置270により、状態信号を受け取って回復させて、制御器205へ伝送することができる。
図2について説明を続けると、このようにシステムには、様々な装置、特に、装置220,260及び装置230,270に関連して、冗長な回路を設けることができるが、それにより、システムのコスト及び複雑さが増し、且つチャンネル210,250を介してそれぞれ通信するための帯域幅が相対的に制限されることがある。このような場合、指令信号及び状態信号は、場合によっては、単一の二値信号に制限されることがある。従って、従来型のシステムは、電力システムの個別の電力半導体に関連した動作データを含む増強した又は豊富なデータ・セットを伝送するように構成することができない。
本書に開示のシステム、方法及び機器は、シリアル・リンクを含む様々な任意の通信リンクを用いる比較的高帯域幅の通信アーキテクチャを提供することができる。このような比較的高帯域幅の通信リンクは、(1つ以上の処理コンポーネントの間の電力半導体デバイスのような)1つ以上の電力半導体デバイスの動作についての識見を提供する比較的増強されたデータを伝送するために用いることができる。増強されたデータには、例えば、電圧又は電流の変化率及び磁界強度のような様々な情報、並びに記憶されたディジタル情報及び/又は資産情報のような非物理的情報を含むことができる。また、増強されたデータには、接合部温度や飽和電圧のような他の半導体固有の情報、並びに/又は、デバイス製造番号、ハードウエア改訂又はソフトウエア改訂、及び以下に説明するように処理することのできる他の可能性のある情報のような資産管理情報を含むことができる。
電力半導体デバイス・インターフェースと制御器との間の通信リンクの両端間にわたって転送される(電力半導体デバイスに関するデータのような)増強されたデータの通信を容易にするために、シリアル・リンクを用いることができる。実施形態によっては、制御システムの複数の処理コンポーネントは、従来型のコンピュータ制御システムに用いられている典型的なコンピュータ・アーキテクチャの複雑さを実質的に増大させることなく、パラレル通信をシリアル・リンクによるシリアル通信へ変換するように構成することができる。以下により詳しく説明するように、シリアル・リンクは、システムの複数の電力半導体デバイスについての向上した制御を提供することのできる比較的豊富なデータ・セットを持つ増強されたデータの、制御器と電力半導体デバイス・インターフェース(単に「インターフェース」とも呼ぶ)との間での通信を容易にするために用いることができる。この用途のために、電力半導体デバイスには、電力の流れを方向付ける又は制御することを目的として、或いは電力を任意の適当な負荷へ供給することを目的としてスイッチング機能を提供するように構成された任意の適当なデバイスを含むことができる。電力半導体デバイスとしては、限定するものではないが、絶縁ゲート型バイポーラ・トランジスタ(IGBT)、金属−酸化物−半導体電界効果トランジスタ(MOSFET)、バイポーラ接合トランジスタ(BJT)、ヘテロ接合バイポーラ・トランジスタ(HBT)、高電子移動度トランジスタ(HEMT)、任意の適当な接合又は電界効果トランジスタ、或いはそれらの組合せを挙げることができる。
一例の実施形態では、インターフェースは、(例えば1つ以上のセンサ装置によって1つ以上の電力半導体デバイスの動作についての識見を提供する)1つ以上の電力半導体デバイスに関連した監視データを、適当なネットワーク通信を介して受け取るように構成することができる。その後、インターフェースは、第1のセット(集合)の監視データを第1のチャンネルを介して且つ第2のセットの監視データを第2のチャンネルを介して1つ以上の装置へ伝送することができ、該1つ以上の装置は第1及び第2のセットの監視データを受け取って多重化するように構成されている。これらの多重化されたデータ・セットは、次いで、シリアル・リンクへ伝送することができ、該シリアル・リンクは並列のデータ・セットを制御器へ伝送する。制御器は、損傷を起こす可能性のある事象を識別するためにデータを受け取って処理するように構成することができる。少なくとも部分的にこのような決定に基づいて、制御器は、第1及び第2のチャンネルを介して1つ以上の電力半導体デバイスの動作を制御する1つ以上の制御信号を供給することができ、この場合、シリアル・リンクを同じ態様で用いて、このようなデータをインターフェースへ予測可能な且つ同期した態様で伝送することができ、その場合、データは分析、処理、及び/又は他の目的のために使用することができる。
別の実施形態では、シリアル・リンクは、第1及び第2のチャンネルで伝送される組合せデータを処理する1つ以上の装置を含むことができる。これらの装置は、多重化されたデータを受け取って、制御器と制御システムのそれぞれのインターフェースとの間に通信リンクを完全に具現化するために、変調、クロック回復、適応等化、リンク確立及び監視機能を提供するように構成することができる。一実施形態では、特定用途向け集積回路(ASIC)又はマイクロコントローラのような制御インターフェースが、第1及び第2のチャンネルを介して伝送されるデータの多重化に関連した1つ以上の装置、並びにシリアル・リンクの様々な動作に関連した他の可能性のある装置を制御することができる。
更に別の実施形態では、本書に記述された機能を具現化するために、1つ以上のソフトウエア・プログラム及び/又はモジュールを制御インターフェースによって用いることができる。本発明の或る特定の実施形態の技術効果として、限定するものではないが、1つ以上の通信チャンネルを介してデータを伝送することに関連したコスト及び複雑さを低減することを挙げることができる。これに関連して、第1及び第2のチャンネルの両方を介して伝送される信号に関連して1つ以上の装置を使用することができるとき、冗長な回路を減らすことができる。
ここで図3について説明すると、本発明に従ってシリアル・リンクを用いるシステム300のデータ通信に関連した一例のコンピュータ・アーキテクチャのブロック図が示されており、該システム300は制御器305及び電力半導体デバイス・インターフェース310を含むことができる。制御器305は、指令チャンネル330及び状態チャンネル340を介して、各信号が1つ以上のデータ・ビットを持っている第1の信号及び第2の信号をそれぞれ出力するように構成することができる。その後、ブロック350において、各信号のデータ・ビットを、例えば、多重化装置(マルチプレクサ)によって組み合わせることができ、該多重化装置は、チャンネル330,340から信号を受け取って、チャンネル330,340からのデータをインターリーブして単一のシリアル・データ・ストリームを生成するように構成される。様々な実施形態では、多重化は、サンプリング及び/又は多重化のために同期クロック信号を供給する制御器305によって及び/又は該制御器から回復されたビット・クロックに対して遂行することができる。動作時に、第1及び第2の信号の1つ以上のデータ・ビットをパケットなどに多重化することができ、次いで、シリアル・リンク360を介して伝送することができる。
次に、エラー検査ブロック370において、シリアル・リンク360は、様々な目的又は伝送エラー検出のためにデータ・パケットにパリティ・ビット及び/又は巡回冗長検査(CRC)のようなエラー検査及び/又は伝送品質検査オーバーヘッドを付加するように構成することができる。実施形態によっては、エラー検査ブロック370における処理は、シリアル・リンク360を介して伝送されたデータを受け取って、エラー検査ビット及び/又は情報を付加するようにデータを決定し処理するように構成された1つ以上のプロセッサを含む1つ以上の電子装置によって遂行される。エラー検査ブロック370における処理は更に、伝送されるデータについての待ち時間、可干渉性、周期性及びエラー検出のための要件を決定することを含むことができる。例えば、チャンネル330を介して伝送されるデータは、偶発的ビット・エラーを許容するように構成することができ、従って、最少のエラー検出のみが必要とされる。しかし、チャンネル340を介して伝送されるデータは、単一のビット・エラーでさえも生じないように構成することができ、従って、より強力な及び/又はより精密なエラー検出が必要とされる。エラー検査ブロック370における処理は更に、用いることのできるエラー検出方法を識別するために、チャンネル330,340によって伝送される信号のような信号の各々を比較することを含むことができる。
上記のエラー検出を付加した信号は、次いで、符号化器380で受け取ることができ、符号化器380では、リンク360を介して伝送されるデータを適当なフォーマット、変調及び/又はコードに符号化するために様々な方法を用いることができる。データは、選択された符号化プロトコルに従って符号化されて、対応するデータ通信コンポーネントへ伝送するように調製される。符号化器は、受け取ったデータ信号を、受け取ったデータ信号の構成ビットの通りに、或いは受け取ったビットのブロック及び/又はデータ・パケットとして、符号化し及び/又は変調することができる。符号化器380によって供給される符号化データは、物理的(PHY)ブロック390で処理することができ、該ブロックでは、符号化データはトランシーバのような装置で受け取られ、該装置は、絶縁分離媒体395を介して符号化データを絶縁分離チャンネルに伝送することができる。一面において、PHYブロックは、光学式ガルバニック絶縁分離の場合には電気−光変換器を含むことができる。この場合、電気−光変換器は、レーザ、発光ダイオード(LED)等にすることができる。絶縁分離媒体395は、この場合、多モード・ファイバのような光ファイバ、又は任意の他の適当な導波管とすることができる。他の実施形態では、ガルバニック絶縁分離は、音響式装置又は電気装置によって具現化することができる。
PHYブロック400が、絶縁分離チャンネルの1つ以上の出力を受け取って、該出力から、光信号を電気信号に変換すること等によって、符号化データを回復させることができる。このような処理は、絶縁分離用光信号を光検出器に結合して、絶縁分離用光信号に対応する電気信号を発生することを必要とすることがある。場合によっては、フィルタ及びエッジ鮮鋭化処理を実施することにより、ガルバニック絶縁分離チャンネルを介して伝送される信号の忠実度を改善することができる。
本システムは更に、PHYブロック400の出力信号を受け取って、該出力信号を復号することのできる復号器410を含むことができる。一面では、復号器410は、符号化器380によって遂行された符号化の逆の操作を行うことができる。この点で、復号器410から出力された復号信号はエラー検出器420に供給することができ、このエラー検出器420は、エラー検査ブロック370によって与えられたエラー検出オーバーヘッドに少なくとも部分的に基づいてエラーを検出することができる。エラー検査は伝送に基づくエラーに関連させることができ、またパリティ検査及び/又はCRC検査を必要とすることがある。一面において、エラー検出器は、エラー検査ブロック370によって付加されるようなエラー検査オーバーヘッドを、受け取った信号から除去して、エラー検査無しの信号をデマルチプレクサ430に供給することができ、このデマルチプレクサ430は、最初のチャンネル330及び340信号を回復して、それらを電力半導体デバイス・インターフェース310へ供給することができる。
電力半導体デバイス・インターフェース310はまた、状態チャンネル440及び他のデータ・チャンネル450を介して情報及び/又はデータを制御器305へ伝送するように構成することができる。電力半導体デバイス・インターフェース310から制御器305へ通信するために使用される要素及び処理は、制御器305から電力半導体デバイス・インターフェース310への通信と実質的に同様にすることができる。簡略にするために、電力半導体デバイス・インターフェース310から制御器305へ伝送するための、多重化、エラー検出、ガルバニック絶縁分離及び逆多重化の処理並びに関連したハードウエア及び/又はソフトウエアについては、繰り返し説明しない。
次いで、図4について説明すると、本発明の実施形態に従って1つ以上の電力半導体デバイスを制御するための一例の方法400の流れ図が示されている。方法400はブロック410で開始することができ、ブロック410で、1つ以上のパケットが第1及び/又は第2のチャンネルで受け取られる。実施形態によっては、第1及び第2のチャンネルの各々は、相異なる種類のデータを運ぶことができる。ブロック420で、第1及び第2のチャンネルで受け取ったデータを符号化することができる。一面において、データは時間多重化のような多重化を行って、第1及び第2のチャンネルのデータ・ストリームを組み合わせることができる。次いで、ブロック430で、データは、ガルバニック絶縁分離されたチャンネルを介して伝送することができる。この伝送の処理は、符号化信号を、光信号、音響信号、及び/又は異なる電気信号の内の1つへ変換することを必要とすることがある。光学式ガルバニック絶縁分離の場合、符号化信号はレーザ・ダイオードを変調することができ、また該レーザ・ダイオードの光出力は、該レーザ・ダイオードに結合された光ケーブルを介して伝送することができる。その後、ブロック440で、符号化信号はガルバニック絶縁分離チャンネルから検索することができる。場合によっては、絶縁分離チャンネル上の光信号から対応する電気信号への変換を遂行することができる。このような動作は、光学式ガルバニック絶縁分離の場合には光検出器を必要とすることがある。ブロック450で、符号化信号を復号して、制御器又は電力半導体デバイス・インターフェースの一方へ供給することができる。
一例において、演算装置により、図4の動作の何れか、又は幾分か、又は全てを遂行することができる。図4の処理は論理流れ図として例示されており、該図において、各々の動作は、ハードウエア、ソフトウエア、又はそれらの組合せで具現化することのできる一連の動作を表す。ソフトウエアの場合、それらの動作は、1つ以上のコンピュータ読取り可能な記憶媒体に保存されたコンピュータ実行可能な命令を表すことができ、該命令は、1つ以上のプロセッサによって実行されたとき、列挙された動作を遂行する。一般に、コンピュータ実行可能な命令は、様々なルーチン、プログラム、オブジェクト、コンポーネント、データ構造、及び特定の機能を遂行する又は特定の抽象データ・タイプを具現化する同様なものを含むことができる。記述した動作の順序は、制限として解釈されるべきものではなく、また記述した動作の内の任意の数の動作を、それらの処理を具現化するために任意の順序で及び/又は並列に組み合わせることができる。
100 システム
200 制御システム
210 指令チャンネル
220 ブロック
230 ブロック
250 状態チャンネル
260 トランシーバ装置
270 受信装置
300 システム
330 チャンネル
340 チャンネル
350 ブロック(マルチプレクサ)
360 シリアル・リンク
370 エラー検査ブロック
380 符号化器
390 物理的(PHY)ブロック
395 絶縁分離媒体
400 PHYブロック
410 復号器
420 エラー検出器
430 デマルチプレクサ

Claims (20)

  1. 1つ以上の電力半導体デバイスを制御するためのシステムであって、
    当該システムが、制御システムによって制御される1つ以上の電力半導体デバイスに電力を選択的に電力を供給するための少なくとも1つの電源を有し、
    前記制御システムが、制御器と少なくとも1つの電力半導体デバイス・インターフェースとを含み、この場合、第1のチャンネル又は第2のチャンネルを介して前記制御器と前記少なくとも1つの電力半導体デバイス・インターフェースとの間で通信される情報のガルバニック絶縁分離を提供するようにシリアル・リンクが構成されていること、
    を特徴とするシステム。
  2. 前記情報は前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を介して出力される、請求項1記載のシステム。
  3. 前記シリアル・リンクは、(a)前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方にある情報を逆多重化するように構成されたデマルチプレクサと、(b)前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方にある情報を符号化するように構成された符号化器と、(c)前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方にある情報を復号するように構成された復号器との内の少なくとも1つを有している、請求項1記載のシステム。
  4. 前記少なくとも1つの電力半導体デバイス・インターフェースは、前記少なくとも1つの制御器へ転送するために少なくとも1つの電力半導体デバイスに関連した1つ以上のセンサから情報を得るように構成されている、請求項1記載のシステム。
  5. 前記情報は、(a)物理的情報、(b)アナログ情報、又は(c)ディジタル情報の内の少なくとも1つを有している、請求項1記載のシステム。
  6. 前記電力半導体デバイス・インターフェースは更に、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を介して前記少なくとも1つの制御器へ情報を出力するように構成されている、請求項1記載のシステム。
  7. 制御器と少なくとも1つの電力半導体デバイス・インターフェースとの間の通信を容易にするように構成された通信リンクを有している機器であって、
    前記通信リンクは、前記制御器と前記少なくとも1つの電力半導体デバイス・インターフェースとの間で情報を通信するように構成されている第1のチャンネル及び第2のチャンネル上にある情報のガルバニック絶縁分離を提供し、ここで、前記第1のチャンネル及び前記第2のチャンネル上にある情報は、マルチプレクサ、デマルチプレクサ、符号化器及び復号器を有していること、
    を特徴とする機器。
  8. 前記制御器は、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を介して前記少なくとも1つの電力半導体デバイス・インターフェースへ伝送するための情報を出力するように構成されている、請求項7記載の機器。
  9. 前記少なくとも1つの電力半導体デバイス・インターフェースは少なくとも1つの電力半導体デバイスに結合されている、請求項7記載の機器。
  10. 前記少なくとも1つの電力半導体デバイス・インターフェースは、前記少なくとも1つの電力半導体デバイスに関連した1つ以上のセンサから情報を得るように構成されている、請求項9記載の機器。
  11. 前記情報は、(a)電圧測定値、(b)電流測定値、又は(c)温度の内の少なくとも1つを有している、請求項10記載の機器。
  12. 前記制御器は、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を介して前記少なくとも1つの電力半導体デバイス・インターフェースから情報を受け取るように構成されている、請求項11記載の機器。
  13. 前記マルチプレクサは、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方で通信される情報を多重化するように構成されている、請求項7記載の機器。
  14. 前記デマルチプレクサは、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方で通信される情報を逆多重化するように構成されている、請求項7記載の機器。
  15. 前記符号化器は、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方で通信される情報を符号化するように構成されている、請求項7記載の機器。
  16. 前記符号化器は、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方で通信される情報を符号化するように構成されている、請求項7記載の機器。
  17. 第1のチャンネル及び第2のチャンネルを介して少なくとも1つの制御器から伝送されるデータを受け取るように構成された通信リンクを設ける段階と、
    前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を通る1つ以上の信号のガルバニック絶縁分離を提供する段階と、
    前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を介して前記少なくとも1つの制御器から前記少なくとも1つの電力半導体デバイス・インターフェースへ情報を伝送する段階と、
    を有する方法。
  18. 更に、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方にある情報を多重化するように構成された少なくとも1つのマルチプレクサを設ける段階と、
    前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方にある情報を逆多重化するように構成された少なくとも1つのデマルチプレクサを設ける段階と、
    を有する請求項17記載の方法。
  19. 前記少なくとも1つの電力半導体デバイス・インターフェースは、少なくとも1つの電力半導体デバイスに関連した1つ以上のセンサから情報を得るように構成されており、該データは、(a)物理的情報、(b)アナログ情報、又は(c)ディジタル情報の内の少なくとも1つを有している、請求項17記載の方法。
  20. 前記少なくとも1つの制御器は、前記第1のチャンネル又は前記第2のチャンネルの内の少なくとも一方を介して前記少なくとも1つの電力半導体デバイス・インターフェースから情報を受け取るように構成されている、請求項17記載の方法。
JP2013209762A 2012-10-10 2013-10-07 電力半導体デバイスを制御するためのシステム、方法及び機器 Active JP6291207B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/648,816 US9184650B2 (en) 2012-10-10 2012-10-10 Systems, methods, and apparatus for controlling power semiconductor devices
US13/648,816 2012-10-10

Publications (3)

Publication Number Publication Date
JP2014079158A true JP2014079158A (ja) 2014-05-01
JP2014079158A5 JP2014079158A5 (ja) 2016-11-17
JP6291207B2 JP6291207B2 (ja) 2018-03-14

Family

ID=50432230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013209762A Active JP6291207B2 (ja) 2012-10-10 2013-10-07 電力半導体デバイスを制御するためのシステム、方法及び機器

Country Status (2)

Country Link
US (1) US9184650B2 (ja)
JP (1) JP6291207B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015200190A1 (de) 2015-01-09 2016-07-14 Schmidhauser Ag Frequenzumrichter
US10410814B2 (en) * 2017-04-03 2019-09-10 United Technologies Corporation Systems and methods for sending a power signal to a power switching device with galvanic isolation
US10277384B2 (en) * 2017-04-04 2019-04-30 Cisco Technology, Inc. Intermediate distribution frame for distributed radio heads
US11552575B1 (en) 2021-08-18 2023-01-10 General Electric Company System and method for operating multi-level power converter using multiple deadtimes
US11594953B1 (en) 2021-10-21 2023-02-28 General Electric Company System and method for operating multi-level power converter using a multi-state deadtime

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06245505A (ja) * 1993-02-22 1994-09-02 Yokogawa Electric Corp スイッチング電源装置
JPH09229972A (ja) * 1996-02-28 1997-09-05 Mitsubishi Electric Corp 電流検出装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746832B2 (en) * 2001-01-05 2010-06-29 Qualcomm Incorporated Method and apparatus for supporting adaptive multi-rate (AMR) data in a CDMA communication system
US20060242350A1 (en) * 2005-04-22 2006-10-26 Worley Eugene R Sr Opto-couplers for communication bus interfaces using low efficiency silicon based LEDs
US8139653B2 (en) * 2007-02-15 2012-03-20 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Multi-channel galvanic isolator utilizing a single transmission channel

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06245505A (ja) * 1993-02-22 1994-09-02 Yokogawa Electric Corp スイッチング電源装置
JPH09229972A (ja) * 1996-02-28 1997-09-05 Mitsubishi Electric Corp 電流検出装置

Also Published As

Publication number Publication date
US20140097886A1 (en) 2014-04-10
US9184650B2 (en) 2015-11-10
JP6291207B2 (ja) 2018-03-14

Similar Documents

Publication Publication Date Title
JP6291207B2 (ja) 電力半導体デバイスを制御するためのシステム、方法及び機器
JP5426604B2 (ja) 光パケット交換システム
CN102624479B (zh) 波长标签传输方法及装置
US10356228B2 (en) Systems, methods, and apparatus for controlling power semiconductor devices
US8879612B2 (en) Transmission characteristic adjustment device, transmission device and method for adjusting transmission characteristic
US9882671B2 (en) Optical reception apparatus, optical transmission apparatus, optical communication system, optical communication method, and storage medium storing program
US20150381315A1 (en) Partitioning forward error correction decoding iterations to accommodate multiple data streams
JP2012060793A (ja) 電力変換器制御装置
WO2014025734A2 (en) Modular inverter drive
JP2016536927A (ja) 信号を送信及び受信するための方法、並びに対応する装置及びシステム
EP2849371B1 (en) Wavelength label conflict detection method and device and wavelength label receiving device
JP2014079158A5 (ja)
JP2012529817A (ja) 可変ビットレート機器
US20210367710A1 (en) Apparatus and method for sending side-channel bits on an ethernet cable
JP5520209B2 (ja) 光パケット交換システムおよび光パケット送信装置
JP5293107B2 (ja) 通信装置及び通信方法
US8165176B1 (en) System and method for generating a frequency rich spectrum in a data stream
WO2018087264A1 (en) Duo-binary encoding system and method
KR20140142051A (ko) 원격 접점 감시 장치 및 그 방법
Sanchez et al. Hardware implementation of a FPGA-based universal link for LVDS communications
RU130171U1 (ru) Активный кабель
JP2013157915A (ja) 光ネットワーク、ノード及び障害時ルート切替方法
JP2005033519A (ja) 信号伝送方式
US20240064443A1 (en) Systems and methods for fast link bringup
US8805198B2 (en) Optical transmission and reception system, optical transmitting and receiving apparatus, and optical transmission and reception method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180209

R150 Certificate of patent or registration of utility model

Ref document number: 6291207

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250