JP2014063174A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2014063174A
JP2014063174A JP2013221696A JP2013221696A JP2014063174A JP 2014063174 A JP2014063174 A JP 2014063174A JP 2013221696 A JP2013221696 A JP 2013221696A JP 2013221696 A JP2013221696 A JP 2013221696A JP 2014063174 A JP2014063174 A JP 2014063174A
Authority
JP
Japan
Prior art keywords
film
light emission
display device
video signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013221696A
Other languages
Japanese (ja)
Other versions
JP5712266B2 (en
Inventor
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013221696A priority Critical patent/JP5712266B2/en
Publication of JP2014063174A publication Critical patent/JP2014063174A/en
Application granted granted Critical
Publication of JP5712266B2 publication Critical patent/JP5712266B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide an EL display device having good color balance, in which the light emission luminance of an EL material constituting a red color light emission layer is lower than the light emission luminance of an EL material constituting a blue color light emission layer and an EL material constituting a green color light emission layer.SOLUTION: The EL display device has a TFT 151, a pixel electrode connected electrically to the TFT, an EL element 152 in which the pixel electrode is a cathode or an anode, an insulation layer closing the EL element, means for applying a video signal to the EL element, and means for gamma-correcting a video signal, on the same substrate. The EL element has a first pixel having a blue color light emission layer, a second pixel having a green color light emission layer, and a third pixel having a red color light emission layer. The light emission luminance of an EL material constituting the red color light emission layer is lower than the light emission luminance of an EL material constituting the blue color light emission layer and an EL material constituting the green color light emission layer. The signal of red color is amplified by gamma-correction, and the signal of blue color or green color is attenuated.

Description

本願発明は半導体素子(半導体薄膜を用いた素子、代表的には薄膜トランジスタ)を基
板上に作り込んで形成されたEL(エレクトロルミネッセンス)表示装置及びそのEL表
示装置を表示部として有する電子装置(電子デバイス)に関する。
The present invention relates to an EL (electroluminescence) display device formed by forming a semiconductor element (an element using a semiconductor thin film, typically a thin film transistor) on a substrate, and an electronic device (electronic) having the EL display device as a display unit. Device).

近年、基板上に薄膜トランジスタ(以下、TFTという)を形成する技術が大幅に進歩
し、アクティブマトリクス型表示装置への応用開発が進められている。
特に、ポリシリコン膜を用いたTFTは、従来のアモルファスシリコン膜を用いたTFT
よりも電界効果移動度が高いので、高速動作が可能である。そのため、従来、基板外の駆
動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが
可能となっている。
In recent years, a technique for forming a thin film transistor (hereinafter referred to as TFT) on a substrate has greatly advanced, and application development to an active matrix display device has been advanced.
In particular, a TFT using a polysilicon film is a conventional TFT using an amorphous silicon film.
Since the field effect mobility is higher than that, high-speed operation is possible. For this reason, it is possible to control a pixel, which has been conventionally performed by a drive circuit outside the substrate, with a drive circuit formed on the same substrate as the pixel.

このようなアクティブマトリクス型表示装置は、同一基板上に様々な回路や素子を作り
込むことで製造コストの低減、表示装置の小型化、歩留まりの上昇、スループットの低減
など、様々な利点が得られるとして注目されている。
Such an active matrix display device has various advantages such as a reduction in manufacturing cost, a reduction in size of the display device, an increase in yield, and a reduction in throughput by forming various circuits and elements on the same substrate. It is attracting attention as.

近年、自発光型素子としてEL素子を有したアクティブマトリクス型EL表示装置の研
究が活発化している。EL表示装置は有機ELディスプレイ(OELD:Organic EL Dis
play)又は有機ライトエミッティングダイオード(OLED:Organic Light Emitting D
iode)とも呼ばれている。
In recent years, research on active matrix EL display devices having EL elements as self-luminous elements has been actively conducted. The EL display device is an organic EL display (OELD: Organic EL Dis
play) or organic light emitting diode (OLED)
iode).

EL表示装置は、液晶表示装置と異なり自発光型である。EL素子は一対の電極間にE
L層が挟まれた構造となっているが、EL層は通常、積層構造となっている。代表的には
、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層/発光層/電子
輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開
発が進められているEL表示装置は殆どこの構造を採用している。
Unlike a liquid crystal display device, an EL display device is a self-luminous type. The EL element has an E between a pair of electrodes.
Although the L layer is sandwiched, the EL layer usually has a laminated structure. A typical example is a “hole transport layer / light emitting layer / electron transport layer” stacked structure proposed by Tang et al. Of Kodak Eastman Company. This structure has very high luminous efficiency, and most EL display devices that are currently under research and development employ this structure.

また他にも、画素電極上に正孔注入層/正孔輸送層/発光層/電子輸送層、または正孔
注入層/正孔輸送層/発光層/電子輸送層/電子注入層の順に積層する構造でも良い。E
L層に対して蛍光性色素等をドーピングしても良い。
In addition, a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer or a hole injection layer / a hole transport layer / a light emitting layer / an electron transport layer / an electron injection layer are stacked in this order on the pixel electrode. The structure to do may be sufficient. E
A fluorescent pigment or the like may be doped into the L layer.

そして、上記構造でなるEL層に一対の電極から所定の電圧をかけ、それにより発光層
においてキャリアの再結合が起こって発光する。
Then, a predetermined voltage is applied to the EL layer having the above structure from the pair of electrodes, whereby recombination of carriers occurs in the light emitting layer to emit light.

EL表示装置には大きく分けて四つのカラー化表示方式があり、白色発光のEL素子とカ
ラーフィルターを組み合わせた方式、R(赤)G(緑)B(青)に対応した三種類のEL
素子を形成する方式、青色又は青緑発光のEL素子と蛍光体(蛍光性の色変換層:CCM
)とを組み合わせた方式、陰極(対向電極)に透明電極を使用してRGBに対応したEL
素子を重ねる方式がある。
There are four types of color display methods for EL display devices. There are three types of EL that are compatible with R (red), G (green), and B (blue).
Element formation method, blue or blue-green light emitting EL element and phosphor (fluorescent color conversion layer: CCM
), A transparent electrode for the cathode (counter electrode), and RGB compatible EL
There is a method of stacking elements.

カラーフィルターは、赤色、緑色、青色の光を抽出するカラーフィルターである。これら
のカラーフィルターは、画素に対応する位置に形成され、これにより画素ごとに取り出す
光の色を変えることができる。原理的にはカラーフィルターを用いた液晶表示装置のカラ
ー化方式と同様である。なお、画素に対応した位置とは、画素電極と一致する位置を指す
The color filter is a color filter that extracts red, green, and blue light. These color filters are formed at positions corresponding to the pixels, whereby the color of the light extracted for each pixel can be changed. The principle is the same as the colorization method of the liquid crystal display device using the color filter. Note that the position corresponding to the pixel refers to a position that matches the pixel electrode.

但し、カラーフィルターは特定の波長の光を抽出することで透過した光の色純度を向上
させるフィルターである。従って、取り出すべき波長の光成分が少ない場合には、その波
長の光の輝度が極端に小さかったり、色純度が悪かったりという不具合を生じうる。
However, the color filter is a filter that improves the color purity of transmitted light by extracting light of a specific wavelength. Therefore, when there are few light components of the wavelength which should be taken out, the malfunction of the brightness | luminance of the light of the wavelength being extremely small, or bad color purity may arise.

公知の有機EL材料では、発光輝度の高い赤色が実現されておらず、図10にその一例
を示したように赤色の発光輝度が、青色、緑色の発光輝度に比べて低い。そのような発光
特性を有する有機EL材料をEL表示装置に用いた場合、表示する画像の赤色の発光輝度
が悪くなってしまう。
In known organic EL materials, red with high emission luminance is not realized, and the red emission luminance is lower than the blue and green emission luminances as shown in FIG. When an organic EL material having such light emission characteristics is used for an EL display device, the red light emission luminance of the displayed image is deteriorated.

また、赤色の発光輝度が青色や緑色の発光輝度に比べて低いため、赤色よりもやや波長
の短い橙色の光を赤色の光として用いる方法が従来行われてきた。しかし、この場合もE
L表示装置が表示する画像の赤色の発光輝度は低く、赤色の画像を表示しようとしたとき
に、橙色として表示されてしまう。
In addition, since red emission luminance is lower than blue or green emission luminance, a method of using orange light having a wavelength slightly shorter than red as red light has been conventionally performed. However, in this case as well, E
The red light emission luminance of the image displayed by the L display device is low, and when the red image is displayed, it is displayed as orange.

上述したことに鑑み、赤色、青色、緑色の発光輝度が異なるEL素子において、所望す
る赤色、青色、緑色のバランスの良い画像を表示するEL表示装置を提供することを課題
とする。
In view of the above, an object of the present invention is to provide an EL display device that displays desired red, blue, and green balanced images on EL elements having different emission luminances of red, blue, and green.

本明細書で開示する発明の構成は、TFT、前記TFTに電気的に接続された画素電極、
前記画素電極を陰極もしくは陽極とするEL素子、及び前記EL素子を封入する絶縁層が
形成されたEL表示装置と、前記EL素子にアナログ画像信号を印加する手段と、前記ア
ナログ画像信号をガンマ補正する手段とを有することを特徴とする電子装置である。
The structure of the invention disclosed in this specification includes a TFT, a pixel electrode electrically connected to the TFT,
An EL display device in which an EL element having the pixel electrode as a cathode or an anode and an insulating layer enclosing the EL element is formed, means for applying an analog image signal to the EL element, and gamma correction of the analog image signal And an electronic device.

上記構成において、前記ガンマ補正するためのデータを記憶するメモリを有する構成と
してもよい。
In the above configuration, it may be configured to have a memory for storing data for the gamma correction.

また、他の発明の構成は、TFTと、前記TFTに電気的に接続された画素電極と、前
記画素電極を陰極もしくは陽極とするEL素子と、前記EL素子を封入する絶縁層と、前
記EL素子にアナログ画像信号を印加する手段と、前記アナログ画像信号をガンマ補正す
る手段とを同一基板上に有することを特徴とするEL表示装置である。
According to another aspect of the invention, there is provided a TFT, a pixel electrode electrically connected to the TFT, an EL element having the pixel electrode as a cathode or an anode, an insulating layer enclosing the EL element, and the EL An EL display device having means for applying an analog image signal to an element and means for gamma correcting the analog image signal on the same substrate.

上記構成に加え、同一基板上に前記ガンマ補正するためのデータを記憶するメモリを有
する構成としてもよい。
In addition to the above configuration, a configuration may be adopted in which a memory for storing data for the gamma correction is stored on the same substrate.

また、上記EL表示装置は、カラー化するために前記画素電極に対応した位置にカラー
フィルターが形成されている。
In the EL display device, a color filter is formed at a position corresponding to the pixel electrode for colorization.

また、他の方法を用いてカラー化するために前記EL素子を、青色発光層を有する第1
の画素と、緑色発光層を有する第2の画素と、赤色発光層を有する第3の画素で形成して
もよい。この場合においては、カラーフィルターを用いても用いなくともよい。
In addition, in order to colorize using another method, the EL element has a blue light emitting layer.
These pixels, a second pixel having a green light emitting layer, and a third pixel having a red light emitting layer may be formed. In this case, a color filter may or may not be used.

また、上記EL表示装置において、前記ガンマ補正は、赤色の信号を増幅させるものと
してもよいし、青色または緑色の信号を減衰させるものとしてもよい。
また、前記ガンマ補正は、青色、緑色、及び赤色の信号に対してそれぞれ独立に行われる
ものとしてもよい。
In the EL display device, the gamma correction may amplify a red signal or attenuate a blue or green signal.
The gamma correction may be performed independently for blue, green, and red signals.

このような構成とすることで、カラーフィルターにより取り出すべき波長の赤色の光成
分が少ないEL材料を用いた場合においても、例えばビデオ信号にガンマ補正を行なって
RGB(赤色、青色、緑色)の発光輝度を調節して所望するRGB(赤色、青色、緑色)
のバランスの良い画像を表示するEL表示装置を提供することができる。
With such a configuration, even when an EL material with a small red light component having a wavelength to be extracted by the color filter is used, for example, RGB (red, blue, green) light emission is performed by performing gamma correction on the video signal. Adjust RGB to desired RGB (red, blue, green)
It is possible to provide an EL display device that displays an image with good balance.

本発明においては、EL表示装置の画素に印加される信号をガンマ補正する手段を備えた
ことにより、適宜制御された発光輝度で発光するEL素子を有するEL表示装置が作製さ
れる。
In the present invention, an EL display device having an EL element that emits light with appropriately controlled light emission luminance is provided by providing means for gamma correcting a signal applied to a pixel of the EL display device.

また、本願発明のEL表示装置を表示部として用いることにより、安価で視認性の高い電
子装置を得ることができる。
In addition, by using the EL display device of the present invention as a display portion, an inexpensive and highly visible electronic device can be obtained.

本発明のEL表示装置の回路ブロック図である。It is a circuit block diagram of an EL display device of the present invention. 本発明のEL表示装置のガンマ補正テーブルを作成する際の構成図である。It is a block diagram at the time of creating the gamma correction table of EL display apparatus of this invention. アクティブマトリクス型EL表示装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of an active matrix EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of an active matrix EL display device. アクティブマトリクス型EL表示装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of an active matrix EL display device. EL表示装置の断面図を示す図。FIG. 14 is a cross-sectional view of an EL display device. EL表示装置の上面図を示す図。FIG. 11 is a top view of an EL display device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device. EL素子(R、G、B)の発光輝度と電流密度の特性を示す図。The figure which shows the characteristic of the light-emitting luminance and current density of EL element (R, G, B).

本願発明の実施形態について、図1及び図2を用い、以下に説明する。   An embodiment of the present invention will be described below with reference to FIGS. 1 and 2.

図1は、本発明のEL表示装置を示すブロック図である。図1において、100はアク
ティブマトリクス基板であり、ソースドライバ回路110および120、ゲートドライバ
回路130、および画素部150を有している。画素部150はマトリクス状に配置され
た画素を有しており、各画素はTFT151、EL素子152等を有している。なお、簡
略化のため図示しないが、本実施例ではR(赤)、G(緑)、B(青)に対応したカラー
フィルターを用いてカラー化を実現している。
FIG. 1 is a block diagram showing an EL display device of the present invention. In FIG. 1, reference numeral 100 denotes an active matrix substrate, which includes source driver circuits 110 and 120, a gate driver circuit 130, and a pixel portion 150. The pixel portion 150 includes pixels arranged in a matrix, and each pixel includes a TFT 151, an EL element 152, and the like. Although not shown for simplification, in this embodiment, colorization is realized using color filters corresponding to R (red), G (green), and B (blue).

160は映像信号処理回路であり、外部から入力されるアナログ信号をデジタル信号に
変換するA/D変換回路163、およびデジタル信号を補正する補正回路161、補正さ
れたデジタル信号をアナログ信号に変換するD/A変換回路164を有している。補正回
路161は補正メモリ162を有している。本発明の表示装置においては、ビデオ信号2
00がガンマ補正される。例えば、補正メモリに記憶されたガンマ補正テーブルに基づい
てビデオ信号200が補正される。
Reference numeral 160 denotes a video signal processing circuit, which converts an analog signal input from the outside into a digital signal, an A / D conversion circuit 163, a correction circuit 161 that corrects the digital signal, and converts the corrected digital signal into an analog signal. A D / A conversion circuit 164 is provided. The correction circuit 161 has a correction memory 162. In the display device of the present invention, the video signal 2
00 is gamma corrected. For example, the video signal 200 is corrected based on a gamma correction table stored in the correction memory.

コントロール回路170は、アクティブマトリクス基板100および映像信号処理回路
160に供給する種々の信号をコントロールする。コントロール回路170には同期信号
210が入力される。
The control circuit 170 controls various signals supplied to the active matrix substrate 100 and the video signal processing circuit 160. A synchronization signal 210 is input to the control circuit 170.

また、コントロール回路170は、同期信号210に基づいてソースドライバ回路11
0および120、ゲートドライバ回路130、ならびに映像信号処理回路160等の動作
タイミングを制御するのに必要なパルス(スタートパルス、クロックパルス、同期信号等
)を作成し供給する回路である。
Further, the control circuit 170 is based on the synchronization signal 210 and the source driver circuit 11.
This is a circuit that generates and supplies pulses (start pulse, clock pulse, synchronization signal, etc.) necessary to control the operation timing of 0 and 120, the gate driver circuit 130, the video signal processing circuit 160, and the like.

なお、コントロール回路170は、入力された同期信号210を基準にして、位相同期
された発振器から出力される発振クロック信号(OSC)を原発振として、予め設定され
たカウント数(分周比)のクロックをカウントする動作(分周)を繰り返す。この分周と
同時にクロックをカウントし、ソースドライバ回路に供給する画面水平方向のスタートパ
ルス(S_SP)およびクロックパルス(S_CK)、ゲートドライバ回路に供給する画
面垂直方向のスタートパルス(G_SP)およびクロックパルス(G_CK)、ならびに
クロックパルス(D_CK)等を作成する。さらに、水平同期信号(HSY)、垂直同期
信号(VSY)を作成する場合もある。
Note that the control circuit 170 uses the oscillation clock signal (OSC) output from the phase-synchronized oscillator as the original oscillation with reference to the input synchronization signal 210 as a reference, and has a preset count number (frequency division ratio). Repeats the operation of counting the clock (frequency division). Simultaneously with this frequency division, the clock is counted and the horizontal start pulse (S_SP) and clock pulse (S_CK) supplied to the source driver circuit, and the vertical start pulse (G_SP) and clock pulse supplied to the gate driver circuit are displayed. (G_CK) and a clock pulse (D_CK) are generated. Furthermore, a horizontal synchronizing signal (HSY) and a vertical synchronizing signal (VSY) may be created.

映像信号処理回路160、コントロール回路170等は、アクティブマトリクス基板1
00とは異なる基板、例えば別のプリント基板に実装されており、当該基板上の回路とア
クティブマトリクス基板100とは、ケーブルやフレキシブル配線板等によって接続され
ている。なお、映像信号処理回路160、コントロール回路170等の回路の一部または
全部をアクティブマトリクス基板と同一基板に設ける構成とすれば集積化および小型化が
図れるため、好ましいことはいうまでもない。
The video signal processing circuit 160, the control circuit 170, etc. are connected to the active matrix substrate 1
It is mounted on a substrate different from 00, such as another printed circuit board, and the circuit on the substrate and the active matrix substrate 100 are connected by a cable, a flexible wiring board, or the like. Needless to say, it is preferable that part or all of the circuits such as the video signal processing circuit 160 and the control circuit 170 be provided on the same substrate as the active matrix substrate because integration and downsizing can be achieved.

外部から映像信号処理回路160へ入力されるビデオ信号200はアナログ信号である
。ビデオ信号200は、テレビジョン信号やビデオ信号などのアナログ信号でもよいし、
コンピュータなどからのデータ信号をD/A変換し、アナログ信号としたものでもよい。
The video signal 200 input from the outside to the video signal processing circuit 160 is an analog signal. The video signal 200 may be an analog signal such as a television signal or a video signal,
A data signal from a computer or the like may be D / A converted into an analog signal.

映像信号処理回路160において、ビデオ信号200はA/D変換回路163によりデ
ジタルビデオ信号に変換され補正回路161に出力される。補正回路161は、補正メモ
リに記憶されたガンマ補正テーブルに基づき、入力するデジタルビデオ信号に各EL素子
の発光輝度を考慮したガンマ補正を施す。
In the video signal processing circuit 160, the video signal 200 is converted into a digital video signal by the A / D conversion circuit 163 and output to the correction circuit 161. Based on the gamma correction table stored in the correction memory, the correction circuit 161 performs gamma correction considering the light emission luminance of each EL element on the input digital video signal.

ガンマ補正とは、良好な階調表示を得るために、供給される画像信号を補正するもので
ある。ガンマ補正されたデジタルビデオ信号はD/A変換回路164によりアナログビデ
オ信号に変換されソースドライバ回路110、120に供給される。
The gamma correction is to correct the supplied image signal in order to obtain a good gradation display. The gamma-corrected digital video signal is converted into an analog video signal by the D / A conversion circuit 164 and supplied to the source driver circuits 110 and 120.

この補正回路161によって、各EL素子に供給するビデオ信号をガンマ補正し、補正
されたアナログビデオ信号の電圧および電流に応じて青色発光、緑色発光、赤色発光のそ
れぞれの発光輝度を適宜制御することができる。例えば、図10に示したような三種類(
R、G、B)のカラーフィルターを用いたEL素子を用いた場合、Rの発光輝度を増大さ
せて、各発光輝度が同一になるようにビデオ信号(Rに相当する)をガンマ補正すればよ
い。あるいは、BまたはGの発光輝度を低減させて各発光輝度が同一になるようにEL素
子(BまたはGに相当する)に印加するビデオ信号をガンマ補正すればよい。加えて、R
の発光輝度を増大させ、BまたはGの発光輝度を低減させて各発光輝度が同一になるよう
に各EL素子に印加するビデオ信号をガンマ補正してもよい。
The correction circuit 161 performs gamma correction on the video signal supplied to each EL element, and appropriately controls the emission luminance of blue light emission, green light emission, and red light emission in accordance with the voltage and current of the corrected analog video signal. Can do. For example, as shown in FIG.
When an EL element using a color filter of R, G, and B) is used, the video signal (corresponding to R) is gamma-corrected so that the light emission luminance of R is increased and the respective light emission luminances are the same. Good. Alternatively, the video signal applied to the EL element (corresponding to B or G) may be gamma-corrected so that the emission luminance of B or G is reduced and the respective emission luminances become the same. In addition, R
The video signal to be applied to each EL element may be gamma-corrected so that the emission luminance of B is increased and the emission luminance of B or G is decreased so that the emission luminance becomes the same.

ここで、本発明の映像信号処理回路160の補正回路における補正メモリのガンマ補正
テーブルの作成方法の一例について説明する。
Here, an example of a method for creating a gamma correction table of the correction memory in the correction circuit of the video signal processing circuit 160 of the present invention will be described.

図2を参照する。図2には、本発明の映像信号処理回路160の補正回路における補正
メモリのガンマ補正テーブルを作成する場合の回路ブロック図が示されている。201は
撮像装置であり、EL素子の発光により表示される映像を電気信号に変換する。
Please refer to FIG. FIG. 2 shows a circuit block diagram when a gamma correction table of a correction memory in the correction circuit of the video signal processing circuit 160 of the present invention is created. An imaging apparatus 201 converts an image displayed by light emission of the EL element into an electric signal.

この撮像装置201には、CCDカメラ、デジタルビデオカメラ等、他の撮像装置を用い
ることができる。また、単に表示された映像の明るさや輝度を測定する輝度計あるいは照
度計が用いられてもよい。輝度計あるいは照度計が用いられる場合、これらの装置から供
給される信号をデジタル信号に変換するA/D変換回路を用いるとよい。
The imaging device 201 can be another imaging device such as a CCD camera or a digital video camera. Alternatively, a luminance meter or illuminometer that simply measures the brightness and luminance of the displayed image may be used. When a luminance meter or an illuminometer is used, an A / D conversion circuit that converts a signal supplied from these devices into a digital signal may be used.

202はデジタルシグナルプロセッサ(DSP)であり、203はリファレンス信号供
給源であり、204はシグナルジェネレータ(SG)である。
202 is a digital signal processor (DSP), 203 is a reference signal supply source, and 204 is a signal generator (SG).

映像信号処理回路160の補正回路161は、シグナルジェネレータ204から供給さ
れるデジタル信号をガンマ補正し、補正後のデジタルビデオ信号を出力し、D/A変換回
路によりアナログビデオ信号に変換して、各EL素子に送出する。各EL素子は、映像信
号処理回路160から供給されるアナログビデオ信号に基づいて発光し、映像を表示する
The correction circuit 161 of the video signal processing circuit 160 performs gamma correction on the digital signal supplied from the signal generator 204, outputs the corrected digital video signal, converts it to an analog video signal by the D / A conversion circuit, Send to EL element. Each EL element emits light based on the analog video signal supplied from the video signal processing circuit 160 and displays an image.

表示された映像は、撮像装置201を用いてデジタル信号化される。撮像装置200か
ら送出されるデジタル信号は、デジタルシグナルプロセッサ(DSP)
202に供給される。デジタルシグナルプロセッサ202は、撮像装置201から供給さ
れるデジタル信号とリファレンスデータ供給源203から供給されるデジタル信号とを比
較し、そのデータのずれを補正回路161にフィードバックする。なお、リファレンスデ
ータはシグナルジェネレータ204から直接供給されるようにしてもよい。
The displayed video is converted into a digital signal using the imaging device 201. A digital signal transmitted from the imaging apparatus 200 is a digital signal processor (DSP).
202. The digital signal processor 202 compares the digital signal supplied from the imaging device 201 with the digital signal supplied from the reference data supply source 203 and feeds back the data shift to the correction circuit 161. The reference data may be directly supplied from the signal generator 204.

デジタルシグナルプロセッサ202から供給される信号に従って、補正回路161は、
シグナルジェネレータ204からのデジタル信号をさらに補正し、アナログビデオ信号に
変換して再びEL素子に送出する。各EL素子は、映像信号処理回路160から供給され
るアナログビデオ信号に基づいて発光し、映像を表示する。
According to the signal supplied from the digital signal processor 202, the correction circuit 161
The digital signal from the signal generator 204 is further corrected, converted into an analog video signal, and sent again to the EL element. Each EL element emits light based on the analog video signal supplied from the video signal processing circuit 160 and displays an image.

表示された映像は、撮像装置201を用いて再びデジタル信号化される。撮像装置20
1から供給されるデジタル信号は、デジタルシグナルプロセッサ202に送出される。デ
ジタルシグナルプロセッサ202は、撮像装置201から供給されるデジタル信号とリフ
ァレンスデータ供給源203から供給されるデジタル信号とを比較し、そのずれを補正回
路161に再びフィードバックする。
The displayed video is converted into a digital signal again using the imaging device 201. Imaging device 20
The digital signal supplied from 1 is sent to the digital signal processor 202. The digital signal processor 202 compares the digital signal supplied from the imaging device 201 with the digital signal supplied from the reference data supply source 203 and feeds back the deviation to the correction circuit 161 again.

こうして適切なガンマ補正のデータが得られたら、そのデータを補正メモリ162の指
定したアドレスに記憶する。
When appropriate gamma correction data is obtained in this way, the data is stored at a designated address in the correction memory 162.

その後、次のビデオ信号の補正を開始するために、シグナルジェネレータ204は、前
回と異なるデジタル信号を補正回路161に送出する。そして、そのデジタル信号に対す
る適切なガンマ補正のデータが得られたら、そのデータを補正メモリ162の指定したア
ドレスに記憶する。
Thereafter, in order to start correction of the next video signal, the signal generator 204 sends a digital signal different from the previous one to the correction circuit 161. When appropriate gamma correction data for the digital signal is obtained, the data is stored in the designated address of the correction memory 162.

補正データが全て補正メモリ162に記憶されると、シグナルジェネレータ204、デ
ジタルシグナルプロセッサ202は、アクティブマトリクス基板100から切り離される
。以上をもって、ガンマ補正テーブルの作成が終了する。なお、ここで示したガンマ補正
テーブルの作成方法は一例であって、特に限定されないことは言うまでもない。また、図
1に示したブロック回路図も一例であって、例えば、補正メモリのない補正回路を用いて
ガンマ補正することも可能である。
When all the correction data is stored in the correction memory 162, the signal generator 204 and the digital signal processor 202 are disconnected from the active matrix substrate 100. This completes the creation of the gamma correction table. Note that the gamma correction table creation method shown here is merely an example, and it goes without saying that the method is not particularly limited. The block circuit diagram shown in FIG. 1 is also an example. For example, gamma correction can be performed using a correction circuit without a correction memory.

以後、デジタルビデオ信号が補正回路160に供給され、補正メモリ161に記憶され
ているガンマ補正テーブルのデータに基づいて、デジタルビデオ信号が補正され、さらに
アナログビデオ信号に変換された後、EL素子に供給される。
補正回路160により、EL素子に供給されるアナログビデオ信号には適切な補正がされ
ているので、バランスのとれた発光(赤色発光、緑色発光、及び青色発光)が得られ、良
好な映像が表示される。
Thereafter, the digital video signal is supplied to the correction circuit 160, the digital video signal is corrected based on the data of the gamma correction table stored in the correction memory 161, and further converted into an analog video signal. Supplied.
Since the analog video signal supplied to the EL element is appropriately corrected by the correction circuit 160, balanced light emission (red light emission, green light emission, and blue light emission) can be obtained, and a good image can be displayed. Is done.

以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
The present invention having the above-described configuration will be described in more detail with the following examples.

本実施例では、補正回路を備えたEL表示装置について、図1を用い説明する。   In this embodiment, an EL display device including a correction circuit will be described with reference to FIG.

図1は、本実施例のEL表示装置を示すブロック図である。図1において、100はア
クティブマトリクス基板であり、ソースドライバ回路110および120、ゲートドライ
バ回路130、および画素部150を有している。画素部150はマトリクス状に配置さ
れた画素を有しており、各画素はTFT151、EL素子152等を有している。なお、
簡略化のため図示しないが、本実施例ではR(赤)、G(緑)、B(青)に対応したカラ
ーフィルターを用いてカラー化を実現している。
FIG. 1 is a block diagram showing an EL display device of this embodiment. In FIG. 1, reference numeral 100 denotes an active matrix substrate, which includes source driver circuits 110 and 120, a gate driver circuit 130, and a pixel portion 150. The pixel portion 150 includes pixels arranged in a matrix, and each pixel includes a TFT 151, an EL element 152, and the like. In addition,
Although not shown for simplification, in this embodiment, colorization is realized using color filters corresponding to R (red), G (green), and B (blue).

160は映像信号処理回路であり、外部から入力されるアナログ信号をデジタル信号に
変換するA/D変換回路163、およびデジタル信号をガンマ補正する補正回路161、
ガンマ補正されたデジタル信号をアナログ信号に変換するD/A変換回路164を有して
いる。補正回路161は補正メモリ162を有している。
Reference numeral 160 denotes a video signal processing circuit, an A / D conversion circuit 163 that converts an analog signal input from the outside into a digital signal, and a correction circuit 161 that performs gamma correction on the digital signal.
A D / A conversion circuit 164 that converts the gamma-corrected digital signal into an analog signal is provided. The correction circuit 161 has a correction memory 162.

170はコントロール回路であり、アクティブマトリクス基板100および映像信号処
理回路160に供給する種々の信号をコントロールする。コントロール回路170には同
期信号210が入力される。
A control circuit 170 controls various signals supplied to the active matrix substrate 100 and the video signal processing circuit 160. A synchronization signal 210 is input to the control circuit 170.

また、映像信号処理回路160、コントロール回路170等は、アクティブマトリクス
基板100とは異なる基板、例えば別のプリント基板に実装されており、当該基板上の回
路とアクティブマトリクス基板100とは、ケーブルやフレキシブル配線板等によって接
続されている。
In addition, the video signal processing circuit 160, the control circuit 170, and the like are mounted on a substrate different from the active matrix substrate 100, for example, a separate printed circuit board. They are connected by a wiring board or the like.

外部から映像信号処理回路160へ入力されるビデオ信号200はテレビジョン信号や
ビデオ信号などのアナログ信号である。
The video signal 200 input from the outside to the video signal processing circuit 160 is an analog signal such as a television signal or a video signal.

映像信号処理回路160において、ビデオ信号200はA/D変換回路163によりデ
ジタルビデオ信号に変換され補正回路161に出力される。補正回路161は、補正メモ
リに記憶されたガンマ補正テーブルに基づき、入力するデジタルビデオ信号に各EL素子
の発光輝度を考慮したガンマ補正を施す。ガンマ補正されたデジタルビデオ信号はD/A
変換回路164によりアナログビデオ信号に変換されソースドライバ回路110、120
に供給される。
In the video signal processing circuit 160, the video signal 200 is converted into a digital video signal by the A / D conversion circuit 163 and output to the correction circuit 161. Based on the gamma correction table stored in the correction memory, the correction circuit 161 performs gamma correction considering the light emission luminance of each EL element on the input digital video signal. Gamma corrected digital video signal is D / A
The source driver circuits 110 and 120 are converted into analog video signals by the conversion circuit 164.
To be supplied.

デジタルビデオ信号が補正回路160に供給され、補正メモリ161に記憶されている
ガンマ補正テーブルのデータに基づいて、デジタルビデオ信号がガンマ補正され、さらに
アナログビデオ信号に変換された後、EL素子に供給される。
補正回路160により、EL素子に供給されるアナログビデオ信号には適切なガンマ補正
がされているので、バランスのとれた発光(赤色発光、緑色発光、及び青色発光)が得ら
れ、良好な映像が表示される。
The digital video signal is supplied to the correction circuit 160, and the digital video signal is gamma-corrected based on the data of the gamma correction table stored in the correction memory 161, further converted into an analog video signal, and then supplied to the EL element. Is done.
An appropriate gamma correction is applied to the analog video signal supplied to the EL element by the correction circuit 160, so that balanced light emission (red light emission, green light emission, and blue light emission) can be obtained, and a good image can be obtained. Is displayed.

次に、本実施例のEL表示装置の作製方法について図3〜図5を用いて説明する。但し、
説明を簡単にするために、駆動回路に関しては基本回路であるCMOS回路を図示するこ
ととする。
Next, a method for manufacturing the EL display device of this example will be described with reference to FIGS. However,
In order to simplify the description, a CMOS circuit, which is a basic circuit, is illustrated for the drive circuit.

まず、図3(A)に示すように、ガラス基板300上に下地膜301を300nmの厚
さに形成する。本実施例では下地膜302として窒化酸化珪素膜を積層して用いる。この
時、ガラス基板300に接する方の窒素濃度を10〜25wt%としておくと良い。
First, as shown in FIG. 3A, a base film 301 is formed to a thickness of 300 nm over a glass substrate 300. In this embodiment, a silicon nitride oxide film is stacked as the base film 302. At this time, the nitrogen concentration in contact with the glass substrate 300 is preferably set to 10 to 25 wt%.

次に下地膜301の上に50nmの厚さの非晶質珪素膜(図示せず))を公知の成膜法
で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜(微
結晶半導体膜を含む)であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質
構造を含む化合物半導体膜でも良い。また、膜厚は20〜100nmの厚さであれば良い
Next, an amorphous silicon film (not shown) having a thickness of 50 nm is formed on the base film 301 by a known film formation method. Note that the semiconductor film is not limited to an amorphous silicon film, and any semiconductor film including an amorphous structure (including a microcrystalline semiconductor film) may be used. Further, a compound semiconductor film including an amorphous structure such as an amorphous silicon germanium film may be used. The film thickness may be 20 to 100 nm.

そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜(多結晶シリコン膜
若しくはポリシリコン膜ともいう)302を形成する。公知の結晶化方法としては、電熱
炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用
いたランプアニール結晶化法がある。本実施例では、XeClガスを用いたエキシマレー
ザー光を用いて結晶化する。
Then, the amorphous silicon film is crystallized by a known technique to form a crystalline silicon film (also referred to as a polycrystalline silicon film or a polysilicon film) 302. Known crystallization methods include a thermal crystallization method using an electric furnace, a laser annealing crystallization method using laser light, and a lamp annealing crystallization method using infrared light. In this embodiment, crystallization is performed using excimer laser light using XeCl gas.

なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩
形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー
光を用いることもできる。
In this embodiment, a pulse oscillation type excimer laser beam processed into a linear shape is used. However, a rectangular shape, a continuous oscillation type argon laser beam, or a continuous oscillation type excimer laser beam may be used. .

本実施例では結晶質珪素膜をTFTの活性層として用いるが、非晶質珪素膜を用いるこ
とも可能である。また、オフ電流を低減する必要のあるスイッチング用TFTの活性層を
非晶質珪素膜で形成し、電流制御用TFTの活性層を結晶質珪素膜で形成することも可能
である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにく
い。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点
を生かすことができる。
In this embodiment, a crystalline silicon film is used as an active layer of a TFT, but an amorphous silicon film can also be used. It is also possible to form the active layer of the switching TFT that needs to reduce the off-current with an amorphous silicon film and form the active layer of the current control TFT with a crystalline silicon film. Since the amorphous silicon film has low carrier mobility, it is difficult for an electric current to flow and an off current is difficult to flow. That is, the advantages of both an amorphous silicon film that hardly allows current to flow and a crystalline silicon film that easily allows current to flow can be utilized.

次に、図3(B)に示すように、結晶質珪素膜302上に酸化珪素膜でなる保護膜30
3を130nmの厚さに形成する。この厚さは100〜200nm(好ましくは130〜
170nm)の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。こ
の保護膜303は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないように
するためと、微妙な濃度制御を可能にするために設ける。
Next, as shown in FIG. 3B, a protective film 30 made of a silicon oxide film is formed on the crystalline silicon film 302.
3 is formed to a thickness of 130 nm. This thickness is 100 to 200 nm (preferably 130 to
170 nm). Any other film may be used as long as it is an insulating film containing silicon. This protective film 303 is provided in order to prevent the crystalline silicon film from being directly exposed to plasma when an impurity is added and to enable fine concentration control.

そして、その上にレジストマスク304a、304bを形成し、保護膜303を介してn
型を付与する不純物元素(以下、n型不純物元素という)を添加する。
なお、n型不純物元素としては、代表的には15族に属する元素、典型的にはリン又は砒
素を用いることができる。なお、本実施例ではフォスフィン(PH3
を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを1×1018at
oms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。
Then, resist masks 304a and 304b are formed thereon, and n is interposed through the protective film 303.
An impurity element imparting a type (hereinafter referred to as an n-type impurity element) is added.
Note that as the n-type impurity element, an element typically belonging to Group 15, typically phosphorus or arsenic can be used. In this embodiment, phosphine (PH 3 )
Using a plasma doping method in which plasma is excited without mass separation, phosphorus is 1 × 10 18 at
Add at a concentration of oms / cm 3 . Of course, an ion implantation method for performing mass separation may be used.

この工程により形成されるn型不純物領域305、306には、n型不純物元素が2×
1016〜5×1019atoms/cm3(代表的には5×1017〜5×1018atoms/cm3)の濃度で
含まれるようにドーズ量を調節する。
In the n-type impurity regions 305 and 306 formed by this process, an n-type impurity element is 2 ×
The dose is adjusted so as to be contained at a concentration of 10 16 to 5 × 10 19 atoms / cm 3 (typically 5 × 10 17 to 5 × 10 18 atoms / cm 3 ).

次に、図3(C)に示すように、保護膜303を除去し、添加した15族に属する元素
の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレー
ザー光の照射により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシ
マレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的である
ので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保
護膜303をつけたままレーザー光を照射しても良い。
Next, as shown in FIG. 3C, the protective film 303 is removed, and the added element belonging to Group 15 is activated. As the activation means, a known technique may be used. In this embodiment, activation is performed by irradiation with excimer laser light. Of course, the pulse oscillation type or the continuous oscillation type may be used, and it is not necessary to limit to the excimer laser beam. However, since the purpose is to activate the added impurity element, it is preferable to irradiate with energy that does not melt the crystalline silicon film. Note that laser light may be irradiated with the protective film 303 attached.

なお、このレーザー光による不純物元素の活性化に際して、熱処理による活性化を併用
しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して450〜5
50℃程度の熱処理を行えば良い。
Note that activation by heat treatment may be used in combination with the activation of the impurity element by the laser beam. When activation by heat treatment is performed, 450 to 5 is considered in consideration of the heat resistance of the substrate.
A heat treatment at about 50 ° C. may be performed.

この工程によりn型不純物領域305、306の端部、即ち、n型不純物領域305、
306の周囲に存在するn型不純物元素を添加していない領域との境界部(接合部)が明
確になる。このことは、後にTFTが完成した時点において、LDD領域とチャネル形成
領域とが非常に良好な接合部を形成しうることを意味する。
By this step, end portions of the n-type impurity regions 305 and 306, that is, the n-type impurity regions 305,
A boundary portion (junction portion) with the region to which the n-type impurity element existing around 306 is not added becomes clear. This means that when the TFT is later completed, the LDD region and the channel formation region can form a very good junction.

次に、図3(D)に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体
膜(以下、活性層という)307〜310を形成する。
Next, as shown in FIG. 3D, unnecessary portions of the crystalline silicon film are removed, and island-shaped semiconductor films (hereinafter referred to as active layers) 307 to 310 are formed.

次に、図3(E)に示すように、活性層307〜310を覆ってゲート絶縁膜311を
形成する。ゲート絶縁膜311としては、10〜200nm、好ましくは50〜150n
mの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本
実施例では110nm厚の窒化酸化珪素膜を用いる。
Next, as illustrated in FIG. 3E, a gate insulating film 311 is formed to cover the active layers 307 to 310. The gate insulating film 311 is 10 to 200 nm, preferably 50 to 150 n.
An insulating film containing silicon having a thickness of m may be used. This may be a single layer structure or a laminated structure. In this embodiment, a silicon nitride oxide film having a thickness of 110 nm is used.

次に、200〜400nm厚の導電膜を形成し、パターニングしてゲート電極312〜
316を形成する。このゲート電極312〜316の端部をテーパー状にすることもでき
る。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのため
の配線(以下、ゲート配線という)とを別の材料で形成する。具体的にはゲート電極より
も低抵抗な材料をゲート配線として用いる。
これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はで
きなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線と
を同一材料で形成してしまっても構わない。
Next, a conductive film having a thickness of 200 to 400 nm is formed and patterned to form gate electrodes 312-
316 is formed. The ends of the gate electrodes 312 to 316 can be tapered. Note that in this embodiment, the gate electrode and a wiring (hereinafter referred to as a gate wiring) electrically connected to the gate electrode are formed using different materials. Specifically, a material having a resistance lower than that of the gate electrode is used for the gate wiring.
This is because a material that can be finely processed is used for the gate electrode, and a material that has a low wiring resistance is used for the gate wiring even though it cannot be finely processed. Of course, the gate electrode and the gate wiring may be formed of the same material.

また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用い
ることができる。ただし、上述のように微細加工が可能、具体的には2μm以下の線幅に
パターニング可能な材料が好ましい。
The gate electrode may be formed of a single-layer conductive film, but it is preferable to form a stacked film of two layers or three layers as necessary. Any known conductive film can be used as the material of the gate electrode. However, a material that can be finely processed as described above, specifically, that can be patterned to a line width of 2 μm or less is preferable.

代表的には、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン
(W)、クロム(Cr)、シリコン(Si)から選ばれた元素でなる膜、または前記元素
の窒化物膜(代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜)、または
前記元素を組み合わせた合金膜(代表的にはMo−W合金、Mo−Ta合金)、または前
記元素のシリサイド膜(代表的にはタングステンシリサイド膜、チタンシリサイド膜)を
用いることができる。勿論、単層で用いても積層して用いても良い。
Typically, a film made of an element selected from tantalum (Ta), titanium (Ti), molybdenum (Mo), tungsten (W), chromium (Cr), and silicon (Si), or a nitride film of the element (Typically a tantalum nitride film, a tungsten nitride film, a titanium nitride film), an alloy film (typically, a Mo—W alloy, a Mo—Ta alloy), or a silicide film of the above elements (typical) Specifically, a tungsten silicide film or a titanium silicide film) can be used. Of course, it may be used as a single layer or may be laminated.

本実施例では、50nm厚の窒化タングステン(WN)膜と、350nm厚のタングス
テン(W)膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてXe、Ne等の不活性ガスを添加すると応力による膜はがれを防止するこ
とができる。
In this embodiment, a stacked film including a tungsten nitride (WN) film having a thickness of 50 nm and a tungsten (W) film having a thickness of 350 nm is used. This may be formed by sputtering. Further, when an inert gas such as Xe or Ne is added as a sputtering gas, peeling of the film due to stress can be prevented.

またこの時、ゲート電極313、316はそれぞれn型不純物領域305、306の一
部とゲート絶縁膜311を介して重なるように形成する。この重なった部分が後にゲート
電極と重なったLDD領域となる。
At this time, the gate electrodes 313 and 316 are formed so as to overlap part of the n-type impurity regions 305 and 306 with the gate insulating film 311 interposed therebetween. This overlapped portion later becomes an LDD region overlapping with the gate electrode.

次に、図4(A)に示すように、ゲート電極312〜316をマスクとして自己整合的
にn型不純物元素(本実施例ではリン)を添加する。こうして形成される不純物領域31
7〜323にはn型不純物領域305、306の1/2〜1/10(代表的には1/3〜
1/4)の濃度でリンが添加されるように調節する。
具体的には、1×1016〜5×1018atoms/cm3(典型的には3×1017〜3×1018ato
ms/cm3)の濃度が好ましい。
Next, as shown in FIG. 4A, an n-type impurity element (phosphorus in this embodiment) is added in a self-aligning manner using the gate electrodes 312 to 316 as masks. Impurity regions 31 thus formed
7 to 323 include 1/2 to 1/10 of n-type impurity regions 305 and 306 (typically 1/3 to 1/3).
Adjust to add phosphorus at a concentration of 1/4).
Specifically, 1 × 10 16 to 5 × 10 18 atoms / cm 3 (typically 3 × 10 17 to 3 × 10 18 ato
A concentration of ms / cm 3 ) is preferred.

次に、図4(B)に示すように、ゲート電極等を覆う形でレジストマスク324a〜3
24cを形成し、n型不純物元素(本実施例ではリン)を添加して高濃度にリンを含む不
純物領域325〜331を形成する。ここでもフォスフィン(PH3)を用いたイオンド
ープ法で行い、この領域のリンの濃度は1×1020〜1×1021atoms/cm3(代表的には
2×1020〜5×1021atoms/cm3)となるように調節する。
Next, as shown in FIG. 4B, resist masks 324a to 324 are formed so as to cover the gate electrodes and the like.
24c is formed, and an n-type impurity element (phosphorus in this embodiment) is added to form impurity regions 325 to 331 containing phosphorus at a high concentration. Here again, ion doping using phosphine (PH 3 ) is performed, and the concentration of phosphorus in this region is 1 × 10 20 to 1 × 10 21 atoms / cm 3 (typically 2 × 10 20 to 5 × 10 21. atoms / cm 3 ).

この工程によってnチャネル型TFTのソース領域若しくはドレイン領域が形成される
が、スイッチング用TFTでは、図4(A)の工程で形成したn型不純物領域320〜3
22の一部を残す。
In this step, the source region or drain region of the n-channel TFT is formed. In the switching TFT, the n-type impurity regions 320 to 3 formed in the step of FIG.
Leave part of 22.

次に、図4(C)に示すように、レジストマスク324a〜324cを除去し、新たにレ
ジストマスク332を形成する。そして、p型不純物元素(本実施例ではボロン)を添加
し、高濃度にボロンを含む不純物領域333、334を形成する。ここではジボラン(B
26)を用いたイオンドープ法により3×1020〜3×1021atoms/cm3(代表的には5
×1020〜1×1021atoms/cm3ノ)濃度となるようにボロンを添加する。
Next, as shown in FIG. 4C, the resist masks 324a to 324c are removed, and a new resist mask 332 is formed. Then, a p-type impurity element (boron in this embodiment) is added to form impurity regions 333 and 334 containing boron at a high concentration. Here, diborane (B
2 × 6 20 to 3 × 10 21 atoms / cm 3 (typically 5 × 10 2 ) by ion doping using 2 H 6 ).
Boron is added so that the concentration becomes × 10 20 to 1 × 10 21 atoms / cm 3 .

なお、不純物領域333、334には既に1×1020〜1×1021atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも3倍以上の濃度で添
加される。そのため、予め形成されていたn型の不純物領域は完全にP型に反転し、P型
の不純物領域として機能する。
Note that phosphorus is already added to the impurity regions 333 and 334 at a concentration of 1 × 10 20 to 1 × 10 21 atoms / cm 3 , but boron added here is added at a concentration of at least three times that of the impurity regions 333 and 334. Is done. Therefore, the n-type impurity region formed in advance is completely inverted to the P-type and functions as a P-type impurity region.

次に、レジストマスク332を除去した後、それぞれの濃度で添加されたn型またはp
型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニ
ール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素
雰囲気中、550℃、4時間の熱処理を行う。
Next, after removing the resist mask 332, n-type or p-type added at each concentration
Activate the type impurity element. As the activation means, furnace annealing, laser annealing, or lamp annealing can be used. In this embodiment, heat treatment is performed in an electric furnace in a nitrogen atmosphere at 550 ° C. for 4 hours.

このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも
存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオー
ミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰
囲気中の酸素濃度は1ppm以下、好ましくは0.1ppm以下とすることが望ましい。
At this time, it is important to eliminate oxygen in the atmosphere as much as possible. This is because the presence of even a small amount of oxygen oxidizes the exposed surface of the gate electrode, which increases resistance and makes it difficult to make ohmic contact later. Therefore, the oxygen concentration in the treatment atmosphere in the activation step is 1 ppm or less, preferably 0.1 ppm or less.

次に、活性化工程が終了したら300nm厚のゲート配線335を形成する。
ゲート配線335の材料としては、アルミニウム(Al)又は銅(Cu)を主成分(組成
として50〜100%を占める。)とする金属膜を用いれば良い。配置としては図3のゲ
ート配線211のように、スイッチング用TFTのゲート電極314、315(図3のゲ
ート電極19a、19bに相当する)を電気的に接続するように形成する。(図4(D))
Next, when the activation process is completed, a gate wiring 335 having a thickness of 300 nm is formed.
As a material of the gate wiring 335, a metal film containing aluminum (Al) or copper (Cu) as a main component (occupying 50 to 100% as a composition) may be used. As the arrangement, like the gate wiring 211 in FIG. 3, the gate electrodes 314 and 315 (corresponding to the gate electrodes 19a and 19b in FIG. 3) of the switching TFT are formed so as to be electrically connected. (Fig. 4 (D))

このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるた
め、面積の大きい画像表示領域(画素部)を形成することができる。即ち、画面の大きさ
が対角10インチ以上(さらには30インチ以上)のEL表示装置を実現する上で、本実
施例の画素構造は極めて有効である。
With such a structure, the wiring resistance of the gate wiring can be extremely reduced, so that an image display region (pixel portion) having a large area can be formed. That is, the pixel structure of this embodiment is extremely effective in realizing an EL display device having a screen size of 10 inches or more (or 30 inches or more) diagonally.

次に、図5(A)に示すように、第1層間絶縁膜336を形成する。第1層間絶縁膜3
36としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用い
れば良い。また、膜厚は400nm〜1.5μmとすれば良い。本実施例では、200n
m厚の窒化酸化珪素膜の上に800nm厚の酸化珪素膜を積層した構造とする。
Next, as shown in FIG. 5A, a first interlayer insulating film 336 is formed. First interlayer insulating film 3
As 36, an insulating film containing silicon may be used as a single layer, or a laminated film combined therewith may be used. The film thickness may be 400 nm to 1.5 μm. In this embodiment, 200n
A structure in which an 800 nm thick silicon oxide film is stacked on an m thick silicon nitride oxide film is employed.

さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化(プラズマに
より励起された水素を用いる)を行っても良い。
Further, a hydrogenation treatment is performed by performing a heat treatment at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 3 to 100% hydrogen. This step is a step in which the dangling bonds of the semiconductor film are terminated with hydrogen by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed.

なお、水素化処理は第1層間絶縁膜336を形成する間に入れても良い。即ち、200
nm厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り8
00nm厚の酸化珪素膜を形成しても構わない。
Note that the hydrogenation treatment may be performed while the first interlayer insulating film 336 is formed. That is, 200
After forming a silicon nitride oxide film having a thickness of nm, hydrogenation is performed as described above, and then the remaining 8
A silicon oxide film having a thickness of 00 nm may be formed.

次に、第1層間絶縁膜336に対してコンタクトホールを形成し、ソース配線337〜
340と、ドレイン配線341〜343を形成する。なお、本実施例ではこの電極を、T
i膜を100nm、Tiを含むアルミニウム膜を300nm、Ti膜150nmをスパッ
タ法で連続形成した3層構造の積層膜とする。勿論、他の導電膜でも良い。
Next, a contact hole is formed in the first interlayer insulating film 336, and the source wiring 337˜
340 and drain wirings 341 to 343 are formed. In this embodiment, this electrode is replaced with T
A laminated film having a three-layer structure in which an i film is 100 nm, an aluminum film containing Ti is 300 nm, and a Ti film 150 nm is continuously formed by sputtering. Of course, other conductive films may be used.

次に、50〜500nm(代表的には200〜300nm)の厚さで第1パッシベーシ
ョン膜344を形成する。本実施例では第1パッシベーション膜344として300nm
厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。
Next, a first passivation film 344 is formed with a thickness of 50 to 500 nm (typically 200 to 300 nm). In this embodiment, the first passivation film 344 is 300 nm.
A thick silicon nitride oxide film is used. This may be replaced by a silicon nitride film.

なお、窒化酸化珪素膜の形成に先立ってH2、NH3等水素を含むガスを用いてプラズマ
処理を行うことは有効である。この前処理により励起された水素が第1層間絶縁膜336
に供給され、熱処理を行うことで、第1パッシベーション膜344の膜質が改善される。
それと同時に、第1層間絶縁膜336に添加された水素が下層側に拡散するため、効果的
に活性層を水素化することができる。
Note that it is effective to perform plasma treatment using a gas containing hydrogen such as H 2 or NH 3 prior to formation of the silicon nitride oxide film. The hydrogen excited by this pretreatment becomes the first interlayer insulating film 336.
The film quality of the first passivation film 344 is improved by performing the heat treatment.
At the same time, since hydrogen added to the first interlayer insulating film 336 diffuses to the lower layer side, the active layer can be effectively hydrogenated.

次に、図5(B)に示すように有機樹脂からなる第2層間絶縁膜345を形成する。有
機樹脂としてはポリイミド、ポリアミド、アクリル、BCB(ベンゾシクロブテン)等を
使用することができる。特に、第2層間絶縁膜345は平坦化の意味合いが強いので、平
坦性に優れたアクリルが好ましい。本実施例ではTFTによって形成される段差を十分に
平坦化しうる膜厚でアクリル膜を形成する。
好ましくは1〜5μm(さらに好ましくは2〜4μm)とすれば良い。
Next, as shown in FIG. 5B, a second interlayer insulating film 345 made of an organic resin is formed. As the organic resin, polyimide, polyamide, acrylic, BCB (benzocyclobutene), or the like can be used. In particular, since the second interlayer insulating film 345 has a strong meaning of flattening, acrylic having excellent flatness is preferable. In this embodiment, the acrylic film is formed with a film thickness that can sufficiently flatten the step formed by the TFT.
The thickness is preferably 1 to 5 μm (more preferably 2 to 4 μm).

次に、第2層間絶縁膜345及び第1パッシベーション膜344にドレイン配線343
に達するコンタクトホールを形成し、画素電極346を形成する。本実施例では画素電極
346として300nm厚のアルミニウム合金膜(1wt%のチタンを含有したアルミニウ
ム膜)を形成する。なお、347は隣接する画素電極の端部である。
Next, the drain wiring 343 is formed on the second interlayer insulating film 345 and the first passivation film 344.
A contact hole reaching to is formed, and a pixel electrode 346 is formed. In this embodiment, an aluminum alloy film (aluminum film containing 1 wt% titanium) having a thickness of 300 nm is formed as the pixel electrode 346. Reference numeral 347 denotes an end portion of an adjacent pixel electrode.

次に、図5(C)に示すように、アルカリ化合物348を形成する。本実施例ではフッ
化リチウム膜を5nmの厚さを狙って蒸着法により形成する。そして、その上に100n
m厚のEL層349をスピンコート法により形成する。
Next, as shown in FIG. 5C, an alkali compound 348 is formed. In this embodiment, a lithium fluoride film is formed by vapor deposition aiming at a thickness of 5 nm. And 100n on it
An m-thick EL layer 349 is formed by spin coating.

EL層349を構成するEL材料としては、ポリパラフェニレンビニレン(PPV)系や
ポリフルオレン系などのポリマー系有機材料や低分子系有機材料が挙げられる。具体的に
は、発光層となる白色発光を示すポリマー系有機材料として、特開平8−96959号公
報または特開平9−63770号公報に記載された材料を用いれば良い。例えば、1,2
−ジクロロメタンに、PVK(ポリビニルカルバゾール)、Bu−PBD(2−(4'−t
ert−ブチルフェニル)−5−(4''−ビフェニル)−1,3,4−オキサジアゾール)
、クマリン6、DCM1(4−ジシアノメチレン−2−メチル−6−p−ジメチルアミノ
スチリル−4H−ピラン)、TPB(テトラフェニルブタジエン)、ナイルレッドを溶解
したものを用いれば良い。このとき膜厚は30〜150nm(好ましくは40〜100n
m)とすれば良い。以上の例は本願発明のEL層として用いることのできる有機材料の一
例であって、本願発明を限定するものではない。
Examples of the EL material forming the EL layer 349 include polymer organic materials such as polyparaphenylene vinylene (PPV) and polyfluorene, and low molecular weight organic materials. Specifically, materials described in Japanese Patent Application Laid-Open No. 8-96959 or Japanese Patent Application Laid-Open No. 9-63770 may be used as the polymer organic material that emits white light to be the light emitting layer. For example, 1, 2
-Dichloromethane, PVK (polyvinylcarbazole), Bu-PBD (2- (4'-t
ert-butylphenyl) -5- (4 ″ -biphenyl) -1,3,4-oxadiazole)
, Coumarin 6, DCM1 (4-dicyanomethylene-2-methyl-6-p-dimethylaminostyryl-4H-pyran), TPB (tetraphenylbutadiene), and Nile Red may be used. At this time, the film thickness is 30 to 150 nm (preferably 40 to 100 n).
m). The above example is an example of an organic material that can be used as the EL layer of the present invention, and does not limit the present invention.

また、前述したようにカラー化方式には大きく分けて四つあり、本実施例ではカラー化
するためRGBに対応したカラーフィルターを形成する方式を用いた。
EL層349は公知の材料や構造を用いることができるが本願発明では白色発光の可能な
低分子系有機材料を用いた。なお、RGBに対応したカラーフィルターは、アクティブマ
トリクス基板上の画素電極上方に位置させればよい。また、アクティブマトリクス基板に
EL素子を封入するようにして他の基板を貼り付け、その基板にカラーフィルターを設け
る構成としてもよい。なお、簡略化のためカラーフィルターは図示していない。
Further, as described above, there are roughly four colorization methods. In this embodiment, a method of forming a color filter corresponding to RGB is used for colorization.
A known material or structure can be used for the EL layer 349, but in the present invention, a low molecular organic material capable of emitting white light is used. Note that the color filter corresponding to RGB may be positioned above the pixel electrode on the active matrix substrate. Further, another substrate may be attached to the active matrix substrate so as to enclose the EL element, and a color filter may be provided on the substrate. For simplicity, the color filter is not shown.

また、青色又は青緑発光のEL層と蛍光体(蛍光性の色変換層:CCM)とを組み合わ
せたカラー表示方式、RGBに対応したEL層を重ねることでカラー表示を行う方式も採
用できる。
In addition, a color display method in which a blue or blue-green light emitting EL layer and a phosphor (fluorescent color conversion layer: CCM) are combined, or a method in which color display is performed by overlapping EL layers corresponding to RGB can be employed.

なお、本実施例ではEL層349を上記発光層のみの単層構造とするが、必要に応じて
電子注入層、電子輸送層、正孔輸送層、正孔注入層、電子阻止層もしくは正孔素子層を設
けても良い。
Note that although the EL layer 349 has a single-layer structure including only the light-emitting layer in this embodiment, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, an electron blocking layer, or a hole is used as necessary. An element layer may be provided.

次に、EL層349を覆って200nm厚の透明導電膜でなる陽極350を形成する。
本実施例では酸化インジウムと酸化亜鉛との化合物からなる膜を蒸着法により形成し、パ
ターニングを行って陽極とする。
Next, an anode 350 made of a 200 nm-thick transparent conductive film is formed so as to cover the EL layer 349.
In this embodiment, a film made of a compound of indium oxide and zinc oxide is formed by a vapor deposition method and patterned to form an anode.

最後に、プラズマCVD法により窒化珪素膜でなる第2パッシベーション膜351を1
00nmの厚さに形成する。この第2パッシベーション膜351はEL層349を水分等
から保護する。また、EL層349で発生した熱を逃がす役割も果たす。放熱効果をさら
に高めるために、窒化珪素膜と炭素膜(好ましくはダイヤモンドライクカーボン膜)を積
層して第2パッシベーション膜とすることも有効である。
Finally, a second passivation film 351 made of a silicon nitride film is formed by plasma CVD.
It is formed to a thickness of 00 nm. The second passivation film 351 protects the EL layer 349 from moisture and the like. In addition, it plays a role of releasing heat generated in the EL layer 349. In order to further enhance the heat dissipation effect, it is effective to form a second passivation film by laminating a silicon nitride film and a carbon film (preferably a diamond-like carbon film).

こうして図5(C)に示すような構造のアクティブマトリクス型EL表示装置が完成す
る。ところで、本実施例のアクティブマトリクス型EL表示装置は、画素部だけでなく駆
動回路部にも最適な構造のTFTを配置することにより、非常に高い信頼性を示し、動作
特性も向上しうる。
Thus, an active matrix EL display device having a structure as shown in FIG. 5C is completed. By the way, the active matrix EL display device of this embodiment can provide extremely high reliability and improve the operating characteristics by arranging TFTs having an optimal structure not only in the pixel portion but also in the drive circuit portion.

まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有する
TFTを、駆動回路を形成するCMOS回路のnチャネル型TFTとして用いる。なお、
ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、サンプリング
回路(サンプル及びホールド回路)などが含まれる。
デジタル駆動を行う場合には、D/Aコンバータなどの信号変換回路も含まれうる。
First, a TFT having a structure that reduces hot carrier injection so as not to reduce the operating speed as much as possible is used as an n-channel TFT of a CMOS circuit that forms a driving circuit. In addition,
The driving circuit here includes a shift register, a buffer, a level shifter, a sampling circuit (sample and hold circuit), and the like.
In the case of performing digital driving, a signal conversion circuit such as a D / A converter may be included.

本実施例の場合、図6(C)に示すように、nチャネル型TFTの活性層は、ソース領
域355、ドレイン領域356、LDD領域357及びチャネル形成領域358を含み、
LDD領域357はゲート絶縁膜311を介してゲート電極313と重なっている。
In this embodiment, as shown in FIG. 6C, the active layer of the n-channel TFT includes a source region 355, a drain region 356, an LDD region 357, and a channel formation region 358.
The LDD region 357 overlaps with the gate electrode 313 with the gate insulating film 311 interposed therebetween.

ドレイン領域側のみにLDD領域を形成しているのは、動作速度を落とさないための配
慮である。また、このnチャネル型TFTはオフ電流値をあまり気にする必要はなく、そ
れよりも動作速度を重視した方が良い。従って、LDD領域357は完全にゲート電極に
重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットは
なくした方がよい。
The reason why the LDD region is formed only on the drain region side is to prevent the operation speed from being lowered. Further, this n-channel TFT does not need to worry about the off-current value so much, and it is better to focus on the operation speed than that. Therefore, it is desirable that the LDD region 357 is completely overlapped with the gate electrode and the resistance component is reduced as much as possible. That is, it is better to eliminate the so-called offset.

また、CMOS回路のpチャネル型TFTは、ホットキャリア注入による劣化が殆ど気
にならないので、特にLDD領域を設けなくても良い。勿論、nチャネル型TFTと同様
にLDD領域を設け、ホットキャリア対策を講じることも可能である。
In addition, since the p-channel TFT of the CMOS circuit is hardly concerned with deterioration due to hot carrier injection, it is not particularly necessary to provide an LDD region. Needless to say, it is possible to provide an LDD region as in the case of the n-channel TFT and take measures against hot carriers.

なお、駆動回路の中でもサンプリング回路は他の回路と比べて少し特殊であり、チャネ
ル形成領域を双方向に大電流が流れる。即ち、ソース領域とドレイン領域の役割が入れ替
わるのである。さらに、オフ電流値を極力低く抑える必要があり、そういった意味でスイ
ッチング用TFTと電流制御用TFTの中間程度の機能を有するTFTを配置することが
望ましい。
Note that the sampling circuit in the driver circuit is a little special compared to other circuits, and a large current flows in both directions in the channel formation region. That is, the roles of the source region and the drain region are interchanged. Furthermore, it is necessary to keep the off-current value as low as possible, and in that sense, it is desirable to dispose a TFT having an intermediate function between the switching TFT and the current control TFT.

なお、上記構成は、図3〜5に示した作製工程に従ってTFTを作製することによって
容易に実現することができる。また、本実施例では画素部と駆動回路の構成のみ示してい
るが、本実施例の作製工程に従えば、その他にも信号分割回路、D/Aコンバータ回路、
オペアンプ回路など駆動回路以外の論理回路を同一基板上に形成することが可能であり、
さらにはメモリ部やマイクロプロセッサ等を形成しうると考えている。
In addition, the said structure can be easily implement | achieved by manufacturing TFT according to the manufacturing process shown to FIGS. In addition, in this embodiment, only the configuration of the pixel portion and the drive circuit is shown. However, according to the manufacturing process of this embodiment, in addition to the signal dividing circuit, the D / A converter circuit,
Logic circuits other than driving circuits such as operational amplifier circuits can be formed on the same substrate,
Further, it is considered that a memory unit, a microprocessor, and the like can be formed.

次いで、図5(C)まで完成したら、少なくとも画素部、好ましくは駆動回路及び画素
部を囲むようにしてシーリング材(ハウジング材ともいう)18を設ける。(図6)なお
、シーリング材18は素子部を囲めるような凹部を持つガラス板を用いても良いし、紫外
線硬化樹脂を用いても良い。このとき、EL素子は完全に前記密閉空間に封入された状態
となり、外気から完全に遮断される。
5C, a sealing material (also referred to as a housing material) 18 is provided so as to surround at least the pixel portion, preferably the driver circuit and the pixel portion. (FIG. 6) The sealing material 18 may be a glass plate having a recess that surrounds the element portion, or an ultraviolet curable resin. At this time, the EL element is completely enclosed in the sealed space and is completely shielded from the outside air.

さらに、シーリング材18と基板10との間の空隙20には不活性ガス(アルゴン、ヘ
リウム、窒素等)を充填しておいたり、酸化バリウム等の乾燥剤を設けておくことが望ま
しい。これによりEL素子の水分等による劣化を抑制することが可能である。
Further, it is desirable that the gap 20 between the sealing material 18 and the substrate 10 is filled with an inert gas (argon, helium, nitrogen, etc.) or a desiccant such as barium oxide is provided. Thereby, it is possible to suppress deterioration of the EL element due to moisture or the like.

また、EL層の封入処理が完了したら、基板上に形成された素子又は回路から引き回さ
れた端子と外部信号端子とを接続するためのコネクター(フレキシブルプリントサーキッ
ト:FPC17)を取り付けて製品として完成する。なお、図6に示したように配線26
はシーリング材18と基板300との間を隙間(但し接着剤19で塞がれている。)を通
ってFPC17に電気的に接続されている。
When the EL layer encapsulation process is completed, a connector (flexible printed circuit: FPC17) for connecting the terminal drawn from the element or circuit formed on the substrate and the external signal terminal is attached to complete the product. To do. Incidentally, as shown in FIG.
Is electrically connected to the FPC 17 through a gap between the sealing material 18 and the substrate 300 (however, it is closed with an adhesive 19).

ここで本実施例のアクティブマトリクス型EL表示装置の構成を図7の上面図を用いて
説明する。図7において、300は基板、11は画素部、12はソース側駆動回路、13
はゲート側駆動回路であり、それぞれの駆動回路は配線14〜16を経てFPC17に至
り、外部機器へと接続される。
Here, the structure of the active matrix EL display device of this embodiment will be described with reference to the top view of FIG. In FIG. 7, 300 is a substrate, 11 is a pixel portion, 12 is a source side driving circuit, 13
Is a gate side drive circuit, and each drive circuit reaches the FPC 17 via wirings 14 to 16 and is connected to an external device.

以上説明したような図7に示す状態は、FPC17を外部機器の端子に接続することで
画素部に画像を表示することができる。本明細書中では、FPCを取り付けることで画像
表示が可能な状態となる物品をEL表示装置と定義している。
In the state shown in FIG. 7 as described above, an image can be displayed on the pixel portion by connecting the FPC 17 to a terminal of an external device. In this specification, an article that can display an image by attaching an FPC is defined as an EL display device.

なお、本実施例ではEL素子の出力光がアクティブマトリクス基板の上面側に出力され
る例を示したが、EL素子を下から順にITOでなる画素電極(陽極)
/EL層/MgAg電極(陰極)で形成する構成としてもよい。この場合、EL素子の出
力光はTFTが形成された基板側(アクティブマトリクス基板の下面側)に出力される。
In this embodiment, the output light of the EL element is output to the upper surface side of the active matrix substrate. However, the EL element is made of ITO in order from the bottom (anode).
It is good also as a structure formed with / EL layer / MgAg electrode (cathode). In this case, the output light of the EL element is output to the substrate side on which the TFT is formed (the lower surface side of the active matrix substrate).

実施例1では、EL層を構成するEL材料として白色発光を示す低分子系有機材料を用
いた例を示したが、本実施例では、R(赤)、G(緑)、B(青)に対応した三種類のポ
リマー系有機材料層を重ねた例を示す。なお、本実施例は実施例1とEL材料のみが異な
っているだけであるのでその点についてのみ示す。
In Example 1, an example using a low molecular weight organic material that emits white light as an EL material constituting the EL layer was shown. However, in this example, R (red), G (green), and B (blue) are used. An example in which three types of polymer organic material layers corresponding to the above are stacked is shown. Since only the EL material is different from Example 1 in this example, only this point will be described.

実施例1に示した低分子系有機材料に代えて、ポリマー系有機材料(ポリパラフェニレ
ンビニレン(PPV)系、ポリフルオレン系等)を用いればよい。例えば、赤色発光材料
にはシアノポリフェニレンビニレン、緑色発光材料にはポリフェニレンビニレン、青色発
光材料にはポリフェニレンビニレン及びポリアルキルフェニレンを用いた。
Instead of the low molecular weight organic material shown in Example 1, a polymer organic material (polyparaphenylene vinylene (PPV), polyfluorene, or the like) may be used. For example, cyanopolyphenylene vinylene was used as the red light emitting material, polyphenylene vinylene was used as the green light emitting material, and polyphenylene vinylene and polyalkylphenylene were used as the blue light emitting material.

このような構成とすることで発光輝度の高い発光(赤色発光、緑色発光、及び青色発光
)が得られる。
With such a configuration, light emission with high emission luminance (red light emission, green light emission, and blue light emission) can be obtained.

実施例1では、結晶質珪素膜302の形成手段としてレーザー結晶化を用いているが、
本実施例では異なる結晶化手段を用いる場合について説明する。
In Example 1, laser crystallization is used as means for forming the crystalline silicon film 302.
In this embodiment, a case where different crystallization means are used will be described.

本実施例では、非晶質珪素膜を形成した後、特開平7−130652号公報に記載され
た技術を用いて結晶化を行う。同公報に記載された技術は、結晶化を促進(助長)する触
媒として、ニッケル等の元素を用い、結晶性の高い結晶質珪素膜を得る技術である。
In this embodiment, after an amorphous silicon film is formed, crystallization is performed using the technique described in Japanese Patent Laid-Open No. 7-130652. The technique described in this publication is a technique for obtaining a crystalline silicon film having high crystallinity by using an element such as nickel as a catalyst for promoting (promoting) crystallization.

また、結晶化工程が終了した後で、結晶化に用いた触媒を除去する工程を行っても良い
。その場合、特開平10−270363号若しくは特開平8−330602号に記載され
た技術により触媒をゲッタリングすれば良い。
Further, after the crystallization step is completed, a step of removing the catalyst used for crystallization may be performed. In that case, the catalyst may be gettered by the technique described in JP-A-10-270363 or JP-A-8-330602.

また、本出願人による特願平11−076967の出願明細書に記載された技術を用い
てTFTを形成しても良い。
Further, a TFT may be formed using the technique described in the application specification of Japanese Patent Application No. 11-076967 by the present applicant.

以上のように、実施例1に示した作製工程は一実施例であって、実施例1の図5(C)
の構造が実現できるのであれば、他の作製工程を用いても問題はない。
なお、本実施例の構成は、実施例2の構成とも自由に組み合わせることが可能である。
As described above, the manufacturing process shown in Example 1 is an example, and FIG.
If other structures can be used, there is no problem.
The configuration of the present embodiment can be freely combined with the configuration of the second embodiment.

実施例1ではトップゲート型TFTの場合について説明したが、本願発明はTFT構造
に限定されるものではないので、ボトムゲート型TFT(代表的には逆スタガ型TFT)
を用いて実施しても構わない。また、逆スタガ型TFTは如何なる手段で形成されたもの
でも良い。
In the first embodiment, the case of the top gate type TFT has been described. However, since the present invention is not limited to the TFT structure, a bottom gate type TFT (typically an inverted stagger type TFT) is used.
You may carry out using. Further, the reverse stagger type TFT may be formed by any means.

逆スタガ型TFTは工程数がトップゲート型TFTよりも少なくし易い構造であるため
、本願発明の課題である製造コストの低減には非常に有利である。なお、本実施例の構成
は、実施例2または実施例3の構成とも自由に組み合わせることが可能である。
Since the inverted stagger type TFT has a structure in which the number of steps can be easily reduced as compared with the top gate type TFT, it is very advantageous for reducing the manufacturing cost which is the subject of the present invention. The configuration of this embodiment can be freely combined with the configuration of Embodiment 2 or Embodiment 3.

本願発明を実施して形成されたEL表示装置は、自発光型であるため液晶表示装置に比
べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子装置の表示
部として用いることができる。例えば、TV放送等を大画面で鑑賞するには対角30イン
チ以上(典型的には40インチ以上)のELディスプレイ(EL表示装置を筐体に組み込
んだディスプレイ)の表示部として本願発明のEL表示装置を用いるとよい。
An EL display device formed by carrying out the present invention is a self-luminous type, and therefore has excellent visibility in a bright place and a wide viewing angle as compared with a liquid crystal display device. Therefore, it can be used as a display portion of various electronic devices. For example, for viewing TV broadcasts on a large screen, the EL of the present invention can be used as a display unit of an EL display (display incorporating an EL display device in a housing) with a diagonal of 30 inches or more (typically 40 inches or more). A display device may be used.

なお、ELディスプレイには、パソコン用ディスプレイ、TV放送受信用ディスプレイ
、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他
にも様々な電子装置の表示部として本願発明のEL表示装置を用いることができる。
The EL display includes all information display displays such as a personal computer display, a TV broadcast receiving display, and an advertisement display. In addition, the EL display device of the present invention can be used as a display portion of various other electronic devices.

その様な電子装置としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ
(ヘッドマウントディスプレイ)、カーナビゲーションシステム、カーオーディオ、ノー
ト型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯
電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的には
コンパクトディスク(CD)、レーザーディスク(LD)又はデジタルビデオディスク(
DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)など
が挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視
されるため、EL表示装置を用いることが望ましい。それら電子装置の具体例を図8に示
す。
Such electronic devices include video cameras, digital cameras, goggle-type displays (head-mounted displays), car navigation systems, car audio systems, notebook personal computers, game machines, and personal digital assistants (mobile computers, mobile phones, and portable types). A game machine or an electronic book), an image reproducing device provided with a recording medium (specifically, a compact disc (CD), a laser disc (LD) or a digital video disc (
DVD) and the like, and a device provided with a display capable of displaying the image. In particular, since a portable information terminal that is often viewed from an oblique direction emphasizes the wide viewing angle, it is desirable to use an EL display device. Specific examples of these electronic devices are shown in FIG.

図8(A)はELディスプレイであり、筐体2001、支持台2002、表示部200
3等を含む。本願発明は表示部2003に用いることができる。ELディスプレイは自発
光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすること
ができる。
FIG. 8A illustrates an EL display, which includes a housing 2001, a support base 2002, and a display portion 200.
3 etc. are included. The present invention can be used for the display portion 2003. Since the EL display is a self-luminous type, a backlight is not necessary, and a display portion thinner than a liquid crystal display can be obtained.

図8(B)はビデオカメラであり、本体2101、表示部2102、音声入力部210
3、操作スイッチ2104、バッテリー2105、受像部2106等を含む。本願発明の
EL表示装置は表示部2102に用いることができる。
FIG. 8B illustrates a video camera, which includes a main body 2101, a display portion 2102, and an audio input portion 210.
3, an operation switch 2104, a battery 2105, an image receiving unit 2106, and the like. The EL display device of the present invention can be used for the display portion 2102.

図8(C)は頭部取り付け型のELディスプレイの一部(右片側)であり、本体220
1、信号ケーブル2202、頭部固定バンド2203、表示部2204、光学系2205
、EL表示装置2206等を含む。本願発明はEL表示装置2206に用いることができ
る。
FIG. 8C shows a part of the head-mounted EL display (on the right side).
1, signal cable 2202, head fixing band 2203, display unit 2204, optical system 2205
EL display device 2206 and the like. The present invention can be used for the EL display device 2206.

図8(D)は記録媒体を備えた画像再生装置(具体的にはDVD再生装置)であり、本
体2301、記録媒体(CD、LDまたはDVD等)2302、操作スイッチ2303、
表示部(a)2304、表示部(b)2305等を含む。表示部(a)は主として画像情
報を表示し、表示部(b)は主として文字情報を表示するが、本願発明のEL表示装置は
これら表示部(a)、(b)に用いることができる。なお、記録媒体を備えた画像再生装
置には、CD再生装置、ゲーム機器なども含まれうる。
FIG. 8D shows an image reproducing device (specifically, a DVD reproducing device) provided with a recording medium, which includes a main body 2301, a recording medium (CD, LD, DVD, etc.) 2302, an operation switch 2303,
A display portion (a) 2304, a display portion (b) 2305, and the like are included. The display unit (a) mainly displays image information, and the display unit (b) mainly displays character information. The EL display device of the present invention can be used for these display units (a) and (b). Note that the image reproducing device provided with the recording medium may include a CD reproducing device, a game machine, and the like.

図8(E)は携帯型(モバイル)コンピュータであり、本体2401、カメラ部240
2、受像部2403、操作スイッチ2404、表示部2405等を含む。本願発明のEL
表示装置は表示部2405に用いることができる。
FIG. 8E illustrates a portable (mobile) computer, which includes a main body 2401 and a camera unit 240.
2, an image receiving unit 2403, an operation switch 2404, a display unit 2405, and the like. EL of the present invention
The display device can be used for the display portion 2405.

図8(F)はパーソナルコンピュータであり、本体2501、筐体2502、表示部2
503、キーボード2504等を含む。本願発明のEL表示装置は表示部2503に用い
ることができる。
FIG. 8F illustrates a personal computer, which includes a main body 2501, a housing 2502, and a display portion 2.
503, a keyboard 2504, and the like. The EL display device of the present invention can be used for the display portion 2503.

なお、将来的にEL材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ
等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる
If the light emission luminance of the EL material is increased in the future, the light including the output image information can be enlarged and projected by a lens or the like and used for a front type or rear type projector.

また、EL表示装置は発光している部分が電力を消費するため、発光部分が極力少なく
なるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話やカー
オーディオのような文字情報を主とする表示部にEL表示装置を用いる場合には、非発光
部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
In addition, since the EL display device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when an EL display device is used for a display unit mainly including character information such as a portable information terminal, particularly a mobile phone or a car audio, it is driven so that the character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.

ここで図9(A)は携帯電話であり、本体2601、音声出力部2602、音声入力部
2603、表示部2604、操作スイッチ2605、アンテナ2606を含む。本願発明
のEL表示装置は表示部2604に用いることができる。なお、表示部2604は黒色の
背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
Here, FIG. 9A shows a mobile phone, which includes a main body 2601, an audio output portion 2602, an audio input portion 2603, a display portion 2604, operation switches 2605, and an antenna 2606. The EL display device of the present invention can be used for the display portion 2604. Note that the display portion 2604 can suppress power consumption of the mobile phone by displaying white characters on a black background.

また、図9(B)はカーオーディオであり、本体2701、表示部2702、操作スイ
ッチ2703、2704を含む。本願発明のEL表示装置は表示部2702に用いること
ができる。また、本実施例では車載用カーオーディオを示すが、据え置き型のカーオーデ
ィオに用いても良い。なお、表示部2704は黒色の背景に白色の文字を表示することで
消費電力を抑えられる。これは据え置き型のカーオーディオにおいて特に有効である。
FIG. 9B shows a car audio, which includes a main body 2701, a display portion 2702, and operation switches 2703 and 2704. The EL display device of the present invention can be used for the display portion 2702. Moreover, although the vehicle-mounted car audio is shown in the present embodiment, it may be used for a stationary car audio. Note that the display portion 2704 can suppress power consumption by displaying white characters on a black background. This is particularly effective in stationary car audio.

以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子装置に用いること
が可能である。また、本実施例の電子装置は実施例1〜4の構成を自由に組み合わせたE
L表示装置を用いることで得ることができる。
As described above, the application range of the present invention is extremely wide and can be used for electronic devices in various fields. In addition, the electronic apparatus of this example is an E that freely combines the configurations of Examples 1 to 4.
It can be obtained by using an L display device.

Claims (6)

基板上方の第1のEL素子と、
前記基板上方の第2のEL素子と、
前記基板上方の第3のEL素子と、
前記第1のEL素子上方、前記第2のEL素子上方及び前記第3のEL素子上方の絶縁膜と、
前記第1のEL素子、前記第2のEL素子及び前記第3のEL素子のそれぞれに対応するビデオ信号にガンマ補正を施す機能を有する回路と、を有し、
前記第1のEL素子の発光色、前記第2のEL素子の発光色及び前記第3のEL素子の発光色は、互いに異なり、
前記絶縁膜は、炭素を有することを特徴とする表示装置。
A first EL element above the substrate;
A second EL element above the substrate;
A third EL element above the substrate;
An insulating film above the first EL element, above the second EL element and above the third EL element;
A circuit having a function of performing gamma correction on a video signal corresponding to each of the first EL element, the second EL element, and the third EL element;
The emission color of the first EL element, the emission color of the second EL element, and the emission color of the third EL element are different from each other,
The display device, wherein the insulating film contains carbon.
請求項1において、
前記回路は、前記ガンマ補正を施すために用いるデータを記憶したメモリを有することを特徴とする表示装置。
In claim 1,
The display device, wherein the circuit includes a memory that stores data used to perform the gamma correction.
請求項1又は請求項2において、
前記第1のEL素子の発光色は、赤色であり、
前記第2のEL素子の発光色は、緑色であり、
前記第3のEL素子の発光色は、青色であることを特徴とする表示装置。
In claim 1 or claim 2,
The emission color of the first EL element is red,
The emission color of the second EL element is green,
The display device characterized in that the emission color of the third EL element is blue.
請求項1乃至請求項3のいずれか一項において、
前記第1のEL素子、前記第2のEL素子及び前記第3のEL素子のそれぞれは、ポリマー系有機材料を含む発光層を有することを特徴とする表示装置。
In any one of Claims 1 thru | or 3,
Each of the first EL element, the second EL element, and the third EL element includes a light emitting layer containing a polymer organic material.
請求項1乃至請求項4のいずれか一項において、
前記回路は、前記第1のEL素子に対応する前記ビデオ信号を増幅する機能と、前記第2のEL素子又は前記第3のEL素子に対応する前記ビデオ信号を減衰させる機能と、を有することを特徴とする表示装置。
In any one of Claims 1 thru | or 4,
The circuit has a function of amplifying the video signal corresponding to the first EL element and a function of attenuating the video signal corresponding to the second EL element or the third EL element. A display device.
請求項1乃至請求項5のいずれか一項において、
前記第1のEL素子の第1の画素電極と重なる領域を有する第1のカラーフィルタと、
前記第2のEL素子の第2の画素電極と重なる領域を有する第2のカラーフィルタと、
前記第3のEL素子の第3の画素電極と重なる領域を有する第3のカラーフィルタと、を有することを特徴とする表示装置。
In any one of Claims 1 thru | or 5,
A first color filter having a region overlapping with the first pixel electrode of the first EL element;
A second color filter having a region overlapping with the second pixel electrode of the second EL element;
And a third color filter having a region overlapping with a third pixel electrode of the third EL element.
JP2013221696A 2013-10-25 2013-10-25 Display device and electronic device Expired - Lifetime JP5712266B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013221696A JP5712266B2 (en) 2013-10-25 2013-10-25 Display device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013221696A JP5712266B2 (en) 2013-10-25 2013-10-25 Display device and electronic device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012276628A Division JP5581373B2 (en) 2012-12-19 2012-12-19 Display device and electronic device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014141050A Division JP5919335B2 (en) 2014-07-09 2014-07-09 Display device and method for manufacturing display device

Publications (2)

Publication Number Publication Date
JP2014063174A true JP2014063174A (en) 2014-04-10
JP5712266B2 JP5712266B2 (en) 2015-05-07

Family

ID=50618404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013221696A Expired - Lifetime JP5712266B2 (en) 2013-10-25 2013-10-25 Display device and electronic device

Country Status (1)

Country Link
JP (1) JP5712266B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812518B2 (en) 2015-04-07 2017-11-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display apparatus including the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267888A (en) * 1989-04-06 1990-11-01 Seiko Epson Corp Electroluminescence display element
JPH0690459A (en) * 1992-09-08 1994-03-29 Casio Comput Co Ltd Color signal adjusting circuit
JPH09305139A (en) * 1996-05-14 1997-11-28 Futaba Corp Display device
JPH10189252A (en) * 1996-12-26 1998-07-21 Idemitsu Kosan Co Ltd Organic active electroluminescent light emitting device
JPH10261487A (en) * 1997-03-18 1998-09-29 Sanyo Electric Co Ltd Organic electroluminescent element and manufacture thereof
JPH10275681A (en) * 1997-03-31 1998-10-13 Toyota Central Res & Dev Lab Inc Organic el element
JPH10333641A (en) * 1997-05-29 1998-12-18 Casio Comput Co Ltd Display device and its driving method
JPH1174073A (en) * 1997-08-29 1999-03-16 Seiko Epson Corp Active matrix type display device
WO1999043028A1 (en) * 1998-02-23 1999-08-26 Cambridge Display Technology Ltd. Display devices

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02267888A (en) * 1989-04-06 1990-11-01 Seiko Epson Corp Electroluminescence display element
JPH0690459A (en) * 1992-09-08 1994-03-29 Casio Comput Co Ltd Color signal adjusting circuit
JPH09305139A (en) * 1996-05-14 1997-11-28 Futaba Corp Display device
JPH10189252A (en) * 1996-12-26 1998-07-21 Idemitsu Kosan Co Ltd Organic active electroluminescent light emitting device
JPH10261487A (en) * 1997-03-18 1998-09-29 Sanyo Electric Co Ltd Organic electroluminescent element and manufacture thereof
JPH10275681A (en) * 1997-03-31 1998-10-13 Toyota Central Res & Dev Lab Inc Organic el element
JPH10333641A (en) * 1997-05-29 1998-12-18 Casio Comput Co Ltd Display device and its driving method
JPH1174073A (en) * 1997-08-29 1999-03-16 Seiko Epson Corp Active matrix type display device
WO1999043028A1 (en) * 1998-02-23 1999-08-26 Cambridge Display Technology Ltd. Display devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812518B2 (en) 2015-04-07 2017-11-07 Samsung Display Co., Ltd. Thin film transistor array substrate and organic light-emitting display apparatus including the same

Also Published As

Publication number Publication date
JP5712266B2 (en) 2015-05-07

Similar Documents

Publication Publication Date Title
JP6739508B2 (en) EL display device, personal digital assistant
KR100713022B1 (en) EL display device and electronic device
JP6571630B2 (en) EL display device
JP4877675B2 (en) Method for manufacturing electro-optical device
JP2019053325A (en) Semiconductor device
JP2012053469A (en) Active matrix el display device
JP5712266B2 (en) Display device and electronic device
JP5581373B2 (en) Display device and electronic device
JP5947963B2 (en) Display device and method for manufacturing display device
JP5919335B2 (en) Display device and method for manufacturing display device
JP2018200483A (en) Display device
JP2016186633A (en) Semiconductor device and electronic apparatus
JP2011008272A (en) El display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150309

R150 Certificate of patent or registration of utility model

Ref document number: 5712266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term