JP2014058131A - 回路基板、インクジェット記録装置及びデータ並替方法 - Google Patents

Abstract

【課題】コスト及びクロストークの発生を抑制しつつ、伝送された信号を伝送側で正しく扱うことができる回路基板、インクジェット記録装置及びデータ並替方法を提供する。
【解決手段】キャリッジ基板３００は、干渉対策用に並び替えられたデータにより構成される複数のシリアル信号を、ＦＦＣ２００を介して受信するＬＶＤＳレシーバ３１０と、ＦＦＣ２００を構成する伝送路毎に当該伝送路から受信した所定数のシリアル信号をパラレル信号に変換するシリアル／パラレル変換部３２０と、干渉対策用の並び換えに応じて、変換後の複数のパラレル信号それぞれを構成するデータを並び替えるデータ並替部３３０と、並び替え後の複数のパラレル信号それぞれを、インクを吐出する複数のヘッドのうち対応するヘッドへ出力する出力部３４０と、を備える。
【選択図】図２

Description

本発明は、回路基板、インクジェット記録装置及びデータ並替方法に関する。

インクジェット記録装置の大型化に伴い、インクジェット記録装置の本体部とキャリッジとを接続する平行伝送路が長くなっている。このため、画像信号や制御信号などの複数の信号を平行伝送路で伝送する際に、隣接する信号間で発生するクロストークが問題となる。クロストークが発生すると信号が乱れるため、インクジェット記録装置により記録される画像の品質が悪化してしまう。なお、インクジェット記録装置では、キャリッジに搭載され、本体部から伝送された信号に基づくインクの吐出を行うヘッドの配置は、固定的に定められており、変更することはできない。

クロストークの発生を抑制する手法として、例えば特許文献１には、所定区間毎に隣接する配線路を変更した特殊な平行伝送路が提案されている。

しかしながら、上述したような特殊な平行伝送路を用いるとコストが高くなってしまう。

また、クロストークの発生を抑制する他の手法として、信号間の干渉を低減するように信号の配列順序を変更する手法が考えられるが、上述したように、伝送された信号を用いる装置の配置を変更できない場合、配列順序が変更された信号をそのまま用いることはできない。

本発明は、上記事情に鑑みてなされたものであり、コスト及びクロストークの発生を抑制しつつ、伝送された信号を伝送側で正しく扱うことができる回路基板、インクジェット記録装置及びデータ並替方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明の一態様にかかる回路基板は、干渉対策用に並び替えられたデータにより構成される複数のシリアル信号を、並行伝送路を介して受信する受信部と、前記並行伝送路を構成する伝送路毎に当該伝送路から受信した所定数の前記シリアル信号をパラレル信号に変換するシリアル／パラレル変換部と、前記干渉対策用の並び換えに応じて、変換後の前記複数のパラレル信号それぞれを構成するデータを並び替えるデータ並替部と、並び替え後の前記複数のパラレル信号それぞれを、インクを吐出する複数のヘッドのうち対応するヘッドへ出力する出力部と、を備える。

また、本発明の別の態様にかかるインクジェット記録装置は、複数のパラレル信号それぞれを構成するデータを干渉対策用に並び替える第１データ並替部と、並び替え後の前記複数のパラレル信号それぞれを所定数のシリアル信号に変換するパラレル／シリアル変換部と、変換後の前記複数のシリアル信号を、並行伝送路を介して送信する送信部と、前記複数のシリアル信号を、前記並行伝送路を介して受信する受信部と、前記並行伝送路を構成する伝送路毎に当該伝送路から受信した前記所定数の前記シリアル信号をパラレル信号に変換するシリアル／パラレル変換部と、前記干渉対策用の並び換えに応じて、変換後の前記複数のパラレル信号それぞれを構成するデータを並び替える第２データ並替部と、並び替え後の前記複数のパラレル信号それぞれを、インクを吐出する複数のヘッドのうち対応するヘッドへ出力する出力部と、を備える。

また、本発明の別の態様にかかるデータ並替方法は、干渉対策用に並び替えられたデータにより構成される複数のシリアル信号を、並行伝送路を介して受信する受信ステップと、前記並行伝送路を構成する伝送路毎に当該伝送路から受信した所定数の前記シリアル信号をパラレル信号に変換するシリアル／パラレル変換ステップと、前記干渉対策用の並び換えに応じて、変換後の前記複数のパラレル信号それぞれを構成するデータを並び替えるデータ並替ステップと、並び替え後の前記複数のパラレル信号それぞれを、インクを吐出する複数のヘッドのうち対応するヘッドへ出力する出力ステップと、を含む。

本発明によれば、コスト及びクロストークの発生を抑制しつつ、伝送された信号を伝送側で正しく扱うことができるという効果を奏する。

図１は、第１実施形態のインクジェット記録装置の全体構成の一例を示す図である。 図２は、第１実施形態の本体基板及びキャリッジ基板の構成の一例を示すブロック図である。 図３は、第１実施形態のデータ並替部の構成の一例を示す説明図である。 図４は、第１実施形態のデータ並替部による並び替えの一例の説明図である。 図５は、第１実施形態のＦＦＣ上で並行伝送されるシリアル信号の一例を示す説明図である。 図６は、図５の比較例を示す図である。 図７は、第１実施形態のデータ並替部による並び替えの一例の説明図である。 図８は、第１実施形態の本体基板で行われる処理の一例を示すフローチャート図である。 図９は、第１実施形態のキャリッジ基板で行われる処理の一例を示すフローチャート図である。 図１０は、第２実施形態のインクジェット記録装置の本体基板及びキャリッジ基板の構成の一例を示すブロック図である。 図１１は、第２実施形態の色選択画面の一例を示す図である。 図１２は、第２実施形態の色選択画面の一例を示す図である。 図１３は、第２実施形態のデータ並替部による並び替えの一例の説明図である。 図１４は、第２実施形態のＦＦＣ上で並行伝送されるシリアル信号の一例を示す説明図である。 図１５は、第２実施形態のデータ並替部による並び替えの一例の説明図である。 図１６は、第２実施形態の本体基板で行われる処理の一例を示すフローチャート図である。 図１７は、第２実施形態のキャリッジ基板１３００で行われる処理の一例を示すフローチャート図である。

以下、添付図面を参照しながら、本発明にかかる回路基板、インクジェット記録装置及びデータ並替方法の実施形態を詳細に説明する。

（第１実施形態）
図１は、第１実施形態のインクジェット記録装置５０の全体構成の一例を示す図である。インクジェット記録装置５０では、ガイドロッド１及び副ガイド２が、左側板３及び右側板４の間に掛け渡されている。キャリッジ５は、副ガイド受け部１１等によってガイドロッド１及び副ガイド２に保持され、主走査方向に摺動可能となっており、主走査機構により移動走査される。

キャリッジ５は、キャリッジ５に搭載されている回路基板であるキャリッジ基板３００と、黒（Ｋ）のインク滴を吐出する第１ヘッド３０１と、黒（Ｋ）のインク滴を吐出する第２ヘッド３０２と、シアン（Ｃ）のインク滴を吐出する第３ヘッド３０３と、イエロー（Ｙ）及びマゼンタ（Ｍ）のインク滴を吐出する第４ヘッド３０４とを、備える。

キャリッジ基板３００は、インクジェット記録装置５０の本体側に搭載された回路基板である本体基板１００とＦＦＣ（Flexible Flat Cable）２００で接続されており、本体基板１００からＦＦＣ２００を介して画像信号や制御信号などの各種信号が伝送される。

なお、本体基板１００、キャリッジ基板３００、第１ヘッド３０１、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４の詳細については、後述する。

主走査機構は、主走査方向の一方側に配置される主走査モータ８、主走査モータ８によって回転駆動される駆動プーリ７、主走査方向の他方側に配置された従動プーリ１２、及び駆動プーリ７と従動プーリ１２との間に掛け回されたタイミングベルト９により構成される。

なお、従動プーリ１２は、図示せぬテンションスプリングによって外方（駆動プーリ７に対して離れる方向）にテンションが架けられている。また、タイミングベルト９は、キャリッジ５の背面側に設けられたベルト保持部１０に一部分が固定保持されることで、主走査方向にキャリッジ５を牽引する。

また、キャリッジ５の主走査方向に沿うようにエンコーダシート１４が配置されている。キャリッジ５に設けられたエンコーダセンサ１５は、エンコーダシート１４を読み取ることで、キャリッジ５の主走査位置を検知する。

またキャリッジ５の主走査領域のうちインクによる記録が行われる記録領域では、図示せぬ紙送り機構によって図示せぬ用紙が副走査方向（主走査方向と直交方向）に間欠的に搬送される。

このように、インクジェット記録装置５０では、キャリッジ５を主走査方向に往復移動させるとともに、図示せぬ用紙を副走査方向に間欠的に搬送させながら、本体基板１００からＦＦＣ２００を介してキャリッジ基板３００に伝送される画像信号に基づいて、第１ヘッド３０１、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４にインク滴を吐出させることで、図示せぬ用紙上にモノクロ又はカラー画像を記録する。

なお本実施形態では、インクジェット記録装置５０は、図示せぬ用紙上にモノクロ画像を記録するモノクロモード及び図示せぬ用紙上にカラー画像を記録するカラーモードを有している。そしてインクジェット記録装置５０は、モノクロモードの場合、第１ヘッド３０１及び第２ヘッド３０２にインク滴を吐出させることで、図示せぬ用紙上にモノクロ画像を記録し、カラーモードの場合、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４にインク滴を吐出させることで、図示せぬ用紙上にカラー画像を記録する。

図２は、第１実施形態の本体基板１００及びキャリッジ基板３００の構成の一例を示すブロック図である。図２に示すように、本体基板１００は、データ並替部１３０と、パラレル／シリアル変換部１４０と、ＬＶＤＳ（Low voltage differential signaling）トランスミッタ１５０とを、備え、キャリッジ基板３００は、ＬＶＤＳレシーバ３１０と、シリアル／パラレル変換部３２０と、データ並替部３３０と、出力部３４０とを、備える。

データ並替部１３０、パラレル／シリアル変換部１４０、及びＬＶＤＳトランスミッタ１５０は、例えば、ＦＰＧＡ（Field-Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）などにより一体的に実現してもよいし、ＩＣ（Integrated Circuit）により実現してもよい。ＩＣにより実現する場合、シリアル／パラレル変換部１４０及びＬＶＤＳトランスミッタ１５０は、一般に流通している汎用ＩＣを用いることもできる。

ＬＶＤＳレシーバ３１０、シリアル／パラレル変換部３２０、データ並替部３３０、及び出力部３４０は、例えば、ＦＰＧＡやＡＳＩＣなどにより一体的に実現してもよいし、ＩＣにより実現してもよい。ＩＣにより実現する場合、ＬＶＤＳレシーバ３１０及びシリアル／パラレル変換部３２０は、一般に流通している汎用ＩＣを用いることもできる。

データ並替部１３０は、本体基板１００により生成されたパラレル信号を構成するデータの配列順序を並び替える。本体基板１００により生成されるパラレル信号は、図示せぬ用紙上に記録される画像に関する画像信号や制御に用いられる制御信号など各種信号が該当する。

図３は、第１実施形態のデータ並替部１３０の構成の一例を示す説明図である。図３に示すように、データ並替部１３０は、複数の入力ピンと、複数の出力ピンとを、備えている。データ並替部１３０は、複数の入力ピンそれぞれと複数の出力ピンそれぞれとの対応関係に従って、入力ピンから入力されたデータを当該入力ピンに対応する出力ピンから出力する。これにより、データ並替部１３０は、本体基板１００により生成されたパラレル信号を構成するデータの配列順序を並び替える。なお、複数の入力ピンそれぞれと複数の出力ピンそれぞれとの対応関係は、データ並替部１３０内部で定められている。また本実施形態では、入力ピン及び出力ピンはそれぞれ、４２本ずつであるものとするが、これに限定されるものではない。

なお、説明は後述するが、データ並替部３３０もデータ並替部１３０と同様の構成となっている。但し、データ並替部１３０とデータ並替部３３０とでは、複数の入力ピンそれぞれと複数の出力ピンそれぞれとの対応関係、即ち、パラレル信号を構成するデータの配列順序の並び替えパターンが異なる。

図４は、第１実施形態のデータ並替部１３０による並び替えの一例の説明図であり、データ０〜４１により６つのパラレル信号が構成されるものとする。

データ並び替え前においては、データは、データ０〜４１の配列順序で並べられており、データ０〜６、データ７〜１３、データ１４〜２０、データ２１〜２７、データ２８〜３４、及びデータ３５〜４１により６つのパラレル信号が構成されている。

一方、データ並び替え後においては、データは、データ１２〜２５、０、１、２６、２、３、４、２７、２８〜３４、５〜１１、３５〜４１の配列順序で並べられており、データ１２〜１８、データ１９〜２５、データ０、１、２６、２、３、４、２７、データ２８〜３４、データ５〜１１、データ３５〜４１により６つのパラレル信号が構成されている。

つまり、データ並替部１３０は、データ０〜４１の配列順序で複数の入力ピンそれぞれから入力されたデータを、データ並替部１３０内部で定められた対応関係に従って、当該入力ピンに対応する出力ピンから出力することにより、データをデータ１２〜２５、０、１、２６、２、３、４、２７、２８〜３４、５〜１１、３５〜４１の配列順序に並び替えている。

この結果、データ０〜６、データ７〜１３、データ１４〜２０、データ２１〜２７、データ２８〜３４、及びデータ３５〜４１により構成された６つのパラレル信号は、それぞれ、データ１２〜１８、データ１９〜２５、データ０、１、２６、２、３、４、２７、データ２８〜３４、データ５〜１１、データ３５〜４１により構成される６つのパラレル信号に変換されている。

なお、データ２〜１１は、第１ヘッド３０１で用いられるビットデータであり、データ１２〜２１は、第２ヘッド３０２で用いられるビットデータであり、データ２２〜２５及び２８〜３１は、第３ヘッド３０３で用いられるビットデータであり、データ３２〜４１は、第４ヘッド３０４で用いられるビットデータである。

ここで、データ０、１、２６、及び２７は、モノクロモード及びカラーモードのいずれのモードにおいても使用されないため、どのような値であってもよいが、本実施形態では、０であるものとする。

また、モノクロモードの場合、第３ヘッド３０３及び第４ヘッド３０４は使用されないため、データ２２〜２５及び２８〜３１、並びにデータ３２〜４１は、どのような値であってもよいが、本実施形態では、０であるものとする。

同様にカラーモードの場合、第１ヘッド３０１は使用されないため、データ２〜１１は、どのような値であってもよいが、本実施形態では、０であるものとする。

つまり、実際に使用されるデータは、モノクロモードの場合、データ２〜１１及びデータ１２〜２１となり、カラーモードの場合、データ１２〜２１、データ２２〜２５及び２８〜３１、並びにデータ３２〜４１となる。以下では、実際に使用されるデータを有効データと称して説明する場合がある。

パラレル／シリアル変換部１４０は、データ並替部１３０によるデータ並び替え後のパラレル信号をシリアル信号に変換する。

ＬＶＤＳトランスミッタ１５０は、パラレル／シリアル変換部１４０により変換されたシリアル信号の信号レベルをＬＶＤＳに変換し、ＦＦＣ２００上で並行伝送する。

図５は、第１実施形態のＦＦＣ２００上で並行伝送されるシリアル信号の一例を示す説明図であり、図４で説明した並び替え後の配列順序のデータに基づくシリアル信号を示している。また、図５に示す例では、ＦＦＣ２００は、Ｌｉｎｅ０〜Ｌｉｎｅ５の６つの差動伝送路によって構成されており、各Ｌｉｎｅは、＋信号用の伝送路と−信号用の伝送路とを有している。

具体的には、データ１２〜１８より構成されるパラレル信号から変換されたデータ１２〜１８それぞれにより構成されるシリアル信号がＬｉｎｅ５を流れ、データ１９〜２５より構成されるパラレル信号から変換されたデータ１９〜２５それぞれにより構成されるシリアル信号がＬｉｎｅ４を流れ、データ０、１、２６、２、３、４、２７より構成されるパラレル信号から変換されたデータ０、１、２６、２、３、４、２７それぞれにより構成されるシリアル信号がＬｉｎｅ３を流れ、データ２８〜３４より構成されるパラレル信号から変換されたデータ２８〜３４それぞれにより構成されるシリアル信号がＬｉｎｅ２を流れ、データ５〜１１より構成されるパラレル信号から変換されたデータ５〜１１それぞれにより構成されるシリアル信号がＬｉｎｅ１を流れ、データ３５〜４１より構成されるパラレル信号から変換されたデータ３５〜４１それぞれにより構成されるシリアル信号がＬｉｎｅ０を流れている。

本実施形態では、隣接するＬｉｎｅにおいてシリアル信号が隣接して流れるとクロストークが発生することがあるが、データ並替部１３０によるデータ並び替えにより、有効データに発生するクロストークが最小限に抑えられている。

まず、モノクロモードの場合、前述したように、有効データは、データ２〜１１及びデータ１２〜２１となり、Ｌｉｎｅ４及び５間において、データ１２〜１４に基づくシリアル信号が、それぞれデータ１９〜２１に基づくシリアル信号と隣接して流れており、３箇所でクロストークが発生する可能性があるが、他の有効データに基づくシリアル信号は隣接するＬｉｎｅにおいて隣接して流れておらず、有効データに発生するクロストークが最小限に抑えられている。

また、カラーモードの場合、前述したように、有効データは、データ１２〜２１、データ２２〜２５及び２８〜３１、並びにデータ３２〜４１となり、Ｌｉｎｅ４及び５間において、データ１２〜１８に基づくシリアル信号が、それぞれデータ１９〜２５に基づくシリアル信号と隣接して流れており、７箇所でクロストークが発生する可能性があるが、他の有効データに基づくシリアル信号は隣接するＬｉｎｅにおいて隣接して流れておらず、有効データに発生するクロストークが最小限に抑えられている。

ここで、比較例として、図４で説明した並び替え前の配列順序のデータに基づくシリアル信号がＦＦＣ２００上で並行伝送される例を図６に示す。

まず、モノクロモードの場合、前述したように、有効データは、データ２〜１１及びデータ１２〜２１となり、Ｌｉｎｅ５〜２において多数の有効データに基づくシリアル信号が隣接して流れており、１３箇所でクロストークが発生する可能性がある。

また、カラーモードの場合、前述したように、有効データは、データ１２〜２１、データ２２〜２５及び２８〜３１、並びにデータ３２〜４１となり、Ｌｉｎｅ４〜０において多数の有効データに基づくシリアル信号が隣接して流れており、１９箇所でクロストークが発生する可能性がある。

このように本実施形態では、データ並替部１３０が隣接するＬｉｎｅにおいて有効データに基づくシリアル信号が隣接して流れないように（干渉対策用に）データ並び替えを行っているため、有効データに発生するクロストークが最小限に抑えられている。特に本実施形態によれば、ＦＦＣ２００を構成する差動伝送路の数を最小限に抑えつつ、有効データに発生するクロストークも最小限に抑えられるので、コスト及びクロストークの発生の双方を抑制することができる。

なお、図５に示す例において、カラーモードにおけるクロストークの発生をより抑制するために、Ｌｉｎｅ４及び５間にＧＮＤのＬｉｎｅを用意するようにしてもよい。このようにすれば、ＦＦＣ２００を構成する差動伝送路の数は増加するが、有効データに発生するクロストークをより抑えることができる。

図２に戻り、ＬＶＤＳレシーバ３１０は、ＬＶＤＳトランスミッタ１５０からＦＦＣ２００上で並行伝送されたシリアル信号を受信し、シリアル信号の信号レベルを戻す。

シリアル／パラレル変換部３２０は、ＬＶＤＳレシーバ３１０により受信されたシリアル信号をパラレル信号に変換する。

データ並替部３３０は、シリアル／パラレル変換部３２０により変換されたパラレル信号を構成するデータの配列順序を並び替える。具体的には、データ並替部３３０は、シリアル／パラレル変換部３２０により変換されたパラレル信号を構成するデータの配列順序を、データ並替部１３０によるデータ並び替え前の配列順序に変換する。このように、キャリッジ基板３００は、クロストーク対策用に並べ替えられたデータの配列順序をクロストーク対策用に並べ替えられる前の配列順序に復元するので、本体基板１００から伝送された信号を正しく扱うことができる。

なお、前述したとおり、データ並替部３３０は、データ並替部１３０と同様の構成であるため（図３参照）、構成についての説明は省略する。

図７は、第１実施形態のデータ並替部３３０による並び替えの一例の説明図である。図７に示す例では、データ並替部３３０は、データ１２〜２５、０、１、２６、２、３、４、２７、２８〜３４、５〜１１、３５〜４１の配列順序で複数の入力ピンそれぞれから入力されたデータを、データ並替部３３０内部で定められた対応関係に従って、当該入力ピンに対応する出力ピンから出力することにより、データをデータ０〜４１の配列順序に並び替えている。

出力部３４０は、データ並替部３３０によるデータ並び替え後のパラレル信号をピンアサインに従って、第１ヘッド３０１、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４のうち対応するヘッドへ出力する。そして第１ヘッド３０１、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４は、出力されたパラレル信号に従ってインク滴を吐出し、図示せぬ用紙上に画像を記録する。

図８は、第１実施形態の本体基板１００で行われる処理の一例を示すフローチャート図である。

まず、データ並替部１３０は、本体基板１００により生成されたパラレル信号を構成するデータの配列順序を並び替える（ステップＳ１０１）。

続いて、パラレル／シリアル変換部１４０は、データ並替部１３０によるデータ並び替え後のパラレル信号をシリアル信号に変換する（ステップＳ１０３）。

続いて、ＬＶＤＳトランスミッタ１５０は、パラレル／シリアル変換部１４０により変換されたシリアル信号をＦＦＣ２００上で並行して差動伝送する（ステップＳ１０５）。

図９は、第１実施形態のキャリッジ基板３００で行われる処理の一例を示すフローチャート図である。

まず、ＬＶＤＳレシーバ３１０は、ＬＶＤＳトランスミッタ１５０からＦＦＣ２００上で並行して差動伝送されたシリアル信号を受信し、シリアル／パラレル変換部３２０は、ＬＶＤＳレシーバ３１０により受信されたシリアル信号をパラレル信号に変換する（ステップＳ２０１）。

続いて、データ並替部３３０は、シリアル／パラレル変換部３２０により変換されたパラレル信号を構成するデータの配列順序を並び替える（ステップＳ２０３）。

続いて、出力部３４０は、データ並替部３３０によるデータ並び替え後のパラレル信号をピンアサインに従って、第１ヘッド３０１、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４へ出力する（ステップＳ２０５）。そして第１ヘッド３０１、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４は、出力されたパラレル信号に従ってインク滴を吐出し、図示せぬ用紙上に画像を記録する。

以上のように第１実施形態では、有効データに発生するクロストークが最小限に抑えられるようにデータを並び替え、当該データに基づく信号を並行伝送し、並行伝送された信号を構成するデータを元の配列順序に並び替え、並び替えられたデータに基づく信号に従って、第１ヘッド〜第４ヘッド３０４に画像を記録させる。このため第１実施形態によれば、コスト及びクロストークの発生を抑制しつつ、伝送された信号を伝送側で正しく扱うことができるという効果を奏する。

（第２実施形態）
第２実施形態では、データ並び替えパターンを動的に変更する例について説明する。以下では、第１実施形態との相違点の説明を主に行い、第１実施形態と同様の機能を有する構成要素については、第１実施形態と同様の名称・符号を付し、その説明を省略する。

図１０は、第２実施形態のインクジェット記録装置１０５０の本体基板１１００及びキャリッジ基板１３００の構成の一例を示すブロック図である。図１０に示すように、本体基板１１００は、セレクタ１１２０を更に備える点、及びデータ並替部１１３０の内容が第１実施形態と相違する。またキャリッジ基板１３００は、セレクタ１３２５を更に備える点、及びデータ並替部１３３０の内容が第１実施形態と相違する。

なお第２実施形態のインクジェット記録装置１０５０は、図示せぬ用紙上に所望の２色でカラー画像を記録する２色モードを有している。具体的には、２色モードでは、色選択画面において、ユーザに、原稿の黒部分に用いる色を選択させるとともに（図１１参照）、原稿の黒部分以外に用いる色を選択させ（図１２参照）、ユーザにより選択された２色でカラー画像を記録する。

つまり、２色モードでカラー画像を記録する場合、第２ヘッド３０２及び第３ヘッド３０３を使用するケースと、第３ヘッド３０３及び第４ヘッド３０４を使用するケースと、第２ヘッド３０２及び第４ヘッド３０４を使用するケースと、が考えられる。

ここで、第一実施形態と同様のデータ並び替えを行って並行伝送する場合、第３ヘッド３０３及び第４ヘッド３０４を使用するケースでは、クロストークは発生せず、第２ヘッド３０２及び第４ヘッド３０４を使用するケースでは、Ｌｉｎｅ４及び５間の３箇所でクロストークが発生する可能性があり、第２ヘッド３０２及び第３ヘッド３０３を使用するケースでは、Ｌｉｎｅ４及び５間の７箇所でクロストークが発生する可能性がある。

このため本実施形態では、第３ヘッド３０３及び第４ヘッド３０４を使用するケースと第２ヘッド３０２及び第４ヘッド３０４を使用するケースとでは、第一実施形態と同様のデータ並び替えを行って並行伝送を行い、第２ヘッド３０２及び第３ヘッド３０３を使用するケースでは、第一実施形態と異なるデータ並び替えを行って並行伝送を行い、第２ヘッド３０２及び第３ヘッド３０３を使用するケースでのクロストークの発生を更に抑制する。

セレクタ１１２０は、本体基板１１００により生成されたパラレル信号とともに、モード信号が入力され、パラレル信号をデータ並替部１１３０に出力するとともに、モード信号をデータ並替部１１３０及びセレクタ１３２５に出力する。ここで、モード信号は、２色モードのいずれのケースがユーザにより選択されているかを示す信号である。

データ並替部１１３０は、セレクタ１１２０により入力されたパラレル信号を構成するデータの配列順序を、セレクタ１１２０により入力されたモード信号が示す内容に応じて並び替える。

なお、モード信号が、第３ヘッド３０３及び第４ヘッド３０４を使用するケース、及び第２ヘッド３０２及び第４ヘッド３０４を使用するケースを示す場合、データ並替部１１３０によるデータ並び替えは、第１実施形態と同様であるため、説明を省略する。

図１３は、第２実施形態のデータ並替部１１３０による並び替えの一例の説明図であり、モード信号が、第２ヘッド３０２及び第３ヘッド３０３を使用するケースを示す場合のデータ並び替えを示す。

データ並び替え前においては、データは、データ０〜４１の配列順序で並べられており、データ０〜６、データ７〜１３、データ１４〜２０、データ２１〜２７、データ２８〜３４、及びデータ３５〜４１により６つのパラレル信号が構成されている。

一方、データ並び替え後においては、データは、データ１２〜２１、２〜７、０、２２〜２４、１、８〜１１、３２〜３４、２５〜３１、３５〜４１の配列順序で並べられており、データ１２〜１８、データ１９〜２１及び２〜５、データ６、７、０、２２、２３、２４、１、データ８〜１１及び３２〜３４、データ２５〜３１、データ３５〜４１により６つのパラレル信号が構成されている。

つまり、データ並替部１１３０は、データ０〜４１の配列順序で複数の入力ピンそれぞれから入力されたデータを、モード信号が第２ヘッド３０２及び第３ヘッド３０３を使用するケースを示す場合の対応関係に従って、当該入力ピンに対応する出力ピンから出力することにより、データをデータ１２〜２１、２〜７、０、２２〜２４、１、８〜１１、３２〜３４、２５〜３１、３５〜４１の配列順序に並び替えている。なお、モード信号が第２ヘッド３０２及び第３ヘッド３０３を使用するケースを示す場合の対応関係はデータ並替部１１３０内部で定められている。

この結果、データ０〜６、データ７〜１３、データ１４〜２０、データ２１〜２７、データ２８〜３４、及びデータ３５〜４１により構成された６つのパラレル信号は、それぞれ、データ１２〜１８、データ１９〜２１及び２〜５、データ６、７、０、２２、２３、２４、１、データ８〜１１及び３２〜３４、データ２５〜３１、データ３５〜４１により構成される６つのパラレル信号に変換されている。

図１４は、第２実施形態のＦＦＣ２００上で並行伝送されるシリアル信号の一例を示す説明図であり、図１３で説明した並び替え後の配列順序のデータに基づくシリアル信号を示している。

具体的には、データ１２〜１８より構成されるパラレル信号から変換されたデータ１２〜１８それぞれにより構成されるシリアル信号がＬｉｎｅ５を流れ、データ１９〜２１及び２〜５より構成されるパラレル信号から変換されたデータ１９〜２１及び２〜５それぞれにより構成されるシリアル信号がＬｉｎｅ４を流れ、データ６、７、０、２２、２３、２４、１より構成されるパラレル信号から変換されたデータ６、７、０、２２、２３、２４、１それぞれにより構成されるシリアル信号がＬｉｎｅ３を流れ、データ８〜１１及び３２〜３４より構成されるパラレル信号から変換されたデータ８〜１１及び３２〜３４それぞれにより構成されるシリアル信号がＬｉｎｅ２を流れ、データ２５〜３１より構成されるパラレル信号から変換されたデータ２５〜３１それぞれにより構成されるシリアル信号がＬｉｎｅ１を流れ、データ３５〜４１より構成されるパラレル信号から変換されたデータ３５〜４１それぞれにより構成されるシリアル信号がＬｉｎｅ０を流れている。

ここで、モード信号が、第２ヘッド３０２及び第３ヘッド３０３を使用するケースを示す場合、有効データは、データ１２〜２１及びデータ２２〜３１となり、Ｌｉｎｅ４及び５間において、データ１２〜１４に基づくシリアル信号が、それぞれデータ１９〜２１に基づくシリアル信号と隣接して流れており、３箇所でクロストークが発生する可能性があるが、他の有効データに基づくシリアル信号は隣接するＬｉｎｅにおいて隣接して流れていない。このように第１実施形態のデータ並び替えでは、７箇所でクロストークが発生する可能性があったが、第２実施形態のデータ並び替えでは、クロストークが発生する可能性がある箇所が３箇所に減少しており、有効データに発生するクロストークが最小限に抑えられている。

このように、本実施形態では、画像の記録に使用するヘッドの組合せに応じてデータ並び替えパターンを動的に変更するため、有効データに発生するクロストークを最小限に抑えることができる。

図１０に戻り、セレクタ１３２５は、シリアル／パラレル変換部３２０により変換されたパラレル信号とともに、セレクタ１１２０から入力されたモード信号が入力され、パラレル信号及びモード信号をデータ並替部１３３０に出力する。

データ並替部１３３０は、シリアル／パラレル変換部３２０により変換されたパラレル信号を構成するデータの配列順序を、セレクタ１３２５により入力されたモード信号が示す内容に応じて並び替える。

なお、モード信号が、第３ヘッド３０３及び第４ヘッド３０４を使用するケース、及び第２ヘッド３０２及び第４ヘッド３０４を使用するケースを示す場合、データ並替部１３３０によるデータ並び替えは、第１実施形態と同様であるため、説明を省略する。

図１５は、第２実施形態のデータ並替部１３３０による並び替えの一例の説明図であり、モード信号が、第２ヘッド３０２及び第３ヘッド３０３を使用するケースを示す場合のデータ並び替えを示す。図１５に示す例では、データ並替部３３０は、データ１２〜２１、２〜７、０、２２〜２４、１、８〜１１、３２〜３４、２５〜３１、３５〜４１の配列順序で複数の入力ピンそれぞれから入力されたデータを、モード信号が第２ヘッド３０２及び第３ヘッド３０３を使用するケースを示す場合の対応関係に従って、当該入力ピンに対応する出力ピンから出力することにより、データをデータ０〜４１の配列順序に並び替えている。

図１６は、第２実施形態の本体基板１１００で行われる処理の一例を示すフローチャート図である。

まず、データ並替部１１３０は、セレクタ１１２０により入力されたモード信号が示す内容を確認し、第１並び替えモードであるか否かを確認する（ステップＳ３０１）。ここでは、モード信号が、第３ヘッド３０３及び第４ヘッド３０４を使用するケース、及び第２ヘッド３０２及び第４ヘッド３０４を使用するケースを示す場合を第１並び替えモードとする。

第１並び替えモードである場合（ステップＳ３０１でＹｅｓ）、データ並替部１１３０は、セレクタ１１２０により入力されたパラレル信号を構成するデータの配列順序を、第１実施形態と同様の並び替えである第１データ並び替え（例えば、図４参照）で並び替える（ステップＳ３０３）。

一方、第１並び替えモードでない場合（ステップＳ３０１でＮｏ）、データ並替部１１３０は、セレクタ１１２０により入力されたパラレル信号を構成するデータの配列順序を、第２実施形態の並び替えである第２データ並び替え（例えば、図１３参照）で並び替える（ステップＳ３０５）。

以降のステップＳ３０７〜Ｓ３０９までの処理は、第１実施形態の図８に示すフローチャート図のステップＳ１０３〜Ｓ１０５までの処理と同様である。

図１７は、第２実施形態のキャリッジ基板１３００で行われる処理の一例を示すフローチャート図である。

まず、ステップＳ４０１の処理は、第１実施形態の図９に示すフローチャート図のステップＳ２０１の処理と同様である。

続いて、データ並替部１３３０は、セレクタ１３２５により入力されたモード信号が示す内容を確認し、第１並び替えモードであるか否かを確認する（ステップＳ４０３）。

第１並び替えモードである場合（ステップＳ４０３でＹｅｓ）、データ並替部１３３０は、セレクタ１３２５により入力されたパラレル信号を構成するデータの配列順序を、第１実施形態と同様の並び替えである第１データ並び替え（例えば、図７参照）で並び替える（ステップＳ４０５）。

一方、第１並び替えモードでない場合（ステップＳ４０３でＮｏ）、データ並替部１３３０は、セレクタ１３２５により入力されたパラレル信号を構成するデータの配列順序を、第２実施形態の並び替えである第２データ並び替え（例えば、図１５参照）で並び替える（ステップＳ４０７）。

以降のステップＳ４０９の処理は、第１実施形態の図９に示すフローチャート図のステップＳ２０５の処理と同様である。

以上のように第２実施形態では、有効データに発生するクロストークが最小限に抑えられるようにデータの並び替えを動的に切り替える。このため第２実施形態によれば、クロストークの発生をより抑制しつつ、伝送された信号を伝送側で正しく扱うことができるという効果を奏する。

（変形例）
なお、本発明は、上記各実施形態に限定されるものではなく、種々の変形が可能である。

（変形例１）
上記各実施形態では、平行伝送路が差動伝送路によって構成されている例について説明したが、通常の伝送路によって構成されている場合にも適用できる。

（変形例２）
また上記各実施形態では、キャリッジ基板において、データ並替部がデータの並び替えを実現したが、キャリッジ基板からデータ並替部を削除し、キャリッジ基板と、第１ヘッド３０１、第２ヘッド３０２、第３ヘッド３０３、及び第４ヘッド３０４とのピンアサインの配列を変更することで、データを復元するための並べ替えを実現するようにしてもよい。

（変形例３）
また上記第２実施形態では、セレクタを用いて、データの並べ替えパターンを動的に変更する例について説明したが、データの並べ替えパターンを動的に変更するのではなく、データの並べ替えを行うか行わないかを動的に変更するようにしてもよいし、両者を動的に変更するようにしてもよい。

１ ガイドロッド
２ 副ガイド
３ 左側板
４ 右側板
５ キャリッジ
７ 駆動プーリ
８ 主走査モータ
９ タイミングベルト
１１ 副ガイド受け部
１２ 従動プーリ
１４ エンコーダシート
１５ エンコーダセンサ
５０、１０５０ インクジェット記録装置
１００、１１００ 本体基板
１３０、１１３０ データ並替部
１４０ パラレル／シリアル変換部
１５０ ＬＶＤＳトランスミッタ
２００ ＦＦＣ
３００、１３００ キャリッジ基板
３０１ 第１ヘッド
３０２ 第２ヘッド
３０３ 第３ヘッド
３０４ 第４ヘッド
３１０ ＬＶＤＳレシーバ
３２０ シリアル／パラレル変換部
３３０、１３３０ データ並替部
３４０ 出力部
１１２０ セレクタ
１３２５ セレクタ

特開平７−２４５５７５号公報

Claims (10)

1. 干渉対策用に並び替えられたデータにより構成される複数のシリアル信号を、並行伝送路を介して受信する受信部と、
   前記並行伝送路を構成する伝送路毎に当該伝送路から受信した所定数の前記シリアル信号をパラレル信号に変換するシリアル／パラレル変換部と、
   前記干渉対策用の並び換えに応じて、変換後の前記複数のパラレル信号それぞれを構成するデータを並び替えるデータ並替部と、
   並び替え後の前記複数のパラレル信号それぞれを、インクを吐出する複数のヘッドのうち対応するヘッドへ出力する出力部と、
   を備える回路基板。
2. 前記受信部、前記シリアル／パラレル変換部、前記データ並替部、及び前記出力部は、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、又はＩＣ（Integrated Circuit）により構成される請求項１に記載の回路基板。
3. 複数のパラレル信号それぞれを構成するデータを干渉対策用に並び替える第１データ並替部と、
   並び替え後の前記複数のパラレル信号それぞれを所定数のシリアル信号に変換するパラレル／シリアル変換部と、
   変換後の前記複数のシリアル信号を、並行伝送路を介して送信する送信部と、
   前記複数のシリアル信号を、前記並行伝送路を介して受信する受信部と、
   前記並行伝送路を構成する伝送路毎に当該伝送路から受信した前記所定数の前記シリアル信号をパラレル信号に変換するシリアル／パラレル変換部と、
   前記干渉対策用の並び換えに応じて、変換後の前記複数のパラレル信号それぞれを構成するデータを並び替える第２データ並替部と、
   並び替え後の前記複数のパラレル信号それぞれを、インクを吐出する複数のヘッドのうち対応するヘッドへ出力する出力部と、
   を備えるインクジェット記録装置。
4. モードを出力するセレクタを更に備え、
   前記第１データ並替部は、前記モードに基づく干渉対策用の並び替えを行い、
   前記第２データ並替部は、前記モードに基づく干渉対策用の並び替えに応じて、変換後の前記複数のパラレル信号それぞれを構成するデータを並び替える請求項３に記載のインクジェット記録装置。
5. 前記干渉対策用の並び換えは、隣接する前記伝送路間で隣接して伝送されるシリアル信号数を抑制する並び換えである請求項３又は４に記載のインクジェット記録装置。
6. 本体側の回路基板である本体基板と、
   キャリッジ側の回路基板であるキャリッジ基板と、
   を更に備え、
   前記本体基板は、前記第１データ並替部、前記パラレル／シリアル変換部、及び前記送信部を備え、
   前記キャリッジ基板は、前記受信部、前記シリアル／パラレル変換部、前記第２データ並替部、及び前記出力部を備える請求項３〜５のいずれか１つに記載のインクジェット記録装置。
7. 前記第１データ並替部、前記パラレル／シリアル変換部、及び前記送信部は、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、又はＩＣ（Integrated Circuit）により構成される請求項３〜６のいずれか１つに記載のインクジェット記録装置。
8. 前記受信部、前記シリアル／パラレル変換部、前記第２データ並替部、及び前記出力部は、ＦＰＧＡ（Field-Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）、又はＩＣ（Integrated Circuit）により構成される請求項３〜６のいずれか１つに記載のインクジェット記録装置。
9. 前記伝送路は、差動伝送路である請求項３〜８のいずれか１つに記載のインクジェット記録装置。
10. 干渉対策用に並び替えられたデータにより構成される複数のシリアル信号を、並行伝送路を介して受信する受信ステップと、
    前記並行伝送路を構成する伝送路毎に当該伝送路から受信した所定数の前記シリアル信号をパラレル信号に変換するシリアル／パラレル変換ステップと、
    前記干渉対策用の並び換えに応じて、変換後の前記複数のパラレル信号それぞれを構成するデータを並び替えるデータ並替ステップと、
    並び替え後の前記複数のパラレル信号それぞれを、インクを吐出する複数のヘッドのうち対応するヘッドへ出力する出力ステップと、
    を含むデータ並替方法。

Images