JP2014053555A - Semiconductor device manufacturing method, semiconductor device and electronic apparatus - Google Patents

Semiconductor device manufacturing method, semiconductor device and electronic apparatus Download PDF

Info

Publication number
JP2014053555A
JP2014053555A JP2012198596A JP2012198596A JP2014053555A JP 2014053555 A JP2014053555 A JP 2014053555A JP 2012198596 A JP2012198596 A JP 2012198596A JP 2012198596 A JP2012198596 A JP 2012198596A JP 2014053555 A JP2014053555 A JP 2014053555A
Authority
JP
Japan
Prior art keywords
layer
organic semiconductor
semiconductor layer
semiconductor device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012198596A
Other languages
Japanese (ja)
Inventor
Mao Katsuhara
真央 勝原
Iwao Yagi
巖 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2012198596A priority Critical patent/JP2014053555A/en
Priority to PCT/JP2013/004807 priority patent/WO2014038132A1/en
Publication of JP2014053555A publication Critical patent/JP2014053555A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30Doping active layers, e.g. electron transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device manufacturing method, a semiconductor device and an electronic apparatus equipped with the semiconductor device, which can expand the scope of material selection to form an insulation layer having high functionality on an organic semiconductor layer.SOLUTION: A semiconductor device manufacturing method comprises: a process of coating a mixed solution of an organic semiconductor material and an insulation layer material; and a process of forming an organic semiconductor layer and an insulation layer which contacts a top face of the organic semiconductor layer by utilizing phase separation.

Description

本開示は、有機薄膜トランジスタ(有機TFT(Thin Film Transistor))などの半導体装置の製造方法、半導体装置、およびこの半導体装置を用いた電子機器に関する。   The present disclosure relates to a method of manufacturing a semiconductor device such as an organic thin film transistor (organic TFT (Thin Film Transistor)), a semiconductor device, and an electronic apparatus using the semiconductor device.

有機半導体材料は、溶剤に溶解するためインク化して塗布・印刷による薄膜形成が可能であり、真空装置を利用せず、材料使用効率の高い低環境負荷の製造技術が適用であるという観点で注目を集めている(例えば、非特許文献1参照。)。   Organic semiconductor materials are soluble in solvents, so they can be converted into inks and thin films can be formed by coating and printing, and attention is paid to the fact that vacuum technology is not used and low environmental impact manufacturing technology with high material use efficiency is applicable. (See, for example, Non-Patent Document 1).

C.D.ディミトラコプーロス(C. D. Dimitrakopoulos)、外1名、「大面積エレクトロニクスのための有機薄膜トランジスタ(Organic Thin Film Transistors for Large Area Electronics)」、アドバンストマテリアルズ(Advanded Materials)、2002年1月16日、第14巻、第2号、p.99−117C. D. CD Dimitrakopoulos, 1 other, “Organic Thin Film Transistors for Large Area Electronics”, Advanced Materials, January 16, 2002, No. 1 Vol. 14, No. 2, p. 99-117

一方で、このような有機半導体の特徴により、半導体プロセスに用いる溶剤等でダメージを受けてしまうため、特に有機半導体層の直上でプロセスを行うことは困難であり、有機半導体層上に形成できる塗布材料は一般的に水溶性もしくはフッ素系溶剤に限られていた。このような材料は材料物性やプロセス性に乏しい場合が多く、必ずしも所望の特性を得ることができない場合があった。   On the other hand, because of the characteristics of such an organic semiconductor, it is difficult to carry out the process directly above the organic semiconductor layer because it is damaged by the solvent used in the semiconductor process, and the coating that can be formed on the organic semiconductor layer. In general, the materials are limited to water-soluble or fluorinated solvents. Such materials often have poor material properties and process properties, and in some cases, desired properties cannot always be obtained.

本開示はかかる問題点に鑑みてなされたもので、その目的は、材料の選択範囲を拡大し、有機半導体層の上に機能性の高い絶縁層を形成することが可能な半導体装置の製造方法、半導体装置、およびこの半導体装置を備えた電子機器を提供することにある。   The present disclosure has been made in view of such a problem, and an object of the present disclosure is to expand a selection range of materials and to manufacture a semiconductor device capable of forming a highly functional insulating layer on an organic semiconductor layer. Another object is to provide a semiconductor device and an electronic device including the semiconductor device.

本開示による半導体装置の製造方法は、有機半導体材料および絶縁層材料を混合させた溶液を塗布する工程と、相分離を利用して、有機半導体層と、有機半導体層の上面に接する絶縁層とを形成する工程とを含むものである。   A method of manufacturing a semiconductor device according to the present disclosure includes a step of applying a solution in which an organic semiconductor material and an insulating layer material are mixed, an organic semiconductor layer using phase separation, and an insulating layer in contact with the upper surface of the organic semiconductor layer. Forming the step.

本開示の半導体装置の製造方法では、有機半導体層およびその上面に接する絶縁層を、相分離を利用して形成するようにしたので、有機半導体層を形成したのち有機半導体層の上面に絶縁層材料の溶液を塗布する必要はなくなる。よって、水溶性もしくはフッ素系溶剤に限られることなく、良好な材料物性やプロセス性を持つ絶縁層材料を広範囲に選択可能となる。   In the method of manufacturing a semiconductor device according to the present disclosure, the organic semiconductor layer and the insulating layer in contact with the upper surface thereof are formed using phase separation. Therefore, after forming the organic semiconductor layer, the insulating layer is formed on the upper surface of the organic semiconductor layer. There is no need to apply a solution of the material. Therefore, it is possible to select a wide range of insulating layer materials having good material properties and processability without being limited to water-soluble or fluorine-based solvents.

本開示による半導体装置は、有機半導体層と、有機半導体層の上面に接して設けられた絶縁層とを備え、有機半導体層および絶縁層は相分離を利用して形成されたものである。   The semiconductor device according to the present disclosure includes an organic semiconductor layer and an insulating layer provided in contact with the upper surface of the organic semiconductor layer, and the organic semiconductor layer and the insulating layer are formed using phase separation.

本開示の半導体装置では、有機半導体層およびその上面に接する絶縁層が、相分離を利用して形成されているので、絶縁層は、水溶性もしくはフッ素系溶剤に限られることなく、良好な材料物性やプロセス性を持つ材料により構成されており、高い機能性を有している。   In the semiconductor device of the present disclosure, the organic semiconductor layer and the insulating layer in contact with the upper surface thereof are formed by utilizing phase separation. Therefore, the insulating layer is not limited to a water-soluble or fluorinated solvent, and is a good material. It is composed of materials with physical properties and process properties and has high functionality.

本開示による電子機器は、上記本開示による半導体装置を備えたものである。   An electronic apparatus according to the present disclosure includes the semiconductor device according to the present disclosure.

本開示の電子機器では、上記本開示の半導体装置により所期の動作がなされる。   In the electronic device of the present disclosure, an expected operation is performed by the semiconductor device of the present disclosure.

本開示の半導体装置の製造方法、本開示の半導体装置、または本開示の電子機器によれば、有機半導体層およびその上面に接する絶縁層を、相分離を利用して形成するようにしたので、絶縁層材料の選択範囲を拡大し、有機半導体層の上に機能性の高い絶縁層を形成することが可能となる。   According to the semiconductor device manufacturing method of the present disclosure, the semiconductor device of the present disclosure, or the electronic apparatus of the present disclosure, the organic semiconductor layer and the insulating layer in contact with the upper surface thereof are formed using phase separation. It is possible to expand the selection range of the insulating layer material and form an insulating layer having high functionality on the organic semiconductor layer.

本開示の第1の実施の形態に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on 1st Embodiment of this indication. 図1に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 2 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 1 in order of steps. 図2に続く工程を表す断面図である。FIG. 3 is a cross-sectional view illustrating a process following FIG. 2. 図3に続く工程を表す断面図である。FIG. 4 is a cross-sectional view illustrating a process following FIG. 3. 図4に続く工程を表す断面図である。FIG. 5 is a cross-sectional view illustrating a process following FIG. 4. 図5に続く工程を表す断面図である。FIG. 6 is a cross-sectional view illustrating a process following FIG. 5. 本開示の実施例1に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on Example 1 of this indication. 図7に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 8 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 7 in order of steps. 図8に続く工程を表す断面図である。FIG. 9 is a cross-sectional diagram illustrating a process following the process in FIG. 8. 図9に続く工程を表す断面図である。FIG. 10 is a cross-sectional diagram illustrating a process following the process in FIG. 9. 図10に続く工程を表す断面図である。FIG. 11 is a cross-sectional diagram illustrating a process following the process in FIG. 10. 図11に続く工程を表す断面図である。FIG. 12 is a cross-sectional diagram illustrating a process following the process in FIG. 11. 図12に続く工程を表す断面図である。FIG. 13 is a cross-sectional diagram illustrating a process following the process in FIG. 12. 図13に続く工程を表す断面図である。FIG. 14 is a cross-sectional diagram illustrating a process following the process in FIG. 13. 図14に続く工程を表す断面図である。FIG. 15 is a cross-sectional view illustrating a process following FIG. 14. 本開示の実施例2に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on Example 2 of this indication. 図16に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 17 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 16 in order of processes. 図17に続く工程を表す断面図である。FIG. 18 is a cross-sectional diagram illustrating a process following the process in FIG. 17. 図18に続く工程を表す断面図である。FIG. 19 is a cross-sectional diagram illustrating a process following the process in FIG. 18. 図19に続く工程を表す断面図である。FIG. 20 is a cross-sectional diagram illustrating a process following the process in FIG. 19. 図20に続く工程を表す断面図である。FIG. 21 is a cross-sectional diagram illustrating a process following the process in FIG. 20. 図21に続く工程を表す断面図である。FIG. 22 is a cross-sectional diagram illustrating a process following the process in FIG. 21. 図22に続く工程を表す断面図である。FIG. 23 is a cross-sectional diagram illustrating a process following the process in FIG. 22. 本開示の変形例1に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 1 of this indication. 図24に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 25 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 24 in order of steps. 図25に続く工程を表す断面図である。FIG. 26 is a cross-sectional diagram illustrating a process following the process in FIG. 25. 図26に続く工程を表す断面図である。FIG. 27 is a cross-sectional diagram illustrating a process following the process in FIG. 26. 図27に続く工程を表す断面図である。FIG. 28 is a cross-sectional diagram illustrating a process following the process in FIG. 27. 図28に続く工程を表す断面図である。FIG. 29 is a cross-sectional diagram illustrating a process following the process in FIG. 28. 図24に示した薄膜トランジスタの他の製造方法を工程順に表す断面図である。FIG. 25 is a cross-sectional view illustrating another manufacturing method of the thin film transistor illustrated in FIG. 24 in order of steps. 図30に続く工程を表す断面図である。FIG. 31 is a cross-sectional diagram illustrating a process following the process in FIG. 30. 図31に続く工程を表す断面図である。FIG. 32 is a cross-sectional diagram illustrating a process following the process in FIG. 31. 図32に続く工程を表す断面図である。FIG. 33 is a cross-sectional diagram illustrating a process following the process in FIG. 32. 図33に続く工程を表す断面図である。FIG. 34 is a cross-sectional diagram illustrating a process following the process in FIG. 33. 本開示の変形例2に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 2 of this indication. 図35に示した薄膜トランジスタの製造方法を工程順に表す断面図である。FIG. 36 is a cross-sectional view illustrating a method of manufacturing the thin film transistor illustrated in FIG. 35 in order of processes. 図36に続く工程を表す断面図である。FIG. 37 is a cross-sectional diagram illustrating a process following the process in FIG. 36. 図37に続く工程を表す断面図である。FIG. 38 is a cross-sectional diagram illustrating a process following the process in FIG. 37. 図38に続く工程を表す断面図である。FIG. 39 is a cross-sectional diagram illustrating a process following the process in FIG. 38. 図39に続く工程を表す断面図である。FIG. 40 is a cross-sectional diagram illustrating a process following the process in FIG. 39. 図40に続く工程を表す断面図である。FIG. 41 is a cross-sectional diagram illustrating a process following the process in FIG. 40. 図41に続く工程を表す断面図である。FIG. 42 is a cross-sectional diagram illustrating a process following the process in FIG. 41. 図42に続く工程を表す断面図である。FIG. 43 is a cross-sectional diagram illustrating a process following the process in FIG. 42. 図35に示した薄膜トランジスタの他の製造方法を工程順に表す断面図である。FIG. 36 is a cross-sectional view illustrating another method for manufacturing the thin film transistor illustrated in FIG. 35 in order of processes. 図44に続く工程を表す断面図である。FIG. 45 is a cross-sectional diagram illustrating a process following the process in FIG. 44. 図45に続く工程を表す断面図である。FIG. 46 is a cross-sectional diagram illustrating a process following the process in FIG. 45. 図46に続く工程を表す断面図である。FIG. 47 is a cross-sectional diagram illustrating a process following the process in FIG. 46. 本開示の変形例3に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 3 of this indication. 図48に示した薄膜トランジスタの製造方法の一工程を表す断面図である。FIG. 49 is a cross-sectional view illustrating a process of a method for manufacturing the thin film transistor illustrated in FIG. 48. 本開示の変形例4に係る薄膜トランジスタの構成を表す断面図である。It is sectional drawing showing the structure of the thin-film transistor which concerns on the modification 4 of this indication. 本開示の第2の実施の形態に係る電子ペーパー表示装置の構成を表す断面図である。It is sectional drawing showing the structure of the electronic paper display apparatus which concerns on 2nd Embodiment of this indication. 本開示の第3の実施の形態に係る有機EL表示装置の構成を表す断面図である。It is sectional drawing showing the structure of the organic electroluminescence display which concerns on 3rd Embodiment of this indication. 本開示の第4の実施の形態に係る液晶表示装置の構成を表す断面図である。It is sectional drawing showing the structure of the liquid crystal display device which concerns on 4th Embodiment of this indication. 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。It is a top view showing schematic structure of the module containing the display apparatus of the said embodiment. 上記実施の形態の表示装置の適用例1の表側から見た外観を表す斜視図である。It is a perspective view showing the external appearance seen from the front side of the application example 1 of the display apparatus of the said embodiment. 適用例1の裏側から見た外観を表す斜視図である。10 is a perspective view illustrating an appearance of Application Example 1 viewed from the back side. FIG. 適用例2の表側から見た外観を表す斜視図である。10 is a perspective view illustrating an appearance of Application Example 2 viewed from the front side. FIG. 適用例2の裏側から見た外観を表す斜視図である。12 is a perspective view illustrating an appearance of Application Example 2 viewed from the back side. FIG. 適用例3の外観を表す斜視図である。12 is a perspective view illustrating an appearance of application example 3. FIG. 適用例4の表側から見た外観を表す斜視図である。14 is a perspective view illustrating an appearance of Application Example 4 viewed from the front side. FIG. 適用例4の裏側から見た外観を表す斜視図である。14 is a perspective view illustrating an appearance viewed from the back side of application example 4. FIG. 適用例5の外観を表す斜視図である。14 is a perspective view illustrating an appearance of application example 5. FIG. 適用例6の外観を表す斜視図である。16 is a perspective view illustrating an appearance of application example 6. FIG. 適用例7の閉じた状態の外観を表す正面図である。16 is a front view illustrating an appearance of Application Example 7 in a closed state. FIG. 適用例7の開いた状態の外観を表す正面図である。It is a front view showing the appearance of the open state of application example 7.

以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(薄膜トランジスタ;相分離により有機半導体層および絶縁層を順に含む二層構造を形成する例)
2.実施例1(薄膜トランジスタ;相分離により下の有機半導体層、絶縁層および上の有機半導体層を順に含む三層構造を形成する例)
3.実施例2(薄膜トランジスタ;相分離によりブランケットに絶縁層および有機半導体層を順に有する逆二層構造を形成し、この逆二層構造を基材に転写する例)
4.変形例1−4
5.第2の実施の形態(電子ペーパー表示装置)
6.第3の実施の形態(有機EL表示装置)
7.第4の実施の形態(液晶表示装置)
8.適用例
Hereinafter, embodiments of the present disclosure will be described in detail with reference to the drawings. The description will be given in the following order.
1. First embodiment (thin film transistor; example of forming a two-layer structure including an organic semiconductor layer and an insulating layer in order by phase separation)
2. Example 1 (Thin film transistor; an example of forming a three-layer structure including a lower organic semiconductor layer, an insulating layer, and an upper organic semiconductor layer in this order by phase separation)
3. Example 2 (thin film transistor; an example in which a reverse bilayer structure having an insulating layer and an organic semiconductor layer in order on a blanket is formed by phase separation, and the reverse bilayer structure is transferred to a substrate)
4). Modification 1-4
5. Second embodiment (electronic paper display device)
6). Third embodiment (organic EL display device)
7). Fourth embodiment (liquid crystal display device)
8). Application examples

(第1の実施の形態)
図1は、本開示の第1の実施の形態に係る薄膜トランジスタ(有機TFT)100の断面構成および平面構成をそれぞれ表したものである。この有機TFT100は、例えば表示装置のアクティブマトリクス回路、センサアレイなどに用いられるボトムゲート・トップコンタクト構造の有機電界効果トランジスタである。有機TFT100は、例えば、基板11上に、ゲート電極20,ゲート絶縁膜30,有機半導体層40をこの順に有している。有機半導体層40の中央部のチャネル層41の上には、チャネル保護膜50が、有機半導体層40の上面に接して設けられている。有機半導体層40の両端部はチャネル保護膜50から露出したコンタクト部42となっており、このコンタクト部42にソース電極60Sおよびドレイン電極60Dが接続されている。
(First embodiment)
FIG. 1 illustrates a cross-sectional configuration and a planar configuration of a thin film transistor (organic TFT) 100 according to the first embodiment of the present disclosure. The organic TFT 100 is an organic field effect transistor having a bottom gate / top contact structure used for an active matrix circuit, a sensor array, etc. of a display device, for example. The organic TFT 100 has, for example, a gate electrode 20, a gate insulating film 30, and an organic semiconductor layer 40 in this order on a substrate 11. On the channel layer 41 at the center of the organic semiconductor layer 40, a channel protective film 50 is provided in contact with the upper surface of the organic semiconductor layer 40. Both end portions of the organic semiconductor layer 40 are contact portions 42 exposed from the channel protective film 50, and the source electrode 60 </ b> S and the drain electrode 60 </ b> D are connected to the contact portions 42.

基板11は、ガラスの他,ポリエーテルサルフォン,ポリカーボネート,ポリイミド類,ポリアミド類,ポリアセタール類,ポリエチレンテレフタラート,ポリエチレンナフタレート,ポリエチルエーテルケトン,ポリオレフィン類等のプラスチック基板,アルミニウム(Al),ニッケル(Ni),ステンレス等の金属箔基板,紙などにより構成されている。また、これらの基板11上には、密着性や平坦性を改善するためのバッファー層,ガスバリア性を向上するためのバリア膜等の機能性膜が設けられていてもよい。   In addition to glass, the substrate 11 is made of polyethersulfone, polycarbonate, polyimides, polyamides, polyacetals, polyethylene terephthalate, polyethylene naphthalate, polyethyl ether ketone, polyolefins and other plastic substrates, aluminum (Al), nickel ( Ni), a metal foil substrate such as stainless steel, and paper. In addition, a functional film such as a buffer layer for improving adhesion and flatness and a barrier film for improving gas barrier properties may be provided on these substrates 11.

ゲート電極20は、金(Au),白金(Pt),パラジウム(Pd),銀(Ag), タングステン(W), タンタル(Ta), モリブデン(Mo), アルミニウム(Al), クロム(Cr), チタン(Ti), 銅(Cu), ニッケル(Ni), インジウム(In),スズ(Sn), マンガン(Mn), ルテニウム(Rh), ルビジウム(Rb)およびそれらの化合物、またはPEDOT−PSS(ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸)、TTF−TCNQ(tetrathiafulvalene-tetracyano-quinodimethane)等の有機金属材料により構成されている。なお、ゲート電極20は、上記した各種材料の層が2層以上積層されたものでもよい。   The gate electrode 20 includes gold (Au), platinum (Pt), palladium (Pd), silver (Ag), tungsten (W), tantalum (Ta), molybdenum (Mo), aluminum (Al), chromium (Cr), Titanium (Ti), copper (Cu), nickel (Ni), indium (In), tin (Sn), manganese (Mn), ruthenium (Rh), rubidium (Rb) and their compounds, or PEDOT-PSS (polyethylene) Dioxythiophene-polystyrene sulfonic acid), TTF-TCNQ (tetrathiafulvalene-tetracyano-quinodimethane) and other organic metal materials are used. The gate electrode 20 may be formed by stacking two or more layers of the various materials described above.

ゲート絶縁膜30は、無機または有機の絶縁膜により構成されている。無機絶縁膜としては、例えば、酸化ケイ素,チッ化ケイ素,酸化アルミニウム,酸化チタン,酸化ハフニウム等の無機材料が挙げられる。有機絶縁膜としては、例えば、ポリビニルフェノール,ポリイミド樹脂,ノボラック樹脂,シンナメート樹脂,アクリル樹脂,エポキシ樹脂,スチレン樹脂,ポリパラキシリレン等の高分子材料が挙げられる。なお、ゲート絶縁膜30は、上記した無機または有機の絶縁膜が2層以上積層されたものでもよい。   The gate insulating film 30 is composed of an inorganic or organic insulating film. Examples of the inorganic insulating film include inorganic materials such as silicon oxide, silicon nitride, aluminum oxide, titanium oxide, and hafnium oxide. Examples of the organic insulating film include polymer materials such as polyvinylphenol, polyimide resin, novolac resin, cinnamate resin, acrylic resin, epoxy resin, styrene resin, and polyparaxylylene. The gate insulating film 30 may be one in which two or more layers of the above-described inorganic or organic insulating films are stacked.

有機半導体層40としては、次の材料が例示される。   Examples of the organic semiconductor layer 40 include the following materials.

ポリピロールおよびポリピロール置換体、ポリチオフェンおよびポリチオフェン置換体、ポリイソチアナフテンなどのイソチアナフテン類、ポリチェニレンビニレンなどのチェニレンビニレン類、ポリ(p−フェニレンビニレン)などのポリ(p−フェニレンビニレン)類、ポリアニリンおよびポリアニリン置換体、ポリアセチレン類、ポリジアセチレン類、ポリアズレン類、ポリピレン類、ポリカルバゾール類、ポリセレノフェン類、ポリフラン類、ポリ(p−フェニレン)類、 ポリインドール類、ポリピリダジン類、ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーおよび多環縮合体、上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのアセン類およびアセン類の炭素の一部をN、S、Oなどの原子、カルボニル基などの官能基に置換した誘導体(トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−6,15−キノン、ペリキサンテノキサンテンなど)およびこれらの水素を他の官能基で置換した誘導体。金属フタロシアニン類、テトラチアフルバレンおよびテトラチアフルバレン誘導体、テトラチアペンタレンおよびテトラチアペンタレン誘導体、ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N' −ビス(4−トリフルオロメチルベンジル)ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N' −ビス(1H,1H−ペルフルオロオクチル)、N,N' −ビス(1H,1H−ペルフルオロブチル)及びN,N' −ジオクチルナフタレン1,4,5,8−テトラカルボン酸ジイミド誘導体、ナフタレン2,3,6,7テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、アントラセン2,3,6,7−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、C60、C70、C76、C78、C84等フラーレン類およびこれらの誘導体、SWNT(single-walled nanotube)などのカーボンナノチューブ、メロシアニン色素類、ヘミシアニン色素類などの色素とこれらの誘導体。   Polypyrrole and polypyrrole-substituted products, polythiophene and polythiophene-substituted products, isothianaphthenes such as polyisothianaphthene, chainylene vinylenes such as polychenylene vinylene, and poly (p-phenylene vinylene) such as poly (p-phenylene vinylene) , Polyaniline and polyaniline-substituted products, polyacetylenes, polydiacetylenes, polyazulenes, polypyrenes, polycarbazoles, polyselenophenes, polyfurans, poly (p-phenylene) s, polyindoles, polypyridazines, polyvinyl Polymers and polycyclic condensates such as carbazole, polyphenylene sulfide, polyvinylene sulfide, oligomers having the same repeating units as the polymers in the above materials, naphthacene, pentacene, hexa Of acenes such as N, S, O Derivatives substituted with functional groups such as atoms and carbonyl groups (triphenodioxazine, triphenodithiazine, hexacene-6,15-quinone, perixanthenoxanthene, etc.) and derivatives obtained by substituting these hydrogens with other functional groups. Metal phthalocyanines, tetrathiafulvalene and tetrathiafulvalene derivatives, tetrathiapentalene and tetrathiapentalene derivatives, naphthalene 1,4,5,8-tetracarboxylic acid diimide, N, N′-bis (4-trifluoromethyl) Benzyl) naphthalene 1,4,5,8-tetracarboxylic acid diimide, N, N′-bis (1H, 1H-perfluorooctyl), N, N′-bis (1H, 1H-perfluorobutyl) and N, N ′ -Dioctylnaphthalene 1,4,5,8-tetracarboxylic acid diimide derivatives, naphthalene tetracarboxylic acid diimides such as naphthalene 2,3,6,7 tetracarboxylic acid diimide, anthracene 2,3,6,7-tetracarboxylic acid Fused ring teates such as anthracene tetracarboxylic acid diimides such as diimide Carboxylic acid diimides, C60, C70, C76, C78, C84 etc. fullerenes and their derivatives, SWNT (single-walled nanotube) carbon such nanotubes, merocyanine dyes, dye and derivatives thereof, such as hemicyanine dyes.

チャネル保護膜50の材料としては、例えば、ポリスチレン、ポリメチルメタクリレート、ポリエチレン、ポリプロピレン、ポリブタジエン、ポリイソプレン、ポリオレフィン、ポリカーボネート、ポリイミド、ポリアミド、ポリ(α−メチルスチレン)、ポリ(α−エチルスチレン)、ポリ(α−プロピルスチレン)、ポリ(α−ブチルスチレン)、ポリ(4−メチルスチレン)、ポリアクリルニトリル、ポリビニルカルバゾール、ポリフッ化ビニリデン、ポリビニルブチラール、ポリビニルトルエン、ポリ(4−ビニルビフェニル)に加え、ポリテトラフルオロエチレン等上記ポリマーのハロゲン化物、およびこれらの共重合体が挙げられる。   Examples of the material of the channel protective film 50 include polystyrene, polymethyl methacrylate, polyethylene, polypropylene, polybutadiene, polyisoprene, polyolefin, polycarbonate, polyimide, polyamide, poly (α-methylstyrene), poly (α-ethylstyrene), In addition to poly (α-propylstyrene), poly (α-butylstyrene), poly (4-methylstyrene), polyacrylonitrile, polyvinylcarbazole, polyvinylidene fluoride, polyvinylbutyral, polyvinyltoluene, poly (4-vinylbiphenyl) , Halides of the above polymers such as polytetrafluoroethylene, and copolymers thereof.

ソース電極60Sおよびドレイン電極60Dの構成材料は、ゲート電極20と同様である。   The constituent materials of the source electrode 60S and the drain electrode 60D are the same as those of the gate electrode 20.

有機半導体層40およびチャネル保護膜50は、相分離を利用して形成されたものである。これにより、この有機TFT100では、チャネル保護膜50の材料の選択範囲を拡大し、有機半導体層40の上に機能性の高いチャネル保護膜50を形成することが可能となっている。   The organic semiconductor layer 40 and the channel protective film 50 are formed using phase separation. Thereby, in this organic TFT 100, the selection range of the material of the channel protective film 50 can be expanded, and the highly functional channel protective film 50 can be formed on the organic semiconductor layer 40.

ここで、有機半導体層40は、本開示における「有機半導体層」の一具体例に対応している。チャネル保護膜50は、本開示における「絶縁層」の一具体例に対応している。   Here, the organic semiconductor layer 40 corresponds to a specific example of “organic semiconductor layer” in the present disclosure. The channel protective film 50 corresponds to a specific example of “insulating layer” in the present disclosure.

この有機TFT100は、例えば次のようにして製造することができる。   The organic TFT 100 can be manufactured, for example, as follows.

図2ないし図6は、図1に示した有機TFT100の製造方法を工程順に表したものである。まず、図2に示したように、上述した材料よりなる基板11を用意し、この基板11にゲート電極20およびゲート絶縁膜30を形成した基材10を形成する。   2 to 6 show the manufacturing method of the organic TFT 100 shown in FIG. 1 in the order of steps. First, as shown in FIG. 2, the substrate 11 made of the above-described material is prepared, and the base material 10 on which the gate electrode 20 and the gate insulating film 30 are formed is formed on the substrate 11.

すなわち、基板11に、上述した材料よりなるゲート電極材料膜(図示せず)を形成する。ゲート電極材料膜の成膜方法は、抵抗加熱蒸着、スパッタリング等の真空蒸着法の他、インク・ペーストを用いて塗布法によっても作製できる。塗布法としては、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等が挙げられる。また、電界めっき,無電界めっき等のめっき法により成膜してもよい.   That is, a gate electrode material film (not shown) made of the above-described material is formed on the substrate 11. The gate electrode material film can be formed by a coating method using an ink paste in addition to a vacuum deposition method such as resistance heating deposition or sputtering. As coating methods, spin coating method, air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method , Spray coater method, slit orifice coater method, calendar coater method, dipping method and the like. Alternatively, the film may be formed by a plating method such as electroplating or electroless plating.

次いで、このゲート電極材料膜の上にレジストパターンなどのマスク(図示せず)を形成する。続いて、マスクを用いてゲート電極材料膜をエッチングしたのち、アッシング法またはエッチング法などを用いてマスクを除去する。これにより、図2に示したように、基板11上にゲート電極20を形成する。   Next, a mask (not shown) such as a resist pattern is formed on the gate electrode material film. Subsequently, after the gate electrode material film is etched using the mask, the mask is removed using an ashing method or an etching method. Thus, the gate electrode 20 is formed on the substrate 11 as shown in FIG.

続いて、同じく図2に示したように、ゲート電極20を覆うようにゲート絶縁膜30を形成する。このゲート絶縁膜30の形成手順は、例えば、形成材料により異なる。無機絶縁膜は、スパッタ法,抵抗加熱蒸着法,物理的気相成長法(PVD),化学的気相成長法(CVD)等の真空プロセスで成膜する。また、無機絶縁膜は原料を溶解させた溶液のゾル・ゲル法によって形成することもできる。有機絶縁膜は、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法の他,化学的気相成長法や蒸着重合法等の真空プロセスを用いてもよい。   Subsequently, as shown in FIG. 2, a gate insulating film 30 is formed so as to cover the gate electrode 20. The formation procedure of the gate insulating film 30 differs depending on, for example, the forming material. The inorganic insulating film is formed by a vacuum process such as sputtering, resistance heating vapor deposition, physical vapor deposition (PVD), or chemical vapor deposition (CVD). The inorganic insulating film can also be formed by a sol-gel method of a solution in which a raw material is dissolved. Organic insulation film is spin coat method, air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater method, transfer roll coater method, gravure coater method, kiss coater method, cast coater method In addition to coating methods such as spray coater method, slit orifice coater method, calendar coater method, and dipping method, vacuum processes such as chemical vapor deposition method and vapor deposition polymerization method may be used.

そののち、図3に示したように、基材10に、有機半導体材料および絶縁層材料を混合させた溶液を塗布し、塗布膜70を形成する。   After that, as shown in FIG. 3, a solution in which an organic semiconductor material and an insulating layer material are mixed is applied to the base material 10 to form a coating film 70.

有機半導体材料は、上述した有機半導体層40の材料として挙げたものと同様である。   The organic semiconductor material is the same as that mentioned as the material of the organic semiconductor layer 40 described above.

絶縁層材料は、上述したチャネル保護膜50の材料として挙げたものと同様である。これらの材料は、有機半導体層を形成したのち有機半導体層の上面に絶縁層材料の溶液を塗布するという方法では有機半導体層40上には成膜不可能なものである。   The insulating layer material is the same as that mentioned as the material of the channel protective film 50 described above. These materials cannot be formed on the organic semiconductor layer 40 by a method of forming an organic semiconductor layer and then applying a solution of an insulating layer material on the upper surface of the organic semiconductor layer.

塗布膜70の成膜方法は、抵抗加熱蒸着、スパッタリング等の真空蒸着法のほか、スピンコート法、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法によっても成膜できる。   The film formation method of the coating film 70 includes not only vacuum evaporation methods such as resistance heating vapor deposition and sputtering, but also spin coating method, air doctor coater method, blade coater method, rod coater method, knife coater method, squeeze coater method, reverse roll coater. The film can also be formed by a coating method such as a coating method, a transfer roll coater method, a gravure coater method, a kiss coater method, a cast coater method, a spray coater method, a slit orifice coater method, a calendar coater method, or an immersion method.

塗布膜70を乾燥させると、図4に示したように、自発的相分離により基材10側に有機半導体層40、その上にチャネル保護膜50を有する二層構造71が生成する。有機半導体層40とチャネル保護膜50との間には、相分離によりトラップの少ない清浄な界面Pが形成される。   When the coating film 70 is dried, as shown in FIG. 4, a two-layer structure 71 having the organic semiconductor layer 40 on the substrate 10 side and the channel protective film 50 thereon is generated by spontaneous phase separation. A clean interface P with few traps is formed between the organic semiconductor layer 40 and the channel protective film 50 by phase separation.

ここでは、有機半導体層40およびその上面に接するチャネル保護膜50を、相分離を利用して形成するようにしたので、有機半導体層を形成したのち有機半導体層の上面に絶縁層材料の溶液を塗布する必要はなくなる。よって、水溶性もしくはフッ素系溶剤に限られることなく、チャネル保護膜50の材料として良好な材料物性やプロセス性を持つ絶縁層材料を広範囲に選択可能となる。   Here, since the organic semiconductor layer 40 and the channel protective film 50 in contact with the upper surface of the organic semiconductor layer 40 are formed using phase separation, a solution of an insulating layer material is formed on the upper surface of the organic semiconductor layer after the organic semiconductor layer is formed. There is no need to apply. Therefore, it is possible to select a wide range of insulating layer materials having good material properties and processability as materials for the channel protective film 50 without being limited to water-soluble or fluorine-based solvents.

続いて、図5に示したように、必要に応じて有機半導体膜40を単個化する。また、不要部(コンタクト部42の上部)のチャネル保護膜50を除去する。   Subsequently, as shown in FIG. 5, the organic semiconductor film 40 is singulated as necessary. Further, the channel protective film 50 in the unnecessary part (upper part of the contact part 42) is removed.

そののち、有機半導体層40,チャネル保護膜50および基材10の表面に、上述した材料よりなるソース・ドレイン電極材料膜(図示せず)を形成する。ソース・ドレイン電極材料膜の成膜方法は、上述したゲート電極材料膜と同様である。   After that, a source / drain electrode material film (not shown) made of the above-described material is formed on the surfaces of the organic semiconductor layer 40, the channel protective film 50 and the base material 10. The method of forming the source / drain electrode material film is the same as that of the gate electrode material film described above.

続いて、ソース・ドレイン電極材料膜(図示せず)をフォトリソグラフィによりパターニングし、図6に示したように、ソース電極60Sおよびドレイン電極60Dを形成する。   Subsequently, the source / drain electrode material film (not shown) is patterned by photolithography to form the source electrode 60S and the drain electrode 60D as shown in FIG.

これまでの工程で、有機半導体層40とチャネル保護膜50との間には、相分離により形成されたトラップの少ない清浄な界面Pが保持されている。よって、有機半導体層40のチャネル層41の上端部41Aは、プロセスに用いられる溶剤や薬液から保護され、不要なキャリア誘起等が起こらないので、信頼性が向上する。   In the steps so far, a clean interface P with few traps formed by phase separation is maintained between the organic semiconductor layer 40 and the channel protective film 50. Therefore, the upper end portion 41A of the channel layer 41 of the organic semiconductor layer 40 is protected from the solvent or chemical used in the process, and unnecessary carrier induction does not occur, so that the reliability is improved.

以上により、図1に示した有機TFT100が完成する。   Thus, the organic TFT 100 shown in FIG. 1 is completed.

この有機TFT100では、有機半導体層40およびチャネル保護膜50が、相分離を利用して形成されているので、チャネル保護膜50は、水溶性もしくはフッ素系溶剤に限られることなく、良好な材料物性やプロセス性を持つ材料により構成されており、高い機能性を有している。よって所望のTFT特性が得られる。また、有機半導体層40とチャネル保護膜50との間には、相分離により形成されたトラップの少ない清浄な界面Pが保持されている。よって、有機半導体層40のチャネル層41の上端部41Aは、プロセスに用いられる溶剤や薬液から保護され、不要なキャリア誘起等が起こらないので、信頼性が向上する。   In this organic TFT 100, since the organic semiconductor layer 40 and the channel protective film 50 are formed by utilizing phase separation, the channel protective film 50 is not limited to a water-soluble or fluorinated solvent, and has good material properties. It is made of a material with processability and has high functionality. Therefore, desired TFT characteristics can be obtained. In addition, a clean interface P with few traps formed by phase separation is held between the organic semiconductor layer 40 and the channel protective film 50. Therefore, the upper end portion 41A of the channel layer 41 of the organic semiconductor layer 40 is protected from the solvent or chemical used in the process, and unnecessary carrier induction does not occur, so that the reliability is improved.

このように本実施の形態では、有機半導体層40およびチャネル保護膜50を、相分離を利用して形成するようにしたので、チャネル保護膜50の材料の選択範囲を拡大し、有機半導体層40の上に機能性の高いチャネル保護膜50を形成することが可能となる。   Thus, in this embodiment, since the organic semiconductor layer 40 and the channel protective film 50 are formed using phase separation, the selection range of the material of the channel protective film 50 is expanded, and the organic semiconductor layer 40 It is possible to form a channel protective film 50 with high functionality on the substrate.

更に、本開示の具体的な実施例について説明する。   Further, specific examples of the present disclosure will be described.

(実施例1)
図7に示したようなボトムゲート・トップコンタクト構造の有機TFT100Aを作製した。その際、基板11上に、ゲート電極20、ゲート絶縁膜30、有機半導体層40を基板11側から順に形成した。有機半導体層40のチャネル層41の上には、チャネル保護膜50を、有機半導体層40の上面に接して設けた。チャネル保護膜50の上には、フォトレジストよりなるエッチングマスク80を積層した。有機半導体層40の両端部は、チャネル保護膜50から露出したコンタクト部42とし、このコンタクト部42にソース電極60Sおよびドレイン電極60Dを接続した。コンタクト部42とソース電極60Sおよびドレイン電極60Dとの間には、導電性高分子よりなる注入層61を設けた。ゲート電極20は、アルミニウム層とチタン層との積層構成とし、ゲート絶縁膜30はPVPを主剤とする有機絶縁膜とし、有機半導体層40はTIPSペンタセンにより構成し、チャネル保護膜50はポリαメチルスチレン(PaMS)(0.5wt%)により構成し、ソース電極60Sおよびドレイン電極60Dは銅(Cu)により構成した。
Example 1
An organic TFT 100A having a bottom gate / top contact structure as shown in FIG. 7 was produced. At that time, the gate electrode 20, the gate insulating film 30, and the organic semiconductor layer 40 were sequentially formed on the substrate 11 from the substrate 11 side. On the channel layer 41 of the organic semiconductor layer 40, the channel protective film 50 is provided in contact with the upper surface of the organic semiconductor layer 40. On the channel protective film 50, an etching mask 80 made of a photoresist was laminated. Both end portions of the organic semiconductor layer 40 were contact portions 42 exposed from the channel protective film 50, and the source electrode 60S and the drain electrode 60D were connected to the contact portions 42. An injection layer 61 made of a conductive polymer was provided between the contact portion 42 and the source electrode 60S and the drain electrode 60D. The gate electrode 20 has a laminated structure of an aluminum layer and a titanium layer, the gate insulating film 30 is an organic insulating film mainly composed of PVP, the organic semiconductor layer 40 is made of TIPS pentacene, and the channel protective film 50 is made of poly α methyl. Styrene (PaMS) (0.5 wt%) was used, and the source electrode 60S and the drain electrode 60D were made of copper (Cu).

本実施例において、有機半導体層40は、本開示における「有機半導体層」の一具体例に対応している。チャネル保護膜50は、本開示における「絶縁層」の一具体例に対応している。   In the present embodiment, the organic semiconductor layer 40 corresponds to a specific example of “organic semiconductor layer” in the present disclosure. The channel protective film 50 corresponds to a specific example of “insulating layer” in the present disclosure.

まず、図8に示したように、基板11上に、ゲート電極20およびゲート絶縁膜30を形成した基材10を形成した。   First, as shown in FIG. 8, the base material 10 on which the gate electrode 20 and the gate insulating film 30 were formed was formed on the substrate 11.

すなわち、基板11に、スパッタリングにより、厚み50nmのアルミニウム層と厚み10nmのチタン層との積層構造を有するゲート電極材料膜(図示せず)を形成した。このゲート電極材料膜をフォトリソグラフィによりパターニングして、ゲート電極20を形成した。次いで、ゲート電極20を形成した基板11上に、スピンコート法により、PVPを主剤とする有機絶縁膜よりなるゲート絶縁膜30を塗布成膜した。   That is, a gate electrode material film (not shown) having a laminated structure of an aluminum layer having a thickness of 50 nm and a titanium layer having a thickness of 10 nm was formed on the substrate 11 by sputtering. The gate electrode material film was patterned by photolithography to form the gate electrode 20. Next, a gate insulating film 30 made of an organic insulating film containing PVP as a main component was applied and formed on the substrate 11 on which the gate electrode 20 was formed by spin coating.

続いて、図9に示したように、基材10に、有機半導体材料としてTIPSペンタセン(0.5wt%)、および絶縁層材料としてPaMS(0.5wt%)を溶媒としてキシレンに混合させた溶液をスリットコート法により塗布し、塗布膜70を形成した。   Subsequently, as shown in FIG. 9, a solution in which TIPS pentacene (0.5 wt%) as an organic semiconductor material and PaMS (0.5 wt%) as an insulating layer material are mixed with xylene as a solvent in the base material 10. Was applied by a slit coating method to form a coating film 70.

そののち、塗布膜70を140℃にて乾燥させると、図10に示したように、自発的相分離により、下の有機半導体層40A,チャネル保護膜50および上の有機半導体層40Bを基材10の側からこの順に含む三層構造72が得られた。下の有機半導体層40Aおよび上の有機半導体層40BはTIPSペンタセンにより構成されていた。中央のチャネル保護膜はPaMSにより構成されていた。下の有機半導体層40Aとチャネル保護膜50との間、および上の有機半導体層40Bとチャネル保護膜50との間には、相分離によりトラップの少ない清浄な界面Pが形成された。   Thereafter, when the coating film 70 is dried at 140 ° C., as shown in FIG. 10, the lower organic semiconductor layer 40A, the channel protective film 50, and the upper organic semiconductor layer 40B are formed as a base material by spontaneous phase separation. A three-layer structure 72 including this order from the 10 side was obtained. The lower organic semiconductor layer 40A and the upper organic semiconductor layer 40B were made of TIPS pentacene. The central channel protective film was made of PaMS. A clean interface P with few traps was formed between the lower organic semiconductor layer 40A and the channel protective film 50 and between the upper organic semiconductor layer 40B and the channel protective film 50 by phase separation.

なお、自発的相分離により形成される積層構造は、材料の比重または下地との親和性などによって異なる。従って、材料の選択および下地との組合せにより、第1の実施の形態と同様に基材10側に有機半導体層40、その上に第1ゲート絶縁膜50を有する二層構造71を形成することも可能である。   Note that the laminated structure formed by spontaneous phase separation differs depending on the specific gravity of the material or affinity with the base. Therefore, the two-layer structure 71 having the organic semiconductor layer 40 on the substrate 10 side and the first gate insulating film 50 thereon is formed by selecting the material and the combination with the base, similarly to the first embodiment. Is also possible.

三層構造72を形成したのち、図11に示したように、γブチルラクトン溶液を用いたエッチングにより、最表層である上の有機半導体層40Bを除去した。これにより、基材10側に有機半導体層40、その上にチャネル保護膜50が残存した。   After forming the three-layer structure 72, as shown in FIG. 11, the upper organic semiconductor layer 40B as the outermost layer was removed by etching using a γ-butyllactone solution. As a result, the organic semiconductor layer 40 was left on the substrate 10 side, and the channel protective film 50 was left thereon.

続いて、図12に示したように、γブチルラクトンを主成分とするフォトレジストを用いて、チャネル保護膜50の上にエッチングマスク80を形成した。そののち、同じく図12に示したように、エッチングマスク80を用いたドライエッチングにより不要部のチャネル保護膜50を除去した。   Subsequently, as shown in FIG. 12, an etching mask 80 was formed on the channel protective film 50 using a photoresist mainly composed of γ-butyllactone. After that, as shown in FIG. 12, the unnecessary portion of the channel protective film 50 was removed by dry etching using the etching mask 80.

そののち、図13に示したように、導電性高分子よりなる注入層61を塗布成膜した。   After that, as shown in FIG. 13, an injection layer 61 made of a conductive polymer was formed by coating.

注入層61を形成したのち、注入層61の上に、スパッタリングにより、銅よりなるソース・ドレイン電極材料膜(図示せず)を100nmの厚みで成膜した。続いて、ソース・ドレイン電極材料膜をフォトリソグラフィによりパターニングし、図14に示したように、ソース電極60Sおよびドレイン電極60Dを形成した。   After the injection layer 61 was formed, a source / drain electrode material film (not shown) made of copper was formed to a thickness of 100 nm on the injection layer 61 by sputtering. Subsequently, the source / drain electrode material film was patterned by photolithography to form the source electrode 60S and the drain electrode 60D as shown in FIG.

ソース電極60Sおよびドレイン電極60Dを形成したのち、図15に示したように、このソース電極60Sおよびドレイン電極60Dをマスクとして不要部の注入層61をドライエッチングにより削除した。以上により、図7に示したボトムゲート・トップコンタクト構造の有機TFT100Aが完成した。   After forming the source electrode 60S and the drain electrode 60D, as shown in FIG. 15, the unnecessary injection layer 61 was removed by dry etching using the source electrode 60S and the drain electrode 60D as a mask. Thus, the organic TFT 100A having the bottom gate / top contact structure shown in FIG. 7 was completed.

これまでの工程で、有機半導体層40とチャネル保護膜50との間には、相分離により形成されたトラップの少ない清浄な界面Pが保持されていた。よって、有機半導体層40のチャネル層41の上端部41Aは、プロセスに用いられる溶剤や薬液から保護され、不要なキャリア誘起が起こらないので、信頼性が向上した。   In the steps so far, a clean interface P with few traps formed by phase separation has been maintained between the organic semiconductor layer 40 and the channel protective film 50. Therefore, the upper end portion 41A of the channel layer 41 of the organic semiconductor layer 40 is protected from the solvent or chemical used in the process, and unnecessary carrier induction does not occur, so that the reliability is improved.

(実施例2)
図16に示したようなトップゲート・ボトムコンタクト構造の有機TFT100Bを作製した。その際、基板11上に、ソース電極60Sおよびドレイン電極60D、有機半導体層40、第1ゲート絶縁膜50、第2ゲート絶縁膜30、ゲート電極20を基板11側からこの順に形成した。ソース電極60Sおよびドレイン電極60Dは金(Au)により構成し、有機半導体層40はPXX誘導体により構成し、第1ゲート絶縁膜50はシクロオレフィンコポリマー(TOPAS)(0.5wt%)により構成し、第2ゲート絶縁膜30はPVPを主剤とする有機絶縁膜とし、ゲート電極20は、アルミニウム層とチタン層との積層構成とした。
(Example 2)
An organic TFT 100B having a top gate / bottom contact structure as shown in FIG. 16 was produced. At that time, the source electrode 60S and the drain electrode 60D, the organic semiconductor layer 40, the first gate insulating film 50, the second gate insulating film 30, and the gate electrode 20 were formed on the substrate 11 in this order from the substrate 11 side. The source electrode 60S and the drain electrode 60D are composed of gold (Au), the organic semiconductor layer 40 is composed of a PXX derivative, the first gate insulating film 50 is composed of cycloolefin copolymer (TOPAS) (0.5 wt%), The second gate insulating film 30 is an organic insulating film mainly composed of PVP, and the gate electrode 20 has a laminated structure of an aluminum layer and a titanium layer.

本実施例において、有機半導体層40は、本開示における「有機半導体層」の一具体例に対応している。第1ゲート絶縁膜50は、本開示における「絶縁層」の一具体例に対応している。   In the present embodiment, the organic semiconductor layer 40 corresponds to a specific example of “organic semiconductor layer” in the present disclosure. The first gate insulating film 50 corresponds to a specific example of “insulating layer” in the present disclosure.

まず、図17に示したように、ブランケット90を用意し、このブランケット90に、有機半導体材料としてPXX誘導体(0.5wt%)、および絶縁層材料としてTOPAS(0.5wt%)を溶媒としてキシレンに混合させた溶液をスリットコート法により塗布し、塗布膜70を形成した。   First, as shown in FIG. 17, a blanket 90 is prepared, and xylene with a PXX derivative (0.5 wt%) as an organic semiconductor material and TOPAS (0.5 wt%) as an insulating layer material is used as the blanket 90. The mixed solution was applied by a slit coating method to form a coating film 70.

そののち、塗布膜70を室温にて乾燥させると、図18に示したように、自発的相分離により、第1ゲート絶縁膜50および有機半導体層40を基材10の側からこの順に含む逆二層構造73が得られた。第1ゲート絶縁膜50はTOPASにより構成されていた。有機半導体層40はPXX誘導体により構成されていた。有機半導体層40と第1ゲート絶縁膜50との間には、相分離によりトラップの少ない清浄な界面Pが形成された。   After that, when the coating film 70 is dried at room temperature, as shown in FIG. 18, the first gate insulating film 50 and the organic semiconductor layer 40 are reversely included in this order from the substrate 10 side by spontaneous phase separation. A two-layer structure 73 was obtained. The first gate insulating film 50 is made of TOPAS. The organic semiconductor layer 40 was composed of a PXX derivative. A clean interface P with few traps was formed between the organic semiconductor layer 40 and the first gate insulating film 50 by phase separation.

なお、自発的相分離により形成される積層構造は、材料の比重または下地との親和性などによって異なる。従って、材料の選択または下地との組合せによっては上記と異なる積層構造を形成することも可能である。   Note that the laminated structure formed by spontaneous phase separation differs depending on the specific gravity of the material or affinity with the base. Therefore, it is possible to form a laminated structure different from the above depending on the selection of materials or the combination with the base.

逆二層構造73を形成したのち、図19に示したように、除去版(図示せず)により不要部の膜をブランケット90上から除去した。   After forming the inverted two-layer structure 73, as shown in FIG. 19, an unnecessary portion of the film was removed from the blanket 90 with a removal plate (not shown).

一方、図20に示したように、基板11の上にソース電極60Sおよびドレイン電極60Dを有する基材10を形成した。   On the other hand, as shown in FIG. 20, the base material 10 having the source electrode 60 </ b> S and the drain electrode 60 </ b> D was formed on the substrate 11.

続いて、図21に示したように、逆二層構造73をブランケット90から基材10に転写した。この工程において、基材10上では有機半導体層40が下層に、第1ゲート絶縁膜50が上層に反転された。これにより、基材10に、有機半導体層40および第1ゲート絶縁膜50を基材10の側からこの順に含む順二層構造74が形成された。   Subsequently, as shown in FIG. 21, the inverted two-layer structure 73 was transferred from the blanket 90 to the substrate 10. In this step, the organic semiconductor layer 40 was inverted to the lower layer and the first gate insulating film 50 was inverted to the upper layer on the substrate 10. As a result, a sequential two-layer structure 74 including the organic semiconductor layer 40 and the first gate insulating film 50 in this order from the base 10 side was formed on the base 10.

順二層構造74を形成したのち、図22に示したように、スリットコート法により、PVPを主剤とする第2ゲート絶縁膜30を塗布成膜した。   After forming the sequential two-layer structure 74, as shown in FIG. 22, the second gate insulating film 30 containing PVP as a main component was formed by a slit coating method.

続いて、図23に示したように、第2ゲート絶縁膜30の上に、アルミニウム層とチタン層との積層構造(合計厚み70nm)を有するゲート電極材料膜(図示せず)を形成した。このゲート電極材料膜をフォトリソグラフィによりパターニングして、ゲート電極20を形成した。以上により、図16に示したトップゲート・ボトムコンタクト構造の有機TFT100Bが完成した。   Subsequently, as shown in FIG. 23, a gate electrode material film (not shown) having a laminated structure (total thickness 70 nm) of an aluminum layer and a titanium layer was formed on the second gate insulating film 30. The gate electrode material film was patterned by photolithography to form the gate electrode 20. Thus, the organic TFT 100B having the top gate / bottom contact structure shown in FIG. 16 was completed.

これまでの工程で、有機半導体層40とチャネル保護膜50との界面Pは、相分離により形成されており、プロセスに用いられる溶剤や薬液から保護され、清浄に保たれているので、信頼性が向上した。   In the steps so far, the interface P between the organic semiconductor layer 40 and the channel protective film 50 is formed by phase separation, and is protected from the solvent and chemicals used in the process and kept clean. Improved.

以下、上記第1の実施の形態の変形例について説明する。   Hereinafter, modifications of the first embodiment will be described.

(変形例1)
上記第1の実施の形態では、図1に示したように、ボトムゲート・トップコンタクト構造の有機TFT100を例として説明した。しかしながら、本開示は、図24に示したようなボトムゲート・ボトムコンタクト構造の有機TFT100Cにも適用可能である。この有機TFT100Cは、基板11上に、ゲート電極20、ゲート絶縁膜30、ソース電極60Sおよびドレイン電極60D、有機半導体層40、並びにチャネル保護膜50を基板11側からこの順に有している。ソース電極60Sおよびドレイン電極60Dは、有機半導体層40の下面に接続されている。チャネル保護膜50は、有機半導体層40の上面に接して設けられている。
(Modification 1)
In the first embodiment, as illustrated in FIG. 1, the organic TFT 100 having the bottom gate / top contact structure has been described as an example. However, the present disclosure can also be applied to an organic TFT 100C having a bottom gate / bottom contact structure as shown in FIG. This organic TFT 100C has a gate electrode 20, a gate insulating film 30, a source electrode 60S and a drain electrode 60D, an organic semiconductor layer 40, and a channel protective film 50 on the substrate 11 in this order from the substrate 11 side. The source electrode 60S and the drain electrode 60D are connected to the lower surface of the organic semiconductor layer 40. The channel protective film 50 is provided in contact with the upper surface of the organic semiconductor layer 40.

本変形例において、有機半導体層40は、本開示における「有機半導体層」の一具体例に対応している。チャネル保護膜50は、本開示における「絶縁層」の一具体例に対応している。   In the present modification, the organic semiconductor layer 40 corresponds to a specific example of “organic semiconductor layer” in the present disclosure. The channel protective film 50 corresponds to a specific example of “insulating layer” in the present disclosure.

この有機TFT100Cは、例えば、次のようにして製造することができる。   The organic TFT 100C can be manufactured as follows, for example.

図25ないし図29は、この有機TFT100Cの製造方法を工程順に表したものである。この製造方法は、例えば実施例1と同様に、塗布膜70を形成したのち、自発的相分離により三層構造72を形成し、最表層を除去するようにしたものである。   25 to 29 show the manufacturing method of the organic TFT 100C in the order of steps. In this manufacturing method, for example, in the same manner as in Example 1, after forming the coating film 70, the three-layer structure 72 is formed by spontaneous phase separation, and the outermost layer is removed.

まず、図25に示したように、基板11上に、ゲート電極20,ゲート絶縁膜30,ソース電極60Sおよびドレイン電極60Dを形成した基材10を形成する。   First, as shown in FIG. 25, the base material 10 on which the gate electrode 20, the gate insulating film 30, the source electrode 60S, and the drain electrode 60D are formed is formed on the substrate 11.

すなわち、基板11に、実施例1または第1の実施の形態と同様にして、ゲート電極20およびゲート絶縁膜30を順に形成する。次いで、ゲート絶縁膜30の上に、実施例1または第1の実施の形態と同様にして、ソース電極60Sおよびドレイン電極60Dを形成する。   That is, the gate electrode 20 and the gate insulating film 30 are sequentially formed on the substrate 11 in the same manner as in Example 1 or the first embodiment. Next, the source electrode 60S and the drain electrode 60D are formed on the gate insulating film 30 in the same manner as in Example 1 or the first embodiment.

続いて、図26に示したように、実施例1と同様にして、基材10に、有機半導体材料としてTIPSペンタセン(0.5wt%)、および絶縁層材料としてPaMS(0.5wt%)を溶媒としてキシレンに混合させた溶液をスリットコート法により塗布し、塗布膜70を形成する。   Subsequently, as shown in FIG. 26, in the same manner as in Example 1, TIPS pentacene (0.5 wt%) as the organic semiconductor material and PaMS (0.5 wt%) as the insulating layer material were formed on the base material 10. A solution mixed with xylene as a solvent is applied by a slit coating method to form a coating film 70.

そののち、塗布膜70を140℃にて乾燥させると、図27に示したように、自発的相分離により、下の有機半導体層40A、チャネル保護膜50、上の有機半導体層40Bを基材10の側からこの順に含む三層構造72が得られる。下の有機半導体層40Aおよび上の有機半導体層40BはTIPSペンタセンにより構成されている。中央のチャネル保護膜はPaMSにより構成されている。下の有機半導体層40Aとチャネル保護膜50との間、および上の有機半導体層40Bとチャネル保護膜50との間には、相分離によりトラップの少ない清浄な界面Pが形成される。   After that, when the coating film 70 is dried at 140 ° C., as shown in FIG. 27, the lower organic semiconductor layer 40A, the channel protective film 50, and the upper organic semiconductor layer 40B are formed as a base material by spontaneous phase separation. A three-layer structure 72 including this order from the 10 side is obtained. The lower organic semiconductor layer 40A and the upper organic semiconductor layer 40B are made of TIPS pentacene. The central channel protective film is made of PaMS. A clean interface P with few traps is formed between the lower organic semiconductor layer 40A and the channel protective film 50 and between the upper organic semiconductor layer 40B and the channel protective film 50 by phase separation.

なお、自発的相分離により形成される積層構造は、材料の比重または下地との親和性などによって異なる。従って、材料の選択または下地との組合せによって第1の実施の形態と同様に基材10側に有機半導体層40、その上に第1ゲート絶縁膜50を有する二層構造71を形成することも可能である。   Note that the laminated structure formed by spontaneous phase separation differs depending on the specific gravity of the material or affinity with the base. Therefore, the two-layer structure 71 having the organic semiconductor layer 40 on the substrate 10 side and the first gate insulating film 50 thereon can be formed in the same manner as in the first embodiment by selecting a material or in combination with the base. Is possible.

三層構造72を形成したのち、図28に示したように、γブチルラクトン溶液を用いたエッチングにより、最表層である上の有機半導体層40Bを除去する。これにより、基材10側に有機半導体層40、その上にチャネル保護膜50が残存する。   After forming the three-layer structure 72, as shown in FIG. 28, the upper organic semiconductor layer 40B, which is the outermost layer, is removed by etching using a γ-butyllactone solution. Thereby, the organic semiconductor layer 40 is left on the substrate 10 side, and the channel protective film 50 is left thereon.

続いて、図29に示したように、ドライエッチングもしくはウェットエッチングにより、不要部のチャネル保護膜50および有機半導体層40を除去する。以上により、図24に示したボトムゲート・ボトムコンタクト構造の有機TFT100Cが完成する。   Subsequently, as shown in FIG. 29, unnecessary portions of the channel protective film 50 and the organic semiconductor layer 40 are removed by dry etching or wet etching. Thus, the organic TFT 100C having the bottom gate / bottom contact structure shown in FIG. 24 is completed.

これまでの工程で、有機半導体層40とチャネル保護膜50との界面Pは、相分離により形成されており、プロセスに用いられる溶剤や薬液から保護され、清浄に保たれているので、信頼性が向上する。   In the steps so far, the interface P between the organic semiconductor layer 40 and the channel protective film 50 is formed by phase separation, and is protected from the solvent and chemicals used in the process and kept clean. Will improve.

また、この有機TFT100Cは、次のようにして製造することもできる。   Moreover, this organic TFT 100C can also be manufactured as follows.

図30ないし図34は、この有機TFT100Cの他の製造方法を工程順に表したものである。この製造方法は、例えば実施例2と同様に、自発的相分離によりブランケット90上に逆二層構造73を形成し、この逆二層構造73を基材10に転写して順二層構造74を形成するようにしたものである。   30 to 34 show another manufacturing method of the organic TFT 100C in the order of steps. In this manufacturing method, for example, as in the second embodiment, an inverted two-layer structure 73 is formed on the blanket 90 by spontaneous phase separation, and the inverted two-layer structure 73 is transferred to the substrate 10 to form a forward two-layer structure 74. Is formed.

まず、図30に示したように、ブランケット90に、有機半導体材料としてPXX誘導体(0.5wt%)、および絶縁層材料としてTOPAS(0.5wt%)を溶媒としてキシレンに混合させた溶液をスリットコート法により塗布し、塗布膜70を形成する。   First, as shown in FIG. 30, a blanket 90 is slit into a solution in which PXX derivative (0.5 wt%) as an organic semiconductor material and TOPAS (0.5 wt%) as an insulating layer material are mixed with xylene as a solvent. Coating is performed by a coating method to form a coating film 70.

そののち、塗布膜70を室温にて乾燥させると、図31に示したように、自発的相分離により、第1ゲート絶縁膜50および有機半導体層40をブランケット90の側からこの順に含む逆二層構造73が得られる。第1ゲート絶縁膜50はTOPASにより構成されている。有機半導体層40はPXX誘導体により構成されている。有機半導体層40と第1ゲート絶縁膜50との間には、相分離によりトラップの少ない清浄な界面Pが形成される。   After that, when the coating film 70 is dried at room temperature, the first gate insulating film 50 and the organic semiconductor layer 40 are included in this order from the blanket 90 side by spontaneous phase separation as shown in FIG. A layer structure 73 is obtained. The first gate insulating film 50 is made of TOPAS. The organic semiconductor layer 40 is composed of a PXX derivative. A clean interface P with few traps is formed between the organic semiconductor layer 40 and the first gate insulating film 50 by phase separation.

なお、自発的相分離により形成される積層構造は、材料の比重または下地との親和性などによって異なる。従って、材料の選択および下地との組合せによって上記と異なる積層構造を形成することも可能である。   Note that the laminated structure formed by spontaneous phase separation differs depending on the specific gravity of the material or affinity with the base. Therefore, it is possible to form a laminated structure different from the above by selecting the material and combining with the base.

逆二層構造73を形成したのち、図32に示したように、除去版(図示せず)により不要部の膜をブランケット90上から除去する。   After the reverse two-layer structure 73 is formed, unnecessary portions of the film are removed from the blanket 90 with a removal plate (not shown) as shown in FIG.

一方、図33に示したように、基板11にゲート電極20,ゲート絶縁膜30,ソース電極60Sおよびドレイン電極60Dを有する基材10を形成する。   On the other hand, as shown in FIG. 33, the base material 10 having the gate electrode 20, the gate insulating film 30, the source electrode 60S and the drain electrode 60D is formed on the substrate 11.

続いて、図34に示したように、逆二層構造73をブランケット90から基材10に転写する。この工程において、基材10上では有機半導体層40が下層に、第1ゲート絶縁膜50が上層に反転される。これにより、基材10に、有機半導体層40および第1ゲート絶縁膜50を基材10の側からこの順に含む順二層構造74が形成される。以上により、図24に示したボトムゲート・ボトムコンタクト構造の有機TFT100Cが完成する。   Subsequently, as shown in FIG. 34, the inverted two-layer structure 73 is transferred from the blanket 90 to the substrate 10. In this step, the organic semiconductor layer 40 is inverted to the lower layer and the first gate insulating film 50 is inverted to the upper layer on the substrate 10. As a result, a sequential two-layer structure 74 including the organic semiconductor layer 40 and the first gate insulating film 50 in this order from the base 10 side is formed on the base 10. Thus, the organic TFT 100C having the bottom gate / bottom contact structure shown in FIG. 24 is completed.

これまでの工程で、有機半導体層40とチャネル保護膜50との界面Pは、相分離により形成されており、プロセスに用いられる溶剤や薬液から保護され、清浄に保たれているので、信頼性が向上する。   In the steps so far, the interface P between the organic semiconductor layer 40 and the channel protective film 50 is formed by phase separation, and is protected from the solvent and chemicals used in the process and kept clean. Will improve.

(変形例2)
また、本開示は、図35に示したように、トップゲート・トップコンタクト構造の有機TFT100Dにも適用可能である。この有機TFT100Dは、基板11上に、有機半導体層40,第1ゲート絶縁膜30,ソース電極60Sおよびドレイン電極60D、第2ゲート絶縁膜30、並びにゲート電極20を基板11側からこの順に有している。
(Modification 2)
The present disclosure is also applicable to an organic TFT 100D having a top gate / top contact structure as shown in FIG. This organic TFT 100D has an organic semiconductor layer 40, a first gate insulating film 30, a source electrode 60S and a drain electrode 60D, a second gate insulating film 30, and a gate electrode 20 on the substrate 11 in this order from the substrate 11 side. ing.

本変形例において、有機半導体層40は、本開示における「有機半導体層」の一具体例に対応している。第1ゲート絶縁膜50は、本開示における「絶縁層」の一具体例に対応している。   In the present modification, the organic semiconductor layer 40 corresponds to a specific example of “organic semiconductor layer” in the present disclosure. The first gate insulating film 50 corresponds to a specific example of “insulating layer” in the present disclosure.

この有機TFT100Dは、例えば、次のようにして製造することができる。   This organic TFT 100D can be manufactured as follows, for example.

図36ないし図43は、この有機TFT100Dの製造方法を工程順に表したものである。この製造方法は、例えば実施例1と同様に、塗布膜70を形成したのち、自発的相分離により三層構造72を形成し、最表層を除去するようにしたものである。   36 to 43 show the manufacturing method of the organic TFT 100D in the order of steps. In this manufacturing method, for example, in the same manner as in Example 1, after forming the coating film 70, the three-layer structure 72 is formed by spontaneous phase separation, and the outermost layer is removed.

まず、図36に示したように、基材10として基板11を用意し、図37に示したように、実施例1と同様にして、基材10に、有機半導体材料としてTIPSペンタセン(0.5wt%)、および絶縁層材料としてPaMS(0.5wt%)を溶媒としてキシレンに混合させた溶液をスリットコート法により塗布し、塗布膜70を形成する。   First, as shown in FIG. 36, a substrate 11 is prepared as a base material 10, and as shown in FIG. 37, TIPS pentacene (0. 5 wt%) and a solution prepared by mixing PaMS (0.5 wt%) as an insulating layer material with xylene as a solvent is applied by a slit coating method to form a coating film 70.

そののち、塗布膜70を140℃にて乾燥させると、図38に示したように、自発的相分離により、下の有機半導体層40A、第1ゲート絶縁膜50、上の有機半導体層40Bを基材10の側からこの順に含む三層構造72が得られる。下の有機半導体層40Aおよび上の有機半導体層40BはTIPSペンタセンにより構成されている。中央の第1ゲート絶縁膜50はPaMSにより構成されている。下の有機半導体層40Aと第1ゲート絶縁膜50との間、および上の有機半導体層40Bと第1ゲート絶縁膜50との間には、相分離によりトラップの少ない清浄な界面Pが形成される。   After that, when the coating film 70 is dried at 140 ° C., as shown in FIG. 38, the lower organic semiconductor layer 40A, the first gate insulating film 50, and the upper organic semiconductor layer 40B are separated by spontaneous phase separation. A three-layer structure 72 including this order from the substrate 10 side is obtained. The lower organic semiconductor layer 40A and the upper organic semiconductor layer 40B are made of TIPS pentacene. The central first gate insulating film 50 is made of PaMS. A clean interface P with few traps is formed between the lower organic semiconductor layer 40A and the first gate insulating film 50 and between the upper organic semiconductor layer 40B and the first gate insulating film 50 by phase separation. The

なお、自発的相分離により形成される積層構造は、材料の比重または下地との親和性などによって異なる。従って、材料の選択または下地との組合せによって第1の実施の形態と同様に基材10側に有機半導体層40、その上に第1ゲート絶縁膜50を有する二層構造71を形成することも可能である。   Note that the laminated structure formed by spontaneous phase separation differs depending on the specific gravity of the material or affinity with the base. Therefore, the two-layer structure 71 having the organic semiconductor layer 40 on the substrate 10 side and the first gate insulating film 50 thereon can be formed in the same manner as in the first embodiment by selecting a material or in combination with the base. Is possible.

三層構造72を形成したのち、図39に示したように、γブチルラクトン溶液を用いたエッチングにより、最表層である上の有機半導体層40Bを除去する。これにより、基材10側に有機半導体層40、その上に第1ゲート絶縁膜50が残存する。   After forming the three-layer structure 72, as shown in FIG. 39, the upper organic semiconductor layer 40B, which is the outermost layer, is removed by etching using a γ-butyllactone solution. Thereby, the organic semiconductor layer 40 and the first gate insulating film 50 remain on the base material 10 side.

続いて、γブチルラクトンを主成分とするフォトレジストを用いて、第1ゲート絶縁膜50の上にエッチングマスク(図示せず)を形成する。そののち、このエッチングマスクを用いたドライエッチングにより、図40に示したように、不要部の第1ゲート絶縁膜50を除去する。   Subsequently, an etching mask (not shown) is formed on the first gate insulating film 50 using a photoresist whose main component is γ-butyllactone. Thereafter, as shown in FIG. 40, the unnecessary first gate insulating film 50 is removed by dry etching using this etching mask.

不要部の第1ゲート絶縁膜50を除去したのち、有機半導体層40および第1ゲート絶縁膜50の表面に、スパッタリングにより、銅よりなるソース・ドレイン電極材料膜(図示せず)を100nmの厚みで成膜する。続いて、ソース・ドレイン電極材料膜をフォトリソグラフィによりパターニングし、図41に示したように、ソース電極60Sおよびドレイン電極60Dを形成する。   After the unnecessary first gate insulating film 50 is removed, a source / drain electrode material film (not shown) made of copper is formed to a thickness of 100 nm on the surfaces of the organic semiconductor layer 40 and the first gate insulating film 50 by sputtering. The film is formed. Subsequently, the source / drain electrode material film is patterned by photolithography to form the source electrode 60S and the drain electrode 60D as shown in FIG.

ソース電極60Sおよびドレイン電極60Dを形成したのち、図42に示したように、実施例1または第1の実施の形態と同様にして、第2ゲート絶縁膜30を形成する。   After forming the source electrode 60S and the drain electrode 60D, as shown in FIG. 42, the second gate insulating film 30 is formed in the same manner as in Example 1 or the first embodiment.

続いて、図43に示したように、ゲート絶縁膜30の上に、実施例1または第1の実施の形態と同様にして、ゲート電極20を形成する。以上により、図35に示したトップゲート・トップコンタクト構造の有機TFT100Dが完成する。   Subsequently, as shown in FIG. 43, the gate electrode 20 is formed on the gate insulating film 30 in the same manner as in Example 1 or the first embodiment. Thus, the organic TFT 100D having the top gate / top contact structure shown in FIG. 35 is completed.

これまでの工程で、有機半導体層40とチャネル保護膜50との界面Pは、相分離により形成されており、プロセスに用いられる溶剤や薬液から保護され、清浄に保たれているので、信頼性が向上する。   In the steps so far, the interface P between the organic semiconductor layer 40 and the channel protective film 50 is formed by phase separation, and is protected from the solvent and chemicals used in the process and kept clean. Will improve.

また、この有機TFT100Dは、次のようにして製造することもできる。   Moreover, this organic TFT 100D can also be manufactured as follows.

図44ないし図47は、この有機TFT100Dの他の製造方法を工程順に表したものである。この製造方法は、例えば実施例2と同様に、自発的相分離によりブランケット90上に逆二層構造73を形成し、この逆二層構造73を基材10に転写して順二層構造74を形成するようにしたものである。   44 to 47 show another manufacturing method of the organic TFT 100D in the order of steps. In this manufacturing method, for example, as in the second embodiment, an inverted two-layer structure 73 is formed on the blanket 90 by spontaneous phase separation, and the inverted two-layer structure 73 is transferred to the substrate 10 to form a forward two-layer structure 74. Is formed.

まず、図44に示したように、ブランケット90を用意し、このブランケット90に、有機半導体材料としてPXX誘導体(0.5wt%)、および絶縁層材料としてTOPAS(0.5wt%)を溶媒としてキシレンに混合させた溶液をスリットコート法により塗布し、塗布膜70を形成する。   First, as shown in FIG. 44, a blanket 90 is prepared, and xylene with a PXX derivative (0.5 wt%) as an organic semiconductor material and TOPAS (0.5 wt%) as an insulating layer material is used as the solvent. The mixed solution is applied by a slit coating method to form a coating film 70.

そののち、塗布膜70を室温にて乾燥させると、図45に示したように、自発的相分離により、TOPASよりなる第1ゲート絶縁膜50およびPXX誘導体よりなる有機半導体層40をブランケット90の側からこの順に含む逆二層構造73が得られる。有機半導体層40と第1ゲート絶縁膜50との間には、相分離によりトラップの少ない清浄な界面Pが形成される。   After that, when the coating film 70 is dried at room temperature, the first gate insulating film 50 made of TOPAS and the organic semiconductor layer 40 made of PXX derivative are formed on the blanket 90 by spontaneous phase separation as shown in FIG. An inverted two-layer structure 73 including this order from the side is obtained. A clean interface P with few traps is formed between the organic semiconductor layer 40 and the first gate insulating film 50 by phase separation.

なお、自発的相分離により形成される積層構造は、材料の比重または下地との親和性などによって異なる。従って、材料の選択および下地との組合せによって上記と異なる積層構造を形成することも可能である。   Note that the laminated structure formed by spontaneous phase separation differs depending on the specific gravity of the material or affinity with the base. Therefore, it is possible to form a laminated structure different from the above by selecting the material and combining with the base.

一方、図46に示したように、基材10として基板11を用意し、図47に示したように、逆二層構造73をブランケット90から基材10に転写する。この工程において、基材10上では有機半導体層40が下層に、第1ゲート絶縁膜50が上層に反転される。これにより、基材10に、有機半導体層40および第1ゲート絶縁膜50を基材10の側からこの順に含む順二層構造74が形成される。 On the other hand, as shown in FIG. 46, the substrate 11 is prepared as the base material 10, and as shown in FIG. 47, the inverted two-layer structure 73 is transferred from the blanket 90 to the base material 10. In this step, the organic semiconductor layer 40 is inverted to the lower layer and the first gate insulating film 50 is inverted to the upper layer on the substrate 10. As a result, a sequential two-layer structure 74 including the organic semiconductor layer 40 and the first gate insulating film 50 in this order from the base 10 side is formed on the base 10.

基材10に順二層構造74を転写したのち、上記の製造方法と同様にして、図40および図41に示した工程により、第1ゲート絶縁膜50の不要部を除去し、ソース電極60Sおよびドレイン電極60Dを形成する。続いて、上記の製造方法と同様にして、図42および図43に示した工程により、第2ゲート絶縁膜30およびゲート電極20を形成する。以上により、図35に示したトップゲート・トップコンタクト構造の有機TFT100Dが完成する。   After transferring the sequential two-layer structure 74 to the base material 10, unnecessary portions of the first gate insulating film 50 are removed by the steps shown in FIGS. 40 and 41 in the same manner as the manufacturing method described above, and the source electrode 60S. Then, the drain electrode 60D is formed. Subsequently, similarly to the above manufacturing method, the second gate insulating film 30 and the gate electrode 20 are formed by the steps shown in FIGS. Thus, the organic TFT 100D having the top gate / top contact structure shown in FIG. 35 is completed.

これまでの工程で、有機半導体層40とチャネル保護膜50との界面Pは、相分離により形成されており、プロセスに用いられる溶剤や薬液から保護され、清浄に保たれているので、信頼性が向上する。   In the steps so far, the interface P between the organic semiconductor layer 40 and the channel protective film 50 is formed by phase separation, and is protected from the solvent and chemicals used in the process and kept clean. Will improve.

(変形例3)
図48は、本開示の変形例3に係るボトムゲート・トップコンタクト構造の有機TFT100Eの断面構成を表したものである。本変形例は、有機半導体層40のコンタクト部42の上面から厚み方向一部にドーピング領域42Aが設けられていることを除いては、上記第1の形態と同様の構成、作用および効果を有している。
(Modification 3)
FIG. 48 illustrates a cross-sectional configuration of an organic TFT 100E having a bottom gate / top contact structure according to Modification 3 of the present disclosure. This modification has the same configuration, operation, and effects as those of the first embodiment except that the doping region 42A is provided in a part in the thickness direction from the upper surface of the contact portion 42 of the organic semiconductor layer 40. doing.

ドーピング材料は、有機半導体層40がp型である場合には、アクセプタ性材料が用いられ、n型である場合には、ドナー性材料が用いられる。   As the doping material, an acceptor material is used when the organic semiconductor layer 40 is p-type, and a donor material is used when the organic semiconductor layer 40 is n-type.

アクセプタ性材料の具体例は次のようである。   Specific examples of the acceptor material are as follows.

MoOx、ReO3、V25、WO3、TiO2、AuO、Al2O3、CuO、SO3といったような金属酸化物。CuI、SbCl5、SbF5、FeCl3、LiF、BaF2、CaF2、MgF2などの金属ハロゲン化物。AsF5、BF3、BCl3、BBr3、PF5といったハロゲン化物類。CaCO3、BaCO3、Li2CO3をはじめとする炭酸塩類。 Metal oxides such as MoOx, ReO 3 , V 2 O 5 , WO 3 , TiO 2 , AuO, Al 2 O 3, CuO, SO 3 . Metal halides such as CuI, SbCl 5 , SbF 5 , FeCl 3 , LiF, BaF 2 , CaF 2 , MgF 2 . AsF 5, BF3, BCl 3, halides such as BBr 3, PF 5. Carbonates such as CaCO 3 , BaCO 3 and Li 2 CO 3 .

また、以下に挙げるような有機分子・錯体も用いることができる。   Further, organic molecules / complexes such as those listed below can also be used.

p-ベンゾキノン類としては、2,3,5,6-テトラシアノ-(p-シアニル)、2,3-ジブロモ-5,6-ジシアノ-p-ベンゾキノン、2,3-ジクロロ-5,6-ジシアノ-p-ベンゾキノン、2,3-ジヨード-5,6-ジシアノ-p-ベンゾキノン、2,3-ジシアノ-p-ベンゾキノン、p-ブロマニル、p-クロラニル、p-ヨーデニル、p-フロラニル、2,5-ジクロロ-p-ベンゾキノン、2,6-ジクロロ-p-ベンゾキノン、クロラニル酸、ブロマニル酸、2,5-ジヒドリキシ-p-ベンゾキノン、2,5-ジクロロ-3,6-ジメチル-p-ベンゾキノン、2,5-ジブロモ-3,6-ジメチル-p-ベンゾキノン、BTDAQ、p-ベンゾキノン、2,5-ジメチル-p-ベンゾキノン、2,6-ジメチル-p-ベンゾキノン、ジュロ-(テトラメチル)、o-ベンゾキノン類、o-ブロマニル、o-クロラニル、1,4-ナフトキノン類、2,3-ジシアノ-5-ニトロ-1,4-ナフトキノン、2,3-ジシアノ-1,4-ナフトキノン、2,3-ジクロロ-5-ニトロ-1,4-ナフトキノン、2,3-ジクロロ-1,4-ナフトキノン、1,4-ナフトキノンが例示される。ジフェノキノン類としては、3,3’,5,5’-テトラブロモ-ジフェノキノン、3,3’,5,5’-テトラクロロ-ジフェノキノン、ジフェノキノンが例示される。また、TCNQ類および類縁体としては、tetracyano-quinodimethane(TCNQ)、Tetrafluoro-tetracyano-quinodimethane(F4-TCNQ)、トリフルオロメチル-TCNQ、2,5-ジフルオロ−TCNQ、モノフルオロ−TCNQ、TNAP、デシル−TCNQ、メチル‐TCNQ、ジヒドロバレレノ‐TCNQ、テトラヒドロバレレノ-TCNQ、ジメチル‐TCNQ、ジエチル‐TCNQ、ベンゾ‐TCNQ、ジメトキシ‐TCNQ、BTDA‐TCNQ、ジエトキシ‐TCNQ、テトラメチル‐TCNQ、テトラシアノアントラキノジメタン、ポリニトロ化合物、テトラニトロビフェノール、ジニトロビフェニル、ピクリン酸、トリニトロベンゼン、2,6-ジニトロフェノール、2,4-ジニトロフェノールが例示される。フルオレン類としては、9-ジシアノメチレン-2,4,5,7-テトラニトロ-フルオレン、9-ジシアノメチレン-2,4,7-トリニトロ-フルオレン、2,4,5,7-テトラニトロ-フルオレノン、2,4,7-トリニトロ-フルオレノンが例示される。ベンゾシアノ類および類縁体としては、(TBA)2HCTMM、(TBA)2HCDAHD、K・CF、TBA・PCA、TBA・MeOTCA、TBA・EtOTCA、TBA・PrOTCA、(TBA)2HCP、ヘキサシアノブタジエンテトラシアノエチレン、1,2,4,5-テトラシアノベンゼンが例示される。遷移金属錯体類としては、(TPP)2Pd(dto)2、(TPP)2Pt(dto)2、(TPP)2Ni(dto)2、(TPP)2Cu(dto)2、(TBA)2Cu(ox)2が例示される。   As p-benzoquinones, 2,3,5,6-tetracyano- (p-cyanyl), 2,3-dibromo-5,6-dicyano-p-benzoquinone, 2,3-dichloro-5,6-dicyano -p-benzoquinone, 2,3-diiodo-5,6-dicyano-p-benzoquinone, 2,3-dicyano-p-benzoquinone, p-bromanyl, p-chloranil, p-iodenyl, p-floranyl, 2,5 -Dichloro-p-benzoquinone, 2,6-dichloro-p-benzoquinone, chloranilic acid, bromanylic acid, 2,5-dihydroxy-p-benzoquinone, 2,5-dichloro-3,6-dimethyl-p-benzoquinone, 2 , 5-Dibromo-3,6-dimethyl-p-benzoquinone, BTDAQ, p-benzoquinone, 2,5-dimethyl-p-benzoquinone, 2,6-dimethyl-p-benzoquinone, juro- (tetramethyl), o- Benzoquinones, o-bromanyl, o-chloranil, 1,4-naphthoquinones, 2,3-dicyano-5-nitro-1,4-naphthoquinone, 2,3-dicyano-1,4-naphthoquinone 2,3-dichloro-5-nitro-1,4-naphthoquinone, 2,3-dichloro-1,4-naphthoquinone, 1,4-naphthoquinone can be exemplified. Examples of diphenoquinones include 3,3 ', 5,5'-tetrabromo-diphenoquinone, 3,3', 5,5'-tetrachloro-diphenoquinone, and diphenoquinone. TCNQs and analogs include tetracyano-quinodimethane (TCNQ), Tetrafluoro-tetracyano-quinodimethane (F4-TCNQ), trifluoromethyl-TCNQ, 2,5-difluoro-TCNQ, monofluoro-TCNQ, TNAP, decyl -TCNQ, methyl-TCNQ, dihydrovalereno-TCNQ, tetrahydrovalereno-TCNQ, dimethyl-TCNQ, diethyl-TCNQ, benzo-TCNQ, dimethoxy-TCNQ, BTDA-TCNQ, diethoxy-TCNQ, tetramethyl-TCNQ, tetracyano Examples include anthraquinodimethane, polynitro compounds, tetranitrobiphenol, dinitrobiphenyl, picric acid, trinitrobenzene, 2,6-dinitrophenol, and 2,4-dinitrophenol. Fluorenes include 9-dicyanomethylene-2,4,5,7-tetranitro-fluorene, 9-dicyanomethylene-2,4,7-trinitro-fluorene, 2,4,5,7-tetranitro-fluorenone, 2 4,7-trinitro-fluorenone. Benzocyanos and analogs include (TBA) 2H CTM, (TBA) 2HCDAHD, K · CF, TBA · PCA, TBA · MeOTCA, TBA · EtOTCA, TBA · PrOTCA, (TBA) 2HCP, hexacyanobutadiene tetracyanoethylene, 1 2,4,5-tetracyanobenzene. Transition metal complexes include (TPP) 2Pd (dto) 2, (TPP) 2Pt (dto) 2, (TPP) 2Ni (dto) 2, (TPP) 2Cu (dto) 2, (TBA) 2Cu (ox) 2 is exemplified.

また,ドナー性材料の具体例として以下が挙げられる。   Specific examples of the donor material include the following.

Li、Na、Csのようなアルカリ金属のほか、Cs23、Rb2CO3等の金属炭酸塩。芳香族炭化水素および類縁体としては、テトラセン、ペリレン、アントラセン、コロネン、ペンタセン、クリセン、フェナントレン、ナフタレン、p-ジメトキシベンゼン、ルブレン、ヘキサメトキシトリフェニレン等の有機材料が例示される。更に、TTF類および類縁体としては、HMTTF、OMTTF、TMTTF、BEDO-TTF、TTeCn-TTF、TMTSF、EDO-TTF、HMTSF、TTF、EOET-TTF、EDT-TTF、(EDO)2DBTTF、TSCn-TTF、HMTTeF、BEDT-TTF、CnTET-TTF、TTCn-TTF、TSF、DBTTFが例示される。その他TTT類としては、テトラチオテトラセン、テトラセレノテトラセン、テトラテルロテトラセンが例示される。アジン類としては、ジベンソ[c,d]-フェチノアジン、ベンゾ[c]-フェノチアジン、フェノチアジン、N-メチル-フェノチアジン、ジベンソ[c,d]-フェノセレナジン、N,N-ジメチルフェナジン、フェナジンが例示される。モノアミン類としては、N,N-ジエチル-m-トルイジン、N,N-ジエチルアニリン、N-エチル-o-トルイジン、ジフェニルアミン、スカトール、インドール、N,N-ジメチル-o-トルイジン、o-トルイジン、m-トルイジン、アニリン、o-クロロアニリン、o-ブロモアニリン、p-ニトロアニリンが例示される。ジアミン類としては、N,N,N’,N’-テトラメチル-p-フェニレンジアミン、2,3,5,6-テトラメチル-(ジュレンジアミン)、p-フェニルジアミン、N,N,N’,N’-テトラメチルベンジジン、3,3’,5,5’-テトラメチルベンジジン、3,3’-ジメチルベンジジン、3,3’-ジメトキシベンジジン、ベンジジン、3,3’-ジブロモ-5,5’-ジメチルベンジジン、3,3’-ジクロロ-5,5’-ジメチルベンジジン、1,6-ジアミノピレンが例示される。その他として、4,4’,4’’-tris(N-3-methylphenyl-N-phenylamino)-triphenylamine(m−MTDATA)、4,4’,4’’-tris(N-(2-Naphtyl)-N-phenylamino)-triphenylamine(2TNATA)、α-NDP、銅フタロシアニン、1,4,6,8-テトラキスジメチルアミノピレン、1,6-ジチオピレン、デカメチルフェロセン、フェロセンが例示される In addition to alkali metals such as Li, Na and Cs, metal carbonates such as Cs 2 O 3 and Rb 2 CO 3 . Examples of aromatic hydrocarbons and analogs include organic materials such as tetracene, perylene, anthracene, coronene, pentacene, chrysene, phenanthrene, naphthalene, p-dimethoxybenzene, rubrene, and hexamethoxytriphenylene. Further, TTFs and analogs include HMTTF, OMTTF, TMTTF, BEDO-TTF, TTeCn-TTF, TMTSF, EDO-TTF, HMTSF, TTF, EOET-TTF, EDT-TTF, (EDO) 2DBTTF, TSCn-TT , HMTTeF, BEDT-TTF, CnTET-TTF, TTCn-TTF, TSF, DBTTF. Other examples of TTTs include tetrathiotetracene, tetraselenotetracene, and tetratellurotetracene. Examples of azines include dibenzo [c, d] -fetinoazine, benzo [c] -phenothiazine, phenothiazine, N-methyl-phenothiazine, dibenzo [c, d] -phenoselenazine, N, N-dimethylphenazine, and phenazine Is done. Monoamines include N, N-diethyl-m-toluidine, N, N-diethylaniline, N-ethyl-o-toluidine, diphenylamine, skatole, indole, N, N-dimethyl-o-toluidine, o-toluidine, Examples include m-toluidine, aniline, o-chloroaniline, o-bromoaniline, and p-nitroaniline. Diamines include N, N, N ', N'-tetramethyl-p-phenylenediamine, 2,3,5,6-tetramethyl- (dylenediamine), p-phenyldiamine, N, N, N ', N'-tetramethylbenzidine, 3,3', 5,5'-tetramethylbenzidine, 3,3'-dimethylbenzidine, 3,3'-dimethoxybenzidine, benzidine, 3,3'-dibromo-5, Examples include 5'-dimethylbenzidine, 3,3'-dichloro-5,5'-dimethylbenzidine, and 1,6-diaminopyrene. Others include 4,4 ', 4''-tris (N-3-methylphenyl-N-phenylamino) -triphenylamine (m-MTDATA), 4,4', 4 ''-tris (N- (2-Naphtyl) -N-phenylamino) -triphenylamine (2TNATA), α-NDP, copper phthalocyanine, 1,4,6,8-tetrakisdimethylaminopyrene, 1,6-dithiopyrene, decamethylferrocene, ferrocene

この有機TFT100Eは、図49に示したように、チャネル保護膜50またはその上に設けたエッチングマスク(図示せず)を用いてコンタクト部42にドーピングDPを行うことを覗いては、第1の実施の形態と同様にして製造することができる。ドーピング方法としては、例えば、抵抗加熱蒸着によりMoOx膜を2nmの厚みで成膜する。   As shown in FIG. 49, the organic TFT 100E has a first DP when doping the contact portion 42 using the channel protective film 50 or an etching mask (not shown) provided thereon. It can be manufactured in the same manner as in the embodiment. As a doping method, for example, a MoOx film is formed with a thickness of 2 nm by resistance heating vapor deposition.

(変形例4)
図50は、本開示の変形例4に係るトップゲート・トップコンタクト構造の有機TFT100Fの断面構成を表したものである。本変形例は、有機半導体層40のコンタクト部42の上面から厚み方向一部にドーピング領域42Aが設けられていることを除いては、上記変形例2と同様の構成、作用および効果を有している。
(Modification 4)
FIG. 50 illustrates a cross-sectional configuration of an organic TFT 100 </ b> F having a top gate / top contact structure according to Modification 4 of the present disclosure. This modified example has the same configuration, operation, and effect as the modified example 2 except that the doping region 42A is provided in a part in the thickness direction from the upper surface of the contact portion 42 of the organic semiconductor layer 40. ing.

この有機TFT100Fは、変形例3と同様にして、図49に示した工程により、第1ゲート絶縁膜50またはその上に設けたエッチングマスク(図示せず)を用いてコンタクト部42にドーピングDPを行うことを覗いては、変形例2と同様にして製造することができる。ドーピング方法としては、例えば、抵抗加熱蒸着によりMoOx膜を2nmの厚みで成膜する。   This organic TFT 100F is doped with DP in the contact portion 42 using the first gate insulating film 50 or an etching mask (not shown) provided thereon by the process shown in FIG. In view of what to do, it can be manufactured in the same manner as in the second modification. As a doping method, for example, a MoOx film is formed with a thickness of 2 nm by resistance heating vapor deposition.

以下、有機TFT100を用いた電子機器(表示装置)の実施の形態について説明する。   Hereinafter, an embodiment of an electronic device (display device) using the organic TFT 100 will be described.

(第2の実施の形態)
図51は、本開示の第2の実施の形態に係る表示装置(電子ペーパー表示装置1)の断面構成を表したものである。電子ペーパー表示装置1は、基板11上に図1に示した第1の実施の形態に係る有機TFT100を有し、その上層に表示素子として電気泳動型表示素子110が設けられている。
(Second Embodiment)
FIG. 51 illustrates a cross-sectional configuration of a display device (electronic paper display device 1) according to the second embodiment of the present disclosure. The electronic paper display device 1 has an organic TFT 100 according to the first embodiment shown in FIG. 1 on a substrate 11, and an electrophoretic display element 110 is provided as a display element on the upper layer.

なお、図51では、電子ペーパー表示装置1が図1に示した第1の実施の形態に係る有機TFT100を有している場合を表しているが、電子ペーパー表示装置1は、第1の実施の形態に係る有機TFT100に代えて、実施例1,2または変形例1−4に係る有機TFT100A〜100Fを有していることも可能であることは言うまでもない。   51 shows the case where the electronic paper display device 1 has the organic TFT 100 according to the first embodiment shown in FIG. 1, the electronic paper display device 1 is the first embodiment. It goes without saying that organic TFTs 100A to 100F according to Examples 1 and 2 or Modifications 1-4 may be provided instead of the organic TFT 100 according to the embodiment.

基板11および有機TFT100は、例えば、上記第1実施の形態と同様に構成されている。有機TFT100のソース電極60Sは、例えば、層間絶縁膜62に設けられた接続孔H1を介して配線層63に接続されている。   The substrate 11 and the organic TFT 100 are configured in the same manner as in the first embodiment, for example. The source electrode 60S of the organic TFT 100 is connected to the wiring layer 63 via a connection hole H1 provided in the interlayer insulating film 62, for example.

電気泳動型表示素子110は、例えば、画素電極111と共通電極112との間に電気泳動型表示体よりなる表示層113を封止したものである。画素電極111は、画素毎に配設されており、例えば、平坦化膜114に設けられた接続孔H2を介して配線層63に接続されている。共通電極112は、対向基板115上に複数の画素に共通の電極として設けられている。   In the electrophoretic display element 110, for example, a display layer 113 made of an electrophoretic display body is sealed between the pixel electrode 111 and the common electrode 112. The pixel electrode 111 is provided for each pixel, and is connected to the wiring layer 63 via a connection hole H2 provided in the planarization film 114, for example. The common electrode 112 is provided on the counter substrate 115 as an electrode common to a plurality of pixels.

(第3の実施の形態)
図52は、本開示の第3の実施の形態に係る表示装置(有機EL表示装置2)の断面構造を表したものである。有機EL表示装置2は、基板11上に図1に示した第1の実施の形態に係る有機TFT100を有し、その上層に表示素子として有機EL素子120が設けられている。この有機EL表示装置2の発光方式は、いわゆるトップエミッション方式(上面発光方式)であってもよいし、ボトムエミッション方式(下面発光方式)であってもよい。
(Third embodiment)
FIG. 52 illustrates a cross-sectional structure of a display device (organic EL display device 2) according to the third embodiment of the present disclosure. The organic EL display device 2 has an organic TFT 100 according to the first embodiment shown in FIG. 1 on a substrate 11, and an organic EL element 120 is provided as a display element on the upper layer. The light emission method of the organic EL display device 2 may be a so-called top emission method (upper surface light emission method) or a bottom emission method (lower surface light emission method).

なお、図52では、有機EL表示装置2が図1に示した第1の実施の形態に係る有機TFT100を有している場合を表しているが、有機EL表示装置2は、第1の実施の形態に係る有機TFT100に代えて、実施例1,2または変形例1−4に係る有機TFT100A〜100Fを有していることも可能であることは言うまでもない。   52 shows the case where the organic EL display device 2 has the organic TFT 100 according to the first embodiment shown in FIG. 1, the organic EL display device 2 is the first embodiment. It goes without saying that organic TFTs 100A to 100F according to Examples 1 and 2 or Modifications 1-4 may be provided instead of the organic TFT 100 according to the embodiment.

基板11および有機TFT100は、上記第1の実施の形態と同様に構成されている。有機TFT100のソース電極60Sは、例えば、層間絶縁膜62に設けられた接続孔H1を介して配線層63に接続されている。   The substrate 11 and the organic TFT 100 are configured in the same manner as in the first embodiment. The source electrode 60S of the organic TFT 100 is connected to the wiring layer 63 via a connection hole H1 provided in the interlayer insulating film 62, for example.

有機EL素子120は、例えば、第1電極121上に、画素毎に開口を有する画素分離膜122を有しており、この画素分離膜122の開口部分に、有機層123および第2電極124が積層されている。第1電極121は、例えば、平坦化膜125に設けられた接続孔H2を介して配線層63に接続されている。有機EL素子120は、例えば保護絶縁膜126によって封止されている。保護絶縁膜126上には、熱硬化樹脂または紫外線硬化樹脂などの接着層127を間にして、封止用基板128が貼り合わせられている。   The organic EL element 120 includes, for example, a pixel separation film 122 having an opening for each pixel on the first electrode 121, and the organic layer 123 and the second electrode 124 are formed in the opening portion of the pixel separation film 122. Are stacked. For example, the first electrode 121 is connected to the wiring layer 63 via a connection hole H <b> 2 provided in the planarizing film 125. The organic EL element 120 is sealed with a protective insulating film 126, for example. A sealing substrate 128 is bonded onto the protective insulating film 126 with an adhesive layer 127 such as a thermosetting resin or an ultraviolet curable resin interposed therebetween.

(第4の実施の形態)
図53は、本開示の第4の実施の形態に係る表示装置(液晶表示装置3)の断面構成を表したものである。液晶表示装置3は、基板11上に図1に示した第1の実施の形態に係る有機TFT100を有し、その上層に表示素子として液晶表示素子130が設けられている。
(Fourth embodiment)
FIG. 53 illustrates a cross-sectional configuration of a display device (liquid crystal display device 3) according to the fourth embodiment of the present disclosure. The liquid crystal display device 3 has the organic TFT 100 according to the first embodiment shown in FIG. 1 on a substrate 11, and a liquid crystal display element 130 is provided as a display element on the upper layer.

なお、図53では、液晶表示装置3が図1に示した第1の実施の形態に係る有機TFT100を有している場合を表しているが、液晶表示装置3は、第1の実施の形態に係る有機TFT100に代えて、実施例1,2または変形例1−4に係る有機TFT100A〜100Fを有していることも可能であることは言うまでもない。   FIG. 53 shows the case where the liquid crystal display device 3 includes the organic TFT 100 according to the first embodiment shown in FIG. 1, but the liquid crystal display device 3 is the first embodiment. It goes without saying that the organic TFTs 100A to 100F according to Examples 1 and 2 or Modification 1-4 may be provided instead of the organic TFT 100 according to the above.

基板11および有機TFT100は、上記第1実施の形態と同様に構成されている。有機TFT100のソース電極60Sは、例えば、層間絶縁膜62に設けられた接続孔H1を介して配線層63に接続されている。   The substrate 11 and the organic TFT 100 are configured in the same manner as in the first embodiment. The source electrode 60S of the organic TFT 100 is connected to the wiring layer 63 via a connection hole H1 provided in the interlayer insulating film 62, for example.

液晶表示素子130は、例えば、画素電極131と対向電極132との間に液晶層133を封止したものであり、画素電極131および対向電極132の液晶層133側の各面には、配向膜134A,134Bが形成されている。画素電極131は、画素毎に配設されており、例えば、平坦化膜135に設けられた接続孔H2を介して配線層63に接続されている。対向電極132は、対向基板136上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層133は、例えばVA(Vertical Alignment:垂直配向)モード,TN(Twisted Nematic)モードあるいはIPS(In Plane Switching)モード等により駆動される液晶により構成されている。   In the liquid crystal display element 130, for example, a liquid crystal layer 133 is sealed between the pixel electrode 131 and the counter electrode 132, and an alignment film is formed on each surface of the pixel electrode 131 and the counter electrode 132 on the liquid crystal layer 133 side. 134A and 134B are formed. The pixel electrode 131 is provided for each pixel, and is connected to the wiring layer 63 via a connection hole H2 provided in the planarization film 135, for example. The counter electrode 132 is provided on the counter substrate 136 as a common electrode for a plurality of pixels, and is held at a common potential, for example. The liquid crystal layer 133 is composed of, for example, liquid crystal driven in a VA (Vertical Alignment) mode, a TN (Twisted Nematic) mode, an IPS (In Plane Switching) mode, or the like.

また、駆動側基板10の下方には、バックライト137が備えられており、基板11のバックライト137側および対向基板136上には、偏光板138A,138Bが貼り合わせられている。   Further, a backlight 137 is provided below the drive side substrate 10, and polarizing plates 138 A and 138 B are bonded to the backlight 137 side of the substrate 11 and the counter substrate 136.

(適用例)
続いて、図54ないし図65を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話やスマートフォン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
(Application example)
Next, with reference to FIGS. 54 to 65, application examples of the display device according to the above embodiment will be described. The display device in the above embodiment can be applied to electronic devices in various fields such as a television device, a digital camera, a laptop personal computer, a mobile terminal device such as a mobile phone or a smartphone, or a video camera. In other words, this display device can be applied to electronic devices in various fields that display a video signal input from the outside or a video signal generated inside as an image or video.

(モジュール)
上記実施の形態の表示装置は、例えば、図54に示したようなモジュールとして、後述する適用例1〜7などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の表示領域11Aの周囲の額縁領域11Bに、配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)150が設けられていてもよい。
(module)
The display device according to the above-described embodiment is incorporated into various electronic devices such as application examples 1 to 7 described later, for example, as a module illustrated in FIG. In this module, for example, an external connection terminal (not shown) is formed by extending a wiring in a frame region 11B around the display region 11A of the substrate 11. The external connection terminal may be provided with a flexible printed circuit (FPC) 150 for signal input / output.

(適用例1)
図55および図56はそれぞれ、上記実施の形態の表示装置が適用される電子ブック210の外観を表したものである。この電子ブック210は、例えば、表示部211および非表示部212を有しており、この表示部211が上記実施の形態の表示装置により構成されている。
(Application example 1)
FIG. 55 and FIG. 56 each show the appearance of the electronic book 210 to which the display device of the above embodiment is applied. The electronic book 210 includes, for example, a display unit 211 and a non-display unit 212, and the display unit 211 is configured by the display device of the above embodiment.

(適用例2)
図57および図58は、上記実施の形態の表示装置が適用されるスマートフォン220の外観を表したものである。このスマートフォン220は、例えば、表側に表示部221および操作部222を有し、裏側にカメラ223を有しており、この表示部221が上記実施の形態の表示装置により構成されている。
(Application example 2)
57 and 58 show the appearance of a smartphone 220 to which the display device of the above embodiment is applied. The smartphone 220 has, for example, a display unit 221 and an operation unit 222 on the front side and a camera 223 on the back side, and the display unit 221 is configured by the display device of the above embodiment.

(適用例3)
図59は、上記実施の形態の表示装置が適用されるテレビジョン装置230の外観を表したものである。このテレビジョン装置230は、例えば、フロントパネル231およびフィルターガラス232を含む映像表示画面部233を有しており、この映像表示画面部233は、上記実施の形態の表示装置により構成されている。
(Application example 3)
FIG. 59 illustrates an appearance of a television device 230 to which the display device of the above embodiment is applied. The television device 230 includes, for example, a video display screen unit 233 including a front panel 231 and a filter glass 232, and the video display screen unit 233 is configured by the display device of the above embodiment.

(適用例4)
図60および図61は、上記実施の形態の表示装置が適用されるデジタルカメラ240の外観を表したものである。このデジタルカメラ240は、例えば、フラッシュ用の発光部241、表示部242、メニュースイッチ243およびシャッターボタン244を有しており、この表示部242が上記実施の形態の表示装置により構成されている。
(Application example 4)
60 and 61 show the appearance of a digital camera 240 to which the display device of the above embodiment is applied. The digital camera 240 includes, for example, a flash light emitting unit 241, a display unit 242, a menu switch 243, and a shutter button 244, and the display unit 242 includes the display device of the above embodiment.

(適用例5)
図62は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータ250の外観を表したものである。このノート型パーソナルコンピュータ250は、例えば、本体251,文字等の入力操作のためのキーボード252および画像を表示する表示部253を有しており、この表示部253が上記実施の形態の表示装置により構成されている。
(Application example 5)
FIG. 62 shows the appearance of a notebook personal computer 250 to which the display device of the above embodiment is applied. The notebook personal computer 250 includes, for example, a main body 251, a keyboard 252 for inputting characters and the like, and a display unit 253 for displaying an image. The display unit 253 is provided by the display device of the above embodiment. It is configured.

(適用例6)
図63は、上記実施の形態の表示装置が適用されるビデオカメラ260の外観を表したものである。このビデオカメラは、例えば、本体部261,この本体部261の前方側面に設けられた被写体撮影用のレンズ262,撮影時のスタート/ストップスイッチ263および表示部264を有している。そして、この表示部264が上記実施の形態の表示装置により構成されている。
(Application example 6)
FIG. 63 shows the appearance of a video camera 260 to which the display device of the above embodiment is applied. The video camera includes, for example, a main body 261, a subject shooting lens 262 provided on the front side surface of the main body 261, a start / stop switch 263 at the time of shooting, and a display unit 264. And this display part 264 is comprised by the display apparatus of the said embodiment.

(適用例7)
図64および図65は、上記実施の形態の表示装置が適用される携帯電話機270の外観を表したものである。この携帯電話機270は、例えば、上側筐体271と下側筐体272とを連結部(ヒンジ部)273で連結したものであり、ディスプレイ274,サブディスプレイ275,ピクチャーライト276およびカメラ277を有している。ディスプレイ274またはサブディスプレイ275が、上記実施の形態の表示装置により構成されている。
(Application example 7)
64 and 65 show the appearance of a mobile phone 270 to which the display device of the above embodiment is applied. The mobile phone 270 is formed by connecting an upper housing 271 and a lower housing 272 with a connecting portion (hinge portion) 273, and has a display 274, a sub-display 275, a picture light 276, and a camera 277, for example. ing. The display 274 or the sub display 275 is configured by the display device of the above embodiment.

以上、実施の形態および実施例を挙げて本開示を説明したが、本開示は上記実施の形態に限定されるものではなく、種々の変形が可能である。   While the present disclosure has been described with reference to the embodiments and examples, the present disclosure is not limited to the above embodiments, and various modifications can be made.

例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。   For example, the material and thickness of each layer, the film formation method, and the film formation conditions described in the above embodiment are not limited, and other materials and thicknesses may be used. It is good also as conditions.

また、上記実施の形態および実施例では、有機TFT100,100A〜100Fの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。   Moreover, in the said embodiment and Example, although the structure of organic TFT100,100A-100F was mentioned concretely and demonstrated, it is not necessary to provide all the layers and you may further provide other layers. .

更に、本開示は、表示装置のほか、センサアレイ等の他の電子機器にも適用可能である。   Furthermore, the present disclosure can be applied to other electronic devices such as a sensor array in addition to the display device.

なお、本開示は以下のような構成を取ることも可能である。
(1)
有機半導体材料および絶縁層材料を混合させた溶液を塗布する工程と、
相分離を利用して、有機半導体層と、前記有機半導体層の上面に接する絶縁層とを形成する工程と
を含む半導体装置の製造方法。
(2)
前記溶液を基材に塗布し、
相分離により前記有機半導体層および前記絶縁層を前記基材の側からこの順に含む二層構造を形成する
前記(1)記載の半導体装置の製造方法。
(3)
前記溶液を基材に塗布し、
相分離により下の有機半導体層、前記絶縁層および上の有機半導体層を前記基材の側からこの順に含む三層構造を形成したのち、前記上の有機半導体層を除去する
前記(1)記載の半導体装置の製造方法。
(4)
前記溶液をブランケットに塗布し、
相分離により前記絶縁層および前記有機半導体層を前記ブランケットの側からこの順に含む逆二層構造を形成する工程と、
前記逆二層構造を前記ブランケットから基材に転写することにより、前記基材に、前記有機半導体層および前記絶縁層を前記基材の側からこの順に含む順二層構造を形成する
前記(1)記載の半導体装置の製造方法。
(5)
前記絶縁層をチャネル保護膜として有するボトムゲート型薄膜トランジスタを形成する
前記(1)ないし(4)のいずれか1項に記載の半導体装置の製造方法。
(6)
前記絶縁層をゲート絶縁膜またはゲート絶縁膜の一部として有するトップゲート薄膜トランジスタを形成する
前記(1)ないし(4)のいずれか1項に記載の半導体装置の製造方法。
(7)
前記絶縁層をマスクとして前記有機半導体層にドーピングを行い、トップコンタクト型薄膜トランジスタを形成する
前記(5)または(6)記載の半導体装置の製造方法。
(8)
前記絶縁層材料として、ポリスチレン、ポリメチルメタクリレート、ポリエチレン、ポリプロピレン、ポリブタジエン、ポリイソプレン、ポリオレフィン、ポリカーボネート、ポリイミド、ポリアミド、ポリ(α−メチルスチレン)、ポリ(α−エチルスチレン)、ポリ(α−プロピルスチレン)、ポリ(α−ブチルスチレン)、ポリ(4−メチルスチレン)、ポリアクリルニトリル、ポリビニルカルバゾール、ポリフッ化ビニリデン、ポリビニルブチラール、ポリビニルトルエン、ポリ(4−ビニルビフェニル)、前記ポリマーのハロゲン化物、およびこれらの共重合体を用いる
前記(1)ないし(7)のいずれか1項に記載の半導体装置の製造方法。
(9)
有機半導体層と、
前記有機半導体層の上面に接して設けられた絶縁層と
を備え、
前記有機半導体層および前記絶縁層は相分離を利用して形成された
半導体装置。
(10)
前記絶縁層をチャネル保護膜として有するボトムゲート型薄膜トランジスタである
前記(9)記載の半導体装置。
(11)
前記絶縁層をゲート絶縁膜またはゲート絶縁膜の一部として有するトップゲート型薄膜トランジスタである
前記(9)記載の半導体装置。
(12)
前記有機半導体層のうち前記絶縁層から露出した領域にドーピングされたトップコンタクト型薄膜トランジスタである
前記(10)または(11)記載の半導体装置。
(13)
半導体装置を備え、
前記半導体装置は、
有機半導体層と、
前記有機半導体層の上面に接して設けられた絶縁層と
を備え、
前記有機半導体層および前記絶縁層は相分離を利用して形成されたものである
電子機器。
In addition, this indication can also take the following structures.
(1)
Applying a solution in which an organic semiconductor material and an insulating layer material are mixed;
Forming an organic semiconductor layer and an insulating layer in contact with an upper surface of the organic semiconductor layer by utilizing phase separation.
(2)
Applying the solution to a substrate;
The method for manufacturing a semiconductor device according to (1), wherein a two-layer structure including the organic semiconductor layer and the insulating layer in this order from the base material side is formed by phase separation.
(3)
Applying the solution to a substrate;
The upper organic semiconductor layer is removed after forming a three-layer structure including the lower organic semiconductor layer, the insulating layer, and the upper organic semiconductor layer in this order from the base material side by phase separation. Semiconductor device manufacturing method.
(4)
Applying the solution to a blanket;
Forming an inverted two-layer structure including the insulating layer and the organic semiconductor layer in this order from the blanket side by phase separation;
By transferring the reverse two-layer structure from the blanket to the base material, a forward two-layer structure including the organic semiconductor layer and the insulating layer in this order from the base material side is formed on the base material. The manufacturing method of the semiconductor device of description.
(5)
The method for manufacturing a semiconductor device according to any one of (1) to (4), wherein a bottom-gate thin film transistor having the insulating layer as a channel protective film is formed.
(6)
The method for manufacturing a semiconductor device according to any one of (1) to (4), wherein a top gate thin film transistor having the insulating layer as a gate insulating film or a part of the gate insulating film is formed.
(7)
The method for manufacturing a semiconductor device according to (5) or (6), wherein a top contact thin film transistor is formed by doping the organic semiconductor layer using the insulating layer as a mask.
(8)
As the insulating layer material, polystyrene, polymethyl methacrylate, polyethylene, polypropylene, polybutadiene, polyisoprene, polyolefin, polycarbonate, polyimide, polyamide, poly (α-methylstyrene), poly (α-ethylstyrene), poly (α-propyl) Styrene), poly (α-butylstyrene), poly (4-methylstyrene), polyacrylonitrile, polyvinylcarbazole, polyvinylidene fluoride, polyvinyl butyral, polyvinyltoluene, poly (4-vinylbiphenyl), halides of the above polymers, The method for manufacturing a semiconductor device according to any one of (1) to (7), wherein the copolymer is used.
(9)
An organic semiconductor layer;
An insulating layer provided in contact with the upper surface of the organic semiconductor layer,
The organic semiconductor layer and the insulating layer are formed by utilizing phase separation.
(10)
The semiconductor device according to (9), wherein the semiconductor device is a bottom-gate thin film transistor having the insulating layer as a channel protective film.
(11)
The semiconductor device according to (9), wherein the semiconductor device is a top-gate thin film transistor having the insulating layer as a gate insulating film or a part of the gate insulating film.
(12)
The semiconductor device according to (10) or (11), wherein the semiconductor device is a top contact thin film transistor doped in a region exposed from the insulating layer in the organic semiconductor layer.
(13)
A semiconductor device,
The semiconductor device includes:
An organic semiconductor layer;
An insulating layer provided in contact with the upper surface of the organic semiconductor layer,
The organic semiconductor layer and the insulating layer are formed using phase separation. Electronic equipment.

10…基材、11…基板、20…ゲート電極、30…ゲート絶縁膜(第2ゲート絶縁膜)、40…有機半導体層、41…チャネル層、41A…チャネル層の上端部、42…コンタクト部、50…チャネル保護膜(第1ゲート絶縁膜)、60S…ソース電極、60D…ドレイン電極、61…注入層、62…層間絶縁膜、63…配線層、70…塗布膜、71…二層構造、72…三層構造、73…逆二層構造、74…順二層構造、80…エッチングマスク、90…ブランケット、P…界面。   DESCRIPTION OF SYMBOLS 10 ... Base material, 11 ... Board | substrate, 20 ... Gate electrode, 30 ... Gate insulating film (2nd gate insulating film), 40 ... Organic-semiconductor layer, 41 ... Channel layer, 41A ... Upper end part of a channel layer, 42 ... Contact part 50 ... Channel protective film (first gate insulating film), 60S ... Source electrode, 60D ... Drain electrode, 61 ... Injection layer, 62 ... Interlayer insulating film, 63 ... Wiring layer, 70 ... Coating film, 71 ... Two-layer structure 72 ... Three-layer structure 73 ... Reverse two-layer structure 74 ... Forward two-layer structure 80 ... Etching mask 90 ... Blanket P ... Interface

Claims (13)

有機半導体材料および絶縁層材料を混合させた溶液を塗布する工程と、
相分離を利用して、有機半導体層と、前記有機半導体層の上面に接する絶縁層とを形成する工程と
を含む半導体装置の製造方法。
Applying a solution in which an organic semiconductor material and an insulating layer material are mixed;
Forming an organic semiconductor layer and an insulating layer in contact with an upper surface of the organic semiconductor layer by utilizing phase separation.
前記溶液を基材に塗布し、
相分離により前記有機半導体層および前記絶縁層を前記基材の側からこの順に含む二層構造を形成する
請求項1記載の半導体装置の製造方法。
Applying the solution to a substrate;
The method for manufacturing a semiconductor device according to claim 1, wherein a two-layer structure including the organic semiconductor layer and the insulating layer in this order from the base material side is formed by phase separation.
前記溶液を基材に塗布し、
相分離により下の有機半導体層、前記絶縁層および上の有機半導体層を前記基材の側からこの順に含む三層構造を形成したのち、前記上の有機半導体層を除去する
請求項1記載の半導体装置の製造方法。
Applying the solution to a substrate;
The upper organic semiconductor layer is removed after forming a three-layer structure including the lower organic semiconductor layer, the insulating layer, and the upper organic semiconductor layer in this order from the substrate side by phase separation. A method for manufacturing a semiconductor device.
前記溶液をブランケットに塗布し、
相分離により前記絶縁層および前記有機半導体層を前記ブランケットの側からこの順に含む逆二層構造を形成する工程と、
前記逆二層構造を前記ブランケットから基材に転写することにより、前記基材に、前記有機半導体層および前記絶縁層を前記基材の側からこの順に含む順二層構造を形成する
請求項1記載の半導体装置の製造方法。
Applying the solution to a blanket;
Forming an inverted two-layer structure including the insulating layer and the organic semiconductor layer in this order from the blanket side by phase separation;
The forward two-layer structure including the organic semiconductor layer and the insulating layer in this order from the base material side is formed on the base material by transferring the reverse two-layer structure from the blanket to the base material. The manufacturing method of the semiconductor device of description.
前記絶縁層をチャネル保護膜として有するボトムゲート型薄膜トランジスタを形成する
請求項1記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein a bottom-gate thin film transistor having the insulating layer as a channel protective film is formed.
前記絶縁層をゲート絶縁膜またはゲート絶縁膜の一部として有するトップゲート薄膜トランジスタを形成する
請求項1記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 1, wherein a top gate thin film transistor having the insulating layer as a gate insulating film or a part of the gate insulating film is formed.
前記絶縁層をマスクとして前記有機半導体層にドーピングを行い、トップコンタクト型薄膜トランジスタを形成する
請求項5記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 5, wherein a top contact thin film transistor is formed by doping the organic semiconductor layer using the insulating layer as a mask.
前記絶縁層材料として、ポリスチレン、ポリメチルメタクリレート、ポリエチレン、ポリプロピレン、ポリブタジエン、ポリイソプレン、ポリオレフィン、ポリカーボネート、ポリイミド、ポリアミド、ポリ(α−メチルスチレン)、ポリ(α−エチルスチレン)、ポリ(α−プロピルスチレン)、ポリ(α−ブチルスチレン)、ポリ(4−メチルスチレン)、ポリアクリルニトリル、ポリビニルカルバゾール、ポリフッ化ビニリデン、ポリビニルブチラール、ポリビニルトルエン、ポリ(4−ビニルビフェニル)、前記ポリマーのハロゲン化物、およびこれらの共重合体を用いる
請求項1記載の半導体装置の製造方法。
As the insulating layer material, polystyrene, polymethyl methacrylate, polyethylene, polypropylene, polybutadiene, polyisoprene, polyolefin, polycarbonate, polyimide, polyamide, poly (α-methylstyrene), poly (α-ethylstyrene), poly (α-propyl) Styrene), poly (α-butylstyrene), poly (4-methylstyrene), polyacrylonitrile, polyvinylcarbazole, polyvinylidene fluoride, polyvinyl butyral, polyvinyltoluene, poly (4-vinylbiphenyl), halides of the above polymers, The method for manufacturing a semiconductor device according to claim 1, wherein a copolymer thereof is used.
有機半導体層と、
前記有機半導体層の上面に接して設けられた絶縁層と
を備え、
前記有機半導体層および前記絶縁層は相分離を利用して形成された
半導体装置。
An organic semiconductor layer;
An insulating layer provided in contact with the upper surface of the organic semiconductor layer,
The organic semiconductor layer and the insulating layer are formed by utilizing phase separation.
前記絶縁層をチャネル保護膜として有するボトムゲート型薄膜トランジスタである
請求項9記載の半導体装置。
The semiconductor device according to claim 9, wherein the semiconductor device is a bottom-gate thin film transistor having the insulating layer as a channel protective film.
前記絶縁層をゲート絶縁膜またはゲート絶縁膜の一部として有するトップゲート型薄膜トランジスタである
請求項9記載の半導体装置。
The semiconductor device according to claim 9, wherein the semiconductor device is a top-gate thin film transistor having the insulating layer as a gate insulating film or a part of the gate insulating film.
前記有機半導体層のうち前記絶縁層から露出した領域にドーピングされたトップコンタクト型薄膜トランジスタである
請求項10記載の半導体装置。
The semiconductor device according to claim 10, wherein the organic semiconductor layer is a top contact thin film transistor doped in a region exposed from the insulating layer.
半導体装置を備え、
前記半導体装置は、
有機半導体層と、
前記有機半導体層の上面に接して設けられた絶縁層と
を備え、
前記有機半導体層および前記絶縁層は相分離を利用して形成されたものである
電子機器。
A semiconductor device,
The semiconductor device includes:
An organic semiconductor layer;
An insulating layer provided in contact with the upper surface of the organic semiconductor layer,
The organic semiconductor layer and the insulating layer are formed using phase separation. Electronic equipment.
JP2012198596A 2012-09-10 2012-09-10 Semiconductor device manufacturing method, semiconductor device and electronic apparatus Pending JP2014053555A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012198596A JP2014053555A (en) 2012-09-10 2012-09-10 Semiconductor device manufacturing method, semiconductor device and electronic apparatus
PCT/JP2013/004807 WO2014038132A1 (en) 2012-09-10 2013-08-09 Method of manufacturing semiconductor device, semiconductor device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012198596A JP2014053555A (en) 2012-09-10 2012-09-10 Semiconductor device manufacturing method, semiconductor device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2014053555A true JP2014053555A (en) 2014-03-20

Family

ID=49080937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012198596A Pending JP2014053555A (en) 2012-09-10 2012-09-10 Semiconductor device manufacturing method, semiconductor device and electronic apparatus

Country Status (2)

Country Link
JP (1) JP2014053555A (en)
WO (1) WO2014038132A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167162A (en) * 2014-03-03 2015-09-24 富士フイルム株式会社 organic thin film transistor
CN108363253A (en) * 2018-02-09 2018-08-03 京东方科技集团股份有限公司 Array substrate and its driving method and manufacturing method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2550145A (en) * 2016-05-10 2017-11-15 Sumitomo Chemical Co Phase separation for enhanced carrier mobility in OTFT devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7351606B2 (en) * 2004-06-24 2008-04-01 Palo Alto Research Center Incorporated Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer
JP2007115804A (en) * 2005-10-19 2007-05-10 Sony Corp Method of manufacturing semiconductor device
JP5636626B2 (en) * 2007-12-27 2014-12-10 ソニー株式会社 Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167162A (en) * 2014-03-03 2015-09-24 富士フイルム株式会社 organic thin film transistor
CN108363253A (en) * 2018-02-09 2018-08-03 京东方科技集团股份有限公司 Array substrate and its driving method and manufacturing method
CN108363253B (en) * 2018-02-09 2020-12-22 京东方科技集团股份有限公司 Array substrate and driving method and manufacturing method thereof

Also Published As

Publication number Publication date
WO2014038132A1 (en) 2014-03-13

Similar Documents

Publication Publication Date Title
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
US8415196B2 (en) Method for forming semiconductor thin film and method for manufacturing thin-film semiconductor device
US9214496B2 (en) Transistor, display, and electric apparatus
US8859326B2 (en) Thin film transistor and method of fabricating the same using an organic semconductor layer and an organic acceptor-donor layer
JP5811640B2 (en) Electronic device and semiconductor device manufacturing method
WO2014050457A1 (en) Electronic device, image display device, sensor and method for manufacturing electronic device
JP5655421B2 (en) Semiconductor device, display device, and electronic device
JP2013045971A (en) Thin-film transistor, method for manufacturing the same, and electronic device
JP2014053555A (en) Semiconductor device manufacturing method, semiconductor device and electronic apparatus
US8884313B2 (en) Transistor, method of manufacturing transistor, display unit, and electronic apparatus
WO2014041744A1 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
JP5948814B2 (en) Transistor, display device and electronic device
US20120032174A1 (en) Semiconductor device, display device and electronic device
WO2015137022A1 (en) Electronic device and method for manufacturing same
US20120313150A1 (en) Thin film transistor and method of manufacturing the same, and electronic apparatus
KR101510898B1 (en) Organic thin film transitor
WO2013153998A1 (en) Electronic device, method for manufacturing same, and image display device
JP2012059757A (en) Semiconductor device manufacturing method, semiconductor device, display device and electronic apparatus
JP2013197229A (en) Laminated structure, formation method thereof, electronic device, and manufacturing method thereof
JP2014056876A (en) Electronic device, image display device and sensor, and method for manufacturing electronic device