JP2014017434A - Method for processing wafer - Google Patents

Method for processing wafer Download PDF

Info

Publication number
JP2014017434A
JP2014017434A JP2012155266A JP2012155266A JP2014017434A JP 2014017434 A JP2014017434 A JP 2014017434A JP 2012155266 A JP2012155266 A JP 2012155266A JP 2012155266 A JP2012155266 A JP 2012155266A JP 2014017434 A JP2014017434 A JP 2014017434A
Authority
JP
Japan
Prior art keywords
wafer
step
surface
support plate
modified layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012155266A
Other languages
Japanese (ja)
Inventor
Masashi Kobayashi
賢史 小林
Hirooki Nakagawa
寛興 中川
Kenji Furuta
健次 古田
Original Assignee
Disco Abrasive Syst Ltd
株式会社ディスコ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Syst Ltd, 株式会社ディスコ filed Critical Disco Abrasive Syst Ltd
Priority to JP2012155266A priority Critical patent/JP2014017434A/en
Publication of JP2014017434A publication Critical patent/JP2014017434A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method for processing a wafer in which a chip formed by division has an enough transverse intensity.SOLUTION: A method for processing a wafer 11 in which a device 15 is formed and a plurality of conductor posts 25 are embedded into a depth from a surface to a prescribed thickness comprises the steps of: disposing a support plate 23 on a surface side of the wafer 11; holding a support plate 23 side to which the wafer 11 is stuck by a chuck table and forming a modified layer 27 inside the wafer 11 by irradiating the wafer 11 with a laser beam along a division schedule line from a rear surface side of the wafer 11; thinning the wafer 11 by grinding a surface thereof; protruding an upper surface of the conductor post 15 from a rear surface of the wafer 11 disposed on the support plate 23 by etching the rear surface side of the wafer 11 (etching step); and removing the support plate 23 and sticking a tape to the rear surface of the wafer 11 (tape sticking step).

Description

本発明は、導体ポストが埋設されたウエーハの加工方法に関する。 The present invention relates to a method for processing a wafer conductor post is embedded.

近年、半導体デバイスの高集積化、高密度化、小型化、薄型化を達成するために、MCP(マルチ・チップ・パッケージ)やSIP(システム・イン・パッケージ)といった複数の半導体チップを積層した積層型半導体パッケージが提案されている。 Recently, high integration of semiconductor devices, higher density, miniaturization, in order to achieve a thinner laminate, by laminating a MCP (multi-chip packages) and SIP (system in package) such plurality of semiconductor chips type semiconductor package have been proposed. このような積層型半導体パッケージは、インターポーザーとよばれるパッケージ基板上に複数の半導体チップを積層することで形成される。 Such stacked semiconductor package is formed by stacking a plurality of semiconductor chips on a package substrate called interposer.

一般的には、インターポーザーと半導体チップの電極同士、或いは複数積層した半導体チップの電極同士を、金線ワイヤーで電気的に結線した後、半導体チップをインターポーザーに樹脂でモールド封止することで積層型半導体パッケージが製造される。 In general, electrodes of an interposer and a semiconductor chip, or multiple stacked electrodes of the semiconductor chip, after electrically connected by gold wire, by mold sealing resin a semiconductor chip on the interposer stacked semiconductor package is manufactured.

ところがこの方法では、半導体チップの電極にボンディングされた金線ワイヤーは、半導体チップの外周余剰領域に張り出す形となるために、パッケージサイズが半導体チップよりも大きくなってしまうという問題があった。 However, in this method, gold wires which are bonded to the electrodes of the semiconductor chip, in order to become a shape protruding on the outer peripheral marginal area of ​​the semiconductor chip, the package size is a problem that becomes larger than the semiconductor chip.

また、樹脂でモールド封止する際に金線ワイヤーが変形して断線や短絡が生じたり、モールド樹脂中に残存した空気が過熱時に膨張して半導体パッケージの破損を招いたりするという問題があった。 Also, or cause disconnection or short gold wires are deformed during the mold sealing resin, remaining air is disadvantageously or inviting damage to the semiconductor package expands upon heating during the molding resin .

そこで、半導体チップ内に、半導体チップを厚み方向に貫通して半導体チップの電極に接続する貫通電極を設け、半導体チップを積層するとともに貫通電極を接合させて電気的に結線する技術が提案されている(例えば、特開2004−241479号公報及び特開2008−130704号公報参照)。 Therefore, in a semiconductor chip, a through electrode connected to the electrode of the semiconductor chip through the semiconductor chip in a thickness direction, by joining a through electrode for electrically connecting a technique has been proposed with stacking semiconductor chips are (for example, see JP 2008-130704 and JP 2004-241479 JP).

貫通電極を有する半導体チップを形成する方法として、ビアファーストと呼ばれる方法やビアミドルと呼ばれる方法があり、広く採用されている。 As a method of forming a semiconductor chip having the through electrodes, there is a method called method or via middle called via-first, widely adopted. これらの方法では、ウエーハの表面から半導体チップの仕上げ厚みに至るビア(穴)を形成し、更に穴内に銅等の導体を充填して導体ポストを形成する。 In these methods, to form a via (hole) extending from the surface of the wafer to the finish thickness of the semiconductor chip, further by filling a conductor such as copper forming the conductive posts in the hole.

導体ポストを形成する前又は後のウエーハ表面にはフォトリソグラフィーにより複数のデバイスが形成され、導体ポストを形成した後に表面側に配線を施すことで、複数のデバイスを有し導体ポストが埋設されたウエーハが製造される。 The wafer surface before or after forming the conductor posts plurality of devices by photolithography is formed, by performing wiring on a surface side after forming the conductive posts, the conductive posts have a plurality of devices are embedded wafer is manufactured.

次いで、ウエーハの裏面を研削してウエーハを所定厚みへと薄化し、更にエッチングを施すことによりウエーハの裏面側に導体ポストを僅かに突出させた後、適宜裏面側に絶縁膜等を被覆する。 Then, the wafer thin turned into a predetermined thickness by grinding the back surface of the wafer, further after the conductor post on the back side of the wafer was slightly protruded by etching, coating the insulating film or the like as appropriate back side. その後、ウエーハを個々のチップへと分割することで貫通電極を有するチップが形成される。 Thereafter, the chip having through electrodes by dividing the wafer into individual chips are formed.

従来、導体ポストが埋設されたウエーハを個々のチップに分割するには、例えば特開2000−271834号公報に開示される切削ブレードを備えた切削装置が広く用いられていた。 Conventionally, to divide the wafer conductor post is embedded into individual chips, for example cutting apparatus having a cutting blade that is disclosed in JP 2000-271834 has been widely used.

特開2004−241479号公報 JP 2004-241479 JP 特開2008−130704号公報 JP 2008-130704 JP 特開2000−271834号公報 JP 2000-271834 JP

しかし、切削ブレードで切削したチップには切削によって発生した微小なクラックが残存するため、チップの抗折強度が上がらず、チップの強度不足やチップのピックアップ不良を生じさせる等の問題があった。 However, the cutting chips by cutting blade because the minute cracks generated by cutting the remaining die strength of the chip does not increase, there is a problem such as causing defective pickup insufficient strength and chip of the chip.

そこで、チップの抗折強度を向上させるため、ウエーハに対して透過性を有する波長のレーザービームを用いてウエーハ内部に改質層を形成し、改質層を分割起点にしてウエーハを個々のチップに分割する方法が考えられる。 Accordingly, to increase the bending strength of a chip, wafer internally using a laser beam having a transmission wavelength to the forming the modified layer with respect to the wafer, the wafer of the individual to the modified layer to the division originating points chip method of dividing is considered to.

しかし、研削により薄化されたウエーハではウエーハ内部の所定位置に改質層を安定的に形成することが難しいという問題がある。 However, it is difficult in the wafer that has been thinned by grinding to form a modified layer in a stable manner at a predetermined position within the wafer. ウエーハ内部の所定位置に均一な改質層が形成されないと、分割時に分割されない領域が発生する恐れがある。 When uniform modification layer at a predetermined position inside the wafer is not formed, the region is not divided into time division may occur.

本発明はこのような点に鑑みてなされたものであり、その目的とするところは、分割により形成されたチップが十分な抗折強度を有するとともに、ウエーハの全領域において個々のチップへと分割可能なウエーハの加工方法を提供することである。 The present invention has been made in view of such points, division and has as its object, together with the chips formed by the division has sufficient flexural strength, in the entire region of the wafer into individual chips machining method of possible wafer is to provide.

請求項1記載の発明によると、交差する複数の分割予定ラインで区画された表面の各領域にそれぞれデバイスが形成されるとともに、表面から所定厚みに至る深さに複数の導体ポストが埋設されたウエーハの加工法であって、ウエーハの表面側にサポートプレートを配設するサポートプレート配設ステップと、該サポートプレート配設ステップを実施した後、ウエーハが貼着された該サポートプレート側をチャックテーブルで保持し、ウエーハに対して透過性を有する波長のレーザービームをウエーハの裏面側から該分割予定ラインに沿って照射して、ウエーハ内部に改質層を形成する改質層形成ステップと、該改質層形成ステップを実施した後、ウエーハの表面を研削して薄化する研削ステップと、該研削ステップを実施した後、該サポー According to the first aspect of the invention, with the device are respectively formed in each region of the partition surface by a plurality of division lines crossing a plurality of conductor posts at a depth extending from the surface to a predetermined thickness is buried a processing method of the wafer, and the support plate arranged step of disposing a support plate on the surface side of the wafer, after performing the support plate disposed step, the support plate side chuck table wafer is adhered in and held, by irradiating a laser beam having a transmission wavelength to the back side of the wafer along the dividing lines with respect to the wafer, and forming steps modified layer forming a modified layer inside the wafer, the after performing the forming step reforming layer, and the grinding step of thinning by grinding the surface of the wafer, after carrying out the grinding step, the support プレート上に配設されたウエーハの裏面側にエッチングを施して、裏面に露出した該導体ポストの上面をウエーハ裏面から突出させるエッチングステップと、該エッチングステップを実施した後、ウエーハの表面に配設された該サポートプレートを取り外すとともにウエーハの裏面にテープを貼着するテープ貼着ステップと、を備えたことを特徴とするウエーハの加工方法が提供される。 By etching on the back side of the disposed the wafer on the plate, and etching steps to project the upper surface of the conductor post that is exposed to the rear surface from the wafer back surface, after performing the etching step, disposed on the surface of the wafer has been the wafer processing method, characterized by comprising a tape applying step, the of attaching the tape to the back surface of the wafer with removing the support plate is provided.

請求項2記載の発明によると、請求項1記載の発明において、前記改質層形成ステップでは、ウエーハの裏面側からウエーハの仕上げ厚みに至らないウエーハ裏面側領域に前記レーザービームの集光点を位置づけてウエーハ内部に前記分轄予定ラインに沿った前記改質層を形成するとともに、該改質層からウエーハの表面に至るクラックを伸長させるウエーハの加工方法が提供される。 According to the second aspect of the invention, in the invention according to the first aspect, wherein the modified layer forming step, the focal point of the laser beam from the back side to the wafer rear surface side region that does not lead to the finishing thickness of the wafer of the wafer thereby forming the modified layer along the inside wafer to the separate jurisdiction planned line positioned, the wafer processing method of extending the cracks leading to the surface of the wafer from the reforming layer is provided.

請求項3記載の発明によると、請求項1記載の発明において、前記改質層形成ステップでは、ウエーハの表面からウエーハの仕上げ厚みに至るウエーハ表面側領域に前記レーザービームの集光点を位置付けてウエーハ内部に前記分割予定ラインに沿った前記改質層を形成し、前記テープ貼着ステップを実施した後、該テープを拡張して外力を付与することで該改質層を分割起点にウエーハを該分割予定ラインに沿って分割する分割ステップを更に備えたウエーハの加工方法が提供される。 According to the third aspect of the invention, in the invention according to the first aspect, wherein the modified layer forming step, and the wafer surface side region extending from the surface of the wafer to the finish thickness of the wafer positioning the focal point of the laser beam wherein said forming the modified layer along the dividing lines within the wafer, after performing the tape applying step, the wafer is divided starting point reforming layer by applying an external force to extend the tape Furthermore the wafer processing method comprising a dividing step of dividing along the dividing lines are provided.

請求項1記載の発明によると、ウエーハを研削により薄化する前にウエーハ内部に改質層を形成するため、ウエーハ内部の所定位置に安定して改質層を形成することができ、分割時に未分割領域を発生させることがない。 According to claim 1 the invention described, to form a modified layer therein wafer before thinning by grinding the wafer can be stably forming the modified layer at a predetermined position inside the wafer at the time of division It is not to generate a non-divided regions. また、切削ブレードによる切削を行わないため、形成されるチップは十分な抗折強度を有している。 Also, since not performed cutting by the cutting blade, chips formed has a sufficient flexural strength.

請求項2記載の発明によると、改質層形成時に改質層からウエーハの表面に至るクラックを伸長させて実質上チップへと分割するため、導体ポストが埋設されたウエーハはチップへと分割された後に導体ポストが裏面から突出せしめられる。 According to the second aspect of the invention, for dividing the cracks extending to the surface from the reforming layer wafer when modified layer formed by extending to substantially chip, wafer conductor posts are embedded is divided into chips conductor post is made to protrude from the rear surface to the after. 従って、未分割領域を発生させることがないとともに切削ブレードによる切削を行わないため、形成されるチップは十分な抗折強度を有している。 Therefore, since not performed cutting by the cutting blade with never cause undivided regions, chips formed has a sufficient flexural strength.

請求項3記載の発明によると、内部に改質層が形成されたウエーハは裏面側にテープが貼着されて、テープのエキスパンドによって個々のチップに分割される。 According to the third aspect of the invention, the wafer modified layer is formed on the inside tape is stuck on the back side is divided into individual chips by expanding the tape. 研削前のウエーハに改質層を形成するため、ウエーハ内部の所定位置に均一な改質層を形成でき、分轄時に未分割領域を発生させることがないとともに、切削ブレードによる切削を行わないため、形成されるチップは十分な抗折強度を有している。 Order to form a modified layer before the wafer grinding, can form a uniform modification layer at a predetermined position within the wafer, with no possible to generate undivided area when separate jurisdiction does not perform cutting with the cutting blade, chip formed has a sufficient flexural strength.

導体ポストが埋設された半導体ウエーハの表面側斜視図である。 Conductor post is the surface side perspective view of a buried semiconductor wafer. 半導体ウエーハの断面図である。 It is a cross-sectional view of a semiconductor wafer. 表面にサポートウエーハが貼着された半導体ウエーハの裏面側斜視図である。 Support wafer on the surface is a rear side perspective view of a bonded semiconductor wafer. 表面にサポートプレートが貼着された半導体ウエーハの断面図である。 Support plate surface is a cross-sectional view of a bonded semiconductor wafer. 改質層形成ステップを示す斜視図である。 It is a perspective view showing a forming step reforming layer. レーザービームの照射ユニットのブロック図である。 It is a block diagram of an irradiation unit of the laser beam. 改質層形成ステップ終了後の半導体ウエーハの断面図である。 It is a cross-sectional view of a modified layer forming step after completion of the semiconductor wafer. 研削ステップを示す斜視図である。 It is a perspective view showing a grinding step. 研削ステップ終了後の半導体ウエーハの断面図ある。 It is a cross-sectional view of a semiconductor wafer after grinding step termination. エッチングステップ終了後の半導体ウエーハの断面図である。 It is a cross-sectional view of a semiconductor wafer after completion of the etching step. 絶縁膜形成ステップ終了後の半導体ウエーハの断面図である。 It is a cross-sectional view of a semiconductor wafer after the insulating film forming step ends. 転写ステップ実施後の粘着テープを介して環状フレームで支持された半導体ウエーハの断面図である。 Through the adhesive tape after the implementation transfer step is a cross-sectional view of the supported semiconductor wafer at the annular frame. ピックアップステップを示す断面図である。 It is a sectional view showing a pick-up step. 第2実施形態の加工方法における改質層形成ステップ実施後の半導体ウエーハの断面図である。 It is a cross-sectional view of a semiconductor wafer of the modified layer forming step performed after the processing method of the second embodiment. 研削ステップ実施後の半導体ウエーハの断面図である。 It is a cross-sectional view of a semiconductor wafer after grinding step performed. エッチングステップ実施後の半導体ウエーハの断面図である。 It is a cross-sectional view of a semiconductor wafer after performing the etching step. 絶縁膜被覆ステップ実施後の半導体ウエーハの断面図である。 It is a cross-sectional view of a semiconductor wafer after the insulating film covering step carried. 転写ステップ実施後の粘着テープを介して環状フレームで支持された半導体ウエーハの断面図である。 Through the adhesive tape after the implementation transfer step is a cross-sectional view of the supported semiconductor wafer at the annular frame. 粘着テープを拡張する分割ステップを示す断面図である。 It is a sectional view showing a dividing step of expanding the pressure-sensitive adhesive tape. ピックアップステップを示す断面図である。 It is a sectional view showing a pick-up step.

以下、本発明の実施形態を図面を参照して詳細に説明する。 Hereinafter, detailed description of the embodiments of the present invention with reference to the drawings. 図1を参照すると、所定の厚さに加工される前の半導体ウエーハ(以下単にウエーハと略称することがある)11の斜視図が示されている。 Referring to FIG. 1, (sometimes hereinafter abbreviated as simply wafer) semiconductor wafer before being processed into a predetermined thickness perspective view of 11 is shown.

図1に示す半導体ウエーハ11は、例えば厚さが700μmのシリコンウエーハから成っており、表面11aに複数の分割予定ライン(ストリート)13が格子状に形成されているとともに、該複数の分割予定ライン13によって区画された各領域にIC、LSI等のデバイス15が形成されている。 The semiconductor wafer 11 shown in FIG. 1, for example, thickness and a silicon wafer of 700 .mu.m, with a plurality of division lines (streets) 13 is formed in a lattice pattern on the surface 11a, the plurality of dividing lines IC to each area partitioned, the device 15 of the LSI or the like is formed by 13.

このように構成された半導体ウエーハ11は、デバイス15が形成されているデバイス領域17と、デバイス領域17を囲繞する外周余剰領域19をその表面11aに備えている。 The semiconductor wafer 11 having such a structure, a device region 17 the device 15 is formed, and a peripheral marginal region 19 surrounding the device region 17 on its surface 11a. また、半導体ウエーハ11の外周には、シリコンウエーハの結晶方位を示すマークとしてのノッチ21が形成されている。 Further, the outer periphery of the semiconductor wafer 11, a notch 21 as a mark indicating the crystal orientation of the silicon wafer is formed.

図2を参照すると、半導体ウエーハ11の模式的断面図が示されている。 Referring to FIG. 2, a schematic cross-sectional view of a semiconductor wafer 11 is shown. 半導体ウエーハ11に形成された各デバイス15からはデバイスの仕上がり厚みt1以上の深さに埋設された複数の埋め込み電極(導体ポスト)25が裏面11b側に伸長している。 A plurality of embedded electrode embedded in the finished thickness t1 or more of the depth of the device from the devices 15 formed on the semiconductor wafer 11 (conductor post) 25 is extended to the rear surface 11b side.

本発明第1実施形態のウエーハの加工方法では、図3及び図4に示すように、ウエーハ11の表面11a側にサポートプレート23を配設するサポートプレート配設ステップを実施する。 In the wafer processing method of the present invention the first embodiment, as shown in FIGS. 3 and 4, to implement the support plate disposed step of disposing a support plate 23 on the surface 11a side of the wafer 11. 好ましくは、サポートプレート23は接着剤によりウエーハ11の表面11aに貼着される。 Preferably, the support plate 23 is affixed to the front surface 11a of the wafer 11 by an adhesive.

ここで、サポートプレート23としては、後のエッチングステップで付与される化学薬品やエッチングステップに続いて実施される絶縁膜被覆時の加熱に耐えうる部材から適宜選択する。 Here, the support plate 23, suitably selected from the members to withstand heat at the time of insulating film coating following the chemical or chemical etching steps applied in the etching step is performed after. 好ましくは、サポートプレート23はガラスやシリコンウエーハ等から形成される。 Preferably, the support plate 23 is formed of glass or silicon wafer or the like. 本実施形態の説明では、サポートプレート23はガラス製であるものとして図示してある。 In the description of this embodiment, the support plate 23 is shown as being made of glass.

サポートプレート配設ステップを実施した後、図5に示すように、ウエーハ11が貼着されたサポートプレート23側をレーザー加工装置10のチャックテーブル30で保持し、ウエーハ11に対して透過性を有する波長のレーザービームをウエーハ11の裏面側11bから分割予定ライン13に沿って照射して、ウエーハ11内部に改質層27を形成する改質層形成ステップを実施する。 After performing the support plate disposed step, as shown in FIG. 5, the support plate 23 side of the wafer 11 is stuck and held by the chuck table 30 of the laser processing apparatus 10, permeable to the wafer 11 irradiated along division lines 13 from the back side 11b of the laser beam wafer 11 wavelengths, implementing a modified layer forming step of forming a modified layer 27 within wafer 11.

図5はレーザー加工装置10の要部斜視図を示している。 Figure 5 is a fragmentary perspective view of a laser processing apparatus 10. 12はレーザービーム照射ユニットであり、ハウジング8中に収容された図6に示すレーザービーム発生ユニット12と、ハウジング8の先端に取り付けられた集光器(レーザー照射ヘッド)16とから構成される。 12 is a laser beam irradiation unit, composed of a laser beam generating unit 12 shown in FIG. 6 housed in the housing 8, collector attached to the end of the housing 8 (laser irradiation head) 16..

図6に示すように、レーザービーム発生ユニット14は、YAGレーザー又はYVO4レーザーを発振するレーザー発振器18と、繰り返し周波数設定手段20と、パルス幅調整手段22と、パワー調整手段24とを含んでいる。 As shown in FIG. 6, the laser beam generating unit 14 includes a laser oscillator 18 for oscillating a YAG laser or YVO4 laser, a repetition frequency setting means 20, a pulse width adjusting unit 22, and a power adjusting unit 24 .

レーザービーム発生ユニット14のパワー調整手段24により所定パワーに調整されたパルスレーザービームは、集光器16のミラー26で反射され、更に集光用対物レンズ28により集光されてレーザー加工装置10のチャックテーブル30に保持されている半導体ウエーハ11に照射される。 Pulsed laser beam is adjusted to a predetermined power by the power adjusting means 24 of the laser beam generating unit 14 is reflected by the mirror 26 of the collector 16, is condensed by the further condensing the objective lens 28 of the laser processing apparatus 10 It is irradiated to the semiconductor wafer 11 held on the chuck table 30. 本実施形態の改質層形成ステップでは、図5に示すように、ウエーハ11の裏面11b側からパルスレーザービームが照射される。 The modified layer forming step of the present embodiment, as shown in FIG. 5, the pulse laser beam is irradiated from the back surface 11b of the wafer 11.

この改質層形成ステップを実施する前に、集光器16とウエーハ11の分割予定ライン13とを整列させるアライメントステップを実施するが、アライメントステップはよく知られたステップであるので本明細書ではその説明を省略する。 Before performing this modified layer forming step, while carrying out the alignment step of aligning the division lines 13 of the collector 16 and the wafer 11, in the present specification since the alignment steps are well known steps a description thereof will be omitted.

改質層形成ステップでは、集光器16からウエーハ11に対して透過性を有する波長のパルスレーザービームをウエーハ11の内部に集光点を合わせて照射して、チャックテーブル30を加工送りすることによりウエーハ11の内部に分割予定ライン13に沿った改質層27を形成する。 The modified layer forming step, it from the condenser 16 a pulsed laser beam having a transmission wavelength to internally to irradiate the combined focal point of the wafer 11 relative to wafer 11, processed feed the chuck table 30 by forming the modified layer 27 along the dividing line 13 to the inside of the wafer 11.

本実施形態では、この改質層27の形成は、研削仕上げ厚みt1よりウエーハ11の裏面11b側に形成する。 In this embodiment, the modified layer 27 formed is formed on the back surface 11b of the wafer 11 from the grinding finish thickness t1. 改質層形成ステップを実施すると、図7に示すように、改質層27からウエーハ11の表面11a側に向かってクラック29が伸長する。 When carrying out the forming step reforming layer, as shown in FIG. 7, a crack 29 is extended toward the modified layer 27 on the surface 11a side of the wafer 11.

即ち、クラック29はウエーハ11の表面11aに至り、研削仕上げ厚みは、例えば50μmに設定される。 That is, the crack 29 reaches the surface 11a of the wafer 11, the grinding finish thickness is set to, for example, 50 [mu] m. カセット7は研削仕上げ厚みより5〜20μmウエーハ11の裏面11b側に形成される。 Cassette 7 is formed on the rear surface 11b side of 5~20μm wafer 11 from the grinding finish thickness.

チャックテーブル30を割り出し送りしながら、第1の方向に伸長する分割予定ライン13に沿って次々と改質層27を形成する。 While feeding indexing the chuck table 30, one after another to form a modified layer 27 along the dividing lines 13 extending in the first direction. 次いで、チャックテーブル30を90度回転してから、第1の方向に直交する第2の方向に伸長する分割予定ライン13に沿っても同様な改質層27を形成する。 Then, a chuck table 30 is rotated by 90 degrees, the second division lines 13 similar modified layer 27 also along a extending in a direction orthogonal to the first direction. この改質層27は、溶融再硬化層として形成される。 The modified layer 27 is formed as a molten again hardened layer. 改質層27は、密度、屈折率、機械的強度やその他の物理的特性が周囲とは異なる状態になった領域をいう。 Modified layer 27, the density, refractive index, mechanical strength and other physical properties refers to a region which becomes a state different from the surrounding.

この改質層形成ステップにおける加工条件は、例えば次のように設定されている。 Processing conditions in the modified layer forming step, for example, is set as follows.

光源 :LD励起Qスイッチ Nd:YVO4パルスレーザー 波長 :1064nm Source: LD pumped Q-switched Nd: YVO4 pulse laser Wavelength: 1064 nm
繰り返し周波数 :100kHz Repetition frequency: 100kHz
パルスエネルギー :10μJ Pulse energy: 10μJ
加工送り速度 :100mm/秒 Processing-feed rate: 100mm / sec.

改質層形成ステップを実施した後、ウエーハ11の裏面11bを研削する研削ステップを実施する。 After performing the forming step reforming layer, performing the grinding step of grinding the back surface 11b of the wafer 11. この研削ステップでは、図8に示すように、研削装置のチャックテーブル34でウエーハ11の表面11aに貼着されたサポートプレート23側を吸引保持し、ウエーハ11の裏面11bを露出させる。 In this grinding step, as shown in FIG. 8, the bonded been support plate 23 side to the surface 11a of the wafer 11 sucked and held by the chuck table 34 of the grinding apparatus to expose the back surface 11b of the wafer 11.

図8において、研削ユニット36は、回転駆動されるスピンドル38と、スピンドル38の先端に固定されたホイールマウント40と、ホイールマウント40に複数のねじ44により着脱可能に装着された研削ホイール42とを含んでいる。 8, grinding unit 36 ​​includes a spindle 38 which is driven to rotate, the wheel mounts 40 fixed to the tip of the spindle 38, and a grinding wheel 42 which is detachably mounted by a plurality of screws 44 to the wheel mounts 40 which comprise. 研削ホイール42は、環状基台46の自由端部に複数の研削砥石48が固着されて構成されている。 Grinding wheel 42 has a plurality of grinding wheel 48 at the free end of the annular base 46 is configured is fixed.

この研削ステップでは、チャックテーブル34を矢印a方向に例えば300rpmで回転しつつ、研削ホイール42をチャックテーブル34と同一方向に、即ち矢印b方向に例えば6000rpmで回転させるとともに、図示しない研削ユニット送り機構を作動して研削砥石48をウエーハ11の裏面11bに圧接させる。 In this grinding step, while rotating the chuck table 34, for example at 300rpm arrow a direction, the grinding wheel 42 in the same direction and the chuck table 34, i.e. is rotated in the arrow b direction, for example at 6000 rpm, not shown grinding unit feeding mechanism the operating is pressed against the grinding wheel 48 to the rear surface 11b of the wafer 11.

そして、切削ホイール42を所定の研削送り速度で下方に所定量研削送りして、ウエーハ11の裏面11bの研削を実施して、好ましくは、導体ポスト25がウエーハ11の裏面11bに僅かに露出する仕上げ厚みt1にウエーハ11を仕上げる。 Then, the cutting wheel 42 by a predetermined amount grinding feed downwards at a predetermined grinding feed rate, to implement the grinding of the back surface 11b of the wafer 11, preferably, the conductive post 25 is slightly exposed from the back surface 11b of the wafer 11 finish the wafer 11 to finish thickness t1. 導体ポスト25が裏面から露出しない厚みに研削しても良い。 Conductive posts 25 may be ground to a thickness which is not exposed from the rear surface.

ウエーハ11は改質層27から表面11aに至るクラック29によって表面11a側が分割予定ライン17に沿って既に分割されているので、ウエーハ11を仕上げ厚みt1へと研削すると、図9に示すように、ウエーハ11は個々のデバイスチップ31に分割される。 Because wafer 11 is already divided surface 11a side by the crack 29 reaching the surface 11a from the reforming layer 27 along the dividing line 17, the grinding to the thickness t1 finished wafer 11, as shown in FIG. 9, wafer 11 is divided into individual device chips 31.

尚、改質層形成ステップにおけるレーザーの出力を調整して改質層27から表面11aに伸長するクラック29を制御して、クラック29がウエーハ11の表面11aに達しないようにしてもよい。 Incidentally, to control the crack 29 extending from the reforming layer 27 by adjusting the output of the laser in the modified layer forming step on the surface 11a, a crack 29 may not reach the surface 11a of the wafer 11. この場合には、ウエーハ11の研削時に研削送りによってウエーハ11に掛かる所定の押圧力で改質層27を分割起点にウエーハ11は個々のデバイスチップ31に分割される。 In this case, the wafer 11 to the division originating points a modified layer 27 with a predetermined pressing force applied to the wafer 11 by grinding feed during grinding of the wafer 11 is divided into individual device chips 31.

研削ステップを実施した後、サポートプレート23上に配設されたウエーハ11の裏面11b側にエッチングを施して、図10に示すように、裏面11bに露出した導体ポスト25の上面をウエーハ裏面11bから突出させるエッチングステップを実施する。 After performing grinding step, by etching the rear surface 11b side of arranged on a support plate 23 wafer 11, as shown in FIG. 10, the upper surface of the conductive post 25 which is exposed to the back surface 11b from the wafer back surface 11b implementing the etching step of projecting. このエッチングステップは、ウエットエッチング又はドライエッチングの何れのエッチング方法で実施してもよい。 This etching step may be performed in any etching method wet etching or dry etching.

エッチングステップを実施した後、図11に示すように、ウエーハ11の裏面11b上に絶縁膜33を被覆する絶縁膜被覆ステップを実施する。 After the etching step, as shown in FIG. 11, to implement the insulating film coating step of coating the insulating film 33 on the back surface 11b of the wafer 11. 絶縁膜被覆ステップを実施した後、導体ポスト25上の絶縁膜33を除去して、導体ポスト25上にバンプを形成するようにしてもよい。 After performing the insulating film coating step to remove the insulating film 33 on the conductive post 25, may be formed a bump on the conductor posts 25.

次いで、図12に示すように、ウエーハ11の裏面11b側にエキスパンド性を有する粘着テープTを貼着し、ウエーハ11の表面11aからサポートプレート23を取り外し、更に粘着テープTの外周部を環状フレームFに貼着する転写ステップを実施する。 Then, as shown in FIG. 12, and adhering the adhesive tape T having expandability to the rear surface 11b side of the wafer 11, remove the support plate 23 from the surface 11a of the wafer 11, further annular frame an outer peripheral portion of the adhesive tape T implementing the transfer step of sticking the F. この転写ステップを実施したことにより、ウエーハ11は粘着テープTを介して環状フレームFに支持された状態となる。 By embodying the transfer step, the wafer 11 is in a state of being supported by the annular frame F via the adhesive tape T.

次いで、図14に示すように、ピックアップコレット50によりチップ31を粘着テープT上からピックアップするピックアップステップを実施して、ピックアップしたチップ31をトレイ等の容器に収容する。 Then, as shown in FIG. 14, by the pick-up collet 50 to implement the pickup step of picking up the chip 31 from the adhesive tape T, to accommodate the chips 31 picked up the container trays.

上述した第1実施形態のウエーハの加工方法によると、研削して薄化する前のウエーハ11に改質層27を形成するため、ウエーハ内部の所定位置に均一な改質層27を形成でき、改質層27の形成と同時に改質層27からウエーハ11の表面11a側に伸長するクラック29が形成されるため、ウエーハ11の裏面11bを研削する研削ステップを実施すると、ウエーハ11を個々のチップ31に確実に分割することができる。 According to the wafer processing method of the first embodiment described above, to form a modified layer 27 before the wafer 11 to be thinned by grinding, it can form a uniform modification layer 27 in a predetermined position inside the wafer, since the crack 29 extending from the reforming layer 27 simultaneously with the formation of the modified layer 27 on the surface 11a side of the wafer 11 is formed, when carrying out the grinding step of grinding the back surface 11b of the wafer 11, the wafer 11 of the individual chips it can be reliably divided into 31.

よって、ウエーハ11の分割時に未分割領域を発生させることがないとともに、切削ブレードによる切削を行わないため、十分な抗折強度を有するチップ31を形成することができる。 Therefore, with never cause undivided area when division of the wafer 11, since not performed cutting by the cutting blade, it is possible to form a tip 31 having a sufficient bending strength.

次に、図14乃至図20を参照して、本発明第2実施形態のウエーハの加工方法について説明する。 Next, with reference to FIGS. 14 to 20, will be described wafer processing method of the present invention the second embodiment. 本実施形態では、サブストレート配設ステップは図3及び図4を参照して説明した第1実施形態のサブストレート配設ステップと同様である。 In this embodiment, the substrate provided steps are the same and the substrate disposed steps of the first embodiment described with reference to FIGS.

本実施形態の加工方法では、改質層形成ステップが第1実施形態の改質層形成ステップと相違する。 The processing method of the present embodiment, the modified layer forming step is different from the modified layer forming step in the first embodiment. 本実施形態の改質層形成ステップでは、図14に示すように、ウエーハ11の表面11aからウエーハ11の研削仕上げ厚みt2に至るウエーハ11の表面側領域にレーザービームの集光点を位置づけて分割予定ライン13に沿った改質層27を形成する。 The modified layer forming step of the present embodiment, as shown in FIG. 14, position the focal point of the laser beam on the surface side region of the wafer 11, from the surface 11a of the wafer 11 in the grinding finish thickness t2 of the wafer 11 divided to form a modified layer 27 along the planned line 13.

この改質層形成ステップの加工条件は、パルスエネルギーを除いて第1実施形態の改質層形成ステップと同様である。 Processing conditions of the modified layer forming step is the same as the modified layer forming step in the first embodiment except for the pulse energy. 本実施形態では、パルスエネルギーを例えば5μJ以下に抑えて改質層27から表面11a側に伸長するクラックが発生するのを防止する。 In this embodiment, cracks extending to the surface 11a side from the reforming layer 27 is prevented from occurring by suppressing the pulse energy, for example, in 5μJ below. 本実施形態の研削仕上げ厚みt2は例えば80μmに設定され、改質層27はウエーハ11の表面11aから60μmの位置に形成される。 Grinding finish thickness t2 of the present embodiment is set to 80μm for example, the modified layer 27 is formed from the surface 11a of the wafer 11 at the position of 60 [mu] m.

改質層形成ステップ実施後、ウエーハ11の裏面11bを研削する研削ステップを実施して、ウエーハ11を図15に示すように、仕上げ厚みt2に薄化する。 After modified layer forming step performed, to implement the grinding step of grinding the back surface 11b of the wafer 11, the wafer 11 as shown in FIG. 15, thinning the finishing thickness t2. 本実施形態では、改質層形成時のパルス出力が弱いため、研削ステップを実施してもウエーハ11が個々のチップに分割されることはない。 In the present embodiment, since the pulse output at modified layer forming weak, never wafer 11 be carried out grinding step is divided into individual chips.

研削ステップを実施した後、第1実施形態と同様に、サポートプレート23上に配設されたウエーハ11の裏面11b側にエッチングを施して、裏面11bに露出した導体ポスト25の上面をウエーハ裏面11bから突出させるエッチングステップを実施する。 After performing grinding step, as in the first embodiment, by etching the rear surface 11b side of the wafer 11 disposed on the support plate 23, the upper surface of the wafer back surface 11b of the conductive post 25 which is exposed on the back surface 11b to an etching step to protrude from. エッチングステップ実施後の状態が図16に示されている。 The state after implementation etching step shown in FIG. 16.

次いで、図17に示すように、ウエーハ11の裏面11b上に絶縁膜33を被覆する絶縁膜被覆ステップを実施した後、図18に示すように、ウエーハ11の裏面11bにエキスパンド性を有する粘着テープTを貼着し、ウエーハ11の表面11aからサポートプレート23を取り外し、更に粘着テープTの外周部を環状フレームFに貼着する転写ステップを実施する。 Then, as shown in FIG. 17, after performing the insulating film coating step of coating the insulating film 33 on the back surface 11b of the wafer 11, as shown in FIG. 18, an adhesive tape having an expandability to the back surface 11b of the wafer 11 bonded to T, remove the support plate 23 from the surface 11a of the wafer 11, further an outer peripheral portion of the adhesive tape T to implement the transfer step of attaching the annular frame F.

次いで、例えば特開2007−214417号公報に開示されたようなエキスパンド装置を使用して、図19に示すように、粘着テープTを矢印A方向に拡張して、ウエーハ11に外力を付与してウエーハ11を改質層27を分割起点に個々のチップ31に分割する分割ステップを実施する。 Then, for example, using an expanding apparatus as disclosed in JP-A-2007-214417, as shown in FIG. 19, the adhesive tape T extends in the direction of arrow A, by applying an external force to the wafer 11 the wafer 11 to split the starting point a modified layer 27 to implement the dividing step of dividing into individual chips 31.

分割ステップ実施後、図20に示すように、ピックアップコレット50によりチップ31を粘着テープTからピックアップし、ピックアップしたチップ31をトレイ等の容器に収容するピックアップステップを実施する。 After dividing step performed, as shown in FIG. 20, picking up the chip 31 from the adhesive tape T by the pickup collet 50, to implement the pickup step of accommodating the chip 31 picked up the container trays.

本実施形態でも上述した第1実施形態と同様に、ウエーハ11の裏面11bを研削して薄化する前のウエーハ11に改質層27を形成するため、ウエーハ内部の所定位置に均一な改質層27を形成することができる。 Similar to the first embodiment described above in the present embodiment, in order to form a modified layer 27 before the wafer 11 to be thinned by grinding the back surface 11b of the wafer 11, even modification in a predetermined position inside the wafer it is possible to form the layer 27. よって、分割時に未分割領域を発生させることがないとともに、切削ブレードによる切削を行わないため十分な抗折強度を有するチップを形成することができる。 Thus, with no possible to generate undivided space time division, it is possible to form a chip having a sufficient bending strength for not perform cutting with the cutting blade.

11 半導体ウエーハ11a 表面11b 裏面12 レーザービーム照射ユニット13 分割予定ライン14 レーザービーム発生ユニット15 デバイス16 集光器23 サポートプレート25 導体ポスト27 改質層29 クラック31 チップ36 研削ユニット42 研削ホイール48 研削砥石50 ピックアップコレット 11 semiconductor wafer 11a surface 11b back surface 12 the laser beam irradiation unit 13 dividing line 14 the laser beam generating unit 15 device 16 collector 23 Support plate 25 conductive post 27 reformed layer 29 crack 31 chip 36 grinding unit 42 Grinding wheel 48 grindstone 50 pickup collet

即ち、クラック29はウエーハ11の表面11aに至り、研削仕上げ厚みは、例えば50μmに設定される。 That is, the crack 29 reaches the surface 11a of the wafer 11, the grinding finish thickness is set to, for example, 50 [mu] m. 改質層27は研削仕上げ厚みより5〜20μmウエーハ11の裏面11b側に形成される。 Modified layer 27 is formed on the rear surface 11b side of 5~20μm wafer 11 from the grinding finish thickness.

Claims (3)

  1. 交差する複数の分割予定ラインで区画された表面の各領域にそれぞれデバイスが形成されるとともに、表面から所定厚みに至る深さに複数の導体ポストが埋設されたウエーハの加工法であって、 With the device, respectively, are formed in each region of the partition surface by a plurality of dividing lines intersect, a processing method of a plurality of the conductive post is embedded wafer to a depth reaching the predetermined thickness from the surface,
    ウエーハの表面側にサポートプレートを配設するサポートプレート配設ステップと、 And the support plate arranged step of disposing a support plate on the surface side of the wafer,
    該サポートプレート配設ステップを実施した後、ウエーハが貼着された該サポートプレート側をチャックテーブルで保持し、ウエーハに対して透過性を有する波長のレーザービームをウエーハの裏面側から該分割予定ラインに沿って照射して、ウエーハ内部に改質層を形成する改質層形成ステップと、 After carrying out the support plate disposed step, the support plate side to the wafer is adhered and held by the chuck table, said dividing line a laser beam having a transmission wavelength to the back side of the wafer with respect to the wafer irradiated along, and the forming step modified layer forming a modified layer inside the wafer,
    該改質層形成ステップを実施した後、ウエーハの裏面を研削して薄化する研削ステップと、 After carrying out the reforming layer forming step, a grinding step of thinning by grinding the back surface of the wafer,
    該研削ステップを実施した後、該サポートプレート上に配設されたウエーハの裏面側にエッチングを施して、裏面に露出した該導体ポストの上面をウエーハ裏面から突出させるエッチングステップと、 After performing the grinding step, an etching step to protrude by etching on the back side of the wafer disposed on the support plate, the upper surface of the conductor post that is exposed to the rear surface from the wafer back surface,
    該エッチングステップを実施した後、ウエーハの表面に配設された該サポートプレートを取り外すとともにウエーハの裏面にテープを貼着するテープ貼着ステップと、 After performing the etching step, the tape applying step of attaching the tape to the back surface of the wafer with removing the support plate disposed on the surface of the wafer,
    を備えたことを特徴とするウエーハの加工方法。 The wafer processing method, characterized by comprising a.
  2. 前記改質層形成ステップでは、ウエーハの裏面側からウエーハの仕上げ厚みに至らないウエーハ裏面側領域に前記レーザービームの集光点を位置づけてウエーハ内部に前記分轄予定ラインに沿った前記改質層を形成するとともに、該改質層からウエーハの表面に至るクラックを伸長させる請求項1記載のウエーハの加工方法。 Wherein in the modified layer forming step, the reformed layer along the back surface wafer back side does not reach the finishing thickness of the wafer from the side area to the laser beam the separate jurisdiction planned line on the wafer interior position the focal point of the wafer to and forming, a processing method of claim 1, wherein the wafer is extended cracks leading to the surface of the wafer from said modified layer.
  3. 前記改質層形成ステップでは、ウエーハの表面からウエーハの仕上げ厚みに至るウエーハ表面側領域に前記レーザービームの集光点を位置付けてウエーハ内部に前記分割予定ラインに沿った前記改質層を形成し、 Wherein in the modified layer forming step to form the modified layer with the wafer therein positioned focal point of the laser beam on the wafer surface side region extending to the finish thickness of the wafer along the dividing lines from the surface of the wafer ,
    前記テープ貼着ステップを実施した後、該テープを拡張して外力を付与することで該改質層を分割起点にウエーハを該分割予定ラインに沿って分割する分割ステップを更に備えた請求項1記載のウエーハの加工方法。 Wherein after performing the tape applying step, claim the wafer is divided starting point reforming layer by applying an external force to extend the tape further comprising a dividing step of dividing along the dividing line 1 the wafer processing method described.
JP2012155266A 2012-07-11 2012-07-11 Method for processing wafer Pending JP2014017434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012155266A JP2014017434A (en) 2012-07-11 2012-07-11 Method for processing wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012155266A JP2014017434A (en) 2012-07-11 2012-07-11 Method for processing wafer

Publications (1)

Publication Number Publication Date
JP2014017434A true JP2014017434A (en) 2014-01-30

Family

ID=50111857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012155266A Pending JP2014017434A (en) 2012-07-11 2012-07-11 Method for processing wafer

Country Status (1)

Country Link
JP (1) JP2014017434A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019009123A1 (en) * 2017-07-06 2019-01-10 東京エレクトロン株式会社 Substrate treatment method and substrate treatment system
WO2019021865A1 (en) * 2017-07-28 2019-01-31 浜松ホトニクス株式会社 Laminated element manufacturing method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349623A (en) * 2003-05-26 2004-12-09 Disco Abrasive Syst Ltd Partitioning method of nonmetallic substrate
JP2007235069A (en) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd Wafer machining method
JP2009043992A (en) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd Treatment method for wafer
JP2012109357A (en) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd Cutting method and cutting device of semiconductor substrate

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349623A (en) * 2003-05-26 2004-12-09 Disco Abrasive Syst Ltd Partitioning method of nonmetallic substrate
JP2007235069A (en) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd Wafer machining method
JP2009043992A (en) * 2007-08-09 2009-02-26 Disco Abrasive Syst Ltd Treatment method for wafer
JP2012109357A (en) * 2010-11-16 2012-06-07 Tokyo Seimitsu Co Ltd Cutting method and cutting device of semiconductor substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019009123A1 (en) * 2017-07-06 2019-01-10 東京エレクトロン株式会社 Substrate treatment method and substrate treatment system
WO2019021865A1 (en) * 2017-07-28 2019-01-31 浜松ホトニクス株式会社 Laminated element manufacturing method

Similar Documents

Publication Publication Date Title
CN100416769C (en) Wafer processing method
CN100568473C (en) Semiconductor device and a manufacturing method of the same
CN100383937C (en) Method for manfacturing semiconductor chip, semiconductor device manufacturing method, semiconductor chip and semiconductor device
CN1873924B (en) Semiconductor manufacture method
US20020192867A1 (en) Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
CN101930943B (en) Semiconductor device manufacturing method and semiconductor device
CN100576533C (en) Semiconductor device
JP4406300B2 (en) Semiconductor device and manufacturing method thereof
JP3825753B2 (en) A method of manufacturing a semiconductor device
JP4422463B2 (en) The method of dividing the semiconductor wafer
US7622366B2 (en) Method of manufacturing semiconductor device
JP2005109442A (en) Method of cutting semiconductor substrate
US20090004828A1 (en) Laser beam machining method for wafer
KR100565392B1 (en) Manufacturing method of semiconductor device and menufacturing device of the same
JP4165467B2 (en) Dicing sheet, a method of manufacturing a semiconductor device
WO2001015223A1 (en) Semiconductor device and method of manufacture thereof
JP2006210745A (en) Semiconductor device and its manufacturig method
US7951649B2 (en) Process for the collective fabrication of 3D electronic modules
CN100580869C (en) Substrate treating method and method of manufacturing semiconductor apparatus
JP4719042B2 (en) A method of manufacturing a semiconductor device
JP2002050670A (en) Pick-up device and pick-up method
CN103178032A (en) Semiconductor packaging process using through silicon vias
KR20070049971A (en) Method of manufacturing semiconductor device
JPH08505267A (en) Method of making a laminate of ic chips by dividing a large stack
JP2001185519A5 (en)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170131