JP2013542659A - デジタル伝送ネットワークでデータトラフィックを交換するデバイスおよび方法 - Google Patents

Abstract

デジタル伝送ネットワーク用のネットワーク要素が提案される。ネットワーク要素は、データセルを交換する２つの交換マトリックス、ならびにＴＤＭトラフィックフローおよびパケットトラフィックフローを受信し、トラフィックフローをセルにセグメント化する入口ポートを含んでいる。入口ポートおよび交換マトリックスの構成を制御する制御システムが、交換マトリックスの故障のない場合、入口ポートを制御して、ＴＤＭトラフィックフローを両方の交換マトリックスに転送し、２つの交換マトリックスを介してパケットトラフィックフローを分割する。

Description

本発明は、デジタル伝送ネットワークでデータトラフィックを交換するデバイスおよび方法に関する。

デジタル伝送ネットワークでは、トラフィックフローのデータが、ソースホスト、例えばコンピュータまたは通信デバイスから宛先ホストに送信され、宛先ホストは、ユニキャストの場合は別の単一のホストとすることができ、マルチキャストグループまたはブロードキャストドメインを形成する複数のホストとすることもできる。トラフィックフローは、特定のトランスポート接続またはメディアストリームで送信されるデータとみなされる。トラフィックフローは、ソースホストから宛先ホストへの呼出し、またはソースホストと宛先ホストとの間の接続と同等のロジックである。各ホストは、物理的接続を介してデジタル伝送ネットワークの少なくとも１つのノードに接続される。デジタル伝送ネットワークは異なるノードを備え、２つのノード間の物理的接続はリンクと呼ばれる。単一のノードは、複数の他のノードにそれぞれのリンクを介して接続され得る。ソースホストから宛先ホストにトラフィックフローを送信するために、トラフィックフローは、ソースホストと宛先ホストを接続する伝送路に沿った中間ノードによって交換されなければならないことがある。

トラフィックフローのデータを送信する第１の技術は、時分割多重化（ＴＤＭ）と呼ばれる原理に基づく。伝送のためにＴＤＭを使用するネットワークの一例は、「ＩＴＵ−Ｔ Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ Ｇ．７０７／Ｙ．１３２２ （１０／２０００） − Ｎｅｔｗｏｒｋ ｎｏｄｅ ｉｎｔｅｒｆａｃｅ ｆｏｒ ｔｈｅ ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｈｉｅｒａｒｃｈｙ （ＳＤＨ）」という文献で説明されているＳＤＨ（同期デジタル階層）ネットワークである。ＴＤＭ信号とみなすことのできる、仮想コンテナ（ＶＣ）と呼ばれるデータユニットを形成するいくつかの時間スロットに、トラフィックフローのペイロードデータがソースホストで書き込まれる。仮想コンテナは固定サイズであり、ＳＤＨネットワークによって一定の周期性でソースホストから宛先ホストに送信される。したがって、仮想コンテナは、ソースホストから宛先ホストにトラフィックフローのデータを送信するための一定のデータ転送速度を表す。例えば、ＶＣ−４として指定される仮想コンテナは、１４０Ｍビット／秒のデータ転送速度を実現する。２つのネットワークノード間で仮想コンテナを送信するために、仮想コンテナが、時分割多重化により、同期トランスポートモジュールＳＴＭと呼ばれる伝送フレームとして多重化され、ＳＴＭが、あるノードから別のノードに送信される。この場合も、ＳＴＭをＴＤＭ信号とみなすことができる。入口ポートでＳＴＭを受信するノードが、ＴＤＭ交換によってＶＣを出口ポートに交換する。このことは、交換ノードが構成されると、入口ポートでＳＴＭ内で受信されるＶＣのタイムスロットが、ＳＴＭ内のＶＣのタイムスロットの位置に応じて特定の出口ポートに交換されることを意味する。したがって、ＴＤＭ技術は回線交換技術である。出口ポートで、ＶＣが別のＳＴＭとして多重化され、次いでこのＳＴＭが別のノードに送信される。したがって、ＶＣは、経路に沿ってソースホストから宛先ホストに送信されるデータトラフィックフローを表し、一方ＳＴＭは、あるノードから別のノードに送信される１つまたは複数のトラフィックフローを表す。ＶＣを交換するために、ＴＤＭマトリックスを使用することができ、ＴＤＭマトリックスは通常、メモリとして実装される。各マトリックス入力は、所定の時間間隔内にメモリの所定の部分にデータを書き込み、一方各マトリックス出力は、所定のタイムスロット内にメモリの所定の部分からデータを読み取る。ＶＣを交換するのに使用することのできる別のタイプのスイッチは、いわゆるセルスイッチである。受信したＶＣのタイムスロットがデータセルにセグメント化され、データセルがキューに格納され、データセルが、マトリックスの構成に応じて、アグノスティックマトリックスの入力からアグノスティックマトリックスの出力に交換される。出力で、再びデータセルがＶＣのタイムスロットに再構築され、次いでＶＣがＳＴＭ内で送信される。セルスイッチの各入力ポートは、事前定義されたデータ転送速度、例えばデータ転送速度ＤＲＩＮで、単一の出力ポートに対応する事前定義されたメモリ部分にデータセルを書き込むことができる。入力ポートは、出力ポートの事前定義されたメモリ部分にデータセルを並列に書き込むことができる。単一の出力ポートは、別のデータ転送速度ＤＲＯＵＴで、事前定義されたメモリ部分からデータセルを読み出すことができる。出力ポートがデータセルを読み出すことのできるデータ転送速度ＤＲＯＵＴは、すべての入力ポートが事前定義されたメモリ部分に書き込むことのできるデータ転送速度の和よりも低い。

上述のデータ伝送のためのＴＤＭの方法を使用するネットワークでは、入口ポートで受信されるデータの着信データ転送速度と、特定のノードの出口ポートで送信されるデータの発信データ転送速度は一定である。さらに、交換ノードおよび交換マトリックスの次元設定は、データ損失なしにすべての着信データが出力ポートで交換され、送信されるように選択される。

回線交換ネットワークでは、データ損失を回避するためにネットワークリソースの高可用性が要求される。したがって、ネットワークリソースの構成要素が冗長に設けられる。交換について、どちらも同様に構成される２つの交換マトリックスがネットワークノード内に設けられる。同一の交換データが複製され、両方の交換マトリックスの入力ポートに転送され、一方交換データが、ただ１つの交換マトリックスの出力ポートから読み取られる。１つの交換マトリックスが故障した場合、残存する交換マトリックスの出力ポートからデータが読み取られる。

トラフィックフローのデータを送信する第２の技術は、パケット交換に基づき、例えば「ＲＦＣ ７９１；Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ， Ｄａｒｐａ Ｉｎｔｅｒｎｅｔ Ｐｒｏｇｒａｍ， Ｐｒｏｔｏｃｏｌ Ｓｐｅｃｉｆｉｃａｔｉｏｎ；Ｉｎｆｏｒｍａｔｉｏｎ Ｓｃｉｅｎｃｅｓ Ｉｎｓｔｉｔｕｔｅ、Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｏｕｔｈｅｒｎ Ｃａｌｉｆｏｒｎｉａ、４６７６ Ａｄｍｉｒａｌｔｙ Ｗａｙ， Ｍａｒｉｎａ ｄｅｌ Ｒｅｙ， Ｃａｌｉｆｏｒｎｉａ ９０２９１；Ｓｅｐｔｅｍｂｅｒ １９８１」という論文で指定されるインターネットプロトコルに基づく。データパケットは、データトラフィックのペイロードデータ、ならびにソースアドレスおよび宛先アドレスを特定するオーバヘッド情報を搬送する。トラフィックフローは、特定のソースホストから特定の宛先ホストに送られるパケットのシーケンスであり、宛先ホストは、ユニキャスト宛先またはマルチキャスト宛先でよい。前述のように、トラフィックフローは、ソースホストから宛先ホストへの呼出し、またはソースホストと宛先ホストとの間の接続と同等のロジックである。交換ノードとして働くノードで、データパケットが、そのオーバヘッド情報の内容に従って、入口ポートから出口ポートに交換される。データパケットは、一定のサイズに固定されず、可変サイズであり、一定の頻度ではなく、ランダムにノードに到着する。

データパケットは、一定のサイズに固定されず、可変サイズであり、一定の頻度ではなく、ランダムにノードに到着する。したがって、ネットワークノードで受信されるデータパケットによって引き起こされるデータ転送速度は一定ではない。短い時間間隔の間に受信されるデータパケットのデータ転送速度は、より長い時間間隔の平均データ転送速度と比べて高いことがある。そのような短い時間間隔はバーストと呼ばれる。データパケットをセルスイッチによって交換することができ、データパケットが、交換のためにデータセルにセグメント化される。バースト時間間隔の間のデータ転送速度は、データパケットを表すデータセルをセルスイッチが交換することのできるデータ転送速度を超えることがある。そのような場合、入口ポートでデータパケットをドロップしなければならないことがあり、その結果、データ損失が生じる。あるいは、交換ノードの入口バッファにデータパケットを格納し、次いで、受信されるデータパケットのデータ転送速度がノードがデータパケットを交換することのできるデータ転送速度よりも低い、後の時間間隔の間に、データパケットをバッファから読み出し、交換することができる。データパケットのバッファリングによって引き起こされる効果は、データパケットの遅延である。したがって、入口でのバッファリングは、データパケットによって搬送されるデータトラフィックの待ち時間に影響を及ぼす。さらに、複数のパケットトラフィックフローが、異なる入口ポートから同一の出口ポートに交換される場合、こうしたパケットトラフィックフローのデータ転送速度の和が、セルスイッチの出力ポートでデータを読み出すことのできるデータ転送速度を超えることがある。

データパケットのバーストによって引き起こされるデータセルのバーストに対処するために、一般的な技法は、各出口ポートに、こうしたデータセルの中間格納のための出口バッファを設けることである。「Ｇｉｇａｂｉｔ Ｎｅｔｗｏｒｋｉｎｇ， Ｃｒａｉｇ Ｐａｒｔｒｉｄｇｅ， ｐｕｂｌｉｓｈｅｄ ｂｙ Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ， １０／３０／１９９３」という書籍の５．１章から５．４章までで論じられているように、セルスイッチを使用するとき、パケットバーストに対処するのに、入口バッファではなく出口バッファを使用することが有利である。これにより、データセルを出口ポートで送信することができるまでにデータセルをバッファに格納しなければならない時間量が削減される。したがって、データパケットのバーストに対処するには、入口バッファよりも出口バッファが好ましい。

ＩＴＵ−Ｔ Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ Ｇ．７０７／Ｙ．１３２２ （１０／２０００） − Ｎｅｔｗｏｒｋ ｎｏｄｅ ｉｎｔｅｒｆａｃｅ ｆｏｒ ｔｈｅ ｓｙｎｃｈｒｏｎｏｕｓ ｄｉｇｉｔａｌ ｈｉｅｒａｒｃｈｙ （ＳＤＨ） ＲＦＣ ７９１；Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ， Ｄａｒｐａ Ｉｎｔｅｒｎｅｔ Ｐｒｏｇｒａｍ， Ｐｒｏｔｏｃｏｌ Ｓｐｅｃｉｆｉｃａｔｉｏｎ；Ｉｎｆｏｒｍａｔｉｏｎ Ｓｃｉｅｎｃｅｓ Ｉｎｓｔｉｔｕｔｅ、Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｓｏｕｔｈｅｒｎ Ｃａｌｉｆｏｒｎｉａ、４６７６ Ａｄｍｉｒａｌｔｙ Ｗａｙ， Ｍａｒｉｎａ ｄｅｌ Ｒｅｙ， Ｃａｌｉｆｏｒｎｉａ ９０２９１；Ｓｅｐｔｅｍｂｅｒ １９８１ Ｇｉｇａｂｉｔ Ｎｅｔｗｏｒｋｉｎｇ， Ｃｒａｉｇ Ｐａｒｔｒｉｄｇｅ， ｐｕｂｌｉｓｈｅｄ ｂｙ Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ， １０／３０／１９９３、５．１章から５．４章

本発明の目的は、効率的な方式でセルスイッチを使用してＴＤＭ信号ならびにデータパケットを交換することのできる交換デバイスを提供することである。

デジタル伝送ネットワーク用のネットワーク要素が提案される。ネットワークは、パケット入口ポート、パケット出口ポート、ＴＤＭ入口ポート、およびＴＤＭ出口ポートを含むいくつかの入口ポートおよびいくつかの出口ポートを含んでいる。

ＴＤＭ入口ポートで、時分割多重トラフィックフローが受信され、ＴＤＭトラフィックフローを搬送するデータセルにセグメント化される。パケットトラフィック入口ポートで、１つまたは複数のパケットトラフィックフローが受信される。パケットトラフィックフローが、対応するパケットトラフィックフローを搬送するデータセルにセグメント化される。

パケット出口ポートで、受信されたデータセルおよび／または受信されたデータセルから再構築されたデータパケットが、バッファに格納される。

ネットワーク要素は、第１および第２の交換マトリックスを含んでいる。各マトリックスは、各入口ポートから各出口ポートにデータセルを交換することができる。

ＴＤＭ入口ポートで、時分割多重トラフィックフローが受信され、ＴＤＭトラフィックフローを搬送するデータセルにセグメント化される。パケットトラフィック入口ポートで、１つまたは複数のパケットトラフィックフローが受信される。パケットトラフィックフローが、対応するパケットトラフィックフローを搬送するデータセルにセグメント化される。

出口ポートで、受信されたデータセルおよび／または受信されたデータセルから再構築されたデータパケットが、バッファに格納される。

ネットワーク要素は、入口ポート、出口ポート、および交換マトリックスの構成を制御する制御システムを含んでいる。制御システムは、
− ＴＤＭ入口ポートを制御して、ＴＤＭトラフィックフローを搬送するデータセルを第１および第２の交換マトリックスに転送することができ、
− パケットトラフィック入口ポートを制御して、パケットトラフィックフローを搬送するデータセルの第１の小部分を第１の交換マトリックスに転送し、パケットトラフィックフローを搬送するデータセルの第２の小部分を第２の交換マトリックスに転送することにより、パケットトラフィックフローを分割することができる。

提案されるネットワーク要素の利点を理解するために、以下の点を考慮に入れなければならない。

データパケットは、一定のサイズに固定されず、可変サイズであり、一定の頻度ではなく、ランダムにノードに到着する。したがって、ネットワークノードで受信されるデータパケットによって引き起こされるデータ転送速度は一定ではない。短い時間間隔の間に受信されるデータパケットのデータ転送速度は、より長い時間間隔の平均データ転送速度と比べて高いことがある。そのような短い時間間隔はバーストと呼ばれる。データパケットをセルスイッチによって交換することができ、データパケットが、交換のためにデータセルにセグメント化される。バースト時間間隔の間のデータ転送速度は、データパケットを表すデータセルをセルスイッチが交換することのできるデータ転送速度を超えることがある。そのような場合、入口ポートでデータパケットをドロップしなければならないことがあり、その結果、データ損失が生じる。あるいは、交換ノードの入口バッファにデータパケットを格納し、次いで、受信されるデータパケットのデータ転送速度がノードがデータパケットを交換することのできるデータ転送速度よりも低い、後の時間間隔の間に、データパケットをバッファから読み出し、交換することができる。データパケットのバッファリングによって引き起こされる効果は、データパケットの遅延である。したがって、入口でのバッファリングは、データパケットによって搬送されるデータトラフィックの待ち時間に影響を及ぼす。さらに、複数のパケットトラフィックフローが異なる入口ポートから同一の出口ポートに交換される場合、こうしたパケットトラフィックフローのデータ転送速度の和が、セルスイッチの出力ポートでデータを読み出すことのできるデータ転送速度を超えることがある。

ノードに到着するデータパケットのバーストを補償するために、ノードは、バースト中に受信されたデータセルまたは再構築されたデータパケットを格納する、出口ポートの出口バッファに依拠する。出口ポートでの伝送のデータ転送速度よりも低いデータ転送速度でデータパケットが受信される後の時点で、出口バッファで格納されたデータセルまたはデータパケットをバッファから読み出し、送信することにより、その量を削減することができる。したがって、データパケットのバーストに対処する能力は、選択される出口バッファのサイズに強く依存する。

交換マトリックスは、限られた一定のデータ転送速度でのみデータセルを交換できることをさらに考慮すべきである。異なる入口ポートに到着し、データセルの形態で同一の出口ポートに交換されるデータパケットは、データセルをマトリックスの出力ポートで読み出し、出口ポートに転送することのできるデータ転送速度を超える全体のデータ転送速度を有することがある。このことは、データパケットのドロップを引き起こすことがあり、その結果、データ損失が生じる。出口ポートの出口バッファがまだ空き格納容量を有するとしても、交換マトリックスの交換能力が限られるために、バースト中に入口ポートでデータパケットをドロップしなければならなくなる。言い換えれば、過大なデータトラフィックが交換のために存在する場合、交換マトリックスは、着信トラフィックのすべてのデータセルが通過することができない可能性があるボトルネックを課す。可能な解決策は、より高いデータ転送速度でデータセルを交換することのできるより大きな交換マトリックスを使用することになるが、この結果として、ノードの製造コストが高くなる。さらに、別の解決策は、バースト中に着信データパケットまたはそれに対応するデータセルを格納する、入口ポートの入口バッファを設けることである。しかし、先に略述したように、入口バッファではなく出口バッファを使用することにより、トラフィックフローを交換および送信する待ち時間が短縮される。

本発明の利点は多岐にわたる。パケットトラフィックフローを分割することにより、分割されたパケットトラフィックフローのデータセルを交換するのに、１つの交換マトリックスだけではなく、両方の交換マトリックスの伝送能力が使用される。したがって、分割されたパケットトラフィックフローについて、対応するデータセルを交換するのに必要な時間が、知られている交換の方式と比べて短縮され、知られている交換の方式によれば、すべてのデータセルが入口ポートによって交換のために両方のマトリックスにコピーされ、次いでコピーされたデータセルの一方だけが交換後に送信される。したがって、知られている交換の方式の交換データ転送速度の２倍のデータ転送速度でパケットトラフィックフローが交換される。したがって、バースト中に入口ポートでデータパケットをドロップしなければならない必要性によるデータ損失の危険、または多過ぎる入口ポートから出口ポートへのデータトラフィックの交換によるデータ損失の危険が低減される。さらに、入口バッファがデータパケットまたはデータセルを格納する入口ポートに設けられる場合、パケットトラフィックフローが、知られている交換の方式と比べて高い速度で交換されるので、データパケットのバースト中に引き起こされる入口バッファ輻輳の危険が低減される。さらに、交換のためのパケットトラフィックフローの分割の結果、知られている交換の方式と比べて、パケットトラフィックフローを搬送するデータパケットの待ち時間も短くなる。さらに別の利点は、交換マトリックスが故障していない場合、知られている交換の方式と比べて、より大きな交換マトリックスを設ける必要なしに、パケットトラフィックフローがより高い速度で交換され、したがってコストの増加が回避される。さらに、知られている交換の方式とは対照的に、第２のマトリックスの電力消費が、出口ポートでデータパケットに実際に再結合され、次いで実際に送信されるデータセルを交換するために使用される。したがって、知られている交換の方式と比べて、電力量と交換されるデータ転送速度との比が、パケットトラフィックフローを交換することに関して増加する。

上記を要約すると、交換システムを設計するときの設計目標は、最小限のコストで最大の性能に達することである。加速Ｎを必要とし、したがってスイッチ内のコストのかかる転送リソースを必要とする出力キューイングで、最大の性能に達することができ、これにより、ノードの製造コストが高くなる。入力バッファリングで最小限の性能を得ることができ、一方では、入力バッファリングはコストを最小限に抑える。序論で述べたばかりの、より複雑なバッファリング方策は、このジレンマを解決しない。

故障のない場合の、提案されるネットワーク要素の第１の構成状態の概略図である。 故障の場合の、提案されるネットワーク要素の第１の構成状態の概略図である。 故障のない場合の、提案されるネットワーク要素の第２の構成状態の概略図である。 故障の場合の、提案されるネットワーク要素の第２の構成状態の概略図である。 データセルを交換するアグノスティックマトリックスの概略図である。 故障のない場合の、提案されるネットワーク要素の別の第１の構成状態の概略図である。 故障の場合の、提案されるネットワーク要素の別の第１の構成状態を示す図である。 故障のない場合の、提案されるネットワーク要素の別の第２の構成状態の概略図である。 故障の場合の、提案されるネットワーク要素の別の第２の構成状態の図である。

図１に、提案されるネットワーク要素ＮＥを示す。ネットワーク要素は、パケットトラフィックフローのデータパケットを受信することのできる入口ポートＩＰ１、ＩＰ２、ＩＰ３を含む。入口ポートＩＰ１、ＩＰ２、ＩＰ３のそれぞれは、他のネットワーク要素に通じる着信回線ＩＬ１、ＩＬ２、ＩＬ３にそれぞれ接続される。各入口ポートＩＰ１、ＩＰ２、ＩＰ３は入口トラフィックマネージャｉＴＭ１、ｉＴＭ２、ｉＴＭ３を含み、入口トラフィックマネージャｉＴＭ１、ｉＴＭ２、ｉＴＭ３は、受信したデータパケットを固定サイズのデータセルにマッピングする。各入口トラフィックマネージャｉＴＭ１、ｉＴＭ２、ｉＴＭ３は、やはり入口ポートＩＰ１、ＩＰ２、ＩＰ３に含まれる入口ファブリックアクセスｉＦＡ１、ｉＦＡ２、ｉＦＡ３にそれぞれ接続される。各入口ポートＩＰ１、ＩＰ２、ＩＰ３は、第１の交換マトリックスＳＡの入力インターフェースＩＩＡ１、ＩＩＡ２、ＩＩＡ３にそれぞれ接続される。さらに、各入口ポートＩＰ１、ＩＰ２、ＩＰ３は、第２の交換マトリックスＳＢの入力インターフェースＩＩＢ１、ＩＩＢ２、ＩＩＢ３にそれぞれ接続される。入口ファブリックアクセスｉＦＡ１、ｉＦＡ２、ｉＦＡ３を介して、入口ポートＩＰ１、ＩＰ２、ＩＰ３は、交換マトリックスＳＡ、ＳＢの入力インターフェースＩＩＡ１、ＩＩＡ２、ＩＩＡ３、ＩＩＢ１、ＩＩＢ２、ＩＩＢ３にデータセルを転送する。

好ましくは、ファブリックアクセスは、アグノスティックマトリックス内のトラフィックマネージャとは便宜的に別個の構成要素である。ファブリックアクセスの機能は以下の通りである：１）制御システムからトリガされたときに保護交換を実施する、２）適切な冗長挿入（例えばリードソロモン符号）を介してマトリックスとファブリックアクセスとの間のバックプレーン高速リンク上で搬送されるフレームの保護を実施する、３）入口ファブリックアクセスでのチャンクおよびチャンクのインターリービングへのセルのセグメント化、４）出口ファブリックアクセスでのチャンクのデインターリービングおよびセルの再構築。機能１）は、本発明での不可欠な特徴であると共に、他の特徴を無視することができる。他の特徴は、メモリの使用が少ないアグノスティックシステム交換マトリックスの実装を可能にするが、本発明での不可欠な特徴ではないからである。本出願人の技術実装形態では、コストのかかるトラフィックマネージャが、フレーマがファブリックアクセスに直接接続されるＴＤＭカードでインスタンス化されないので、ファブリックアクセスが好都合であるが、概括には、トラフィックマネージャとファブリックアクセスが同一のデバイスとして実装される実装形態も可能である。提案される解決策は、トラフィックマネージャｉＴＭ１とファブリックアクセスｉＦＡ１が同一の構成要素として統合される場合、すなわち２つの構成要素の特徴が１つにマージされる場合に同様に当てはまる。

ネットワーク要素ＮＥは、データパケットを送信する出口ポートＥＰ１、ＥＰ２、ＥＰ３をさらに含む。各出口ポートＥＰ１、ＥＰ２、ＥＰ３は、出口ファブリックアクセスｅＦＡ１、ｅＦＡ２、ｅＦＡ３をそれぞれ含む。各出口ファブリックアクセスｅＦＡ１、ｅＦＡ２、ｅＦＡ３は、第１のスイッチＳＡの出力インターフェースＯＩＡ１、ＯＩＡ２、ＯＩＡ３にそれぞれ接続され、第２のスイッチＳＢの出力インターフェースＯＩＢ１、ＯＩＢ２、ＯＩＢ３にそれぞれ接続される。出口ファブリックアクセスｅＦＡ１、ｅＦＡ２、ｅＦＡ３は、マトリックスＳＡ、ＳＢの出力インターフェースＯＩＡ１、ＯＩＡ２、ＯＩＡ３、ＯＩＢ１、ＯＩＢ２、ＯＩＢ３から交換後データセルを読み出す。さらに、各出口ポートＥＰ１、ＥＰ２、ＥＰ３は出口トラフィックマネージャｅＴＭ１、ｅＴＭ２、ｅＴＭ３を含む。各出口トラフィックマネージャｅＴＭ１、ｅＴＭ２、ｅＴＭ３は、受信されたデータセルを再構築後データパケットに再構築し、次いで再構築後データパケットが、それぞれの出口バッファＢに格納される。あるいは、受信されたデータセルをデータパケットに再構築する前に、受信されたデータセルがバッファＢに格納される。出口トラフィックマネージャｅＴＭ１、ｅＴＭ２、ｅＴＭ３は、それが接続されるそれぞれの発信回線ＯＬ１、ＯＬ２、ＯＬ３を介して、他のネットワーク要素に再構築後データパケットを送信する。

ネットワーク要素ＮＥはまた、着信回線ＩＬ４を介して例えばＳＴＭなどのＴＤＭトラフィックフローを受信することのできる１つまたは複数の入口ポートＩＰ４をも含む。入口ポートＩＰ４は、受信したＳＴＭからＶＣのタイムスロットを抽出する入口フレーマｉＦＲ１を含む。次いで、タイムスロットは、入口フレーマｉＦＲ１によってデータセルにセグメント化され、データセルは入口ファブリックアクセスｉＦＡ４に転送される。入口ファブリックアクセスｉＦＡ４は、第１の交換マトリックスＳＡの入力インターフェースＩＩＡ４および第２の交換マトリックスＳＢの入力インターフェースＩＩＢ４に接続される。入口ファブリックアクセスｉＦＡ４は、１＋１ＥＰＳ保護を提供するために、ＴＤＭトラフィックフローを搬送するデータセルを両方の交換マトリックスＳＡ、ＳＢに転送する。１つまたは複数の出口ポートＥＰ４もネットワーク要素ＮＥ内に含まれる。出口ポートＥＰ４は、出口ファブリックアクセスｅＦＡ４および出口フレーマｅＦＲ１を含む。出口ファブリックアクセスｉＦＡ４は、第１の交換マトリックスＳＡの出力インターフェースＯＩＡ４および第２の交換マトリックスＳＢの出力インターフェースＯＩＢ４に接続される。出口ファブリックアクセスｅＦＡ４は、出力インターフェースＯＩＡ４、ＯＩＢ４の一方からデータセルを読み出し、読み取ったデータセルを出口フレーマｅＦＲ１に転送する。出口フレーマは、データセルをＶＣのタイムスロットに再結合し、ＶＣをＳＴＭにマッピングし、ＳＴＭを送信する。

ネットワーク要素ＮＥは制御システムＣＴＲＬを含み、制御システムＣＴＲＬは、入口ポートＩＰ１、ＩＰ２、ＩＰ３、ＩＰ４、出口ポートＥＰ１、ＥＰ２、ＥＰ３、ＥＰ４、およびスイッチＳＡ、ＳＢの構成を制御する。制御システムＣＴＲＬは、制御インターフェースＣＩＦを介して入口ポートＩＰ１、ＩＰ２、ＩＰ３、ＩＰ４、出口ポートＥＰ１、ＥＰ２、ＥＰ３、ＥＰ４、およびスイッチＳＡ、ＳＢに接続される。制御システムＣＴＲＬは、データパケットを解析する入口トラフィックマネージャｉＴＭ１、ｉＴＭ２、ｉＴＭ３のいずれかで受信されるデータパケットを介して、ネットワークマネージャから構成要求を受信し、制御インターフェースＣＩＦを介して構成要求を制御システムＣＴＲＬに送る。制御システムはまた、ＳＴＭのオーバヘッド情報を解析する入口フレーマｉＦＲ１からも構成要求を受信し、インターフェースＣＩＦを介して構成要求を制御システムＣＴＲＬに転送する。あるいは、制御システムＣＴＲＬは、データ通信ネットワークに接続されるインターフェース（図１には図示せず）を介して構成要求を受信する。

好ましくは、マネージャまたは制御プレーン（例えばＭＰＬＳ Ｅ−ＬＳＰまたはＭＰＬＳ Ｌ−ＬＳＰ）によって保証トラフィックフローおよび規制トラフィックフローのＣＩＲ構成要素をセットアップすることができ、一方ＥＩＲ構成要素は、受信したトラフィックフローに依存する。

各交換マトリックスＳＡ、ＳＢは、その入力インターフェースＩＩＡ１、ＩＩＡ２、ＩＩＡ３、ＩＩＡ４、ＩＩＢ１、ＩＩＢ２、ＩＩＢ３、ＩＩＢ４で受信されたデータセルを１つまたは複数の出力インターフェースＯＩＡ１、ＯＩＡ２、ＯＩＡ３、ＯＩＢ１、ＯＩＢ２、ＯＩＢ３に交換するアグノスティックマトリックスである。

図５に、図１に示されるマトリックスＳＡなどの、データセルを交換するアグノスティックマトリックスＡＭの概略図を示す。各入力インターフェースＩＩＡ１、…、ＩＩＡ４は、いわゆるクロスバーＣＢを介してすべての出力インターフェースＯＩＡ１、…、ＯＩＡ４に接続される。各入力インターフェースＩＩＡ１、…、ＩＩＡ４を介して、入力インターフェースＩＩＡ１、…、ＩＩＡ４に接続される入口ファブリックアクセスは、データ転送速度ＤＲＩＮで各出力インターフェースＯＩＡ１、…、ＯＩＡ４のそれぞれの事前定義されたメモリ部分Ｍ１、Ｍ２、Ｍ３、Ｍ４にデータセルを書き込むことができる。各出力インターフェースＯＩＡ１、…、ＯＩＡ４を介して、各出口ファブリックアクセスは、データ転送速度ＤＲＯＵＴでそれぞれの事前定義されたメモリ部分Ｍ１、Ｍ２、Ｍ３、Ｍ４からデータセルを読み出すことができる。単一の出力インターフェースＯＩＡ１でのデータ転送速度ＤＲＯＵＴは、データセルを事前定義されたメモリ部分Ｍ１に書き込むすべての入力インターフェースＩＩＡ１、…、ＩＩＡ４のデータ転送速度ＤＲＩＮの和よりも低い。

図５に示されるマトリックスは、純粋に空間的なマトリックスであるが、空間的交換とタイムスロット交換のどちらも実施することのできる時間的および空間的マトリックスで同様に本発明を実施することができる。

図１に関して以下でより詳細に説明するように、データセルの書込みおよびデータセルの読取りは、ネットワーク要素の制御システムによって調整される。入口トラフィックマネージャｉＴＭ１、…、ｉＴＭ３はそれぞれ、着信パケットトラフィックフローのデータセルをバッファリングする入口バッファを含む。入口トラフィックマネージャｉＴＭ１、…、ｉＴＭ３が、交換しなければならない、その入口バッファに格納されたデータセルを有する場合、入口トラフィックマネージャは、その対応する入口ファブリックアクセスｉＦＡ１、…、ｉＦＡ３を介して、データセルが交換される出口ポートＥＰ１、…、ＥＰ３に応じて、出力インターフェースＯＩＡ１、…、ＯＩＡ３の事前定義されたメモリ部分にこうしたデータセルを書き込むことを望む。入口トラフィックマネージャｉＴＭ１、…、ｉＴＭ３は、インターフェースＣＩＦを介して、データセルをそれに対して交換しなければならない出力インターフェースＯＩＡ１、…、ＯＩＡ３に接続される出口ポートの出口トラフィックマネージャｅＴＭ１、…、ｅＴＭ３に要求ＲＥＱを送る。要求ＲＥＱは、事前定義された時間間隔、例えば９．６ミリ秒以内に、入口ファブリックアクセスがどれほどのデータセルを事前定義されたどのメモリ部分に書き込むことを望むかを示す。好ましくは、時間間隔は９．６マイクロ秒の長さである。出口トラフィックマネージャｅＴＭ１、…、ｅＴＭ３は、それが接続される出力インターフェースＯＩＡ１、…、ＯＩＡ３の事前定義されたメモリ部分にデータセルを書き込むことを望むすべての入口トラフィックマネージャから要求を受信する。出口トラフィックマネージャｅＴＭ１、…、ｅＴＭ３は、どの入口ファブリックアクセスｉＦＡ１、…、ｉＦＡ３がどれほどのデータセルを対応するメモリ部分に書き込むことができるかを判定し、それによって、データセルを廃棄またはドロップする必要なしに、こうしたデータセルのすべてを出力インターフェースで読取りデータ転送速度で読み出すことができる。次いで、この判定の結果として、出口トラフィックマネージャｅＴＭ１、…、ｅＴＭ３は、インターフェースＣＩＦを介して制御システムＣＴＲＬに事前許可メッセージＰＧＲを送ることにより、所定の時間間隔の間に出口ファブリックアクセスｅＦＡ１、…、ｅＦＡ３によって読み出すことのできるデータセル量を示す。次いで、制御システムは、入口ファブリックアクセスｉＦＡ１、…、ｉＦＡ３と入力インターフェースＩＩＡ１、…、ＩＩＡ３との間の接続によって送信することのできるデータ転送速度を超えることなく、入口ファブリックアクセスｉＦＡ１、…、ｉＦＡ３が事前定義されたメモリ部分に書き込むことのできるデータセル量を求める。この求めたデータセル量は、許可メッセージＧＲＴによって入口トラフィックマネージャｉＴＭ１、…、ｉＴＭ３に対して示される。次いで、入口トラフィックマネージャｉＴＭ１、…、ｉＴＭ３は、事前定義された時間間隔の間に許可メッセージで示されるデータセル数をスイッチＳＡの事前定義されたメモリ部分に書き込み、一方出口トラフィックマネージャは、所定の時間間隔の間にこうしたデータセルを読み出す。事前定義された時間間隔の間にメモリ部分に書き込まれるデータセル数を求めるこの方法は、スケジューリングと呼ばれる。このスケジューリングの方法は、それぞれの連続する時間間隔について実施され、したがって入口ポートから出口ポートへのデータセルの交換が制御される。入口トラフィックマネージャｉＴＭ１、…、ｉＴＭ３が要求メッセージで示される通りに事前定義されたメモリ部分に書き込むことを望むが、制御システムＣＴＲＬの許可メッセージによれば書き込むことを許可されないデータセルは、入口ポートＩＰ１、…、ＩＰ３の入口バッファ内にとどまらなければならない。

実際には、事前許可されるものと許可されるものとの差が、入力トラフィックマネージャのバッファ内にとどまる。アービトレーション機構がバックプレッシャー信号に基づく場合にも、提案される発明が加速するのに有益であることを実証することができる。そうした場合には、入口フローが、フロー優先順位に従って出口キューに転送される。図６に、入口ポートＩＰ１、ＩＰ３、ＩＰ４が複数の入口サブポートＩＬ１．１、ＩＬ１．２、ＩＬ３．１、ＩＬ３．１で複数の入口フローを受信することのできる提案されるデバイスを示す。例えば、出口ポートに、高優先順位用のキューおよび低優先順位用のキューがあり、出口キューの輻輳状態に従って、適切なバックプレッシャー信号が入口に向けて生成される。さらに、そうした場合に、加速により、競合するフロー間のＥＩＲの分配のより良好な公平性が保証される。

一例として、図６には明示的には示されていない、同一の出口ポートＥＰ４のＯＬ４．１に行くことを競合する、１つはＩＰ１のＩＬ１．１から、１つはＩＰ１のＩＬ１．２から、１つはＩＰ３のＩＬ３．１から来る、異なる入口から来る３つのフローがあるケースを考慮する。さらに、ＩＰ３の入口ＩＬ３．２から来る別のフローが、ＩＰ４のポートＯＬ４．２に転送される。マトリックスとＥＰ４との間にバーストがある場合、輻輳を引き起こさないＩＬ３．２から来る転送されるフローのセルの量も制限されることは明らかであり、これは明らかに不公平である。フローの和がバックプレーンインターフェース最大サポート速度の能力、次いでポートＯＬ４．１専用のＥＰ４のバッファでの能力よりも大きいので、この輻輳は、まずマトリックスとＥＰ４との間のバックプレーンインターフェースで生じる。この不公平な挙動は、公平な状況を回復する入口に向かうバックプレッシャー動作まで続き、すなわち輻輳を引き起こしていないので、ＩＰ３．２から来るフローが形成されていない。追加の加速を与えることによって、本発明により、バックプレーンインターフェースでの輻輳が除去される可能性が高くなり、これにより、ＩＬ３．２から来るフローが輻輳の影響を受けなくなる。

図１に、ネットワーク要素の第１の構成状態を示す。交換マトリックスＳＡ、ＳＢはどちらも故障なしに動作している。

入口ポートＩＰ１で、高優先順位トラフィックフローＨＰＴのデータパケットが受信される。入口ポートＩＰ３で、低優先順位トラフィックＬＰＴのデータパケットが受信される。

入口ポートＩＰ１で、高優先順位トラフィックフローのデータパケットが、トラフィックマネージャｉＴＭ１により、高優先順位トラフィックＨＰＴのデータを搬送するデータセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４にセグメント化される。入口ファブリックアクセスｉＦＡ１は、高優先順位トラフィックデータセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４の小部分ＣＨ１、ＣＨ２を第１の交換マトリックスＳＡの入力インターフェースＩＩＡ１に転送し、データセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４の別の小部分ＣＨ３、ＣＨ４を第２の交換マトリックスＳＢの入力インターフェースＩＩＢ１に転送することにより、高優先順位トラフィックＨＰＴを分割する。したがって、高優先順位トラフィックフローが、交換のためにスイッチＳＡ、ＳＢの間で分割される。

入口ポートＩＰ３で、低優先順位トラフィックフローのデータパケットが、トラフィックマネージャｉＴＭ３により、低優先順位トラフィックＬＰＴのデータを搬送するデータセルＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４にセグメント化される。入口ファブリックアクセスｉＦＡ３は、低優先順位トラフィックデータセルＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４の小部分ＣＬ１、ＣＬ２を第１の交換マトリックスＳＡのインターフェースＩＩＡ３に転送し、データセルＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４の別の小部分ＣＬ３、ＣＬ４を第２の交換マトリックスＳＢのインターフェースＩＩＢ３に転送することにより、低優先順位トラフィックＬＰＴを分割する。したがって、低優先順位トラフィックフローが、交換のためにスイッチＳＡ、ＳＢの間で分割される。

交換マトリックスＳＡ、ＳＢで、受信されたデータセルが、前述のように入力インターフェースＩＩＡ１、…、ＩＩＢ４から出力インターフェースＯＩＡ１、…、ＯＩＢ４に交換される。例示的な非限定的な例として、データセルＣＨ１、ＣＨ２を入力インターフェースＩＩＩＡ１から出力インターフェースＯＩＡ１に交換し、データセルＣＬ１、ＣＬ２を入力インターフェースＩＩＡ３から出力インターフェースＯＩＡ３に交換するように交換マトリックスＳＡが構成される。

図１に示される交換マトリックスＳＢは、交換マトリックスＳＡと同様に構成される。したがって、この例では、スイッチＳＢは、高優先順位トラフィックフローＨＰＴのデータセルＣＨ３、ＣＨ４を入力インターフェースＩＩＢ１から出力インターフェースＯＩＢ１に交換し、低優先順位トラフィックＬＰＴのデータセルＣＬ３、ＣＬ４を入力インターフェースＩＩＢ３から出力インターフェースＯＩＢ３に交換する。

出口ファブリックアクセスｅＦＡ１、ｅＦＡ３で、交換後データセルが、両方のマトリックスＳＡ、ＳＢの出力ポートＯＩＡ１、ＯＩＡ３、ＯＩＢ１、ＯＩＢ３から読み出され、出口トラフィックマネージャｅｔＭ１、ｅＴＭ３に転送される。出口トラフィックマネージャｅｔＭ１、ｅＴＭ３は、受信されたデータセルをそのバッファＢに格納する。次いで、格納されたデータセルがバッファＢから読み出され、データパケットに再構築され、データパケットが発信回線ＯＬ１、ＯＬ３を介して送信される。あるいは、データセルがまずデータパケットに再構築され、データパケットがバッファＢに格納され、次いでデータパケットがバッファから読み出され、次いで送信される。

この例では、高優先順位トラフィックフローが図１の両方の交換マトリックスＳＡ、ＳＢによって交換されるデータ転送速度は、高優先順位トラフィックフローが分割されずにコピーされ、交換のために両方のマトリックスＳＡ、ＳＢに転送される場合に達成されるデータ転送速度の２倍である。この例では、低優先順位トラフィックフローについても同じことが成り立つ。言い換えれば、トラフィックフローのデータセルがスイッチＳＡ、ＳＢの間で入口ファブリックｉＦＡ１、ｉＦＡ２によって分割されず、入口ファブリックｉＦＡ１、ｉＦＡ２がデータトラフィックの１＋１ ＥＰＳを達成するために各データセルのコピーを両方のマトリックスに送る場合、データトラフィックを交換するデータ転送速度は、前述のように交換のために両方のマトリックスＳＡ、ＳＢを使用するときに達成されるデータ転送速度の半分に過ぎない。したがって、トラフィックフローの分割を適用する、提案される構成は、データパケットバーストの場合に入口ポートＩＰ１、ＩＰ３でデータパケットをドロップしなければならない危険を低減する。各入口ポートＩＰ１、ＩＰ２、ＩＰ３は、データセルをバッファリングする入口バッファを提供するので、トラフィックフローの分割を適用する、提案される構成は、入口ポートＩＰ１、ＩＰ３での入口バッファ輻輳の危険を低減する。

言い換えれば、高優先順位または低優先順位トラフィックフローのセルを分割することによって可能となるマトリックス加速は、入力ポートＩＰ１、ＩＰ２、ＩＰ３からセルをより高速に除去し、したがってそうしたポートでのバッファリングが必要となる確率、ならびにバッファリングされるセルの最大数に依存する待ち時間を低減し、極端なケースでは、バッファ容量を克服するためのＩＰ１、ＩＰ２、およびＩＰ３でのドロップの確率を低減する。

さらに、提案される構成では、スイッチＳＡで同一のデータ転送速度を達成するために単一の出力インターフェースＯＩＢ１で読み出さなければならないデータセルは、４つのデータセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４ではなく、２つのデータセルＣＨ１、ＣＨ２だけであるので、データセルが単一の出力インターフェースに対して交換されるデータ転送速度が、出力インターフェースでデータセルが読み出されるデータ転送速度を超える危険が低減される。このことにより、データパケット損失および入口バッファ輻輳の危険も低減される。

図２に、提案されるネットワーク要素ＮＥの第１の構成状態を示す。交換マトリックスＳＡは故障にさらされており、したがって交換のために使用することができない。交換マトリックスＳＢは、故障なしに機能している。

制御システムＣＴＲＬは、スイッチＳＡの故障を検出する。制御は、例えば、出口ファブリックアクセスｅＦＡ１、ｅＦＡ３で受信されるデータセルの内容を解析することによってそのように行う。データセルの交換の前にデータセルの内容がリードソロモン符号（ＲＳＣ）によって入口ファブリックアクセスｉＦＡ１、ｉＦＡ２で符号化される場合、制御システムＣＴＲＬは、ＲＳＣを使用して交換後データセルの内容を復号化し、したがって交換後データセルの誤り率を求めることができる。

言い換えれば、下層プロトコルでのデータセルまたはそのマッピングが適切な冗長性によって保護される場合、制御システムＣＴＲＬは、その完全性をチェックすることができ、したがって交換後データセルの誤り率を求めることができる。例えば、リードソロモン符号（ＲＳＣ）の形態の冗長性を追加することにより、ＦＡとマトリックスとの間のバックパネルリンクの内容を保護することができる：第１のＲＳＣがｉＦＡから追加され、マトリックスの入口でデータ完全性がチェックされ（恐らくは訂正が実施される）、マトリックスの出口で第２のＲＳＣが追加され、ｅＦＡでチェックされる（恐らくは訂正が実施される）。

求めた交換後セルの誤り率に応じて、制御システムＣＴＲＬは、スイッチＳＡに故障が存在すると判断する。スイッチＳＡの故障の検出時に、制御システムＣＴＲＬは、入口ファブリックアクセスｉＦＡ１、ｉＦＡ３および出口ファブリックアクセスｅＦＡ１、ｅＦＡ３を再構成する。入口ファブリックアクセスｉＦＡ１は、高優先順位トラフィックフローを分割せず、高優先順位トラフィックフローのすべてのデータセルＣＨ１、…、ＣＨ４を残存するスイッチＳＢに転送するように構成される。これにより、高優先順位トラフィックフローに関する１：１装置保護スイッチが達成される。入口ファブリックアクセスｉＦＡ３は、低優先順位トラフィックを分割せず、低優先順位トラフィックフローのすべてのデータセルＣＬ１、…、ＣＬ４を残存するスイッチＳＢに転送するように構成される。これにより、低優先順位トラフィックフローに関する１：１装置保護スイッチが達成される。

高優先順位トラフィックフローでは、ネットワークプロバイダによって、コミットされたデータ転送速度が保証される。コミットされたデータ転送速度は、最大でも、単一のマトリックスＳＢがその入力インターフェースからその出力インターフェースにトラフィックフローを交換することのできるデータ転送速度でよい。

実際には、すべてのフローのコミットされたデータ転送速度部分の和は、単一のマトリックス能力以下に選択されることが好ましい。ネットワークでは、このことは、トラフィックエンジニアリングによって保証される：ネットワーク境界では、トラフィックフローが規制され、コミットされた過剰な情報転送速度に関してその構成要素が制限される。次いで、ネットワークおよびネットワークのノードを介するフローの転送が、ノードに進入するコミットされた転送速度の和が単一のマトリックスの能力以下となるように管理プレーンまたは制御プレーンによって設計される。低優先順位は概括的には、現在利用可能な転送能力に従って動的にコミットおよび転送されない過剰な情報転送速度のみを有する。

制御システムは、前記高優先順位トラフィックフローが前記コミットされたデータ転送速度で交換され、前記低優先順位トラフィックフローが前記高優先順位トラフィックフローをブロックすることなくベストエフォートで交換されるように、入口ファブリックアクセスｉＦＡ１、ｉＦＡ３、出口ファブリックアクセスｅＦＡ１、ｅＦＡ３、および交換マトリックスＳＡ、ＳＢを構成する。制御システムは、入口トラフィックマネージャｉＴＭ１、ｉＴＭ３から受信した要求ＲＥＱから、入力インターフェースから出力インターフェースに交換されるセルの量を求め、出口トラフィックマネージャｅＴＭ１、ｅＴＭ３から受信した事前許可ＰＧＲから、出力インターフェースが受信することのできるデータセルの量を求めることにより、そのように行う。次いで、制御システムＣＴＬＲＬは、入口トラフィックマネージャｉＴＭ１、ｉＴＭ３にそのような許可ＧＲＴをシグナリングし、その結果、コミットされたデータ転送速度で高優先順位トラフィックフローのデータセルが転送され、交換され、高優先順位トラフィックフローのデータセルが低優先順位トラフィックフローのデータセルによってブロックされないようなデータ転送速度で高優先順位トラフィックフローのデータセルが転送され、交換される。

言い換えれば、低優先順位フローは、単一のマトリックスの能力の残りのコミットされていない部分を使用することができる。

システムを３つのキューで実装することもできる。そのような場合、高優先順位は、いわゆる許可トラフィック（コミットされた転送速度）を含み、中優先順位キューはいわゆる規制フロー（コミットされた転送速度と過剰な情報転送速度の和）を含み、低優先順位キューはベストエフォート（過剰な情報転送速度）を含むことになる。システムはまた、他の組合せならびに階層スケジューリングもサポートする。

各パケットが搬送しているタグによって高優先順位、中優先順位、および低優先順位キューが認識される。このタグは技術ごとに異なるが、原理は常に同じである：タグといわゆるホップ単位動作（ＰＨＢ）との間のマッピングが定義され、このＰＨＢは、キュー（例えば高優先順位、低優先順位など）およびサービス規律（例えば、優先順位スケジューリング、ラウンドロビンなど）を指定する。一般性を損なうことなく、イーサネット（登録商標）フレームの場合のタグを、ＶＬＡＮタグとＰＲＩＯビットを合わせたもので構成することができる。Ｅ−ＬＳＰ転送モード（Ｅ−ＬＳＰ：ＥＸＰ Ｌａｂｅｌ Ｓｗｉｔｃｈｉｎｇ Ｐａｔｈ）でのＭＰＬＳの場合、タグは、ＭＰＬＳパケットのいわゆるＥＸＰビットでよい。ＭＰＬＳ Ｌ−ＬＳＰ転送モード（Ｌａｂｅｌ ｉｎｆｅｒｒｅｄ Ｌａｂｅｌ Ｓｗｉｔｃｈｉｎｇ Ｐａｔｈ）の場合、タグはＭＰＬＳラベルである。次いで、管理プレーンまたは制御プレーンにより、タグとＰＨＢとの間の関連付けが実現され、これが、入力トラフィックが置かれる入口キューを指定する。一般性を損なうことなく、許可されるトラフィックによって一定のコミットされた転送速度で構成される高優先順位トラフィック、およびベストエフォートによって一定の過剰な情報転送速度で構成される低優先順位トラフィックを有する２つのキューの場合の動作原理が与えられ、実際には、ベストエフォートは、コミットされた転送速度を有さず、ＣＩＲ＝０および何らかのＥＩＲを有する規制トラフィックの特殊ケースとして扱うことができる。

高優先順位トラフィックを交換することに関する保証データ転送速度が維持され、そのことは、第１のスイッチの故障の場合に、高優先順位トラフィックに関する入口ポートでのデータ損失またはバッファ輻輳の危険が増大しないことを意味する。別の利点は、低優先順位を依然としてベストエフォートで交換および送信することができることである。さらに、第１のスイッチの故障により、故障のない場合のデータ転送速度よりも低いデータ転送速度で低優先順位トラフィックフローを交換することになる場合、ネットワークレベルで低優先順位トラフィックフローに関するこのデータ転送速度の量についての経路復元を開始することにより、低優先順位トラフィックフローのデータ転送速度が低下する量を復元することができる。次いで、データ通信システムを介してネットワークの他のネットワーク要素に適切な信号を送ることにより、この経路復元が制御システムによって開始される。

図３に、ネットワーク要素の第２の構成状態を示す。交換マトリックスＳＡ、ＳＢはどちらも故障なしに機能している。

入口ファブリックアクセスｉＦＡ１は、高優先順位トラフィックのデータセルＣＨ１、ＣＨ２を複製し、各データセルのコピーを第１のスイッチＳＡおよび第２のスイッチＳＢに送る。したがって、スイッチＳＡ、ＳＢはそれぞれ、同一の高優先順位トラフィックフローを交換する。

入口ファブリックアクセスｉＦＡ３は、低優先順位トラフィックデータセルＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４の小部分ＣＬ１、ＣＬ２を第１の交換マトリックスＳＡに転送し、データセルＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４の別の小部分ＣＬ３、ＣＬ４を第２の交換マトリックスＳＢに転送することにより、低優先順位トラフィックＬＰＴを分割する。したがって、低優先順位トラフィックフローのデータセルが、交換のためにスイッチＳＡ、ＳＢの間で分割される。

図３のスイッチＳＡ、ＳＢの構成は、図１について先に説明したのと同一である。

出口ファブリックアクセスｅＦＡ１は、スイッチＳＡ、ＳＢのうちの一方のみの出力インターフェースからデータセルＣＨ１、ＣＨ２を読み出す。出口ファブリックアクセスｅＦＡ３は、両方のスイッチＳＡ、ＳＢの出力インターフェースからデータセルＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４を読み出す。

この構成では、２つのスイッチＳＡ、ＳＢのそれぞれが、高優先順位トラフィックフローの各データセルのコピーを交換するので、第１のスイッチＳＡの故障の場合に高優先順位トラフィックフローについて１＋１装置保護交換が可能である。

さらに、低優先順位トラフィックフローのデータセルＣＬ１、ＣＬ２、ＣＬ３、ＣＬ４が入口ファブリックアクセスｉＦＡ３によってスイッチＳＡ、ＳＢ間で分割されない場合、低優先順位トラフィックフローが両方の交換マトリックスＳＡ、ＳＢによって交換されるデータ転送速度は、データ転送速度の２倍である。したがって、提案される構成は、入口ポートＩＰ３でのデータ損失または入口バッファ輻輳の危険を低減する。

図４に、提案されるネットワーク要素ＮＥの第２の構成状態を示す。交換マトリックスＳＡは故障にさらされており、したがって交換のために使用することができない。交換マトリックスＳＢは、故障なしに機能している。

制御システムＣＴＲＬは、前述のようにスイッチＳＡの故障を検出する。スイッチＳＡの故障の検出時に、制御システムＣＴＲＬは、入口ファブリックアクセスｉＦＡ３および出口ファブリックアクセスｅＦＡ１、ｅＦＡ３を再構成する。入口ファブリックアクセスｉＦＡ１の構成は不変に保たれる。入口ファブリックアクセスｉＦＡ３は、低優先順位トラフィックフローを分割しないように構成されるが、低優先順位トラフィックフローのすべてのデータセルＣＬ１、…、ＣＬ４を残存するスイッチＳＢに転送するように構成される。出口ファブリックアクセスｅＦＡ１、ｅＦＡ３は、残存するスイッチＳＢの出力インターフェースのみからデータセルを読み出すように構成される。これにより、低優先順位トラフィックに関する１：１装置保護スイッチが達成される。さらに、高優先順位トラフィックに関する１＋１装置保護スイッチが達成される。

故障の場合の第１の構成状態に関して先に説明したように、ネットワークプロバイダにより、コミットされたデータ転送速度が高優先順位トラフィックフローで保証される。制御システムは、前記高優先順位トラフィックフローが前記コミットされたデータ転送速度で交換され、前記低優先順位トラフィックフローが前記高優先順位トラフィックフローをブロックすることなくベストエフォートで交換されるように、入口ファブリックアクセスｉＦＡ１、ｉＦＡ３、出口ファブリックアクセスｅＦＡ１、ｅＦＡ３、および交換マトリックスＳＡ、ＳＢを構成する。

故障の場合に、高優先順位トラフィックフローを交換することに関する保証データ転送速度が維持され、そのことは、第１のスイッチの故障の場合に、高優先順位トラフィックフローに関する入口ポートでのデータ損失またはバッファ輻輳の危険が増大しないことを意味する。別の利点は、低優先順位を依然としてベストエフォートで交換および送信することができることである。

制御システムは、高優先順位および低優先順位トラフィックフローについて１＋１装置保護スイッチが達成されるようにネットワーク要素の入口ポートおよび出口ポートを構成することもできることを理解されたい。この場合、入口ファブリックアクセスおよび出口ファブリックアクセスは、低優先順位トラフィックフローについて図３および４を参照しながら先に説明したように両方のパケットトラフィックフローのデータセルが扱われるように構成される。

提案されるネットワーク要素は、データパケットバーストの場合にデータ損失または入口バッファ輻輳を回避するためにネットワーク要素でのパケットデータトラフィックの１＋１ ＥＰＳ、１：１ ＥＰＳ、および高速交換の目的の間で異なる妥協を可能にすることにより、異なる優先順位の異なるパケットデータトラフィックフローの柔軟な交換を可能にする。

どのデータトラフィックが高優先順位を有し、どのデータトラフィックが低優先順位を有するかという情報が、ネットワーク要素で知られていなければならない。この情報は、ソースノードで高優先順位データパケットに第１のＶＬＡＮタグを追加し、低優先順位データパケットに第２のＶＬＡＮタグを追加し、データトラフィックの一定の優先順位に対するＶＬＡＮタグの関連付けについてのネットワーク要素情報を制御システムに提供することによって提供することができる。この関連付けの情報は、ネットワークマネージャにより、ネットワーク要素に送られるデータパケットの形態で制御システムに提供することができる。次いで、入口トラフィックマネージャはデータパケットを解析し、制御インターフェースを介して制御システムに情報を送る。あるいは、関連付けの情報を、ネットワークマネージャによってデータ通信ネットワークを介して制御システムに提供することができる。

制御システムは、制御ソフトウェアによってソフトウェア駆動される、特定用途向け集積回路（ＡＳＩＣ）やフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などの処理デバイスである。制御ソフトウェアは、交換マトリックス、入口ファブリックアクセス、および出口ファブリックアクセスを制御するために制御インターフェースを介して送ることのできる制御コマンドを含む。制御ソフトウェアは、出口ファブリックアクセスからデータセルを読み取り、入口トラフィックマネージャから命令および／または要求を受信する。好ましくは、制御システムは、いくつかのモジュラサブシステムから構成される。

入口ポートおよび出口ポートはラインカード上に設けられ、単一のラインカード上に複数のポートを設けることができる。ネットワーク要素の異なるデバイスが、バックプレーン接続によって接続されることが好ましい。

提案されるデバイスの利点を理解するために、以下の側面を考慮に入れることができる。既に先に触れたように、データパケットは一定のサイズに固定されず、可変サイズであり、一定の頻度ではなく、ランダムにノードに到着する。したがって、データ転送速度ネットワークノードは一定ではなく、データパケットのバーストが生じることがある。セルスイッチにより、交換のためにデータパケットをデータセルにセグメント化することによってデータパケットを交換することができる。

提案される解決策によって解決される技術的問題を示すために、バッファリングなしのスイッチの単純なモデルを導入することができる。スイッチが、Ｎ×Ｎスイッチと呼ばれるＮ個の入力ポートおよびＮ個の出力ポートを備える場合、各スイッチポートは同一の能力を有することができる。この能力は、様々な単位の転送速度、例えばビット／秒またはセル／時間単位として表現することができる。時間単位は、秒もしくは秒の端数でよく、またはタイムスロットと呼ばれる一定の時間間隔の持続時間でもよく、タイムスロットはセルの最小到着間時間である。

パケットフローは、可変とすることのできる到着間時間を有することを特徴とする。さらに、異なるパケットフローは非同期でよい。異なる非同期入力フローがスイッチの同一の出力ポートに到達したとき、入力フローが固定到着間時間を有する場合であっても、バーストがこの出力ポートで生成される可能性がある。それらが相互に非同期であるので、このことが生じる。入力フローがバースト性である（固定到着間時間を有さない）場合、状況はさらに悪化する可能性がある。

スイッチの出力ポートで生成される瞬間バーストは、スイッチが処理することのできないものであることがあり、その場合、スイッチはセルを廃棄することがある。例えば、各入力の最大転送速度がタイムスロット当たり１セルであり、各出口でタイムスロット当たり１セルを転送することができるようにスイッチが構築されるＮ×Ｎスイッチを考慮する。そのような場合、異なる入力の２つのセルが同一のタイムスロット中に同一の出力に到達したい場合、これによりセルの一方が失われる。しかし、スイッチが、例えばタイムスロットで２つのセルを同一の出力ポートに転送することができる場合、損失は生じない。ハードウェアレベルでより多くの転送リソース（スイッチ）を有することが有利であることは明らかである。

定量的な説明を与えるために、交換マトリックスおよび出力の加速の概念を導入することが必要である。スイッチの加速の正式な定義は以下の通りである：加速Ｓを有するスイッチは、各入力から最大Ｓ個のパケットを除去し、タイムスロット内で各出力に最大Ｓ個のパケットを配信することができ、同様に、出力ポートがタイムスロット内でＳｏ個の入力からＳｏ個のセルを同時に受信することができるとき、出力ポートは加速Ｓｏを有する。

輻輳中にセルを解放することを回避するために、スイッチはバッファを備える。スイッチがバッファを備える方式は、いわゆるスイッチバッファリング方策を定義する。様々なバッファリング方策が提案され、実装されている：入力バッファリング、出力バッファリング、および内部スイッチバッファリング。

本文では、以下の命名規約が採用される：入力バッファポートは、回線からトラフィックを受信する、可能な入力バッファのポートであり、スイッチ入力ポートは、入力バッファからトラフィックを受信するスイッチのポートであり、スイッチ出力ポートは、可能な出力バッファにトラフィックを出力するスイッチのポートであり、出力バッファポートは、回線にトラフィックを出力する出力バッファのポートである。

こうした方式が略述されている参考文献は、「Ｇｉｇａｂｉｔ Ｎｅｔｗｏｒｋｉｎｇ， Ｃｒａｉｇ Ｐａｒｔｒｉｄｇｅ， ｐｕｂｌｉｓｈｅｄ ｂｙ Ａｄｄｉｓｏｎ−Ｗｅｓｌｅｙ， １０／３０／１９９３、５．１章から５．４章」という書籍である。入力バッファリングでは、その正面に入力バッファを備えるスイッチ入口ポートが、バッファリングされないスイッチ出力ポートに、出力ポートが空いているときにのみセルを送ることができる。入力バッファリングがいわゆる「ラインブロッキングの先頭」の対象であることを技術文献で見い出すことができ、これは、入口キューで待機中であり、ある出力ポートに宛てられ、この出力ポートが空きとなるのを待機するセルが、その後ろにあり他の空き出力ポートに宛てられる他のセルをブロックできることを意味する。これは、長い待ち時間および低い利用率につながる入力キューイングの主な弱点である。入力バッファリングで、最悪の場合の利用率が例えば全容量の５６．８％であることを見い出すことができる。一方、入力バッファリングは加速を必要とせず、より厳密には加速１を必要とする。

出力キューイングは有利な技法である：すべてのスイッチ出力ポートがバッファリングされ、このことは、ポートの後ろにバッファを有することを意味し、スイッチは、タイムスロット中に同一のスイッチ出力ポートに一度に複数のセルを送ることができなければならない。Ｎ×Ｎスイッチでのブロッキングまたは損失を回避するために、必要な加速はＮである。各入力の最大転送速度が１セル／タイムスロットである場合、Ｎ個の入力ポートのすべてが、ブロッキングまたは損失を引き起こすことなく同一のスイッチ出力ポートに同時にセルを送ることができる。出力バッファを回線から転送速度Ｎで読み取ることができず、転送速度１でしか読み取ることができない。したがって、出力バッファは、同一のタイムスロット中に送信することのできないＮ−１個のセルを格納する。出力回線での伝送のデータ転送速度よりも低いデータ転送速度でデータパケットが受信される、後の時点で、バッファから読み出し、送信することにより、出力バッファで格納されたデータセル量を削減することができる。ブロッキングを回避する必要のある、加速Ｎを有する出力バッファ付きスイッチでは、マトリックス出力ポートから出力バッファに転送速度Ｎで書き込み、出力回線から転送速度１で読み取らなければならない。

出力バッファリングが、利用率およびセルの待ち時間の両方に関して入力バッファリングよりも良好な性能を有することを実証することができる（参考文献を参照）。必然的に、これには、より高い加速という代償が伴う。実際には、出力バッファリングは、コストのために加速Ｎに決して到達しない実際の実現に際しては理想的なアーキテクチャである。概括的には、得られる加速はＮ未満である。理論的には、加速はＮ未満である場合、入口バッファを利用してドロッピングを回避することもできるが、これには、マトリックス利用率の低下と待ち時間の増大という代償が伴う。逆に、加速がＮ以上である場合、入口バッファは役立たない。

この側面をより深く理解するために、出力キューを備える、Ｎよりも小さい加速Ｍを有するＮ×Ｎスイッチを再び考慮することができる。異なる入力バッファポートからのＮ個のセルを同一のスイッチ出力ポートに転送しなければならない場合、結果は、Ｎ−Ｍ個のセルが入力バッファに格納され、後で送信される。ブロッキングまたは損失は回避されるが、これには、待ち時間の増大と、利用率の低下という代償が伴う。結論として、入力バッファは、出力バッファと組み合わせたとき、待ち時間および利用率に関して性能が低下するという代償を払って、積極性の低い加速を可能にする。

こうした方式の多くの変形形態が提案されてきた：入口ポートと出口ポートの両方がバッファリングされるスイッチ、入口キューを入口加速を必要とする各出力ポート専用にすることによってラインブロッキングの先頭が解決される仮想出力キューイングスイッチ。こうしたすべての場合に、加速は、待ち時間を短縮し、利用率を増加させるために有益であり、技術文献では、理想的な出力キューイングスイッチが、より複雑なバッファリングの性能を測定し、コストの理由で理想的な出力バッファ付きシステムのうちの１つよりも小さい加速で実現しなければならない方式を制御するための基準として想定される。

先に略述したように、図１は、故障のない場合の、提案されるネットワーク要素の第１の構成状態の概略図を示す。別の実施形態として、図６に、故障のない場合の、提案されるネットワーク要素の別の第１の構成状態の概略図を示す。

図６に、図１に関して先に説明したすべての要素を有するネットワーク要素ＮＥ’を示す。さらに、図１で説明される要素に加えて、ネットワーク要素ＮＥ’は、入口ポートＩＰ１で、それぞれの入口サブポートＩＬ１．１およびＩＬ１．２を含んでおり、それを介して、それぞれの入口フローを受信することができる。さらに、入口ポートＩＰ３は、それぞれの入口サブポートＩＬ３．１およびＩＬ３．２を含み、それを介して、それぞれの入口フローを受信することができる。ネットワーク要素ＮＥ’は、出口ポートＥＰ１で、それぞれの出口サブポートＯＬ１．１およびＯＬ１．２を含み、それを介して、それぞれの出口フローを送信することができる。さらに、出口ポートＥＰ３は、それぞれの出口サブポートＯＬ３．１．およびＯＬ３．２を含み、それを介して、それぞれの出口フローを送信することができる。さらに、出口ポートＥＰ４は、それぞれの出口サブポートＯＬ４．１．およびＯＬ４．２を含み、それを介して、それぞれの出口フローを送信することができる。

図１に示される第１の構成では、データセルＣＨ１およびＣＨ２が、入口ファブリックアクセスｉＦＡ１によって第１の交換マトリックスＳＡの入力インターフェースＩＩＡ１に転送される。これとは対照的に、図６に示されるように、データセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４のインデックスが、トラフィックフローを形成する、こうしたデータセルの順序を示すと仮定して、高優先順位トラフィックフローの分割がより先進的に実施される。

入口ポートＩＰ１で、高優先順位トラフィックフローのデータパケットが、トラフィックマネージャｉＴＭ１により、高優先順位トラフィックＨＰＴのデータを搬送するデータセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４にセグメント化される。入口ファブリックアクセスｉＦＡ１は、高優先順位トラフィックデータセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４の小部分ＣＨ１、ＣＨ３を第１の交換マトリックスＳＡの入力インターフェースＩＩＡ１に転送し、データセルＣＨ１、ＣＨ２、ＣＨ３、ＣＨ４の別の小部分ＣＨ２、ＣＨ４を第２の交換マトリックスＳＢの入力インターフェースＩＩＢ１に転送することにより、高優先順位トラフィックＨＰＴを分割する。したがって、高優先順位トラフィックフローが、交換のためにスイッチＳＡ、ＳＢの間で分割される。

分割は、２つの小部分に分割される単一のフローレベルで行われる。さらに、分割操作は、以下を特徴とする：１）決定性である、２）同期式である。

決定性であることは、入口フローが与えられると、各マトリックス内のフローの各小部分の量および時間位置が、所与の分割規則に従ってあらかじめ決定されることを示唆する。同期式であることは、同一のフローの２つの小部分がマトリックス同期信号に時間的に位置合せされることを意味する。この最も重要な結果は、出口で、小部分が再結合され入力フローが再構築されるとき、これをリオーダなしに行うことができ、これは複雑さ、待ち時間、コスト、および電力に関して大きな利点であることであり、実際に、順序が乱れた項目（チャンク、フレーム、セル、またはどんなものも）をリオーダすることは、リソースをバッファリングすることを必要とする。さらに、本発明から厳密に要求されないとしても、本出願人の技術では、チャンクと呼ばれるセルのフラグメントが交換され、したがって待ち時間がさらに短縮される。

この例では、決定性規則は、セルＣＨ１が第１のマトリックスＳＡに転送され、次の続くセルＣＨ２が第２のマトリックスＳＢに転送されることである。さらに、２つのセルＣＨ１およびＣＨ２が入口ファブリックアクセスｉＦＡ１によって同時にマトリックスＳＡおよびＳＢに転送されるので、分割は同期式である。出口ファブリックアクセスｅＦＡ１で、こうした２つのセルＣＨ１およびＣＨ２は同時に到着し、決定性規則は、セルが交換されたマトリックスによってこうしたセルの順序を決定するので、出口ファブリックアクセスｅＦＡ１は、こうしたセルＣＨ１およびＣＨ２をどの順序で組み合わせなければならないかを暗黙的に知っている。同様の考察が、後の時間インスタンスでのセルＣＨ３およびＣＨ４について当てはまる。

フローＨＰＴの分割が入口ファブリックアクセスｉＦＡ１によってセルＣＨ１、ＣＨ２、ＣＨ３、およびＣＨ４として実施されるのと同様に、フローＬＰＴの分割が、入口ファブリックアクセスｉＦＡ３によってセルＣＬ１、ＣＬ２、ＣＬ３、およびＣＬ４として実施される。

図６は、故障のない場合の、提案されるネットワーク要素の別の第１の構成状態の概略図を示す。図７は、故障の場合の、提案されるネットワーク要素の別の第１の構成状態を示す。図７に示されるように、入口ファブリックアクセスｉＦＡ１は、データセルＣＨ１、ＣＨ２、ＣＨ３、およびＣＨ４を、こうしたデータセルの順序でマトリックスＳＢに転送する。さらに、入口ファブリックアクセスｉＦＡ３は、データセルＣＬ１、ＣＬ２、ＣＬ３、およびＣＬ４を、こうしたデータセルの順序でマトリックスＳＢに転送する。

図８に、故障のない場合の、提案されるネットワーク要素ＮＥ’’の別の第２の構成状態の概略図を示す。ネットワーク要素ＮＥ’’の要素は、概括的には図６に示される要素と同一である。図８に示されるこの別の第２の構成状態では、フローの分割が決定性かつ同期式である。この例では、セルＣＨ１が、入口ファブリックアクセスｉＦＡ１によって第１のマトリックスＳＡおよび第２のマトリックスＳＢに転送される。次の時間インスタンスで、セルＣＨ２が、入口ファブリックアクセスｉＦＡ１によって第１のマトリックスＳＡおよび第２のマトリックスＳＢに転送される。この例では、決定性規則は、セルＣＬ１が入口ファブリックアクセスｉＦＡ３によって第１のマトリックスＳＡに転送され、次に続くセルＣＬ２が第２のマトリックスＳＢに転送されることである。さらに、２つのセルＣＬ１およびＣＬ２が入口ファブリックアクセスｉＦＡ３によって同じ時間インスタンスでマトリックスＳＡおよびＳＢに転送されるので、分割は同期式である。出口ファブリックアクセスｅＦＡ３で、こうした２つのセルＣＬ１およびＣＬ２は同時に到着し、決定性規則は、セルが交換されたマトリックスによってこうしたセルの順序を決定するので、出口ファブリックアクセスｅＦＡ３は、こうしたセルＣＬ１およびＣＬ２をどの順序で組み合わせなければならないかを暗黙的に知っている。同一の考察が、後の時間インスタンスでのセルＣＬ３およびＣＬ４について当てはまる。

図９に、故障の場合の、提案されるネットワーク要素ＮＥ’’の別の第２の構成状態を示す。図９に示されるように、入口ファブリックアクセスｉＦＡ１は、データセルＣＨ１、ＣＨ２を、こうしたデータセルの順序でマトリックスＳＢに転送する。さらに、入口ファブリックアクセスｉＦＡ３は、データセルＣＬ１、ＣＬ２、ＣＬ３、およびＣＬ４を、こうしたデータセルの順序でマトリックスＳＢに転送する。

Claims (10)

1. デジタル伝送ネットワーク用のネットワーク要素であって、
   時分割多重トラフィックフローを受信し、前記時分割多重トラフィックフローを搬送するデータセルに前記時分割多重トラフィックフローをセグメント化するようになされた、少なくとも１つの時分割多重入口ポート（ＩＰ４）、および
   パケットトラフィックフローを受信し、前記パケットトラフィックフローを搬送するデータセル（ＣＨ１、…、ＣＬ４）に前記パケットトラフィックフローをセグメント化するようになされている、少なくとも１つのパケットトラフィック入口ポート（ＩＰ１、…、ＩＰ３）
   を含むいくつかの入口ポート（ＩＰ１、…、ＩＰ４）と、
   前記パケット入口ポートのうちの１つまたは複数から受信したデータセル、および／または前記パケット入口ポートのうちの１つまたは複数から受信した前記データセルから再構築されるデータパケットを格納するようになされたバッファ（Ｂ）を備える、少なくとも１つのパケット出口ポート（ＥＰ１、…、ＥＰ３）
   を含むいくつかの出口ポート（ＥＰ１、…、ＥＰ４）と、
   第１（ＳＡ）および第２（ＳＢ）の交換マトリックスであって、各交換マトリックス（ＳＡ、ＳＢ）が、
   前記入口ポート（ＩＰ１、…、ＩＰ４）のいずれかからのデータセル（ＣＨ１、…、ＣＬ４）を前記出口ポート（ＥＰ１、…、ＥＰ４）のいずれかに交換するようになされている、
   第１（ＳＡ）および第２（ＳＢ）の交換マトリックスと、
   前記入口ポート（ＩＩＡ１、…、ＩＩＢ４）、前記出口ポート（ＥＰ１、…、ＥＰ３）、および前記交換マトリックス（ＳＡ、ＳＢ）の構成を制御する制御システム（ＣＴＲＬ）と
   を備え、
   前記制御システム（ＣＴＲＬ）が、
   前記時分割多重トラフィックフローを搬送する前記データセルを複製し、前記第１の交換マトリックス（ＳＡ）および前記第２（ＳＢ）の交換マトリックスに転送するように前記時分割多重入口ポート（ＩＰ４）を構成するようになされ、
   前記パケットトラフィックフローを搬送する前記データセルの第１の小部分を前記第１の交換マトリックス（ＳＡ）に転送し、前記パケットトラフィックフローを搬送する前記データセルの第２の小部分を前記第２の交換マトリックス（ＳＢ）に転送することにより、前記パケットトラフィックフローを分割するように前記パケットトラフィック入口ポート（ＩＰ１、ＩＰ３）を構成するようになされている、
   ネットワーク要素。
2. 前記制御システム（ＣＴＲＬ）が、前記第１および第２の交換マトリックス（ＳＡ、ＳＢ）の一方（ＳＡ）の故障の場合に、前記パケットトラフィックフローを搬送する前記データセルを前記第１および第２の交換マトリックス（ＳＡ、ＳＢ）の他方（ＳＢ）に転送するように前記パケットトラフィック入口ポート（ＩＰ１、ＩＰ３）を再構成するようになされている、
   請求項１に記載のネットワーク要素。
3. 前記制御システム（ＣＴＲＬ）が、複数のパケットトラフィックフローを受信して、
   少なくとも１つのパケットトラフィックフロー（ＨＰＴ）の第１の小部分を搬送するデータセルの第１の小部分（ＣＨ１、ＣＨ２）を前記第１の交換マトリックス（ＳＡ）に転送し、前記少なくとも１つのパケットトラフィックフロー（ＨＰＴ）を搬送するデータセルの第２の小部分（ＣＨ３、ＣＨ４）を前記第２の交換マトリックス（ＳＢ）に転送することにより、前記パケットトラフィックフローのうちの少なくとも１つを分割し、
   前記パケットトラフィックフローの別のパケットトラフィックフロー（ＬＰＴ）を搬送するデータセルを複製し、前記第１の交換マトリックス（ＳＡ）および前記第２（ＳＢ）の交換マトリックスに転送する
   ように前記パケット入口ポート（ＩＰ１、…、ＩＰ３）のうちの１つまたは複数を構成するようになされている、請求項１または２に記載のネットワーク要素。
4. 分割される前記少なくとも１つのパケットトラフィックフローが、前記パケットトラフィックフローの前記別のパケットトラフィックフローよりも低い優先順位を有する、請求項３に記載のネットワーク要素。
5. 前記制御システム（ＣＴＲＬ）が、事前定義されたデータ転送速度で前記パケットトラフィックフローのうちの少なくとも１つを交換するように前記パケットトラフィック入口ポート（ＩＰ１、ＩＰ３）および前記交換マトリックスを構成するようになされている、
   請求項３または４に記載の方法。
6. デジタル伝送ネットワークのネットワーク要素を通じてトラフィックフローを交換する方法であって、
   時分割多重トラフィックフローを受信し、前記時分割多重トラフィックフローを搬送するデータセルに前記時分割多重トラフィックフローをセグメント化することと、
   パケットトラフィックフローを受信し、前記パケットトラフィックフローを搬送するデータセル（ＣＨ１、…、ＣＬ４）に前記パケットトラフィックフローをセグメント化することと、
   いくつかの出口ポート（ＥＰ１、…、ＥＰ４）のうちの１つまたは複数に、データセルを交換する第１の交換マトリックス（ＳＡ）および第２の交換マトリックス（ＳＢ）を提供することと、
   前記出口ポート（ＥＰ１、…、ＥＰ４）のうちの少なくとも１つで、前記パケットトラフィックフローを搬送するデータセル、または前記パケットトラフィックフローを搬送する前記データセルから再構築されるデータパケットをバッファリングすることと
   を含み、
   前記ＴＤＭトラフィックフローを搬送する前記データセルが複製され、前記第１（ＳＡ）の交換マトリックスおよび前記第２（ＳＢ）の交換マトリックスに転送され、
   前記パケットトラフィックフローが、前記パケットトラフィックフローを搬送する前記データセルの第１の小部分を前記第１の交換マトリックス（ＳＡ）に転送し、前記パケットトラフィックフローを搬送する前記データセルの第２の小部分を前記第２の交換マトリックス（ＳＢ）に転送することによって分割される、
   方法。
7. 前記第１および第２の交換マトリックス（ＳＡ、ＳＢ）の一方の故障の場合に、前記パケットトラフィックフローを搬送する前記データセルを前記第１および第２の交換マトリックス（ＳＡ、ＳＢ）の他方に転送することをさらに含む、
   請求項６に記載の方法。
8. 前記少なくとも１つのパケットトラフィックフロー（ＬＰＴ）の第１の小部分を搬送するデータセルの第１の小部分（ＣＬ１、ＣＬ２）を前記第１の交換マトリックス（ＳＡ）に転送し、前記少なくとも１つのパケットトラフィックフロー（ＬＰＴ）を搬送するデータセルの第２の小部分（ＣＬ３、ＣＬ４）を前記第２の交換マトリックス（ＳＢ）に転送することにより、複数の受信したパケットトラフィックフローのうちの少なくとも１つを分割することと、
   前記パケットトラフィックフローの別のパケットトラフィックフロー（ＨＰＴ）を搬送するデータセルを複製し、前記第１の交換マトリックス（ＳＡ）および前記第２の交換マトリックス（ＳＢ）に転送することと
   をさらに含む、請求項６または７に記載の方法。
9. 分割される前記少なくとも１つのパケットトラフィックフローが、前記パケットトラフィックフローの前記別のパケットトラフィックフローよりも低い優先順位を有する、
   請求項８に記載の方法。
10. 事前定義されたデータ転送速度で前記パケットトラフィックフローのうちの前記少なくとも１つを交換することをさらに含む、
    請求項８または９に記載の方法。

Images