JP2013513189A - 仮想化されたシステムにおける中央処理装置電力を制御するためのシステムおよび方法 - Google Patents

仮想化されたシステムにおける中央処理装置電力を制御するためのシステムおよび方法 Download PDF

Info

Publication number
JP2013513189A
JP2013513189A JP2012543259A JP2012543259A JP2013513189A JP 2013513189 A JP2013513189 A JP 2013513189A JP 2012543259 A JP2012543259 A JP 2012543259A JP 2012543259 A JP2012543259 A JP 2012543259A JP 2013513189 A JP2013513189 A JP 2013513189A
Authority
JP
Japan
Prior art keywords
tasks
threads
parallelism
condition
equal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012543259A
Other languages
English (en)
Other versions
JP5472886B2 (ja
Inventor
ボフスラフ・ライチリック
アリ・イランリ
ブライアン・ジェー・サルスベリー
サミット・スール
スティーブン・エス・トムソン
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2013513189A publication Critical patent/JP2013513189A/ja
Application granted granted Critical
Publication of JP5472886B2 publication Critical patent/JP5472886B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

マルチコア中央処理装置内の電力を動的に制御する方法が、開示され、複数の仮想コアを実行すること、それらの仮想コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを仮想的に実行すること、および第0の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行することを含む。この方法は、複数の仮想コアの作業負荷における並列性の度合いを受け取ること、およびそれらの仮想コアの作業負荷における並列性の度合いが第1の起動条件と等しいかどうかを判定することをさらに含むことが可能である。

Description

関連出願
本出願は、参照により内容が本明細書に完全に組み込まれている、2009年12月16日に出願した「SYSTEM AND METHOD OF DYNAMICALLY CONTROLLING A PLURALITY OF CORES IN A MULTICORE CENTRAL PROCESSING UNIT」という名称の米国特許仮出願第61/286,960号の優先権を主張するものである。
PCD(ポータブルコンピューティングデバイス)は、いたるところに存在する。これらのデバイスには、セルラ電話機、PDA(携帯情報端末)、ポータブルゲームコンソール、パームトップコンピュータ、およびその他のポータブル電子デバイスが含まれ得る。これらのデバイスの一次機能に加えて、多くのデバイスは、周辺機能を含む。例えば、セルラ電話機は、セルラ電話通話を行う一次機能と、スチルカメラ、ビデオカメラ、GPS(全地球測位システム)ナビゲーション、ウェブブラウジング、電子メールを送受信すること、テキストメッセージを送受信すること、プッシュツートーク能力などの周辺機能とを含み得る。そのようなデバイスの機能が増大するにつれ、そのような機能をサポートするのに要求されるコンピューティング能力または処理能力も増大する。さらに、コンピューティング能力が増大するにつれ、そのコンピューティング能力を提供するプロセッサ、または複数のプロセッサを効果的に管理する、より大きな必要性が存在する。
したがって、必要とされているのは、マルチコアCPU内の電力を制御する改良された方法である。
図において、同様の参照符号は、特に明記しない限り、様々な図面のすべてにわたって同様の部分を指す。
閉じられた位置におけるPCD(ポータブルコンピューティングデバイス)の第1の態様を示す前方平面図である。 開かれた位置におけるPCDの第1の態様を示す前方平面図である。 PCDの第2の態様を示すブロック図である。 処理システムを示すブロック図である。 マルチコアCPU内の電力を動的に制御する方法の第1の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第2の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第3の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第4の態様を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第1の部分を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第2の部分を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第3の部分を示す流れ図である。 マルチコアCPU内の電力を動的に制御する方法の第5の態様の第4の部分を示す流れ図である。 マルチコアCPUを試験する方法を示す流れ図である。
「例示的」という語は、本明細書では、「例、実例、または例示の役割をする」を意味するように使用される。本明細書で「例示的」として説明されるいずれの態様も、必ずしも他の態様より好ましい、または有利であると解釈されるべきではない。
この説明において、「アプリケーション」という用語には、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルが含まれることも可能である。さらに、本明細書で言及される「アプリケーション」には、開かれる必要がある可能性がある文書、またはアクセスされる必要がある他のデータファイルなどの、実行可能でない性質のファイルが含まれることも可能である。
「コンテンツ」という用語には、オブジェクトコード、スクリプト、バイトコード、マークアップ言語ファイル、およびパッチなどの実行可能なコンテンツを有するファイルが含まれることも可能である。さらに、本明細書で言及される「コンテンツ」には、開かれる必要がある可能性がある文書、またはアクセスされる必要がある他のデータファイルなどの、実行可能でない性質のファイルが含まれることも可能である。
この説明において使用される「構成要素」、「データベース」、「モジュール」、「システム」などの用語は、ハードウェア、ファームウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアであるコンピュータ関連のエンティティを指すことを意図している。例えば、構成要素は、プロセッサ上で実行されているプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、および/またはコンピュータであることが可能であるが、以上には限定されない。例として、コンピューティングデバイス上で実行されているアプリケーションとそのコンピューティングデバイスがともに、構成要素であることが可能である。1つまたは複数の構成要素が、プロセス内、および/または実行のスレッド内に存在することが可能であり、さらに構成要素は、1つのコンピュータ上に局在化されること、および/または2つ以上のコンピュータの間に分散されることが可能である。さらに、これらの構成要素は、様々なデータ構造が格納されている様々なコンピュータ可読媒体から実行されることが可能である。これらの構成要素は、1つまたは複数のデータパケットを有する信号に従うなどして、ローカルプロセスおよび/または遠隔プロセスを介して通信することが可能である(例えば、1つの構成要素からのデータが、その信号によってローカルシステムまたは分散システムにおける別の構成要素と対話して、さらに/またはインターネットなどのネットワークを介して他のシステムと対話して)。
図1および図2を最初に参照すると、例示的なPCD(ポータブルコンピューティングデバイス)が示され、全体的に100で表されている。図示されるとおり、PCD100は、筐体102を含むことが可能である。筐体102は、上側筐体部分104と、下側筐体部分106とを含むことが可能である。図1は、上側筐体部分104がディスプレイ108を含む可能性があることを示す。或る特定の態様において、ディスプレイ108は、タッチスクリーンディスプレイであることが可能である。また、上側筐体部分104は、トラックボール入力デバイス110を含むことも可能である。さらに、図1に示されるとおり、上側筐体部分104は、電源オンボタン112と、電源オフボタン114とを含むことが可能である。図1に示されるとおり、PCD100の上側筐体部分104は、複数のインジケータライト116と、スピーカ118とを含むことが可能である。各インジケータライト116は、LED(発光ダイオード)であることが可能である。
或る特定の態様において、図2に示されるとおり、上側筐体部分104は、下側筐体部分106に対して動くことが可能である。具体的には、上側筐体部分104は、下側筐体部分106に対してスライド可能であり得る。図2に示されるとおり、下側筐体部分106は、マルチボタンキーボード120を含むことが可能である。或る特定の態様において、マルチボタンキーボード120は、標準のQWERTYキーボードであることが可能である。マルチボタンキーボード120は、上側筐体部分104が下側筐体部分106に対して動かされると、あらわになることが可能である。図2は、PCD100が、下側筐体部分106上にリセットボタン122を含む可能性があることをさらに示す。
図3を参照すると、PCD(ポータブルコンピューティングデバイス)の例示的な、限定的でない態様が示され、全体的に320で表されている。図示されるとおり、PCD320は、マルチコアCPU324を含むオンチップのシステム322を含む。マルチコアCPU324は、第0のコア325と、第1のコア326と、第Nのコア327とを含むことが可能である。
図3に示されるとおり、ディスプレイコントローラ328およびタッチスクリーンコントローラ330が、マルチコアCPU324に結合される。オンチップのシステム322の外部にあるタッチスクリーンディスプレイ332が、ディスプレイコントローラ328およびタッチスクリーンコントローラ330に結合される。
図3は、ビデオエンコーダ334、例えば、PAL(位相反転線)エンコーダ、SECAM(順次カラーメモリ)エンコーダ、またはNTSC(全米テレビジョン放送方式標準化委員会)エンコーダが、マルチコアCPU324に結合されることをさらに示す。さらに、ビデオ増幅器336が、ビデオエンコーダ334およびタッチスクリーンディスプレイ332に結合される。また、ビデオポート338が、ビデオ増幅器336に結合される。図3に示されるとおり、USB(ユニバーサルシリアルバス)コントローラ340が、マルチコアCPU324に結合される。また、USBポート342が、USBコントローラ340に結合される。また、メモリ344およびSIM(加入者IDモジュール)カード346が、マルチコアCPU324に結合されることも可能である。さらに、図3に示されるとおり、デジタルカメラ348が、マルチコアCPU324に結合されることが可能である。或る例示的な態様において、デジタルカメラ348は、CCD(電荷結合素子)カメラまたはCMOS(相補性金属酸化膜半導体)カメラである。
図3にさらに示されるとおり、ステレオオーディオCODEC350が、マルチコアCPU324に結合されることが可能である。さらに、オーディオ増幅器352が、ステレオオーディオCODEC350に結合されることが可能である。或る例示的な態様において、第1のステレオスピーカ354、および第2のステレオスピーカ356が、オーディオ増幅器352に結合される。図3は、マイクロフォン増幅器358が、ステレオオーディオCODEC350に結合されることも可能であることを示す。さらに、マイクロフォン360が、マイクロフォン増幅器358に結合されることが可能である。或る特定の態様において、FM(周波数変調)ラジオチューナ362が、ステレオオーディオCODEC350に結合されることが可能である。また、FMアンテナ364が、FMラジオチューナ362に結合される。さらに、ステレオヘッドフォン366が、ステレオオーディオCODEC350に結合されることが可能である。
図3は、RF(無線周波数)トランシーバ368がマルチコアCPU324に結合されることが可能であることをさらに示す。RFスイッチ370が、RFトランシーバ368およびRFアンテナ372に結合されることが可能である。図3に示されるとおり、キーパッド374が、マルチコアCPU324に結合されることが可能である。また、マイクロフォンを有するモノラルヘッドセット376が、マルチコアCPU324に結合されることも可能である。さらに、振動デバイス378が、マルチコアCPU324に結合されることが可能である。また、図3は、電源380が、オンチップのシステム322に結合される可能性があることも示す。或る特定の態様において、電源380は、電力を要求するPCD320の様々な構成要素に電力を供給するDC(直流)電源である。さらに、或る特定の態様において、この電源は、充電可能なDCバッテリ、あるいはAC(交流)電源に接続されたAC/DC変圧器から導かれるDC電源である。
図3は、PCD320が、データネットワーク、例えば、ローカルエリアネットワーク、パーソナルエリアネットワーク、または他の任意のネットワークにアクセスするのに使用され得るネットワークカード388を含むことも可能であることをさらに示す。ネットワークカード388は、Bluetooth(登録商標)ネットワークカード、WiFiネットワークカード、PAN(パーソナルエリアネットワーク)カード、PeANUT(パーソナルエリアネットワーク超低電力技術)ネットワークカード、または当技術分野でよく知られている他の任意のネットワークカードであることが可能である。さらに、ネットワークカード388は、チップに組み込まれることが可能であり、すなわち、ネットワークカード388は、チップ内の完全なソリューションであってもよく、別個のネットワークカード388ではなくてもよい。
図3に示されるとおり、タッチスクリーンディスプレイ332、ビデオポート338、USBポート342、カメラ348、第1のステレオスピーカ354、第2のステレオスピーカ356、マイクロフォン360、FMアンテナ364、ステレオヘッドフォン366、RFスイッチ370、RFアンテナ372、キーパッド374、モノラルヘッドセット376、振動器378、および電源380は、オンチップのシステム322の外部にある。
或る特定の態様において、本明細書で説明される方法ステップの1つまたは複数が、コンピュータプログラム命令としてメモリ344の中に格納されることが可能である。これらの命令は、本明細書で説明される方法を実行するためにマルチコアCPU324によって実行されることが可能である。さらに、マルチコアCPU324、メモリ344、またはマルチコアCPU324とメモリ344の組合せが、マルチコアCPU324内の各CPU、つまり、各コアに対する電力を制御するために、本明細書で説明される方法ステップの1つまたは複数を実行するための手段の役割をすることが可能である。
図4を参照すると、処理システムが示され、全体的に400で表されている。或る特定の態様において、処理システム400は、図3に関連して前述したPCD320に組み込まれることが可能である。図示されるとおり、処理システム400は、マルチコアCPU(中央処理装置)402と、そのマルチコアCPU402に接続されたメモリ404とを含むことが可能である。マルチコアCPU402は、第0のコア410と、第1のコア412と、第Nのコア414とを含むことが可能である。第0のコア410は、第0の動的クロックと、第0の動的クロックの上で実行されるDCVS(電圧スケーリング)アルゴリズム416とを含むことが可能である。第1のコア412は、第1のコア412上で実行される第1のDCVSアルゴリズム417を含むことが可能である。さらに、第Nのコア414は、第Nのコア414上で実行される第NのDCVSアルゴリズム418を含むことが可能である。或る特定の態様において、各DCVSアルゴリズム416、417、418は、それぞれのコア410、412、414上で独立に実行されることが可能である。
さらに、図示されるとおり、メモリ404は、メモリ404上に格納されたオペレーティングシステム420を含むことが可能である。オペレーティングシステム420は、スケジューラ422を含むことが可能であり、さらにスケジューラ422は、第1の実行キュー424と、第2の実行キュー426と、第Nの実行キュー428とを含むことが可能である。また、メモリ404は、メモリ404上に格納された第1のアプリケーション430と、第2のアプリケーション432と、第Nのアプリケーション434とを含むことも可能である。
或る特定の態様において、アプリケーション430、432、434が、マルチコアCPU402内の物理的コア410、412、414において処理されるべき1つまたは複数のタスク436をオペレーティングシステム420に送ることが可能である。タスク436は、単独のタスクとして、単独のスレッドとして、またはそのようなタスクとスレッドの組合せとして処理される、または実行されることが可能である。さらに、スケジューラ422が、マルチコアCPU402内で実行されるように、それらのタスク、スレッド、またはタスクとスレッドの組合せをスケジュールすることが可能である。加えて、スケジューラ422は、それらのタスク、スレッド、またはタスクとスレッドの組合せを実行キュー424、426、428の中に入れることが可能である。物理的コア410、412、414が、物理的コア410、412、414においてそれらのタスクおよびスレッドを処理するため、または実行するために、例えば、オペレーティングシステム420によって、命令されるとおりに、実行キュー424、426、428からそれらのタスク、スレッド、またはタスクとスレッドの組合せを取り出すことが可能である。
また、図4は、メモリ404が、メモリ404上に格納されたハイパーバイザ440と、MP(マルチコアプロセッサ)コントローラ442とを含む可能性があることも示す。ハイパーバイザ440は、オペレーティングシステム420およびMPコントローラ442に接続されることが可能である。具体的には、ハイパーバイザ440は、オペレーティングシステム420内のスケジューラ422に接続されることが可能である。ハイパーバイザ440は、PM(並列性モニタ)444を含むことが可能である。代替として、並列性モニタ444は、ハイパーバイザ440とは別個であるが、ハイパーバイザ440に接続されていてもよい。図示されるとおり、メモリ404は、第0の仮想コア446と、第1の仮想コア448とを含むことも可能である。仮想コア446、448がスレッドを実行しているかのように、OS420は、ハイパーバイザ440を介して仮想コア446、448と対話することが可能である。しかし、タスク、スレッド、またはタスクとスレッドの組合せは、実際には、物理的コア410、412、414上で実行されることが可能である。仮想コア446、448は、OS420がアクセスすることが可能な仮想化された環境を表すことが可能である。
本明細書で説明されるとおり、ハイパーバイザ440が、仮想コア446、448上の作業負荷を監視することが可能であり、さらにMPコントローラ442が、後段で説明されるとおり、物理的コア410、412、414に対する電力を制御することが可能である。或る特定の態様において、本明細書で説明される、例えば、コンピュータプログラム命令などの、方法ステップの1つまたは複数を実行することによって、ハイパーバイザ440、MPコントローラ442、並列性モニタ444、または以上の組合せは、マルチコアCPU402内のコア410、412、414に対する電力を動的に制御するための手段の役割をすることが可能である。
或る特定のデュアル仮想コア態様において、動作中、MPコントローラ442は、ハイパーバイザ440から入力を受け取ることが可能である。この入力は、作業負荷における並列性の度合いの移動平均であることが可能である。この入力に基づいて、MPコントローラ442は、単一の物理的コアの電源がオンにされるべきか、2つの物理的コアの電源がオンにされるべきかを判定することが可能である。さらに、MPコントローラ442は、マルチコアCPU402に制御信号を出力することが可能である。この制御信号は、さらなるコアをオンにするかどうか、またはオフにするかどうかを示すことが可能である。このデュアル仮想コア実施例において、MPコントローラ442は、物理的コアの電源をオンにする決定、およびオフにする決定を制御するための4つのしきい値を含むことが可能である。この4つのしきい値には、コア起動をトリガするOSスケジューラキュー内の実行準備済みのスレッドの数、Nw、コア起動を確認するNwを超えている時間、Tw、コアスリープをトリガするOSスケジューラキュー内の実行準備済みのスレッドの数、Ns、およびコアスリープを確認するNsを超えている時間、Tsが含まれることが可能である。
単一のコア、例えば、第0のコア410が活性である状態から始めて、第0のコア410上の作業負荷における並列性の度合いの移動平均が、少なくともTwの時間にわたってNwを満たす、または超える場合、MPコントローラ442が、第2のコア、例えば、第1のコア412を起動することが可能である。逆に、両方のコア、例えば、第0のコア410と第1のコア412が活性であり、さらに作業負荷における並列性の度合いが、少なくともTsの時間にわたってNsを下回る場合、MPコントローラ442は、第2のコア、例えば、第1のコア412をスリープに入れることを決定することが可能である。
或る特定の態様において、時間Twを超えてしきい値並列性が維持されることは、その単一の仮想コアが飽和していることを暗示する。さらに、これらの物理的コアは、最も電力効率のよいVF(電圧-周波数)動作点で開始されることが可能である。特定の態様において、最適なVFで動作している2つの物理的コアが、最大VFで動作している単一のコアと比べて、より大きいDMIPS(Dhrystone million instructions per second)をもたらす。デュアルコア態様において、二重の、独立したDCVSアルゴリズムが、非対称の作業負荷に適応することが可能であり、さらに一部の事例において、異種のコアに適応することが可能である。さらに、デュアルコア態様において、その2つの物理的コアは、2倍になるパフォーマンスペナルティを回避するためにマルチタスキング作業負荷中に活性のままでいなければならない。また、並列性が、規定された時間TsにわたってNsを下回ると、第2のコアが、スタンバイにされるのではなく、電源をオフにされなければならない。或る特定の態様において、第2のコアをスタンバイにすることは、電力漏洩を増加させる可能性があり、さらにパフォーマンスを低下させる可能性もある。
パラメータNw、Tw、Ns、およびTsの最適な値は、システム400の厳密な電力消費特性に依存する可能性がある。しかし、一態様において、それらの値は、以下のとおりであり得る。すなわち、
Nw=1.2
Tw=40ms(ミリ秒)
Ns=0.8、および
Ts=80msである。
この特定の態様において、Nw=1.2は、並列性が維持されてから、第2のコアが起動されることを確実にすることが可能である。Ns=0.8は、並列性がないことが維持されてから、第2のコアがスリープに入れられることを確実にすることが可能である。Ts=80msは、システム400の電力崩壊しきい値に基づく。Tw=40msは、マルチコア応答性を向上させるようにTsの半分である。
図5を参照すると、マルチコアプロセッサ内の電力を制御する方法の第1の態様が示され、全体的に500で表されている。方法500は、ブロック502で、マルチコアプロセッサを有するデバイスの動作中、後続のステップが実行されることが可能なDo Loopを開始する。ブロック504で、物理的プロセッサ内で仮想CPU(中央処理装置)プログラムが実行されることが可能である。実行されると、仮想CPUプログラムは、物理的プロセッサ上で2つ以上の仮想CPUが実行されるようにする。仮想CPUは、デバイス内で動作する2つ以上の物理的プロセッサをシミュレートすることが可能である。ブロック506で、OS(オペレーティングシステム)が、仮想CPUにアクセスすることを許されることが可能である。或る特定の態様において、OSは、物理的CPUにアクセスするのに通常、使用されるのと同一の仕方で仮想CPUにアクセスすることが可能である。
ブロック508に移ると、仮想マシンマネージャとしても知られるハイパーバイザが、仮想CPUがアイドル状態に入ったことを、例えば、仮想CPUがアイドル状態に入るたびに、検出することが可能である。ブロック510で、ハイパーバイザが、各仮想CPU上の利用率を算出することが可能である。この利用率は、実際の仮想サイクルの数をまず算出することによって算出されることが可能である。実際の仮想サイクルは、仮想CPUがアイドル状態にない、またはOSアイドルタスクを実行していないサイクルである。その後、活性の仮想サイクルの数を仮想CPUサイクルの総数で割ることによって、利用率が算出されることが可能である。
ブロック512に進むと、ハイパーバイザが、各仮想CPU上の利用率に基づいて、その仮想CPUの作業負荷における並列性の度合いを算出することが可能である。次に、ブロック514で、コントローラ、例えば、並列性モニタが、仮想CPUの作業負荷における並列性の度合いに少なくとも部分的に基づいて、物理的コアの電源を投入する、または切ることが可能である。つまり、並列性モニタは、仮想コアにおける作業負荷に基づいて、コアをオンにする、またはオフにすることが可能である。
判定516で、並列性モニタが、デバイスの電源がオフにされているかどうかを判定することが可能である。デバイスの電源がオフにされている場合、方法は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法500は、ブロック504に戻ることが可能であり、方法500は、説明されるとおり進むことが可能である。
図6は、マルチコアプロセッサ内の電力を制御する方法の第2の態様を示す。この方法は、全体的に600で表される。方法600は、ブロック602で、マルチコアプロセッサを有するデバイスの動作中、後続のステップが実行されることが可能なDo Loopを開始する。ブロック604で、物理的プロセッサ内で仮想CPU(中央処理装置)プログラムが実行されることが可能である。実行されると、仮想CPUプログラムは、物理的プロセッサ上で2つ以上の仮想CPUが実行されるようにする。仮想CPUは、デバイス内で動作する2つ以上の物理的プロセッサをシミュレートすることが可能である。ブロック606で、OS(オペレーティングシステム)が、仮想CPUにアクセスすることを許されることが可能である。或る特定の態様において、OSは、物理的CPUにアクセスするのに通常、使用されるのと同一の仕方で仮想CPUにアクセスすることが可能である。
ブロック608に移ると、仮想マシンマネージャとしても知られるハイパーバイザが、仮想CPUのアイドル状態を示す呼出しを、OS(オペレーティングシステム)から、例えば、仮想CPUがアイドル状態に入るたびに、受け取ることが可能である。ブロック610で、ハイパーバイザが、各仮想CPU上の利用率を算出することが可能である。この利用率は、実際の仮想サイクルの数をまず算出することによって算出されることが可能である。実際の仮想サイクルは、仮想CPUがアイドル状態にない、またはOSアイドルタスクを実行していないサイクルである。その後、活性の仮想サイクルの数を仮想CPUサイクルの総数で割ることによって、利用率が算出されることが可能である。
ブロック612に進むと、ハイパーバイザが、各仮想CPU上の利用率に基づいて、その仮想CPUの作業負荷における並列性の度合いを算出することが可能である。次に、ブロック614で、ハイパーバイザが、仮想CPUの作業負荷における並列性の度合いに少なくとも部分的に基づいて、物理的コアの電源を投入する、または切ることが可能である。つまり、電源コントローラは、作業負荷に基づいて、コアをオンにする、またはオフにすることが可能である。
判定616で、電源コントローラが、デバイスの電源がオフにされているかどうかを判定することが可能である。デバイスの電源がオフにされている場合、方法は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法600は、ブロック604に戻ることが可能であり、方法600は、説明されるとおり進むことが可能である。
次に図7を参照すると、マルチコアプロセッサ内の電力を制御する方法の第3の態様が示され、全体的に700で表されている。方法700は、ブロック702で、マルチコアプロセッサを有するデバイスの動作中、後続のステップが実行されることが可能なDo Loopを開始する。
ブロック704で、物理的プロセッサ内で仮想CPU(中央処理装置)プログラムが実行されることが可能である。実行されると、仮想CPUプログラムは、物理的プロセッサ上で2つ以上の仮想CPUが実行されるようにする。仮想CPUは、デバイス内で動作する2つ以上の物理的プロセッサをシミュレートすることが可能である。ブロック706で、OS(オペレーティングシステム)が、仮想CPUにアクセスすることを許されることが可能である。或る特定の態様において、OSは、物理的CPUにアクセスするのに通常、使用されるのと同一の仕方で仮想CPUにアクセスすることが可能である。
ブロック708に移ると、電力コントローラ、例えば、並列性モニタが、仮想CPU内の、またはコア内の作業負荷並列性の度合いを算出するために、仮想CPU利用率を周期的にサンプリングすることが可能である。ブロック710に移ると、仮想CPU内の作業負荷並列性の度合いに少なくとも部分的に基づいて、電力コントローラが、物理的コアの電源を投入する、または切ることが可能である。つまり、電源コントローラは、作業負荷に基づいて、コアをオンにする、またはオフにすることが可能である。
判定712で、電源コントローラが、デバイスの電源がオフにされているかどうかを判定することが可能である。デバイスの電源がオフにされている場合、方法は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法700は、ブロック704に戻ることが可能であり、方法700は、説明されるとおり進むことが可能である。
図8は、マルチコアプロセッサ内の電力を制御する方法の第4の態様を示し、この方法は、全体的に800で表される。方法800は、ブロック802で、マルチコアプロセッサを有するデバイスの動作中、後続のステップが実行されることが可能なDo Loopを開始する。ブロック804で、物理的プロセッサ内で仮想CPU(中央処理装置)プログラムが実行されることが可能である。実行されると、仮想CPUプログラムは、物理的プロセッサ上で2つ以上の仮想CPUが実行されるようにする。仮想CPUは、デバイス内で動作する2つ以上の物理的プロセッサをシミュレートすることが可能である。ブロック806で、OS(オペレーティングシステム)が、仮想CPUにアクセスすることを許されることが可能である。或る特定の態様において、OSは、物理的CPUにアクセスするのに通常、使用されるのと同一の仕方で仮想CPUにアクセスすることが可能である。
ブロック808に移ると、電力コントローラ、例えば、並列性モニタが、OS実行キューにエントリが追加されるといつでも、またはOS実行キューからエントリが削除されるといつでも、ハイパーバイザから呼戻しを受け取ることが可能である。ブロック810で、電力コントローラが、仮想CPU内の作業負荷における並列性の度合いの移動平均を算出することが可能である。その後、ブロック812で、仮想CPU内の作業負荷並列性の度合いに少なくとも部分的に基づいて、電力コントローラが、物理的コアの電源を投入する、または切ることが可能である。つまり、電源コントローラは、作業負荷に基づいて、コアをオンにする、またはオフにすることが可能である。
判定814で、電源コントローラが、デバイスの電源がオフにされているかどうかを判定することが可能である。デバイスの電源がオフにされている場合、方法は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法800は、ブロック804に戻ることが可能であり、方法800は、説明されるとおり進むことが可能である。
図9から図12を参照すると、マルチコアプロセッサ内の電力を制御する方法の第5の態様が示され、全体的に900で表されている。方法900は、ブロック902で、マルチコアプロセッサを有するデバイスの電源がオンにされていると、以下のステップが実行されることが可能なDo Loopを開始する。ブロック904で、物理的プロセッサ内で仮想CPU(中央処理装置)プログラムが実行されることが可能である。実行されると、仮想CPUプログラムは、物理的プロセッサ上で2つ以上の仮想CPUが実行されるようにする。仮想CPUは、デバイス内で動作する2つ以上の物理的プロセッサをシミュレートすることが可能である。
ブロック906で、第0の物理的コアの電源が投入される、すなわち、通電されることが可能である。ブロック907で、第0のDCVSアルゴリズムが、第0の物理的コアにおいてローカルで実行されることが可能である。ブロック908で、1つまたは複数のタスク、スレッド、またはタスクとスレッドの組合せが、仮想CPUにおいて仮想的に実行されることが可能である。さらに、ブロック910で、1つまたは複数のタスク、スレッド、またはタスクとスレッドの組合せが、第0の物理的コアにおいて実行されることが可能である。
判定912に移ると、MPコントローラが、デバイスの電源がオフにされているかどうかを判定することが可能である。オフにされている場合、方法900は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法900は、ブロック914に移ることが可能であり、MPコントローラが、ハイパーバイザから仮想コア上の作業負荷における並列性の度合いの移動平均を受け取ることが可能である。或る特定の態様において、任意の時点で、OS(オペレーティングシステム)の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数に、実際に実行されているタスクの数を足した数が、仮想コア上の作業負荷における並列性の度合いに関する近似値であることが可能である。
判定916で、MPコントローラが、並列性の度合いが第1の起動条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1の起動条件は、仮想コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みスレッドの最大限度数であることが可能であり、さらに並列性がこのしきい値以上である場合、第1の起動条件が満たされることが可能である。
判定916に戻ると、並列性の度合いが第1の起動条件と等しくない場合、方法900は、ブロック914に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第1の起動条件と等しい場合、方法900は、ブロック918に移ることが可能であり、MPコントローラが、第1の起動条件が満たされている時間を算出することが可能である。判定920で、MPコントローラが、その時間が第1の起動確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1の起動確認条件は、しきい時間値であることが可能であり、さらに第1の起動条件が満たされる時間が、このしきい値以上である場合、第1の起動確認条件が満たされることが可能である。
判定920に戻ると、第1の起動条件が満たされている時間が第1の起動確認条件と等しくない場合、方法900は、ブロック914に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第1の起動確認条件が満たされる場合、方法900は、ブロック922に移ることが可能であり、MPコントローラが、2つのコア、すなわち、第0の物理的コア、および第1の物理的コアが動作し、スレッドおよびタスクを実行するように第1の物理的コアの電源を投入することが可能である。ブロック924で、第1のDCVSアルゴリズムが、第1の物理的コアにおいてローカルで実行されることが可能である。その後、方法900は、図10のブロック1002に進むことが可能である。
次に、図10のブロック1002に移ると、1つまたは複数のタスク、スレッド、またはタスクとスレッドの組合せが、第0の物理的コア、および第1の物理的コアにおいて物理的に実行されることが可能である。判定1004で、MPコントローラが、デバイスの電源がオフにされているかどうかを判定することが可能である。オフにされている場合、方法900は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法900は、ブロック1006に移ることが可能であり、MPコントローラが、ハイパーバイザから仮想コア上の作業負荷における並列性の度合いの移動平均を受け取ることが可能である。
判定1008で、MPコントローラが、並列性の度合いが第1のスリープ条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1のスリープ条件は、仮想コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みのスレッドの最小限度数であることが可能であり、さらに並列性が、このしきい値以下である場合、第1のスリープ条件が満たされることが可能である。
判定1008に戻ると、並列性の度合いが第1のスリープ条件と等しくない場合、方法900は、図11のブロック1102に進むことが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第1のスリープ条件と等しい場合、方法900は、ブロック1010に移ることが可能であり、MPコントローラが、第1のスリープ条件が満たされている時間を算出することが可能である。判定1012で、MPコントローラが、その時間が第1のスリープ確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第1のスリープ確認条件は、しきい時間値であることが可能であり、さらに第1のスリープ条件が満たされている時間がそのしきい値以上である場合、第1のスリープ確認条件が満たされることが可能である。
判定1012に戻ると、第1のスリープ条件が満たされている時間が、第1のスリープ確認条件と等しくない場合、方法900は、図11のブロック1102に進むことが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第1のスリープ確認条件が満たされる場合、方法900は、ブロック1014に移ることが可能であり、MPコントローラが、1つのコア、すなわち、第0の物理的コアが動作し、スレッドおよびタスクを実行するように第1の物理的コアの電源を切ることが可能である。その後、方法900は、図9のブロック910に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。
次に図11を参照すると、ブロック1102で、MPコントローラが、ハイパーバイザから仮想コア上の作業負荷における並列性の度合いの移動平均を受け取ることが可能である。判定1104で、MPコントローラが、並列性の度合いが第Nの起動条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nの起動条件は、仮想コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みスレッドの最大限度数であることが可能であり、さらに並列性がこのしきい値以上である場合、第Nの起動条件が満たされることが可能である。
判定1104に戻ると、並列性の度合いが第Nの起動条件と等しくない場合、方法900は、図10のブロック1002に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第Nの起動条件と等しい場合、方法900は、ブロック1106に移ることが可能であり、MPコントローラが、第Nの起動条件が満たされている時間を算出することが可能である。判定1108で、MPコントローラが、この時間が第Nの起動確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nの起動確認条件は、しきい時間値であることが可能であり、さらに第Nの起動条件が満たされている時間がそのしきい値以上である場合、第Nの起動確認条件が満たされることが可能である。
判定1108に戻ると、第Nの起動条件が満たされている時間が第Nの起動確認条件と等しくない場合、方法900は、図10のブロック1002に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第Nの起動確認条件が満たされる場合、方法900は、ブロック1110に移ることが可能であり、MPコントローラが、N個のコア、すなわち、第0の物理的コア、第1の物理的コア、および第Nの物理的コアが動作し、スレッドおよびタスクを実行するように第Nの物理的コアの電源を投入することが可能である。ブロック1112で、第NのDCVSアルゴリズムが、第Nの物理的コアにおいてローカルで実行されることが可能である。その後、方法900は、図12のブロック1202に進むことが可能である。
図12のブロック1202で、1つまたは複数のタスク、スレッド、またはタスクとスレッドの組合せが、第0の物理的コア、第1の物理的コア、および第Nの物理的コアにおいて物理的に実行されることが可能である。判定1204で、MPコントローラが、デバイスの電源がオフにされているかどうかを判定することが可能である。オフにされている場合、方法900は、終了することが可能である。そうではなく、デバイスの電源がオンにされたままである場合、方法900は、ブロック1206に移ることが可能であり、MPコントローラが、ハイパーバイザから仮想コア上の作業負荷における並列性の度合いの移動平均を受け取ることが可能である。
判定1208で、MPコントローラが、並列性の度合いが第Nのスリープ条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nのスリープ条件は、仮想コア上の作業負荷における並列性の度合いに関連するしきい値であることが可能である。例えば、このしきい値は、OSスケジューラキューの中の実行準備済みのスレッドの最小限度数であることが可能であり、さらに並列性が、このしきい値以下である場合、第Nのスリープ条件が満たされることが可能である。
判定1208に戻ると、並列性の度合いが第Nのスリープ条件と等しくない場合、方法900は、ブロック1202に進むことが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。そうではなく、並列性の度合いが第Nのスリープ条件と等しい場合、方法900は、ブロック1210に移ることが可能であり、MPコントローラが、第Nのスリープ条件が満たされている時間を算出することが可能である。判定1212で、MPコントローラが、その時間が第Nのスリープ確認条件と等しいかどうかを判定することが可能である。或る特定の態様において、第Nのスリープ確認条件は、しきい時間値であることが可能であり、さらに第Nのスリープ条件が満たされている時間がそのしきい値以上である場合、第Nのスリープ確認条件が満たされることが可能である。
判定1212に戻ると、第Nのスリープ条件が満たされている時間が第Nのスリープ確認条件と等しくない場合、方法900は、ブロック1202に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。逆に、第Nのスリープ確認条件が満たされる場合、方法900は、ブロック1214に移ることが可能であり、MPコントローラが、Nから1を引いた数のコア、例えば、第0の物理的コア、および第1の物理的コア(Nが2であり、第2のコアの電源が切られる場合)が動作し、スレッドおよびタスクを実行するように第Nの物理的コアの電源を切ることが可能である。その後、方法900は、図10のブロック1002に戻ることが可能であり、方法900は、本明細書で説明されるとおり続くことが可能である。
次に図13を参照すると、マルチコアプロセッサを試験するための方法が示され、全体的に1300で表されている。図示されるとおり、方法1300は、試験プログラムが作成されることが可能なブロック1302で始まることが可能である。この試験プログラムは、本明細書で説明されるとおり、複数のコアが、並列性の度合いに依存して、電源を投入されたり、切られたりすることをもたらす、様々な並列性の度合いを有する定常状態の作業負荷を含むことが可能である。
ブロック1304に移ると、この試験プログラムが、マルチコアプロセッサを含むワイヤレスデバイス上にロードされることが可能である。ブロック1306で、複数のコアが、ワイヤレスデバイス上で監視されることが可能である。例えば、各コアに関するコア起動/停止状態が監視されることが可能である。起動/停止状態は、各コア上の電力を監視することによって、消費される総電力、作業負荷が完了される速度、またはそのような総電力と速度の組合せを監視することによって、監視されることが可能である。
ブロック1308で、この試験プログラムが、ワイヤレスデバイスにおいて実行されることが可能である。さらに、判定1310で、ワイヤレスデバイス内のコアが試験プログラムの実行に正しく応答するかどうか判定されることが可能である。つまり、試験プログラムの実行に応答して、コアの電源が正しく投入されているかどうか、および/または正しく切られているかどうかが判定されることが可能である。判定1310で、コアが、試験プログラムの実行に正しく応答しない場合、方法1300は、ブロック1312に移ることが可能であり、失敗結果が示されることが可能である。その後、方法1300は、終了することが可能である。
判定1310で、コアが、試験プログラムの実行に正しく応答しない場合、方法は、ブロック1314に進むことが可能であり、合格結果が示されることが可能である。その後、方法1300は、終了することが可能である。
本明細書で説明される方法ステップは、必ずしも説明されるとおりの順序で実行されなくてもよいことを理解されたい。さらに、「その後」、「すると」、「次に」などの語は、ステップの順序を限定することを意図していない。これらの語は、単に、方法ステップの説明において読者を案内するために使用される。さらに、本明細書で説明される方法は、PCD(ポータブルコンピューティングデバイス)上で実行可能であるものとして説明される。PCDは、モバイル電話デバイス、携帯情報端末デバイス、スマートブックコンピューティングデバイス、ネットブックコンピューティングデバイス、ラップトップコンピューティングデバイス、デスクトップコンピューティングデバイス、または以上の組合せであることが可能である。
或る特定の態様において、本明細書で説明されるシステムおよび方法は、仮想化されたシステムにおける仮想CPUの利用率を監視することによって、作業負荷並列性の度合いを動的に推測することが可能である。CPU仮想化を用いて、HLOS(高レベルオペレーティングシステム)からいくつかのソフトウェア要件が取り除かれて、ハイパーバイザに移されることが可能である。このため、単一のハイパーバイザおよびMP-DCVSの設計が、理論上、多様なHLOSにわたって一貫して機能することが可能である。或る特定の態様において、MP-DCVSソフトウェアは、ハイパーバイザの一部であることが可能であり、あるいはハイパーバイザに対する特権のあるインターフェースを有することが可能である。
仮想化されたシステムにおいて、ハードウェアCPUリソースが、仮想CPUとして抽象化されることが可能である。単一のハードウェアCPUが、1つまたは複数の仮想CPUとしてオペレーティングシステムに提示されることが可能である。この能力を使用して、2ハードウェア(すなわち、物理的)コアシステムに関して、いくつの物理的コアに実際に電源が投入されているかにかかわらず、2つの仮想コアがオペレーティングシステムに提示されることが可能である。HLOSが、MP(マルチプロセッサ)システム上に常時、存在するかのように、実行されることが可能であり、さらにHLOSは、1つの仮想CPUに対して、または両方の仮想CPUに対してタスクをスケジュールすることが可能である。
ハイパーバイザの並列性モニタMP-DCVS構成要素が、作業負荷における並列性のレベルを示す、2つの仮想CPUのHLOS使用量を監視することが可能である。一態様において、並列性の度合いは、単に、2つの仮想CPUの利用率の合計である。各仮想CPU上の利用率は、活性のCPUサイクルの数を、合計の仮想CPUサイクルの数で割った値である。活性の仮想サイクルとは、仮想CPUがアイドルでなく、OSアイドルタスクも実行していないサイクルである。
完全に仮想化されたシステムにおいて、仮想CPUがアイドル状態に入ることは、ハイパーバイザが、ARM命令、WFIまたはWFE(割り込みを待つ、またはイベントを待つ)などの命令をインターセプトすることによって、検出されることが可能である。これらの命令は、通常、オペレーティングシステムのアイドルタスクによって呼び出される。これらの命令は、現実のハードウェアリソースに影響を与えるため、これらの命令は、完全に仮想化されたシステム上でハイパーバイザエントリを生じさせる可能性がある。
準仮想化されたシステムにおいて、オペレーティングシステムは、WFI/WFEを直接に実行しようと試みる代わりに、特別な命令(SVC、スーパーバイザ呼出し)を介して、アイドル状態を示すハイパーバイザ呼出しを直接に呼び出すことが可能である。この態様において、ハイパーバイザは、WFI/WFEの試みをインターセプトする必要がなく、アイドル状態について直接に通知を受ける。
本明細書で開示されるシステムおよび方法は、仮想CPU利用率の合計を監視することが可能である。一態様において、並列性モニタが、1ミリ秒ごとになど、周期的に仮想CPU利用率をサンプリングすることが可能である。別の態様において、並列性モニタは、仮想CPUがアイドル状態に入るといつでも、またはアイドル状態を抜けるといつでも、ハイパーバイザから呼戻しを受け取ることが可能である。両方の事例において、並列性モニタは、瞬間的な読取り値を蓄積して、作業負荷における並列性の度合いの移動平均にする。
本明細書で開示されるマイクロプロセッサコントローラは、仮想コアにおける並列性の度合いに基づいて、いくつの物理的コアに電源供給すべきかを決定することが可能である。デュアルコアシステムに関する一態様において、以下の決定パラメータが、マイクロプロセッサコントローラによって適用されることが可能である。すなわち、平均並列性に関する起動しきい値、Nw、第2のコアが起動される前にNwしきい値を超えていることが続いている時間、Tw、平均並列性に関するスリープしきい値、Ns、および第2のコアがスリープに入れられる前にNsしきい値を超えていることが続いていなければならない時間、Tsである。
並列でない作業負荷を実行している場合、HLOSは、0.5を超える利用率に両方の仮想CPUを保つことができない可能性がある。したがって、このことは、任意の監視期間にわたって、せいぜい0.5+0.5=1という並列性の度合いを示す。これらの状況下で、その値が、>Tsの期間にわたって<Nsである場合、マイクロプロセッサコントローラは、第2のコアの電力を崩壊させる可能性がある。
真に並列の作業負荷を実行している場合、HLOSは、0.5を超える利用率で両方の仮想CPUをビジーに保つことができる。この場合も、利用率値の合計は、任意の監視期間にわたる平均レベルの並列性を示す。これらの状況下で、その値が、>Twの期間にわたって>Nwである場合、MP-DCVSは、第2のコアの電力を復元することが可能である。
本明細書で開示されるシステムおよび方法は、複数のオペレーティングシステム/動作環境からの並列性を同時にサポートするように拡張されることが可能である。その場合、Nコアハードウェアシステムに関して、実行されている動作環境ごとにN個の仮想CPUが与えられる。M個のオペレーティングシステム/動作環境が実行されているものと想定すると、M*N個の仮想CPUがインスタンス化されることが可能である。並列性の度合いを計算するのに、並列性モニタが、その複数のオペレーティングシステムにわたるM*N個すべての仮想CPUの合計利用率を計算する。
別の態様において、本明細書で説明されるシステムおよび方法は、複数のプロセッサ、マルチコアプロセッサ、複数のマルチコアプロセッサ、または以上の任意の組合せを動的に制御するのに使用されることが可能である。さらに、本明細書で説明されるシステムおよび方法は、任意の数のプロセッサ、またはマルチコアプロセッサを動的に制御するのに使用されることが可能である。一態様において、各オペレーティングシステムに与えられる仮想コアの数は、そのオペレーティングシステムにアクセスすることが可能な物理的コアの数と等しいことが可能である。別の態様において、各オペレーティングシステムに与えられる仮想コアの数は、そのオペレーティングシステムにアクセスすることが可能な物理的コアの数より少ないことが可能である。加えて、さらに別の態様において、各オペレーティングシステムに与えられる仮想コアの数は、そのオペレーティングシステムにアクセスすることが可能な物理的コアの数より多いことが可能である。さらに、本明細書で説明されるシステムおよび方法は、合計システム負荷、例えば、並列性の度合いに基づいて、複数のコア、または複数のプロセッサの電源をオンにしたり、オフにしたりするように使用されることが可能である。例えば、4コアシステムにおいて、作業負荷が、急に低下することが可能であり、3つのコアが同時に電源をオフにされることが可能である。
本明細書で開示される方法は、アプリケーション、またはそれらのアプリケーションを実行しているオペレーティングシステムの変更を全く要求せず、さらに本明細書で開示される方法は、複数のオペレーティングシステムにわたって適用されることが可能である。さらに、本明細書で開示される方法は、潜在的なオープンソースコードを含め、オペレーティングシステムコードにはかかわり合いにならないことが可能である。本明細書で開示される方法は、複数の同時のオペレーティングシステムまたは動作環境にわたる並列性を発見し、活用することが可能である。本明細書で開示される方法は、並列性が、単一のOS内のスレッドレベルで見られるか、単一のOS内のプロセスレベルで見られるか、または複数のOSにわたるスレッドレベルもしくはプロセスレベルで見られるかにとらわれないと考えられることが可能である。
1つまたは複数の例示的な態様において、説明される機能は、ハードウェアで、ソフトウェアで、ファームウェアで、または以上の任意の組合せで実施されることが可能である。ソフトウェアで実施される場合、それらの機能は、マシン可読媒体、すなわち、コンピュータ可読媒体などのコンピュータプログラム製品上に格納される、またはそのようなコンピュータプログラム製品上の1つまたは複数の命令もしくはコードとして伝送されることが可能である。コンピュータ可読媒体には、1つの場所から別の場所にコンピュータプログラムを移すことを円滑にする任意の媒体を含め、コンピュータ記憶媒体と通信媒体の両方が含まれる。記憶媒体は、コンピュータによってアクセスされることが可能である任意の利用可能な媒体であることが可能である。例として、限定としてではなく、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMまたは他の光ディスクストレージ、磁気ディスクストレージまたは他の磁気ストレージデバイス、あるいは命令またはデータ構造の形態で所望されるプログラムコードを伝送する、または格納するのに使用されることが可能であり、さらにコンピュータによってアクセスされることが可能である他の任意の媒体を備えることが可能である。また、任意の接続が、コンピュータ可読媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、より対線、DSL(デジタル加入者線)、あるいは赤外線、電波、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他の遠隔ソースから伝送される場合、その同軸ケーブル、光ファイバケーブル、より対線、DSL、あるいは赤外線、電波、およびマイクロ波などのワイヤレス技術が、媒体の定義に含められる。本明細書で使用されるディスク(Disk)およびディスク(Disc)には、CD(コンパクトディスク)、レーザディスク、光ディスク、DVD(デジタルバーサタイルディスク)、フレキシブルディスク、およびブルーレイディスクが含まれ、ただし、ディスク(Disk)は、通常、データを磁気的に再現するのに対して、ディスク(Disc)は、データを、レーザを使用して光学的に再現する。また、以上の媒体の組合せも、コンピュータ可読媒体の範囲に含められなければならない。
選択された態様が、図示され、詳細に説明されてきたが、添付の特許請求の範囲によって規定される、本発明の趣旨および範囲を逸脱することなく、様々な代替および変更が行われ得ることが理解されよう。
100、320 ポータブルコンピューティングデバイス
102 筐体
104 上側筐体部分
106 下側筐体部分
108 ディスプレイ
110 トラックボール入力デバイス
112 電源オンボタン
114 電源オフボタン
116 インジケータライト
118 スピーカ
120 マルチボタンキーボード
122 リセットボタン
322 オンチップのシステム
324、402 マルチコアCPU
325、326、327、410、412、414 CPUコア
328 ディスプレイコントローラ
330 タッチスクリーンコントローラ
334 ビデオエンコーダ
336 ビデオ増幅器
338 ビデオポート
340 USBコントローラ
342 USBポート
344、404 メモリ
346 SIMカード
348 デジタルカメラ
350 ステレオオーディオCODEC
352 オーディオ増幅器
354、356 ステレオスピーカ
358 マイクロフォン増幅器
360 マイクロフォン
362 ラジオチューナ
364 アンテナ
366 ステレオヘッドフォン
368 トランシーバ
370 スイッチ
372 アンテナ
374 キーパッド
376 モノラルヘッドセット
378 振動デバイス
380 電源
388 ネットワークカード
400 システム
416、417、418 アルゴリズム
420 オペレーティングシステム
422 スケジューラ
424、426、428 実行キュー
430、432、434 アプリケーション
436 タスク
440 ハイパーバイザ
442 マルチコアプロセッサコントローラ
444 並列性モニタ
446、448 仮想コア

Claims (40)

  1. マルチコア中央処理装置内の電力を動的に制御する方法であって、
    複数の仮想コアを実行するステップと、
    前記複数の仮想コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを仮想的に実行するステップと、
    第0の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するステップとを備える方法。
  2. 複数の仮想コアの作業負荷における並列性の度合いを受け取るステップと、
    前記複数の仮想コアの前記作業負荷における並列性の前記度合いが第1の起動条件と等しいかどうかを判定するステップとをさらに備える請求項1に記載の方法。
  3. 並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数、前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数、あるいはオペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数の組合せを備える請求項2に記載の方法。
  4. 前記複数の仮想コアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件と等しい場合、前記第1の起動条件が満たされている時間を算出するステップと、
    前記時間が第1の起動確認条件と等しいかどうかを判定するステップとをさらに備える請求項2に記載の方法。
  5. 前記時間が前記第1の起動確認条件と等しい場合、第1の物理的コアの電源を投入するステップと、
    前記第0の物理的コア、および前記第1の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するステップとをさらに備える請求項4に記載の方法。
  6. 前記複数の仮想コア上の作業負荷における並列性の度合いを受け取るステップをさらに備える請求項5に記載の方法。
  7. 前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件と等しいかどうかを判定するステップをさらに備える請求項6に記載の方法。
  8. 前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件と等しい場合、前記第1のスリープ条件が満たされている時間を算出するステップをさらに備える請求項7に記載の方法。
  9. 前記第1のスリープ条件が満たされている前記時間が第1のスリープ確認条件と等しいかどうかを判定するステップをさらに備える請求項8に記載の方法。
  10. 前記第1のスリープ条件が満たされている前記時間が前記第1のスリープ確認条件と等しい場合、前記第1のコアの電源を切るステップをさらに備える請求項9に記載の方法。
  11. 複数の仮想コアを実行するための手段と、
    前記複数の仮想コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを仮想的に実行するための手段と、
    第0の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するための手段とを備えるワイヤレスデバイス。
  12. 複数の仮想コアの作業負荷における並列性の度合いを受け取るための手段と、
    前記複数の仮想コアの前記作業負荷における並列性の前記度合いが第1の起動条件と等しいかどうかを判定するための手段とをさらに備える請求項11に記載のワイヤレスデバイス。
  13. 並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数、前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数、あるいはオペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数の組合せを備える請求項12に記載のワイヤレスデバイス。
  14. 前記複数の仮想コアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件と等しい場合、前記第1の起動条件が満たされている時間を算出するための手段と、
    前記時間が第1の起動確認条件と等しいかどうかを判定するための手段とをさらに備える請求項12に記載のワイヤレスデバイス。
  15. 前記時間が前記第1の起動確認条件と等しい場合、第1の物理的コアの電源を投入するための手段と、
    前記第0の物理的コア、および前記第1の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するための手段とをさらに備える請求項14に記載のワイヤレスデバイス。
  16. 前記複数の仮想コア上の作業負荷における並列性の度合いを受け取るための手段をさらに備える請求項15に記載のワイヤレスデバイス。
  17. 前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件と等しいかどうかを判定するための手段をさらに備える請求項16に記載のワイヤレスデバイス。
  18. 前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件と等しい場合、前記第1のスリープ条件が満たされている時間を算出するための手段をさらに備える請求項17に記載のワイヤレスデバイス。
  19. 前記第1のスリープ条件が満たされている前記時間が第1のスリープ確認条件と等しいかどうかを判定するための手段をさらに備える請求項18に記載のワイヤレスデバイス。
  20. 前記第1のスリープ条件が満たされている前記時間が前記第1のスリープ確認条件と等しい場合、前記第1のコアの電源を切るための手段をさらに備える請求項19に記載のワイヤレスデバイス。
  21. 複数の仮想コアを実行し、
    前記複数の仮想コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを仮想的に実行し、さらに
    第0の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するように動作可能なプロセッサを備えるワイヤレスデバイス。
  22. 前記プロセッサは、
    複数の仮想コアの作業負荷における並列性の度合いを受け取り、さらに
    前記複数の仮想コアの前記作業負荷における並列性の前記度合いが第1の起動条件と等しいかどうかを判定するようにさらに動作可能である請求項21に記載のワイヤレスデバイス。
  23. 並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数、前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数、あるいはオペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数の組合せを備える請求項22に記載のワイヤレスデバイス。
  24. 前記プロセッサは、
    前記複数の仮想コアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件と等しい場合、前記第1の起動条件が満たされている時間を算出し、さらに
    前記時間が第1の起動確認条件と等しいかどうかを判定するようにさらに動作可能である請求項22に記載のワイヤレスデバイス。
  25. 前記プロセッサは、
    前記時間が前記第1の起動確認条件と等しい場合、第1の物理的コアの電源を投入し、さらに
    前記第0の物理的コア、および前記第1の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するようにさらに動作可能である請求項24に記載のワイヤレスデバイス。
  26. 前記プロセッサは、前記複数の仮想コア上の作業負荷における並列性の度合いを受け取るようにさらに動作可能である請求項25に記載のワイヤレスデバイス。
  27. 前記プロセッサは、前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件と等しいかどうかを判定するようにさらに動作可能である請求項26に記載のワイヤレスデバイス。
  28. 前記プロセッサは、前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件と等しい場合、前記第1のスリープ条件が満たされている時間を算出するようにさらに動作可能である請求項27に記載のワイヤレスデバイス。
  29. 前記プロセッサは、前記第1のスリープ条件が満たされている前記時間が第1のスリープ確認条件と等しいかどうかを判定するようにさらに動作可能である請求項28に記載のワイヤレスデバイス。
  30. 前記プロセッサは、前記第1のスリープ条件が満たされている前記時間が前記第1のスリープ確認条件と等しい場合、前記第1のコアの電源を切るようにさらに動作可能である請求項29に記載のワイヤレスデバイス。
  31. プロセッサにより実行可能な命令を記録した、機械可読記録媒体であって、
    複数の仮想コアを実行するための少なくとも1つの命令と、
    前記複数の仮想コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを仮想的に実行するための少なくとも1つの命令と、
    第0の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するための少なくとも1つの命令と
    を記録する機械可読記録媒体。
  32. 複数の仮想コアの作業負荷における並列性の度合いを受け取るための少なくとも1つの命令と、
    前記複数の仮想コアの前記作業負荷における並列性の前記度合いが第1の起動条件と等しいかどうかを判定するための少なくとも1つの命令と
    をさらに記録する請求項31に記載の機械可読記録媒体。
  33. 並列性の前記度合いは、オペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数、前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数、あるいはオペレーティングシステムスケジューラの1つまたは複数の実行準備済みキューで待機しているタスク、スレッド、またはタスクとスレッドの組合せの総数と前記複数の仮想コア上で仮想的に実行されているタスク、スレッド、またはタスクとスレッドの組合せの数の組合せ
    を備える請求項32に記載の機械可読記録媒体。
  34. 前記複数の仮想コアの前記作業負荷における並列性の前記度合いが、前記第1の起動条件と等しい場合、前記第1の起動条件が満たされている時間を算出するための少なくとも1つの命令と、
    前記時間が第1の起動確認条件と等しいかどうかを判定するための少なくとも1つの命令と
    をさらに記録する請求項32に記載の機械可読記録媒体。
  35. 前記時間が前記第1の起動確認条件と等しい場合、第1の物理的コアの電源を投入するための少なくとも1つの命令と、
    前記第0の物理的コア、および前記第1の物理的コアにおいて1つまたは複数のタスク、1つまたは複数のスレッド、あるいはタスクとスレッドの組合せを物理的に実行するための少なくとも1つの命令と
    をさらに記録する請求項34に記載の機械可読記録媒体。
  36. 前記複数の仮想コア上の作業負荷における並列性の度合いを受け取るための少なくとも1つの命令をさらに記録する請求項35に記載の機械可読記録媒体。
  37. 前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが第1のスリープ条件と等しいかどうかを判定するための少なくとも1つの命令をさらに記録する請求項36に記載の機械可読記録媒体。
  38. 前記複数の仮想コア上の前記作業負荷における並列性の前記度合いが前記第1のスリープ条件と等しい場合、前記第1のスリープ条件が満たされている時間を算出するための少なくとも1つの命令をさらに記録する請求項37に記載の機械可読記録媒体。
  39. 前記第1のスリープ条件が満たされている前記時間が第1のスリープ確認条件と等しいかどうかを判定するための少なくとも1つの命令をさらに記録する請求項38に記載の機械可読記録媒体。
  40. 前記第1のスリープ条件が満たされている前記時間が前記第1のスリープ確認条件と等しい場合、前記第1のコアの電源を切るための少なくとも1つの命令をさらに記録する請求項39に記載の機械可読記録媒体。
JP2012543259A 2009-12-16 2010-12-08 仮想化されたシステムにおける中央処理装置電力を制御するためのシステムおよび方法 Active JP5472886B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US28696009P 2009-12-16 2009-12-16
US61/286,960 2009-12-16
US12/944,202 2010-11-11
US12/944,202 US8650426B2 (en) 2009-12-16 2010-11-11 System and method for controlling central processing unit power in a virtualized system
PCT/US2010/059538 WO2011084329A1 (en) 2009-12-16 2010-12-08 System and method for controlling central processing unit power in a virtualized system

Publications (2)

Publication Number Publication Date
JP2013513189A true JP2013513189A (ja) 2013-04-18
JP5472886B2 JP5472886B2 (ja) 2014-04-16

Family

ID=44144256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012543259A Active JP5472886B2 (ja) 2009-12-16 2010-12-08 仮想化されたシステムにおける中央処理装置電力を制御するためのシステムおよび方法

Country Status (7)

Country Link
US (1) US8650426B2 (ja)
EP (1) EP2513751B1 (ja)
JP (1) JP5472886B2 (ja)
KR (2) KR20140069252A (ja)
CN (1) CN102695998B (ja)
BR (1) BR112012014303A2 (ja)
WO (1) WO2011084329A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015756A1 (ja) * 2013-08-02 2015-02-05 日本電気株式会社 不揮発性メモリ搭載サーバの省電力制御システム、制御装置、制御方法および制御プログラム

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
JP5767480B2 (ja) * 2011-01-31 2015-08-19 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 情報処理装置、情報処理システム、配置構成決定方法、プログラムおよび記録媒体
US9354926B2 (en) * 2011-03-22 2016-05-31 International Business Machines Corporation Processor management via thread status
US9804893B2 (en) 2011-04-08 2017-10-31 Qualcomm Incorporated Method and apparatus for optimized execution using resource utilization maps
US10466989B2 (en) * 2011-09-02 2019-11-05 Microsoft Technology Licensing, Llc. Fast presentation of markup content having script code
TWI454905B (zh) * 2011-09-30 2014-10-01 Intel Corp 在多核心平台中之受限制的啓動技術
KR20130101693A (ko) 2012-03-06 2013-09-16 삼성전자주식회사 이종의 운영체제를 사용하는 가상화 시스템의 전력 관리 방법 및 장치
WO2013178864A1 (en) * 2012-05-29 2013-12-05 Nokia Corporation A method and apparatus for deferring processor selection
US9552046B2 (en) * 2012-09-21 2017-01-24 Htc Corporation Performance management methods for electronic devices with multiple central processing units
CN102929381B (zh) * 2012-10-22 2015-08-05 威盛电子股份有限公司 电子系统及其电源管理方法
US10162687B2 (en) * 2012-12-28 2018-12-25 Intel Corporation Selective migration of workloads between heterogeneous compute elements based on evaluation of migration performance benefit and available energy and thermal budgets
US9396012B2 (en) 2013-03-14 2016-07-19 Qualcomm Incorporated Systems and methods of using a hypervisor with guest operating systems and virtual processors
US9933832B2 (en) * 2013-03-14 2018-04-03 Vmware, Inc. Systems and methods for modifying power states in a virtual environment
US9727345B2 (en) * 2013-03-15 2017-08-08 Intel Corporation Method for booting a heterogeneous system and presenting a symmetric core view
KR102169692B1 (ko) 2014-07-08 2020-10-26 삼성전자주식회사 멀티-코어 프로세서를 포함하는 시스템 온 칩 및 그것의 동적 전력 관리 방법
US9696787B2 (en) * 2014-12-10 2017-07-04 Qualcomm Innovation Center, Inc. Dynamic control of processors to reduce thermal and power costs
CN105094945A (zh) * 2015-07-01 2015-11-25 北京奇虎科技有限公司 虚拟化平台线程控制方法、设备和系统
US9740266B2 (en) * 2015-09-04 2017-08-22 Mediatek Inc. Apparatus and method for controlling multi-core of electronic device
US10481876B2 (en) 2017-01-11 2019-11-19 Microsoft Technology Licensing, Llc Methods and systems for application rendering
US11294678B2 (en) 2018-05-29 2022-04-05 Advanced Micro Devices, Inc. Scheduler queue assignment
US11347544B1 (en) * 2019-09-26 2022-05-31 Facebook Technologies, Llc. Scheduling work items based on declarative constraints
CN112783713A (zh) * 2019-11-08 2021-05-11 深信服科技股份有限公司 一种多核虚拟机卡顿的处理方法、装置、设备和存储介质
US11334384B2 (en) * 2019-12-10 2022-05-17 Advanced Micro Devices, Inc. Scheduler queue assignment burst mode
US11948000B2 (en) 2020-10-27 2024-04-02 Advanced Micro Devices, Inc. Gang scheduling for low-latency task synchronization
CN113282344B (zh) * 2021-05-25 2022-11-04 中国航空无线电电子研究所 在飞腾非对称双核处理器上实现天脉操作系统的方法
CN115145687B (zh) * 2022-06-29 2023-03-31 科东(广州)软件科技有限公司 一种用户态虚拟机任务的调度方法及装置
CN115756143B (zh) * 2022-11-30 2024-03-12 深圳市领创星通科技有限公司 数据包处理的节能方法、装置、计算机设备和存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282695A (ja) * 1998-03-11 1999-10-15 Internatl Business Mach Corp <Ibm> 多重システム・クラスタ内のサ―バの数を制御する方法及び装置
US20020188877A1 (en) * 2001-06-07 2002-12-12 Buch Deep K. System and method for reducing power consumption in multiprocessor system
WO2005119412A1 (en) * 2004-06-03 2005-12-15 International Business Machines Corporation Dynamically managing power in microprocessor chips according to present processing demands
JP2008269249A (ja) * 2007-04-19 2008-11-06 Ffc Ltd 電源制御装置、仮想サーバ管理システム、電源制御方法および電源制御プログラム
JP2009140157A (ja) * 2007-12-05 2009-06-25 Hitachi Ltd 仮想計算機システム、仮想計算機の制御方法及びプログラム
JP2009169858A (ja) * 2008-01-18 2009-07-30 Nec Corp サーバシステム、及びサーバシステムの電力削減方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US122101A (en) * 1871-12-26 Improvement in apparatus for preparing salt for culinary use
US76733A (en) * 1868-04-14 The worftjs peters co
US106576A (en) * 1870-08-23 Improvement in washing-machines
US37922A (en) * 1863-03-17 Improved foot corn-planter
JPS593651A (ja) 1982-06-30 1984-01-10 Fujitsu Ltd フア−ムウエアによる性能測定システム
JPH0351902A (ja) 1989-07-20 1991-03-06 Tokyo Electric Co Ltd データ処理装置
US5644769A (en) 1993-06-14 1997-07-01 Matsushita Electric Industrial Co., Ltd. System for optimizing program by virtually executing the instruction prior to actual execution of the program to invalidate unnecessary instructions
JPH086681A (ja) 1994-04-18 1996-01-12 Hitachi Ltd 省電力制御システム
JP2770760B2 (ja) 1995-01-04 1998-07-02 日本電気株式会社 電力分散マルチプロセッサ
JPH10268963A (ja) 1997-03-28 1998-10-09 Mitsubishi Electric Corp 情報処理装置
US6086171A (en) * 1999-02-11 2000-07-11 Ashley; Cynthia H. Carousel shoe cabinet
KR100613201B1 (ko) * 2000-08-28 2006-08-18 마이크로코넥트 엘엘씨 씨피유 사용량 측정 방법
TW521177B (en) 2000-08-31 2003-02-21 Primarion Inc Apparatus and system for providing transient suppression power regulation
US6718474B1 (en) 2000-09-21 2004-04-06 Stratus Technologies Bermuda Ltd. Methods and apparatus for clock management based on environmental conditions
JP2002099433A (ja) 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US6829713B2 (en) * 2000-12-30 2004-12-07 Intel Corporation CPU power management based on utilization with lowest performance mode at the mid-utilization range
US7017060B2 (en) 2001-03-19 2006-03-21 Intel Corporation Power management system that changes processor level if processor utilization crosses threshold over a period that is different for switching up or down
US7058824B2 (en) 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US6804632B2 (en) 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US7318164B2 (en) * 2001-12-13 2008-01-08 International Business Machines Corporation Conserving energy in a data processing system by selectively powering down processors
US6978389B2 (en) 2001-12-20 2005-12-20 Texas Instruments Incorporated Variable clocking in an embedded symmetric multiprocessor system
US7240223B2 (en) 2003-05-07 2007-07-03 Apple Inc. Method and apparatus for dynamic power management in a processor system
US7134031B2 (en) 2003-08-04 2006-11-07 Arm Limited Performance control within a multi-processor system
JP4549652B2 (ja) * 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7107187B1 (en) * 2003-11-12 2006-09-12 Sprint Communications Company L.P. Method for modeling system performance
US7133806B2 (en) 2004-05-13 2006-11-07 Ittiam Systems (P) Ltd Method and apparatus for measurement of processor-utilization
US7219245B1 (en) 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
KR100716730B1 (ko) 2004-06-11 2007-05-14 삼성전자주식회사 중앙 처리 장치의 아이들 상태에서의 시스템 전력 소모절감을 위한 방법 및 그 방법을 적용한 모바일 장치
JP3805344B2 (ja) 2004-06-22 2006-08-02 株式会社ソニー・コンピュータエンタテインメント プロセッサ、情報処理装置およびプロセッサの制御方法
US7739527B2 (en) * 2004-08-11 2010-06-15 Intel Corporation System and method to enable processor management policy in a multi-processor environment
US7711966B2 (en) * 2004-08-31 2010-05-04 Qualcomm Incorporated Dynamic clock frequency adjustment based on processor load
US7437581B2 (en) * 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
US7543161B2 (en) 2004-09-30 2009-06-02 International Business Machines Corporation Method and apparatus for tracking variable speed microprocessor performance caused by power management in a logically partitioned data processing system
US7370189B2 (en) 2004-09-30 2008-05-06 Intel Corporation Method and apparatus for establishing safe processor operating points in connection with a secure boot
US7814485B2 (en) * 2004-12-07 2010-10-12 Intel Corporation System and method for adaptive power management based on processor utilization and cache misses
DE102004059996B4 (de) * 2004-12-13 2006-10-05 Infineon Technologies Ag Verfahren und Vorrichtung zum Einstellen der Taktfrequenz eines Prozessors
US7228446B2 (en) 2004-12-21 2007-06-05 Packet Digital Method and apparatus for on-demand power management
US7369967B1 (en) * 2004-12-27 2008-05-06 Sprint Communications Company L.P. System and method for monitoring and modeling system performance
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7467291B1 (en) * 2005-02-28 2008-12-16 Sun Microsystems, Inc. System and method for calibrating headroom margin
JP4082706B2 (ja) 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
JP2009501482A (ja) 2005-07-14 2009-01-15 エヌエックスピー ビー ヴィ 履歴負荷特性を用いてハンドヘルド・マルチメディア装置のプロセッサコアの動作周波数及び利用可能な電力を動的に調整する方法
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7548859B2 (en) * 2005-08-03 2009-06-16 Motorola, Inc. Method and system for assisting users in interacting with multi-modal dialog systems
US7689838B2 (en) * 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US7233188B1 (en) 2005-12-22 2007-06-19 Sony Computer Entertainment Inc. Methods and apparatus for reducing power consumption in a processor using clock signal control
US7263457B2 (en) 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US20070260898A1 (en) 2006-05-03 2007-11-08 Edward Burton Voltage regulator with suspend mode
US20080005591A1 (en) 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
JP4808108B2 (ja) 2006-08-29 2011-11-02 パナソニック株式会社 プロセッサシステム
US20100325481A1 (en) 2006-10-20 2010-12-23 Freescale Semiconductor, Inc. Device having redundant core and a method for providing core redundancy
US7949887B2 (en) 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
JP2008129846A (ja) 2006-11-21 2008-06-05 Nippon Telegr & Teleph Corp <Ntt> データ処理装置、データ処理方法およびプログラム
GB2445167A (en) 2006-12-29 2008-07-02 Advanced Risc Mach Ltd Managing performance of a processor
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7783906B2 (en) 2007-02-15 2010-08-24 International Business Machines Corporation Maximum power usage setting for computing device
US7730340B2 (en) 2007-02-16 2010-06-01 Intel Corporation Method and apparatus for dynamic voltage and frequency scaling
US7865751B2 (en) * 2007-06-18 2011-01-04 Intel Corporation Microarchitecture controller for thin-film thermoelectric cooling
US7902800B2 (en) * 2007-07-13 2011-03-08 Chil Semiconductor Corporation Adaptive power supply and related circuitry
US8356306B2 (en) 2007-07-31 2013-01-15 Hewlett-Packard Development Company, L.P. Workload management controller using dynamic statistical control
US20090049314A1 (en) 2007-08-13 2009-02-19 Ali Taha Method and System for Dynamic Voltage and Frequency Scaling (DVFS)
US7945804B2 (en) 2007-10-17 2011-05-17 International Business Machines Corporation Methods and systems for digitally controlled multi-frequency clocking of multi-core processors
US20090150696A1 (en) 2007-12-10 2009-06-11 Justin Song Transitioning a processor package to a low power state
US8024590B2 (en) 2007-12-10 2011-09-20 Intel Corporation Predicting future power level states for processor cores
US8245236B2 (en) * 2008-02-27 2012-08-14 International Business Machines Corporation Lock based moving of threads in a shared processor partitioning environment
JP4996519B2 (ja) * 2008-03-27 2012-08-08 パナソニック株式会社 仮想マルチプロセッサ、システムｌｓｉ、携帯電話機器、及び仮想マルチプロセッサの制御方法
US20090271646A1 (en) * 2008-04-24 2009-10-29 Vanish Talwar Power Management Using Clustering In A Multicore System
US8170845B2 (en) 2008-09-24 2012-05-01 International Business Machines Corporation Method and apparatus for automatic performance modeling with load dependent service times and overheads
US8195962B2 (en) 2008-11-11 2012-06-05 Globalfoundries Inc. Method and apparatus for regulating power consumption
US8924975B2 (en) * 2009-07-23 2014-12-30 Empire Technology Development Llc Core selection for applications running on multiprocessor systems based on core and application characteristics
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9176572B2 (en) * 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9563250B2 (en) * 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US9104411B2 (en) * 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8775830B2 (en) * 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US8689037B2 (en) * 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282695A (ja) * 1998-03-11 1999-10-15 Internatl Business Mach Corp <Ibm> 多重システム・クラスタ内のサ―バの数を制御する方法及び装置
US20020188877A1 (en) * 2001-06-07 2002-12-12 Buch Deep K. System and method for reducing power consumption in multiprocessor system
WO2005119412A1 (en) * 2004-06-03 2005-12-15 International Business Machines Corporation Dynamically managing power in microprocessor chips according to present processing demands
JP2008269249A (ja) * 2007-04-19 2008-11-06 Ffc Ltd 電源制御装置、仮想サーバ管理システム、電源制御方法および電源制御プログラム
JP2009140157A (ja) * 2007-12-05 2009-06-25 Hitachi Ltd 仮想計算機システム、仮想計算機の制御方法及びプログラム
JP2009169858A (ja) * 2008-01-18 2009-07-30 Nec Corp サーバシステム、及びサーバシステムの電力削減方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015015756A1 (ja) * 2013-08-02 2015-02-05 日本電気株式会社 不揮発性メモリ搭載サーバの省電力制御システム、制御装置、制御方法および制御プログラム

Also Published As

Publication number Publication date
CN102695998A (zh) 2012-09-26
WO2011084329A1 (en) 2011-07-14
KR101503579B1 (ko) 2015-03-17
BR112012014303A2 (pt) 2016-07-05
KR20140069252A (ko) 2014-06-09
EP2513751B1 (en) 2018-05-09
CN102695998B (zh) 2015-05-20
EP2513751A1 (en) 2012-10-24
US20110145616A1 (en) 2011-06-16
US8650426B2 (en) 2014-02-11
KR20120104380A (ko) 2012-09-20
JP5472886B2 (ja) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5472886B2 (ja) 仮想化されたシステムにおける中央処理装置電力を制御するためのシステムおよび方法
JP5893568B2 (ja) 推定される作業負荷並列性に基づき中央処理装置電力を制御するためのシステムおよび方法
JP5643336B2 (ja) 温度に基づいてマルチコア中央処理装置内の複数のコアを動的に制御するためのシステムおよび方法
TWI484329B (zh) 動態核心切換
EP2513750B1 (en) System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US20110145617A1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
KR101516859B1 (ko) 보장된 정상 상태 데드라인을 가진 중앙 처리 장치 전력을 제어하는 시스템 및 방법
EP2972826B1 (en) Multi-core binary translation task processing
KR20120112579A (ko) 감소된 주파수 발진들을 갖는 중앙 처리 장치 전력을 제어하기 위한 시스템 및 방법
JP5662478B2 (ja) 中央処理装置内のデータをサンプリングするシステムおよび方法
JP5460883B2 (ja) ワークロードの要求に基づいて動的なクロックおよび電圧切替えアルゴリズムを調整するシステムおよび方法
US10121001B1 (en) System and method for monolithic scheduling in a portable computing device using a hypervisor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140128

R150 Certificate of patent or registration of utility model

Ref document number: 5472886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250