JP2013250222A - ハイサイド電流検出回路 - Google Patents

Abstract

【課題】カレントミラー回路を使用したハイサイド電流検出回路において、簡単な回路構成で直流電源電圧の変動を補償する。
【解決手段】
例えばＤＣ−ＤＣコンバータにおいて、カレントミラー回路の参照トランジスタＱ１のエミッタと直流電源Ｖ１のハイサイドＰとの間に電流検出抵抗Ｒ１を挿入して負荷電流Ｉｏを流し、同参照トランジスタＱ１のコレクタと直流電源Ｖ１のローサイドＧとの間に参照抵抗Ｒ１ｃを挿入し、出力トランジスタＱ２のエミッタと直流電源Ｖ１のハイサイドＰとの間に比例抵抗Ｒ２を挿入し、同出力トランジスタＱ２のコレクタと直流電源Ｖ１のローサイドＧとの間に出力抵抗Ｒ２ｃを挿入し、出力抵抗Ｒ２ｃの両端に負荷電流Ｉｏに比例した検出出力電圧Ｖ２を得るとともに、出力トランジスタＱ２のエミッタとローサイドＧとの間に所定の値の補償抵抗Ｒｃｍｐを挿入して、検出出力電圧Ｖ２に与える直流電源Ｖ１の電圧変動の影響を補償する。
【選択図】図１

Description

本発明は、ＬＥＤ（発光ダイオード）の定電流制御等で直流電源のハイサイドに接続された負荷に流れる負荷電流を検出する際、ハイサイドのシャント抵抗（電流検出抵抗）に生じる電流検出電圧を直流電源のローサイドに導くためにカレントミラー回路を使用する場合、直流電源の電圧変動の影響を補償できるハイサイド電流検出回路に関するものである。

ＬＥＤの明るさを一定に保って点灯するとき、ＬＥＤのような定電圧特性を持つ負荷を安定に駆動するには、電源電圧が変化しても負荷電流を一定に保つ定電流駆動が適当である。また、ＬＥＤのような効率の高い負荷を駆動するには、やはり電力変換効率の高いスイッチング式のＤＣ−ＤＣ（直流−直流）コンバータが用いられる。ＤＣ−ＤＣコンバータのスイッチング素子として代表的なＦＥＴ（電界効果トランジスタ）は、普通、直流電源のローサイドに置かれ、これを制御・駆動する制御用ＩＣもローサイドに置かれる。負荷であるＬＥＤはＦＥＴと直列にして電源に接続されるので、直流電源のハイサイドに置かれることになる。

前記負荷の電流を定電流制御するためには該負荷の電流を検出することが必要であり、前記負荷電流を検出するための電流検出抵抗は前記負荷のあるハイサイドに置かれる。前記電流検出抵抗の電圧降下すなわち負荷電流に比例した検出電圧はハイサイドが基準となるから、スイッチング素子のオンオフを制御する制御用ＩＣに供給するため，レベルシフト回路を用いてローサイドを基準とする電圧にレベルシフトする必要がある。この場合、レベルシフト回路は電源電圧変動の影響を受けないようにしなければならない。

電流検出抵抗の電圧降下は電力損失となるので小さいことが望ましく、通常は１ボルト以下となるような低抵抗が用いられる。前記直流電源の電源電圧はハイサイドとローサイドとの電位差で、代表的な値は１００ボルト程度である。したがって、電流検出抵抗の電圧を１パーセントの精度で前記制御用ＩＣに供給するために、前記レベルシフト回路が受ける電源電圧の影響は０．１パーセント以下にする必要があり、レベルシフト回路には電源電圧の影響が小さく精度の高い回路が望ましい。

そのような電源電圧の影響が小さく精度の高いレベルシフト回路として、一般に、２つのトランジスタのエミッタにそれぞれ抵抗を接続し、一方の抵抗を電流検出抵抗とするカレントミラー回路が用いられる。しかし、カレントミラー回路は参照電流が電源電圧で変化し、加えてアーリ効果の影響で電源電圧変動の影響を受ける。こうした電源電圧変動の影響を補償するには簡単で効果のある補償が望ましい。

〔従来回路〕
図５は直流電源とＤＣ−ＤＣコンバータとＬＥＤ等の負荷とこの負荷に流れる負荷電流を検出する従来のハイサイド電流検出回路とを示す。従来のハイサイド電流検出回路によって負荷電流を検出して、負荷電流を定電流制御する。図５において、１はＰＷＭ制御回路、２はＤＣ−ＤＣコンバータ、３はカレントミラー回路を使用するハイサイド電流検出回路である。

従来のハイサイド電流検出回路３では、ハイサイドにあるシャント抵抗である電流検出抵抗Ｒ１によりＤＣ−ＤＣコンバータ２の負荷電流Ｉ０を検出する。ＤＣ−ＤＣコンバータ２はスイッチング素子Ｑｓｗ、環流ダイオードＤ１、リアクトルＬ１、及び平滑コンデンサＣ１より成り、負荷Ｌに制御された電力を供給する。直流電源Ｖ１の電源電圧はＶ１であり、ハイサイドをＰ、ローサイドをＧで表す。

負荷電流の定電流制御では、制御用ＩＣから成るＰＷＭ制御回路１は、ハイサイド電流検出回路３で検出された検出出力Ｖ２が一定になるようにスイッチング素子Ｑｓｗのオンオフを制御する。電流検出抵抗Ｒ１は負荷電流Ｉｏを検出するシャント抵抗であると同時にカレントミラー回路の一部に含めることができる。

電流検出回路３は、カレントミラー回路の参照トランジスタＱ１と出力トランジスタＱ２とを含み、電流検出抵抗Ｒ１に負荷電流Ｉｏを流さなければ出力電流Ｉ２は参照電流Ｉ１に比例する。ハイサイド電流検出回路３では、参照トランジスタＱ１のエミッタに接続した電流検出抵抗Ｒ１を電流検出のシャント抵抗とし、出力トランジスタＱ２のエミッタには比例抵抗Ｒ２を接続し、参照トランジスタＱ１にはコレクタ抵抗Ｒ１ｃによって参照電流Ｉ１を流し、出力トランジスタＱ２のコレクタ電流Ｉ２はコレクタ抵抗Ｒ２ｃにより検出出力Ｖ２を与える。

回路条件は、参照電流Ｉ１及び出力電流Ｉ２を負荷電流Ｉｏよりも十分小さい電流値とするために、電流検出抵抗Ｒ１の抵抗値Ｒ１を比例抵抗Ｒ２の抵抗値Ｒ２より十分小さくＲ１＜＜Ｒ２とし、電流検出抵抗Ｒ１での電圧降下Ｉｏ・Ｒ１を電源電圧Ｖ１より十分小さくＩｏ・Ｒ１＜＜Ｖ１とし、トランジスタＱ１，Ｑ２はいずれも電流増幅率が大きくベース電流はエミッタ電流に比べて無視できるものとする。

カレントミラー回路の基本動作は、ハイサイドから見た２つのトランジスタＱ１、Ｑ２のエミッタ電圧が等しくなるように出力電流Ｉ２が流れるので各抵抗Ｒ１、Ｒ２での電圧降下は等しく、次式（１）が成立する。

Ｉｏ・Ｒ１＝Ｉ２・Ｒ２ …（１）
式（１）より出力トランジスタＱ２のコレクタ電流Ｉ２は、次式（２）で与えられる。

Ｉ２＝（Ｒ１／Ｒ２）Ｉｏ…（２）
これにより出力トランジスタＱ２のコレクタ電流Ｉ２は、負荷電流Ｉｏに比例し、出力トランジスタＱ２のコレクタ抵抗Ｒ２ｃにはローサイドＧを基準とした検出出力Ｖ２が得られ、その検出出力Ｖ２は、次式（３）で与えられる。

Ｖ２＝Ｉ２・Ｒ２ｃ＝（Ｒ２ｃ／Ｒ２）Ｉｏ・Ｒ１…（３）
式（３）から、参照電流Ｉ１は、検出出力Ｖ２には含まれず、トランジスタＱ１，Ｑ２に適当な動作点を与えるための電流となる。

回路はＩ１≠Ｉ２であるため２つのトランジスタＱ１．Ｑ２のベース・エミッタ間電圧に違いがあり、厳密には式（２）が成立せず、誤差を生じる。中でも電源電圧Ｖ１の変動の影響が検出電流Ｉ２に現れると、負荷を定電流制御する際、電源電圧Ｖ１によって検出電流Ｉ２が変化するので好ましくない。以下、図５の動作をやや詳しく述べる。

〔従来回路の解析〕
トランジスタＱ１、Ｑ２は互いのベースが共通に接続されているのでハイサイドＰから見た前記両ベースにおける電位が等しく、電流検出抵抗Ｒ１に流れる参照電流Ｉ１を無視すると
ＶＢＥ１＋ＩｏＲ１＝ＶＢＥ２＋Ｉ２Ｒ２…（４）
ただし、ＶＢＥ１：Ｑ１のベース電圧、ＶＢＥ２：Ｑ２のベース電圧、
コレクタ抵抗Ｒ１ｃの両端間電圧はほぼ電源電圧Ｖ１に等しいので流れる参照電流Ｉ１は、コレクタ抵抗Ｒ１ｃの抵抗値をＲ１ｃとして次式（５）で与えられる。

Ｉ１＝Ｖ１／Ｒ１ｃ…（５）
式（４）を整理し、出力電流Ｉ２をＩ２Ｒ２で表すと次式（６）のようになる。

Ｉ２Ｒ２＝ＩｏＲ１＋ＶＢＥ１−ＶＢＥ２ …（６）
式（６）における右辺第１項ＩｏＲ１は、信号成分である。ＶＢＥ１−ＶＢＥ２は誤差を表す。

各トランジスタＱ１，Ｑ２のベース電圧ＶＢＥ１、ＶＢＥ２はそれぞれコレクタ電流Ｉ１、Ｉ２の対数に比例し、次式（７）（８）が成立する。

ＶＢＥ１≒（ｋＴ／ｑ）ｌｎ（Ｉ１／ＩＳ１）…（７）
ＶＢＥ２≒（ｋＴ／ｑ）ｌｎ（Ｉ２／ＩＳ２）…（８）
ただし、（ｋＴ／ｑ）：定数、Ｉｓ１：Ｑ１の飽和電流、Ｉｓ２：Ｑ２の飽和電流、ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：電子の電荷である。

式（６）に式（７）、（８）を代入すると、次式（９）が成立する。

Ｉ２Ｒ２＝ＩｏＲ１＋（ｋＴ／ｑ）ｌｎ（Ｉ１／ＩＳ１）
−（ｋＴ／ｑ）ｌｎ（Ｉ２／ＩＳ２）
＝ＩｏＲ１＋（ｋＴ／ｑ）｛ｌｎ（Ｉ１）−ｌｎ（Ｉ２）
−ｌｎ（ＩＳ１）＋ｌｎ（ＩＳ２）｝…（９）
アーリ効果はトランジスタのコレクタ電圧によってコレクタ電流が変化する現象を云い、次のように飽和電流の変化で説明される。出力トランジスタＱ２の飽和電流ＩＳ２はコレクタ電圧ＶＢＣの関数となり、ＶＡＦ：アーリ電圧、ＩＳ２（０）：ＶＢＣ＝０のときのＩＳ２で表すと、飽和電流ＩＳ２は次式（１０）のように変化する。

ＩＳ２＝ＩＳ２（０）（１＋ＶＢＣ／ＶＡＦ）…（１０）
両トランジスタＱ１、Ｑ２は同じ特性でＩＳ１＝ＩＳ２（０）＝ＩＳとし、Ｉ２Ｒ２＜＜Ｖ１かつＶ２＜＜Ｖ１であってＶ１≒ＶＢＣとして、式（９）のＩ１に式（５）、ＩＳ２には式（１０）を代入すると、次式（１１）が成立する。

Ｉ２Ｒ２＝ＩｏＲ１−（ｋＴ／ｑ）ｌｎ（Ｒ１Ｃ）
−（ｋＴ／ｑ）ｌｎ（Ｉ２）＋（ｋＴ／ｑ）ｌｎ（Ｖ１）
＋（ｋＴ／ｑ）ｌｎ（１＋Ｖ１／ＶＡＦ） …（１１）
式（１１）の右辺第１項は信号成分、第２項は一定値となり、第３項はＩ２の関数であるから非線形成分、第４項はＲ１ｃを通じてのＶ１の変動成分、第５項はアーリ効果によるＶ１の変動成分である。Ｒ１ｃの値はＶ１の変動成分には関係しない。非線形は定電流制御には悪影響がない。

〔従来回路の特性〕
従来回路の電流検出特性の例として、図５においてＲ１＝０．５Ω、Ｒ２＝１ｋΩ、Ｒ２ｃ＝１ｋΩ、Ｒ１ｃ＝１００ｋΩとし、Ｖ１＝９０Ｖ±２０ＶにおけるＶ２−Ｉｏ特性を図６に示す。図６は横軸に負荷電流Ｉｏ、縦軸に検出出力Ｖ２をとる電流検出特性を示す。図６において、Ｖ１中は電源電圧Ｖ１の大きさが中、Ｖ１大は電源電圧Ｖ１の大きさが大、Ｖ１小は電源電圧Ｖ１の大きさが小の場合のそれぞれの電流検出特性を示す。図６で示すように、電源電圧Ｖ１の大きさが大、中、小に変動したときＶ１の影響が検出出力Ｖ２に現れているのが見られる。

従来回路の中にはカレントミラー回路の参照電流を定電流回路から得るようにして、コレクタ抵抗Ｒ１ｃを通じて発生する電源電圧Ｖ１の影響を減少したものもある。（特許文献１、図７）
しかしながら、特許文献１の回路に示された定電流源は回路構成が複雑であったり、損失が大きかったりするなどするし、また，出力トランジスタＱ２のアーリ効果による電源電圧Ｖ１の影響はこの定電流源で取り除くことは出来ない。

特開平１１−１６０３６８号公報

本発明は、上述に鑑みてなされたものであり、簡単な回路構成にて、電源電圧の変動の影響がカレントミラー回路の検出出力電圧に現れることを補償することを目的とする。

上記目的を達成するための本発明第１に係るハイサイド電流検出回路は、直流電源のハイサイドに負荷を接続したＤＣ−ＤＣコンバータにおいて、第１及び第２のトランジスタのベースと第１のトランジスタのコレクタを共通に接続したカレントミラー回路の、前記第１のトランジスタのエミッタを電流検出抵抗の一端に接続しかつコレクタは第１のコレクタ抵抗を通じて前記直流電源のローサイドに接続し、前記第２のトランジスタのエミッタは比例抵抗を通じて前記電流検出抵抗の他端とともに前記直流電源のハイサイドに接続し、前記第２のトランジスタのコレクタは第２のコレクタ抵抗を通じて前記直流電源のローサイドに接続し、前記電流検出抵抗を負荷に直列に挿入するとともに、前記電流検出抵抗に流れる被検出電流に比例した検出出力電圧を前記第２のコレクタ抵抗に得るハイサイド電流検出回路において、前記第２のトランジスタのエミッタと前記直流電源のローサイドとの間に補償抵抗を接続するとともに、前記補償抵抗の抵抗値を所定の値として補償電流を流し，前記検出出力電圧に補償電圧を与えることにより、前記直流電源の電源電圧変動の影響を補償することを特徴とする。

本発明第２に係るハイサイド電流検出回路は、直流電源のハイサイドに負荷を接続したＤＣ−ＤＣコンバータにおいて、第１及び第２のトランジスタのベースと第１のトランジスタのコレクタを共通に接続したカレントミラー回路の、前記第１のトランジスタのエミッタを電流検出抵抗の一端に接続しかつコレクタは第１のコレクタ抵抗を通じて負荷のローサイド端子に接続し、前記第２のトランジスタのエミッタは比例抵抗を通じて前記電流検出抵抗の他端とともに前記直流電源のハイサイドに接続し、前記第２のトランジスタのコレクタは第２のコレクタ抵抗を通じて前記直流電源のローサイドに接続し、前記電流検出抵抗を前記負荷に直列に挿入するとともに、前記電流検出抵抗に流れる被検出電流に比例した検出出力電圧を前記第２のコレクタ抵抗に得ることを特徴とする。

本発明第２の好ましい態様では、前記第２のトランジスタのエミッタと前記直流電源のローサイドとの間に補償抵抗を接続することにより、前記検出出力電圧に与える前記直流電源の電源電圧変動の影響を補償する。

本発明によれば、直流電源のハイサイドの電流をローサイドの電圧として検出でき、直流電源の電圧が変動したときに検出出力に与える影響を除くことが出来る。

本発明の第１の実施形態に係るハイサイド電流検出回路の回路図。 図１の電流検出特性を示す図。 第２の実施形態に係るハイサイド電流検出回路の回路図。 第３の実施形態に係るハイサイド電流検出回路の回路図。 従来のハイサイド電流検出回路の回路図。 図５の電流検出特性を示す図。 参照電流を定電流回路で供給する従来の回路図。

以下、添付した図面を参照して本発明の実施形態に係るハイサイド電流検出回路を詳細に説明する。

〔第１の実施形態〕
図１を参照して、本発明の第１の実施形態に係るハイサイド電流検出回路を説明する。図１において、Ｖ１は直流電源、１はＰＷＭ（パルス幅変調）制御回路、２はＤＣ−ＤＣコンバータ、３はカレントミラー回路を含むハイサイド電流検出回路である。

ＰＷＭ制御回路１は、内部に安定化電源を内蔵した制御用ＩＣからなる。

ＤＣ−ＤＣコンバータ２は、ＭＯＳＦＥＴからなるスイッチング素子Ｑｓｗ、環流ダイオードＤ１、リアクトルＬ１、及び平滑コンデンサＣ１より成り、負荷Ｌに対し制御された電力を供給する。スイッチング素子Ｑｓｗのドレインは、環流ダイオードＤ１のアノードとリアクトルＬ１の一端側との接続ノードに接続され、環流ダイオードＤ１のカソードはハイサイドＰに接続される。スイッチング素子ＱｓｗのソースはローサイドＧに接続される。リアクトルＬ１の他端側は平滑コンデンサＣ１の一端側と負荷Ｌの一端側との接続ノードに接続され、平滑コンデンサＣ１の他端側はハイサイドＰに接続される。

なお、ＤＣ−ＤＣコンバータ２は、図示例に限定されるものではなく、スイッチング素子を備え、ハイサイド電流検出回路３で検出された検出出力Ｖ２が一定になるようにスイッチング素子のオンオフをＰＷＭ制御回路１により制御して、直流−直流変換できるものであればよい。以下の実施形態においても同様である。

カレントミラー回路は、ベースコレクタが接続されたＰＮＰ型の参照トランジスタ（第１のトランジスタ）Ｑ１と、参照トランジスタＱ１のベースにベースが接続されたＰＮＰ型の出力トランジスタ（第２のトランジスタ）Ｑ２とを含む。

参照トランジスタＱ１のエミッタは、電流検出抵抗Ｒ１を介してハイサイドＰに接続される。参照トランジスタＱ１のエミッタはまた、負荷Ｌの他端側に接続される。参照トランジスタＱ１のコレクタは、コレクタ抵抗Ｒ１Ｃを介してローサイドＧに接続される。

出力トランジスタＱ２のエミッタは比例抵抗Ｒ２を介してハイサイドＰに接続され、また、コレクタはコレクタ抵抗Ｒ２Ｃを介してローサイドＧに接続される。出力トランジスタＱ２のコレクタはまた、ＰＷＭ制御回路１の入力部ＩＮに接続される。ＰＷＭ制御回路１の出力部ＯＵＴはＤＣ−ＤＣコンバータ２のスイッチング素子Ｑｓｗのゲートに接続される。

カレントミラー回路において、参照トランジスタＱ１のエミッタは電流検出抵抗Ｒ１の一端に接続されかつコレクタはコレクタ抵抗Ｒｃ１を通じて直流電源Ｖ１のローサイドに接続され、出力トランジスタＱ２のエミッタは比例抵抗Ｒ２を通じて電流検出抵抗Ｒ１の他端とともに直流電源Ｖ１のハイサイドに接続され、出力トランジスタＱ２のコレクタは、コレクタ抵抗Ｒｃ２を通じて直流電源Ｖ１のローサイドに接続され、電流検出抵抗Ｒ１は負荷Ｌに直列に挿入されている。

そして、定電流制御では、ＰＷＭ制御回路１は、前記したように、内部に安定化電源を内蔵した制御用ＩＣであり、電源電圧Ｖ１が変動しても安定動作が可能であり、電流検出出力Ｖ２（出力トランジスタＱ２のコレクタ電位）が一定になるようにＤＣ−ＤＣコンバータ２のスイッチング素子Ｑｓｗのオンオフを制御する。電流検出抵抗Ｒ１は、負荷Ｌを流れる負荷電流Ｉｏを検出するシャント抵抗であり、カレントミラー回路の一部でもある。

電流検出抵抗Ｒ１に負荷電流Ｉｏが流れなければ出力トランジスタＱ２のコレクタから流出する出力電流Ｉ２は、参照トランジスタＱ１のコレクタから流出する参照電流Ｉ１に比例し、カレントミラー回路を構成する。参照電流Ｉ１は参照トランジスタＱ１のコレクタからコレクタ抵抗Ｒ１Ｃに流れ、出力電流Ｉ２は出力トランジスタＱ２のコレクタからコレクタ抵抗Ｒ２ｃを流れ、検出出力Ｖ２を与える。検出出力Ｖ２はＰＷＭ制御回路１の入力部ＩＮに入力される。

本実施形態では、カレントミラー回路を使用したハイサイド電流検出回路３に補償抵抗Ｒｃｍｐを追加接続し、補償抵抗Ｒｃｍｐを通じて電源電圧Ｖ１に比例した補償電流Ｉ３を比例抵抗Ｒ２に流すことで、電源電圧Ｖ１の変動を補償するようにしたことを特徴とする。

式で表すと前記した式（１１）の左辺の出力電流Ｉ２は（Ｉ２＋Ｉ３）となるので、次式（１２）が成立する。

（Ｉ２＋Ｉ３）Ｒ２＝ＩｏＲ１−（ｋＴ／ｑ）ｌｎ（Ｒ１Ｃ）
−（ｋＴ／ｑ）ｌｎ（Ｉ２）＋（ｋＴ／ｑ）ｌｎ（Ｖ１）
＋（ｋＴ／ｑ）ｌｎ（１＋Ｖ１／ＶＡＦ） …（１２）
式（１２）にＩ３＝Ｖ１／Ｒｃｍｐを代入すると、次式（１３）が成立する。

Ｉ２Ｒ２＝ＩｏＲ１−（ｋＴ／ｑ）ｌｎＲ１Ｃ−（ｋＴ／ｑ）ｌｎＩ２
＋（ｋＴ／ｑ）ｌｎ（Ｖ１）＋（ｋＴ／ｑ）ｌｎ（１＋Ｖ１／ＶＡＦ）
−Ｖ１Ｒ２／Ｒｃｍｐ…（１３）
式（１３）の右辺第４、５項は電源電圧Ｖ１に対して（＋）であるが、同右辺第６項Ｒｃｍｐの項は電源電圧Ｖ１に対して（−）であるから、補償抵抗Ｒｃｍｐを所定の値とすれば電源電圧Ｖ１の変動を補償することができる。

式（１３）をＶ１で微分し、ｄＩ２／ｄＶ１＝０とすると次式（１４）が成立する。

Ｒ２／Ｒｃｍｐ＝（ｋＴ／ｑ）｛１／Ｖ１＋１／（ＶＡＦ＋Ｖ１）｝
…（１４）
この式（１４）により補償抵抗Ｒｃｍｐの最適値が決められる。先の定数でＶ１＝９０Ｖ、ＶＡＦ＝１００Ｖとすれば、補償抵抗Ｒｃｍｐの最適値は２．２ＭΩとなる。

図２は横軸に負荷電流Ｉｏ、縦軸に検出出力Ｖ２をとって、補償抵抗Ｒｃｍｐの抵抗値が２．２ＭΩである場合の電流検出特性を示す。図２において、Ｖ１中は電源電圧Ｖ１の大きさが中の場合の電流検出特性を示し、Ｖ１大は電源電圧Ｖ１の大きさが大の場合の電流検出特性を示し、Ｖ１小は電源電圧Ｖ１の大きさが小の場合の電流検出特性を示す。図２では電源電圧Ｖ１の大きさが大、中、小に変動しても、電流検出特性は変化していないので、本実施形態では補償抵抗Ｒｃｍｐを設けることにより電源電圧Ｖ１変動の影響がほぼ完全に補償されることが明らかである。

なお、Ｖ１＝９０Ｖ±２０Ｖの場合、負荷電流Ｉｏが１（Ａ）のとき式（１３）の右辺第１項の検出電圧５００ｍＶに対して、電源電圧Ｖ１による変動量は同右辺第４項のＲ１ｃを通じて１２ｍＶ、同右辺第５項アーリ電圧が６ｍＶ、同右辺第６項Ｒｃｍｐによる補償電圧は−１８ｍＶとなっている。これにより補償抵抗Ｒｃｍｐを通じて電源電圧Ｖ１の変動に比例した補償電流Ｉ３を比例抵抗Ｒ２に流すことで、電源電圧Ｖ１による変動は補償される。

〔第２の実施形態〕
図３は、本発明の第２の実施形態を示すものである。従来回路である図５の参照電流Ｉ１を流すコレクタ抵抗Ｒ１ｃの接続点を、電源のローサイドＧから負荷電圧Ｖｏのローサイド（ＤＣ−ＤＣコンバータ２の平滑コンデンサＣ１とリアクトルＬ１との接続ノード）に変更したものである。負荷Ｌが定電圧駆動される場合に限らず、定電流駆動される場合も負荷電圧Ｖｏはほぼ一定となっており、電源電圧Ｖ１の影響は小さくなっている。電源電圧Ｖ１が変動した場合も、参照電流Ｉ１は一定の電流となる。

式（１３）では右辺第４項のＶ１が負荷電圧Ｖｏとなり、電源電圧Ｖ１による変動は同右辺第５項のみとなる。Ｖ１＝９０Ｖ±２０Ｖに対する検出量Ｉ２Ｒ２の変動はアーリ電圧の６ｍＶとなり、従来回路の１／３程度となっている。

この実施例ではコレクタ抵抗Ｒ１ｃの接続点を負荷電圧Ｖｏのローサイドに変更するのみであるから、回路の複雑さ増加、コスト増加は生じない。

〔第３の実施形態〕
図４は、本発明の第３の実施形態を示すものである。図３の第２の実施形態に電源電圧Ｖ１の変動を補償する補償抵抗Ｒｃｍｐを追加接続したものである。

先の実施例で式（１３）の右辺第４項の変動はなくなっており、同右辺第５項の変動を同右辺第６項が補償することになる。補償抵抗Ｒｃｍｐの値は式（１４）より
Ｒ２／Ｒｃｍｐ＝（ｋＴ／ｑ）／（ＶＡＦ＋Ｖ１）…（１５）
となる。

先の条件ではＲｃｍｐ＝７．３ＭΩで電源電圧Ｖ１の変動を補償できる。

なお、実施形態では参照トランジスタＱ１、出力トランジスタＱ２を共にＰＮＰ型のトランジスタとしたが、ＮＰＮ型のトランジスタでも同様である。また、実施形態ではカレントミラー回路３はバイポーラトランジスタで構成したが、ＦＥＴで構成してもよい。

１ ＰＷＭ制御回路
２ ＤＣ−ＤＣコンバータ
３ ハイサイド電流検出回路
Ｑ１ カレントミラー回路の参照トランジスタ（第１のトランジスタ）
Ｑ２ カレントミラー回路の出力トランジスタ（第２のトランジスタ）
Ｒ１ 電流検出抵抗（シャント抵抗）
Ｒ２ 比例抵抗
Ｒ１ｃ Ｑ１のコレクタ抵抗（参照電流用）
Ｒ２ｃ Ｑ２のコレクタ抵抗（検出出力用）
Ｒｃｍｐ 補償抵抗
Ｉｏ 負荷電流（被検出電流）
Ｉ１ カレントミラー回路の参照電流
Ｉ２ カレントミラー回路の出力電流
Ｉ３ 補償電流
Ｖ１ 直流電源Ｖ１の電源電圧
Ｖ２ 検出出力電圧
Ｖｏ 負荷電圧
Ｐ 直流電源Ｖ１のハイサイド
Ｇ 直流電源Ｖ１のローサイド

Claims (3)

1. 直流電源のハイサイドに負荷を接続したＤＣ−ＤＣコンバータにおいて、第１及び第２のトランジスタのベースと第１のトランジスタのコレクタを共通に接続したカレントミラー回路の、前記第１のトランジスタのエミッタを電流検出抵抗の一端に接続しかつコレクタは第１のコレクタ抵抗を通じて前記直流電源のローサイドに接続し、前記第２のトランジスタのエミッタは比例抵抗を通じて前記電流検出抵抗の他端とともに前記直流電源のハイサイドに接続し、前記第２のトランジスタのコレクタは、第２のコレクタ抵抗を通じて前記直流電源のローサイドに接続し、前記電流検出抵抗を前記負荷に直列に挿入するとともに、前記電流検出抵抗に流れる被検出電流に比例した検出出力電圧を前記第２のコレクタ抵抗に得るハイサイド電流検出回路であって、
   前記第２のトランジスタのエミッタと前記直流電源のローサイドとの間に補償抵抗を接続するとともに、前記補償抵抗の抵抗値を所定の値として前記比例抵抗に電源電圧に比例した補償電流を与えることにより、前記直流電源の電源電圧変動の影響を補償することを特徴とするハイサイド電流検出回路。
2. 直流電源のハイサイドに負荷を接続したＤＣ−ＤＣコンバータにおいて、第１及び第２のトランジスタのベースと第１のトランジスタのコレクタを共通に接続したカレントミラー回路の、前記第１のトランジスタのエミッタを電流検出抵抗の一端に接続しかつコレクタは第１のコレクタ抵抗を通じて負荷のローサイド端子に接続し、前記第２のトランジスタのエミッタは比例抵抗を通じて前記電流検出抵抗の他端とともに前記直流電源のハイサイドに接続し、前記第２のトランジスタのコレクタは第２のコレクタ抵抗を通じて前記直流電源のローサイドに接続し、前記電流検出抵抗を前記負荷に直列に挿入するとともに、前記電流検出抵抗に流れる被検出電流に比例した検出出力電圧を前記第２のコレクタ抵抗に得ることを特徴とするハイサイド電流検出回路。
3. 前記第２のトランジスタのエミッタと前記直流電源のローサイドとの間に補償抵抗を接続することにより、前記検出出力電圧に与える前記直流電源の電源電圧変動の影響を補償することを特徴とする請求項２に記載のハイサイド電流検出回路。

Images