JP2013172103A - Method of forming interconnection - Google Patents

Method of forming interconnection Download PDF

Info

Publication number
JP2013172103A
JP2013172103A JP2012036733A JP2012036733A JP2013172103A JP 2013172103 A JP2013172103 A JP 2013172103A JP 2012036733 A JP2012036733 A JP 2012036733A JP 2012036733 A JP2012036733 A JP 2012036733A JP 2013172103 A JP2013172103 A JP 2013172103A
Authority
JP
Japan
Prior art keywords
film
wiring
forming
barrier metal
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012036733A
Other languages
Japanese (ja)
Inventor
Kazumasa Ito
和雅 伊藤
Hiroshi Toyoda
啓 豊田
Yoshinobu Ito
能暢 伊藤
Seiichi Omoto
誠一 尾本
Toshiyuki Morita
敏行 森田
Soichi Yamazaki
壮一 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012036733A priority Critical patent/JP2013172103A/en
Publication of JP2013172103A publication Critical patent/JP2013172103A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method of forming an interconnection which allows for excellent filling of a groove, for forming an interconnection of narrow pattern, with a wiring material when forming an interconnection mixing a wide wiring pattern and a narrow wiring pattern by damascene method.SOLUTION: At first, a wiring groove 11a of first width and a wiring groove 11b of second width are formed in an interlayer insulation film 11. A barrier metal film 12 is then formed on the interlayer insulation film 11, and a W film 13 is formed with a thickness for filling the wiring groove 11a but not filling the wiring groove 11b. Subsequently, the barrier metal film 12 and the W film 13 on the interlayer insulation film 11 are removed by etching. Thereafter, a barrier metal film 14 is formed on the entire surface of the interlayer insulation film 11, and a Cu film 15 is formed on the barrier metal film 14 so as to fill the wiring groove 11b. Finally, the barrier metal film 14 and the Cu film 15 on the interlayer insulation film 11 are removed.

Description

本発明の実施形態は、配線の形成方法に関する。   Embodiments described herein relate generally to a wiring formation method.

近年の半導体装置の微細化によって配線も微細化されてきている。微細化された半導体装置で所望の特性を得るために、より低抵抗なＣｕ（銅）が配線材料として用いられる。Ｃｕは、エッチングなどでの加工が困難なため、絶縁層に配線形成用溝を形成し、配線形成用溝内面を覆うようにバリアメタル膜とＣｕシード膜を形成した後、メッキ法で配線形成用溝内をＣｕ膜で埋め込むダマシン法によって形成される。   With recent miniaturization of semiconductor devices, wiring has also been miniaturized. In order to obtain desired characteristics in a miniaturized semiconductor device, lower resistance Cu (copper) is used as a wiring material. Since Cu is difficult to process by etching or the like, a wiring forming groove is formed in the insulating layer, a barrier metal film and a Cu seed film are formed so as to cover the inner surface of the wiring forming groove, and then wiring is formed by a plating method. It is formed by a damascene method in which the inside of the groove is filled with a Cu film.

しかし、さらなる配線の微細化によって、幅が数十ｎｍ以下に細くなった配線形成用溝内にＣｕ膜を埋め込むことが困難となってきている。   However, with further miniaturization of wiring, it has become difficult to embed a Cu film in a wiring forming groove whose width has been reduced to several tens of nm or less.

特開２００６−８０２３４号公報JP 2006-80234 A

本発明の一つの実施形態は、太幅の配線パターンと細幅の配線パターンとが混在する配線をダマシン法で形成する際に、細幅の配線パターン形成用の配線形成用溝内にも配線材料を良好に埋め込むことができる配線の形成方法を提供することを目的とする。   According to one embodiment of the present invention, when a wiring having a wide wiring pattern and a narrow wiring pattern is formed by the damascene method, the wiring is also formed in the wiring forming groove for forming the narrow wiring pattern. An object of the present invention is to provide a method for forming a wiring in which a material can be satisfactorily embedded.

本発明の一つの実施形態によれば、まず、配線形成用溝形成工程で、層間絶縁膜に第１の幅を有する第１配線形成用溝と前記第１の幅よりも広い第２の幅の第２配線形成用溝とを形成する。ついで、第１バリアメタル膜形成工程で、前記第１配線形成用溝と前記第２配線形成用溝が形成された前記層間絶縁膜上に第１バリアメタル膜を形成する。その後、Ｗ膜形成工程で、前記第１配線形成用溝内を埋め込み前記第２配線形成用溝を埋め込まない厚さで前記第１バリアメタル膜が形成された前記層間絶縁膜上にＷ膜を形成する。ついで、第１配線形成工程で、前記層間絶縁膜上の前記第１バリアメタル膜と前記Ｗ膜とをエッチングによって除去し、前記層間絶縁膜の前記第１配線形成用溝内に第１配線を形成する。その後、第２バリアメタル膜形成工程で、前記第１配線が形成された前記層間絶縁膜上に第２バリアメタル膜を形成する。ついで、Ｃｕ膜形成工程で、前記第２バリアメタル膜上にシード膜を形成した後、メッキ法によって前記第２配線形成用溝を埋め込むようにＣｕ膜を形成する。そして、第２配線形成工程で、前記層間絶縁膜上の前記第２バリアメタル膜と前記シード膜と前記Ｃｕ膜とを除去しつつ、前記第１配線の上面と前記Ｃｕ膜の上面をＣＭＰ法によって平坦化して前記第２配線形成用溝内に第２配線を形成する。   According to one embodiment of the present invention, first, in the wiring forming groove forming step, the first wiring forming groove having the first width in the interlayer insulating film and the second width wider than the first width. The second wiring forming groove is formed. Next, in a first barrier metal film forming step, a first barrier metal film is formed on the interlayer insulating film in which the first wiring forming groove and the second wiring forming groove are formed. Thereafter, in a W film forming step, a W film is formed on the interlayer insulating film in which the first barrier metal film is formed with a thickness that fills the first wiring forming groove and does not fill the second wiring forming groove. Form. Next, in the first wiring forming step, the first barrier metal film and the W film on the interlayer insulating film are removed by etching, and the first wiring is formed in the first wiring forming groove of the interlayer insulating film. Form. Thereafter, in a second barrier metal film forming step, a second barrier metal film is formed on the interlayer insulating film on which the first wiring is formed. Next, in the Cu film forming step, a seed film is formed on the second barrier metal film, and then a Cu film is formed so as to fill the second wiring forming groove by a plating method. Then, in the second wiring formation step, the second barrier metal film, the seed film, and the Cu film on the interlayer insulating film are removed, and the upper surface of the first wiring and the upper surface of the Cu film are subjected to CMP. The second wiring is formed in the second wiring forming groove by planarization.

図１−１は、第１の実施形態による配線の形成方法の手順の一例を模式的に示す断面図である（その１）。FIG. 1-1 is a cross-sectional view schematically showing an example of a procedure of the wiring forming method according to the first embodiment (part 1). 図１−２は、第１の実施形態による配線の形成方法の手順の一例を模式的に示す断面図である（その２）。FIG. 1-2 is a sectional view schematically showing an example of a procedure of the wiring forming method according to the first embodiment (No. 2). 図２−１は、第２の実施形態による配線の形成方法の手順の一例を模式的に示す断面図である（その１）。FIGS. 2-1 is sectional drawing which shows typically an example of the procedure of the formation method of the wiring by 2nd Embodiment (the 1). 図２−２は、第２の実施形態による配線の形成方法の手順の一例を模式的に示す断面図である（その２）。FIG. 2-2 is a sectional view schematically showing an example of a procedure of the wiring forming method according to the second embodiment (part 2). 図３は、第１の実施形態の方法でエアギャップを形成する場合の問題点を説明する模式図である。FIG. 3 is a schematic diagram for explaining a problem when the air gap is formed by the method of the first embodiment.

以下に添付図面を参照して、実施形態にかかる配線の形成方法として半導体装置の製造方法に適用した例を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる配線層の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。   Exemplary embodiments applied to a method for manufacturing a semiconductor device as a method for forming wiring according to embodiments will be described below in detail with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments. Further, the cross-sectional views of the wiring layers used in the following embodiments are schematic, and the relationship between the thickness and width of the layers, the ratio of the thicknesses of the respective layers, and the like may differ from actual ones.

（第１の実施形態）
図１−１〜図１−２は、第１の実施形態による配線の形成方法の手順の一例を模式的に示す断面図である。まず、図１−１（ａ）に示されるように、トランジスタなどの能動素子やキャパシタなどの受動素子が集積形成されたシリコン基板などの図示しない基板上に層間絶縁膜１１を形成する。層間絶縁膜１１として、シリコン酸化膜系のＴＥＯＳ（Tetraethyl orthosilicate）膜などを用いることができる。 (First embodiment)
1-1 to 1-2 are cross-sectional views schematically showing an example of the procedure of the wiring forming method according to the first embodiment. First, as shown in FIG. 1-1A, an interlayer insulating film 11 is formed on a substrate (not shown) such as a silicon substrate on which active elements such as transistors and passive elements such as capacitors are integrated. As the interlayer insulating film 11, a silicon oxide-based TEOS (Tetraethyl orthosilicate) film or the like can be used.

ついで、層間絶縁膜１１上に図示しないレジストを塗布し、リソグラフィ技術を用いて配線を形成する領域が開口するようにパターニングを行う。その後、レジストをマスクとして、ＲＩＥ（Reactive Ion Etching）法などの異方性エッチング技術を用いて、層間絶縁膜１１をエッチングし、配線形成用溝１１ａ，１１ｂを形成する。   Next, a resist (not shown) is applied on the interlayer insulating film 11, and patterning is performed using a lithography technique so that a region for forming a wiring is opened. Thereafter, using the resist as a mask, the interlayer insulating film 11 is etched using an anisotropic etching technique such as an RIE (Reactive Ion Etching) method to form wiring forming grooves 11a and 11b.

ここで、領域Ｒ１は、第１の配線幅を有し、第１のピッチで所定の方向に並行して配列される複数の第１の配線が形成される領域であり、領域Ｒ１には、第１の配線の配線形成用溝１１ａが形成される。配線形成用溝１１ａは、数十ｎｍ以下の幅を有するものとする。また、領域Ｒ２は、第１の配線幅よりも広い第２の配線幅を有し、第１のピッチよりも広い第２のピッチで所定の方向に配列される第２の配線が形成される領域であり、領域Ｒ２には、第２の配線の配線形成用溝１１ｂが形成される。たとえば、第１の配線は、ＮＡＮＤ型フラッシュメモリのメモリセルに接続されるラインアンドスペース状に形成される複数の配線であり、第２の配線は、ＮＡＮＤ型フラッシュメモリの周辺回路に接続される孤立した配線である。ここで示したように、第１の配線の配線形成用溝１１ａと第２の配線の配線形成用溝１１ｂとは、同じリソグラフィ工程および異方性エッチング工程で形成される。なお、図では、それぞれの領域Ｒ１，Ｒ２に、配線形成用溝１１ａ，１１ｂがそれぞれ１つだけ示されている。   Here, the region R1 is a region where a plurality of first wirings having a first wiring width and arranged in parallel in a predetermined direction at a first pitch are formed. A wiring forming groove 11a for the first wiring is formed. The wiring forming groove 11a has a width of several tens of nm or less. In addition, the region R2 has a second wiring width wider than the first wiring width, and second wirings arranged in a predetermined direction at a second pitch wider than the first pitch are formed. In the region R2, a wiring forming groove 11b for the second wiring is formed. For example, the first wiring is a plurality of wirings formed in a line-and-space manner connected to the memory cell of the NAND flash memory, and the second wiring is connected to a peripheral circuit of the NAND flash memory. It is an isolated wiring. As shown here, the wiring forming groove 11a of the first wiring and the wiring forming groove 11b of the second wiring are formed by the same lithography process and anisotropic etching process. In the figure, only one wiring forming groove 11a, 11b is shown in each of the regions R1, R2.

ついで、図１−１（ｂ）に示されるように、配線形成用溝１１ａ，１１ｂの内面を被覆するように、後の工程で形成されるＷが層間絶縁膜１１や基板に拡散するのを防止するバリアメタル膜１２を層間絶縁膜１１上の全面に形成する。バリアメタル膜１２としてＴｉＮ膜などを用いることができる。バリアメタル膜１２は、たとえばスパッタ法などのＰＶＤ（Physical Vapor Deposition）法を用いて形成することができる。   Next, as shown in FIG. 1B, the W formed in the subsequent process diffuses into the interlayer insulating film 11 and the substrate so as to cover the inner surfaces of the wiring forming grooves 11a and 11b. A barrier metal film 12 to be prevented is formed on the entire surface of the interlayer insulating film 11. A TiN film or the like can be used as the barrier metal film 12. The barrier metal film 12 can be formed using, for example, a PVD (Physical Vapor Deposition) method such as a sputtering method.

ついで、図１−１（ｃ）に示されるように、バリアメタル膜１２上に、ＣＶＤ（Chemical Vapor Deposition）法を用いて埋め込み特性の良好なＷ膜１３を形成する。このとき、配線形成用溝１１ａがＷ膜１３で埋め込まれるように、Ｗ膜１３を形成する。そのためには、配線形成用溝１１ａ内に形成されるＷ膜１３の最大幅をａ［ｎｍ］とすると、ａ／２［ｎｍ］以上の厚さとなるように、Ｗ膜１３を形成する。これによって、配線形成用溝１１ａ内はＷ膜１３で埋め込まれ、配線形成用溝１１ｂの側面と底面にはａ／２［ｎｍ］以上の厚さのＷ膜１３がコンフォーマルに形成される。   Next, as shown in FIG. 1C, a W film 13 with good embedding characteristics is formed on the barrier metal film 12 using a CVD (Chemical Vapor Deposition) method. At this time, the W film 13 is formed so that the wiring forming groove 11 a is filled with the W film 13. For this purpose, if the maximum width of the W film 13 formed in the wiring forming groove 11a is a [nm], the W film 13 is formed to have a thickness of a / 2 [nm] or more. As a result, the wiring forming groove 11a is filled with the W film 13, and the W film 13 having a thickness of a / 2 [nm] or more is formed conformally on the side surface and the bottom surface of the wiring forming groove 11b.

ついで、図１−２（ａ）に示されるように、エッチングによって、層間絶縁膜１１の上面に形成されているＷ膜１３とバリアメタル膜１２とを除去し、配線形成用溝１１ａ内にバリアメタル膜１２とＷ膜１３とからなる第１の配線２１を形成する。ここで、エッチングとしては、等方性エッチングと異方性エッチングのどちらを用いてもよく、またドライエッチングとウエットエッチングのどちらを用いてもよい。ここでは、等方性エッチングによってＷ膜１３とバリアメタル膜１２とをエッチングするものとする。これによって、層間絶縁膜１１上と配線形成用溝１１ｂの内面に形成されたＷ膜１３とバリアメタル膜１２とが除去される。また、異方性エッチングによってＷ膜１３とバリアメタル膜１２とをエッチングする場合には、第２の実施形態に示すように配線形成用溝１１ｂの側面にバリアメタル膜１２とＷ膜１３とが積層された側壁膜が残ることになる。   Next, as shown in FIG. 1A, the W film 13 and the barrier metal film 12 formed on the upper surface of the interlayer insulating film 11 are removed by etching, and a barrier is formed in the wiring forming groove 11a. A first wiring 21 composed of the metal film 12 and the W film 13 is formed. Here, as etching, either isotropic etching or anisotropic etching may be used, and either dry etching or wet etching may be used. Here, it is assumed that the W film 13 and the barrier metal film 12 are etched by isotropic etching. As a result, the W film 13 and the barrier metal film 12 formed on the interlayer insulating film 11 and on the inner surface of the wiring forming groove 11b are removed. When the W film 13 and the barrier metal film 12 are etched by anisotropic etching, the barrier metal film 12 and the W film 13 are formed on the side surface of the wiring forming groove 11b as shown in the second embodiment. The laminated sidewall film remains.

その後、図１−２（ｂ）に示されるように、第１の配線２１が埋め込まれた層間絶縁膜１１上の全面に、後の工程で形成されるＣｕが層間絶縁膜１１や基板に拡散するのを防止するバリアメタル膜１４を形成する。バリアメタル膜１４として層間絶縁膜１１上にＴｉ膜とＴｉＮ膜が順に積層されたＴｉＮ／Ｔｉ膜などを用いることができる。バリアメタル膜１４は、たとえばスパッタ法などのＰＶＤ法を用いて形成することができる。これによって、配線形成用溝１１ｂの内面を被覆するようにコンフォーマルにバリアメタル膜１４が形成される。   Thereafter, as shown in FIG. 1B, Cu formed in the subsequent process diffuses over the entire surface of the interlayer insulating film 11 in which the first wiring 21 is embedded in the interlayer insulating film 11 and the substrate. A barrier metal film 14 that prevents this is formed. As the barrier metal film 14, a TiN / Ti film in which a Ti film and a TiN film are sequentially stacked on the interlayer insulating film 11 can be used. The barrier metal film 14 can be formed using a PVD method such as a sputtering method. Thus, the barrier metal film 14 is conformally formed so as to cover the inner surface of the wiring forming groove 11b.

ついで、図１−２（ｃ）に示されるように、スパッタ法などのＰＶＤ法を用いて、バリアメタル膜１４上に図示しないシード膜を形成した後、メッキ法を用いて、シード膜を通電層として配線形成用溝１１ｂ内と層間絶縁膜１１上に抵抗に優れたＣｕ膜１５を堆積させる。その後、ＣＭＰ（Chemical Mechanical Polishing）法によって、層間絶縁膜１１をストッパとして層間絶縁膜１１および第１の配線２１上に形成されたＣｕ膜１５と図示しないシード膜とバリアメタル膜１４とを除去しつつ、層間絶縁膜１１と配線形成用溝１１ｂ内のＣｕ膜１５の上面を平坦化する。このとき、図１−２（ａ）でＷ膜１３をエッチングした際には、配線形成用溝１１ａ内のＷ膜１３の上面は、凹状となっているが、このＣＭＰ処理によってＷ膜１３の上面は研磨されるため、最終的には段差が解消されることになる。これによって、配線形成用溝１１ｂ内には、バリアメタル膜１４と図示しないシード膜とＣｕ膜１５とからなる第２の配線２２が形成される。なお、シード膜がＣｕからなる場合、ＣＭＰ処理の前に熱処理を行えば、第２の配線２２においてシード膜とシード膜上のＣｕ膜１５とを一体化させることができる。以上によって、配線の形成方法が終了する。   Next, as shown in FIG. 1-2C, a seed film (not shown) is formed on the barrier metal film 14 using a PVD method such as sputtering, and then the seed film is energized using a plating method. As a layer, a Cu film 15 having excellent resistance is deposited in the wiring forming groove 11 b and on the interlayer insulating film 11. Thereafter, the Cu film 15 formed on the interlayer insulating film 11 and the first wiring 21, the seed film (not shown), and the barrier metal film 14 are removed by the CMP (Chemical Mechanical Polishing) method using the interlayer insulating film 11 as a stopper. Meanwhile, the upper surfaces of the interlayer insulating film 11 and the Cu film 15 in the wiring forming groove 11b are planarized. At this time, when the W film 13 is etched in FIG. 1-2A, the upper surface of the W film 13 in the wiring forming groove 11a is concave. Since the upper surface is polished, the level difference is finally eliminated. As a result, a second wiring 22 composed of the barrier metal film 14, a seed film (not shown), and the Cu film 15 is formed in the wiring forming groove 11b. When the seed film is made of Cu, the seed film and the Cu film 15 on the seed film can be integrated in the second wiring 22 if heat treatment is performed before the CMP process. Thus, the wiring formation method is completed.

この第１の実施形態では、細い幅の配線形成用溝１１ａと太い幅の配線形成用溝１１ｂとを、リソグラフィ技術とエッチング技術とを用いて層間絶縁膜１１に同時に形成し、配線形成用溝１１ａ内にＣＶＤ法によってＷ膜１３を埋め込み、エッチングによって層間絶縁膜１１上のＷ膜１３を除去した後、配線形成用溝１１ｂ内に埋め込むようにＣｕ膜１５をメッキ法によって形成し、最後にＣＭＰ法で層間絶縁膜１１の上面が露出するまでＣｕ膜１５を除去しつつ層間絶縁膜１１の上面を平坦化した。これによって、数十ｎｍ以下の細い幅の配線形成用溝１１ａにも配線を良好な形で埋め込むことができるという効果を有する。   In the first embodiment, a narrow wiring forming groove 11a and a thick wiring forming groove 11b are simultaneously formed in the interlayer insulating film 11 by using a lithography technique and an etching technique to form a wiring forming groove. After the W film 13 is embedded in the 11a by the CVD method and the W film 13 on the interlayer insulating film 11 is removed by the etching, the Cu film 15 is formed by the plating method so as to be embedded in the wiring forming groove 11b. The upper surface of the interlayer insulating film 11 was planarized while removing the Cu film 15 until the upper surface of the interlayer insulating film 11 was exposed by CMP. As a result, there is an effect that the wiring can be embedded in a good shape even in the wiring forming groove 11a having a narrow width of several tens of nm or less.

また、第１の配線２１としてＷ膜１３を用いることで、細い幅の配線形成用溝１１ａを含む層間絶縁膜１１上に形成した後に、エッチング法によって余分なＷ膜１３を除去できるので、ＣＭＰ法を用いる場合に比して処理を簡略化することができるという効果を有する。   In addition, by using the W film 13 as the first wiring 21, the excess W film 13 can be removed by an etching method after being formed on the interlayer insulating film 11 including the narrow wiring forming groove 11a. As compared with the case where the method is used, the processing can be simplified.

さらに、細い幅の配線形成用溝１１ａのみを層間絶縁膜１１にリソグラフィ工程とエッチング工程とを用いて形成し、Ｗ膜１３を配線形成用溝１１ａに埋め込み、ＣＭＰ工程で余分なＷ膜１３を除去した後、層間絶縁膜１１にリソグラフィ工程とエッチング工程を用いて太い幅の配線形成用溝１１ｂを形成し、Ｃｕ膜１５を配線形成用溝１１ｂに埋め込み、ＣＭＰ工程で余分なＣｕ膜１５を除去する方法に比べて、リソグラフィ工程とエッチング工程とＣＭＰ工程とをそれぞれ１回分削減することができ、低コストで半導体装置を製造することができるという効果を有する。   Further, only the narrow wiring forming groove 11a is formed in the interlayer insulating film 11 using the lithography process and the etching process, the W film 13 is embedded in the wiring forming groove 11a, and the extra W film 13 is formed in the CMP process. After the removal, a thick wiring formation groove 11b is formed in the interlayer insulating film 11 using a lithography process and an etching process, the Cu film 15 is embedded in the wiring formation groove 11b, and an extra Cu film 15 is formed in the CMP process. Compared with the removing method, the lithography process, the etching process, and the CMP process can be reduced by one time, and the semiconductor device can be manufactured at low cost.

（第２の実施形態）
第２の実施形態では隣接する配線間にエアギャップが形成された配線の形成方法について説明する。 (Second Embodiment)
In the second embodiment, a method of forming a wiring in which an air gap is formed between adjacent wirings will be described.

図２−１〜図２−２は、第２の実施形態による配線の形成方法の手順の一例を模式的に示す断面図である。第１の実施形態の図１−１（ａ）〜（ｃ）と同様に、層間絶縁膜１１にリソグラフィ技術と異方性エッチング技術とを用いて、領域Ｒ１には第１の配線幅の配線形成用溝１１ａを形成し、領域Ｒ２には第２の配線幅の配線形成用溝１１ｂを形成する。また、層間絶縁膜１１上の全面にＴｉＮなどからなるバリアメタル膜１２をコンフォーマルに形成した後、ＣＶＤ法などの方法で配線形成用溝１１ａ内が埋め込まれるようにＷ膜１３を形成する。   FIGS. 2-1 to 2-2 are cross-sectional views schematically showing an example of the procedure of the wiring forming method according to the second embodiment. Similar to FIGS. 1A to 1C of the first embodiment, the interlayer insulating film 11 is formed using a lithography technique and an anisotropic etching technique, and a wiring having a first wiring width is formed in the region R1. A forming groove 11a is formed, and a wiring forming groove 11b having a second wiring width is formed in the region R2. Further, after a barrier metal film 12 made of TiN or the like is formed conformally on the entire surface of the interlayer insulating film 11, a W film 13 is formed so as to be embedded in the wiring forming groove 11a by a method such as CVD.

ついで、図２−１（ａ）に示されるように、ＲＩＥ法などの異方性エッチングによって、バリアメタル膜１２とＷ膜１３の積層膜をエッチバックする。これによって、層間絶縁膜１１の上面と、配線形成用溝１１ｂの底面に形成されたバリアメタル膜１２とＷ膜１３とが除去され、配線形成用溝１１ａ内には、バリアメタル膜１２とＷ膜１３とからなる第１の配線２１が形成される。また、配線形成用溝１１ｂの側面には、バリアメタル膜１２とＷ膜１３の積層膜からなる側壁膜が形成される。   Next, as shown in FIG. 2A, the laminated film of the barrier metal film 12 and the W film 13 is etched back by anisotropic etching such as RIE. As a result, the barrier metal film 12 and the W film 13 formed on the upper surface of the interlayer insulating film 11 and the bottom surface of the wiring forming groove 11b are removed, and the barrier metal film 12 and the W film are formed in the wiring forming groove 11a. A first wiring 21 made of the film 13 is formed. Further, a sidewall film made of a laminated film of the barrier metal film 12 and the W film 13 is formed on the side surface of the wiring forming groove 11b.

その後、図２−１（ｂ）に示されるように、第１の配線２１が埋め込まれた層間絶縁膜１１上の全面に、ＴｉＮ／Ｔｉ膜などからなるバリアメタル膜１４を形成する。これによって、バリアメタル膜１２とＷ膜１３からなる側壁膜が形成された配線形成用溝１１ｂの内面を被覆するようにコンフォーマルにバリアメタル膜１４が形成される。   Thereafter, as shown in FIG. 2B, a barrier metal film 14 made of a TiN / Ti film or the like is formed on the entire surface of the interlayer insulating film 11 in which the first wiring 21 is embedded. Thus, the barrier metal film 14 is conformally formed so as to cover the inner surface of the wiring forming groove 11b in which the side wall film composed of the barrier metal film 12 and the W film 13 is formed.

ついで、図２−１（ｃ）に示されるように、スパッタ法などのＰＶＤ法を用いて、バリアメタル膜１４上にＣｕからなる図示しないシード膜を形成した後、メッキ法を用いて、シード膜を通電層として配線形成用溝１１ｂ内と層間絶縁膜１１上にＣｕ膜１５を堆積させる。その後、適宜熱処理を行なった上でＣＭＰ法によって、層間絶縁膜１１をストッパとして層間絶縁膜１１上に形成されたＣｕ膜１５と図示しないシード膜とバリアメタル膜１４とを除去しつつ、層間絶縁膜１１、第１の配線２１およびＣｕ膜１５の上面を平坦化する。これによって、配線形成用溝１１ｂ内には、バリアメタル膜１２とＷ膜１３とバリアメタル膜１４とシード膜が一体化したＣｕ膜１５とからなる第２の配線２２が形成される。   Next, as shown in FIG. 2C, a seed film (not shown) made of Cu is formed on the barrier metal film 14 using a PVD method such as a sputtering method, and then seeded using a plating method. A Cu film 15 is deposited in the wiring forming groove 11 b and on the interlayer insulating film 11 using the film as an energization layer. Then, after performing an appropriate heat treatment, the interlayer insulation film 11 is removed while removing the Cu film 15, the seed film (not shown) and the barrier metal film 14 formed on the interlayer insulation film 11 using the interlayer insulation film 11 as a stopper. The upper surfaces of the film 11, the first wiring 21 and the Cu film 15 are planarized. As a result, a second wiring 22 composed of the barrier metal film 12, the W film 13, the barrier metal film 14, and the Cu film 15 in which the seed film is integrated is formed in the wiring forming groove 11b.

その後、図２−２に示されるように、隣接する第１の配線２１間、隣接する第２の配線２２間、および第１の配線２１と第２の配線２２との間の層間絶縁膜１１をウエットエッチングによって除去する。層間絶縁膜１１がシリコン酸化膜からなる場合には、エッチング液として希フッ酸（ｄＨＦ）を用いることができる。このとき、Ｃｕ膜１５に対するバリアメタル膜１４を構成するＴｉは、希フッ酸に対して耐性を有さず、溶解してしまう。そのため、層間絶縁膜１１のエッチング時にバリアメタル膜１４の上部の一部が除去されてしまうが、全体が除去されることはない。また、Ｗ膜１３に対するバリアメタル膜１２を構成するＴｉＮは、希フッ酸に対して耐性を有するので、層間絶縁膜１１のエッチング時に除去されることはない。そして、図示しないが段差被覆性が良好でない成膜法によって、第１の配線２１と第２の配線２２の上に層間絶縁膜を形成することによって、第１の配線２１と第２の配線２２の周囲にエアギャップ１６が形成された配線を得ることができる。   Thereafter, as shown in FIG. 2B, the interlayer insulating film 11 between the adjacent first wirings 21, between the adjacent second wirings 22, and between the first wiring 21 and the second wiring 22. Are removed by wet etching. When the interlayer insulating film 11 is made of a silicon oxide film, dilute hydrofluoric acid (dHF) can be used as an etchant. At this time, Ti constituting the barrier metal film 14 with respect to the Cu film 15 does not have resistance to dilute hydrofluoric acid and dissolves. Therefore, a part of the upper portion of the barrier metal film 14 is removed during the etching of the interlayer insulating film 11, but the whole is not removed. Further, TiN constituting the barrier metal film 12 with respect to the W film 13 is resistant to dilute hydrofluoric acid, and therefore is not removed when the interlayer insulating film 11 is etched. Then, although not shown, an interlayer insulating film is formed on the first wiring 21 and the second wiring 22 by a film forming method with poor step coverage, whereby the first wiring 21 and the second wiring 22 are formed. The wiring in which the air gap 16 is formed can be obtained.

図３は、第１の実施形態の方法でエアギャップを形成する場合の問題点を説明する模式図である。第１の実施形態の図１−２（ａ）では、Ｗ膜１３を等方性エッチングによって除去した。その結果、配線形成用溝１１ｂには、ＴｉＮ／Ｔｉ膜からなるバリアメタル膜１４を介してＣｕ膜１５が形成される。層間絶縁膜１１を除去する場合には、上記したように一般的には希フッ酸が用いられるが、Ｃｕ膜１５に対するバリアメタル膜１４を構成するＴｉは、希フッ酸に対して耐性を有さない。そのため、層間絶縁膜１１が除去されると、バリアメタル膜１４が露出する。そして、露出したバリアメタル膜１４が希フッ酸に溶解してしまい、第２の配線２２が層間絶縁膜１１から剥離してしまう虞がある。   FIG. 3 is a schematic diagram for explaining a problem when the air gap is formed by the method of the first embodiment. In FIG. 1-2A of the first embodiment, the W film 13 is removed by isotropic etching. As a result, the Cu film 15 is formed in the wiring forming groove 11b via the barrier metal film 14 made of a TiN / Ti film. When the interlayer insulating film 11 is removed, dilute hydrofluoric acid is generally used as described above, but Ti constituting the barrier metal film 14 with respect to the Cu film 15 has resistance to dilute hydrofluoric acid. No. Therefore, when the interlayer insulating film 11 is removed, the barrier metal film 14 is exposed. Then, the exposed barrier metal film 14 may be dissolved in dilute hydrofluoric acid, and the second wiring 22 may be separated from the interlayer insulating film 11.

これに対して、第２の実施形態では、Ｗ膜１３の形成後に配線形成用溝１１ａ以外の領域に形成された余分なＷ膜１３の除去に、等方性エッチングではなく異方性エッチングを用い、配線形成用溝１１ｂの側面にバリアメタル膜１２とＷ膜１３とが積層された側壁膜を形成した。これによって、配線形成用溝１１ｂ内にバリアメタル膜１４とＣｕ膜１５とを埋め込んだ後に、第１の配線２１と第２の配線２２の周囲の層間絶縁膜１１を除去する場合でも、層間絶縁膜１１除去用のエッチング液に対して耐性を有するバリアメタル膜１２でＣｕ膜１５の周囲が覆われているので、Ｃｕ膜１５を含む第２の配線２２の層間絶縁膜１１からの剥離を防ぐことができるという効果を有する。   In contrast, in the second embodiment, anisotropic etching is used instead of isotropic etching to remove excess W film 13 formed in a region other than wiring forming trench 11a after W film 13 is formed. A side wall film in which the barrier metal film 12 and the W film 13 are laminated is formed on the side surface of the wiring forming groove 11b. As a result, even if the interlayer insulating film 11 around the first wiring 21 and the second wiring 22 is removed after the barrier metal film 14 and the Cu film 15 are buried in the wiring forming groove 11b, the interlayer insulating film 11 is removed. Since the periphery of the Cu film 15 is covered with the barrier metal film 12 having resistance to the etching solution for removing the film 11, peeling of the second wiring 22 including the Cu film 15 from the interlayer insulating film 11 is prevented. It has the effect of being able to.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。   Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１１…層間絶縁膜、１１ａ，１１ｂ…配線形成用溝、１２…バリアメタル膜、１３…Ｗ膜、１４…バリアメタル膜、１５…Ｃｕ膜、１６…エアギャップ、２１…第１の配線、２２…第２の配線。   DESCRIPTION OF SYMBOLS 11 ... Interlayer insulating film, 11a, 11b ... Wiring formation groove, 12 ... Barrier metal film, 13 ... W film, 14 ... Barrier metal film, 15 ... Cu film, 16 ... Air gap, 21 ... First wiring, 22 ... second wiring.

Claims (5)

層間絶縁膜に第１の幅を有する第１配線形成用溝と前記第１の幅よりも広い第２の幅の第２配線形成用溝とを形成する配線形成用溝形成工程と、
前記第１配線形成用溝と前記第２配線形成用溝が形成された前記層間絶縁膜上に第１バリアメタル膜を形成する第１バリアメタル膜形成工程と、
前記第１配線形成用溝内を埋め込み前記第２配線形成用溝を埋め込まない厚さで前記第１バリアメタル膜が形成された前記層間絶縁膜上にＷ膜を形成するＷ膜形成工程と、
前記層間絶縁膜上の前記第１バリアメタル膜と前記Ｗ膜とを異方性エッチングによって除去し、前記第２配線形成用溝の側面に前記第１バリアメタル膜と前記Ｗ膜とが積層された側壁膜を残し、前記層間絶縁膜の前記第１配線形成用溝内に第１配線を形成する第１配線形成工程と、
前記第１配線が形成された前記層間絶縁膜上に第２バリアメタル膜を形成する第２バリアメタル膜形成工程と、
前記第２バリアメタル膜上にシード膜を形成した後、メッキ法によって前記第２配線形成用溝を埋め込むようにＣｕ膜を形成するＣｕ膜形成工程と、
前記層間絶縁膜上の前記第２バリアメタル膜と前記シード膜と前記Ｃｕ膜とを除去しつつ、前記第１配線の上面と前記Ｃｕ膜の上面をＣＭＰ法によって平坦化して前記第２配線形成用溝内に第２配線を形成する第２配線形成工程と、
前記第１配線および前記第２配線の周囲の前記層間絶縁膜を除去する層間絶縁膜除去工程と、
を含むことを特徴とする配線の形成方法。 A wiring forming groove forming step of forming a first wiring forming groove having a first width and a second wiring forming groove having a second width wider than the first width in the interlayer insulating film;
A first barrier metal film forming step of forming a first barrier metal film on the interlayer insulating film in which the first wiring forming groove and the second wiring forming groove are formed;
A W film forming step of forming a W film on the interlayer insulating film in which the first barrier metal film is formed with a thickness not embedded in the first wiring forming groove;
The first barrier metal film and the W film on the interlayer insulating film are removed by anisotropic etching, and the first barrier metal film and the W film are stacked on a side surface of the second wiring formation groove. Forming a first wiring in the first wiring forming groove of the interlayer insulating film, leaving a side wall film,
A second barrier metal film forming step of forming a second barrier metal film on the interlayer insulating film in which the first wiring is formed;
A Cu film forming step of forming a Cu film so as to bury the second wiring forming groove by a plating method after forming a seed film on the second barrier metal film;
Forming the second wiring by planarizing the upper surface of the first wiring and the upper surface of the Cu film by CMP while removing the second barrier metal film, the seed film, and the Cu film on the interlayer insulating film A second wiring forming step of forming a second wiring in the groove for use;
An interlayer insulating film removing step for removing the interlayer insulating film around the first wiring and the second wiring;
A method for forming a wiring, comprising: 層間絶縁膜に第１の幅を有する第１配線形成用溝と前記第１の幅よりも広い第２の幅の第２配線形成用溝とを形成する配線形成用溝形成工程と、
前記第１配線形成用溝と前記第２配線形成用溝が形成された前記層間絶縁膜上に第１バリアメタル膜を形成する第１バリアメタル膜形成工程と、
前記第１配線形成用溝内を埋め込み前記第２配線形成用溝を埋め込まない厚さで前記第１バリアメタル膜が形成された前記層間絶縁膜上にＷ膜を形成するＷ膜形成工程と、
前記層間絶縁膜上の前記第１バリアメタル膜と前記Ｗ膜とをエッチングによって除去し、前記層間絶縁膜の前記第１配線形成用溝内に第１配線を形成する第１配線形成工程と、
前記第１配線が形成された前記層間絶縁膜上に第２バリアメタル膜を形成する第２バリアメタル膜形成工程と、
前記第２バリアメタル膜上にシード膜を形成した後、メッキ法によって前記第２配線形成用溝を埋め込むようにＣｕ膜を形成するＣｕ膜形成工程と、
前記層間絶縁膜上の前記第２バリアメタル膜と前記シード膜と前記Ｃｕ膜とを除去しつつ、前記第１配線の上面と前記Ｃｕ膜の上面をＣＭＰ法によって平坦化して前記第２配線形成用溝内に第２配線を形成する第２配線形成工程と、
を含むことを特徴とする配線の形成方法。 A wiring forming groove forming step of forming a first wiring forming groove having a first width and a second wiring forming groove having a second width wider than the first width in the interlayer insulating film;
A first barrier metal film forming step of forming a first barrier metal film on the interlayer insulating film in which the first wiring forming groove and the second wiring forming groove are formed;
A W film forming step of forming a W film on the interlayer insulating film in which the first barrier metal film is formed with a thickness not embedded in the first wiring forming groove;
A first wiring forming step of removing the first barrier metal film and the W film on the interlayer insulating film by etching, and forming a first wiring in the first wiring forming groove of the interlayer insulating film;
A second barrier metal film forming step of forming a second barrier metal film on the interlayer insulating film in which the first wiring is formed;
A Cu film forming step of forming a Cu film so as to bury the second wiring forming groove by a plating method after forming a seed film on the second barrier metal film;
Forming the second wiring by planarizing the upper surface of the first wiring and the upper surface of the Cu film by CMP while removing the second barrier metal film, the seed film, and the Cu film on the interlayer insulating film A second wiring forming step of forming a second wiring in the groove for use;
A method for forming a wiring, comprising: 前記第１配線形成工程では、前記第１バリアメタル膜と前記Ｗ膜とを等方性エッチングによって除去することを特徴とする請求項２に記載の配線の形成方法。   3. The method of forming a wiring according to claim 2, wherein, in the first wiring forming step, the first barrier metal film and the W film are removed by isotropic etching. 前記第１配線形成工程では、前記第１バリアメタル膜と前記Ｗ膜とを異方性エッチングによって除去することを特徴とする請求項２に記載の配線の形成方法。   The wiring forming method according to claim 2, wherein in the first wiring forming step, the first barrier metal film and the W film are removed by anisotropic etching. 前記層間絶縁膜除去工程では、前記層間絶縁膜をウエットエッチングで除去し、
前記第１バリアメタル膜は、前記層間絶縁膜除去工程で用いるエッチング液に対して耐性を有する材料からなり、
前記第２バリアメタル膜は、前記エッチング液に対して耐性を有さない材料からなることを特徴とする請求項１に記載の配線の形成方法。 In the interlayer insulating film removing step, the interlayer insulating film is removed by wet etching,
The first barrier metal film is made of a material having resistance to an etchant used in the interlayer insulating film removing step.
The method of forming a wiring according to claim 1, wherein the second barrier metal film is made of a material that is not resistant to the etching solution.
JP2012036733A 2012-02-22 2012-02-22 Method of forming interconnection Pending JP2013172103A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012036733A JP2013172103A (en) 2012-02-22 2012-02-22 Method of forming interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012036733A JP2013172103A (en) 2012-02-22 2012-02-22 Method of forming interconnection

Publications (1)

Publication Number Publication Date
JP2013172103A true JP2013172103A (en) 2013-09-02

Family

ID=49265848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012036733A Pending JP2013172103A (en) 2012-02-22 2012-02-22 Method of forming interconnection

Country Status (1)

Country Link
JP (1) JP2013172103A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9576905B2 (en) 2015-03-12 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
EP3050080A4 (en) * 2013-09-27 2017-06-14 Intel Corporation Methods of forming parallel wires of different metal materials through double patterning and fill techniques

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3050080A4 (en) * 2013-09-27 2017-06-14 Intel Corporation Methods of forming parallel wires of different metal materials through double patterning and fill techniques
US9576905B2 (en) 2015-03-12 2017-02-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI579998B (en) Semiconductor device and method for manufacturing the same
TWI619670B (en) Method of filling cavities in an integrated circuit and resulting devices
JP6012763B2 (en) Incorporating through-substrate vias in the intermediate process layer of an integrated circuit
JP5733002B2 (en) Manufacturing method of semiconductor device
US8404580B2 (en) Methods for fabricating semiconductor devices
US9786551B2 (en) Trench structure for high performance interconnection lines of different resistivity and method of making same
JP5096278B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2009099991A (en) Stacked capacitor of semiconductor element, and forming method thereof
US9406609B1 (en) Opening structure and manufacturing method thereof and interconnection structure
JP4231055B2 (en) Semiconductor device and manufacturing method thereof
JP2015167153A (en) Integrated circuit device and manufacturing method therefor
WO2011135641A1 (en) Semiconductor device and method for manufacturing same
JP2007059826A (en) Semiconductor integrated circuit device and its manufacturing method
JP2013197533A (en) Memory device and manufacturing method of the same
JP3910973B2 (en) Manufacturing method of semiconductor device
JP2013172103A (en) Method of forming interconnection
JP2010080773A (en) Semiconductor device
KR102371186B1 (en) Patterning of a hard mask material
JP6092277B2 (en) Semiconductor device and manufacturing method thereof
CN104112702A (en) Method for decreasing ultra-low-k dielectric layer damage in semiconductor manufacture
US9343477B2 (en) Semiconductor device and method for fabricating the same
KR101459597B1 (en) Method for forming through silicon via
JP2012253121A (en) Method of manufacturing semiconductor device
KR100685531B1 (en) Method of formming a metal line in semiconductor device
CN105448868B (en) Semiconductor element and its manufacturing method