JP2013172098A - Semiconductor nonvolatile memory device - Google Patents
Semiconductor nonvolatile memory device Download PDFInfo
- Publication number
- JP2013172098A JP2013172098A JP2012036675A JP2012036675A JP2013172098A JP 2013172098 A JP2013172098 A JP 2013172098A JP 2012036675 A JP2012036675 A JP 2012036675A JP 2012036675 A JP2012036675 A JP 2012036675A JP 2013172098 A JP2013172098 A JP 2013172098A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- floating gate
- insulating film
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
Description
本発明は、電子機器に用いられる電気的書き換え可能な半導体不揮発性メモリ装置に関する。 The present invention relates to an electrically rewritable semiconductor nonvolatile memory device used in electronic equipment.
電気的書き換え可能な半導体不揮発性メモリセル(以下EEPROMセルと略す)は、P型シリコン基板上にチャネル領域を介してN型ソース領域とN型ドレイン領域が配置され、N型ドレイン領域上の一部にトンネル領域を設け、約100Åあるいはそれ以下の薄いシリコン酸化膜あるはシリコン酸化膜とシリコン窒化膜の複合膜などからなるトンネル絶縁膜を介してフローティングゲート電極が形成され、フローティングゲート電極上には薄い絶縁膜からなるコントロール絶縁膜を介してコントロールゲート電極が形成され、フローティングゲート電極はコントロールゲート電極と強く容量結合している。 An electrically rewritable semiconductor non-volatile memory cell (hereinafter abbreviated as an EEPROM cell) has an N-type source region and an N-type drain region arranged on a P-type silicon substrate via a channel region. A floating gate electrode is formed through a tunnel insulating film made of a thin silicon oxide film having a thickness of about 100 mm or less or a composite film of a silicon oxide film and a silicon nitride film, etc. on the floating gate electrode. A control gate electrode is formed through a control insulating film made of a thin insulating film, and the floating gate electrode is strongly capacitively coupled to the control gate electrode.
フローティングゲート電極およびコントロールゲート電極は、チャネル領域上に延設されておりチャネル領域のコンダクタンスはフローティングゲート電極の電位によって変化する。 The floating gate electrode and the control gate electrode are extended on the channel region, and the conductance of the channel region varies depending on the potential of the floating gate electrode.
したがって、フローティングゲート電極中の電化量を変えることにより情報を不揮発性で記憶することができる。トンネル領域を兼ねたドレイン領域にコントロールゲートに対して約15v以上の電位差を与えることにより、フローティングゲートの電子をトンネル領域のトンネル絶縁膜を介してドレイン領域に放出したり、逆にフローティングゲート電極に注入したりすることができる。 Therefore, information can be stored in a nonvolatile manner by changing the amount of electrification in the floating gate electrode. By applying a potential difference of about 15 V or more with respect to the control gate to the drain region also serving as the tunnel region, electrons of the floating gate are discharged to the drain region through the tunnel insulating film of the tunnel region, or conversely to the floating gate electrode. Or can be injected.
このようにして、フローティングゲートの電荷量を変化させて、不揮発性メモリとして機能させる。このようなEEPROMセルをマトリクス状に多数配置して、メモリアレイを形成し、大容量の不揮発性メモリ半導体装置を得る。ここで、特に電子を通過させるトンネル絶縁膜を有するトンネル領域は重要で、数十万回に及ぶ多数回のメモリセル情報の書き換えを可能にすることや、メモリ情報の数十年にわたる長期保存(電荷の保持)の要求に対して支配的な役目を果たす。 In this way, the charge amount of the floating gate is changed to function as a nonvolatile memory. Many such EEPROM cells are arranged in a matrix to form a memory array, thereby obtaining a large-capacity nonvolatile memory semiconductor device. Here, a tunnel region having a tunnel insulating film that allows electrons to pass through is particularly important, and it enables rewriting of memory cell information of hundreds of thousands of times, and long-term storage of memory information for several decades ( It plays a dominant role in the charge retention requirements.
トンネル領域およびトンネル絶縁膜の信頼性改善策として、ドレイン領域と隣接して不純物濃度の異なるトンネル領域を設けて書き換え特性や保持特性を向上させる例も提案されている(例えば、特許文献1参照)。 As a measure for improving the reliability of the tunnel region and the tunnel insulating film, an example in which a tunnel region having a different impurity concentration is provided adjacent to the drain region to improve the rewrite characteristics and the retention characteristics has been proposed (for example, see Patent Document 1). .
しかしながら、改善例のようにドレイン領域と別に専用のトンネル領域を設ける半導体装置においては、占有面積が増大し半導体装置のコストアップに繋がるなどの問題点があった。また、書き換え特性や保持特性も未だ改善の余地が残されていた。 However, in the semiconductor device in which a dedicated tunnel region is provided separately from the drain region as in the improved example, there is a problem that the occupied area increases and the cost of the semiconductor device increases. In addition, there is still room for improvement in rewriting characteristics and retention characteristics.
上記問題点を解決するために、本発明は半導体装置を以下のように構成した。
第1導電型の半導体表面領域の表面に、互いに間隔を置いて設けられた第2導電型のソース領域とドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティング電極と、前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極とからなる電気的書き換え可能な半導体不揮発性メモリにおいて、前記ドレイン領域内のトンネル領域と前記フローティングゲート電極との間には、トンネル絶縁膜が設けられており、前記フローティングゲート電極は、アモルファスシリコン領域とポリシリコン領域とからなり、前記アモルファスシリコン領域は、前記フローティングゲート電極の上側表面の前記コントロール絶縁膜と接する部分に配置され、前記ポリシリコン領域は、前記フローティングゲート電極の前記トンネル絶縁膜と接する領域に配置されており、前記フローティングゲート電極の前記コントロール絶縁膜と接する表面部分には微細凹凸が形成されている電気的書き換え可能な半導体不揮発性メモリ装置とした。
In order to solve the above problems, the present invention is configured as follows.
A channel which is the surface of the semiconductor region between the source region and the drain region, and the source region and the drain region of the second conductivity type provided on the surface of the semiconductor surface region of the first conductivity type and spaced apart from each other A forming region, a floating electrode provided on the source region, the drain region, and the channel forming region via a gate insulating film, a control gate electrode capacitively coupled via the floating gate electrode and the control insulating film, In the electrically rewritable semiconductor nonvolatile memory, a tunnel insulating film is provided between the tunnel region in the drain region and the floating gate electrode, and the floating gate electrode is connected to the amorphous silicon region. Amorphous silicon comprising a polysilicon region The region is disposed in a portion of the upper surface of the floating gate electrode that is in contact with the control insulating film, and the polysilicon region is disposed in a region of the floating gate electrode that is in contact with the tunnel insulating film, and the floating gate electrode An electrically rewritable semiconductor non-volatile memory device in which fine irregularities are formed on the surface portion in contact with the control insulating film is obtained.
また、前記アモルファスシリコン領域の膜厚は1000オングストローム以下である電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記フローティングゲート電極の前記コントロール絶縁膜と接する表面部分に形成された微細凹凸の深さは、500オングストローム以下である電気的書き換え可能な半導体不揮発性メモリ装置とした。
また、前記トンネル絶縁膜あるいは前記コントロール絶縁膜の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜である請求項1記載の電気的書き換え可能な半導体不揮発性メモリ装置とした。
The amorphous silicon region has a thickness of 1000 angstroms or less and is an electrically rewritable semiconductor nonvolatile memory device.
In addition, an electrically rewritable semiconductor nonvolatile memory device in which the depth of fine irregularities formed on the surface portion of the floating gate electrode in contact with the control insulating film is 500 angstroms or less.
2. The electrically rewritable semiconductor nonvolatile memory device according to claim 1, wherein at least one of the tunnel insulating film or the control insulating film is a composite film of a silicon oxide film and a silicon nitride film.
フローティングゲート電極のコントロール絶縁膜と接する表面部分には微細凹凸を形成して表面積を増大させたので、フローティングゲート電極とコントロールゲート電極との間の容量が大きく増加して容量結合が強固になり、コントロールゲート電極とトンネル絶縁膜を介したドレイン領域との間の容量との対比指標である、いわゆるカップリングレシオを大きくすることができる。 Since the surface area of the floating gate electrode in contact with the control insulating film is increased by increasing the surface area, the capacitance between the floating gate electrode and the control gate electrode is greatly increased and the capacitive coupling becomes stronger. It is possible to increase a so-called coupling ratio, which is an index for comparing the capacitance between the control gate electrode and the drain region via the tunnel insulating film.
従来のフローティングゲート電極は、ポリシリコンにて形成されていたが、本発明のフローティングゲート電極は、アモルファスシリコン領域とポリシリコン領域とからなり、アモルファスシリコン領域は、フローティングゲート電極の上側表面、あるいは上側表面に加えて側面のコントロール絶縁膜と接する部分に配置するようにした。 The conventional floating gate electrode is formed of polysilicon, but the floating gate electrode of the present invention is composed of an amorphous silicon region and a polysilicon region, and the amorphous silicon region is the upper surface or upper side of the floating gate electrode. In addition to the surface, it is arranged at the part in contact with the control insulating film on the side surface.
これによって、フローティングゲートとコントロールゲートとの間に微細凹凸をもって形成されるコントロール絶縁膜を、下地となるフローティングゲート電極の結晶粒界の影響を受けることなく微細な凹凸形状に沿って均一に加工、形成することができるようになり、信頼性の高い、高品質な絶縁膜を形成することが可能となり、フローティングゲート電極とコントロールゲート電極との間の容量をより増大させることができる。 As a result, the control insulating film formed with fine unevenness between the floating gate and the control gate is uniformly processed along the fine uneven shape without being affected by the crystal grain boundary of the floating gate electrode as a base, As a result, it is possible to form a highly reliable and high-quality insulating film, and the capacitance between the floating gate electrode and the control gate electrode can be further increased.
従って、コントロールゲート電極に印加した電圧がより効率よくフローティングゲート電極に伝達されるようになるため、最終的に、トンネル絶縁膜を介したフローティングゲート電極とドレイン領域間の電位差を得ることが容易となることから、データの書き換え動作に必要なコントロール電極への印加電圧を従来に比べてより小さくすることができる。また、カップリングレシオを確保するためにフローティングゲート電極およびコントロール電極を大きく形成する必要もなくなるので、メモリセルの微細化に有効である。 Therefore, since the voltage applied to the control gate electrode is more efficiently transmitted to the floating gate electrode, it is easy to finally obtain a potential difference between the floating gate electrode and the drain region via the tunnel insulating film. As a result, the voltage applied to the control electrode necessary for the data rewrite operation can be made smaller than in the prior art. Further, since it is not necessary to form a large floating gate electrode and control electrode in order to ensure the coupling ratio, it is effective for miniaturization of the memory cell.
一方、フローティングゲート電極のトンネル絶縁膜と接する領域には、ポリシリコン領域が配置されており、不純物の導入によって高い導電性を有するとともにトンネル絶縁膜の信頼性を損なうことなくデータ書き換え回数やデータ保持時間の増大を達成することができる。さらに、ソース領域とドレイン領域に挟まれたチャネル領域と、フローティングゲート電極との間の仕事関数差を、従来の半導体不揮発性メモリ装置と同等に設定できる。
また、トンネル絶縁膜あるいはコントロール絶縁膜の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜として、さらにそれぞれの信頼性を向上させている。
On the other hand, a polysilicon region is arranged in a region of the floating gate electrode that is in contact with the tunnel insulating film. The polysilicon region has high conductivity due to the introduction of impurities, and the number of data rewrites and data retention without impairing the reliability of the tunnel insulating film. An increase in time can be achieved. Furthermore, the work function difference between the channel region sandwiched between the source region and the drain region and the floating gate electrode can be set to be equivalent to that of the conventional semiconductor nonvolatile memory device.
In addition, at least one of the tunnel insulating film and the control insulating film is further improved in reliability as a composite film of a silicon oxide film and a silicon nitride film.
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置におけるデータ書き換え時に、より低い電圧で効率よく書き換えができるようにし、また、トンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。 By these means, when data is rewritten in an electrically rewritable semiconductor non-volatile memory device, it can be rewritten efficiently at a lower voltage, and the deterioration of the tunnel insulating film is suppressed and high reliability is achieved. Rewritable semiconductor nonvolatile memory device can be obtained.
発明を実施するための形態を実施例に即して、図面を用いて説明する。 A mode for carrying out the invention will be described with reference to the drawings in accordance with an embodiment.
図1は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の第1の実勢例を示す模式的断面図である。
第1導電型のP型のシリコン基板101表面に、互いに間隔を置いて第2導電型のN型のソース領域201とドレイン領域202とが設けられ、ソース領域201とドレイン領域202との間のP型のシリコン基板101表面であるチャネル形成領域と、ソース領域201とドレイン領域202とチャネル形成領域の上には、例えばシリコン酸化膜からなる厚さ400Åのゲート絶縁膜301を介してポリシリコン領域503とアモルファスシリコン領域502の積層膜からなるフローティングゲート電極501が設けられ、フローティングゲート電極501の上面には微細凹凸571が形成され表面積を増大している。
FIG. 1 is a schematic cross-sectional view showing a first example of an electrically rewritable semiconductor nonvolatile memory device according to the present invention.
A second conductivity type N-
さらに微細凹凸571に沿ってシリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるコントロール絶縁膜601を介して容量結合したポリシリコンなどからなるコントロールゲート電極701が形成されており、ドレイン領域202内のトンネル領域801とフローティングゲート電極501との間には、シリコン酸化膜やシリコン窒化膜あるいはそれらの複合膜などからなるトンネル絶縁膜401が形成されている。
Further, a
ここで、フローティングゲート電極501は、アモルファスシリコン領域502とポリシリコン領域503とからなり、アモルファスシリコン領域502は、フローティングゲート電極501の上側表面のコントロール絶縁膜601と接する部分に配置され、ポリシリコン領域503は、フローティングゲート電極501のトンネル絶縁膜401と接する領域に配置されており、フローティングゲート電極501のコントロール絶縁膜601と接するアモルファスシリコン領域502の表面部分には微細凹凸571が形成されている。
Here, the
また、フローティングゲート電極501自体は導電性がより高くなるように、また、ソース領域201とドレイン領域202に挟まれたチャネル領域と、フローティングゲート電極501との間の仕事関数差を、従来の半導体不揮発性メモリ装置と同等に設定できるように、不純物を導入したポリシリコン領域503によってフローティングゲート電極501の底面部が形成されることが望ましい。
In addition, the
アモルファスシリコン領域502は、ポリシリコン材料の粒界の影響を抑制するために設けたものであり、フローティングゲート電極501自体は導電性がより高い不純物を導入したポリシリコン領域503で全体の大きな領域を形成されることが望ましいため、アモルファスシリコン領域の厚さは1000オングストローム以下として、その表面に形成される微細凹凸571のピッチおよび高さは数百オングストローム程度、望ましくは500オングストローム以下の微細なものとすることにより、微細凹凸571の表面積をより増大できるので望ましい。
The
図1に示した本発明の第1の実施例によれば、フローティングゲート電極501のコントロール絶縁膜601と接する表面部分には微細凹凸571を形成して表面積を増大させたので、フローティングゲート電極501とコントロールゲート電極701との間の容量が大きく増加して容量結合が強固になり、コントロールゲート電極501とトンネル絶縁膜401を介したドレイン領域202との間の容量との対比指標である、いわゆるカップリングレシオを大きくすることができる。
According to the first embodiment of the present invention shown in FIG. 1, since the surface area of the
従来のフローティングゲート電極501は、ポリシリコン材料のみにて形成されていたが、本発明のフローティングゲート電極501は、アモルファスシリコン領域502とポリシリコン領域503とからなり、アモルファスシリコン領域502は、フローティングゲート電極501の上側表面のコントロール絶縁膜601と接する部分に配置するようにした。
The conventional
これによって、フローティングゲート電極501とコントロールゲート電極701との間に微細凹凸をもって形成されるコントロール絶縁膜601を、下地となるフローティングゲート電極501が従来ポリシリコン材料であった際の結晶粒界の影響を受けることなく、微細な凹凸形状に沿って均一に加工、形成することができるようになり、信頼性の高い高品質な絶縁膜を形成することが可能となり、フローティングゲート電極501とコントロールゲート電極701との間の容量を増大させることができる。
As a result, the
従って、コントロールゲート電極701に印加した電圧がより効率よくフローティングゲート電極501に伝達されるようになるため、最終的に、トンネル絶縁膜401を介したフローティングゲート電極501とドレイン領域202間の電位差を得ることが容易となることから、データの書き換え動作に必要なコントロール電極701への印加電圧を従来に比べてより小さくすることができる。
また、カップリングレシオを確保するためにフローティングゲート電極501およびコントロール電極701を大きく形成する必要もなくなるので、メモリセルの微細化に有効である。
Therefore, since the voltage applied to the
Further, since it is not necessary to form the
一方、フローティングゲート電極501のトンネル絶縁膜401と接する領域には、ポリシリコン領域503が配置されており、不純物の導入によって高い導電性を有するとともにトンネル絶縁膜401の信頼性を損なうことなくデータ書き換え回数や、データ保持時間の増大を達成することができる。
また、トンネル絶縁膜401あるいはコントロール絶縁膜601の少なくとも一方は、シリコン酸化膜とシリコン窒化膜の複合膜として、さらにそれぞれの信頼性を向上させている。
On the other hand, a
Further, at least one of the
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置におけるデータ書き換え時に、より低い電圧で効率よく書き換えができるようにし、また、トンネル絶縁膜401の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
By these means, when data is rewritten in an electrically rewritable semiconductor nonvolatile memory device, it can be rewritten efficiently at a lower voltage, and deterioration of the
図2は、本発明による電気的書き換え可能な半導体不揮発性メモリ装置の第2の実勢例を示す模式的断面図である。
図1に示した第1の実施例と異なる点は、フローティングゲート電極501内のアモルファスシリコン領域502は、フローティングゲート電極501の上側表面に加えて側面のコントロール絶縁膜601と接する部分にも配置され、伴って、微細凹凸571もフローティングゲート電極501の上側表面に加えて側面にも形成されている点である。
FIG. 2 is a schematic cross-sectional view showing a second example of the electrically rewritable semiconductor nonvolatile memory device according to the present invention.
A different point from the first embodiment shown in FIG. 1 is that the
図2に示した第2の実施例においては、フローティングゲート501の側面にも微細凹凸571を形成し、コントロール絶縁膜601を介してコントロールゲート電極701との間で容量を形成しているため、第1の実施例に比べて、フローティングゲート電極501とコントロールゲート電極701との容量がさらに大きくなり、カップリングレシオをさらに増大することができる。
その他の説明については、図1と同一の符号を付記することで説明に代える。
In the second embodiment shown in FIG. 2,
Other descriptions will be replaced by the same reference numerals as those in FIG.
これらの手段によって、電気的書き換え可能な半導体不揮発性メモリ装置におけるデータ書き換え時に、より低い電圧で効率よく書き換えができるようにし、また、トンネル絶縁膜401の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることができる。
By these means, when data is rewritten in an electrically rewritable semiconductor nonvolatile memory device, it can be rewritten efficiently at a lower voltage, and deterioration of the
101 P型のシリコン基板
201 ソース領域
202 ドレイン領域
301 ゲート絶縁膜
401 トンネル絶縁膜
501 フローティングゲート電極
502 アモルファスシリコン領域
503 ポリシリコン領域
571 フローティングゲート電極表面の微細凹凸
601 コントロール絶縁膜
701 コントロールゲート電極
801 トンネル領域
101 P-
Claims (3)
前記ソース領域と前記ドレイン領域との間の前記半導体領域表面であるチャネル形成領域と、
前記ソース領域と前記ドレイン領域と前記チャネル形成領域の上にゲート絶縁膜を介して設けられたフローティングゲート電極と、
前記フローティングゲート電極とコントロール絶縁膜を介して容量結合したコントロールゲート電極と、
前記ドレイン領域内のトンネル領域と前記フローティングゲート電極との間に設けられたトンネル絶縁膜と、
を有し、
前記フローティングゲート電極は、アモルファスシリコン領域とポリシリコン領域とからなり、
前記アモルファスシリコン領域は、前記フローティングゲート電極の上側表面の前記コントロール絶縁膜と接する部分に配置され、
前記ポリシリコン領域は、前記フローティングゲート電極の前記トンネル絶縁膜と接する領域に配置されており、
前記フローティングゲート電極の前記コントロール絶縁膜と接する表面部分には微細凹凸が形成されている電気的書き換え可能な半導体不揮発性メモリ装置。 A source region and a drain region of a second conductivity type provided on the surface of the semiconductor surface region of the first conductivity type and spaced apart from each other;
A channel formation region which is a surface of the semiconductor region between the source region and the drain region;
A floating gate electrode provided on the source region, the drain region, and the channel formation region via a gate insulating film;
A control gate electrode capacitively coupled to the floating gate electrode via a control insulating film;
A tunnel insulating film provided between the tunnel region in the drain region and the floating gate electrode;
Have
The floating gate electrode is composed of an amorphous silicon region and a polysilicon region,
The amorphous silicon region is disposed in a portion in contact with the control insulating film on the upper surface of the floating gate electrode,
The polysilicon region is disposed in a region in contact with the tunnel insulating film of the floating gate electrode,
An electrically rewritable semiconductor nonvolatile memory device in which fine irregularities are formed on a surface portion of the floating gate electrode in contact with the control insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036675A JP2013172098A (en) | 2012-02-22 | 2012-02-22 | Semiconductor nonvolatile memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012036675A JP2013172098A (en) | 2012-02-22 | 2012-02-22 | Semiconductor nonvolatile memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013172098A true JP2013172098A (en) | 2013-09-02 |
Family
ID=49265844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012036675A Pending JP2013172098A (en) | 2012-02-22 | 2012-02-22 | Semiconductor nonvolatile memory device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013172098A (en) |
-
2012
- 2012-02-22 JP JP2012036675A patent/JP2013172098A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8890232B2 (en) | Methods and apparatus for non-volatile memory cells with increased programming efficiency | |
KR101632124B1 (en) | A non-volatile memory cell having a floating gate and a coupling gate with improved coupling ratio therebetween | |
US10658027B2 (en) | High density split-gate memory cell | |
JP5885094B2 (en) | High durability non-volatile memory cells and arrays | |
JPH03240275A (en) | Nonvolatile semiconductor device | |
JP5838078B2 (en) | Semiconductor nonvolatile memory device | |
JP5839958B2 (en) | Semiconductor nonvolatile memory device | |
JP2013172098A (en) | Semiconductor nonvolatile memory device | |
JP5606235B2 (en) | Semiconductor nonvolatile memory device | |
KR101420695B1 (en) | Poly-poly eeprom for local electric field enhancement | |
JP5859873B2 (en) | Semiconductor nonvolatile memory device | |
JP5588293B2 (en) | Semiconductor nonvolatile memory device | |
JP5829896B2 (en) | Semiconductor nonvolatile memory device | |
JP4481004B2 (en) | Memory cell and method of writing to memory cell | |
JP2012164823A (en) | Semiconductor nonvolatile memory device | |
JP2012069822A (en) | Semiconductor nonvolatile memory device | |
JP2012134324A (en) | Semiconductor nonvolatile memory device | |
JP2012074515A (en) | Semiconductor nonvolatile memory device | |
JP2012164822A (en) | Semiconductor nonvolatile memory device | |
JP2012074518A (en) | Semiconductor nonvolatile memory device | |
JP2012134322A (en) | Semiconductor nonvolatile memory device | |
JP2012074516A (en) | Semiconductor nonvolatile memory device | |
WO2019124356A1 (en) | Semiconductor device and method for operating the same | |
JP2012069821A (en) | Semiconductor nonvolatile memory device | |
JP2010073956A (en) | Nonvolatile semiconductor storage device |