JP2013149698A - Integrated soar cell manufacturing method - Google Patents

Integrated soar cell manufacturing method Download PDF

Info

Publication number
JP2013149698A
JP2013149698A JP2012007666A JP2012007666A JP2013149698A JP 2013149698 A JP2013149698 A JP 2013149698A JP 2012007666 A JP2012007666 A JP 2012007666A JP 2012007666 A JP2012007666 A JP 2012007666A JP 2013149698 A JP2013149698 A JP 2013149698A
Authority
JP
Japan
Prior art keywords
electrode layer
groove
forming
layer
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012007666A
Other languages
Japanese (ja)
Inventor
Shigeo Yago
栄郎 矢後
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012007666A priority Critical patent/JP2013149698A/en
Priority to PCT/JP2013/000176 priority patent/WO2013108621A1/en
Publication of JP2013149698A publication Critical patent/JP2013149698A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03923Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIBIIICVI compound materials, e.g. CIS, CIGS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • H01L31/0465PV modules composed of a plurality of thin film solar cells deposited on the same substrate comprising particular structures for the electrical interconnection of adjacent PV cells in the module
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

PROBLEM TO BE SOLVED: To provide a thin film solar cell manufacturing method with more excellent production efficiency.SOLUTION: A first electrode layer 12 is formed on a substrate 10 that has an insulation property at least on its surface, and an electrode layer separation groove 21 for separating the first electrode layer 12 into plural regions is formed. After a photoelectric conversion layer 13 is laminated thereon, a first element separation groove 22 and a conducting groove 23 are formed from its lamination face side. The first element separation groove 22 is filled with an insulation material 30, so as to form a second electrode layer 16 including a surface of the insulation material 30, and embed a second electrode material in the conducting groove 23. Furthermore, a second element separation groove 24 of a depth for exposing the first electrode layer 12 from a surface of the second electrode layer 16 is formed opposite to the first element separation groove 22 with respect to the conducting groove 23, and is filled with an insulation material 34, so as to manufacture an integrated solar cell.

Description

本発明は、集積化構造を有する薄膜太陽電池の製造方法に関し、特に高い発電効率を有する集積化太陽電池の製造方法に関する。   The present invention relates to a method for manufacturing a thin film solar cell having an integrated structure, and particularly to a method for manufacturing an integrated solar cell having high power generation efficiency.

2つの電極層とその2つの電極層間に挟まれた光吸収により電荷を発生する光電変換半導体層との積層構造を有する光電変換素子が、太陽電池等の用途に使用されている。   BACKGROUND ART A photoelectric conversion element having a stacked structure of two electrode layers and a photoelectric conversion semiconductor layer that generates charges by light absorption sandwiched between the two electrode layers is used for applications such as solar cells.

従来、バルクの単結晶Siまたは多結晶Si、あるいは薄膜のアモルファスSiを用いたSi系太陽電池が主流であったが、Siに依存しない化合物半導体系太陽電池の研究開発がなされている。化合物半導体系太陽電池としては、GaAs系等のバルク系と、IB族元素とIIIB族元素とVIB族元素とからなるCIS(Cu−In−Se)系あるいはCIGS(Cu−In−Ga−Se)系等の薄膜系とが知られている。CIS系あるいはCIGS系は、光吸収率が高く、高エネルギー変換効率であることが報告されている。   Conventionally, Si-based solar cells using bulk single-crystal Si or polycrystalline Si, or thin-film amorphous Si have been mainstream, but research and development of compound semiconductor-based solar cells that do not depend on Si have been made. As a compound semiconductor solar cell, CIS (Cu-In-Se) system or CIGS (Cu-In-Ga-Se) composed of a bulk system such as a GaAs system, an IB group element, an IIIB group element, and a VIB group element is used. And other thin film systems are known. The CIS system or CIGS system is reported to have a high light absorption rate and high energy conversion efficiency.

太陽電池の高出力化を図るためには、1枚の基板上に複数の光電変換素子(太陽電池セル)を多数直列接続して配列する集積化が必要であり、光電変換素子間の接続(集積化)方法については種々の形態が提案されている。   In order to increase the output of a solar cell, it is necessary to integrate a plurality of photoelectric conversion elements (solar cell) connected in series on a single substrate. Various forms have been proposed for the (integration) method.

従来より、第1の電極層、光電変換層、第2の電極層が形成され、電極層の一部が除去された溝内に第2電極層が形成されて第1の電極層と第2の電極層とが電気的に接続される構成が知られている。基板上に第1の電極層を形成し、これを分割する電極層分離溝を形成し、光電変換層を積層し、光電変換層に導通用の溝を設け、光電変換層上および導通用溝を埋めるように透明電極層を形成し、さらに透明電極層をセル間で分離する分離溝を形成する方法が一般的にしられている。各溝はレーザ光照射や金属針等を用いて光電変換層の一部を除去することによって形成される。この際、導通用の溝内に光電変換層の残渣が付着することがあり、この残渣自体の抵抗が高いため、第1の電極層と第2の電極層間の電気的な接続部分の電気抵抗が大きくなってしまうという問題がある。   Conventionally, a first electrode layer, a photoelectric conversion layer, and a second electrode layer are formed, and a second electrode layer is formed in a groove from which a part of the electrode layer has been removed. A configuration in which the electrode layer is electrically connected is known. A first electrode layer is formed on a substrate, an electrode layer separation groove for dividing the first electrode layer is formed, a photoelectric conversion layer is stacked, a conduction groove is provided in the photoelectric conversion layer, and a conduction groove is provided on the photoelectric conversion layer. In general, a transparent electrode layer is formed so as to fill a gap, and a separation groove for separating the transparent electrode layer between cells is generally used. Each groove is formed by removing a part of the photoelectric conversion layer using laser light irradiation, a metal needle, or the like. At this time, the residue of the photoelectric conversion layer may adhere in the conductive groove, and the resistance of the residue itself is high, so that the electrical resistance of the electrical connection portion between the first electrode layer and the second electrode layer is high. There is a problem that becomes large.

特許文献1には、上述の導通用の溝中に透明電極層よりも抵抗率の低いコンタクト層を形成することにより、電気的な接続部における電気抵抗を抑制することが提案されている。   Patent Document 1 proposes that the electrical resistance at the electrical connection portion is suppressed by forming a contact layer having a resistivity lower than that of the transparent electrode layer in the above-described conductive groove.

特許文献2には、光電変換層の一部を変質させて導電性を高めてセル間を直列接続するためのコンタクト電極を形成すると共に、発電に寄与できないデッドスペースとなるセル間の接続部領域を少なくするために、セル間を分離する分離用溝をコンタクト電極に隣接させて形成することが提案されている。   In Patent Document 2, a contact electrode region for forming a contact electrode for serially connecting between cells by modifying a part of a photoelectric conversion layer to improve conductivity and forming a dead space that cannot contribute to power generation is provided. In order to reduce this, it has been proposed to form a separation groove adjacent to the contact electrode for separating the cells.

特許文献3には、セル間を分離する分離用溝においてセル間のリーク電流を低減するために分離用溝に絶縁性薄膜を形成することが提案されている。   Patent Document 3 proposes forming an insulating thin film in the separation groove in order to reduce the leakage current between the cells in the separation groove that separates the cells.

特許文献4には、基板上にセル毎に区画された第1の電極層を形成し、光電変換層、第2の電極層を形成した後に、導通用溝および素子分離用の溝を形成し、導通用溝に導電性ペーストを充填することにより、セル間を直列接続する方法が提案されている。   In Patent Document 4, a first electrode layer partitioned for each cell is formed on a substrate, a photoelectric conversion layer and a second electrode layer are formed, and then a conduction groove and an element separation groove are formed. A method of connecting cells in series by filling conductive grooves in conductive grooves has been proposed.

特許文献5には、基板上に第1の電極層および光電変換層を積層した後に、両層を貫通する2本の溝を形成し、その一本に絶縁材を埋め込み、他の一本に第2の電極層材料を埋め込み、第2の電極層材料が埋め込まれた他の一本に隣接して、第2の電極層をセル間で分離する溝部を形成する方法が開示されている。ここでは2本の溝の内の一本に埋め込まれた第2の電極層材料が隣接するセル間の電気的な接続部となる。   In Patent Document 5, after laminating a first electrode layer and a photoelectric conversion layer on a substrate, two grooves that penetrate both layers are formed, an insulating material is embedded in one of the grooves, and the other is A method is disclosed in which a second electrode layer material is embedded and a groove for separating the second electrode layer between cells is formed adjacent to the other one embedded with the second electrode layer material. Here, the second electrode layer material embedded in one of the two grooves serves as an electrical connection between adjacent cells.

特許文献6では、基板上に第1の電極層を形成し、第1の電極層を分離する電極層分離溝を形成した後に、光電変換層を積層し、光電変換層の一部に第1の素子分離溝を形成し、その一方の壁面を絶縁材で覆い、その後、光電変換層および絶縁材上の全面に亘って第2の電極層を形成し、その後、第1の素子分離溝に平行に第2の電極層および光電変換層を分離する第2の素子分離溝を形成する方法が開示されている。   In Patent Document 6, after forming a first electrode layer on a substrate and forming an electrode layer separation groove for separating the first electrode layer, a photoelectric conversion layer is stacked, and the first conversion layer is formed on a part of the photoelectric conversion layer. The element isolation groove is formed, and one wall surface thereof is covered with an insulating material, and then the second electrode layer is formed over the entire surface of the photoelectric conversion layer and the insulating material, and then the first element isolation groove is formed. A method of forming a second element isolation groove for separating the second electrode layer and the photoelectric conversion layer in parallel is disclosed.

特開2010−2829098号公報JP 2010-2829098 A 特開2007−317868号公報JP 2007-317868 A 特開平7−211928号公報JP 7-2111928 A 特開昭61−50381号公報JP 61-50381 A 特開平5−183177号公報JP-A-5-183177 特開平08−139351号公報Japanese Patent Laid-Open No. 08-139351

しかしながら、特許文献1では、素子分離のために設けられている分離溝は空隙となっており、この空隙部分には、溝形成時に生じる透明電極層や光電変換層の残渣が付着し、セル間にリークや短絡が生じる恐れがある。   However, in Patent Document 1, the separation groove provided for element separation is a gap, and in this gap portion, residues of the transparent electrode layer and the photoelectric conversion layer generated at the time of groove formation adhere to each other, and between the cells. There is a risk of leakage or short circuit.

特許文献2は、レーザ照射により光電変換層の一部にレーザ照射されない部分と比較して低抵抗なコンタクト層を形成するが、このようにして形成されるコンタクト層は金属等と比べると抵抗率が高く、接続部における電力のロスとなってしまい、結果として発電効率が十分に向上できない。また、特許文献2では、素子分離のためにスクライブにより設けられる分離溝は空隙となっており、この空隙部分には、溝形成時に生じる透明電極層や光電変換層の残渣が付着し、セル間にリークや短絡が生じる恐れがある。   In Patent Document 2, a contact layer having a low resistance is formed by laser irradiation as compared with a portion where a portion of the photoelectric conversion layer is not irradiated with laser, but the contact layer thus formed has a resistivity higher than that of metal or the like. Is high, resulting in a loss of power at the connecting portion, and as a result, the power generation efficiency cannot be sufficiently improved. Further, in Patent Document 2, the separation groove provided by scribing for element separation is a gap, and the transparent electrode layer and the photoelectric conversion layer residue generated at the time of groove formation adhere to this gap portion, and the gap between cells There is a risk of leakage or short circuit.

特許文献3では、導通用の溝を第2の電極層で埋め込む構成であり、接続部での導電性が低いという問題がある。   In Patent Document 3, there is a problem that the conductive groove is buried with the second electrode layer, and the conductivity at the connection portion is low.

特許文献4では、素子分離のためにスクライブにより設けられる分離溝は空隙となっており、この空隙部分には、溝形成時に生じる透明電極層や光電変換層の残渣が付着し、セル間にリークや短絡が生じる恐れがある。   In Patent Document 4, the separation groove provided by scribing for element separation is a gap, and a residue of the transparent electrode layer and the photoelectric conversion layer generated when the groove is formed adheres to the gap portion, and leaks between cells. Or short circuit may occur.

特許文献5においては、導通用の第2の電極層材料が埋め込まれた溝の一壁面がセルの壁面となっているため、この壁面を有するセルの光電変換層に第2の電極層材料が接触することとなり、光電変換層における電流のリークの原因となり、発電効率が低下するという問題がある。   In Patent Document 5, since one wall surface of the groove embedded with the second electrode layer material for conduction is the wall surface of the cell, the second electrode layer material is applied to the photoelectric conversion layer of the cell having the wall surface. There is a problem in that the power generation efficiency is lowered due to the contact, which causes current leakage in the photoelectric conversion layer.

特許文献6では第2の素子分離溝による素子分離において、レーザあるいはメカニカルスクライブを用いると、第2の電極層や光電変換層の残渣が残り、これらの残渣によりセル間もしくはセル内における電流のリークが生じるため、発電効率が低下するという問題がある。   In Patent Document 6, when laser or mechanical scribe is used in element isolation by the second element isolation groove, residues of the second electrode layer and photoelectric conversion layer remain, and current leakage between cells or in cells due to these residues. Therefore, there is a problem that power generation efficiency decreases.

本発明は、より発電効率を向上させることができる集積化構造を有する集積化太陽電池を製造する方法を提供することを目的とするものである。   It is an object of the present invention to provide a method for manufacturing an integrated solar cell having an integrated structure that can further improve power generation efficiency.

本発明の第1の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
第1の電極層上に前記電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から第1の電極層表面位置に至る深さの第1の素子分離溝および該積層面から第1の電極層を露出する深さの導通用溝を形成する工程、
第1の素子分離溝に絶縁材を充填する工程、
第1の素子分離溝に充填された絶縁材の表面を含む積層面上に第2の電極層を形成すると共に導通用溝に該第2の電極層材料を埋め込む工程、
第2の電極層表面から第1の電極層を露出する深さの第2の素子分離溝を、導通用溝の第1の素子分離溝とは反対側に形成する工程、および
第2の素子分離溝に絶縁材を充填する工程をさらに含むことを特徴とする。
In the first method for manufacturing an integrated solar cell according to the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer are arranged in series on a substrate. An integrated solar cell manufacturing method comprising:
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
After laminating at least the photoelectric conversion layer so as to embed the electrode layer separation groove on the first electrode layer, the first element separation groove having a depth from the lamination surface to the surface position of the first electrode layer and the lamination surface Forming a conduction groove having a depth exposing the first electrode layer from
Filling the first element isolation groove with an insulating material;
Forming a second electrode layer on the laminated surface including the surface of the insulating material filled in the first element isolation groove and embedding the second electrode layer material in the conduction groove;
Forming a second element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer on the side opposite to the first element isolation groove of the conduction groove; and second element The method further includes a step of filling the separation groove with an insulating material.

本発明の第2の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
第1の電極層上に電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から第1の電極層表面位置に至る深さの第1の素子分離溝および積層面から第1の電極層を露出する深さの導通用溝を形成する工程、
第1の素子分離溝に絶縁材を充填する工程、
導通用溝に導電材を充填する工程、
各溝に充填された絶縁材および導電材の表面を含む積層面上に第2の電極層を形成する工程、および
第2の電極層表面から第1の電極層を露出する深さの第2の素子分離溝を、導通用溝の第1の素子分離溝とは反対側に形成する工程、および
第2の素子分離溝に絶縁材を充填する工程を含むことを特徴とする。
In the second integrated solar cell manufacturing method of the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
After laminating at least the photoelectric conversion layer so as to embed the electrode layer separation groove on the first electrode layer, the first element separation groove and depth from the lamination surface to the first electrode layer surface position Forming a conductive groove having a depth exposing one of the electrode layers;
Filling the first element isolation groove with an insulating material;
Filling a conductive groove into the conductive groove;
A step of forming a second electrode layer on the laminated surface including the surfaces of the insulating material and the conductive material filled in each groove, and a second depth that exposes the first electrode layer from the surface of the second electrode layer And a step of filling the second element isolation groove with an insulating material, and a step of forming the element isolation groove on the side opposite to the first element isolation groove.

本発明の第3の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
第1の電極層上に電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から第1の電極層を露出する深さの導通用溝を形成する工程、
導通用溝に導電材を充填する工程、
導通用溝に充填された導電材の表面を含む積層面上に第2の電極層を形成する工程、
第2の電極層表面から第1の電極層を露出する深さの素子分離溝を、導通用溝の電極層分離溝とは反対側に形成する工程、および
素子分離溝に絶縁材を充填する工程を含むことを特徴とする。
In the third integrated solar cell manufacturing method of the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
Forming at least a photoelectric conversion layer so as to embed an electrode layer separation groove on the first electrode layer, and then forming a conduction groove having a depth exposing the first electrode layer from the lamination surface;
Filling a conductive groove into the conductive groove;
Forming a second electrode layer on the laminated surface including the surface of the conductive material filled in the conductive groove;
Forming an element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer on a side opposite to the electrode layer isolation groove of the conducting groove; and filling the element isolation groove with an insulating material Including a process.

本発明の第4の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
第1の電極層上に電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から第1の電極層を露出する深さの第1の素子分離溝を形成する工程、
第1の素子分離溝の一方の壁面を覆うとともに、第1の素子分離溝に露出する、他方の壁面側に延びる第1の電極層に接触する導電部を形成する工程、
積層面上および前記導電部の表面上に、並びに前記第1の素子分離溝を埋め込むように第2の電極層を形成する工程、および
第2の電極層の表面から第1の電極層を露出する深さの第2の素子分離溝を、第1の素子分離溝の他方の壁面側の端部もしくは該第1の素子分離溝外の該他方の壁面側の部分に形成する工程を含むことを特徴とする。
In the fourth method for manufacturing an integrated solar cell according to the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
Forming at least a photoelectric conversion layer so as to embed an electrode layer separation groove on the first electrode layer, and then forming a first element separation groove having a depth exposing the first electrode layer from the laminated surface;
Forming a conductive portion that covers one wall surface of the first element isolation groove and that is exposed to the first element isolation groove and that contacts the first electrode layer extending toward the other wall surface;
Forming a second electrode layer on the laminated surface and on the surface of the conductive portion and filling the first element isolation groove; and exposing the first electrode layer from the surface of the second electrode layer Forming a second element isolation groove having a depth to be formed at an end portion on the other wall surface side of the first element isolation groove or a portion on the other wall surface side outside the first element isolation groove. It is characterized by.

ここで、第2の素子分離溝に絶縁材を充填する工程をさらに含むことが好ましい。   Here, it is preferable to further include a step of filling the second element isolation groove with an insulating material.

本発明の第5の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
第1の電極層上に電極層分離溝を埋め込むように少なくとも光電変換層を積層して積層体を形成し、積層体表面から第1の電極層を露出する深さの開口溝部であって、該開口溝部の溝幅方向において該開口溝部の両壁から離間した位置に積層体の一部が残置された開口溝部を、該開口溝部の一方の壁面と該積層体の一部との間に前記他方の壁面側に延びる第1の電極層が少なくとも一部露出するように形成する工程、
積層体の前記一部より開口溝部の一方の壁面側に導電性インクを滴下して、該一方の壁面を覆うと共に、該一方の壁面と積層体の前記一部との間に露出する第1の電極層に接触する導電部を形成する工程、
積層体表面上および導電部の表面上に、並びに開口溝部を埋め込むように第2の電極層を形成する工程、および
第2の電極層表面から第1の電極層を露出する深さの第2の素子分離溝を、積層体の前記一部よりも開口溝部の他方の壁面側に形成する工程を含むことを特徴とする。
In the fifth integrated solar cell manufacturing method of the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
A laminated body is formed by laminating at least a photoelectric conversion layer so as to embed an electrode layer separation groove on the first electrode layer, and an opening groove having a depth exposing the first electrode layer from the surface of the laminated body, An opening groove part in which a part of the laminate is left in a position spaced from both walls of the opening groove part in the groove width direction of the opening groove part is interposed between one wall surface of the opening groove part and a part of the laminate. Forming the first electrode layer extending toward the other wall surface so as to be at least partially exposed;
A conductive ink is dropped from the part of the laminated body onto one wall surface side of the opening groove to cover the one wall surface, and is exposed between the one wall surface and the part of the laminated body. Forming a conductive portion in contact with the electrode layer of
A step of forming the second electrode layer on the surface of the laminated body and the surface of the conductive portion and filling the opening groove, and a second depth that exposes the first electrode layer from the surface of the second electrode layer. A step of forming the element isolation groove on the other wall surface side of the opening groove portion with respect to the part of the stacked body.

ここで、第2の素子分離溝に絶縁材を充填する工程をさらに含むことが好ましい。   Here, it is preferable to further include a step of filling the second element isolation groove with an insulating material.

また、開口溝部を、該開口溝部となる領域に、積層体の一部が残るように所定の間隔で2本の溝を、メカニカルスクライブ法を用いて形成することにより形成することが好ましい。   Further, it is preferable that the opening groove is formed by forming two grooves using a mechanical scribing method at a predetermined interval so that a part of the stacked body remains in a region to be the opening groove.

本発明の第6の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を積層した後に、積層面から第1の電極層を貫通して基板の表面を露出する深さの第1の素子分離溝および積層面から第1の電極層を露出する深さの導通用溝を形成する工程、
第1の素子分離溝に絶縁材を充填する工程、
導通用溝に導電材を充填する工程、
各溝に充填された絶縁材および導電材の表面を含む積層面上に第2の電極層を形成する工程、
第2の電極層表面から第1の電極層を露出する深さの第2の素子分離溝を、導通用溝の第1の素子分離溝とは反対側に形成する工程、および
第2の素子分離溝に絶縁材を充填する工程を含むことを特徴とする。
In the sixth integrated solar cell manufacturing method of the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
After stacking at least the first electrode layer and the photoelectric conversion layer on a substrate having at least a surface insulating property, the first electrode having a depth that exposes the surface of the substrate through the first electrode layer from the stacking surface. Forming a conductive groove having a depth exposing the first electrode layer from the element isolation groove and the laminated surface;
Filling the first element isolation groove with an insulating material;
Filling a conductive groove into the conductive groove;
Forming a second electrode layer on the laminated surface including the surfaces of the insulating material and the conductive material filled in each groove;
Forming a second element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer on the side opposite to the first element isolation groove of the conduction groove; and second element The method includes a step of filling the separation groove with an insulating material.

本発明の第7の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を順に積層した後に、積層面から第1の電極層を露出する深さの第1の素子分離溝を形成する工程、
第1の素子分離溝の底面に露出する第1の電極層の一部に、第1の電極層を分離する電極層分離溝を形成する工程、
第1の素子分離溝の一方の壁面を覆うとともに、電極層分離溝を埋め込む絶縁部を形成する工程、
一方の壁面側の積層面から、絶縁部の表面上を介して、第1の素子分離溝の底面に露出する第1の電極層に至る導電層を形成する工程、
導電層の表面および積層面上に第2の電極層を形成する工程、および
第2の電極層表面から第1の電極層を露出する深さの第2の素子分離溝を、第1の素子分離溝の他方の壁面側の端部もしくは該第1の素子分離溝外の該他方の壁面側の部分に形成する工程を含むことを特徴とする。
In the seventh integrated solar cell manufacturing method of the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
At least a first electrode layer and a photoelectric conversion layer are sequentially laminated on a substrate having an insulating surface at least, and then a first element isolation groove having a depth exposing the first electrode layer from the laminated surface is formed. Process,
Forming an electrode layer separation groove for separating the first electrode layer in a part of the first electrode layer exposed on the bottom surface of the first element separation groove;
Forming an insulating portion covering one wall surface of the first element isolation trench and embedding the electrode layer isolation trench;
A step of forming a conductive layer from the laminated surface on one wall surface to the first electrode layer exposed on the bottom surface of the first element isolation groove via the surface of the insulating portion;
A step of forming a second electrode layer on the surface of the conductive layer and the laminated surface, and a second element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer. The method includes a step of forming at an end portion on the other wall surface side of the separation groove or a portion on the other wall surface side outside the first element separation groove.

ここで、第2の素子分離溝に絶縁材を充填する工程をさらに含むことが好ましい。   Here, it is preferable to further include a step of filling the second element isolation groove with an insulating material.

本発明の第8の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を積層して積層体を形成し、該積層体表面から第1の電極層を露出する深さの開口溝部であって、該開口溝部の溝幅方向において該開口溝部の両壁から離間した位置に積層体の一部が残置された開口溝部を形成する工程、
開口溝部の一方の壁面と積層体の前記一部との間に露出する第1の電極層に、該第1の電極層を分離する電極層分離溝を形成する工程、
積層体の前記一部より開口溝部の一方の壁面側に絶縁性インクを滴下して、該一方の壁面を覆うと共に電極層分離溝を埋め込む絶縁部を形成する工程、
積層体表面上および絶縁部の表面上に、並びに開口溝部を埋め込むように第2の電極層を形成する工程、および
第2の電極層表面から第1の電極層を露出する深さの第2の素子分離溝を、積層体の一部よりも開口溝部の他方の壁面側に形成する工程を含むことを特徴とする。
According to the eighth integrated solar cell manufacturing method of the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
At least a first electrode layer and a photoelectric conversion layer are stacked on a substrate whose surface is insulative to form a stacked body, and an opening groove having a depth exposing the first electrode layer from the surface of the stacked body A step of forming an opening groove part in which a part of the laminate is left at a position separated from both walls of the opening groove part in the groove width direction of the opening groove part;
Forming an electrode layer separation groove for separating the first electrode layer in the first electrode layer exposed between one wall surface of the opening groove and the part of the laminate;
A step of dropping an insulating ink from the part of the laminated body onto one wall surface of the opening groove to form an insulating portion that covers the one wall and embeds the electrode layer separation groove;
A step of forming a second electrode layer on the surface of the laminated body and the surface of the insulating portion, and filling the opening groove, and a second depth that exposes the first electrode layer from the surface of the second electrode layer. And a step of forming the element isolation groove on the other wall surface side of the opening groove part rather than a part of the stacked body.

ここで、第2の素子分離溝に絶縁材を充填する工程をさらに含むことが好ましい。   Here, it is preferable to further include a step of filling the second element isolation groove with an insulating material.

また、開口溝部を、該開口溝部となる領域に、積層体の一部が残るように所定の間隔で2本の溝を、メカニカルスクライブ法を用いて形成することにより形成することが好ましい。   Further, it is preferable that the opening groove is formed by forming two grooves using a mechanical scribing method at a predetermined interval so that a part of the stacked body remains in a region to be the opening groove.

本発明の第9の集積化太陽電池の製造方法は、基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を積層して積層体を形成し、該積層体表面から第1の電極層を露出する深さの開口溝部であって、該開口溝部の溝幅方向において該開口溝部の両壁から離間した位置に積層体の一部が残置された開口溝部を形成する工程、
開口溝部の一方の壁面と積層体の前記一部との間に露出する第1の電極層に、該第1の電極層を分離する電極層分離溝を形成する工程、
積層体の前記一部より開口溝部の一方の壁面側に絶縁性インクを滴下して、該一方の壁面を覆うと共に電極層分離溝を埋め込む絶縁部を形成する工程、
一方の壁面側の積層体表面から、絶縁部の表面上を介して、一方の壁面と積層体の前記一部との間に露出する第1の電極層に至る導電層を形成する工程、
積層体表面上および導電層の表面上に、並びに開口溝部を埋め込むように第2の電極層を形成する工程、および
第2の電極層表面から第1の電極層を露出する深さの第2の素子分離溝を、積層体の前記一部よりも開口溝部の他方の壁面側に形成する工程を含むことを特徴とする。
In the ninth integrated solar cell manufacturing method of the present invention, a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged on a substrate and connected in series. An integrated solar cell manufacturing method comprising:
At least a first electrode layer and a photoelectric conversion layer are stacked on a substrate whose surface is insulative to form a stacked body, and an opening groove having a depth exposing the first electrode layer from the surface of the stacked body A step of forming an opening groove part in which a part of the laminate is left at a position separated from both walls of the opening groove part in the groove width direction of the opening groove part;
Forming an electrode layer separation groove for separating the first electrode layer in the first electrode layer exposed between one wall surface of the opening groove and the part of the laminate;
A step of dropping an insulating ink from the part of the laminated body onto one wall surface of the opening groove to form an insulating portion that covers the one wall and embeds the electrode layer separation groove;
A step of forming a conductive layer from the surface of the laminate on one wall surface to the first electrode layer exposed between the one wall surface and the part of the laminate via the surface of the insulating portion;
A step of forming the second electrode layer on the surface of the laminate and the surface of the conductive layer, and filling the opening groove, and a second depth that exposes the first electrode layer from the surface of the second electrode layer. A step of forming the element isolation groove on the other wall surface side of the opening groove portion with respect to the part of the stacked body.

ここで、第2の素子分離溝に絶縁材を充填する工程をさらに含むことが好ましい。   Here, it is preferable to further include a step of filling the second element isolation groove with an insulating material.

また、開口溝部を、該開口溝部となる領域に、積層体の一部が残るように所定の間隔で2本の溝を、メカニカルスクライブ法を用いて形成することにより形成することが好ましい。   Further, it is preferable that the opening groove is formed by forming two grooves using a mechanical scribing method at a predetermined interval so that a part of the stacked body remains in a region to be the opening groove.

本発明の集積化太陽電池の製造方法によれば、発電効率の高い集積化太陽電池を製造することができる。   According to the integrated solar cell manufacturing method of the present invention, an integrated solar cell with high power generation efficiency can be manufactured.

本発明の実施形態の製造方法で製造される集積化太陽電池の模式的平面図である。It is a schematic plan view of the integrated solar cell manufactured with the manufacturing method of embodiment of this invention. 本発明の第1の実施形態の製造方法で製造される集積化太陽電池1の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integrated solar cell 1 manufactured with the manufacturing method of the 1st Embodiment of this invention. 第1の実施形態の製造方法の工程a〜dを示す模式的断面図である。It is typical sectional drawing which shows process ad of the manufacturing method of 1st Embodiment. 第1の実施形態の製造方法の工程e〜gを示す模式的断面図である。It is typical sectional drawing which shows process eg of the manufacturing method of 1st Embodiment. 本発明の第2の実施形態の製造方法で製造される集積化太陽電池2の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integrated solar cell 2 manufactured with the manufacturing method of the 2nd Embodiment of this invention. 第2の実施形態の製造方法の工程e〜hを示す模式的断面図である。It is typical sectional drawing which shows process eh of the manufacturing method of 2nd Embodiment. 本発明の第3の実施形態の製造方法で製造される集積化太陽電池3の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integrated solar cell 3 manufactured with the manufacturing method of the 3rd Embodiment of this invention. 第3の実施形態の製造方法の工程a〜cを示す模式的断面図である。It is typical sectional drawing which shows process ac of the manufacturing method of 3rd Embodiment. 第3の実施形態の製造方法の工程d〜f示す模式的断面図である。It is typical sectional drawing which shows process df of the manufacturing method of 3rd Embodiment. 本発明の第4の実施形態の製造方法で製造される集積化太陽電池4の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integrated solar cell 4 manufactured with the manufacturing method of the 4th Embodiment of this invention. 第4の実施形態の変更例の集積化太陽電池4’の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integration solar cell 4 'of the example of a change of 4th Embodiment. 第4の実施形態の製造方法の工程a〜dを示す模式的断面図である。It is typical sectional drawing which shows process ad of the manufacturing method of 4th Embodiment. 第4の実施形態の製造方法の工程e〜fを示す模式的断面図である。It is typical sectional drawing which shows process ef of the manufacturing method of 4th Embodiment. 第4の実施形態の製造方法変更例の工程e’〜f’を示す模式的断面図である。It is typical sectional drawing which shows process e'-f 'of the manufacturing method change example of 4th Embodiment. 本発明の第5の実施形態の製造方法で製造される集積化太陽電池5の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integrated solar cell 5 manufactured with the manufacturing method of the 5th Embodiment of this invention. 第5の実施形態の変更例の集積化太陽電池5’の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integration solar cell 5 'of the example of a change of 5th Embodiment. 第5の実施形態の製造方法の工程a〜dを示す模式的断面図である。It is typical sectional drawing which shows process ad of the manufacturing method of 5th Embodiment. 第5の実施形態の製造方法の工程e〜f示す模式的断面図である。It is typical sectional drawing which shows process ef of the manufacturing method of 5th Embodiment. 第5の実施形態の製造方法変更例の工程e’〜f’を示す模式的断面図である。It is typical sectional drawing which shows process e'-f 'of the manufacturing method change example of 5th Embodiment. 本発明の第6の実施形態の製造方法で製造される集積化太陽電池6の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integrated solar cell 6 manufactured with the manufacturing method of the 6th Embodiment of this invention. 第6の実施形態の製造方法の工程a〜cを示す模式的断面図である。It is typical sectional drawing which shows process ac of the manufacturing method of 6th Embodiment. 第6の実施形態の製造方法の工程d〜fを示す模式的断面図である。It is typical sectional drawing which shows process df of the manufacturing method of 6th Embodiment. 本発明の第7の実施形態の製造方法で製造される集積化太陽電池7要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the integrated solar cell 7 principal part manufactured with the manufacturing method of the 7th Embodiment of this invention. 第7の実施形態の変更例の集積化太陽電池7’の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integration solar cell 7 'of the example of a change of 7th Embodiment. 第7の実施形態の製造方法の工程a〜cを示す模式的断面図である。It is typical sectional drawing which shows process ac of the manufacturing method of 7th Embodiment. 第7の実施形態の製造方法の工程d〜eを示す模式的断面図である。It is typical sectional drawing which shows process de of the manufacturing method of 7th Embodiment. 第7の実施形態の製造方法の工程f〜gを示す模式的断面図である。It is typical sectional drawing which shows process fg of the manufacturing method of 7th Embodiment. 第7の実施形態の製造方法変更例の工程f’〜g’を示す模式的断面図である。It is typical sectional drawing which shows process f'-g 'of the manufacturing method change example of 7th Embodiment. 本発明の第8の実施形態の製造方法で製造される集積化太陽電池8要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the integrated solar cell 8 principal part manufactured with the manufacturing method of the 8th Embodiment of this invention. 第8の実施形態の変更例の集積化太陽電池8’の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integration solar cell 8 'of the example of a change of 8th Embodiment. 第8の実施形態の製造方法の工程a〜cを示す模式的断面図である。It is typical sectional drawing which shows process ac of the manufacturing method of 8th Embodiment. 第8の実施形態の製造方法の工程d〜eを示す模式的断面図である。It is typical sectional drawing which shows process de of the manufacturing method of 8th Embodiment. 第8の実施形態の製造方法他の変更例の工程d’〜e’を示す模式的断面図である。It is typical sectional drawing which shows process d'-e 'of the other modification of the manufacturing method of 8th Embodiment. 本発明の第9の実施形態の製造方法で製造される集積化太陽電池9要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integrated solar cell 9 manufactured with the manufacturing method of the 9th Embodiment of this invention. 第9の実施形態の変更例の集積化太陽電池9’の要部を示す模式的拡大斜視図である。It is a typical expansion perspective view which shows the principal part of the integration solar cell 9 'of the modification of 9th Embodiment. 第9の実施形態の製造方法の工程d〜fを示す模式的断面図である。It is typical sectional drawing which shows process df of the manufacturing method of 9th Embodiment. 第9の実施形態の製造方法他の変更例の工程e’〜f’を示す模式的断面図である。It is typical sectional drawing which shows process e'-f 'of the modification of the manufacturing method other than 9th Embodiment.

以下、図面を参照して本発明の実施の形態について説明する。各図において、各構成要素の縮尺等は実際のものとは適宜異ならせてある。   Embodiments of the present invention will be described below with reference to the drawings. In each figure, the scale of each component is appropriately changed from the actual one.

図1は以下に説明する各実施形態に共通する、集積化太陽電池の模式的平面図である。
図1に示すように、本発明の製造方法により製造される集積化太陽電池1(2、3、4、5、6、7、8および9)は、例えば、矩形状の基板10上に短冊状の複数の光電変換素子(太陽電池セル)20a、20b、20c…が直列接続されてなる。太陽電池セル20a、20b、20c…は、基板10上において、長手方向L(配列方向)と直交する幅方向W(延在方向)に長く伸びた短冊状に形成されており、セル間に設けられた接続部領域50においてセル間は直列接続されている。なお、セル並び方向の両端には電力取り出し用の電極(図示せず)が形成される。ここで接続部領域50とは、セル間を分離する分離機能とともにセル間を電気的に直列接続する接続機能を担う構造が形成されている領域である。
FIG. 1 is a schematic plan view of an integrated solar cell common to each embodiment described below.
As shown in FIG. 1, an integrated solar cell 1 (2, 3, 4, 5, 6, 7, 8, and 9) manufactured by the manufacturing method of the present invention is, for example, a strip on a rectangular substrate 10. A plurality of photoelectric conversion elements (solar cells) 20a, 20b, 20c... Are connected in series. The solar cells 20a, 20b, 20c, ... are formed in a strip shape extending long in the width direction W (extending direction) perpendicular to the longitudinal direction L (arrangement direction) on the substrate 10 and provided between the cells. In the connected region 50, the cells are connected in series. Note that electrodes (not shown) for extracting power are formed at both ends in the cell arrangement direction. Here, the connection portion region 50 is a region where a structure that functions as a separation function for separating cells and a connection function for electrically connecting cells in series is formed.

各セルは基本的に第1の電極層、光電変換層および第2の電極層が積層されてなるが、それ以外の層を含んでいてもよい。以下の実施形態においては、化合物半導体を光電変換層13として備え、第1の電極層が金属からなる裏面電極層12であり、第2の電極層が透明電極層16であり、光電変換層13と透明電極層16との間にバッファ層14を備えたサブストレート型の構造を例に挙げて説明する。   Each cell is basically formed by laminating a first electrode layer, a photoelectric conversion layer, and a second electrode layer, but may include other layers. In the following embodiments, a compound semiconductor is provided as the photoelectric conversion layer 13, the first electrode layer is the back electrode layer 12 made of metal, the second electrode layer is the transparent electrode layer 16, and the photoelectric conversion layer 13. A substrate type structure having a buffer layer 14 between the transparent electrode layer 16 and the transparent electrode layer 16 will be described as an example.

本構成の集積化太陽電池1では、太陽電池セル20a、20b、20c…に、透明電極層16側から光が入射されると、この光が透明電極層16およびバッファ層14を通過し、光電変換層13で起電力が発生し、例えば、透明電極層16から裏面電極層12に向かう電流が発生する。集積化太陽電池1で発生した電力を、セル並び方向の両端に設けられた図示しない電力取り出し用の電極から、太陽電池1の外部に取り出すことができる。なお、集積化太陽電池1において、バッファ層14は光電変換層13の構成によっては、必ずしも設ける必要はない。また、バッファ層14と透明電極層16との間に窓層(絶縁層)が備えられていてもよい。
以下に説明する各実施形態はそれぞれセル間の接続部領域50における構造およびその形成方法が異なる。以下、各実施形態を説明する。
In the integrated solar cell 1 having this configuration, when light is incident on the solar cells 20a, 20b, 20c,... From the transparent electrode layer 16 side, the light passes through the transparent electrode layer 16 and the buffer layer 14, An electromotive force is generated in the conversion layer 13 and, for example, a current from the transparent electrode layer 16 toward the back electrode layer 12 is generated. The electric power generated in the integrated solar cell 1 can be taken out of the solar cell 1 from power extraction electrodes (not shown) provided at both ends in the cell arrangement direction. In the integrated solar cell 1, the buffer layer 14 is not necessarily provided depending on the configuration of the photoelectric conversion layer 13. Further, a window layer (insulating layer) may be provided between the buffer layer 14 and the transparent electrode layer 16.
Each embodiment described below has a different structure and a method for forming the connection region 50 between cells. Each embodiment will be described below.

「第1の実施形態」
図2は、第1の実施形態の製造方法で製造される集積化太陽電池1の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。
“First Embodiment”
FIG. 2 is a schematic perspective view showing a main part of the integrated solar cell 1 manufactured by the manufacturing method of the first embodiment, and is a perspective view of a broken line part II in the plan view of FIG.

集積化太陽電池1は、図2に示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されたセルが接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 2, the integrated solar cell 1 has a cell in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Adjacent to each other via the connection area 50 and connected in series in the connection area 50.

接続部領域50において、一方のセル(ここでは、セル20a)側から他方のセル(ここでは、セル20b)に向かって順に、裏面電極層12に設けられた電極層分離溝21と、バッファ層14から裏面電極層12の表面位置までの深さの第1の素子分離溝22および導通用溝23と、透明電極層16から裏面電極層12の表面位置までの深さの第2の素子分離溝24とが設けられている。各溝の幅は、例えば、各溝の幅が10μmであり、接続部領域50の幅が70μm程度である。
そして、電極層分離溝21には光電変換層13が埋め込まれており、第1の素子分離溝22および第2の素子分離溝24には絶縁材30、34が充填されており、導通用溝23には透明電極層16の材料が充填されている。
In the connection portion region 50, an electrode layer separation groove 21 provided in the back electrode layer 12 and a buffer layer in order from one cell (here, cell 20a) side to the other cell (here, cell 20b). First element isolation groove 22 and conduction groove 23 having a depth from 14 to the surface position of back electrode layer 12, and second element isolation having a depth from transparent electrode layer 16 to the surface position of back electrode layer 12 A groove 24 is provided. As for the width of each groove, for example, the width of each groove is 10 μm, and the width of the connection region 50 is about 70 μm.
The photoelectric conversion layer 13 is embedded in the electrode layer separation groove 21, and the first element separation groove 22 and the second element separation groove 24 are filled with insulating materials 30 and 34. 23 is filled with the material of the transparent electrode layer 16.

電極層分離溝21、絶縁材30、34が充填された第1および第2の素子分離溝22および24により、セル間は分離されており、導通用溝23に充填された透明電極層材料からなる接続部41により、接続部領域50を挟んで隣接する一方のセル20aの透明電極層16と他方のセル20bの裏面電極層12とが電気的に接続されている。   The cells are separated by the electrode layer separation groove 21 and the first and second element separation grooves 22 and 24 filled with the insulating materials 30 and 34, and the transparent electrode layer material filled in the conduction groove 23 is separated. Thus, the transparent electrode layer 16 of one cell 20a and the back electrode layer 12 of the other cell 20b that are adjacent to each other with the connection portion region 50 interposed therebetween are electrically connected.

第1の素子分離溝22が設けられて、さらに絶縁材30が充填されていることにより、一方のセル20aの光電変換層内での電流リークを防止することができ、第2の素子分離溝24が設けられて、さらに絶縁材34が充填されていることにより、他方のセル20bの光電変換層内での電流リークを防止することができる。各セルの壁面がそれぞれ絶縁されてリークが防止されているため光電変換効率を向上させることができる。また、これらの絶縁材30、34が充填された素子分離溝22、24によりセル20a、20b間の短絡も効果的に防止することができる。   Since the first element isolation groove 22 is provided and the insulating material 30 is further filled, current leakage in the photoelectric conversion layer of one cell 20a can be prevented, and the second element isolation groove 24 is further filled with the insulating material 34, whereby current leakage in the photoelectric conversion layer of the other cell 20b can be prevented. Photoelectric conversion efficiency can be improved because the wall of each cell is insulated and leakage is prevented. In addition, the element isolation grooves 22 and 24 filled with these insulating materials 30 and 34 can effectively prevent a short circuit between the cells 20a and 20b.

本実施形態においては、図2にその一部を示すように、導通用溝23は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In the present embodiment, as shown in part of FIG. 2, the conduction groove 23 is formed across the entire width direction W of the substrate 10 in the connection region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第1の実施形態の製造方法を図3、図4に基づいて説明する。図3、図4は第1の実施形態の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。   Below, the manufacturing method of 1st Embodiment is demonstrated based on FIG. 3, FIG. FIG. 3 and FIG. 4 are schematic cross-sectional views showing the manufacturing process of the first embodiment, and show the main part of the integrated structure including the partial cells 20a and 20b and the connection region 50 therebetween.

まず、少なくとも表面が絶縁性である所定の大きさの基板10を用意する。例えば、金属基材表面に絶縁層10aを備えた基板10を用いる。   First, a substrate 10 having a predetermined size with at least a surface being insulative is prepared. For example, the board | substrate 10 provided with the insulating layer 10a on the metal base material surface is used.

図3のaに示すように、基板10の表面に裏面電極層12を形成した後、裏面電極層12に基板10の表面が底部に露出する電極層分離溝21を形成し、裏面電極層12を複数の領域に分離する。この電極層分離溝21の形成はレーザスクライブにより行うことが好ましい。   As shown in FIG. 3 a, after the back electrode layer 12 is formed on the surface of the substrate 10, an electrode layer separation groove 21 in which the surface of the substrate 10 is exposed at the bottom is formed in the back electrode layer 12. Is divided into a plurality of regions. The electrode layer separation groove 21 is preferably formed by laser scribing.

本実施形態では、裏面電極層12が光電変換層等を形成する際の熱履歴を受ける前に電極層分離溝21形成するので、裏面電極層がMo等の熱履歴により硬化する材料からなる場合であっても、比較的低いパワーでスクライブを行うことができる。裏面電極層が硬化した後では、比較的高いパワーを要するため高価なレーザスクライブ装置が必要となり、また、比較的大きいパワーを用いる場合には基板を損傷させてしまう恐れがある。通常スクライブ処理の後には洗浄を行うが、透明電極層まで積層した後に裏面電極層に電極層分離溝をスクライブ形成した場合、このスクライブ形成時に生じるバリやゴミは十分を除去しきれず、装置としての品質が低下する恐れがある。本実施形態の製造方法によれば、これらの問題を発生せず、安価に品質の良好な集積化太陽電池を製造することができる。   In this embodiment, since the electrode layer separation groove 21 is formed before the back electrode layer 12 receives a thermal history when forming the photoelectric conversion layer or the like, the back electrode layer is made of a material that is cured by a thermal history such as Mo. Even so, scribing can be performed with relatively low power. After the back electrode layer is cured, a relatively high power is required, so that an expensive laser scribing device is required. Further, when a relatively large power is used, the substrate may be damaged. Normally, cleaning is performed after the scribing process, but when the electrode layer separation groove is scribed on the back electrode layer after laminating up to the transparent electrode layer, burrs and dust generated during the scribe formation cannot be removed sufficiently, There is a risk of quality degradation. According to the manufacturing method of this embodiment, these problems do not occur, and an integrated solar cell with good quality can be manufactured at low cost.

次に図3のbに示すように、裏面電極層12および電極層分離溝21の底部に露出した基板10の表面を覆うように、光電変換層13およびバッファ層14を順次積層する。   Next, as shown in FIG. 3 b, the photoelectric conversion layer 13 and the buffer layer 14 are sequentially laminated so as to cover the surface of the substrate 10 exposed at the bottoms of the back electrode layer 12 and the electrode layer separation groove 21.

次に、図3のcに示すように、積層面側から電極層分離溝21に略平行かつ裏面電極層12を露出する深さの第1の素子分離溝22および導通用溝23を形成する。第1の素子分離溝22および導通用溝23はメカニカルスクライブ法により形成することが好ましい。本工程においては、第1の素子分離溝22を、その一部領域で電極層分離溝21と重なるように形成し、導通用溝23を他方のセル20bに連続する裏面電極層12上に形成する。すなわち、ここで形成される第1の素子分離溝22の底面には、電極層分離溝21に埋め込まれた光電変換層および裏面電極層12が露出し、導通用溝23の底面には、他方のセル20bに連続する裏面電極層12が露出している。   Next, as shown in FIG. 3c, a first element isolation groove 22 and a conduction groove 23 having a depth substantially parallel to the electrode layer isolation groove 21 and exposing the back electrode layer 12 are formed from the laminated surface side. . The first element isolation groove 22 and the conduction groove 23 are preferably formed by a mechanical scribing method. In this step, the first element isolation groove 22 is formed so as to overlap the electrode layer isolation groove 21 in a partial region thereof, and the conduction groove 23 is formed on the back electrode layer 12 continuous with the other cell 20b. To do. That is, the photoelectric conversion layer and the back electrode layer 12 embedded in the electrode layer separation groove 21 are exposed on the bottom surface of the first element isolation groove 22 formed here, and the other surface is exposed on the bottom surface of the conduction groove 23. The back electrode layer 12 continuous to the cell 20b is exposed.

次に、図3のdに示すように、第1の素子分離溝22に絶縁性インク(絶縁材)30を注入充填する。   Next, as shown in FIG. 3 d, an insulating ink (insulating material) 30 is injected and filled into the first element isolation groove 22.

その後、図4のeに示すように、バッファ層14上および第1の素子分離溝22に充填された絶縁材30上を含む表面全域を覆うように透明電極層16を形成する。このとき、導通用溝23中にも透明導電層材料が充填されて一方のセル20aの透明電極層16と他方のセル20bの裏面電極層12を電気的に接続する接続部41が形成される。   Thereafter, as shown in e of FIG. 4, the transparent electrode layer 16 is formed so as to cover the entire surface including the buffer layer 14 and the insulating material 30 filled in the first element isolation trench 22. At this time, the transparent conductive layer material is also filled in the conduction groove 23 to form a connection portion 41 that electrically connects the transparent electrode layer 16 of one cell 20a and the back electrode layer 12 of the other cell 20b. .

さらに、図4のfに示すように導通用溝23よりもセル20b側に第2の素子分離溝24を形成し、図4のgに示すように、第2の素子分離溝24中に絶縁性インク(絶縁材)34を注入充填する。   Further, a second element isolation groove 24 is formed closer to the cell 20b than the conduction groove 23 as shown in FIG. 4f, and insulation is provided in the second element isolation groove 24 as shown in FIG. 4g. Insulating ink (insulating material) 34 is injected and filled.

以上のようにして図2に示す集積化太陽電池1を製造することができる。   The integrated solar cell 1 shown in FIG. 2 can be manufactured as described above.

第2の素子分離溝24に絶縁材を入れなくてもセル分離機能を有するが、第2の素子分離溝24を形成する際、透明導電層のスクライブ時に生じる残渣が第2の素子分離溝24中にあるとセル20bにおける電流リークやセル間の短絡が生じる場合がある等、絶縁性が必ずしも十分とは言えない。しかし、本実施形態のように第2の素子分離溝24中に絶縁材34を充填することにより、絶縁性を向上させることができ、電流リークや短絡を防止してより光電変換効率のよい集積化太陽電池を得ることができる。   Although it has a cell isolation function even if an insulating material is not put in the second element isolation groove 24, when the second element isolation groove 24 is formed, a residue generated when the transparent conductive layer is scribed is the second element isolation groove 24. If it is inside, current insulation in the cell 20b or a short circuit between the cells may occur, and the insulation is not necessarily sufficient. However, by filling the second element isolation trench 24 with the insulating material 34 as in the present embodiment, the insulation can be improved, and current leakage and short-circuiting can be prevented and integration with higher photoelectric conversion efficiency can be achieved. A solar cell can be obtained.

「第2の実施形態」
図5は、第2の実施形態の製造方法で製造される集積化太陽電池2の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。
“Second Embodiment”
FIG. 5 is a schematic perspective view showing a main part of the integrated solar cell 2 manufactured by the manufacturing method of the second embodiment, and is a perspective view of a broken line part II in the plan view of FIG.

集積化太陽電池2は、図5に示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されたセルが接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 5, the integrated solar cell 2 includes a cell in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Adjacent to each other via the connection area 50 and connected in series in the connection area 50.

接続部領域50において、一方のセル(ここでは、セル20a)側から他方のセル(ここでは、セル20b)に向かって順に、裏面電極層12に設けられた電極層分離溝21と、バッファ層14から裏面電極層12の表面位置までの深さの第1の素子分離溝22および導通用溝23と、透明電極層16から裏面電極層12の表面位置までの深さの第2の素子分離溝24とが設けられている。各溝の幅は、例えば、10μm程度であり、接続部領域50の幅は70μm程度である。
そして、電極層分離溝21には光電変換層13が埋め込まれており、第1の素子分離溝22および第2の素子分離溝24には絶縁材30、34が充填されており、導通用溝23には導電材40が充填されている。
In the connection portion region 50, an electrode layer separation groove 21 provided in the back electrode layer 12 and a buffer layer in order from one cell (here, cell 20a) side to the other cell (here, cell 20b). First element isolation groove 22 and conduction groove 23 having a depth from 14 to the surface position of back electrode layer 12, and second element isolation having a depth from transparent electrode layer 16 to the surface position of back electrode layer 12 A groove 24 is provided. The width of each groove is, for example, about 10 μm, and the width of the connection region 50 is about 70 μm.
The photoelectric conversion layer 13 is embedded in the electrode layer separation groove 21, and the first element separation groove 22 and the second element separation groove 24 are filled with insulating materials 30 and 34. 23 is filled with a conductive material 40.

電極層分離溝21、絶縁材30、34が充填された第1および第2の素子分離溝22および24により、セル間は分離されており、導通用溝23に充填された導電材40により、接続部領域50を挟んで隣接する一方のセル20aの透明電極層16と他方のセル20bの裏面電極層12とが電気的に接続されている。   The cells are separated by the first and second element isolation grooves 22 and 24 filled with the electrode layer separation groove 21 and the insulating materials 30 and 34, and the conductive material 40 filled in the conduction groove 23 The transparent electrode layer 16 of one cell 20a adjacent to the connection part region 50 is electrically connected to the back electrode layer 12 of the other cell 20b.

第1の素子分離溝22が設けられて、さらに絶縁材30が充填されていることにより、一方のセル20aの光電変換層内での電流リークを防止することができ、第2の素子分離溝24が設けられて、さらに絶縁材34が充填されていることにより、他方のセル20bの光電変換層内での電流リークを防止することができる。各セルの壁面がそれぞれ絶縁されてリークが防止されているため光電変換効率を向上させることができる。また、これらの絶縁材30、34が充填された素子分離溝22、24によりセル20a、20b間の短絡も効果的に防止することができる。また、導電材40はその構成材料として透明電極層材料より低抵抗なものが用いられており、直列接続の接続部での電気的なロスが低く抑えられる。   Since the first element isolation groove 22 is provided and the insulating material 30 is further filled, current leakage in the photoelectric conversion layer of one cell 20a can be prevented, and the second element isolation groove 24 is further filled with the insulating material 34, whereby current leakage in the photoelectric conversion layer of the other cell 20b can be prevented. Photoelectric conversion efficiency can be improved because the wall of each cell is insulated and leakage is prevented. In addition, the element isolation grooves 22 and 24 filled with these insulating materials 30 and 34 can effectively prevent a short circuit between the cells 20a and 20b. Further, the conductive material 40 is made of a material having a resistance lower than that of the transparent electrode layer material, and electrical loss at the connecting portion in series connection can be kept low.

本実施形態においては、図5にその一部を示すように、導通用溝23は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In the present embodiment, as shown in part of FIG. 5, the conduction groove 23 is formed over the entire width direction W of the substrate 10 in the connection portion region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第2の実施形態の製造方法を図3、図6に基づいて説明する。図3および図6は第2の実施形態の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。
第2の実施形態の製造方法は、図3に示すステップaからdについては第1の実施形態の製造方法と同一であり、上記第1の実施形態の製造方法についての説明を援用するものとし、ここでは、図6のe以降の製造工程について説明する。
Below, the manufacturing method of 2nd Embodiment is demonstrated based on FIG. 3, FIG. FIG. 3 and FIG. 6 are schematic cross-sectional views showing the manufacturing process of the second embodiment, and show the main part of the integrated structure including the partial cells 20a, 20b and the connection region 50 therebetween.
The manufacturing method of the second embodiment is the same as the manufacturing method of the first embodiment with respect to steps a to d shown in FIG. 3, and the description of the manufacturing method of the first embodiment is incorporated. Here, the manufacturing process after e in FIG. 6 will be described.

図3のaからdのステップの後、図6のeに示すように、導通用溝23に導電性インク(導電材)40を注入充填する。   After steps a to d in FIG. 3, as shown in e in FIG. 6, conductive ink (conductive material) 40 is injected and filled into the conductive groove 23.

その後、図6のfに示すように、バッファ層14上および第1の素子分離溝22に充填された絶縁材30上、導通用溝23に充填された導電材40上を含む表面全域を覆うように透明電極層16を形成する。   After that, as shown in FIG. 6 f, the entire surface including the buffer layer 14, the insulating material 30 filled in the first element isolation groove 22, and the conductive material 40 filled in the conduction groove 23 is covered. Thus, the transparent electrode layer 16 is formed.

さらに、図6のgに示すように導通用溝23よりもセル20b側に第2の素子分離溝24を形成し、図6のhに示すように、第2の素子分離溝24中に絶縁性インク(絶縁材)34を注入充填する。   Further, as shown in FIG. 6g, a second element isolation groove 24 is formed on the cell 20b side of the conduction groove 23, and insulation is provided in the second element isolation groove 24 as shown in FIG. 6h. Insulating ink (insulating material) 34 is injected and filled.

以上のようにして図5に示す集積化太陽電池2を製造することができる。   As described above, the integrated solar cell 2 shown in FIG. 5 can be manufactured.

第2の素子分離溝24に絶縁材を入れなくてもセル分離機能を有するが、第2の素子分離溝24を形成する際、透明導電層のスクライブ時に生じる残渣が第2の素子分離溝24中にあるとセル20bにおける電流リークやセル間の短絡が生じる場合がある等、絶縁性が必ずしも十分とは言えない。しかし、本実施形態のように第2の素子分離溝24中に絶縁材34を充填することにより、絶縁性を向上させることができ、電流リークや短絡を防止してより光電変換効率のよい集積化太陽電池を得ることができる。
また、導通用溝23に透明電極層材料よりも低抵抗な導電材40が充填されているため、接続部での電気的なロスが少なく光電変換効率のさらなる向上効果が得られる。
Although it has a cell isolation function even if an insulating material is not put in the second element isolation groove 24, when the second element isolation groove 24 is formed, a residue generated when the transparent conductive layer is scribed is the second element isolation groove 24. If it is inside, current insulation in the cell 20b or a short circuit between the cells may occur, and the insulation is not necessarily sufficient. However, by filling the second element isolation trench 24 with the insulating material 34 as in the present embodiment, the insulation can be improved, and current leakage and short-circuiting can be prevented and integration with higher photoelectric conversion efficiency can be achieved. A solar cell can be obtained.
Further, since the conductive groove 23 is filled with the conductive material 40 having a resistance lower than that of the transparent electrode layer material, there is little electrical loss at the connection portion, and a further improvement effect of photoelectric conversion efficiency can be obtained.

「第3の実施形態」
図7は、第3の実施形態の製造方法で製造される集積化太陽電池3の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。
“Third Embodiment”
FIG. 7 is a schematic perspective view showing a main part of the integrated solar cell 3 manufactured by the manufacturing method of the third embodiment, and is a perspective view of a broken line part II in the plan view of FIG.

集積化太陽電池3は、図7に示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されたセルが接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 7, the integrated solar cell 3 has a cell in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially laminated on a substrate 10 whose surface layer is an insulating layer 10 a. Adjacent to each other via the connection area 50 and connected in series in the connection area 50.

接続部領域50において、一方のセル(ここでは、セル20a)側から他方のセル(ここでは、セル20b)に向かって順に、裏面電極層12に設けられた電極層分離溝21、バッファ層14から裏面電極層12の表面位置までの深さの導通用溝23、および透明電極層16から裏面電極層12の表面位置までの深さの素子分離溝24が設けられている。各溝の幅は、例えば、10μm程度である。
そして、電極層分離溝21には光電変換層13が埋め込まれており、素子分離溝24には絶縁材34が充填されており、導通用溝23には導電材40が充填されている。
In the connection region 50, the electrode layer separation groove 21 and the buffer layer 14 provided in the back electrode layer 12 in this order from one cell (here, the cell 20a) side to the other cell (here, the cell 20b). To the surface position of the back electrode layer 12, and an element isolation groove 24 having a depth from the transparent electrode layer 16 to the surface position of the back electrode layer 12. The width of each groove is, for example, about 10 μm.
The photoelectric conversion layer 13 is embedded in the electrode layer separation groove 21, the element separation groove 24 is filled with an insulating material 34, and the conduction groove 23 is filled with a conductive material 40.

電極層分離溝21、絶縁材34が充填された素子分離溝24によりセル間は分離されており、導通用溝23に充填された導電材40により、接続部領域50を挟んで隣接する一方のセル20aの透明電極層16と他方のセル20bの裏面電極層12とが電気的に接続されている。   The cells are separated from each other by the electrode layer separation groove 21 and the element separation groove 24 filled with the insulating material 34, and the conductive material 40 filled in the conduction groove 23 allows one of the adjacent ones with the connection region 50 interposed therebetween. The transparent electrode layer 16 of the cell 20a and the back electrode layer 12 of the other cell 20b are electrically connected.

素子分離溝24が設けられて、さらに絶縁材34が充填されていることにより、他方のセル20bの光電変換層内での電流リークを防止することができ、光電変換効率を向上させることができる。また、これらの絶縁材34が充填された素子分離溝24によりセル20a、20b間の短絡も効果的に防止することができる。また、導電材40の抵抗率は透明電極層材料よりも低く、導電性が高い。したがって、直列接続の接続部での電気的なロスが低く抑えられる。   By providing the element isolation groove 24 and further being filled with the insulating material 34, current leakage in the photoelectric conversion layer of the other cell 20b can be prevented, and the photoelectric conversion efficiency can be improved. . Moreover, the short circuit between the cells 20a and 20b can be effectively prevented by the element isolation groove 24 filled with these insulating materials 34. Further, the resistivity of the conductive material 40 is lower than that of the transparent electrode layer material, and the conductivity is high. Therefore, the electrical loss at the connection part connected in series can be suppressed low.

本実施形態においては、図7にその一部を示すように、導通用溝23は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In the present embodiment, as shown in part of FIG. 7, the conduction groove 23 is formed over the entire width direction W of the substrate 10 in the connection portion region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第3の実施形態の製造方法を図8および図9に基づいて説明する。図8および図9は第3の実施形態の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。   Below, the manufacturing method of 3rd Embodiment is demonstrated based on FIG. 8 and FIG. FIGS. 8 and 9 are schematic cross-sectional views showing the manufacturing process of the third embodiment, and show the main part of the integrated structure including the partial cells 20a and 20b and the connection region 50 therebetween.

まず、少なくとも表面が絶縁性である所定の大きさの基板10を用意する。例えば、金属基材表面に絶縁層10aを備えた基板10を用いる。   First, a substrate 10 having a predetermined size with at least a surface being insulative is prepared. For example, the board | substrate 10 provided with the insulating layer 10a on the metal base material surface is used.

図8のaに示すように、基板10の表面に裏面電極層12を形成した後、裏面電極層12に基板10の表面が底部に露出する電極層分離溝21を形成し、裏面電極層12を複数の領域に分離する。この電極層分離溝21の形成はレーザスクライブにより行うことが好ましい。   As shown to a of FIG. 8, after forming the back surface electrode layer 12 in the surface of the board | substrate 10, the electrode layer isolation | separation groove | channel 21 which the surface of the board | substrate 10 exposes to the bottom part is formed in the back surface electrode layer 12, and the back surface electrode layer 12 is formed. Is divided into a plurality of regions. The electrode layer separation groove 21 is preferably formed by laser scribing.

本実施形態では、裏面電極層12が光電変換層等を形成する際の熱履歴を受ける前に電極層分離溝21形成するので、裏面電極層がMo等の熱履歴により硬化する材料からなる場合であっても、比較的低いパワーでスクライブを行うことができる。裏面電極層が硬化した後では、比較的高いパワーを要するため高価なレーザスクライブ装置が必要となり、また、比較的大きいパワーを用いる場合には基板を損傷させてしまう恐れがある。通常スクライブ処理の後には洗浄を行うが、透明電極層まで積層した後に電極層分離溝をスクライブ形成した場合、このスクライブ形成時に生じるバリやゴミは十分を除去しきれず、装置としての品質が低下する恐れがある。本実施形態の製造方法によれば、これらの問題を発生せず、安価に品質の良好な集積化太陽電池を製造することができる。   In this embodiment, since the electrode layer separation groove 21 is formed before the back electrode layer 12 receives a thermal history when forming the photoelectric conversion layer or the like, the back electrode layer is made of a material that is cured by a thermal history such as Mo. Even so, scribing can be performed with relatively low power. After the back electrode layer is cured, a relatively high power is required, so that an expensive laser scribing device is required. Further, when a relatively large power is used, the substrate may be damaged. Usually, cleaning is performed after the scribing process, but when the electrode layer separation groove is scribed after laminating up to the transparent electrode layer, burrs and dust generated during the scribe formation cannot be removed sufficiently, and the quality of the apparatus is deteriorated. There is a fear. According to the manufacturing method of this embodiment, these problems do not occur, and an integrated solar cell with good quality can be manufactured at low cost.

次に図8のbに示すように、裏面電極層12および電極層分離溝21の底部に露出した基板10の表面を覆うように、光電変換層13およびバッファ層14を順次積層する。   Next, as shown in FIG. 8 b, the photoelectric conversion layer 13 and the buffer layer 14 are sequentially laminated so as to cover the surface of the substrate 10 exposed at the bottoms of the back electrode layer 12 and the electrode layer separation groove 21.

次に、図8のcに示すように、積層面側から電極層分離溝21に略平行かつ裏面電極層12を露出する深さの導通用溝23を形成する。導通用溝23はメカニカルスクライブ法により形成することが好ましい。本工程においては、導通用溝23を他方のセル20bに連続する裏面電極層12上に形成する。すなわち、ここで形成される導通用溝23の底面には、他方のセル20bに連続する裏面電極層12が露出している。   Next, as shown in FIG. 8 c, a conduction groove 23 is formed having a depth substantially parallel to the electrode layer separation groove 21 and exposing the back electrode layer 12 from the laminated surface side. The conducting groove 23 is preferably formed by a mechanical scribing method. In this step, the conductive groove 23 is formed on the back electrode layer 12 continuous with the other cell 20b. That is, the back electrode layer 12 continuous to the other cell 20b is exposed on the bottom surface of the conductive groove 23 formed here.

次に、図9のdに示すように、導通用溝23に導電性インク(導電材)40を注入充填し、バッファ層14上、導電用溝22に充填された導電材40上を含む表面全域を追うように透明電極層16を形成する。
さらに、図9のeに示すように導通用溝23よりもセル20b側に素子分離溝24を形成し、図9のfに示すように、素子分離溝24中に絶縁性インク(絶縁材)34を注入充填する。
Next, as shown in FIG. 9d, a conductive ink (conductive material) 40 is injected and filled into the conductive groove 23, and the surface including the buffer layer 14 and the conductive material 40 filled in the conductive groove 22 is filled. The transparent electrode layer 16 is formed so as to follow the entire area.
Further, as shown in FIG. 9e, an element isolation groove 24 is formed on the cell 20b side of the conduction groove 23, and as shown in FIG. 9f, an insulating ink (insulating material) is formed in the element isolation groove 24. 34 is injected and filled.

以上のようにして図7に示す集積化太陽電池2を製造することができる。   As described above, the integrated solar cell 2 shown in FIG. 7 can be manufactured.

素子分離溝24に絶縁材を入れなくてもセル分離機能を有するが、第2の素子分離溝24を形成する際、透明導電層のスクライブ時に生じる残渣が第2の素子分離溝24中にあるとセル20bにおける電流リークやセル間の短絡が生じる場合がある等、絶縁性が必ずしも十分とは言えない。しかし、本実施形態のように第2の素子分離溝24中に絶縁材34を充填することにより、絶縁性を向上させることができ、電流リークや短絡を防止してより光電変換効率のよい集積化太陽電池を得ることができる。
また、導通用溝23に透明電極層材料よりも低抵抗のすなわち導電率の高い導電材40が充填されているため、接続部での電気的なロスが少ない。
Even if an insulating material is not put in the element isolation groove 24, it has a cell isolation function. However, when the second element isolation groove 24 is formed, a residue generated when the transparent conductive layer is scribed is in the second element isolation groove 24. Insulation is not always sufficient, such as current leakage in the cell 20b or short circuit between the cells. However, by filling the second element isolation trench 24 with the insulating material 34 as in the present embodiment, the insulation can be improved, and current leakage and short-circuiting can be prevented and integration with higher photoelectric conversion efficiency can be achieved. A solar cell can be obtained.
Further, since the conductive groove 23 is filled with the conductive material 40 having a lower resistance than that of the transparent electrode layer material, that is, a high conductivity, there is little electrical loss at the connection portion.

「第4の実施形態」
図10Aは、第4の実施形態の製造方法で製造される集積化太陽電池4の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。なお、図10Bは本実施形態の設計変更例の集積化太陽電池4’についての図10Aに対応する位置の模式的斜視図である。
“Fourth Embodiment”
FIG. 10A is a schematic perspective view showing the main part of the integrated solar cell 4 manufactured by the manufacturing method of the fourth embodiment, and is a perspective view of a broken line part II in the plan view of FIG. FIG. 10B is a schematic perspective view of a position corresponding to FIG. 10A for the integrated solar cell 4 ′ of the design modification example of the present embodiment.

集積化太陽電池4は、図10Aに示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されたセルが接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 10A, the integrated solar cell 4 includes a cell in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Adjacent to each other via the connection area 50 and connected in series in the connection area 50.

接続部領域50において、基板10の長手方向Lに、所定の間隔に複数設けられた電極層分離溝21により、隣り合う裏面電極層12が互いに分離されている。なお、電極層分離溝21は、基板10の表面(絶縁層10a)に達する溝であり、その幅は、例えば、10μmである。この電極層分離溝21には光電変換層13が埋め込まれている。接続部領域50に設けられた開口溝部52およびその一端に設けられた素子分離溝54により隣接するセル間は分離されている。   In the connection portion region 50, the adjacent back surface electrode layers 12 are separated from each other by a plurality of electrode layer separation grooves 21 provided at predetermined intervals in the longitudinal direction L of the substrate 10. The electrode layer separation groove 21 is a groove reaching the surface of the substrate 10 (insulating layer 10a), and its width is, for example, 10 μm. The photoelectric conversion layer 13 is embedded in the electrode layer separation groove 21. Adjacent cells are separated from each other by an opening groove 52 provided in the connection region 50 and an element isolation groove 54 provided at one end thereof.

開口溝部52はバッファ層14から裏面電極層12の表面位置に至る深さを有しており、溝幅は例えば、50〜100μm程度である。開口溝部52は、その一方の壁面αの近傍に電極層分離溝21が位置するように、電極層分離溝21とほぼ平行に配置形成されている。本実施形態においては、開口溝部52の底面に電極層分離溝21に埋め込まれた光電変換層が露出する位置に配置されているが、開口溝部52は一部壁面αと重なる位置あるいは壁面αを有するセル20a側に位置していてもよい。但し、開口溝部52に一方の壁面α側のセル20aにおける短絡を防止するために裏面電極が露出しないようにする。   The opening groove 52 has a depth from the buffer layer 14 to the surface position of the back electrode layer 12, and the groove width is, for example, about 50 to 100 μm. The opening groove portion 52 is arranged and formed substantially parallel to the electrode layer separation groove 21 so that the electrode layer separation groove 21 is located in the vicinity of one wall surface α thereof. In the present embodiment, the photoelectric conversion layer embedded in the electrode layer separation groove 21 is disposed on the bottom surface of the opening groove 52 so that the opening groove 52 partially overlaps the wall surface α or the wall surface α. You may be located in the cell 20a side to have. However, the back electrode is not exposed in the opening groove 52 in order to prevent a short circuit in the cell 20a on the one wall surface α side.

開口溝部52には、一方の壁面αを覆い、かつ溝幅方向に徐々に小さくなる導電部42が形成されており、この開口溝部52に形成されている導電部42により、隣接するセル(ここでは、セル20aと20b)の一方のセル(ここではセル20a)の透明電極層16と、他方のセル(ここではセル20b)の裏面電極層12とが電気的に直列接続されている。また、導電部42はその構成材料として透明電極層材料より低抵抗なものが用いられており、直列接続の接続部での電気的なロスが低く抑えられる。   The opening groove 52 is formed with a conductive portion 42 that covers one wall surface α and gradually decreases in the groove width direction. By the conductive portion 42 formed in the opening groove 52, an adjacent cell (here) Then, the transparent electrode layer 16 of one cell (here, cell 20a) of the cells 20a and 20b and the back electrode layer 12 of the other cell (here, cell 20b) are electrically connected in series. In addition, the conductive portion 42 is made of a material having a lower resistance than the transparent electrode layer material as its constituent material, and electrical loss at the connection portion connected in series can be kept low.

バッファ層14上および導電部42は透明電極層16で覆われており、開口溝部52の他方の壁面β側端部に、透明電極層16から裏面電極表面に至る深さの素子分離溝54が形成されている。素子分離溝54の幅はたとえば、10〜30μm程度である。   The buffer layer 14 and the conductive portion 42 are covered with the transparent electrode layer 16, and an element isolation groove 54 having a depth from the transparent electrode layer 16 to the back electrode surface is formed at the other wall β side end of the opening groove 52. Is formed. The width of the element isolation groove 54 is, for example, about 10 to 30 μm.

なお、図10Bに本実施形態の設計変更例として示す集積化太陽電池4’のように、上述の集積化太陽電池4の素子分離溝54に絶縁材34が埋め込まれていてもよい。素子分離溝54に絶縁材34が充填されることにより、セル20bの光電変換層内での電流リークおよびセル間における短絡を効果的に抑制することができる。   Note that an insulating material 34 may be embedded in the element isolation groove 54 of the above-described integrated solar cell 4 as in the integrated solar cell 4 ′ shown in FIG. 10B as a design modification example of this embodiment. By filling the element isolation groove 54 with the insulating material 34, current leakage in the photoelectric conversion layer of the cell 20b and a short circuit between the cells can be effectively suppressed.

本実施形態においては、図10Aにその一部を示すように、導電部42は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In this embodiment, as shown in part of FIG. 10A, the conductive portion 42 is formed over the entire width direction W of the substrate 10 in the connection portion region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第4の実施形態の製造方法を図11〜図13に基づいて説明する。図11、12は第4実施形態の製造工程を示す模式断面図、図13は本実施形態の一部設計変更例の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。   Below, the manufacturing method of 4th Embodiment is demonstrated based on FIGS. 11 and 12 are schematic cross-sectional views illustrating the manufacturing process of the fourth embodiment, and FIG. 13 is a schematic cross-sectional view illustrating the manufacturing process of the partial design change example of the present embodiment. The main part of the integrated structure including the connection region 50 is shown.

まず、少なくとも表面が絶縁性である所定の大きさの基板10を用意する。例えば、金属基材表面に絶縁層10aを備えた基板10を用いる。   First, a substrate 10 having a predetermined size with at least a surface being insulative is prepared. For example, the board | substrate 10 provided with the insulating layer 10a on the metal base material surface is used.

図11のaに示すように、基板10の表面に裏面電極層12を形成し、裏面電極層12に基板10の表面が底部に露出する電極層分離溝21を形成し、裏面電極層12を複数の領域に分離する。この電極層分離溝21の形成はレーザスクライブにより行うことが好ましい。   As shown to a of FIG. 11, the back surface electrode layer 12 is formed in the surface of the board | substrate 10, the electrode layer isolation | separation groove | channel 21 which the surface of the board | substrate 10 exposes to the bottom part is formed in the back surface electrode layer 12, and the back surface electrode layer 12 is formed. Separate into multiple areas. The electrode layer separation groove 21 is preferably formed by laser scribing.

本実施形態では、裏面電極層12が光電変換層等を形成する際の熱履歴を受ける前に電極層分離溝21を形成するので、裏面電極層がMo等の熱履歴により硬化する材料からなる場合であっても、比較的低いパワーでスクライブを行うことができる。裏面電極層が硬化した後では、比較的高いパワーを要するため高価なレーザスクライブ装置が必要となり、また、比較的大きいパワーを用いる場合には基板を損傷させてしまう恐れがある。通常スクライブ処理の後には洗浄を行うが、透明電極層まで積層した後に電極層分離溝をスクライブ形成した場合、このスクライブ形成時に生じるバリやゴミは十分を除去しきれず、装置としての品質が低下する恐れがある。本実施形態の製造方法によれば、これらの問題を発生せず、安価に品質の良好な集積化太陽電池を製造することができる。   In the present embodiment, since the electrode layer separation groove 21 is formed before the back electrode layer 12 receives the thermal history when the photoelectric conversion layer or the like is formed, the back electrode layer is made of a material that is cured by a thermal history such as Mo. Even in this case, scribing can be performed with relatively low power. After the back electrode layer is cured, a relatively high power is required, so that an expensive laser scribing device is required. Further, when a relatively large power is used, the substrate may be damaged. Usually, cleaning is performed after the scribing process, but when the electrode layer separation groove is scribed after laminating up to the transparent electrode layer, burrs and dust generated during the scribe formation cannot be removed sufficiently, and the quality of the apparatus is deteriorated. There is a fear. According to the manufacturing method of this embodiment, these problems do not occur, and an integrated solar cell with good quality can be manufactured at low cost.

次に、図11のbに示すように、裏面電極層12および電極層分離溝21の底部に露出した基板10の表面を覆うように、光電変換層13およびバッファ層14を順次積層する。   Next, as illustrated in FIG. 11 b, the photoelectric conversion layer 13 and the buffer layer 14 are sequentially stacked so as to cover the surface of the substrate 10 exposed at the bottoms of the back electrode layer 12 and the electrode layer separation groove 21.

その後、図11のcに示すように、積層面側から電極層分離溝21に略平行かつ裏面電極層12を露出する深さのやや幅広の開口溝部52を形成する。開口溝部52はメカニカルスクライブ法により形成することが好ましい。本工程においては、開口溝部52を、その一方の壁面αの近傍に電極層分離溝21が位置するものとなるように形成する。ここで形成される開口溝部52の底面には、電極層分離溝21に埋め込まれた光電変換層および壁面β側のセル20bに連続する裏面電極層12が露出する。   After that, as shown in FIG. 11 c, an opening groove 52 having a width that is substantially parallel to the electrode layer separation groove 21 and exposes the back electrode layer 12 from the laminated surface side is formed. The opening groove 52 is preferably formed by a mechanical scribing method. In this step, the opening groove 52 is formed so that the electrode layer separation groove 21 is located in the vicinity of one wall surface α thereof. On the bottom surface of the opening groove 52 formed here, the back electrode layer 12 continuous to the photoelectric conversion layer embedded in the electrode layer separation groove 21 and the cell 20b on the wall surface β side is exposed.

次に、図11のdに示すように、開口溝部52の一方の壁面αを覆うように導電材を塗布し、硬化させて導電部42を形成する。例えば、導電材として、光硬化型あるいは熱硬化型の導電性インクを用い、インクジェット法により壁面α近傍に導電性インクを打滴し、インクに応じた光照射あるいは加熱により硬化させればよい。   Next, as shown in FIG. 11 d, a conductive material is applied and cured so as to cover one wall surface α of the opening groove 52, thereby forming a conductive portion 42. For example, a photocurable or thermosetting conductive ink may be used as the conductive material, the conductive ink may be deposited near the wall surface α by an ink jet method, and cured by light irradiation or heating according to the ink.

次に、表面全域にわたって透明電極層16を形成する。これにより、バッファ層14上に透明電極層16が形成されるとともに、導電部42上を覆い、開口溝部52中に透明導電層材料が充填される。その後、図12のeに示すように、透明電極層16を素子間で分離するための素子分離溝54を形成する。このとき、透明電極層16表面から裏面電極層12を露出する深さの素子分離溝54を導電部42よりも他方のセル20b側となる位置に形成する。これにより両セル間の短絡を防止することができる。本実施形態においては、さらに素子分離溝54を、他方のセル20bの壁面が透明導電層材料で覆われることがないように、開口溝部52の他方の壁面βを含むあるいは隣接する領域に形成する。このように素子分離溝54を形成することにより、他方のセル20b内で発生電流がリークするのを防止することができ、発電効率を向上させることができる。   Next, the transparent electrode layer 16 is formed over the entire surface. As a result, the transparent electrode layer 16 is formed on the buffer layer 14, the conductive portion 42 is covered, and the transparent conductive layer material is filled in the opening groove 52. Thereafter, as shown in FIG. 12e, an element isolation groove 54 for separating the transparent electrode layer 16 from one element to another is formed. At this time, the element isolation groove 54 having a depth exposing the back electrode layer 12 from the surface of the transparent electrode layer 16 is formed at a position closer to the other cell 20b than the conductive portion 42. Thereby, the short circuit between both cells can be prevented. In the present embodiment, the element isolation groove 54 is further formed in a region including or adjacent to the other wall surface β of the opening groove portion 52 so that the wall surface of the other cell 20b is not covered with the transparent conductive layer material. . By forming the element isolation groove 54 in this way, it is possible to prevent the generated current from leaking in the other cell 20b and to improve the power generation efficiency.

以上のようにして、図10Aに示す集積化太陽電池4を製造することができる。   As described above, the integrated solar cell 4 shown in FIG. 10A can be manufactured.

なお、図13のe’に示すように、開口溝部52外部であってその他方の壁面βよりもセル20b側の部分に素子分離溝54’を形成してもよい。   As shown by e ′ in FIG. 13, an element isolation groove 54 ′ may be formed outside the opening groove 52 and in a portion closer to the cell 20 b than the other wall surface β.

さらに、図12のf、図13のf’に示すように、素子分離溝54、54’に絶縁材34を埋め込んでもよい。図12のfに示すように、素子分離溝54を絶縁材34で充填することにより、図10Bに示す設計変更例の集積化太陽電池4’を製造することができる。このように素子分離溝54中に絶縁材34を充填することによりセル間の短絡をより効果的に防止することができる。   Further, as shown in f of FIG. 12 and f ′ of FIG. 13, the insulating material 34 may be embedded in the element isolation grooves 54 and 54 ′. As shown in FIG. 12 f, the integrated solar cell 4 ′ shown in FIG. 10B can be manufactured by filling the element isolation groove 54 with the insulating material 34. Thus, by filling the element isolation groove 54 with the insulating material 34, a short circuit between cells can be prevented more effectively.

「第5の実施形態」
図14Aは、第5の実施形態の製造方法で製造される集積化太陽電池5の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。なお、図14Bは本実施形態の設計変更例の集積化太陽電池5’についての図14Aに対応する位置の模式的斜視図である。
“Fifth Embodiment”
FIG. 14A is a schematic perspective view showing a main part of the integrated solar cell 5 manufactured by the manufacturing method of the fifth embodiment, and is a perspective view of a broken line part II in the plan view of FIG. FIG. 14B is a schematic perspective view of a position corresponding to FIG. 14A for the integrated solar cell 5 ′ of the design modification example of the present embodiment.

集積化太陽電池5は、図14Aに示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されたセルが接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 14A, the integrated solar cell 5 has a cell in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Adjacent to each other via the connection area 50 and connected in series in the connection area 50.

接続部領域50において、裏面電極層12は、基板10の長手方向Lに、所定の間隔に複数設けられた電極層分離溝21により、隣り合う裏面電極層12と互いに分離されている。なお、電極層分離溝21は、基板10の表面(絶縁層10a)に達する溝であり、その幅は、例えば、10μmである。この分離溝21には光電変換層13が埋め込まれている。   In the connection portion region 50, the back electrode layer 12 is separated from the adjacent back electrode layer 12 by a plurality of electrode layer separation grooves 21 provided at a predetermined interval in the longitudinal direction L of the substrate 10. The electrode layer separation groove 21 is a groove reaching the surface of the substrate 10 (insulating layer 10a), and its width is, for example, 10 μm. The photoelectric conversion layer 13 is embedded in the separation groove 21.

また、接続部領域50には、この接続部領域50を介して隣接する一方のセル20a側から他方のセル20b側に向けて順に、バッファ層14から裏面電極層表面位置に至る深さの第1の溝55a、第1の溝55aに平行な第2の溝55bおよび該第2の溝55bの他方のセル20b側の端部に形成された裏面電極層12が底面に露出する深さの素子分離溝56が形成されている。   Further, the connection region 50 has a depth from the buffer layer 14 to the surface of the back electrode layer in order from one cell 20a adjacent to the other through the connection region 50 toward the other cell 20b. 1 groove 55a, a second groove 55b parallel to the first groove 55a, and a depth at which the back electrode layer 12 formed at the end of the second groove 55b on the other cell 20b side is exposed to the bottom surface. An element isolation groove 56 is formed.

第1の溝55aと第2の溝55bとは、基板10上に裏面電極層12からバッファ層14までが形成された後に、両溝55a、55b間に積層体の一部を後述するストッパ部33として残すように所定間隔で略平行に形成されたものである。   The first groove 55a and the second groove 55b are stopper portions that will be described later with a part of the laminate between the grooves 55a and 55b after the back electrode layer 12 to the buffer layer 14 are formed on the substrate 10. 33 are formed substantially in parallel at predetermined intervals so as to remain as 33.

第1の溝55aには、その一方の壁面αを覆うように、導電部42が形成されており、この導電部42は第1の溝55b側に広がらないようにストッパ部33により規制されて形成されている。第2の溝55bのストッパ部33に隣接する部分には透明導電材料が埋め込まれており、その他方のセル20b側に素子分離溝56が設けられている。   The first groove 55a is formed with a conductive portion 42 so as to cover one wall surface α of the first groove 55a. The conductive portion 42 is regulated by the stopper portion 33 so as not to spread toward the first groove 55b. Is formed. A portion of the second groove 55b adjacent to the stopper portion 33 is filled with a transparent conductive material, and an element isolation groove 56 is provided on the other cell 20b side.

導電部42により、隣接するセル(ここでは、セル20aと20b)の一方のセル(ここではセル20a)の透明電極層16と、他方のセル(ここではセル20b)の裏面電極層12とが電気的に直列接続されており、素子分離溝56によりセル間の短絡が防止されている。また、導電部42はその構成材料として透明電極層材料より低抵抗なものが用いられており、直列接続の接続部での電気的なロスが低く抑えられる。   The conductive portion 42 allows the transparent electrode layer 16 of one cell (here, cell 20a) of adjacent cells (here, cells 20a and 20b) and the back electrode layer 12 of the other cell (here, cell 20b) to be connected. They are electrically connected in series, and the element isolation groove 56 prevents a short circuit between the cells. In addition, the conductive portion 42 is made of a material having a lower resistance than the transparent electrode layer material as its constituent material, and electrical loss at the connection portion connected in series can be kept low.

なお、図14Bに本実施形態の設計変更例として示す集積化太陽電池5’のように、上述の集積化太陽電池5の素子分離溝56に絶縁材34が埋め込まれていてもよい。素子分離溝56に絶縁材34が充填されることにより、セル間の短絡およびセル20bにおける電流リークを抑制する効果がより高くなり好ましい。   14B, an insulating material 34 may be embedded in the element isolation groove 56 of the integrated solar cell 5 as an integrated solar cell 5 'shown as a design modification example of the present embodiment. Filling the element isolation trench 56 with the insulating material 34 is preferable because the effect of suppressing the short circuit between the cells and the current leakage in the cell 20b becomes higher.

本実施形態においては、図14Aにその一部を示すように、導電部42は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In this embodiment, as shown in part of FIG. 14A, the conductive portion 42 is formed across the entire width direction W of the substrate 10 in the connection portion region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第5の実施形態の製造方法を図15〜図17に基づいて説明する。図15、16は第5実施形態の製造工程を示す模式断面図、図17は本実施形態の一部設計変更例の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。   Below, the manufacturing method of 5th Embodiment is demonstrated based on FIGS. FIGS. 15 and 16 are schematic cross-sectional views showing the manufacturing process of the fifth embodiment, and FIG. 17 is a schematic cross-sectional view showing the manufacturing process of the partial design modification example of the present embodiment. The main part of the integrated structure including the connection region 50 is shown.

まず、少なくとも表面が絶縁性である所定の大きさの基板10を用意する。例えば、金属基材表面に絶縁層10aを備えた基板10を用いる。   First, a substrate 10 having a predetermined size with at least a surface being insulative is prepared. For example, the board | substrate 10 provided with the insulating layer 10a on the metal base material surface is used.

図15のaに示すように、基板10の表面に裏面電極層12を形成し、裏面電極層12に基板10の表面が底部に露出する電極層分離溝21を形成し、裏面電極層12を複数の領域に分離する。この電極層分離溝21の形成はレーザスクライブにより行うことが好ましい。   As shown in FIG. 15 a, the back electrode layer 12 is formed on the surface of the substrate 10, the electrode layer separation groove 21 in which the surface of the substrate 10 is exposed at the bottom is formed in the back electrode layer 12, and the back electrode layer 12 is formed. Separate into multiple areas. The electrode layer separation groove 21 is preferably formed by laser scribing.

本実施形態では、裏面電極層12が光電変換層等を形成する際の熱履歴を受ける前に電極層分離溝21を形成するので、裏面電極層がMo等の熱履歴により硬化する材料からなる場合であっても、比較的低いパワーでスクライブを行うことができる。裏面電極層が硬化した後では、比較的高いパワーを要するため高価なレーザスクライブ装置が必要となり、また、比較的大きいパワーを用いる場合には基板を損傷させてしまう恐れがある。通常スクライブ処理の後には洗浄を行うが、透明電極層まで積層した後に電極層分離溝をスクライブ形成した場合、このスクライブ形成時に生じるバリやゴミは十分を除去しきれず、装置としての品質が低下する恐れがある。本実施形態の製造方法によれば、これらの問題を発生せず、安価に品質の良好な集積化太陽電池を製造することができる。   In the present embodiment, since the electrode layer separation groove 21 is formed before the back electrode layer 12 receives the thermal history when the photoelectric conversion layer or the like is formed, the back electrode layer is made of a material that is cured by a thermal history such as Mo. Even in this case, scribing can be performed with relatively low power. After the back electrode layer is cured, a relatively high power is required, so that an expensive laser scribing device is required. Further, when a relatively large power is used, the substrate may be damaged. Usually, cleaning is performed after the scribing process, but when the electrode layer separation groove is scribed after laminating up to the transparent electrode layer, burrs and dust generated during the scribe formation cannot be removed sufficiently, and the quality of the apparatus is deteriorated. There is a fear. According to the manufacturing method of this embodiment, these problems do not occur, and an integrated solar cell with good quality can be manufactured at low cost.

次に、図15のbに示すように、裏面電極層12および電極層分離溝21の底部に露出した基板10の表面を覆うように、光電変換層13およびバッファ層14を順次積層する。   Next, as illustrated in FIG. 15 b, the photoelectric conversion layer 13 and the buffer layer 14 are sequentially stacked so as to cover the surface of the substrate 10 exposed at the bottoms of the back electrode layer 12 and the electrode layer separation groove 21.

次に、図15のcに示すように、電極層分離溝21に平行かつ裏面電極層12の表面位置に至る深さの開口溝部55を形成する。このとき、開口溝部55の溝幅方向においてこの開口溝部55の両壁α、βから離間した位置に積層体の一部33を残すように開口溝部55を形成する。例えば、所望の開口溝部形成位置に、積層体上方から所定の間隔で裏面電極層12の表面位置に至る深さの第1および第2の溝55a、55bをレーザもしくはメカニカルスクライブにより形成することにより、この2本の溝55a、55b間に積層体の一部33が残置された開口溝部55を形成することができる。なお、形成された開口溝部55の積層体の一部33を挟む第1および第2の溝55a、55bには、裏面電極層12が露出しており、部分的に電極層分離溝21に埋め込まれた光電変換層13が露出している。ここでは、開口溝部55の一方の壁面αを有するセル20aの裏面電極層12が開口溝部55に露出しないように開口溝部形成位置を制御する。   Next, as shown in FIG. 15 c, an opening groove 55 having a depth parallel to the electrode layer separation groove 21 and reaching the surface position of the back electrode layer 12 is formed. At this time, the opening groove portion 55 is formed so as to leave a part 33 of the laminated body at a position separated from both the walls α and β of the opening groove portion 55 in the groove width direction of the opening groove portion 55. For example, by forming the first and second grooves 55a and 55b having a depth reaching the surface position of the back electrode layer 12 from above the stacked body at a predetermined interval at a desired opening groove forming position by laser or mechanical scribing. The open groove 55 in which a part 33 of the laminate is left between the two grooves 55a and 55b can be formed. Note that the back electrode layer 12 is exposed in the first and second grooves 55a and 55b sandwiching the part 33 of the laminated body of the formed opening groove 55, and is partially embedded in the electrode layer separation groove 21. The exposed photoelectric conversion layer 13 is exposed. Here, the opening groove portion forming position is controlled so that the back electrode layer 12 of the cell 20 a having one wall surface α of the opening groove portion 55 is not exposed to the opening groove portion 55.

なお、本実施形態においては、開口溝部55に積層体の一部33として光電変換層13の部分が残されたものとなっているが、この一部33には、バッファ層14、透明電極層16が残っていてもよい。   In the present embodiment, the photoelectric conversion layer 13 is left as a part 33 of the stacked body in the opening groove 55. The part 33 includes the buffer layer 14 and the transparent electrode layer. 16 may remain.

次に、図15のdに示すように、一方の壁面αを覆うように導電材を塗布、硬化させて導電部42を形成する。例えば、導電材として導電性インクを用い、インクジェット法によりインクを、一方の壁面αから、第1の溝55a内に露出している裏面電極層12に及ぶ範囲に打滴する。この場合、導電性インクは第1の溝55a内に打滴されるため、ストッパ部33により堰きとめられて第2の溝55b側に広がるのが抑制される。すなわち、ストッパ部33は導電性インクが他方の壁面βに接触するのを防止する。また、第1の溝55aには一方のセル20aの裏面電極層12は露出していないので、隣接するセル20a、20b間の短絡(ショート)は防止されている。
導電性インクを打滴した後、導電性インクに応じた熱硬化処理、光硬化処理を施すことにより導電部42が形成される。
Next, as shown in FIG. 15d, a conductive part 42 is formed by applying and curing a conductive material so as to cover one wall surface α. For example, conductive ink is used as the conductive material, and the ink is ejected from the one wall surface α to the back electrode layer 12 exposed in the first groove 55a by an inkjet method. In this case, since the conductive ink is ejected into the first groove 55a, the conductive ink is blocked by the stopper portion 33 and is prevented from spreading toward the second groove 55b. That is, the stopper portion 33 prevents the conductive ink from coming into contact with the other wall surface β. Further, since the back electrode layer 12 of one cell 20a is not exposed in the first groove 55a, a short circuit between the adjacent cells 20a and 20b is prevented.
After the conductive ink is ejected, the conductive portion 42 is formed by performing a thermosetting process and a photocuring process according to the conductive ink.

次に、バッファ層14上および導電部42の表面上に、および開口溝部55を埋め込むように表面全域に透明電極層16を形成する。そして、図16のeに示すように、透明電極層16を素子間で分離するための素子分離溝56を形成する。このとき、透明電極層16表面から裏面電極層12を露出する深さの素子分離溝56をストッパ部33よりも他方のセル20b側となる位置に形成する。これにより両セル間の短絡を防止することができる。本実施形態においては、さらに素子分離溝56を、他方のセル20bの壁面が透明導電層材料で覆われることがないように、開口溝部55の他方の壁面βを含む領域に形成する。このように素子分離溝56を形成することにより、他方のセル20b内で発生電流がリークするのを防止することができ、発電効率を向上させることができる。素子分離溝56はメカニカルスクライブ法により形成することが好ましい。   Next, the transparent electrode layer 16 is formed on the entire surface of the buffer layer 14 and the surface of the conductive portion 42 so as to fill the opening groove 55. Then, as shown in FIG. 16e, an element isolation groove 56 for separating the transparent electrode layer 16 from one element to another is formed. At this time, an element isolation groove 56 having a depth exposing the back electrode layer 12 from the surface of the transparent electrode layer 16 is formed at a position closer to the other cell 20b than the stopper portion 33 is. Thereby, the short circuit between both cells can be prevented. In the present embodiment, the element isolation groove 56 is further formed in a region including the other wall surface β of the opening groove portion 55 so that the wall surface of the other cell 20b is not covered with the transparent conductive layer material. By forming the element isolation groove 56 in this way, it is possible to prevent the generated current from leaking in the other cell 20b and to improve the power generation efficiency. The element isolation groove 56 is preferably formed by a mechanical scribe method.

以上のようにして、図14Aに示す集積化太陽電池5を製造することができる。   As described above, the integrated solar cell 5 shown in FIG. 14A can be manufactured.

なお、素子分離溝56を、図17のe’に示すように、開口溝部55の外部となる他方の壁面βよりもセル20b側に形成してもよい。   Note that the element isolation groove 56 may be formed closer to the cell 20b than the other wall surface β outside the opening groove portion 55, as shown by e 'in FIG.

さらに、図16のf、図17のf’に示すように、素子分離溝56、56’に絶縁材34を埋め込んでもよい。図16のfに示すように、素子分離溝56を絶縁材34で充填することにより、図14Bに示す設計変更例の集積化太陽電池5’を製造することができる。このように素子分離溝56中に絶縁材34を充填することによりセル間の短絡をより効果的に防止することができる。   Further, as shown by f in FIG. 16 and f ′ in FIG. 17, the insulating material 34 may be embedded in the element isolation grooves 56 and 56 ′. As shown in FIG. 16 f, the integrated solar cell 5 ′ shown in FIG. 14B can be manufactured by filling the element isolation trench 56 with the insulating material 34. Thus, by filling the element isolation trench 56 with the insulating material 34, a short circuit between cells can be prevented more effectively.

「第6の実施形態」
図18は、第6の実施形態の製造方法で製造される集積化太陽電池6の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。
“Sixth Embodiment”
FIG. 18 is a schematic perspective view showing a main part of the integrated solar cell 6 manufactured by the manufacturing method of the sixth embodiment, and is a perspective view of a broken line part II in the plan view of FIG.

集積化太陽電池6は、図18に示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されたセルが接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 18, the integrated solar cell 6 includes a cell in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Adjacent to each other via the connection area 50 and connected in series in the connection area 50.

接続部領域50において、一方のセル(ここでは、セル20a)側から他方のセル(ここでは、セル20b)に向かって順に、バッファ層14から裏面電極層12を貫通し基板表面までの深さの第1の素子分離溝122、バッファ層14から裏面電極層12表面までの深さの導通用溝123、および透明電極層16から裏面電極層12の表面位置までの深さの第2の素子分離溝124が設けられている。各溝の幅は、例えば、10μm程度である。
第1の素子分離溝122および第2の素子分離溝124には絶縁材30、34が充填されており、導通用溝123には導電材40が充填されている。
In the connection region 50, the depth from the buffer layer 14 through the back electrode layer 12 to the substrate surface in order from one cell (here, cell 20a) to the other cell (here, cell 20b). The first element isolation groove 122, the conduction groove 123 having a depth from the buffer layer 14 to the surface of the back electrode layer 12, and the second element having a depth from the transparent electrode layer 16 to the surface position of the back electrode layer 12. A separation groove 124 is provided. The width of each groove is, for example, about 10 μm.
The first element isolation groove 122 and the second element isolation groove 124 are filled with the insulating materials 30 and 34, and the conduction groove 123 is filled with the conductive material 40.

絶縁材30、34が充填された第1および第2の素子分離溝122および124によりセル間は分離されており、導通用溝123に充填された導電材40により、接続部領域50を挟んで隣接する一方のセル20aの透明電極層16と他方のセル20bの裏面電極層12とが電気的に接続されている。   The cells are separated by the first and second element isolation grooves 122 and 124 filled with the insulating materials 30 and 34, and the connecting portion region 50 is sandwiched between the conductive materials 40 filled in the conduction grooves 123. The transparent electrode layer 16 of one adjacent cell 20a and the back electrode layer 12 of the other cell 20b are electrically connected.

第1の素子分離溝122が設けられて、さらに絶縁材30が充填されていることにより、一方のセル20aの光電変換層内での電流リークを防止することができ、第2の素子分離溝124が設けられて、さらに絶縁材34が充填されていることにより、他方のセル20bの光電変換層内での電流リークを防止することができる。各セルの壁面がそれぞれ絶縁されてリークが防止されているため光電変換効率を向上させることができる。また、これらの絶縁材30、34が充填された素子分離溝122、124によりセル20a、20b間の短絡も効果的に防止することができる。また、導電材40はその構成材料として透明電極層材料より低抵抗なものが用いられており、直列接続の接続部での電気的なロスが低く抑えられる。   Since the first element isolation groove 122 is provided and the insulating material 30 is further filled, current leakage in the photoelectric conversion layer of one cell 20a can be prevented, and the second element isolation groove Since 124 is provided and the insulating material 34 is further filled, current leakage in the photoelectric conversion layer of the other cell 20b can be prevented. Photoelectric conversion efficiency can be improved because the wall of each cell is insulated and leakage is prevented. Further, the element isolation grooves 122 and 124 filled with these insulating materials 30 and 34 can effectively prevent a short circuit between the cells 20a and 20b. Further, the conductive material 40 is made of a material having a resistance lower than that of the transparent electrode layer material, and electrical loss at the connecting portion in series connection can be kept low.

本実施形態においては、図18にその一部を示すように、導通用溝123は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In the present embodiment, as shown in part of FIG. 18, the conduction groove 123 is formed across the entire width direction W of the substrate 10 in the connection region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第6の実施形態の製造方法を図19、図20に基づいて説明する。図19および図20は第6の実施形態の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。   Below, the manufacturing method of 6th Embodiment is demonstrated based on FIG. 19, FIG. FIGS. 19 and 20 are schematic cross-sectional views showing the manufacturing process of the sixth embodiment, and show the main part of the integrated structure including the partial cells 20a and 20b and the connection region 50 therebetween.

まず、少なくとも表面が絶縁性である所定の大きさの基板10を用意する。例えば、金属基材表面に絶縁層10aを備えた基板10を用いる。   First, a substrate 10 having a predetermined size with at least a surface being insulative is prepared. For example, the board | substrate 10 provided with the insulating layer 10a on the metal base material surface is used.

図19のaに示すように、基板10の表面に裏面電極層12、光電変換層13およびバッファ層14を順次積層する。
このように本実施形態では、裏面電極層12からバッファ層14の積層工程中にスクライブ工程が不要であることから、製造工程を煩雑化させることなく、生産効率を向上させることができる。
As shown in FIG. 19 a, the back electrode layer 12, the photoelectric conversion layer 13, and the buffer layer 14 are sequentially stacked on the surface of the substrate 10.
Thus, in this embodiment, since a scribe process is unnecessary during the lamination | stacking process of the back surface electrode layer 12 to the buffer layer 14, production efficiency can be improved, without complicating a manufacturing process.

次に、図19のbに示すように、積層面側から基板表面が露出する深さの第1の素子分離溝122および積層面側から裏面電極層12が露出する深さの導通用溝123を形成する。第1の素子分離溝122の形成にはメカニカルスクライブ法およびレーザスクライブ法を用いることが好ましい。具体的には、積層面側から裏面電極表面までメカニカルスクライブ法によりスクライブし、その後、裏面電極層をレーザスクライブ法によりスクライブすることが好ましい。また、導通用溝123の形成には、メカニカルスクライブ法を用いることが好ましい。   Next, as shown in FIG. 19B, a first element isolation groove 122 having a depth at which the substrate surface is exposed from the laminated surface side and a conductive groove 123 having a depth at which the back electrode layer 12 is exposed from the laminated surface side. Form. It is preferable to use a mechanical scribe method and a laser scribe method for forming the first element isolation groove 122. Specifically, it is preferable to scribe from the laminated surface side to the back electrode surface by a mechanical scribe method, and then scribe the back electrode layer by a laser scribe method. Further, it is preferable to use a mechanical scribing method for forming the conductive groove 123.

その後、図19のcに示すように、第1の素子分離溝122に絶縁性インク(絶縁材)30を注入充填する。また、導通用溝123に導電性インク(導電材)40を注入充填する。   Thereafter, as shown in FIG. 19 c, the first element isolation groove 122 is filled with an insulating ink (insulating material) 30. Further, the conductive ink (conductive material) 40 is injected and filled into the conductive groove 123.

次に、図20のdに示すように、バッファ層14上、第1の素子分離溝122に充填された絶縁材30上、導通用溝123に充填された導電材40上を含む表面全域を覆うように透明電極層16を形成する。   Next, as shown in FIG. 20 d, the entire surface including the buffer layer 14, the insulating material 30 filled in the first element isolation groove 122, and the conductive material 40 filled in the conduction groove 123 is covered. The transparent electrode layer 16 is formed so as to cover it.

さらに、図20のeに示すように、導通用溝123よりもセル20b側に第2の素子分離溝124を形成し、図20fに示すように、第2の素子分離溝124中に絶縁性インク(絶縁材)34を注入充填する。   Further, as shown in FIG. 20e, a second element isolation groove 124 is formed closer to the cell 20b than the conducting groove 123, and as shown in FIG. 20f, the second element isolation groove 124 is insulated. Ink (insulating material) 34 is injected and filled.

以上のようにして図18に示す集積化太陽電池6を製造することができる。   As described above, the integrated solar cell 6 shown in FIG. 18 can be manufactured.

第2の素子分離溝124に絶縁材を入れなくてもセル分離機能を有するが、第2の素子分離溝124を形成する際、透明導電層のスクライブ時に生じる残渣が第2の素子分離溝124中にあるとセル20bにおける電流リークやセル間の短絡が生じる場合がある等、絶縁性が必ずしも十分とは言えない。しかし、本実施形態のように第2の素子分離溝124中に絶縁材134を充填することにより、絶縁性を向上させることができ、電流リークや短絡を防止してより光電変換効率のよい集積化太陽電池を得ることができる。
また、導通溝123に透明電極層材料よりも低抵抗な導電材40が充填されているため、接続部での電気的なロスが少なく光電変換効率のさらなる向上効果が得られる。
Although it has a cell isolation function even if an insulating material is not put in the second element isolation groove 124, a residue generated when the transparent conductive layer is scribed is formed in the second element isolation groove 124 when the second element isolation groove 124 is formed. If it is inside, current insulation in the cell 20b or a short circuit between the cells may occur, and the insulation is not necessarily sufficient. However, by filling the second element isolation groove 124 with the insulating material 134 as in the present embodiment, the insulating property can be improved, and current leakage and short circuit can be prevented and integration with higher photoelectric conversion efficiency can be achieved. A solar cell can be obtained.
Further, since the conductive groove 123 is filled with the conductive material 40 having a resistance lower than that of the transparent electrode layer material, there is little electrical loss at the connection portion, and a further improvement effect of the photoelectric conversion efficiency can be obtained.

「第7の実施形態」
図21Aは、第7の実施形態の製造方法で製造される集積化太陽電池7の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。なお、図21Bは本実施形態の設計変更例の集積化太陽電池7についての図21Aに対応する位置の模式的斜視図である。
“Seventh Embodiment”
FIG. 21A is a schematic perspective view showing a main part of the integrated solar cell 7 manufactured by the manufacturing method of the seventh embodiment, and is a perspective view of a broken line part II in the plan view of FIG. FIG. 21B is a schematic perspective view of a position corresponding to FIG. 21A for the integrated solar cell 7 of the design modification example of the present embodiment.

集積化太陽電池7は、図21Aに示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されたセルが接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 21A, the integrated solar cell 7 has a cell in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Adjacent to each other via the connection area 50 and connected in series in the connection area 50.

接続部領域において、セル間に設けられているライン状のやや広幅の開口溝部152および開口溝部152に平行な素子分離溝154とが設けられており、開口溝部152の一方の壁面α側の底面の一部に、セル間で裏面電極層を分離する電極層分離溝151が設けられている。電極層分離溝151は基板の表面に至る深さで、開口溝部152とほぼ平行に配置されており、溝幅は例えば10μm程度である。   In the connection portion region, a line-shaped slightly wide opening groove portion 152 provided between the cells and an element isolation groove 154 parallel to the opening groove portion 152 are provided, and the bottom surface of the opening groove portion 152 on the one wall surface α side. An electrode layer separation groove 151 that separates the back electrode layer between cells is provided in a part of the electrode. The electrode layer separation groove 151 has a depth reaching the surface of the substrate, and is disposed substantially in parallel with the opening groove 152. The groove width is, for example, about 10 μm.

開口溝部152は裏面電極層12の表面位置に至る深さを有しており、溝幅は例えば、50〜100μm程度である。
開口溝部152には、一方の壁面αを覆い、かつ溝幅方向に徐々に小さくなる絶縁部130が形成されている。さらに、絶縁部130上を覆うように、導電層140が形成されており、さらにバッファ層14上および導電層140は透明電極層16で覆われている。導電層140により、隣接するセル(ここでは、セル20aと20b)の一方のセル(ここではセル20a)の透明電極層16と、他方のセル(ここではセル20b)の裏面電極層12とが電気的に直列接続されている。導電層140は絶縁部130により壁面αに接触することなく壁面αを有するセル側の透明電極層16に接触するように形成されている。導電層140が壁面αに接触しないので、その壁面を有するセル20aの内部リーク電流の発生が防止される。また、導電層140はその構成材料として透明電極層材料より低抵抗なものが、用いられており、直列接続の接続部でのロスが低く抑えられる。
The opening groove 152 has a depth reaching the surface position of the back electrode layer 12, and the groove width is, for example, about 50 to 100 μm.
The opening groove 152 is formed with an insulating portion 130 that covers one wall surface α and gradually decreases in the groove width direction. Furthermore, a conductive layer 140 is formed so as to cover the insulating portion 130, and the buffer layer 14 and the conductive layer 140 are covered with the transparent electrode layer 16. By the conductive layer 140, the transparent electrode layer 16 of one cell (here, cell 20a) of the adjacent cells (here, cells 20a and 20b) and the back electrode layer 12 of the other cell (here, cell 20b) are formed. Electrically connected in series. The conductive layer 140 is formed by the insulating portion 130 so as to contact the transparent electrode layer 16 on the cell side having the wall surface α without contacting the wall surface α. Since the conductive layer 140 does not contact the wall surface α, generation of internal leakage current of the cell 20a having the wall surface is prevented. In addition, the conductive layer 140 is made of a material having a lower resistance than the transparent electrode layer material, and the loss at the connecting portion in series connection can be kept low.

素子分離溝154は、開口溝部152の他方のセル20b側に形成されており、隣接するセル間で透明電極層16を分離している。素子分離溝154の幅はたとえば、10μm程度である。   The element isolation groove 154 is formed on the other cell 20b side of the opening groove 152, and separates the transparent electrode layer 16 between adjacent cells. The width of the element isolation groove 154 is, for example, about 10 μm.

なお、図21Bに本実施形態の設計変更例として示す集積化太陽電池7’のように、上述の集積化太陽電池7の素子分離溝154に絶縁材34が埋め込まれていてもよい。素子分離溝54に絶縁材34が充填されることにより、セル20bの光電変換層内での電流リークおよびセル間における短絡を効果的に抑制することができる。   Note that an insulating material 34 may be embedded in the element isolation groove 154 of the integrated solar cell 7 as in the integrated solar cell 7 ′ shown in FIG. 21B as a design modification example of this embodiment. By filling the element isolation groove 54 with the insulating material 34, current leakage in the photoelectric conversion layer of the cell 20b and a short circuit between the cells can be effectively suppressed.

本実施形態においては、図21Aにその一部を示すように、導電層140は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In this embodiment, as shown in part of FIG. 21A, the conductive layer 140 is formed over the entire width direction W of the substrate 10 in the connection region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第7の実施形態の製造方法を図22〜図25に基づいて説明する。図22〜24は第7実施形態の製造工程を示す模式断面図、図25は本実施形態の一部設計変更例の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。   Below, the manufacturing method of 7th Embodiment is demonstrated based on FIGS. 22 to 24 are schematic cross-sectional views illustrating the manufacturing process of the seventh embodiment, and FIG. 25 is a schematic cross-sectional view illustrating the manufacturing process of the partial design change example of the present embodiment. The main part of the integrated structure including the connection region 50 is shown.

まず、少なくとも表面が絶縁性である所定の大きさの基板10を用意する。例えば、金属基材表面に絶縁層10aを備えた基板10を用いる。   First, a substrate 10 having a predetermined size with at least a surface being insulative is prepared. For example, the board | substrate 10 provided with the insulating layer 10a on the metal base material surface is used.

図22のaに示すように、基板10の表面に裏面電極層12、光電変換層13およびバッファ層14を順次積層する。
このように本実施形態では、裏面電極層12からバッファ層14の積層工程中にスクライブ工程が不要であることから、製造工程を煩雑化させることなく、生産効率を向上させることができる。
As shown in FIG. 22 a, the back electrode layer 12, the photoelectric conversion layer 13, and the buffer layer 14 are sequentially stacked on the surface of the substrate 10.
Thus, in this embodiment, since a scribe process is unnecessary during the lamination | stacking process of the back surface electrode layer 12 to the buffer layer 14, production efficiency can be improved, without complicating a manufacturing process.

次に、図22のbに示すように、積層面側から裏面電極表面が露出する深さのやや幅広の開口溝部152を形成する。開口溝部152の形成にはメカニカルスクライブ法を用いることが好ましい。   Next, as shown in FIG. 22b, an opening groove 152 having a slightly wider depth from which the back electrode surface is exposed from the laminated surface side is formed. It is preferable to use a mechanical scribing method for forming the opening groove 152.

さらに図22のcに示すように、開口溝部152の底面に露出した裏面電極層12の一部に裏面電極層12をセル間で分離する電極層分離溝151を形成する。このとき、電極層分離溝151は、開口溝部152を挟んで隣接するセルの一方のセル(ここでは、セル20a)寄りに形成される。電極層分離溝151はレーザスクライブ法により形成することが好ましい。   Further, as shown in FIG. 22c, an electrode layer separation groove 151 for separating the back electrode layer 12 between cells is formed in a part of the back electrode layer 12 exposed on the bottom surface of the opening groove 152. At this time, the electrode layer separation groove 151 is formed near one cell (here, the cell 20a) of the adjacent cells across the opening groove 152. The electrode layer separation groove 151 is preferably formed by a laser scribing method.

次に図23のdに示すように、開口溝部152の一方の壁面αを覆うように、かつ電極層分離溝151を埋め込むように絶縁材を塗布し、硬化させて絶縁部130を形成する。例えば、絶縁材として、光硬化型あるいは熱硬化型の絶縁性インクを用い、インクジェット法により壁面α近傍に絶縁性インクを打滴すればインクは壁面αを覆うと共に、溝幅方向の他方の壁面β側に広がる。その後、インクに応じた光照射あるいは加熱により硬化させればよい。開口溝部152の幅とインク吐出量を調整することにより、絶縁部の大きさは調整することができるが、絶縁部130と他方の壁面βとがある程度離間していることを要する。   Next, as shown in d of FIG. 23, an insulating material is applied and cured so as to cover one wall surface α of the opening groove portion 152 and to fill the electrode layer separation groove 151, thereby forming the insulating portion 130. For example, if a photo-curing or thermosetting insulating ink is used as the insulating material and the insulating ink is deposited near the wall surface α by the ink jet method, the ink covers the wall surface α and the other wall surface in the groove width direction. Spread to the β side. Thereafter, curing may be performed by light irradiation or heating according to the ink. Although the size of the insulating portion can be adjusted by adjusting the width of the opening groove portion 152 and the ink discharge amount, the insulating portion 130 and the other wall surface β need to be separated to some extent.

次に図23のeに示すように、絶縁部130で覆われた壁面αを有するセル20aのバッファ層14上から絶縁部30上を通り、開口溝部152底面に露出する裏面電極層12に至る範囲に導電材を塗布し、硬化させることにより導電層140を形成する。例えば、導電材として、光硬化型あるいは熱硬化型の導電性インクを用い、インクジェット法により壁面αの上方位置から絶縁部130上を覆う範囲に打滴後、光照射あるいは加熱により硬化させればよい。   Next, as shown in FIG. 23e, the cell 20a having the wall surface α covered with the insulating portion 130 passes from the buffer layer 14 to the back surface electrode layer 12 exposed on the bottom surface of the opening groove 152 through the insulating portion 30. The conductive layer 140 is formed by applying a conductive material to the area and curing it. For example, if a photo-curing type or thermosetting type conductive ink is used as the conductive material, and droplets are applied to the area covering the insulating part 130 from the upper position of the wall surface α by the ink-jet method, then it is cured by light irradiation or heating. Good.

その後、図24のfに示すように、バッファ層14上、導電層140上に、および開口溝部152を埋め込むように、表面全域にわたって透明電極層16を形成し、その後、開口溝部152の壁面β側に透明電極層16から裏面電極層表面に至る深さの素子分離溝154を形成する。素子分離溝154はメカニカルスクライブ法により形成することが好ましい素子分離溝154として、透明電極層16のみを分離する深さの溝を形成することも考えられるが、バッファ層14および光電変換層13も分離することにより、他方のセル20bの内部リークを防止することができる。また、導電層140形成工程において導電材が他方の壁面βに接触するまで広がった場合であっても、素子分離溝154が裏面電極表面までの深さで形成されていることにより、セル間での短絡を防止することができる。
また、導電層140は、透明電極層16よりも低抵抗な材料で形成されているため、接続部に導電層140を備えることにより電気的なロスを抑制することができる。
Thereafter, as shown in FIG. 24 f, the transparent electrode layer 16 is formed over the entire surface so as to embed the opening groove 152 on the buffer layer 14, the conductive layer 140, and then the wall surface β of the opening groove 152. An element isolation groove 154 having a depth from the transparent electrode layer 16 to the surface of the back electrode layer is formed on the side. The element isolation groove 154 is preferably formed by a mechanical scribing method, and it may be possible to form a groove having a depth for separating only the transparent electrode layer 16, but the buffer layer 14 and the photoelectric conversion layer 13 are also formed. By separating, internal leakage of the other cell 20b can be prevented. Further, even when the conductive material spreads until it contacts the other wall surface β in the conductive layer 140 forming step, the element isolation groove 154 is formed at a depth to the back electrode surface, so that between the cells. Can be prevented.
Moreover, since the conductive layer 140 is formed of a material having a lower resistance than that of the transparent electrode layer 16, electrical loss can be suppressed by providing the conductive layer 140 at the connection portion.

以上のようにして図21Aに示す集積化太陽電池7を製造することができる。   As described above, the integrated solar cell 7 shown in FIG. 21A can be manufactured.

なお、図25のf’に示すように、素子分離溝154’を開口溝部152の他方の壁面βを含む領域に形成してもよい。
さらに、図24のgおよび図25のg’に示すように、素子分離溝154、154’に絶縁材34を埋め込んでもよい。素子分離溝154が絶縁材34で充填されることにより、セル間の短絡がより効果的に防止できる。
As shown in f ′ of FIG. 25, the element isolation groove 154 ′ may be formed in a region including the other wall surface β of the opening groove 152.
Furthermore, as shown in g of FIG. 24 and g ′ of FIG. 25, the insulating material 34 may be embedded in the element isolation grooves 154 and 154 ′. By filling the element isolation groove 154 with the insulating material 34, a short circuit between cells can be more effectively prevented.

「第8の実施形態」
図26Aは、第8の実施形態の製造方法で製造される集積化太陽電池8の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。なお、図26Bは本実施形態の設計変更例の集積化太陽電池8’についての図26Aに対応する位置の模式的斜視図である。
“Eighth Embodiment”
FIG. 26A is a schematic perspective view showing a main part of the integrated solar cell 8 manufactured by the manufacturing method of the eighth embodiment, and is a perspective view of a broken line part II in the plan view of FIG. FIG. 26B is a schematic perspective view of a position corresponding to FIG. 26A for the integrated solar cell 8 ′ of the design change example of the present embodiment.

集積化太陽電池8は、図26Aに示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されてなる複数のセルが、接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 26A, the integrated solar cell 8 includes a plurality of layers in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Are adjacent to each other through the connection region 50 and are connected in series in the connection region 50.

接続部領域50には、この接続部領域50を介して隣接する一方のセル20a側から他方のセル20b側に向けて順に、裏面電極層12を貫通する電極層分離溝151を底面の一部に備えた第1の溝155aと、第1の溝155aに平行な裏面電極層12を露出する深さの第2の溝155bと、該第2の溝155bの他方のセル20b側の端部に形成された裏面電極層12が底面に露出する深さの素子分離溝156とが形成されている。   In the connection part region 50, an electrode layer separation groove 151 penetrating the back electrode layer 12 is formed in a part of the bottom surface in order from one cell 20 a side adjacent to the connection part region 50 toward the other cell 20 b side. The first groove 155a, the second groove 155b having a depth that exposes the back electrode layer 12 parallel to the first groove 155a, and the end of the second groove 155b on the other cell 20b side. An element isolation groove 156 having a depth that exposes the back electrode layer 12 formed on the bottom surface is formed.

第1の溝155aと第2の溝155bとは、基板10上に裏面電極層12からバッファ層14までが形成された後に、両溝155a、155b間に積層体の一部を後述するストッパ部33として残すように所定間隔で略平行に形成されたものである。
第1の溝155aにはその一方の壁面αを覆うように絶縁部130が形成されており、この絶縁部130は第2の溝155b側に広がらないようにストッパ部33により規制されて形成されている。第2の溝155bのストッパ部33に隣接する部分には透明導電材料が埋め込まれており、その他方のセル20b側に素子分離溝156が設けられている。
The first groove 155a and the second groove 155b are stopper portions which will be described later with a part of the laminate between the grooves 155a and 155b after the back electrode layer 12 to the buffer layer 14 are formed on the substrate 10. 33 are formed substantially in parallel at predetermined intervals so as to remain as 33.
An insulating part 130 is formed in the first groove 155a so as to cover one wall surface α, and the insulating part 130 is formed by being restricted by the stopper part 33 so as not to spread toward the second groove 155b. ing. A transparent conductive material is embedded in a portion adjacent to the stopper portion 33 of the second groove 155b, and an element isolation groove 156 is provided on the other cell 20b side.

本実施形態においては、ストッパ部33に隣接する部分に埋め込まれた透明導電材料により隣接するセル(ここでは、セル20aと20b)の一方のセル(ここではセル20a)の透明電極層16と、他方のセル(ここではセル20b)の裏面電極層12とを電気的に接続する接続部141が構成されている。そして、素子分離溝156によりセル間の短絡が防止されている。   In the present embodiment, the transparent electrode layer 16 of one cell (here, the cell 20a) of the adjacent cells (here, the cells 20a and 20b) by a transparent conductive material embedded in a portion adjacent to the stopper portion 33, A connecting portion 141 that electrically connects the back electrode layer 12 of the other cell (here, the cell 20b) is configured. The element isolation groove 156 prevents a short circuit between cells.

なお、図26Bに本実施形態の設計変更例として示す集積化太陽電池8’のように、上述の集積化太陽電池8の素子分離溝156に絶縁材34が埋め込まれていてもよい。素子分離溝156に絶縁材34が充填されることにより、セル間の短絡およびセル20bにおける電流リークを抑制する効果がより高くなり好ましい。   Note that an insulating material 34 may be embedded in the element isolation groove 156 of the integrated solar cell 8 as in the integrated solar cell 8 ′ shown in FIG. 26B as a design modification example of the present embodiment. Filling the element isolation groove 156 with the insulating material 34 is preferable because the effect of suppressing the short circuit between the cells and the current leakage in the cell 20b becomes higher.

本実施形態においては、図26Aにその一部を示すように、接続部141は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In the present embodiment, as shown in part of FIG. 26A, the connection portion 141 is formed across the entire width direction W of the substrate 10 in the connection portion region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第8の実施形態の製造方法を図27〜図29に基づいて説明する。図27、28は第8実施形態の製造工程を示す模式断面図、図29は本実施形態の一部設計変更例の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。   Below, the manufacturing method of 8th Embodiment is demonstrated based on FIGS. 27 and 28 are schematic cross-sectional views showing the manufacturing process of the eighth embodiment, and FIG. 29 is a schematic cross-sectional view showing the manufacturing process of the partial design change example of the present embodiment, with the partial cells 20a and 20b and between them, respectively. The main part of the integrated structure including the connection region 50 is shown.

図27のaに示すように、基板10の表面に裏面電極層12、光電変換層13およびバッファ層14を順次積層する。
このように本実施形態では、裏面電極層12からバッファ層14の積層工程中にスクライブ工程が不要であることから、製造工程を煩雑化させることなく、生産効率を向上させることができる。
As shown in FIG. 27 a, the back electrode layer 12, the photoelectric conversion layer 13, and the buffer layer 14 are sequentially stacked on the surface of the substrate 10.
Thus, in this embodiment, since a scribe process is unnecessary during the lamination | stacking process of the back surface electrode layer 12 to the buffer layer 14, production efficiency can be improved, without complicating a manufacturing process.

次に、図27のbに示すように、裏面電極層12の表面位置に至る深さの開口溝部155を形成する。このとき、開口溝部155の溝幅方向においてこの開口溝部155の両壁α、βから離間した位置に積層体の一部33を残すように開口溝部155を形成する。例えば、所望の開口溝部形成位置に、積層体上方から所定の間隔で裏面電極層12の表面位置に至る深さの第1および第2の溝155a、155bをレーザもしくはメカニカルスクライブにより形成することにより、この2本の溝155a、155b間に積層体の一部33が残置された開口溝部155を形成することができる。なお、形成された開口溝部155の積層体の一部33を挟む第1および第2の溝155a、155bには、裏面電極層12が露出している。
なお、本実施形態においては、開口溝部55に積層体の一部33として光電変換層13の部分が残されたものとなっているが、この一部33には、バッファ層14、透明電極層16が残っていてもよい。
Next, as shown in FIG. 27 b, an opening groove 155 having a depth reaching the surface position of the back electrode layer 12 is formed. At this time, the opening groove portion 155 is formed so as to leave a part 33 of the laminate at a position spaced from both walls α and β of the opening groove portion 155 in the groove width direction of the opening groove portion 155. For example, by forming the first and second grooves 155a and 155b having a depth reaching the surface position of the back electrode layer 12 at a predetermined interval from above the stacked body at a desired opening groove forming position by laser or mechanical scribing. The open groove 155 in which a part 33 of the laminate is left between the two grooves 155a and 155b can be formed. Note that the back electrode layer 12 is exposed in the first and second grooves 155a and 155b that sandwich the part 33 of the stacked body of the formed opening groove portions 155.
In the present embodiment, the photoelectric conversion layer 13 is left as a part 33 of the stacked body in the opening groove 55. The part 33 includes the buffer layer 14 and the transparent electrode layer. 16 may remain.

第1の溝155aの底面に露出する裏面電極層12にセル間で電極層12を分離するための電極層分離溝151を形成する。電極層分離溝151はレーザスクライブにより形成することが好ましい。そして、図27のcに示すように、一方の壁面αを覆うように絶縁材を塗布、硬化させて絶縁部130を形成する。例えば、絶縁材として絶縁性インクを用い、インクジェット法によりインクを、一方の壁面α近傍に打滴する。この場合、絶縁性インクは第1の溝55a内に打滴されるため、ストッパ部33により堰きとめられて第2の溝155b側に広がることが抑制される。
絶縁性インクを打滴した後、インクに応じた熱硬化処理、光硬化処理を施すことにより絶縁部130が形成される。
An electrode layer separation groove 151 for separating the electrode layer 12 between cells is formed in the back electrode layer 12 exposed on the bottom surface of the first groove 155a. The electrode layer separation groove 151 is preferably formed by laser scribing. Then, as shown in FIG. 27 c, an insulating material 130 is formed by applying and curing an insulating material so as to cover one wall surface α. For example, an insulating ink is used as an insulating material, and ink is ejected in the vicinity of one wall surface α by an inkjet method. In this case, since the insulating ink is ejected into the first groove 55a, the insulating ink is blocked by the stopper 33 and is prevented from spreading toward the second groove 155b.
After the insulating ink is deposited, the insulating portion 130 is formed by performing a thermosetting process and a photocuring process according to the ink.

次に、バッファ層14上および開口溝部155含む表面全域に透明電極層16を形成する。このとき、絶縁部130は透明電極層16で覆われ、第2の溝155b中には透明導電層材料が充填されることとなる。そして、図28のdに示すように、開口溝部155の他方の壁面βを含む一部領域に素子分離溝156を形成する。素子分離溝156はメカニカルスクライブ法により形成することが好ましい。   Next, the transparent electrode layer 16 is formed on the buffer layer 14 and the entire surface including the opening groove 155. At this time, the insulating portion 130 is covered with the transparent electrode layer 16, and the second groove 155b is filled with the transparent conductive layer material. Then, as shown in FIG. 28 d, the element isolation groove 156 is formed in a partial region including the other wall surface β of the opening groove portion 155. The element isolation groove 156 is preferably formed by a mechanical scribe method.

以上のようにして、図26Aに示す集積化太陽電池8を製造することができる。   As described above, the integrated solar cell 8 shown in FIG. 26A can be manufactured.

なお、素子分離溝156を、図29のd’に示すように、開口溝部55の外部となる他方の壁面βよりもセル20b側に形成してもよい。   Note that the element isolation groove 156 may be formed closer to the cell 20b than the other wall surface β outside the opening groove portion 55, as shown by d 'in FIG.

さらに、図28のe、図29のe’に示すように、素子分離溝156、156’には絶縁材34を埋め込んでもよい。図28のeに示すように、素子分離溝156を絶縁材34で充填することにより、図26Bに示す設計変更例の集積化太陽電池8’を製造することができる。このように素子分離溝156中に絶縁材34を充填することによりセル間の短絡をより効果的に防止することができる。   Further, as shown in e of FIG. 28 and e ′ of FIG. 29, an insulating material 34 may be embedded in the element isolation grooves 156 and 156 ′. As shown in e of FIG. 28, the integrated solar cell 8 ′ shown in FIG. 26B can be manufactured by filling the element isolation groove 156 with the insulating material 34. Thus, by filling the element isolation groove 156 with the insulating material 34, a short circuit between cells can be more effectively prevented.

「第9の実施形態」
図30Aは、第9の実施形態の製造方法で製造される集積化太陽電池9の要部を示す模式的斜視図であり、図1の平面図における破線部IIについての斜視図である。なお、図30Bは本実施形態の設計変更例の集積化太陽電池9’についての図30Aに対応する位置の模式的斜視図である。
“Ninth Embodiment”
FIG. 30A is a schematic perspective view showing a main part of the integrated solar cell 9 manufactured by the manufacturing method of the ninth embodiment, and is a perspective view of a broken line part II in the plan view of FIG. FIG. 30B is a schematic perspective view of a position corresponding to FIG. 30A for the integrated solar cell 9 ′ of the design change example of the present embodiment.

集積化太陽電池9は、図30Aに示すように表層が絶縁層10aである基板10上に、裏面電極層12、光電変換層13、バッファ層14および透明電極層16が順に積層されてなる複数のセルが、接続部領域50を介して隣接し、接続部領域50において直列接続されている。   As shown in FIG. 30A, the integrated solar cell 9 has a plurality of layers in which a back electrode layer 12, a photoelectric conversion layer 13, a buffer layer 14, and a transparent electrode layer 16 are sequentially stacked on a substrate 10 whose surface layer is an insulating layer 10 a. Are adjacent to each other through the connection region 50 and are connected in series in the connection region 50.

接続部領域50には、この接続部領域50を介して隣接する一方のセル20a側から他方のセル20b側に向けて順に、裏面電極層12を貫通する電極層分離溝151を底面の一部に備えた第1の溝155aと、第1の溝155aに平行な裏面電極層12を露出する深さの素子分離溝156とを備えている。   In the connection part region 50, an electrode layer separation groove 151 penetrating the back electrode layer 12 is formed in a part of the bottom surface in order from one cell 20 a side adjacent to the connection part region 50 toward the other cell 20 b side. And a device isolation groove 156 having a depth exposing the back electrode layer 12 parallel to the first groove 155a.

第1の溝155aと素子分離溝156との間には積層体の一部が後述するストッパ部33として残置されている。
第1の溝155aにはその一方の壁面αを覆うように絶縁部130が形成されており、さらにこの絶縁部130を覆うように導電層140が形成されている。この絶縁部130および導電層140は素子分離溝156側に広がらないようにストッパ部33により規制されて形成されている。
A part of the stacked body is left as a stopper portion 33 described later between the first groove 155a and the element isolation groove 156.
An insulating part 130 is formed in the first groove 155a so as to cover one wall surface α, and a conductive layer 140 is further formed so as to cover the insulating part 130. The insulating portion 130 and the conductive layer 140 are formed by being restricted by the stopper portion 33 so as not to spread toward the element isolation groove 156 side.

本実施形態においては、導電層140により隣接するセル(ここでは、セル20aと20b)の一方のセル(ここではセル20a)の透明電極層16と、他方のセル(ここではセル20b)の裏面電極層12とが電気的に接続されている。そして、素子分離溝156によりセル間の短絡が防止されている。   In the present embodiment, the transparent electrode layer 16 of one cell (here, cell 20a) of the cells (here, cells 20a and 20b) adjacent to each other by the conductive layer 140 and the back surface of the other cell (here, cell 20b). The electrode layer 12 is electrically connected. The element isolation groove 156 prevents a short circuit between cells.

なお、図30Bに本実施形態の設計変更例として示す集積化太陽電池9’のように、上述の集積化太陽電池9の素子分離溝156に絶縁材34が埋め込まれていてもよい。素子分離溝156に絶縁材34が充填されることにより、セル間の短絡およびセル20bにおける電流リークを抑制する効果がより高くなり好ましい。   Note that an insulating material 34 may be embedded in the element isolation groove 156 of the above-described integrated solar cell 9 as in the integrated solar cell 9 ′ shown in FIG. 30B as a design modification example of this embodiment. Filling the element isolation groove 156 with the insulating material 34 is preferable because the effect of suppressing the short circuit between the cells and the current leakage in the cell 20b becomes higher.

本実施形態においては、図30Aにその一部を示すように、導電層140は、接続部領域50において基板10の幅方向W全域に亘り形成されている。しかしながら、接続部領域50において、セル間は電気的に直列に接続されていればよく、必ずしも基板10の幅方向W全域に亘り導通用溝は形成されていなくてもよい。セル間を電気的に直列に接続するには、セルの長さ方向(基板の幅方向W)において少なくとも一部に導電部が形成されていればよく、セル間において、セル長さ方向(基板の幅方向W)に、例えば3箇所程度、断続的に導電部が設けられていたのでもよい。   In this embodiment, as shown in part of FIG. 30A, the conductive layer 140 is formed over the entire width direction W of the substrate 10 in the connection region 50. However, in the connection region 50, the cells need only be electrically connected in series, and the conduction groove does not necessarily have to be formed across the entire width direction W of the substrate 10. In order to electrically connect cells in series, it is sufficient that a conductive portion is formed at least in part in the cell length direction (substrate width direction W). In the width direction W), for example, conductive portions may be intermittently provided at about three places.

以下に、第9の実施形態の製造方法を図27、図31および図32に基づいて説明する。図27および図31は第9の実施形態の製造工程を示す模式断面図、図32は本実施形態の一部設計変更例の製造工程を示す模式断面図であり、それぞれ一部セル20a、20bおよびその間の接続部領域50を含む集積化構造の要部を示している。
第9の実施形態の製造方法は図27に示すステップa、bについては第8の実施形態の製造方法と同一であり、上記第8の実施形態の製造方法についての説明を援用するものとし、ここでは、図31のc以降の製造工程について説明する。
Below, the manufacturing method of 9th Embodiment is demonstrated based on FIG.27, FIG31 and FIG32. 27 and 31 are schematic cross-sectional views showing the manufacturing process of the ninth embodiment, and FIG. 32 is a schematic cross-sectional view showing the manufacturing process of the partial design change example of the present embodiment, where the partial cells 20a and 20b are respectively shown. The main part of the integrated structure including the connection region 50 between them is shown.
The manufacturing method of the ninth embodiment is the same as the manufacturing method of the eighth embodiment for steps a and b shown in FIG. 27, and the description of the manufacturing method of the eighth embodiment is incorporated. Here, the manufacturing process after c in FIG. 31 will be described.

図27のa、bのステップの後、図31のcに示すように、一方の壁面αを覆うように絶縁材を塗布、硬化させて絶縁部130を形成し、さらに絶縁部130を覆うように導電材を塗布、硬化させて導電層140を形成する。例えば、絶縁材として絶縁性インクを用い、インクジェット法によりインクを、一方の壁面α近傍に打滴して、インクに応じた熱硬化処理、光硬化処理を施すことにより絶縁部130が形成される。同様に、導電材として導電性インクを用い、インクジェット法によりインクを、絶縁部130上に打滴して、インクに応じた熱硬化処理、光硬化処理を施すことにより導電層140が形成される。このとき、インクは広がるがストッパ部33により堰き止められ、第2の溝155b側に広がらないように規制される。   After steps a and b in FIG. 27, as shown in FIG. 31 c, an insulating material is applied and cured so as to cover one wall surface α to form the insulating portion 130, and further to cover the insulating portion 130. The conductive layer 140 is formed by applying and curing a conductive material. For example, the insulating part 130 is formed by using an insulating ink as an insulating material, ejecting ink near one wall surface α by an ink jet method, and performing a thermosetting process or a photocuring process according to the ink. . Similarly, the conductive layer 140 is formed by using conductive ink as a conductive material, ejecting ink onto the insulating portion 130 by an ink jet method, and performing heat curing treatment and photocuring treatment according to the ink. . At this time, the ink spreads but is blocked by the stopper portion 33 and is regulated so as not to spread toward the second groove 155b.

次に、バッファ層14上および開口溝部155含む表面全域に透明電極層16を形成する。このとき、導電層140は透明電極層16で覆われ、第2の溝155b中には透明導電層材料が充填されることとなる。そして、図31のdに示すように、第2の溝155bとほぼ一致する部分に素子分離溝156を形成する。素子分離溝156はメカニカルスクライブ法により形成することが好ましい。   Next, the transparent electrode layer 16 is formed on the buffer layer 14 and the entire surface including the opening groove 155. At this time, the conductive layer 140 is covered with the transparent electrode layer 16, and the second groove 155b is filled with the transparent conductive layer material. Then, as shown in FIG. 31d, an element isolation groove 156 is formed in a portion substantially coinciding with the second groove 155b. The element isolation groove 156 is preferably formed by a mechanical scribe method.

以上のようにして、図30Aに示す集積化太陽電池8を製造することができる。   As described above, the integrated solar cell 8 shown in FIG. 30A can be manufactured.

なお、素子分離溝156を、図32のd’に示すように、開口溝部155の外部となる他方の壁面βよりもセル20b側に形成してもよい。   Note that the element isolation groove 156 may be formed closer to the cell 20b than the other wall surface β outside the opening groove 155, as shown by d 'in FIG.

さらに、図31のe、図32のe’に示すように、素子分離溝156、156’には絶縁材34を埋め込んでもよい。図31のeに示すように、素子分離溝156を絶縁材34で充填することにより、図30Bに示す設計変更例の集積化太陽電池9’を製造することができる。このように素子分離溝156中に絶縁材34を充填することによりセル間の短絡をより効果的に防止することができる。   Further, as shown in e of FIG. 31 and e ′ of FIG. 32, the insulating material 34 may be embedded in the element isolation grooves 156 and 156 ′. As shown in e of FIG. 31, the integrated solar cell 9 ′ shown in FIG. 30B can be manufactured by filling the element isolation groove 156 with the insulating material 34. Thus, by filling the element isolation groove 156 with the insulating material 34, a short circuit between cells can be more effectively prevented.

以上説明した、各実施形態の製造方法において、基板10としてフレキシブル基板を用いた場合、ロールトゥーロール方式および枚葉式を組み合わせて形成することができる。基板10としてフレキシブル基板を使用しない場合、すべての工程は枚葉式で行う。   In the manufacturing method of each embodiment described above, when a flexible substrate is used as the substrate 10, it can be formed by combining a roll-to-roll method and a single wafer method. When a flexible substrate is not used as the substrate 10, all processes are performed by a single wafer method.

また、各実施形態において、溝の形成にはレーザスクライブ法もしくはメカニカルスクライブ法を適宜用いることができ、レーザスクライブにより10〜30μm幅のスクライブ溝、メカニカルスクライブにより30〜100μm幅のスクライブ溝を好適に形成することができる。   In each embodiment, a laser scribe method or a mechanical scribe method can be appropriately used for forming the groove, and a scribe groove having a width of 10 to 30 μm by laser scribe and a scribe groove having a width of 30 to 100 μm by mechanical scribe are suitably used. Can be formed.

以下に上述の各実施形態に好適な基板および各層の具体例について説明する。   Specific examples of the substrate and each layer suitable for each of the above embodiments will be described below.

(基板)
基板10は、その形状および大きさ等は適用される集積化太陽電池の大きさ等に応じて適宜決定されるものであり、例えば、一辺の長さが1mを超える四角形状または矩形状である。
基板10としては、ガラス、ポリイミド等の絶縁基板、表面に絶縁層が形成されたステンレス等の金属基板など、少なくとも表面が絶縁層であれば特に制限されない。
可撓性基板としては、Alを主成分とするAl基材の少なくとも一方の面側にAlを主成分とする陽極酸化膜(絶縁膜)が形成された陽極酸化基板、Feを主成分とするFe材の少なくとも一方の面側にAlを主成分とするAl材が複合された複合基材の少なくとも一方の面側にAlを主成分とする陽極酸化膜が形成された陽極酸化基板、Feを主成分とするFe材の少なくとも一方の面側にAlを主成分とするAl膜が成膜された基材の少なくとも一方の面側にAlを主成分とする陽極酸化膜が形成された陽極酸化基板などが好ましい。さらに、陽極酸化膜上に、ソーダライムガラス(SLG)層が設けられたものであってもよい。ソーダライムガラス層を備えることにより、光電変換層にNaを拡散させることができる。光電変換層がNaを含むことにより、光電変換効率をさらに向上させることができる。
(substrate)
The shape, size, etc. of the substrate 10 are appropriately determined according to the size of the integrated solar cell to be applied. For example, the substrate 10 has a rectangular shape or a rectangular shape with a side length exceeding 1 m. .
The substrate 10 is not particularly limited as long as the surface is an insulating layer, such as an insulating substrate such as glass or polyimide, or a metal substrate such as stainless steel having an insulating layer formed on the surface.
As the flexible substrate, an anodized substrate in which an anodized film (insulating film) mainly composed of Al 2 O 3 is formed on at least one surface side of an Al base material mainly composed of Al, Fe is mainly used. An anodic oxide film mainly composed of Al 2 O 3 was formed on at least one surface side of a composite base material in which an Al material composed mainly of Al was composited on at least one surface side of the Fe material as a component. Anodized substrate, Al 2 O 3 as a main component on at least one surface side of a base material on which an Al film whose main component is Al is formed on at least one surface side of an Fe material containing Fe as a main component An anodized substrate on which an anodized film is formed is preferable. Further, a soda lime glass (SLG) layer may be provided on the anodized film. By providing the soda lime glass layer, Na can be diffused in the photoelectric conversion layer. When the photoelectric conversion layer contains Na, the photoelectric conversion efficiency can be further improved.

(裏面電極層)
裏面電極層12は、例えば、Mo、Cr、またはW、およびこれらを組合わせたものにより構成されることが好ましく、特にMoで構成されることが好ましい。この裏面電極層12は、単層構造でもよいし、2層構造等の積層構造でもよい。
また、裏面電極層12の形成方法は、特に制限されるものではなく、例えば、電子ビーム蒸着法、スパッタ法等の気相成膜法により形成することができる。
(Back electrode layer)
The back electrode layer 12 is preferably composed of, for example, Mo, Cr, or W, and a combination thereof, and particularly preferably composed of Mo. The back electrode layer 12 may have a single-layer structure or a laminated structure such as a two-layer structure.
Moreover, the formation method in particular of the back surface electrode layer 12 is not restrict | limited, For example, it can form by vapor phase film-forming methods, such as an electron beam vapor deposition method and a sputtering method.

裏面電極層12は、一般的に厚さが800nm程度であるが、裏面電極層12は、厚さが200nm〜1000nm(1μm)であることが好ましい。このように裏面電極層12の膜厚を一般的なものよりも薄くすることにより、裏面電極層12の材料費を削減でき、さらには裏面電極層12の形成速度も速くすることができる。   The back electrode layer 12 generally has a thickness of about 800 nm, but the back electrode layer 12 preferably has a thickness of 200 nm to 1000 nm (1 μm). Thus, by making the film thickness of the back electrode layer 12 thinner than a general film, the material cost of the back electrode layer 12 can be reduced, and further, the formation speed of the back electrode layer 12 can be increased.

(光電変換層)
光電変換層13の主成分としては特に制限されず、高い光電変換効率が得られることから、少なくとも1種のカルコパイライト構造の化合物半導体であることが好ましく、Ib族元素とIIIb族元素とVIb族元素とからなる少なくとも1種の化合物半導体であることがより好ましい。
(Photoelectric conversion layer)
The main component of the photoelectric conversion layer 13 is not particularly limited and is preferably a compound semiconductor having at least one chalcopyrite structure because high photoelectric conversion efficiency can be obtained. The Ib group element, the IIIb group element, and the VIb group More preferably, it is at least one compound semiconductor composed of an element.

光電変換層13の主成分としては、CuおよびAgからなる群より選択された少なくとも1種のIb族元素と、Al,GaおよびInからなる群より選択された少なくとも1種のIIIb族元素と、S,Se,およびTeからなる群から選択された少なくとも1種のVIb族元素とからなる少なくとも1種の化合物半導体であることが好ましい。   As the main component of the photoelectric conversion layer 13, at least one type Ib group element selected from the group consisting of Cu and Ag, and at least one type IIIb group element selected from the group consisting of Al, Ga, and In, It is preferably at least one compound semiconductor comprising at least one VIb group element selected from the group consisting of S, Se, and Te.

上記化合物半導体としては、CuAlS2,CuGaS2,CuInS2,CuAlSe2,CuGaSe2,AgAlS2,AgGaS2,AgInS2,AgAlSe2,AgGaSe2,AgInSe2,AgAlTe2,AgGaTe2,AgInTe2,Cu(In,Al)Se2,Cu(In,Ga)(S,Se)2,Cu1-zIn1-xGaxSe2-yy(式中、0≦x≦1,0≦y≦2,0≦z≦1)(CI(G)S),Ag(In,Ga)Se2,およびAg(In,Ga)(S,Se)2等が挙げられる。 Examples of the compound semiconductor, CuAlS 2, CuGaS 2, CuInS 2, CuAlSe 2, CuGaSe 2, AgAlS 2, AgGaS 2, AgInS 2, AgAlSe 2, AgGaSe 2, AgInSe 2, AgAlTe 2, AgGaTe 2, AgInTe 2, Cu ( in, Al) Se 2, Cu (in, Ga) (S, Se) 2, Cu in 1-z in 1-x Ga x Se 2-y S y ( wherein, 0 ≦ x ≦ 1,0 ≦ y ≦ 2, 0 ≦ z ≦ 1) (CI (G) S), Ag (In, Ga) Se 2 , Ag (In, Ga) (S, Se) 2 and the like.

また、CuZnSnS,CuZnSnSe,CuZnSn(S,Se),であってもよい。
I−III−VI族半導体以外の半導体としては、GaAs等のIIIb族元素およびVb族元素からなる半導体(III−V族半導体)、およびCdTe,(Cd,Zn)Te等のIIb族元素およびVIb族元素からなる半導体(II−VI族半導体)等が挙げられる。
Further, Cu 2 ZnSnS 4, Cu 2 ZnSnSe 4, Cu 2 ZnSn (S, Se) 4, may be.
Semiconductors other than the I-III-VI group semiconductors include semiconductors consisting of IIIb group elements and Vb group elements such as GaAs (III-V group semiconductors), IIb group elements such as CdTe, (Cd, Zn) Te, and VIb. Examples thereof include semiconductors composed of group elements (II-VI group semiconductors).

光電変換層13の成膜方法も特に制限はなく、真空蒸着法、スパッタ法、MOCVD法等により成膜することができる。CIGS系半導体層の成膜方法としては、多源同時蒸着法、セレン化法、スパッタ法、ハイブリッドスパッタ法、カノケミカルプロセス法等が知られている。その他のCIGS成膜法としては、スクリーン印刷法、近接昇華法、MOCVD法、及びスプレー法(ウェット成膜法)などが挙げられる。いかなる成膜方法を用いてもよい。   The method for forming the photoelectric conversion layer 13 is not particularly limited, and the photoelectric conversion layer 13 can be formed by a vacuum deposition method, a sputtering method, an MOCVD method, or the like. As film formation methods for CIGS semiconductor layers, multi-source simultaneous vapor deposition, selenization, sputtering, hybrid sputtering, canochemical process, and the like are known. Examples of other CIGS film formation methods include screen printing, proximity sublimation, MOCVD, and spray (wet film formation). Any film forming method may be used.

(バッファ層)
バッファ層14は、透明電極層16の形成時の光電変換層13を保護すること、透明電極層16に入射した光を光電変換層13まで透過させるために形成されたものである。
バッファ層14は、例えば、CdS、ZnS、ZnO、ZnMgO、又はZnS(O、OH)およびこれらの組み合わせたものにより構成される。
バッファ層14は、その厚さが、10nm〜2μmであることが好ましく、15〜200nmがより好ましい。このバッファ層14は、例えば、CBD(ケミカルバスデポジション)法、溶液成長法等により形成される。
(Buffer layer)
The buffer layer 14 is formed to protect the photoelectric conversion layer 13 when the transparent electrode layer 16 is formed and to transmit light incident on the transparent electrode layer 16 to the photoelectric conversion layer 13.
The buffer layer 14 is made of, for example, CdS, ZnS, ZnO, ZnMgO, ZnS (O, OH), or a combination thereof.
The buffer layer 14 preferably has a thickness of 10 nm to 2 μm, and more preferably 15 to 200 nm. The buffer layer 14 is formed by, for example, a CBD (chemical bath deposition) method, a solution growth method, or the like.

(絶縁層(窓層)) 既述の通り、上記実施形態においては、バッファ層14と透明導電層16との間に絶縁層(所謂、窓層)を備えていてもよい。この絶縁層は、光励起された電子、ホールの再結合を阻害し、発電効率向上に寄与するものである。絶縁層の組成も特に制限ないが、i−ZnO、i−AlZnO(AZO)等が好ましい。膜厚は特に制限されず、10nm〜2μmが好ましく、15〜200nmがより好ましい。成膜方法は、特に制限されないが、スパッタ法やMOCVD法が適している。一方で、バッファ層14を液相法により製造する場合、製造プロセスを簡易にするためには液相法を用いることも好ましい。 (Insulating Layer (Window Layer)) As described above, in the above-described embodiment, an insulating layer (so-called window layer) may be provided between the buffer layer 14 and the transparent conductive layer 16. This insulating layer inhibits recombination of photoexcited electrons and holes, and contributes to improvement in power generation efficiency. The composition of the insulating layer is not particularly limited, but i-ZnO, i-AlZnO (AZO), and the like are preferable. The film thickness is not particularly limited, preferably 10 nm to 2 μm, and more preferably 15 to 200 nm. The film forming method is not particularly limited, but a sputtering method or an MOCVD method is suitable. On the other hand, when the buffer layer 14 is manufactured by the liquid phase method, it is also preferable to use the liquid phase method in order to simplify the manufacturing process.

(透明電極層)
透明電極層16は、例えば、Al、B、Ga、In等がドープされたZnO、ITO(インジウム錫酸化物)またはSnOおよびこれらを組み合わせたものにより構成することができる。透明電極層16は、単層構造でもよいし、2層構造等の積層構造でもよい。また、透明電極層16の厚さは、特に制限されるものではなく、50nm〜2μm、さらには0.3〜1μmが好ましい。
また、透明電極層16の形成方法は、特に制限されるものではなく、電子ビーム蒸着法、スパッタ法等の気相成膜法により形成することができる。
なお、透明電極層16上に、MgF等の反射防止膜が形成されていても良い。
(Transparent electrode layer)
The transparent electrode layer 16 can be composed of, for example, ZnO doped with Al, B, Ga, In or the like, ITO (indium tin oxide) or SnO 2 and a combination thereof. The transparent electrode layer 16 may have a single layer structure or a laminated structure such as a two-layer structure. The thickness of the transparent electrode layer 16 is not particularly limited, and is preferably 50 nm to 2 μm, and more preferably 0.3 to 1 μm.
The method for forming the transparent electrode layer 16 is not particularly limited, and can be formed by a vapor deposition method such as an electron beam evaporation method or a sputtering method.
An antireflection film such as MgF 2 may be formed on the transparent electrode layer 16.

(絶縁材)
絶縁部30、130を形成するための絶縁材としては、例えば、絶縁インクIJPR(太陽インキ)、インクジェット対応ポリイミドインク リクソンコート(JNC)、インクジェット対応UV硬化インク リクソンコート(JNC)、絶縁インクDPEI(ダイセル化学工業)を用いることができる。絶縁材34ついても同様である。
(Insulating material)
Examples of the insulating material for forming the insulating portions 30 and 130 include insulating ink IJPR (solar ink), inkjet compatible polyimide ink Rixon coat (JNC), inkjet compatible UV curable ink Rixon coat (JNC), and insulating ink DPEI ( Daicel Chemical Industries) can be used. The same applies to the insulating material 34.

(導電材)
導電層を構成する導電材としては、例えば、銀ペースト(NPS−J(品番、ハリマ化成社製)、透明導電性インク(ClearOhm(登録商標)(JNC)、銀ナノインク(ダイセル化学工業)、Cabot Conductive Ink CCI−300を用いることができる。導電部42、142等についても同様である。
(Conductive material)
Examples of the conductive material constituting the conductive layer include silver paste (NPS-J (product number, manufactured by Harima Chemicals Co., Ltd.)), transparent conductive ink (ClearOhm (registered trademark) (JNC), silver nano ink (Daicel Chemical Industries), Cabot. Conductive Ink CCI-300 can be used, and the same applies to the conductive portions 42, 142, and the like.

以上は、主として太陽電池セルの光電変換層として、化合物半導体を用いた場合に適する材料および層構成について説明した。
本発明は、太陽電池セルの光電変換層として、上述のような化合物半導体系以外を用いてもよい。例えば、光電変換層として、アモルファスシリコン(a−Si)系薄膜型光電変換層、タンデム構造系薄膜型光電変換層(a−Si/a−SiGeタンデム構造光電変換層)、直列接続構造(SCAF)系薄膜型光電変換層(a−Si直列接続構造光電変換層)、薄膜シリコン系薄膜型光電変換層、色素増感系薄膜型光電変換層、または有機系薄膜型光電変換層を用いてもよい。そして、光電変換層の種類に応じた層構成の太陽電池セルを構成すればよい。
The above has mainly described materials and layer configurations suitable for the case where a compound semiconductor is used as a photoelectric conversion layer of a solar battery cell.
The present invention may use other than the compound semiconductor system as described above as the photoelectric conversion layer of the solar battery cell. For example, as a photoelectric conversion layer, an amorphous silicon (a-Si) thin film type photoelectric conversion layer, a tandem structure type thin film photoelectric conversion layer (a-Si / a-SiGe tandem structure photoelectric conversion layer), a series connection structure (SCAF) A thin film photoelectric conversion layer (a-Si series connection structure photoelectric conversion layer), a thin film silicon thin film photoelectric conversion layer, a dye-sensitized thin film photoelectric conversion layer, or an organic thin film photoelectric conversion layer may be used. . And what is necessary is just to comprise the photovoltaic cell of the layer structure according to the kind of photoelectric converting layer.

上記実施形態においては、基板上に設けられる第1の電極層を裏面電極として不透明な材料から構成し、光電変換層の上に形成される第2の電極が透明な構造のサブストレート型と呼ばれる構造の太陽電池について説明したが、第1の電極層を透明電極とし、第2の電極層を不透明な電極で構成するスーパーストレート型の太陽電池に対しても本発明は適用可能である。   In the above embodiment, the first electrode layer provided on the substrate is made of an opaque material as a back electrode, and the second electrode formed on the photoelectric conversion layer is called a substrate type having a transparent structure. Although the solar cell having the structure has been described, the present invention can be applied to a super straight type solar cell in which the first electrode layer is a transparent electrode and the second electrode layer is an opaque electrode.

1、2、3、4、5、6、7、8、9 集積化太陽電池
10 基板
10a 絶縁層
12 裏面電極層(第1の電極層)
13 光電変換層
14 バッファ層
16 透明電極層(第2の電極層)
20a、20b、20c… 太陽電池セル(光電変換素子)
21 電極層分離溝
22 第1の素子分離溝
23 導通用溝
24 第2の素子分離溝
30、34 絶縁材
40 導電材
50 接続部領域
1, 2, 3, 4, 5, 6, 7, 8, 9 Integrated solar cell 10 Substrate 10a Insulating layer 12 Back electrode layer (first electrode layer)
13 Photoelectric conversion layer 14 Buffer layer 16 Transparent electrode layer (second electrode layer)
20a, 20b, 20c ... Solar cell (photoelectric conversion element)
21 Electrode layer isolation groove 22 First element isolation groove 23 Conductive groove 24 Second element isolation grooves 30 and 34 Insulating material 40 Conductive material 50 Connection region

Claims (17)

基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
前記第1の電極層上に前記電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から前記第1の電極層表面位置に至る深さの第1の素子分離溝および該積層面から前記第1の電極層を露出する深さの導通用溝を形成する工程、
前記第1の素子分離溝に絶縁材を充填する工程、
前記第1の素子分離溝に充填された前記絶縁材の表面を含む前記積層面上に第2の電極層を形成すると共に前記導通用溝に該第2の電極層材料を埋め込む工程、
前記第2の電極層表面から前記第1の電極層を露出する深さの第2の素子分離溝を、前記導通用溝の前記第1の素子分離溝とは反対側に形成する工程、および
前記第2の素子分離溝に絶縁材を充填する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
After laminating at least the photoelectric conversion layer so as to embed the electrode layer separation groove on the first electrode layer, the first element separation groove having a depth from the laminated surface to the surface position of the first electrode layer, and the Forming a conduction groove having a depth exposing the first electrode layer from the laminated surface;
Filling the first element isolation trench with an insulating material;
Forming a second electrode layer on the laminated surface including the surface of the insulating material filled in the first element isolation groove and embedding the second electrode layer material in the conduction groove;
Forming a second element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer on a side opposite to the first element isolation groove of the conduction groove; and A method of manufacturing an integrated solar cell, comprising a step of filling the second element isolation groove with an insulating material.
基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
前記第1の電極層上に前記電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から前記第1の電極層表面位置に至る深さの第1の素子分離溝および該積層面から前記第1の電極層を露出する深さの導通用溝を形成する工程、
前記第1の素子分離溝に絶縁材を充填する工程、
前記導通用溝に導電材を充填する工程、
前記各溝に充填された前記絶縁材および前記導電材の表面を含む前記積層面上に第2の電極層を形成する工程、および
前記第2の電極層表面から前記第1の電極層を露出する深さの第2の素子分離溝を、前記導通用溝の前記第1の素子分離溝とは反対側に形成する工程、および
前記第2の素子分離溝に絶縁材を充填する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
After laminating at least the photoelectric conversion layer so as to embed the electrode layer separation groove on the first electrode layer, the first element separation groove having a depth from the laminated surface to the surface position of the first electrode layer, and the Forming a conduction groove having a depth exposing the first electrode layer from the laminated surface;
Filling the first element isolation trench with an insulating material;
Filling the conductive groove with a conductive material;
Forming a second electrode layer on the laminated surface including the surfaces of the insulating material and the conductive material filled in the grooves; and exposing the first electrode layer from the surface of the second electrode layer Forming a second element isolation groove having a depth to be formed on a side opposite to the first element isolation groove of the conduction groove, and filling the second element isolation groove with an insulating material. The manufacturing method of the integrated solar cell characterized by the above-mentioned.
基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
前記第1の電極層上に前記電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から前記第1の電極層を露出する深さの導通用溝を形成する工程、
前記導通用溝に導電材を充填する工程、
前記導通用溝に充填された前記導電材の表面を含む前記積層面上に第2の電極層を形成する工程、
前記第2の電極層表面から前記第1の電極層を露出する深さの素子分離溝を、前記導通用溝の前記電極層分離溝とは反対側に形成する工程、および
前記素子分離溝に絶縁材を充填する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
Forming a conductive groove having a depth exposing the first electrode layer from the laminated surface after laminating at least the photoelectric conversion layer so as to embed the electrode layer separation groove on the first electrode layer;
Filling the conductive groove with a conductive material;
Forming a second electrode layer on the laminated surface including the surface of the conductive material filled in the conductive groove;
Forming an element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer on a side opposite to the electrode layer isolation groove of the conduction groove; and The manufacturing method of the integrated solar cell characterized by including the process of filling with an insulating material.
基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
前記第1の電極層上に前記電極層分離溝を埋め込むように少なくとも光電変換層を積層した後に、積層面から前記第1の電極層を露出する深さの開口溝部を形成する工程、
前記開口溝部の一方の壁面を覆うとともに、該開口溝部に露出する、他方の壁面側に延びる第1の電極層に接触する導電部を形成する工程、
前記積層面上および前記導電部の表面上に、並びに前記開口溝部を埋め込むように第2の電極層を形成する工程、および
前記第2の電極層の表面から前記第1の電極層を露出する深さの素子分離溝を、前記開口溝部の他方の壁面側の端部もしくは該開口溝部外の該他方の壁面側の部分に形成する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
Forming at least a photoelectric conversion layer so as to embed the electrode layer separation groove on the first electrode layer, and then forming an opening groove having a depth exposing the first electrode layer from the laminated surface;
Forming a conductive portion that covers one wall surface of the opening groove and is exposed to the opening groove and that contacts the first electrode layer extending toward the other wall;
Forming a second electrode layer on the laminated surface and on the surface of the conductive portion and filling the opening groove, and exposing the first electrode layer from the surface of the second electrode layer A method of manufacturing an integrated solar cell, comprising: forming an element isolation groove having a depth at an end portion on the other wall surface side of the opening groove portion or a portion on the other wall surface side outside the opening groove portion. .
前記第2の素子分離溝に絶縁材を充填する工程をさらに含むことを特徴とする請求項4記載の集積化太陽電池の製造方法。   The method for manufacturing an integrated solar cell according to claim 4, further comprising a step of filling the second element isolation groove with an insulating material. 基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に第1の電極層を形成し、該第1の電極層を複数の領域に分離する電極層分離溝を形成する工程、
前記第1の電極層上に前記電極層分離溝を埋め込むように少なくとも光電変換層を積層して積層体を形成し、該積層体表面から前記第1の電極層を露出する深さの開口溝部であって、該開口溝部の溝幅方向において該開口溝部の両壁から離間した位置に前記積層体の一部が残置された開口溝部を、該開口溝部の一方の壁面と該積層体の一部との間に前記他方の壁面側に延びる第1の電極層が少なくとも一部露出するように形成する工程、
前記積層体の前記一部より前記開口溝部の前記一方の壁面側に導電性インクを滴下して、該一方の壁面を覆うと共に、該一方の壁面と前記積層体の前記一部との間に露出する前記第1の電極層に接触する導電部を形成する工程、
前記積層体表面上および前記導電部の表面上に、並びに前記開口溝部を埋め込むように第2の電極層を形成する工程、および
前記第2の電極層表面から前記第1の電極層を露出する深さの第2の素子分離溝を、前記積層体の前記一部よりも前記開口溝部の他方の壁面側に形成する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
Forming a first electrode layer on a substrate having at least an insulating surface, and forming an electrode layer separation groove for separating the first electrode layer into a plurality of regions;
A laminated body is formed by laminating at least a photoelectric conversion layer so as to embed the electrode layer separation groove on the first electrode layer, and an opening groove having a depth exposing the first electrode layer from the surface of the laminated body An opening groove in which a part of the laminated body is left at a position spaced apart from both walls of the opening groove in the groove width direction of the opening groove. A step of forming the first electrode layer extending toward the other wall surface between the first and second walls so as to be at least partially exposed;
Conductive ink is dropped from the part of the laminated body onto the one wall surface side of the opening groove to cover the one wall surface, and between the one wall surface and the part of the laminated body. Forming a conductive portion in contact with the exposed first electrode layer;
Forming a second electrode layer on the surface of the laminate and on the surface of the conductive portion and filling the opening groove, and exposing the first electrode layer from the surface of the second electrode layer A method of manufacturing an integrated solar cell, comprising a step of forming a second element isolation groove having a depth closer to the other wall surface of the opening groove than the part of the stacked body.
前記第2の素子分離溝に絶縁材を充填する工程をさらに含むことを特徴とする請求項6記載の集積化太陽電池の製造方法。   The method for manufacturing an integrated solar cell according to claim 6, further comprising a step of filling the second element isolation groove with an insulating material. 前記開口溝部を、該開口溝部となる領域に、前記積層体の一部が残るように所定の間隔で2本の溝を、メカニカルスクライブ法を用いて形成することにより形成することを特徴とする請求項6または7記載の集積化太陽電池の製造方法。   The opening groove is formed by forming two grooves using a mechanical scribing method at a predetermined interval so that a part of the stacked body remains in a region to be the opening groove. The manufacturing method of the integrated solar cell of Claim 6 or 7. 基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を積層した後に、積層面から前記第1の電極層を貫通して前記基板の表面を露出する深さの第1の素子分離溝および該積層面から前記第1の電極層を露出する深さの導通用溝を形成する工程、
前記第1の素子分離溝に絶縁材を充填する工程、
前記導通用溝に導電材を充填する工程、
前記各溝に充填された前記絶縁材および前記導電材の表面を含む前記積層面上に第2の電極層を形成する工程、
前記第2の電極層表面から前記第1の電極層を露出する深さの第2の素子分離溝を、前記導通用溝の前記第1の素子分離溝とは反対側に形成する工程、および
前記第2の素子分離溝に絶縁材を充填する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
After stacking at least the first electrode layer and the photoelectric conversion layer on a substrate having at least an insulating surface, the first electrode layer has a depth that exposes the surface of the substrate through the first electrode layer from the stacking surface. Forming an element isolation groove and a conduction groove having a depth exposing the first electrode layer from the laminated surface;
Filling the first element isolation trench with an insulating material;
Filling the conductive groove with a conductive material;
Forming a second electrode layer on the laminated surface including the surfaces of the insulating material and the conductive material filled in the grooves;
Forming a second element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer on a side opposite to the first element isolation groove of the conduction groove; and A method of manufacturing an integrated solar cell, comprising a step of filling the second element isolation groove with an insulating material.
基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を順に積層した後に、積層面から前記第1の電極層を露出する深さの開口溝部を形成する工程、
該開口溝部の底面に露出する前記第1の電極層の一部に、該第1の電極層を分離する電極層分離溝を形成する工程、
前記開口溝部の一方の壁面を覆うとともに、前記電極層分離溝を埋め込む絶縁部を形成する工程、
前記一方の壁面側の前記積層面から、前記絶縁部の表面上を介して、前記開口溝部の底面に露出する前記第1の電極層に至る導電層を形成する工程、
前記導電層の表面および前記積層面上に第2の電極層を形成する工程、および
前記第2の電極層表面から前記第1の電極層を露出する深さの素子分離溝を、前記開口溝部の他方の壁面側の端部もしくは該開口溝部外の該他方の壁面側の部分に形成する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
Forming at least a first electrode layer and a photoelectric conversion layer in order on a substrate having an insulating surface at least, and then forming an opening groove having a depth exposing the first electrode layer from the laminated surface;
Forming an electrode layer separation groove for separating the first electrode layer in a part of the first electrode layer exposed on the bottom surface of the opening groove,
Forming an insulating portion that covers one wall surface of the opening groove and embeds the electrode layer separation groove;
Forming a conductive layer from the laminated surface on the one wall surface side to the first electrode layer exposed on the bottom surface of the opening groove through the surface of the insulating portion;
A step of forming a second electrode layer on the surface of the conductive layer and the laminated surface; and an element isolation groove having a depth exposing the first electrode layer from the surface of the second electrode layer. A method of manufacturing an integrated solar cell, comprising a step of forming the other wall surface side end portion or the other wall surface side portion outside the opening groove.
前記素子分離溝に絶縁材を充填する工程をさらに含むことを特徴とする請求項10記載の集積化太陽電池の製造方法。   The method of manufacturing an integrated solar cell according to claim 10, further comprising a step of filling the element isolation groove with an insulating material. 基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を積層して積層体を形成し、該積層体表面から前記第1の電極層を露出する深さの開口溝部であって、該開口溝部の溝幅方向において該開口溝部の両壁から離間した位置に前記積層体の一部が残置された開口溝部を形成する工程、
前記開口溝部の一方の壁面と前記積層体の前記一部との間に露出する前記第1の電極層に、該第1の電極層を分離する電極層分離溝を形成する工程、
前記積層体の前記一部より前記開口溝部の前記一方の壁面側に絶縁性インクを滴下して、該一方の壁面を覆うと共に前記電極層分離溝を埋め込む絶縁部を形成する工程、
前記積層体表面上および前記絶縁部の表面上に、並びに前記開口溝部を埋め込むように第2の電極層を形成する工程、および
前記第2の電極層表面から前記第1の電極層を露出する深さの第2の素子分離溝を、前記積層体の前記一部よりも前記開口溝部の他方の壁面側に形成する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
At least a first electrode layer and a photoelectric conversion layer are stacked on a substrate having an insulating surface at least to form a stacked body, and an opening groove having a depth exposing the first electrode layer from the surface of the stacked body And forming an opening groove part in which a part of the laminate is left in a position spaced from both walls of the opening groove part in the groove width direction of the opening groove part,
Forming an electrode layer separation groove for separating the first electrode layer in the first electrode layer exposed between one wall surface of the opening groove and the part of the laminate;
Dropping an insulating ink from the part of the laminated body to the one wall surface of the opening groove to form an insulating portion that covers the one wall and fills the electrode layer separation groove;
Forming a second electrode layer on the surface of the stacked body and on the surface of the insulating portion and filling the opening groove, and exposing the first electrode layer from the surface of the second electrode layer A method of manufacturing an integrated solar cell, comprising a step of forming a second element isolation groove having a depth closer to the other wall surface of the opening groove than the part of the stacked body.
前記第2の素子分離溝に絶縁材を充填する工程をさらに含むことを特徴とする請求項12記載の集積化太陽電池の製造方法。   The method for manufacturing an integrated solar cell according to claim 12, further comprising a step of filling the second element isolation groove with an insulating material. 前記開口溝部を、該開口溝部となる領域に、前記積層体の一部が残るように所定の間隔で2本の溝を、メカニカルスクライブ法を用いて形成することにより形成することを特徴とする請求項12または13記載の集積化太陽電池の製造方法。   The opening groove is formed by forming two grooves using a mechanical scribing method at a predetermined interval so that a part of the stacked body remains in a region to be the opening groove. The method for producing an integrated solar cell according to claim 12 or 13. 基板上に、第1の電極層、光電変換層および第2の電極層をこの順に備えた複数の光電変換素子が配列され直列接続されてなる集積化太陽電池の製造方法であって、
少なくとも表面が絶縁性である基板上に、少なくとも第1の電極層および光電変換層を積層して積層体を形成し、該積層体表面から前記第1の電極層を露出する深さの開口溝部であって、該開口溝部の溝幅方向において該開口溝部の両壁から離間した位置に前記積層体の一部が残置された開口溝部を形成する工程、
前記開口溝部の一方の壁面と前記積層体の前記一部との間に露出する前記第1の電極層に、該第1の電極層を分離する電極層分離溝を形成する工程、
前記積層体の前記一部より前記開口溝部の前記一方の壁面側に絶縁性インクを滴下して、該一方の壁面を覆うと共に前記電極層分離溝を埋め込む絶縁部を形成する工程、
前記一方の壁面側の前記積層体表面から、前記絶縁部の表面上を介して、前記一方の壁面と前記積層体の前記一部との間に露出する前記第1の電極層に至る導電層を形成する工程、
前記積層体表面上および前記導電層の表面上に、並びに前記開口溝部を埋め込むように第2の電極層を形成する工程、および
前記第2の電極層表面から前記第1の電極層を露出する深さの第2の素子分離溝を、前記積層体の前記一部よりも前記開口溝部の他方の壁面側に形成する工程を含むことを特徴とする集積化太陽電池の製造方法。
A method of manufacturing an integrated solar cell in which a plurality of photoelectric conversion elements each including a first electrode layer, a photoelectric conversion layer, and a second electrode layer in this order are arranged and connected in series on a substrate,
At least a first electrode layer and a photoelectric conversion layer are stacked on a substrate having an insulating surface at least to form a stacked body, and an opening groove having a depth exposing the first electrode layer from the surface of the stacked body And forming an opening groove part in which a part of the laminate is left in a position spaced from both walls of the opening groove part in the groove width direction of the opening groove part,
Forming an electrode layer separation groove for separating the first electrode layer in the first electrode layer exposed between one wall surface of the opening groove and the part of the laminate;
Dropping an insulating ink from the part of the laminated body to the one wall surface of the opening groove to form an insulating portion that covers the one wall and fills the electrode layer separation groove;
A conductive layer extending from the surface of the laminate on the one wall surface side to the first electrode layer exposed between the one wall surface and the part of the laminate via the surface of the insulating portion Forming a process,
Forming a second electrode layer on the surface of the stacked body and on the surface of the conductive layer and filling the opening groove, and exposing the first electrode layer from the surface of the second electrode layer A method of manufacturing an integrated solar cell, comprising a step of forming a second element isolation groove having a depth closer to the other wall surface of the opening groove than the part of the stacked body.
前記第2の素子分離溝に絶縁材を充填する工程をさらに含むことを特徴とする請求項15記載の集積化太陽電池の製造方法。   The method for manufacturing an integrated solar cell according to claim 15, further comprising a step of filling the second element isolation groove with an insulating material. 前記開口溝部を、該開口溝部となる領域に、前記積層体の一部が残るように所定の間隔で2本の溝を、メカニカルスクライブ法を用いて形成することにより形成することを特徴とする請求項15または16記載の集積化太陽電池の製造方法。   The opening groove is formed by forming two grooves using a mechanical scribing method at a predetermined interval so that a part of the stacked body remains in a region to be the opening groove. The method for producing an integrated solar cell according to claim 15 or 16.
JP2012007666A 2012-01-18 2012-01-18 Integrated soar cell manufacturing method Pending JP2013149698A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012007666A JP2013149698A (en) 2012-01-18 2012-01-18 Integrated soar cell manufacturing method
PCT/JP2013/000176 WO2013108621A1 (en) 2012-01-18 2013-01-17 Method for manufacturing integrated solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012007666A JP2013149698A (en) 2012-01-18 2012-01-18 Integrated soar cell manufacturing method

Publications (1)

Publication Number Publication Date
JP2013149698A true JP2013149698A (en) 2013-08-01

Family

ID=48799052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012007666A Pending JP2013149698A (en) 2012-01-18 2012-01-18 Integrated soar cell manufacturing method

Country Status (2)

Country Link
JP (1) JP2013149698A (en)
WO (1) WO2013108621A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063173A (en) * 2014-09-22 2016-04-25 株式会社東芝 Photoelectric conversion element
WO2019181940A1 (en) * 2018-03-23 2019-09-26 積水化学工業株式会社 Method for producing solar cell, and solar cell
JP2022537593A (en) * 2019-08-26 2022-08-26 杭州繊納光電科技有限公司 Integral processing method for cutting and passivation of solar cells, and solar cells thereof
CN116613230A (en) * 2023-06-26 2023-08-18 云谷(固安)科技有限公司 Solar cell and preparation method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3035565B2 (en) * 1991-12-27 2000-04-24 株式会社半導体エネルギー研究所 Fabrication method of thin film solar cell
JPH11126914A (en) * 1997-10-22 1999-05-11 Mitsubishi Heavy Ind Ltd Manufacture of integrated solar cell
JP2005101384A (en) * 2003-09-26 2005-04-14 Sanyo Electric Co Ltd Photovoltaic device and its manufacturing method
JP2010062185A (en) * 2008-09-01 2010-03-18 Mitsubishi Electric Corp Photoelectric converter and method of manufacturing the same
JP2011198942A (en) * 2010-03-18 2011-10-06 Fujifilm Corp Thin-film solar cell and method for manufacturing same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016063173A (en) * 2014-09-22 2016-04-25 株式会社東芝 Photoelectric conversion element
WO2019181940A1 (en) * 2018-03-23 2019-09-26 積水化学工業株式会社 Method for producing solar cell, and solar cell
JP6592639B1 (en) * 2018-03-23 2019-10-16 積水化学工業株式会社 SOLAR CELL MANUFACTURING METHOD AND SOLAR CELL
JP2022537593A (en) * 2019-08-26 2022-08-26 杭州繊納光電科技有限公司 Integral processing method for cutting and passivation of solar cells, and solar cells thereof
JP7237403B2 (en) 2019-08-26 2023-03-13 杭州繊納光電科技有限公司 Integral processing method for cutting and passivation of solar cells, and solar cells thereof
CN116613230A (en) * 2023-06-26 2023-08-18 云谷(固安)科技有限公司 Solar cell and preparation method thereof

Also Published As

Publication number Publication date
WO2013108621A1 (en) 2013-07-25

Similar Documents

Publication Publication Date Title
KR101210168B1 (en) Solar cell apparatus and method of fabricating the same
JP5597247B2 (en) Solar cell and manufacturing method thereof
US20110174373A1 (en) Photoelectric Conversion Cell and Photoelectric Conversion Module
EP2485272A2 (en) Solar power generation apparatus and manufacturing method thereof
KR20110048730A (en) Solar cell and method of fabircating the same
CN102576758A (en) Solar power generation apparatus and manufacturing method thereof
WO2013108621A1 (en) Method for manufacturing integrated solar cell
JP6034791B2 (en) Solar power plant
JP2012532442A (en) Solar cell and manufacturing method thereof
KR101283072B1 (en) Solar cell apparatus and method of fabricating the same
WO2013108623A1 (en) Method for manufacturing integrated solar cell
KR101114079B1 (en) Solar cell apparatus and method of fabricating the same
JP6185840B2 (en) Photovoltaic power generation apparatus and manufacturing method thereof
JP2011103425A (en) Photoelectric converter
JP2013149699A (en) Integrated soar cell manufacturing method
KR101091359B1 (en) Solar cell and mehtod of fabricating the same
KR101055019B1 (en) Photovoltaic device and its manufacturing method
JP6258884B2 (en) Photoelectric conversion device
KR101349429B1 (en) Photovoltaic apparatus
KR101338549B1 (en) Solar cell and method of fabricating the same
KR20130136739A (en) Solar cell and method of fabricating the same
JP2014007236A (en) Integrated solar cell and manufacturing method for the same
KR101210104B1 (en) Solar cell apparatus
KR101349432B1 (en) Photovoltaic apparatus and method of fabricating the same
JP2016157808A (en) Photoelectric conversion device