JP2013131985A - Signal generation apparatus and signal generation method - Google Patents

Signal generation apparatus and signal generation method Download PDF

Info

Publication number
JP2013131985A
JP2013131985A JP2011281494A JP2011281494A JP2013131985A JP 2013131985 A JP2013131985 A JP 2013131985A JP 2011281494 A JP2011281494 A JP 2011281494A JP 2011281494 A JP2011281494 A JP 2011281494A JP 2013131985 A JP2013131985 A JP 2013131985A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
signal
section
generation
division
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011281494A
Other languages
Japanese (ja)
Inventor
Noboru Otani
暢 大谷
Momoko Inadomaru
桃子 稲童丸
Original Assignee
Anritsu Corp
アンリツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To provide a signal generation apparatus and a signal generation method that suppress generation of spurious components.SOLUTION: A signal generation apparatus 10 includes: a waveform data storage section 11 for storing baseband waveform data of a digital value; DACs 12 and 13 for DA-converting the waveform data output from the waveform data storage section 11; a local oscillation device 20 for generating a local oscillation signal; and a quadrature modulator 14 for multiplying output signals of the DACs 12 and 13 by the local oscillation signal to generate an RF test signal. The local oscillation device 20 includes a DDS 21, a local oscillator 22, a mixer 23, a BPF 24, a division ratio operation section 25, a division ratio setting section 26, a frequency setting section 27 and a PLL circuit 30. The division ratio setting section 26 is configured to, if there are a plurality of division ratios capable of producing a desired frequency from a frequency that the DDS 21 can output, set the division ratio that minimizes the oscillation frequency of the DDS 21 in a variable frequency divider 34 of the PLL circuit 30.

Description

本発明は、例えば携帯電話やモバイル端末等の移動通信端末に対する特性試験において試験信号を発生する信号発生装置及び信号発生方法に関する。 The present invention relates to a signal generator and a signal generating method for generating a test signal in the characteristic test on the mobile communication terminal such as, for example, mobile phones and mobile terminals.

従来、移動通信端末等の特性試験において、試験信号を移動通信端末等に供給するため信号発生装置が用いられる(例えば、特許文献1参照)。 Conventionally, in characteristic test such as a mobile communication terminal, the signal generator is used to supply the test signal to the mobile communication terminal or the like (e.g., see Patent Document 1).

特許文献1記載の信号発生装置は、IQベースバンド信号を発生するベースバンド信号発生部と、局部発振器から入力した局部発振信号をIQベースバンド信号で変調した直交変調信号を出力する直交変調手段と、直交変調信号の信号レベルを所定のレベルに減衰して出力する可変ATTと、を備え、試験者が指定した無線周波数及び信号レベルを有する試験信号を出力できるようになっている。 Signal generating apparatus described in Patent Document 1, a baseband signal generator for generating an IQ base band signal, a quadrature modulating means for outputting a quadrature modulated signal obtained by modulating the local oscillation signal inputted from a local oscillator in IQ baseband signal comprising a variable ATT for outputting a signal level of the quadrature modulated signal is attenuated to a predetermined level, the test person is enabled to output a test signal having a radio frequency and signal level specified.

前述の構成において、局部発振信号の周波数精度の向上や安定化が要求されるため、局部発振器としては、近年、例えばダイレクトデジタルシンセサイザ(Direct Digital Synthesizer:DDS)がLSI化された周波数シンセサイザが使用されている。 In the configuration described above, for improving and stabilizing the frequency precision of the local oscillation signal is required, as the local oscillator, in recent years, for example, direct digital synthesizer (Direct Digital Synthesizer: DDS) is a frequency synthesizer which is an LSI is used ing.

特開2008−205812号公報 JP 2008-205812 JP

しかしながら、従来の信号発生装置では、DDSを用いると不要波成分(以下「スプリアス」という。)が発生するという課題があった。 However, the conventional signal generating apparatus, unnecessary wave components With DDS (hereinafter referred to as "spurs".) Has a problem that occurs. このスプリアスは、DDSの出力周波数が高くなるに従って、その発生頻度及びレベルが高くなることが知られており、スプリアスの発生を抑制することができる信号発生装置が求められていた。 This spurious according DDS output frequency becomes higher, the frequency of occurrence and level it is known that is high, the signal generating device capable of suppressing the generation of spurious has been demanded.

本発明は、前述の事情に鑑みてなされたものであり、スプリアスの発生を抑制することができる信号発生装置及び信号発生方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a signal generator and a signal generation method capable of suppressing the generation of spurious.

本発明の請求項1に係る信号発生装置は、ベースバンド信号を出力するベースバンド信号出力手段(11)と、予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段(20)と、前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段(14)と、を有し、前記局部発振信号生成手段は、所定周波数の周波数信号を発生する周波数信号発生部(21、22、23)と、可変分周器(34)の分周比に応じて前記周波数信号の周波数を前記局部発振周波数に変換する位相同期ループ回路(30)と、前記周波数信号の周波数を前記局部発振周波数に変換する際に複数の分周比が存在することを条件として、前記複数の分周比 Signal generator according to claim 1 of the present invention includes a base band signal output means for outputting a baseband signal (11), the local oscillation signal generating means for generating a local oscillation signal of local oscillation frequency to a predetermined (20 a) has a radio frequency signal generating means (14) for generating a radio frequency signal by performing orthogonal modulation and frequency conversion by multiplying the baseband signal and the local oscillation signal, the local oscillation signal generating means, the frequency signal generation unit for generating a frequency signal having a predetermined frequency and (21, 22, 23), the local oscillation frequency of the frequency of the frequency signal in response to the division ratio of the variable frequency divider (34) a phase locked loop circuit (30) for converting the frequency of said frequency signal on condition that the plurality of division ratios are present and can be converted to the local oscillation frequency, the plurality of division ratios うち前記周波数信号の周波数が最小周波数となる分周比を前記可変分周器に設定する分周比設定部(26)と、を備えた構成を有している。 Frequency of among said frequency signal has the frequency division ratio setting unit that sets a frequency division ratio which minimizes frequency to the variable frequency divider (26), the arrangement having a.

この構成により、本発明の請求項1に係る信号発生装置は、分周比設定部が、周波数信号の周波数を局部発振周波数に変換する際に複数の分周比が存在する場合、複数の分周比のうち周波数信号の周波数が最小周波数となる分周比を可変分周器に設定することにより、スプリアスがより発生しにくい周波数に設定できるので、スプリアスの発生を抑制することができる。 With this configuration, a signal generator according to claim 1 of the present invention, the frequency division ratio setting unit, if there are a plurality of dividing ratio when converting the frequency of the frequency signal to the local oscillation frequency, a plurality of minute by setting the division ratio frequency is the minimum frequency of the frequency signal of the frequency division ratio in the variable frequency divider, because spurious can be set more hardly occurs frequencies, it is possible to suppress the generation of spurious.

本発明の請求項2に係る信号発生装置は、前記可変分周器は、小数型の分周器であり、前記分周比設定部は、小数の分周比を前記可変分周器に設定するものである構成を有している。 Signal generator according to claim 2 of the present invention, the variable frequency divider is a divider of fractional type, the division ratio setting unit sets the frequency division ratio of the fractional in the variable frequency divider and a is a structure intended to.

この構成により、本発明の請求項2に係る信号発生装置は、小数型の分周器を用いてスプリアスの発生を抑制することができる。 With this configuration, a signal generator according to claim 2 of the present invention, it is possible to suppress the occurrence of a spurious with a divider point type.

本発明の請求項3に係る信号発生方法は、ベースバンド信号を出力するベースバンド信号出力ステップ(S12)と、予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成ステップ(S20)と、前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成ステップ(S14)と、を有し、前記局部発振信号生成ステップは、所定周波数の周波数信号を発生する周波数信号発生ステップ(S25、S26)と、可変分周器(34)の分周比に応じて前記周波数信号の周波数を前記局部発振周波数に変換する周波数変換ステップ(S30)と、前記周波数信号の周波数を前記局部発振周波数に変換する際に複数の分周比が存在することを Signal generation method according to claim 3 of the present invention, the baseband signal output step and (S12), the local oscillation signal generating step (S20 to generate a local oscillation signal of local oscillation frequency predetermined for outputting a baseband signal a) has a radio frequency signal generating step (S14) for generating a radio frequency signal by performing orthogonal modulation and frequency conversion by multiplying the baseband signal and the local oscillation signal, the local oscillation signal generating step converts the frequency signal generation step of generating a frequency signal having a predetermined frequency (S25, S26), the variable frequency divider the partial frequency of the frequency signal in accordance with a division ratio of (34) to said local oscillator frequency a frequency conversion step (S30), that a plurality of division ratios are present when converting a frequency of said frequency signal to said local oscillator frequency 件として、前記複数の分周比のうち前記周波数信号の周波数が最小周波数となる分周比を前記可変分周器に設定する分周比設定ステップ(S23)と、を含む構成を有している。 As matter, has a configuration including a frequency and dividing ratio setting step (S23), the frequency of said frequency signal to set the frequency division ratio becomes a minimum frequency to the variable frequency divider of the plurality of division ratios there.

この構成により、本発明の請求項3に係る信号発生方法は、分周比設定ステップにおいて、周波数信号の周波数を局部発振周波数に変換する際に複数の分周比が存在する場合、複数の分周比のうち周波数信号の周波数が最小周波数となる分周比を可変分周器に設定することにより、スプリアスがより発生しにくい周波数に設定できるので、スプリアスの発生を抑制することができる。 With this configuration, the signal generating method according to claim 3 of the present invention, the dividing ratio setting step, if there are a plurality of dividing ratio when converting the frequency of the frequency signal to the local oscillation frequency, a plurality of minute by setting the division ratio frequency is the minimum frequency of the frequency signal of the frequency division ratio in the variable frequency divider, because spurious can be set more hardly occurs frequencies, it is possible to suppress the generation of spurious.

本発明の請求項4に係る信号発生方法は、前記可変分周器は、小数型の分周器であり、前記分周比設定ステップにおいて、小数の分周比を前記可変分周器に設定する構成を有している。 Signal generation method according to claim 4 of the present invention, the variable frequency divider is a divider of fractional type, in the frequency division ratio setting step, setting the division ratio of the fractional in the variable frequency divider It has a configuration that.

この構成により、本発明の請求項4に係る信号発生方法は、小数型の分周器を用いてスプリアスの発生を抑制することができる。 With this configuration, according to claim 4 signal generation method according to the present invention, it is possible to suppress the occurrence of a spurious with a divider point type.

本発明は、スプリアスの発生を抑制することができるという効果を有する信号発生装置及び信号発生方法を提供することができるものである。 The present invention can provide a signal generator and a signal generation method has the effect that it is possible to suppress the generation of spurious.

本発明に係る信号発生装置の一実施形態におけるブロック構成図である。 It is a block diagram of an embodiment of a signal generator according to the present invention. 本発明に係る信号発生装置の一実施形態におけるフローチャートである。 It is a flowchart of an embodiment of a signal generator according to the present invention. 本発明に係る信号発生装置の一実施形態における局部発振信号の生成手順を示すフローチャートである。 It is a flowchart showing a procedure of generating the local oscillation signal according to an embodiment of the signal generating apparatus according to the present invention. 本発明に係る信号発生装置の一実施形態における局部発振信号の生成において、試験条件を示す図である。 In generation of the local oscillation signal according to an embodiment of the signal generating apparatus according to the present invention, illustrating a test condition. 本発明に係る信号発生装置の一実施形態における局部発振信号の生成において、VCO周波数と分周比との関係を示す図である。 In generation of the local oscillation signal according to an embodiment of the signal generating apparatus according to the present invention, it is a diagram showing the relationship between the VCO frequency and the division ratio. 本発明に係る信号発生装置の一実施形態における局部発振信号の生成において、分周比、分周周波数及びDDS周波数の関係を示す図である。 In generation of the local oscillation signal according to an embodiment of the signal generating apparatus according to the present invention, the dividing ratio is a diagram showing a relationship between divided frequency and DDS frequency.

以下、本発明の実施形態について図面を用いて説明する。 Hereinafter will be described with reference to the accompanying drawings, embodiments of the present invention.

まず、本発明に係る信号発生装置の一実施形態における構成について説明する。 First, a configuration of an embodiment of a signal generator according to the present invention.

図1に示すように、本実施形態における信号発生装置10は、波形データ記憶部11、デジタルアナログコンバータ(DAC)12及び13、直交変調器14、自動レベル制御(ALC)回路16、ステップアッテネータ(ステップATT)17、操作部18、設定部19、局部発振装置20を備えている。 As shown in FIG. 1, the signal generating apparatus 10 of the present embodiment, the waveform data storage unit 11, a digital-analog converter (DAC) 12 and 13, quadrature modulator 14, an automatic level control (ALC) circuit 16, the step attenuator ( step ATT) 17, an operation unit 18, setting unit 19, a local oscillator 20.

局部発振装置20は、DDS21、局部発振器22、ミキサ23、バンドパスフィルタ(BPF)24、分周比演算部25、分周比設定部26、周波数設定部27、位相同期ループ(Phase Locked Loop:PLL)回路30を備えている。 Local oscillator 20, DDS21, a local oscillator 22, a mixer 23, a band pass filter (BPF) 24, the frequency division ratio calculation unit 25, the frequency division ratio setting unit 26, the frequency setting unit 27, a phase locked loop (Phase Locked Loop: PLL) and a circuit 30.

PLL回路30は、位相周波数比較器(Phase Frequency Detector:PFD)31、ループフィルタ(LF)32、電圧制御発振器(Voltage Controlled Oscillator:VCO)33、可変分周器34を備えている。 PLL circuit 30 includes a phase frequency comparator (Phase Frequency Detector: PFD) 31, a loop filter (LF) 32, a voltage controlled oscillator (Voltage Controlled Oscillator: VCO) 33, and a variable frequency divider 34.

波形データ記憶部11は、被試験装置を試験するための複数の試験信号データとして、デジタル値のベースバンドの波形データを記憶している。 Waveform data storage unit 11, a plurality of test signal data for testing a device under test stores waveform data of the baseband of the digital values. 試験者は、操作部18を操作し、設定部19を介して、波形データ記憶部11に記憶された試験信号データを選択できるようになっている。 The tester operates the operation unit 18, via the setting unit 19, it is possible to select the test signal data stored in the waveform data storage section 11. 試験信号データは、I相成分(同相成分)及びQ相成分(直交成分)のベースバンドの波形データを含む。 Test signal data includes waveform data of the baseband of the I-phase component (phase component) and Q-phase component (quadrature component). 波形データは、例えば、図示しないDSP(Digital Signal Processor)によって生成される。 Waveform data is generated, for example, by a DSP (Digital Signal Processor) not shown.

DAC12及び13は、それぞれ、波形データ記憶部11が出力するデジタル値のベースバンド信号波形データをアナログ値に変換して直交変調器14に出力するようになっている。 DAC12 and 13, respectively, has become a baseband signal waveform data of the digital value waveform data storage unit 11 outputs to output to the quadrature modulator 14 into an analog value.

直交変調器14は、DAC12から出力されるベースバンド信号I相成分及びDAC13から出力されるベースバンド信号Q相成分と、局部発振装置20から入力した局部発振信号とを乗算することにより直交変調及び周波数変換を行って無線周波数の試験信号(RF試験信号)を生成してALC回路16に出力するようになっている。 Quadrature modulator 14 quadrature modulation and by multiplying the baseband signal Q phase component output from the baseband signal I phase component and DAC13 output from DAC 12, and a local oscillation signal inputted from the local oscillator 20 and outputs to the ALC circuit 16 to generate a radio frequency test signal (RF test signal) by performing frequency conversion. この直交変調器14は、本発明に係る無線周波数信号生成手段を構成する。 The quadrature modulator 14 constitute a radio frequency signal generator according to the present invention.

ALC回路16は、入力したRF試験信号のレベルを所定の電力レベルに設定してステップATT17に出力するようになっている。 ALC circuit 16 sets the level of the input RF test signal to a predetermined power level and outputs it to the step ATT17. ALC回路16が設定する電力レベルは、設定部19からの設定信号によって設定されるようになっている。 Power level ALC circuit 16 is set is adapted to be set by the setting signal from the setting unit 19.

ステップATT17は、入力したRF試験信号のレベルを所定の減衰量のステップで減衰することができるATTである。 Step ATT17 is ATT capable of attenuating the level of the input RF test signal at a predetermined attenuation amount of the step. このステップATT17の減衰量は、設定部19からの設定信号によって設定されるようになっている。 Attenuation of this step ATT17 is adapted to be set by the setting signal from the setting unit 19.

操作部18は、試験者が試験条件及び試験手順に関する設定等を行うために操作するものであり、例えば、キーボード、ダイヤル又はマウスのような入力デバイス、これらを制御する制御回路等で構成される。 Operation unit 18 is for testing by an operator to perform settings concerning test conditions and test procedures, for example, a keyboard, an input device such as a dial or mouse, the control circuit for controlling these . 試験者が設定する試験条件としては、例えば、波形データ記憶部11に記憶された波形データ、ステップATT17が出力するRF試験信号の出力レベル及び無線周波数等がある。 The test conditions tester set, for example, the output level and the radio frequency and the like of the RF test signal waveform data stored in waveform data storage unit 11, the step ATT17 output.

設定部19は、例えばマイクロコンピュータによって構成されており、装置全体の制御を行うようになっている。 Setting unit 19 has, for example, a microcomputer, and performs control of the entire device. また、設定部19は、試験者が操作部18を操作して設定した各試験条件に基づき、各試験条件を設定する制御信号を波形データ記憶部11、ALC回路16、ステップATT17、分周比演算部25にそれぞれ出力し、各試験条件を設定するようになっている。 The setting unit 19, based on the test conditions Test has set by operating the operation unit 18, the waveform data storage section 11 a control signal for setting the respective test conditions, ALC circuit 16, step ATT17, the division ratio and output to the arithmetic unit 25 is adapted to set each test condition.

次に、局部発振装置20の構成について説明する。 Next, the configuration of the local oscillator 20. この局部発振装置20は、本発明に係る局部発振信号生成手段を構成する。 The local oscillator 20 constitute a local oscillation signal generation means according to the present invention.

DDS21は、比較的純度が高く周波数が安定した周期関数信号(例えば正弦波)を発生する発振器である。 DDS21 is an oscillator relatively pure high frequency to generate a stable periodic function signal (e.g. a sine wave). このDDS21は、本発明に係る周波数信号発生部を構成する。 This DDS21 constitutes a frequency signal generating unit according to the present invention. なお、周波数信号発生部としては、同様の機能を有するものであれば、DDS以外のものであってもよい。 As the frequency signal generation section, as long as it has a similar function, it may be other than DDS.

局部発振器22は、所定の局部発振周波数を有する局部発振信号を生成してミキサ23に供給するようになっている。 The local oscillator 22 is adapted to supply to the mixer 23 generates a local oscillation signal having a predetermined local oscillation frequency. この局部発振器22は、本発明に係る周波数信号発生部を構成する。 The local oscillator 22 constitute a frequency signal generating unit according to the present invention.

ミキサ23は、DDS21の出力信号と、局部発振器22の局部発振信号とを乗算して所定周波数の周波数信号に周波数変換し、BPF24に出力するようになっている。 The mixer 23 receives the output signal of DDS21, frequency conversion into a frequency signal of a predetermined frequency by multiplying the local oscillation signal of a local oscillator 22, and outputs it to the BPF 24. このミキサ23は、本発明に係る周波数信号発生部を構成する。 The mixer 23 constitutes a frequency signal generating unit according to the present invention.

BPF24は、入力信号のフィルタリングを行って、所定周波数領域の信号を取り出すようになっている。 BPF24 performs a filtering of the input signal, is adapted to extract a signal of a predetermined frequency range.

分周比演算部25は、可変分周器34に設定する分周比を演算して求めるようになっている。 Division ratio calculation unit 25 is adapted to divide ratio set in the variable frequency divider 34 to calculate and obtain. ここで、分周比演算部25は、DDS21の出力可能な周波数範囲内で所望の局部発振装置20の局部発振周波数が得られる分周比を演算して求め、複数の分周比が存在する場合には、DDS21の発振周波数が最小周波数となる分周比を可変分周器34に設定する分周比として決定するようになっている。 Here, the frequency division ratio calculation unit 25 obtains by calculating the dividing ratio local oscillation frequency of a desired local oscillator 20 is obtained in the output range of the frequency of DDS21, a plurality of division ratios are present case, which is determined as the division ratio to set the division ratio oscillation frequency of DDS21 is minimum frequency to the variable divider 34.

分周比設定部26は、分周比演算部25が求めた分周比を可変分周器34に設定するようになっている。 Division ratio setter 26 is adapted to divide ratio division ratio calculation unit 25 is determined to be set in the variable frequency divider 34. この分周比設定部26は、本発明に係る分周比設定部を構成する。 The division ratio setter 26, constitutes a frequency dividing ratio setting unit according to the present invention.

周波数設定部27は、分周比演算部25が求めた分周比に基づき、DDS21の発振周波数を設定するようになっている。 Frequency setting unit 27, based on the division ratio division ratio calculation unit 25 is calculated, so as to set the oscillation frequency of DDS21.

次に、PLL回路30の構成を説明する。 Next, the configuration of the PLL circuit 30. このPLL回路30は、本発明に係る位相同期ループ回路を構成する。 The PLL circuit 30 constitute a phase-locked loop circuit according to the present invention.

PFD31は、BPF24及び可変分周器34の各出力信号の位相を比較して位相差を求め、位相差に応じた信号レベルの信号をLF32に出力するようになっている。 PFD31 is adapted to obtain and output a phase difference by comparing phases of BPF24 and the output signal of the variable frequency divider 34, the signal level of the signal corresponding to the phase difference LF32.

LF32は、PFD31の出力信号を平滑化して直流電圧を生成し、この直流電圧をVCO33に出力するようになっている。 LF32 generates a DC voltage by smoothing the output signal of PFD31, and outputs the DC voltage to the VCO 33.

VCO33は、LF32が出力する直流電圧に応じた周波数の出力信号を生成し、直交変調器14及び可変分周器34に出力するようになっている。 VCO33 is adapted to generate a frequency of the output signal corresponding to the DC voltage LF32 is outputted, and outputs the quadrature modulator 14 and the variable frequency divider 34.

可変分周器34は、小数型(又は分数型)の分周器であるフラクショナル(fractional)分周器で構成されている。 Variable frequency divider 34 is constituted by a fractional (fractional) divider is a frequency divider of fractional-type (or fractional-type). この可変分周器34は、整数Nと0以上1未満の値F(通常Fは分数で表される値)に対して分周比N. The variable frequency divider 34, the frequency division ratio N. for integer N and 0 or a value less than 1 F (usually the value F is represented by a fraction) Fの分周が可能であり、原理的には、一定時間内に分周比Nの分周と分周比N+1の分周とをある比率で行って、その平均的な分周比がN. Division of F are possible, in principle, be carried out in a certain ratio and division division and frequency division ratio N + 1 of the division ratio N within a predetermined time, the average frequency division ratio that is N . Fとなるようにしたものである。 In which was set to be F.

例えば、分周比設定部26が、分周比N. For example, the frequency division ratio setting unit 26, the division ratio N. F=100.1(N=100、F=0.1)を設定する場合について説明する。 It will be described for setting the F = 100.1 (N = 100, F = 0.1). この場合、可変分周器34は、100分周9回(入力パルス数900個)と101分周1回(入力パルス数101個)とを行い、合計入力パルス数1001個に対して10回の分周パルスを出力する。 In this case, the variable frequency divider 34, 100 division 9 times (input pulse number 900) and 101 minutes weekly performed and (number 101 pieces input pulses), the total input pulse number 1001 or 10 times for and it outputs the division pulse of. したがって、平均的な分周比は1001/10=100.1となる。 Therefore, the average divide ratio is 1001/10 = 100.1.

次に、本実施形態における信号発生装置10の動作について図1に示したブロック構成図及び図2に示すフローチャートを用いて説明する。 It will now be described with reference to a flowchart for the operation of the signal generating apparatus 10 of the embodiment shown in the block diagram and Figure 2 shown in FIG.

試験者が操作部18を操作することにより、試験者が所望する試験条件が入力され、設定部19によって試験条件が各部に設定される(ステップS11)。 By testing operates the operation unit 18, test conditions tester desires is input, the test conditions are set to each unit by the setting unit 19 (step S11). 具体的には、設定部19は、波形データ記憶部11に波形データを指定する信号を出力する。 Specifically, the setting unit 19 outputs a signal designating the waveform data in the waveform data storage section 11. また、設定部19は、ALC回路16に出力信号の電力レベルを指定する信号を、ステップATT17に減衰量を指定する信号をそれぞれ出力する。 The setting unit 19, a signal indicating a power level of the output signal to the ALC circuit 16, and outputs a signal designating the amount of attenuation to step ATT17 respectively. さらに、設定部19は、局部発振装置20の局部発振周波数を示す信号を分周比演算部25に出力する。 Further, setting unit 19 outputs a signal indicating a local oscillation frequency of the local oscillator 20 to the frequency division ratio calculation unit 25.

局部発振装置20は、設定された局部発振装置20の局部発振周波数を有する局部発振信号を生成する(ステップS20)。 Local oscillator 20 generates a local oscillation signal having a local oscillation frequency of the local oscillator 20 which is set (step S20). なお、局部発振信号の生成については後述する。 It will be described later generation of the local oscillation signal.

波形データ記憶部11は、試験者が指定した、I相成分及びQ相成分のベースバンドの波形データを、それぞれ、DAC12及び13に出力する(ステップS12)。 Waveform data storage section 11, tester specified, the waveform data of the baseband of the I-phase component and Q-phase components, respectively, and outputs the DAC12 and 13 (step S12).

DAC12及び13は、それぞれ、I相成分及びQ相成分のベースバンドの波形データをアナログの波形データに変換し(ステップS13)、直交変調器14に出力する。 DAC12 and 13, respectively, converts the waveform data of the baseband of the I-phase component and Q-phase components into analog waveform data (step S13), and outputs to the quadrature modulator 14.

直交変調器14は、DAC12、13からベースバンド信号と、局部発振装置20から局部発振信号とを入力し、ベースバンド信号と局部発振信号とを乗算することにより、直交変調及び周波数変換を行ってRF試験信号を生成し(ステップS14)、生成したRF試験信号をALC回路16に出力する。 Quadrature modulator 14, baseband signal from DAC12,13, type the local oscillation signal from the local oscillator 20, by multiplying the baseband signal and the local oscillation signal by performing orthogonal modulation and frequency conversion generating an RF test signal (step S14), and outputs the generated RF test signal to the ALC circuit 16.

ALC回路16は、入力したRF試験信号のレベルを、例えば−10dBmに設定するレベル制御を行って(ステップS15)、ステップATT17に出力する。 ALC circuit 16, the level of the input RF test signal, for example, by performing the level control is set to -10dBm (step S15), and outputs the step ATT17.

ステップATT17は、設定部19が設定した減衰量でRF試験信号を減衰し(ステップS16)、減衰したRF試験信号を出力する(ステップS17)。 Step ATT17 attenuates the RF test signal attenuation setting unit 19 is set (step S16), and outputs the RF test signal attenuated (Step S17).

次に、ステップS20の局部発振信号の生成について、図1に示したブロック構成図及び図3に示したフローチャートに基づき説明する。 Next, the generation of the local oscillation signal in step S20, will be described with reference to the flowchart shown in block diagram and Figure 3 shown in FIG. ここで、局部発振装置20において設定された各部の試験条件を図4に示す。 Here, the set each section of the test conditions in the local oscillator 20 in FIG.

すなわち、DDS21は100MHz±15MHz(85MHz〜115MHz)の周波数信号を生成し、局部発振器22は800MHzの局部発振信号を生成し、BPF24は900MHz±15MHz(885MHz〜915MHz)の周波数信号を出力するものとする。 That, DDS21 is as to generate a frequency signal of 100MHz ± 15MHz (85MHz~115MHz), the local oscillator 22 generates a local oscillation signal of 800 MHz, BPF 24 is to output a frequency signal of 900MHz ± 15MHz (885MHz~915MHz) to. また、VCO33は3000MHz〜6000MHzの局部発振信号を出力できるものとする。 Also, VCO 33 is assumed capable of outputting a local oscillation signal of 3000MHz~6000MHz. 以下、局部発振装置20が3640MHzの局部発振信号の周波数を生成する場合の動作例を挙げる。 Hereinafter, the operation example of the case where the local oscillator 20 generates the frequency of the local oscillation signal of 3640MHz.

設定部19は、局部発振装置20が出力する局部発振信号の局部発振周波数、すなわち、VCO33の出力周波数(以下「f VCO 」と記す。)として3640MHzを分周比演算部25に指示する(ステップS21)。 Setting unit 19, the local oscillation frequency of the local oscillation signal by the local oscillator 20 outputs, i.e., (hereinafter referred to as "f VCO".) The output frequency of the VCO33 as instructing 3640MHz to the frequency division ratio calculation unit 25 (step S21).

分周比演算部25は、可変分周器34に設定する分周比を演算して決定する(ステップS22)。 Division ratio calculation unit 25 is determined by calculating the dividing ratio to be set in the variable frequency divider 34 (step S22). この処理について図5及び図6を用いて具体的に説明する。 This processing will be specifically described with reference to FIGS.

まず、図5は、所望のf VCO =3640MHzの近傍周波数(3400MHz〜3900MHz)を横軸とし、可変分周器34の分周比N. First, FIG. 5, the desired f VCO = the vicinity of 3640MHz frequency (3400MHz~3900MHz) on the horizontal axis, the frequency division ratio of the variable frequency divider 34 N. Fとf VCOとの関係を示した図である。 Is a diagram showing the relationship between F and f VCO. 図示の例では、分周比N. In the illustrated example, the frequency division ratio N. Fを0.1ステップで変化させているが、本発明はこれに限定されるものではない。 It is varied in 0.1 steps F, but the invention is not limited thereto.

図5において、分周比N. 5, the frequency division ratio N. F=3.9〜4.2にそれぞれ対応するf VCOの周波数範囲を横線で示している。 Each frequency range of the corresponding f VCO to F = 3.9 to 4.2 are shown by horizontal lines. 各横線の上段には、DDS21の出力周波数(以下「f DDS 」と記す。)の下限値(85MHz)及び上限値(115MHz)を示している。 In the upper part of each horizontal line indicates the lower limit of the output frequency of DDS21 (hereinafter referred to as "f DDS".) (85MHz) and upper limit (115 MHz). 各横線の下段には、f VCOの下限値及び上限値をそれぞれ示しており、これらは分周比N. In the lower part of each horizontal line indicates the lower limit of f VCO and the upper limit value, respectively, which are frequency division ratio N. Fに応じた値となる。 A value corresponding to the F.

例えば、分周比N. For example, the frequency division ratio N. F=4.0において、f DDSが下限の85MHzのときはBPF24の出力周波数は885MHzであるので、f VCOは3540MHz(885MHz×4.0)となる。 In F = 4.0, the output frequency of the BPF24 when the f DDS is lower 85MHz is because it is 885 MHz, f VCO becomes 3540MHz (885MHz × 4.0). また、f DDSが上限の115MHzのときはBPF24の出力周波数は915MHzであるので、f VCOは3660MHz(915MHz×4.0)となる。 Further, the output frequency of the BPF24 when the f DDS is the upper limit 115MHz is because it is 915 MHz, f VCO becomes 3660MHz (915MHz × 4.0).

次に、図6について説明する。 It will now be described FIG. 図6は、分周比N. 6, the frequency division ratio N. F=3.9〜4.2において、f VCO =3640MHzが得られる場合の、可変分周器34が出力する分周周波数f (=f VCO ×1/N.F)と、f DDS (=f −800MHz)との関係を示した図である。 In F = 3.9 to 4.2, when the f VCO = 3640MHz is obtained, the variable frequency divider 34 dividing the frequency f D to be output (= f VCO × 1 / N.F ), f DDS ( = is a diagram showing a relationship between f D -800MHz).

例えば、分周比N. For example, the frequency division ratio N. F=3.9では、分周周波数f は933.3MHz(3640MHz×1/3.9)である。 In F = 3.9, divided frequency f D is 933.3MHz (3640MHz × 1 / 3.9) . この場合、f DDS =133.3MHz(933.3MHz−800MHz)となり、この周波数はDDS21の出力可能周波数の範囲外である。 In this case, f DDS = 133.3MHz (933.3MHz- 800MHz) , and this frequency is outside the range of possible output frequencies DDS21.

同様に、分周比N. Similarly, the frequency division ratio N. F=4.0ではf DDS =110.0MHz、F=4.1ではf DDS =87.8MHzであって、ともにDDS21の出力可能周波数の範囲内である。 F = 4.0 in f DDS = 110.0MHz, a F = 4.1 in f DDS = 87.8MHz, are both within the range of possible output frequencies DDS21. さらに、分周比N. In addition, the frequency division ratio N. F=4.2ではf DDS =66.7MHzであって、DDS21の出力可能周波数の範囲外である。 A F = 4.2 in f DDS = 66.7 MHz, which is outside the range of possible output frequencies DDS21.

したがって、DDS21の出力可能周波数で所望のf VCO =3640MHzが得られるのは、分周比N. Thus, the desired f VCO = 3640MHz with possible output frequency of the DDS21 obtained, the division ratio N. F=4.0(f DDS =110.0MHz)の場合と、分周比F=4.1(f DDS =87.8MHz)の場合の2つであることがわかる。 F = 4.0 (f DDS = 110.0MHz ) in the case of the division ratio F = 4.1 (f DDS = 87.8MHz ) it can be seen that when there are two of. ここで、スプリアスの発生を考慮すると、DDS21の発振周波数が低い方が好ましいので、分周比演算部25は、分周比N. Here, considering the generation of spurious, since it is preferable that a low oscillation frequency of DDS21, the frequency division ratio calculation unit 25, the frequency division ratio N. F=4.1(f DDS =87.8MHz)を採用する。 F = 4.1 (f DDS = 87.8MHz ) to adopt. なお、分周比演算部25は、DDS21の出力可能周波数で所望のf VCOが得られる分周比が3つ以上ある場合は、3つ以上の分周比のうちDDS21の発生周波数が最小周波数となる分周比を採用する。 Incidentally, the frequency division ratio calculation unit 25, when there is the possible output frequency dividing ratio desired f VCO is obtained in DDS21 three or more, three or more minimum frequency is generated frequencies DDS21 of division ratios to adopt a frequency division ratio to be.

前述のように、分周比演算部25は、DDS21の出力可能周波数で所望のf VCO =3640MHzが得られる分周比を演算して求める。 As described above, the frequency division ratio calculation unit 25 is obtained by calculating the dividing ratio desired f VCO = 3640MHz is obtained at the output possible frequency DDS21. そして、分周比演算部25は、複数の分周比が存在する場合には、DDS21の発振周波数が最小周波数となる分周比を、可変分周器34に設定する分周比として決定する。 Then, the frequency division ratio calculation unit 25, when a plurality of division ratios are present, determines the division ratio oscillation frequency of DDS21 is minimum frequency, as a frequency division ratio to be set in the variable frequency divider 34 . また、分周比演算部25は、決定した分周比(4.1)におけるDDS21の発振周波数(87.8MHz)を周波数設定部27に指示する。 Also, the frequency division ratio calculation unit 25, the oscillation frequency of DDS21 in the determined dividing ratio (4.1) and (87.8MHz) instructs the frequency setting unit 27.

図3に戻り、分周比設定部26は、分周比演算部25が決定した分周比を可変分周器34に設定する(ステップS23)。 Returning to Figure 3, the frequency division ratio setting unit 26 sets the frequency division ratio division ratio calculation unit 25 has determined the variable frequency divider 34 (step S23).

周波数設定部27は、分周比演算部25が指示した発振周波数87.8MHzをDDS21に設定する(ステップS24)。 Frequency setting unit 27 sets the oscillation frequency 87.8MHz frequency division ratio calculation unit 25 instructs the DDS21 (step S24).

DDS21は、周波数設定部27が設定した発振周波数87.8MHzの周波数信号を出力する(ステップS25)。 DDS21 outputs a frequency signal of an oscillation frequency 87.8MHz frequency setting unit 27 has been set (step S25).

ミキサ23は、DDS21からの周波数信号と、局部発振器22からの局部発振信号とを乗算し(ステップS26)、乗算して得た周波数信号をBPF24に出力する。 The mixer 23 multiplies the frequency signal from DDS21, and a local oscillation signal from the local oscillator 22 (step S26), and outputs the frequency signal obtained by the BPF24 multiplication.

BPF24は、バンドパスフィルタ処理を行って(ステップS27)、900MHz±15MHzの周波数信号をPFD31に出力する。 BPF24 performs a band-pass filter process (step S27), and outputs a frequency signal of 900 MHz ± 15 MHz to PFD31.

PFD31は、BPF24及び可変分周器34の各出力信号の位相を比較して位相差を求め、位相差に応じた信号レベルの信号をLF32に出力する(ステップS28)。 PFD31 compares the phases of BPF24 and the output signal of the variable frequency divider 34 obtains a phase difference, and outputs a signal level of a signal corresponding to the phase difference LF32 (step S28).

LF32は、PFD31の出力信号を平滑化することにより直流電圧を生成するループフィルタ処理を行って(ステップS29)、生成した直流電圧をVCO33に出力する。 LF32 performs a loop filter for generating a DC voltage by smoothing the output signal of PFD31 (step S29), and outputs the generated DC voltage to VCO 33.

VCO33は、LF32が出力する直流電圧に応じた周波数3640MHzの出力信号を生成し、出力信号を局部発振信号として直交変調器14に出力する(ステップS30)。 VCO33 generates an output signal in the frequency 3640MHz corresponding to the DC voltage LF32 is outputted, and outputs to the quadrature modulator 14 the output signal as the local oscillation signal (step S30).

以上のように、本実施形態における信号発生装置10は、分周比設定部26が、周波数信号の周波数を局部発振周波数に変換する際に複数の分周比が存在することを条件として、複数の分周比のうちDDS21が発生する周波数信号の周波数が最小周波数となる分周比を可変分周器34に設定する構成としたので、スプリアスの発生を抑制することができる。 As described above, the signal generating apparatus 10 of the present embodiment, the frequency division ratio setting unit 26, on condition that the plurality of division ratios are present when converting a frequency of the frequency signal to the local oscillation frequency, a plurality since the frequency of the frequency signal DDS21 occurs among the frequency division ratio is configured to set the division ratio at a minimum frequency in the variable frequency divider 34, it is possible to suppress the generation of spurious.

なお、前述の実施形態において、分周比演算部25が、DDS21の出力可能周波数で所望のf VCOが得られる分周比が複数存在する場合に、DDS21の発振周波数が最小周波数となる分周比を演算によって求めて可変分周器34に設定する分周比として決定し、分周比設定部26が分周比を設定する構成を例に挙げて説明したが、本発明はこれに限定されない。 Note that in the embodiment described above, the frequency division ratio calculation unit 25, when the division ratio desired f VCO is obtained at the output possible frequency DDS21 there are multiple, divide the oscillation frequency of the DDS21 is minimum frequency seeking ratio by calculation to determine the division ratio to be set in the variable frequency divider 34, but the frequency division ratio setting unit 26 has been described as an example a configuration of setting the division ratio, the present invention is limited to not. 例えば、分周比設定部26が、f VCOと分周比との関係を予め求めたデーブルを有し、このテーブルを参照してDDS21の最小周波数が得られる分周比を設定する構成としてもよい。 For example, the frequency division ratio setting unit 26 has a previously determined Deburu the relationship between the f VCO and the frequency division ratio, be configured to set the division ratio minimum frequency of DDS21 by referring to this table is obtained good.

以上のように、本発明に係る信号発生装置及び信号発生方法は、スプリアスの発生を抑制することができるという効果を有し、携帯電話やモバイル端末等の移動通信端末に対する特性試験において試験信号を発生する信号発生装置及び信号発生方法等として有用である。 As described above, the signal generator and a signal generation method according to the present invention has the effect that it is possible to suppress the generation of spurious, the test signal in the characteristic test on the mobile communication terminals such as mobile phones and mobile terminals it is useful as a signal generator and a signal generation method and the like generated.

10 信号発生装置 11 波形データ記憶部(ベースバンド信号出力手段) 10 signal generator 11 waveform data storage unit (baseband signal output means)
12、13 DAC 12,13 DAC
14 直交変調器(無線周波数信号生成手段) 14 quadrature modulator (radio frequency signal generating means)
16 ALC回路 17 ステップATT 16 ALC circuit 17 step ATT
18 操作部 19 設定部 20 局部発振装置(局部発振信号生成手段) 18 operation unit 19 setting unit 20 local oscillator (local oscillating signal generating means)
21 DDS(周波数信号発生部) 21 DDS (frequency signal generating unit)
22 局部発振器(周波数信号発生部) 22 local oscillator (frequency signal generating unit)
23 ミキサ(周波数信号発生部) 23 mixer (frequency signal generating unit)
24 BPF 24 BPF
25 分周比演算部 26 分周比設定部(分周比設定部) 25 division ratio calculation unit 26 division ratio setting unit (division ratio setter)
27 周波数設定部 30 PLL回路(位相同期ループ回路) 27 frequency setting unit 30 PLL circuit (phase-locked loop circuit)
31 PFD 31 PFD
32 LF 32 LF
33 VCO 33 VCO
34 可変分周器 34 variable frequency divider

Claims (4)

  1. ベースバンド信号を出力するベースバンド信号出力手段(11)と、 A baseband signal output means for outputting a baseband signal (11),
    予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成手段(20)と、 A local oscillation signal generating means (20) for generating a local oscillation signal of a predetermined local oscillation frequency,
    前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成手段(14)と、を有し、 Has, a radio frequency signal generating means (14) for generating a radio frequency signal by performing orthogonal modulation and frequency conversion by multiplying the baseband signal and the local oscillation signal,
    前記局部発振信号生成手段は、 The local oscillation signal generating means,
    所定周波数の周波数信号を発生する周波数信号発生部(21、22、23)と、 Frequency signal generation unit for generating a frequency signal having a predetermined frequency and (21, 22, 23),
    可変分周器(34)の分周比に応じて前記周波数信号の周波数を前記局部発振周波数に変換する位相同期ループ回路(30)と、 Variable frequency divider and phase locked loop circuit for converting a frequency of said frequency signal to the local oscillation frequency according to the division ratio of (34) (30),
    前記周波数信号の周波数を前記局部発振周波数に変換する際に複数の分周比が存在することを条件として、前記複数の分周比のうち前記周波数信号の周波数が最小周波数となる分周比を前記可変分周器に設定する分周比設定部(26)と、を備えたことを特徴とする信号発生装置。 On condition that the plurality of division ratios are present when converting a frequency of said frequency signal to the local oscillation frequency, the frequency division ratio frequency is the minimum frequency of the frequency signal of the plurality of division ratios signal generating apparatus characterized by comprising a frequency dividing ratio setting section (26), to be set in the variable frequency divider.
  2. 前記可変分周器は、小数型の分周器であり、 The variable frequency divider is a divider of fractional type,
    前記分周比設定部は、小数の分周比を前記可変分周器に設定するものであることを特徴とする請求項1に記載の信号発生装置。 The division ratio setting unit, a signal generating apparatus according to claim 1, characterized in that for setting the division ratio of the fractional in the variable frequency divider.
  3. ベースバンド信号を出力するベースバンド信号出力ステップ(S12)と、 A baseband signal output step of outputting a baseband signal (S12),
    予め定められた局部発振周波数の局部発振信号を生成する局部発振信号生成ステップ(S20)と、 A local oscillation signal generating step (S20) for generating a local oscillation signal of a predetermined local oscillation frequency,
    前記ベースバンド信号と前記局部発振信号とを乗算して直交変調及び周波数変換を行うことにより無線周波数信号を生成する無線周波数信号生成ステップ(S14)と、を有し、 Has, a radio frequency signal generating step (S14) for generating a radio frequency signal by performing orthogonal modulation and frequency conversion by multiplying the baseband signal and the local oscillation signal,
    前記局部発振信号生成ステップは、 The local oscillation signal generating step,
    所定周波数の周波数信号を発生する周波数信号発生ステップ(S25、S26)と、 Frequency signal generating step of generating a frequency signal having a predetermined frequency and (S25, S26),
    可変分周器(34)の分周比に応じて前記周波数信号の周波数を前記局部発振周波数に変換する周波数変換ステップ(S30)と、 Variable frequency divider and the frequency conversion step of converting the frequency of said frequency signal to the local oscillation frequency according to the division ratio of (34) (S30),
    前記周波数信号の周波数を前記局部発振周波数に変換する際に複数の分周比が存在することを条件として、前記複数の分周比のうち前記周波数信号の周波数が最小周波数となる分周比を前記可変分周器に設定する分周比設定ステップ(S23)と、を含むことを特徴とする信号発生方法。 On condition that the plurality of division ratios are present when converting a frequency of said frequency signal to the local oscillation frequency, the frequency division ratio frequency is the minimum frequency of the frequency signal of the plurality of division ratios signal generating method characterized by including a dividing ratio setting step (S23) to be set in the variable frequency divider.
  4. 前記可変分周器は、小数型の分周器であり、 The variable frequency divider is a divider of fractional type,
    前記分周比設定ステップにおいて、小数の分周比を前記可変分周器に設定することを特徴とする請求項3に記載の信号発生方法。 In the frequency division ratio setting step, a signal generation method according to claim 3, characterized in that for setting the division ratio of the fractional in the variable frequency divider.
JP2011281494A 2011-12-22 2011-12-22 Signal generation apparatus and signal generation method Pending JP2013131985A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011281494A JP2013131985A (en) 2011-12-22 2011-12-22 Signal generation apparatus and signal generation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011281494A JP2013131985A (en) 2011-12-22 2011-12-22 Signal generation apparatus and signal generation method

Publications (1)

Publication Number Publication Date
JP2013131985A true true JP2013131985A (en) 2013-07-04

Family

ID=48909213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011281494A Pending JP2013131985A (en) 2011-12-22 2011-12-22 Signal generation apparatus and signal generation method

Country Status (1)

Country Link
JP (1) JP2013131985A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016531478A (en) * 2013-07-25 2016-10-06 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Frequency signal generating system and the display device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567969A (en) * 1991-03-08 1993-03-19 Mitsubishi Electric Corp Frequency synthesizer
JPH1022825A (en) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp Frequency synthesizer
JPH1188056A (en) * 1997-09-09 1999-03-30 Mitsubishi Electric Corp Direct digital frequency synthesizer, phase synchronizing frequency synthesizer, and transmitting and receiving device
WO2007091516A1 (en) * 2006-02-07 2007-08-16 Mitsubishi Electric Corporation Phase synchronization loop type frequency synthesizer of fractional n-type, and phase shift circuit with frequency converting function
JP2007208367A (en) * 2006-01-31 2007-08-16 Kenwood Corp Synchronizing signal generating apparatus, transmitter, and control method
JP2008205812A (en) * 2007-02-20 2008-09-04 Anritsu Corp Signal generating device
JP2010045443A (en) * 2008-08-08 2010-02-25 Japan Radio Co Ltd Carrier wave generation circuit
JP2010524406A (en) * 2007-04-12 2010-07-15 テラダイン、 インコーポレイテッド Single loop synthesizer cost effective low noise
JP2011019208A (en) * 2009-06-12 2011-01-27 Nippon Dempa Kogyo Co Ltd Pll circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567969A (en) * 1991-03-08 1993-03-19 Mitsubishi Electric Corp Frequency synthesizer
JPH1022825A (en) * 1996-06-28 1998-01-23 Mitsubishi Electric Corp Frequency synthesizer
JPH1188056A (en) * 1997-09-09 1999-03-30 Mitsubishi Electric Corp Direct digital frequency synthesizer, phase synchronizing frequency synthesizer, and transmitting and receiving device
JP2007208367A (en) * 2006-01-31 2007-08-16 Kenwood Corp Synchronizing signal generating apparatus, transmitter, and control method
WO2007091516A1 (en) * 2006-02-07 2007-08-16 Mitsubishi Electric Corporation Phase synchronization loop type frequency synthesizer of fractional n-type, and phase shift circuit with frequency converting function
JP2008205812A (en) * 2007-02-20 2008-09-04 Anritsu Corp Signal generating device
JP2010524406A (en) * 2007-04-12 2010-07-15 テラダイン、 インコーポレイテッド Single loop synthesizer cost effective low noise
JP2010045443A (en) * 2008-08-08 2010-02-25 Japan Radio Co Ltd Carrier wave generation circuit
JP2011019208A (en) * 2009-06-12 2011-01-27 Nippon Dempa Kogyo Co Ltd Pll circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016531478A (en) * 2013-07-25 2016-10-06 京東方科技集團股▲ふん▼有限公司Boe Technology Group Co.,Ltd. Frequency signal generating system and the display device

Similar Documents

Publication Publication Date Title
US5952834A (en) Low noise signal synthesizer and phase noise measurement system
US4545072A (en) Method and apparatus for eliminating interference due to spurious signals generated in synthesized receivers
US5905388A (en) Frequency synthesizer
US6603362B2 (en) Subsampling digitizer-based frequency synthesizer
US20090086844A1 (en) Method And System For A Programmable Local Oscillator Generator Utilizing A DDFS For Extremely High Frequencies
US7573303B1 (en) Digitally controlled system on-chip (SOC) clock generator
US20090140896A1 (en) Clock dithering process for reducing electromagnetic interference in d/a converters and apparatus for carrying out such process
US6463112B1 (en) Phase locked-loop using sub-sampling
US20090221235A1 (en) Dynamic reference frequency for fractional-n phase-locked loop
US7251468B2 (en) Dynamically matched mixer system with improved in-phase and quadrature (I/Q) balance and second order intercept point (IP2) performance
US20070040615A1 (en) Direct digital synthesizer system and related methods
US4464638A (en) Universal digital frequency synthesizer using single side band techniques
US4459560A (en) Plural phase locked loop frequency synthesizer
US6868261B2 (en) Transmitter method, apparatus, and frequency plan for minimizing spurious energy
Chenakin Frequency synthesis: current solutions and new trends
US7242225B2 (en) Direct digital frequency synthesizer
US20030109237A1 (en) Method and apparatus for fractional-N synthesis
US20120074995A1 (en) Fractional-N PLL Using Multiple Phase Comparison Frequencies to Improve Spurious Signal Performance
US20110286510A1 (en) Electronic device for generating a fractional frequency
JP2005304004A (en) Pll modulation circuit and polar modulation device
US9112517B1 (en) Low-noise flexible frequency clock generation from two fixed-frequency references
US20090309665A1 (en) Low phase noise PLL synthesizer
US3268831A (en) Automatic frequency controlled multi-channel generator
US4763083A (en) Low phase noise RF synthesizer
US6057690A (en) Automatic testing device for signal evaluation

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140408