JP2013120859A - リフロー法及び半導体装置の製造方法 - Google Patents

Abstract

【課題】基板全面に亘って形成される微細な凹部の内部に、隙間無く導電材料たるＣｕを埋め込み形成でき、導電性に優れた配線を生産性よく得ることに最適なリフロー方法を提供する。
【解決手段】被処理物を、表面に凹部が形成され、当該凹部を含む表面にＣｕ膜が形成されたものとし、Ｃｕ膜を流動させて凹部内をＣｕで埋め込む本発明のリフロー方法は、被処理物１１を、吸着電極Ｃｐ，Ｃｐを有するセラミックスプレート３３ｂに当該吸着電極に設定電圧を印加して吸着保持する工程と、セラミックスプレートを支持する基台３３ａを加熱し、当該基台からの伝熱で被処理物を設定温度で加熱する工程とを含む。被処理物が設定温度に達するまでに吸着電極への印加電圧を設定電圧まで上昇させ、設定電圧に到達すると、一定の電圧降下速度で印加電圧を減少させて電圧の印加を停止し、被処理物を設定温度で加熱する。
【選択図】図１

Description

本発明は、リフロー法及び半導体装置の製造方法に関し、より詳しくは、半導体基板の一方の面に形成された溝部（トレンチ）に効率よく微細な配線層を形成するためのものに関する。

近年では、融点が高く、しかも、耐マイグレーション性に優れる等の理由から、半導体装置の配線材料として、Ｃｕ（銅）が注目されている。従来、シリコンウエハ等の半導体基板の一方の面に有する絶縁膜中の溝部（トレンチ）内面（内壁面）にバリア膜を形成した後、当該溝部内にスパッタリング法にてＣｕを埋め込み、その後、溝部から上方にはみ出した余分なＣｕを除去してＣｕ配線層を得る方法は、例えば特許文献１で知られている。このものでは、溝部内に隙間無くＣｕを埋め込むことが困難であるという課題がある。つまり、スパッタリング法でＣｕ層を形成すると、溝部内までＣｕが付着して堆積せず、溝部内に、空洞（ボイド）のまま溝部の上側の開口端付近だけにＣｕが堆積してしまう（所謂、オーバーハング）。

他方、バリア膜で覆われた溝部内面を覆うようにスパッタリング法にてＣｕを付着、堆積させ、リフロー処理によりこの堆積させたＣｕを流動させて溝部内をＣｕで埋め込み、Ｃｕ配線層を得ることが知られている（例えば、特許文献２参照）。ここで、Ｃｕ膜を流動させる場合、真空処理室内に配置した静電チャック機能付きのホットプレートを用いることが考えられる。即ち、熱伝導のよい金属からなり、加熱手段を内蔵した基台と、この基台の表面に正負一対の吸着電極を組み込んだセラミックスプレートとでホットプレートを構成する。そして、吸着電極に所定の電圧を印加して被処理物を吸着保持し、この状態で基台から伝熱で当該被処理物を加熱する。

上記構成のホットプレートを用いる場合、吸着電極の直上に位置して吸着されている被処理物の部分（以下、「吸着領域」という）は、基台から吸着電極を介した直接の熱伝導により加熱され、その他の部分（以下、「周辺領域」という）は、吸着領域からの伝熱及び基台からの輻射熱で加熱される。このため、吸着領域の昇温速度は、周辺領域と比較して速くなる。その結果、リフロー時の処理時間によっては周辺領域が所定温度まで達しない場合があり、これでは、被処理物の面内における凹部内のＣｕの流動性が異なることで埋め込み特性が悪化、つまり、被処理物面内のいずれかの箇所において凹部内に空洞が生じた状態でＣｕが固化するという不具合が生じる。

このことから、被処理物を所定温度まで加熱するまでの間に、例えば、吸着電極への電圧印加をオンオフ制御することが考えられる。即ち、電圧印加を停止して被処理物の吸着を解除すれば、吸着領域の温度上昇速度が低下すると共に、当該吸着領域から周辺領域への伝熱量が多くなって周辺領域の昇温速度が過渡的に速くなる。その結果、吸着領域と周辺領域との間の温度差を小さくしながら、被処理物全体に亘って加熱することができる。

然しながら、上記方法によっても、被処理物面内のいずれかの箇所において凹部内に空洞が生じた状態でＣｕが固化することが判明した。これは、吸着を解除したときの残留電荷が影響しているものと考えられる。このような場合、電圧印加を停止する際に逆電圧を印加することも考えられるが、これでは、制御が複雑になるばかりか、加熱時間も長くなって実用的ではない。

特公平６−１０３６８１号公報 特開２００８−７１８５０号公報

本発明は、以上の点に鑑み、被処理物表面に形成した微細な凹部の内部に、その全体に亘って隙間無くかつ効率よく導電材料たるＣｕを埋め込み形成でき、導電性に優れた配線を得ることに最適なリフロー法及び半導体装置の製造方法を提供することをその課題とするものである。

上記課題を解決するために、被処理物を、表面に凹部が形成され、当該凹部を含む表面にＣｕ膜が形成されたものとし、Ｃｕ膜を流動させて凹部内をＣｕで埋め込むリフロー方法は、被処理物を、吸着電極を有する静電チャック部に当該吸着電極に設定電圧を印加して吸着保持する工程と、静電チャック部を支持する基台を加熱し、当該基台からの伝熱で被処理物を設定温度で加熱する工程と、を含み、被処理物が設定温度に達するまでに吸着電極への印加電圧を設定電圧まで上昇させ、設定電圧に到達すると、一定の電圧降下速度で印加電圧を減少させて電圧の印加を停止し、被処理物を設定温度で加熱することを特徴とする。

本発明によれば、静電チャック部に被処理物を載置した後、吸着電極に所定の電圧を印加すると共に、基台の加熱を開始する。印加する電圧は、基台の温度上昇に応じて連続的または段階的に増加させる。この場合、設定電圧まで連続して電圧を増加する場合、基台、ひいては、被処理物の温度が設定温度に達するまでに印加電圧が設定電圧に達するように、電圧上昇速度が設定される。次に、設定電圧に到達すると、印加する電圧を一定の電圧降下速度で減少させ、吸着電極への電圧印加を停止する。このとき、基台、ひいては、被処理物の温度が設定温度の近傍まで達しているようにする。そして、静電チャック部で被処理物を吸着することなく、一定の時間、設定温度で被処理物を加熱処理する。この場合、一定の電圧上昇速度で設定電圧まで吸着電極に電圧を印加し、一定の電圧降下速度で減少させて吸着電極への電圧印加を停止するまでの時間は、吸着電極への電圧印加を停止した後の加熱時間の５０％以下の範囲に設定することが望ましい。

これにより、被処理物表面にパターニング形成した微細な凹部の内部にその全体に亘って隙間無くかつ効率よく導電材料たるＣｕを埋め込み形成できる。この場合、一定の電圧上昇速度で設定電圧まで吸着電極に電圧を印加し、一定の電圧降下速度で減少させて吸着電極への電圧印加を停止するだけであるので、被処理物の温度を考慮して吸着電極への電圧印加をオンオフ制御し、または、逆電圧を印加したりする上記従来例のように複雑な制御を必要としない。

なお、本発明において、前記設定温度を１００℃〜３００℃の範囲の温度とすれば、Ｃｕが凹部の隅々まで空洞を生じることなく確実に行き渡らせることが確認された。

ところで、Ｃｕ膜の形成に先立って、凹部内面がバリア膜で覆われているような場合、リフロー処理でこのＣｕ膜を流動させると、金属または金属化合物からなるバリア膜とＣｕとの濡れ性がよく、かつ、密着性が高いので、特にバリア膜側のＣｕが流動し難くなる。結果として、溝部内での流動性が異なることで埋め込み特性が悪化、つまり、トレンチ内部に空洞が生じた状態でＣｕが固化する。このような場合には、前記Ｃｕ膜の流動が開始された後、Ｃｕ原子及びＣｕイオンの少なくとも一方を被処理物表面に供給することが好ましい。これにより、予め形成された被処理物から流動するＣｕに、Ｃｕ原子またはＣｕイオンが更に付着し、流動するＣｕと共に凹部内へと埋め込まれることで、一度のリフロー処理で、凹部内に空洞が生じることなくＣｕが埋め込まれる。

また、上記課題を解決するために、請求項１〜４のいずれか１項に記載のリフロー方法を利用した本発明の半導体装置の製造方法は、被処理物を半導体基板の一方の面側に有する絶縁膜中にパターニング形成した溝部とし、この被処理物を真空中で加熱する脱ガス工程と、前記被処理物を水素プラズマに曝して不純物を除去する不純物除去工程と、前記溝部内面にバリア層を形成するバリア層形成工程と、前記バリア膜を覆うようにＣｕ膜を形成するＣｕ膜形成工程と、を含み、この溝部を含む表面にＣｕ膜が形成されたものに対し、上記リフロー方法を実施することを特徴とする。

これによれば、溝部内に、隙間無くかつ効率よく導電材料たるＣｕが埋め込まれ、導電性に優れた配線層を持つ半導体装置を得ることができる。この場合、バリア膜は、Ｔａ，Ｔｉ，Ｗ，Ｒｕ，Ｖ，Ｃｏ，Ｎｂのうち、少なくとも一種を含む材料からなるものとすればよい。

（ａ）〜（ｅ）は、本発明のＣｕ層形成方法を実施してＣｕ配線層が形成される半導体装置の一例を示す拡大断面図。 本発明の半導体装置の製造方法を実施する真空処理装置の構成を模式的に説明する図。 リフロー処理が実施される真空処理室の内部構造を模式的に説明する断面図。 リフロー処理時の被処理物加熱と基板吸着電圧との関係を示すグラフ。 比較実験で得たＣｕ配線層を模式的に示す断面図。

以下、図面を参照して、被処理物を、シリコンウエハ等の半導体基板であってその表面に形成した絶縁膜中に凹部たる溝部（トレンチ）を形成したものとし、この溝部内にＣｕ配線層を形成する場合を例に、本発明の実施形態のＣｕ層形成方法及びこれを利用した半導体装置の製造方法を説明する。

図１を参照して、Ｓは、本発明の実施形態の製造方法を実施してＣｕ層が埋め込み形成される半導体装置である。半導体装置Ｓは、トランジスタ等の素子が形成されたシリコンウエハからなる基板１１の素子形成面側に、例えばＳｉＯ_２からなる層間絶縁膜１２を形成した後、基板１１に達する状態の接続孔１３が形成され、接続孔１３内に、例えばタングステンからなる配線層１４が埋め込み形成される。その後、層間絶縁膜１２上に、例えばＳｉＯ_２からなる他の層間絶縁膜１５が形成される。そして、層間絶縁膜１５上に図示省略のレジストパターンが形成され、このレジストパターンをマスクとし、ドライエッチングにより層間絶縁膜１５に、配線用の溝部１６が形成される（図１（ａ）参照）。

ここで、溝部１６は、その底部の幅Ｗが例えば１０ｎｍ〜４０ｎｍ程度になるように形成され、その深さＤは、例えば８０ｎｍ〜２００ｎｍ程度になるように形成されたものである。そして、このような溝部１６の内部に、例えば半導体素子の配線材料となる導電体たるＣｕが埋め込み形成される。以下に、Ｃｕ層形成方法を具体的に説明する。

図２を参照して、２は、Ｃｕ層形成方法を実施する真空処理装置を示している。真空処理装置２は、中央の搬送室２１を備え、搬送室２１には、上記基板１１を搬送する搬送ロボットＲが設置されている。搬送ロボットＲは、回転及び上下動自在な回転軸２２ａと、回転軸２２ａの上端に連結した水平方向に伸縮自在なフロッグレッグ式の一対のロボットアーム２２ｂと、両ロボットアーム２２ｂの先端に取り付けた、基板１１を支持するロボットハンド２２ｃとを備えている。

搬送室２１の周囲前側（図２中、下側）には、２つのロードロック室Ｌ１，Ｌ２が左右対称に設けられている。そして、ロードロック室Ｌ１，Ｌ２を起点として反時計まわりに、脱ガス処理を行う第１真空処理室Ｆ１と、水素プラズマを用いたクリーニング処理を行う第２真空処理室Ｆ２と、基板１１を冷却する第３真空処理室Ｆ３と、バリア膜の形成を行う第４真空処理室Ｆ４と、Ｃｕシート層の形成を行う第５真空処理室Ｆ５と、リフロー処理を行う第６真空処理室Ｆ６とが配置されている。これら各ロードロック室Ｌ１，Ｌ２及び各処理室Ｆ１〜Ｆ６には、搬送ロボットＲによりゲートバルブＧＶを介して基板１１が搬入、搬出される。

第１真空処理室Ｆ１としては、特に図示して説明しないが、基板１１を保持するステージと、基板を所定温度に加熱する赤外線ランプ等を備えたものが利用され、第２真空処理室Ｆ２としては、例えば誘導結合型のプラズマを発生させる機構を備えるものが利用され、第３真空処理室Ｆ３としては、基板が載置されるステージに冷媒循環機構を内蔵して熱交換で基板１１を冷却するものが利用され、これらは、公知のものであるため、ここでは、詳細な説明を省略する。また、バリア膜の形成及びＣｕシード層の形成（第４及び第５の真空処理室）には、公知の構造のマグネトロンスパッタリング装置が利用でき、これらもまた公知のものであるため、ここでは、成膜条件を含め、詳細な説明を省略する。なお、バリア膜の形成及びＣｕシード層の形成方法を上記に限定されるものではなく、蒸着装置やＣＶＤ装置を用いることもできる。

図３を参照して、３は、本実施形態のリフロー方法を実施する、第６真空処理室Ｆ６を構成するリフロー装置を示している。リフロー装置３は、第６真空処理室Ｆ６を画成する真空チャンバ３１を備え、その天井部にはカソードユニットが取付けられている。以下においては、図３中、真空チャンバ３１の天井部側を向く方向を「上」とし、その底部側を向く方向を「下」として説明する。

カソードユニットは、ターゲットＴと、このターゲットＴの上方に配置された磁石ユニットＭｇとから構成されている。ターゲットＴは、Ｃｕ製で、基板１１の輪郭より大きな表面積でかつ公知の方法で平面視円形や矩形に形成されたものであり、バッキングプレートＢＰに装着した状態で、そのスパッタ面Ｔ１を下方にして絶縁体Ｉを介して真空チャンバ３１の上部に取り付けられる。また、ターゲットＴは、ＤＣ電源Ｅ１に接続され、Ｃｕ原子やＣｕイオンを供給する際にターゲットＴに負の電位を持った電力が投入される。

ターゲットＴの上方に配置される磁石ユニットＭｇは、ターゲットＴのスパッタ面Ｔ１の下方空間に磁場を発生させ、スパッタ時にスパッタ面Ｔ１の下方でのプラズマ密度を高める公知の閉鎖磁場若しくはカスプ磁場構造を有するものであり、ここでは詳細な説明を省略する。なお、磁石ユニットＭｇは、一定のＴ−Ｓ間距離の下、未使用状態のターゲットＴにて、所定条件（圧力、ターゲットＴへの投入電力等）で基板１１に対して成膜したときに、基板１１表面における膜厚分布がその全面に亘って均等になるように設計されている。

第６真空処理室Ｆ６内には、導電性を有するアノードシールド３２ｄ，３２ｕが配置され、その底部には、ターゲットＴに対向させてステージ３３が絶縁体Ｉを介して設けられている。ステージ３３は、熱伝導のよい金属製の基台３３ａと、その上面に設けられた、正負の吸着電極Ｃｐ，Ｃｐが埋設されたセラミックスプレート３３ｂとで構成され、正負の吸着電極Ｃｐ，Ｃｐに吸着用電源Ｅ２から所定の電圧を印加することで、静電チャック部を構成するセラミックスプレート３３ｂ表面に基板１１が吸着保持される。この場合、吸着電源Ｅ２の作動は、真空処理装置２の作動を統括制御するコンピュータ等で構成される図外の制御手段により制御される。また、基台３３ａには、抵抗加熱式ヒータ等の加熱手段３４が内蔵され、ステージ３３に吸着された基板１１を所定温度（例えば、１００℃〜３００℃）に加熱保持できるようになっている。なお、加熱手段３４はこれに限定されるものではなく、他の公知の方法を利用できる。また、特に図示して説明しないが、ステージ３３に高周波電源を接続し、Ｃｕ原子やＣｕイオンを供給する際に基板１１にバイアス電圧を印加する構造にしてもよい。

真空チャンバ３１の側壁には、所定のガスを導入するガス管３５が接続され、このガス管３５がマスフローコントローラ３５ａを介して図示省略のガス源３５ｂに連通する。この場合、本実施形態では、アルゴンガスが導入されるようになっているが、窒素やヘリウム等の他の不活性ガスを用いることもできる。真空チャンバ３１の側壁にはまた、ターボ分子ポンプやロータリポンプなどからなる図示省略の真空排気装置に通じる排気管の接続口３６が形成されている。

以下に、再び図１及び図２を参照して、本実施形態のＣｕ層形成を具体的に説明する。以下では、基板１１は、上記の如く、半導体装置Ｓとして層間絶縁膜１５中に配線用の溝部１６が形成されたものとし、基板１１は、各処理が施された後のものを指す場合があるものとする。先ず、搬送ロボットＲにより一方のロードロック室Ｌ１から第１真空処理室Ｆ１に未処理の基板１１を搬送し、第１真空処理室Ｆ１で脱ガス処理を施す。この場合、脱ガス処理では、基板を１００℃〜２００℃に所定時間（１ｍｉｎ）加熱保持する。そして、脱ガス処理済みの基板１１を第２真空処理室Ｆ２に搬送し、水素プラズマでクリーニング処理を施す。そして、第３真空処理室Ｆ３にクリーニング済みの基板１１を搬送し、基板１１を１００℃以下の温度まで冷却する。

冷却完了後、第４真空処理室Ｆ４に基板１１を搬送し、溝部１６の内面をその全体に亘って覆うように、スパッタリング法によりバリア層（バリアメタル）１７が形成される（図１（ｂ）参照）。バリア層１７は、例えば、Ｔａ（タンタル）窒化物、Ｔａ珪化物、Ｔａ炭化物、Ｔｉ（チタン）窒化物、Ｔｉ珪化物、Ｔｉ炭化物、Ｗ（タングステン）窒化物、Ｗ珪化物、Ｗ炭化物、Ｒｕ（ルテニウム）、およびＲｕ酸化物、Ｖ（バナジウム）酸化物、Ｃｏ（コバルト）酸化物，Ｎｂ（ニオブ）酸化物などから構成される。この場合、バリア層１７をＴａで構成する場合、その厚みが２ｎｍ〜７ｎｍ程度になるように形成される。

バリア層１７が形成されると、第５真空処理室Ｆ５にバリア層１７形成済みの基板１１を搬送し、バリア層１７を覆うように、スパッタリング法によりＣｕ膜（Ｃｕシード層）１８が形成される（図１（ｃ）参照）。この場合、スパッタリングによる成膜中、基板１１を、室温以下の温度、好ましくは−２０℃に保持する。これにより、膜中のグレインサイズが小さいＣｕ膜を形成することができ、また、凝集を抑制することができるという利点がある。Ｃｕ膜１８が形成されると、第６真空処理室Ｆ６にＣｕ膜形成済みの基板１１を搬送し、リフロー処理が施される。

第６真空処理室Ｆ６では、図４に示すように、真空下の第６真空処理室Ｆ６内に不活性ガス、好ましくはアルゴンガスを導入し、不活性ガス雰囲気中でセラミックスプレート３３ｂに基板１１を載置した後、吸着電極３３に所定の電圧を印加すると共に、加熱手段３４を稼働して基台３３ａの加熱を開始する。第６処理室内の圧力が０．１Ｐａ〜０．２Ｐａの範囲に設定され、印加する電圧は、被処理物に応じて適宜設定され、本実施形態では、例えば０．６ｋＶに設定され、また、基台の温度上昇に応じて連続的または段階的に増加される。この場合、設定電圧まで連続して電圧を増加する場合、基台３３ａ、ひいては、基板１１の温度が設定温度（例えば、２７５℃）に達するまでに設定電圧に達するように、電圧上昇速度（例えば、０．１２ｋＶ／ｓｅｃが設定される。

次に、設定電圧に到達すると、印加する電圧を一定の電圧降下速度（例えば０．０８６ｋＶ／ｓｅｃで減少させ、吸着電極Ｃｐ，Ｃｐへの電圧印加を停止する。この場合、電圧降下速度は、電圧上昇速度と同等以下であることが好ましい。このとき、つまり、吸着電極Ｃｐ，Ｃｐへの電圧印加を停止するとき、基台３３ａ、ひいては、基板１１の温度が設定温度の近傍まで達しているようにする。そして、セラミックスプレート３３ｂで基板１１を吸着することなく、一定の時間、設定温度で基板１１を加熱処理する。この場合、一定の電圧上昇速度で設定電圧まで吸着電極に電圧を印加し、一定の電圧降下速度で減少させて吸着電極への電圧印加を停止するまでの時間は、吸着電極への電圧印加を停止した後の加熱時間の５０％以下のの範囲に設定することが望ましい。

他方、昇温速度は、２０℃／ｓｅｃ〜４０℃／ｓｅｃの範囲、好ましくは４０℃／ｓｅｃに設定される。この場合、基板温度は、１００〜３００℃の範囲、好ましくは３００℃に設定される。１００℃より低い温度ではＣｕの流動が起きず、また、３００℃より高い温度では、凝集の発生や製品（素子）へのダメージが生じる。そして、基板１１が上記温度に達すると、Ｃｕ膜１８が流動し始める。

Ｃｕ膜１８が流動し始めると、ターゲットＴに所定電力（２ｋＷ〜５ｋＷ）を投入し、既に導入しているアルゴンガスのイオンでターゲットＴをスパッタリングする。これにより、ターゲットＴのスパッタリングで生じたＣｕ原子やＣｕ^＋，Ｃｕ^２＋といったＣｕイオンが、流動しているＣｕ膜１８に供給される（図１（ｄ）参照）。この場合、ターゲットＴのスパッタリングレートを、Ｃｕ膜の流動速度より低く設定する。基板温度を２７５℃に設定する場合、スパッタリングレートは１〜２ｎｍ／ｓｅｃに設定すればよい。これにより、溝部１６内にＣｕが隙間なく埋め込まれ、当該溝部１６内にＣｕ配線層１９が形成される（図１（ｅ）参照）。

上記実施形態によれば、基板１１全面に亘って、パターニング形成した溝部１６の内部に隙間無くかつ効率よく導電材料たるＣｕを埋め込み形成できる。この場合、一定の電圧上昇速度で設定電圧まで吸着電極Ｃｐ，Ｃｐに電圧を印加し、一定の電圧降下速度で減少させて吸着電極Ｃｐ，Ｃｐへの電圧印加を停止するだけであるので、基板の温度を考慮して吸着電極への電圧印加をオンオフ制御し、または、逆電圧を印加したりする上記従来例のように複雑な制御を必要としない。

また、リフロー処理時、溝部１６の内面でのＣｕの流動性が異なる場合でも、その途中でスパッタリング法にて強い直進性を持ってＣｕ原子またはＣｕイオンを供給するようにしたため、被処理物から流動するＣｕ膜１８に、Ｃｕ原子またはＣｕイオンが更に付着しながら流動するＣｕ膜１８と共に溝部１６内へと埋め込まれることで、上記の如く、吸着電極Ｃｐ，Ｃｐへの印加電圧を制御することと相俟って、一度のリフロー処理で、基板１１全面に亘って、凹部１６内に空洞が生じることなく確実にＣｕが埋め込まれていく。これにより、溝部１６が高アスペクト比のものであっても、上記従来例のものと比較して低い温度で、Ｃｕが溝部１６の隅々まで空洞を生じることなく行き渡って、溝部１６に隙間無く導電材料たるＣｕを埋め込み形成でき、その結果、局所的な断線部分のない高精度なＣｕ配線層１９が得られ、導電性に優れた配線を持つ半導体装置Ｓとなる。

ところで、上記のような真空処理装置２を用いる場合、いずれかの真空処理室Ｆ１〜Ｆ６やロードロック室Ｌ１，Ｌ２でプロセス異常や搬送不良が生じた場合、異常のない各真空処理室Ｆ１〜Ｆ６での処理が終了した後、大気開放を適宜行い、復帰操作が行われる。このとき、上記従来の如く、Ｃｕシード層の形成とリフロー処理とを繰り返してＣｕを埋め込み形成するような場合には、最終的にＣｕが埋め込まれた基板１１のみが製品となり得るが、その他の基板１１は製品不良として扱われる。それに対して、上記実施形態では、一度の処理でＣｕの埋め込み形成が行われるので、第６真空処理室Ｆ６でプロセス異常が生じた場合のみ製品不良となるだけであり、製品歩留まりを高める上で有利である。

次に、上記効果を確認するために次の実験を行った。被処理物を、厚み０．７７５ｍｍのシリコン酸化膜付シリコン基板１１の一方の面に、フォトリソグラフィーによるエッチング加工により、深さ１００ｎｍの溝部をパターニング形成し、当該溝部の内壁面含むシリコン基板１１表面に、スパッタリング法にて厚みの３ｎｍのＴａからなるバリア層１７を形成したものとした。そして、公知のスパッタリング装置を用い、バリア層１７を覆うように厚み１５ｎｍのＣｕからなるＣｕ膜１８を形成した。このとき、シリコン基板１１の温度を−２０℃に制御した。

以上の如く、溝部１６にバリア層１７及びＣｕ膜１８が形成されたシリコン基板１１に対して、上記リフロー装置３を用いてリフロー処理を行った。この場合、真空雰囲気内の第６真空処理室内Ｆ６で、正負の電極Ｃｐ，Ｃｐに印加する設定電圧を０．６ｋＶに設定し、当該設定電圧まで０．１２ｋＶ／ｓｅｃの速度で電圧を印加すると共に、当該設定電圧から０．０８６ｋＶ／ｓｅｃの速度で電圧を減少させて停止した。また、基板１１を加熱するときの設定温度を３００℃に設定し、全体のリフロー処理時間を４０ｓｅｃに設定した。また、昇温速度を４０℃／ｓｅｃとした。加熱開始と共に、第６真空処理室内にアルゴンガスを１５ｓｃｃｍの流量で導入し、圧力を０．１Ｐａとした。そして、基板の加熱開始から基板温度が３００℃に到達すると、ターゲットに２．５ｋＷの直流電力を投入し、ターゲットＴをスパッタリングすることとした。この場合のスパッタレートは、約１ｎｍ／ｓｅｃであった。そして、スパッタリング開始後、３０ｓｅｃ間、Ｃｕ原子やＣｕイオンを供給しながらシリコン基板１１に対してリフロー処理を施した（発明実験）。

比較実験として、溝部にバリア層及びＣｕシード層が形成されたシリコン基板に対して、上記リフロー装置を用いてリフロー処理を施した。この場合、基板の加熱温度を３００℃に設定した。また、基板加熱に先立ち、０．６ｋＶの電圧で基板を吸着すると共に、リフロー時にＣｕ原子やＣｕイオンの供給は行わず、４ｎｍ／ｓｅｃで成膜した。

以上の実験により夫々作製したものに対して、走査型電子顕微鏡（ＳＥＭ）を用いて、溝部１６の充填率（溝部がＣｕで充填されている割合、体積％）を確認したところ、比較実験のものは、一度の処理では、その充填率が８０％未満であり、また、ＳＥＭ像を模式的に示す図５の如く、基板面内のうち、特に吸着電極で吸着されていない領域における溝部の中央領域にボイド（空洞）Ｖが発生しているものが多いことが確認された。それに対して、発明実験のものでは、一度の処理で、充填率が略１００％になり、ＳＥＭ像で確認すると、図１（ｅ）に示すように、基板全面に亘ってパターニングされた溝部１６にＣｕが埋め込まれていることが確認された。

以上、本発明の実施形態について説明したが、本発明は上記のものに限定されるものではない。上記実施形態では、半導体基板に形成した溝部にＣｕを埋め込み形成するものを例に説明したが、他の用途にもの本発明は適用できる。また、上記実施形態では、リフロー処理中のＣｕ原子またはＣｕイオンの供給をスパッタリング法で行うものを例に説明したが、これに限定されるものではなく、蒸着法やＣＶＤ法等の他の方法を用いることができる。

Ｓ…半導体装置、１１…基板（被処理物）、１６…溝部（トレンチ：凹部）、１７…バリア層（バリアメタル）、１８…Ｃｕ膜（Ｃｕシード層）、１９…Ｃｕ配線層、３…リフロー装置、３３…ステージ、３３ａ…基台、３３ｂ…セラミックスプレート（静電チャック部）、Ｃｐ…吸着電極、Ｅ２…吸着用電源、３４…加熱手段、Ｔ…Ｃｕ製ターゲット。

Claims (5)

1. 被処理物を、表面に凹部が形成され、当該凹部を含む表面にＣｕ膜が形成されたものとし、Ｃｕ膜を流動させて凹部内をＣｕで埋め込むリフロー方法において、
   被処理物を、吸着電極を有する静電チャック部に当該吸着電極に設定電圧を印加して吸着保持する工程と、
   静電チャック部を支持する基台を加熱し、当該基台からの伝熱で被処理物を設定温度で加熱する工程と、を含み、
   被処理物が設定温度に達するまでに吸着電極への印加電圧を設定電圧まで上昇させ、
   設定電圧に到達すると、一定の電圧降下速度で印加電圧を減少させて電圧の印加を停止し、被処理物を設定温度で加熱することを特徴とするリフロー方法。
2. 前記設定温度を１００℃〜３００℃の範囲の温度とすることを特徴とする請求項１記載のリフロー方法。
3. 前記Ｃｕ膜の流動が開始された後、Ｃｕ原子及びＣｕイオンの少なくとも一方を被処理物表面に供給することを特徴とする請求項１または請求項２記載のリフロー方法。
4. 請求項１〜４のいずれか１項に記載のリフロー方法を利用した半導体装置の製造方法であって、
   被処理物を半導体基板の一方の面側に有する絶縁膜中にパターニング形成した溝部とし、この被処理物を真空中で加熱する脱ガス工程と、
   前記被処理物を水素プラズマに曝して不純物を除去する不純物除去工程と、
   前記溝部内面にバリア層を形成するバリア層形成工程と、
   前記バリア膜を覆うようにＣｕ膜を形成するＣｕ膜形成工程と、を含み、
   この溝部を含む表面にＣｕ膜が形成されたものに対し、上記リフロー方法を実施することを特徴とする半導体装置の製造方法。
5. 前記バリア膜は、Ｔａ，Ｔｉ，Ｗ，Ｒｕ，Ｖ，Ｃｏ，Ｎｂのうち、少なくとも一種を含む材料で構成されることを特徴とする請求項４項記載の半導体装置の製造方法。
   

Images