JP2013098450A - 半導体モジュール及び半導体モジュールの製造方法 - Google Patents

半導体モジュール及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP2013098450A
JP2013098450A JP2011241856A JP2011241856A JP2013098450A JP 2013098450 A JP2013098450 A JP 2013098450A JP 2011241856 A JP2011241856 A JP 2011241856A JP 2011241856 A JP2011241856 A JP 2011241856A JP 2013098450 A JP2013098450 A JP 2013098450A
Authority
JP
Japan
Prior art keywords
semiconductor module
base
circuit board
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011241856A
Other languages
English (en)
Other versions
JP5716637B2 (ja
Inventor
Kenichi Sawada
研一 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2011241856A priority Critical patent/JP5716637B2/ja
Priority to US13/665,394 priority patent/US8759839B2/en
Publication of JP2013098450A publication Critical patent/JP2013098450A/ja
Application granted granted Critical
Publication of JP5716637B2 publication Critical patent/JP5716637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】半導体素子を有する回路基板とベースとの間において高い位置決め精度を有する半導体モジュール及び半導体モジュールの製造方法を提供する。
【解決手段】半導体モジュールは、ベース２０と、少なくとも１つの回路基板３０とを備える。少なくとも１つの回路基板が、支持基板３１と支持基板によって支持される半導体素子とを有する。ベース及び／又は支持基板が、少なくとも１つの回路基板をベースに嵌め合わせるための構造２２、３５を有する。
【選択図】図２

Description

本発明は、半導体モジュール及び半導体モジュールの製造方法に関する。
半導体素子が搭載されたセラミックス基板と、当該セラミックス基板が取り付けられた金属ベースとを備える半導体モジュールが知られている（特許文献１参照）。
特開平６−８５１２６号公報
しかしながら、上述の半導体モジュールでは、半田等によりセラミックス基板を金属ベースに取り付ける際に、セラミックス基板が所望の位置からずれてしまうおそれがある。このため、セラミックス基板と金属ベースとの間の位置決め精度を向上させるのは容易でない。
本発明は、上記事情に鑑みて為されたものであり、半導体素子を有する回路基板とベースとの間において高い位置決め精度を有する半導体モジュール及び半導体モジュールの製造方法を提供することを目的とする。
上述の課題を解決するため、本発明の一側面に係る半導体モジュールは、ベースと、少なくとも１つの回路基板と、を備える半導体モジュールであって、前記少なくとも１つの回路基板が、支持基板と前記支持基板によって支持される半導体素子とを有し、前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する。
この半導体モジュールでは、回路基板をベースに嵌め合わせることによって、回路基板とベースとの間において高い位置決め精度が得られる。
一実施形態において、半導体モジュールは、前記少なくとも１つの回路基板が複数の回路基板を備え、前記複数の回路基板のそれぞれが、前記支持基板と前記半導体素子とを有してもよい。
半導体素子を支持基板に搭載する際に、実装によるストレスによって不良品の半導体素子が発生する可能性がある。半導体素子を直接検査することは困難であるため、通常、支持基板に搭載した後に半導体素子を検査する。ここで、複数の半導体素子が単一の支持基板によって支持されていると、検査により１つでも不良品の半導体素子が見つかると、支持基板によって支持された全ての半導体素子が無駄になってしまう。一方、上記半導体モジュールでは、個々の回路基板を検査して良品の回路基板を選別し、選別された良品の回路基板を選択的にベースに嵌め合わせることができる。このため、複数の半導体素子が単一の支持基板によって支持される場合に比べて、半導体モジュールの製造歩留まりを向上させることができる。
また、複数の半導体素子が単一の支持基板によって支持される場合、不良品の半導体素子が見つかった場合に備えて、良品の半導体素子を新たに搭載するためのスペースを支持基板に設けることがある。この場合、支持基板のサイズは大きくなる。一方、上記半導体モジュールでは、そのようなスペースが必要ないので、半導体モジュールを小型化できる。
さらに、上記半導体モジュールでは、複数の半導体素子が単一の支持基板によって支持される場合に比べて、個々の回路基板のサイズを小さくすることができるので、回路基板が応力によって撓むことを抑制できる。
一実施形態において、半導体モジュールは、前記半導体素子と電気的に接続される端子を支持すると共に、前記ベースに取り付けられる絶縁支持体を更に備えてもよい。
この場合、端子と絶縁支持体とが一体化しているので、半導体モジュールの組み立てが容易になる。
一実施形態において、前記ベースが、前記構造として凹部又は凸部を有してもよい。
一実施形態において、前記ベースが、前記構造として溝を有してもよい。この場合、溝に沿って回路基板をスライドさせてベースに嵌め合わせることができるので、半導体モジュールの組み立てが容易になる。
一実施形態において、前記溝が、前記溝の延在方向に沿って深くなってもよい。この場合、溝が深くなっている部分に回路基板の端部を差し込み易くなるので、半導体モジュールの組み立てが容易になる。
一実施形態において、半導体モジュールは、前記少なくとも１つの回路基板を前記ベースに固定する固定部材を更にてもよい。この場合、回路基板とベースとの間においてより高い位置決め精度が得られる。
一実施形態において、前記少なくとも１つの回路基板の主面の中心を通ると共に前記主面に垂直な軸線に対して、前記構造が非対称に形成されてもよい。この場合、ベースに対する回路基板の向きが１つに決まるので、間違った向きで回路基板をベースに嵌め合わせることを抑制できる。その結果、半導体モジュールの組み立てが容易になる。
一実施形態において、前記半導体素子がワイドバンドギャップ半導体を含んでもよい。前記ワイドバンドギャップ半導体がＳｉＣ又はＧａＮであってもよい。
本発明の一側面に係る半導体モジュールの製造方法は、支持基板と前記支持基板によって支持される半導体素子とを有する少なくとも１つの回路基板をベースに嵌め合わせる工程を含み、前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する。
この半導体モジュールの製造方法では、回路基板をベースに嵌め合わせることによって、回路基板とベースとの間において高い位置決め精度を有する半導体モジュールが得られる。
本発明の別の側面に係る半導体モジュールの製造方法は、溝を有するベースに、前記溝に対向配置された端子を支持する絶縁支持体を取り付ける工程と、前記端子と前記ベースとの間に、支持基板と前記支持基板によって支持される半導体素子とを有する回路基板の第１の端部を挿入する工程と、前記回路基板の第１の端部とは異なる第２の端部を固定部材によって前記ベースに固定して、前記端子を前記半導体素子と電気的に接続すると共に、前記回路基板を前記ベースの前記溝に嵌め合わせる工程とを含む。
この半導体モジュールの製造方法では、回路基板をベースに嵌め合わせることによって、回路基板とベースとの間において高い位置決め精度を有する半導体モジュールが得られる。さらに、回路基板の第１の端部を端子とベースとの間に挿入する際に、端子が第１の端部を押圧することによって回路基板の反対側の端部が浮き上がってしまっても、固定部材によって回路基板をベースの溝に嵌め合わせることができる。
一実施形態において、前記溝が、前記溝の延在方向に沿って前記端子に向かって深くなってもよい。
この場合、端子と溝の底との間のスペースを広く維持することができるので、回路基板の第１の端部を斜めに挿入することができる。その結果、半導体モジュールの組み立てが容易になる。また、固定部材によってベースに第２の端部を固定する際に、てこの原理によって端子と半導体素子との間の電気的接続がより確実に得られる。
本発明によれば、半導体素子を有する回路基板とベースとの間において高い位置決め精度を有する半導体モジュール及び半導体モジュールの製造方法が提供され得る。
第１実施形態に係る半導体モジュールを模式的に示す平面図である。 図１のＩＩ−ＩＩ線に沿った半導体モジュールの断面図である。 図１のＩＩＩ−ＩＩＩ線に沿った半導体モジュールの断面図である。 図１の半導体モジュールの等価回路結線図である。 図１の半導体モジュールの端子の配置を模式的に示す図である。 図１の半導体モジュールを構成する回路基板を模式的に示す平面図である。 図６の回路基板の裏面を模式的に示す平面図である。 図６のＶＩＩＩ−ＶＩＩＩ線に沿った回路基板の断面図である。 第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。 図９のＸ−Ｘ線に沿った構造体の断面図である。 図９のＸＩ−ＸＩ線に沿った構造体の断面図である。 図９のＸＩＩ−ＸＩＩ線に沿った構造体の断面図である。 図９のＸＩＩＩ−ＸＩＩＩ線に沿った構造体の断面図である。 第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。 図１４のＸＶ−ＸＶ線に沿った構造体の断面図である。 図１４のＸＶＩ−ＸＶＩ線に沿った構造体の断面図である。 第１実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す平面図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿った構造体の断面図である。 図１７のＸＩＸ−ＸＩＸ線に沿った構造体の断面図である。 図１７のＸＸ−ＸＸ線に沿った構造体の断面図である。 第１実施形態に係る半導体モジュールの蓋を模式的に示す平面図である。 第２実施形態に係る半導体モジュールを模式的に示す平面図である。 図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿った半導体モジュールの断面図である。 図２２のＸＸＩＶ−ＸＸＩＶ線に沿った半導体モジュールの断面図である。 図２２の半導体モジュールの等価回路結線図である。 図２２の半導体モジュールを構成する回路基板を模式的に示す平面図である。 図２６の回路基板の裏面を模式的に示す平面図である。 図２６のＸＸＶＩＩＩ−ＸＸＶＩＩＩ線に沿った回路基板の断面図である。 第３実施形態に係る半導体モジュールを模式的に示す平面図である。 図２９のＸＸＸ−ＸＸＸ線に沿った半導体モジュールの断面図である。 図２９のＸＸＸＩ−ＸＸＸＩ線に沿った半導体モジュールの断面図である。 第３実施形態に係る半導体モジュールの製造方法の一工程における構造体を模式的に示す図である。 回路基板をベースに嵌め合わせるための構造の一例を示す図である。 第４実施形態に係る半導体モジュールを模式的に示す断面図である。 図３４の半導体モジュールを構成する回路基板を模式的に示す平面図である。 図３５のＸＸＸＶＩ−ＸＸＸＶＩ線に沿った回路基板の断面図である。 第５実施形態に係る半導体モジュールを模式的に示す断面図である。 第６実施形態に係る半導体モジュールを模式的に示す断面図である。 第７実施形態に係る半導体モジュールを模式的に示す断面図である。 第８実施形態に係る半導体モジュールを模式的に示す断面図である。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
（第１実施形態）
＜半導体モジュール＞
図１は、第１実施形態に係る半導体モジュールを模式的に示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った半導体モジュールの断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿った半導体モジュールの断面図である。図１において蓋７０は便宜上表示されていない。
図１〜３に示される半導体モジュール１０は、ベース２０と、複数の回路基板３０（本実施形態では例えば６つ）とを備える。複数の回路基板３０は、ベース２０上にアレイ配置され得る。半導体モジュール１０は、単一の回路基板３０を備えてもよい。複数の回路基板３０のそれぞれは、支持基板３１と支持基板３１によって支持される半導体素子３２とを有する（図６〜図８参照）。
ベース２０は、例えばＣｕ、Ａｌ等の金属を含む金属ベースであり得る。ベース２０は、放熱板として機能し得る。ベース２０は、回路基板３０をベース２０に嵌め合わせるための構造として溝２２を有してもよい。溝２２は、ベース２０の互いに対向する端部１２０からベース２０の中央部２２０に向けて形成され得る。溝２２は凹部であってもよい。
支持基板３１は、絶縁基板３３と、絶縁基板３３の主面に設けられた電極パッド３６ａ，３６ｂ，３６ｃと、絶縁基板３３の主面とは反対側の面に設けられた金属層３４とを備え得る。絶縁基板３３は例えばＡｌＮ、Ａｌ２Ｏ３等のセラミックスを含む。電極パッド３６ａ，３６ｂ，３６ｃ及び金属層３４は、例えばＣｕを含む。金属層３４上には、ベース２０の溝２２に嵌め合わされる凸部３５が形成され得る。凸部３５は、一方向に延在し得る。凸部３５は、例えばＣｕ等の金属を含む。凸部３５の延在方向に垂直な断面形状は例えば矩形である。
半導体素子３２は、例えば半導体チップである。半導体素子３２は、ワイドバンドギャップ半導体を含む。この場合、シリコンに比べて半導体素子３２の発生する熱量は大きくなるが、ベース２０により放熱が適切に行われる。ワイドバンドギャップ半導体としては、例えばＳｉＣ又はＧａＮ等の化合物半導体が挙げられる。このような場合、半導体素子３２はパワー半導体素子として機能し得る。
半導体素子３２は、トランジスタ３２ａ及びダイオード３２ｂを備え得る。トランジスタ３２ａとしては、例えばバイポーラトランジスタ、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等が挙げられる。トランジスタ３２ａは、半田３７ａを介して電極パッド３６ｃに電気的に接続されている。ダイオード３２ｂは、半田３７ｂを介して電極パッド３６ｃに電気的に接続されている。トランジスタ３２ａのゲートは、ワイヤ３８ａを介して電極パッド３６ａに電気的に接続されている。トランジスタ３２ａのソースは、ワイヤ３８ｂを介して電極パッド３６ｂに電気的に接続されている。ダイオード３２ｂは、ワイヤ３８ｃを介して電極パッド３６ｂに電気的に接続されている。
半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体４０を備えてもよい。絶縁支持体４０は、ベース２０の中央部２２０に取り付けられる。絶縁支持体４０は、回路基板３０の端部１３０（第１の端部）を把持する把持部４２を有する。絶縁支持体４０は、半導体素子３２と電気的に接続される端子８０〜９１を支持する。端子８０〜９１は、ベース２０上の回路基板３０の端部１３０に向けて絶縁支持体４０から突出している。
半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体５０ａ，５０ｂを備えてもよい。絶縁支持体５０ａ，５０ｂは、ベース２０の互いに対向する端部１２０にそれぞれ取り付けられる。絶縁支持体５０ａ，５０ｂのそれぞれは、ベース２０の端部１２０を把持する把持部５２と、回路基板３０の端部２３０（第２の端部）を把持する把持部５４とを有する。回路基板３０の端部２３０は、溝２２の延在方向に沿って端部１３０と反対側に位置する。絶縁支持体５０ａは、半導体素子３２と電気的に接続される端子９２〜９５を支持する。端子９２〜９５は、ベース２０上の回路基板３０の端部２３０に向けて絶縁支持体５０ａから突出している。絶縁支持体５０ｂは、半導体素子３２と電気的に接続される端子９６〜１０２を支持する。端子９６〜１０２は、ベース２０上の回路基板３０の端部２３０に向けて絶縁支持体５０ｂから突出している。
半導体モジュール１０は、ベース２０に取り付けられる絶縁支持体６０を備えてもよい。絶縁支持体６０は、絶縁支持体４０，５０ａ，５０ｂを挟むように、ベース２０の互いに対向する側部３２０にそれぞれ取り付けられる。絶縁支持体６０は、ベース２０の互いに対向する側部３２０を把持する把持部６２と、回路基板３０の側部３３０を把持する把持部６４とを有する。絶縁支持体６０は、端子を支持していない。
絶縁支持体４０，５０ａ，５０ｂ，６０は例えば樹脂を含む。端子８０〜１０２は例えば金属ワイヤである。端子８０〜１０２は、半導体素子３２に直接接触（例えばスプリングコンタクト）してもよいし、ワイヤボンディング等により半導体素子３２に接続されてもよい。
端子８０は、第１の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８１は、第１の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８２は、第１の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第２の半導体素子３２の電極パッド３６ｃに接続される。端子８３は、第２の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。
端子８４は、第３の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８５は、第３の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８６は、第３の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第４の半導体素子３２の電極パッド３６ｃに接続される。端子８７は、第４の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。
端子８８は、第５の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子８９は、第５の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。端子９０は、第５の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体４０中を通って第６の半導体素子３２の電極パッド３６ｃに接続される。端子９１は、第６の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体４０を貫通して半導体モジュール１０の外部に突出する。
端子９２は、第１の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａを貫通して半導体モジュール１０の外部に突出する。端子９３は、第１の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａ中を通って第３の半導体素子３２の電極パッド３６ｃに接続される。端子９４は、第３の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａ中を通って第５の半導体素子３２の電極パッド３６ｃに接続される。端子９５は、第５の半導体素子３２の電極パッド３６ｃに接続され、絶縁支持体５０ａを貫通して半導体モジュール１０の外部に突出する。
端子９６は、第２の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子９７は、第２の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子９８は、第２の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂ中を通って第４の半導体素子３２の電極パッド３６ｂに接続される。端子９９は、第４の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子１００は、第４の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂ中を通って第６の半導体素子３２の電極パッド３６ｂに接続される。端子１０１は、第６の半導体素子３２の電極パッド３６ａに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。端子１０２は、第６の半導体素子３２の電極パッド３６ｂに接続され、絶縁支持体５０ｂを貫通して半導体モジュール１０の外部に突出する。
半導体モジュール１０は、絶縁支持体４０，５０ａ，５０ｂ，６０上に配置されると共にベース２０に対向配置される蓋７０を更に備えてもよい。蓋７０には、端子８０，８１，８３，８４，８５，８７，８８，８９，９１，９２，９５，９６，９７，９９，１０１，１０２通る貫通孔が形成され得る。蓋７０は例えば樹脂を含む。
図４は、図１の半導体モジュールの等価回路結線図である。図５は、図１の半導体モジュールの端子の配置を模式的に示す図である。図４及び図５に示されるように、半導体モジュール１０は、Ｕ相、Ｖ相及びＷ相を有する３相インバータ用モジュールとして機能し得る。各回路基板３０において、トランジスタ３２ａはダイオード３２ｂと逆並列接続されている。
半導体モジュール１０では、回路基板３０をベース２０に嵌め合わせることによって、回路基板３０とベース２０との間において高い位置決め精度が得られる。
半導体素子を支持基板に搭載する際に、実装（ダイシング、ダイボンディング、ワイヤボンディング等）によるストレスによって不良品の半導体素子が発生する可能性がある。半導体素子を直接検査することは困難であるため、通常、支持基板に搭載した後に半導体素子を検査する。ここで、複数の半導体素子が単一の支持基板によって支持されていると、検査により１つでも不良品の半導体素子が見つかると、支持基板によって支持された全ての半導体素子が無駄になってしまう。一方、半導体モジュール１０では、個々の回路基板３０を検査して良品の回路基板３０を選別し、選別された良品の回路基板３０を選択的にベース２０に嵌め合わせることができる。このため、複数の半導体素子が単一の支持基板によって支持される場合に比べて、半導体モジュール１０の製造歩留まりを向上させることができる。
また、複数の半導体素子が単一の支持基板によって支持される場合、不良品の半導体素子が見つかった場合に備えて、良品の半導体素子を新たに搭載するためのスペースを支持基板に設けることがある。この場合、支持基板のサイズは大きくなる。一方、半導体モジュール１０では、複数の回路基板３０のそれぞれが支持基板３１と半導体素子３２とを有している。そのため、良品の半導体素子を新たに搭載するためのスペースが必要ないので、半導体モジュール１０を小型化できる。さらに、半導体モジュール１０では、複数の半導体素子が単一の支持基板によって支持される場合に比べて、個々の回路基板３０のサイズを小さくすることができるので、回路基板３０が応力によって撓むことを抑制できる。
半導体モジュール１０が、端子８０〜９１を支持する絶縁支持体４０を備える場合、端子８０〜９１と絶縁支持体４０とが一体化しているので、半導体モジュール１０の組み立てが容易になる。
半導体モジュール１０が、溝２２を有するベース２０を備える場合、溝２２に沿って回路基板３０をスライドさせてベース２０に嵌め合わせることができるので、半導体モジュール１０の組み立てが容易になる。
＜半導体モジュールの製造方法＞
図６〜図２１を参照しながら、本実施形態に係る半導体モジュールの製造方法の一例として、図１〜３に示される半導体モジュール１０の製造方法について説明する。半導体モジュール１０は例えば以下のようにして製造される。
（回路基板の準備工程）
まず、図６〜図８に示されるように、回路基板３０を準備する。回路基板３０の凸部３５は、例えば以下にようにして形成される。まず、絶縁基板３３の主面とは反対側の面に設けられた金属層３４上に金属膜を形成する。次に、フォトリソグラフィー法を用いて当該金属膜をエッチングすることによって凸部３５を形成する。
回路基板３０は、必要に応じて電気試験等によって検査され得る。検査により、良品の回路基板３０が選別される。
（第１の絶縁支持体の取り付け工程）
次に、図９〜図１３に示されるように、ベース２０に絶縁支持体４０を取り付ける。絶縁支持体４０は、ベース２０の溝２２に端子８０〜９１が対向配置されるように取り付けられ得る。絶縁支持体４０は、樹脂中に端子８０〜９１を圧入し、樹脂を成型することにより形成される。また、ベース２０に絶縁支持体６０を取り付けてもよい。ベース２０の溝２２は、フォトリソグラフィー法を用いてベースをエッチングすることによって形成され得る。
（回路基板の嵌め合わせ工程）
次に、図１４〜図１６に示されるように、回路基板３０をベース２０に嵌め合わせる。回路基板３０の凸部３５が、ベース２０の溝２２に嵌め合わされ得る。例えば、凸部３５が溝２２に嵌め合わされた状態で、回路基板３０をベース２０の溝２２に沿ってベース２０の端部１２０から中央部２２０に向かってスライドさせることによって、端子８０〜９１とベース２０との間に、回路基板３０の第１の端部１３０を挿入する。これにより、半導体素子３２の電極パッド３６ａ，３６ｂ，３６ｃが端子８０〜９１と接触して電気的に接続され得る。
（第２の絶縁支持体の取り付け工程）
次に、図１７〜図２０に示されるように、ベース２０に絶縁支持体５０ａ，５０ｂを取り付ける。絶縁支持体５０ａ，５０ｂは、樹脂中に端子９２〜１０２を圧入し、樹脂を成型することにより形成される。これにより、回路基板３０の端部２３０がベース２０に固定され得る。また、半導体素子３２の電極パッド３６ａ，３６ｂ，３６ｃが端子９２〜１０２と接触して電気的に接続され得る。
（蓋の貼り付け工程）
次に、図２１に示されるように、蓋７０を絶縁支持体４０，５０ａ，５０ｂ，６０に貼り付ける。蓋７０によって、ベース２０及び絶縁支持体４０，５０ａ，５０ｂ，６０によって囲まれた空間が封止される。
なお、上記各工程の順序を入れ替えてもよいし、複数の工程を同時に行ってもよい。例えば、第１の絶縁支持体の取り付け工程の前に回路基板の嵌め合わせ工程を行ってもよい。また、第１の絶縁支持体の取り付け工程の後に回路基板の準備工程を行ってもよい。また、回路基板の嵌め合わせ工程と第２の絶縁支持体の取り付け工程とを同時に行ってもよい。
上記半導体モジュールの製造方法では、回路基板３０をベース２０に嵌め合わせることによって、回路基板３０とベース２０との間において高い位置決め精度を有する半導体モジュール１０が得られる。
（第２実施形態）
図２２は、第２実施形態に係る半導体モジュールを模式的に示す平面図である。図２３は、図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿った半導体モジュールの断面図である。図２４は、図２２のＸＸＩＶ−ＸＸＩＶ線に沿った半導体モジュールの断面図である。図２２において蓋７０は便宜上表示されていない。
図２２〜２３に示される半導体モジュール１０ａは、回路基板３０に代えて回路基板３０ａを備えること以外は半導体モジュール１０と同じ構成を備える。回路基板３０ａは、支持基板１３１と支持基板１３１によって支持される半導体素子１３２とを有する（図２６〜図２８参照）。
支持基板１３１は、絶縁基板３３と、絶縁基板３３の主面に設けられた電極パッド１３６ａ，１３６ｂ，１３６ｃ，１３６ｄと、絶縁基板３３の主面とは反対側の面に設けられた金属層３４とを備え得る。
半導体素子１３２は、トランジスタ１３２ａ、ダイオード１３２ｂ及びダイオード１３２ｃを備え得る。トランジスタ１３２ａは、半田１３７ａを介して電極パッド１３６ｃに電気的に接続されている。ダイオード１３２ｂは、半田１３７ｂを介して電極パッド１３６ｃに電気的に接続されている。トランジスタ１３２ａのゲートは、ワイヤ１３８ａを介して電極パッド１３６ａに電気的に接続されている。ダイオード１３２ｃは、半田１３７ｃを介して電極パッド１３６ｄに電気的に接続されている。トランジスタ１３２ａのソースは、ワイヤ１３８ｂを介して電極パッド１３６ｂに電気的に接続されている。ダイオード１３２ｂは、ワイヤ１３８ｃを介して電極パッド１３６ｄに電気的に接続されている。ダイオード１３２ｃは、ワイヤ１３８ｄを介して電極パッド１３６ｂに電気的に接続されている。
図２５は、図２２の半導体モジュールの等価回路結線図である。半導体モジュール１０ａの端子の配置は、図５に示される半導体モジュール１０の端子の配置と同じである。図５及び図２５に示されるように、半導体モジュール１０ａは、Ｕ相、Ｖ相及びＷ相を有する３相インバータ用モジュールとして機能し得る。各回路基板３０において、トランジスタ１３２ａはＭＯＳＦＥＴであり、ダイオード１３２ｂはトランジスタ１３２ａに直列接続され、ダイオード１３２ｃはトランジスタ１３２ａ及びダイオード１３２ｂの両端に逆並列接続される。ダイオード１３２ｂはＭＯＳＦＥＴ中の寄生ダイオードの動作を抑制し得る。
半導体モジュール１０ａでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ａは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。
（第３実施形態）
図２９は、第３実施形態に係る半導体モジュールを模式的に示す平面図である。図３０は、図２９のＸＸＸ−ＸＸＸ線に沿った半導体モジュールの断面図である。図３１は、図２９のＸＸＸＩ−ＸＸＸＩ線に沿った半導体モジュールの断面図である。図２９において蓋７０は便宜上表示されていない。
図２９〜３１に示される半導体モジュール１０ｂは、絶縁支持体５０ａ，５０ｂに代えて絶縁支持体１５０ａ，１５０ｂを備え、ベース２０に代えてベース２０ａを備え、固定部材としてのねじ２００を更に備えること以外は半導体モジュール１０と同じ構成を備える。
ベース２０ａは、ねじ孔２４を更に備えること以外はベース２０と同じ構成を備える。 絶縁支持体１５０ａ，１５０ｂは、把持部５２を備えておらず、ねじ２００が貫通していること以外は絶縁支持体５０ａ，５０ｂと同じ構成を備える。
ねじ２００は、回路基板３０をベース２０ａに固定する。ねじ２００は、絶縁支持体１５０ａ，１５０ｂを介して、回路基板３０の端部２３０をベース２０ａに固定する。ねじ２００は、ベース２０のコーナーにおいて、絶縁支持体１５０ａ，１５０ｂを通ってベース２０ａのねじ孔２４に取り付けられている。
半導体モジュール１０ｂでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｂは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。本実施形態では、回路基板の嵌め合わせ工程と第２の絶縁支持体の取り付け工程とが同時に行われる。
まず、凸部３５が溝２２に嵌め合わされた状態で、回路基板３０をベース２０の溝２２に沿ってベース２０の端部１２０から中央部２２０に向かってスライドさせることによって、端子８０〜９１とベース２０との間に、回路基板３０の第１の端部１３０を挿入する。その後、図３２に示されるように、絶縁支持体１５０ａ，１５０ｂを圧力Ｐによってベース２０ａに押圧し、ねじ２００をねじ孔２４に取り付けることによって、回路基板３０の端部２３０をベース２０ａに固定する。これにより、端子８０〜９１を半導体素子３２と電気的に接続すると共に、回路基板３０をベース２０ａの溝２２に嵌め合わせる。
半導体モジュール１０ｂの製造方法では、回路基板３０の端部１３０を端子８０〜９１とベース２０ａとの間に挿入する際に、図３２に示されるように、端子８０〜９１が端部１３０を押圧することによって回路基板３０の端部２３０が浮き上がってしまっても、ねじ２００によって回路基板３０をベース２０ａの溝２２に嵌め合わせることができる。
溝２２は、図３３に示されるように、溝２２の延在方向に沿って深くなってもよい。溝２２は、溝２２の全体又は一部において、溝２２の延在方向に沿って徐々に深くなってもよいし、溝２２の延在方向に沿って階段状に深くなってもよい。溝２２は、端子８０〜９１に向かって深くなっている。この場合、端子８０〜９１と溝２２の底との間のスペースを広く維持することができるので、回路基板３０の端部１３０を斜めに挿入することができる。その結果、半導体モジュール１０ｂの組み立てが容易になる。また、ねじ２００によってベース２０ａに回路基板３０の端部２３０を固定する際に、てこの原理によって端子８０〜９１と半導体素子３２との間の電気的接続がより確実に得られる。
なお、固定部材として、ねじ２００に代えて例えば接着剤を用いてもよい。
（第４実施形態）
図３４は、第４実施形態に係る半導体モジュールを模式的に示す断面図である。図３４に示される半導体モジュール１０ｃは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｃは、回路基板３０ｂ及びベース２０ｂを備える。
回路基板３０ｂは、凹部３５ａ及び凸部３５を備えること以外は回路基板３０と同じ構成を備える（図３５〜図３６参照）。凹部３５ａ及び凸部３５は、回路基板３０ｂの主面の中心（例えば重心）を通ると共に主面に垂直な軸線Ａの両側に配置されている。回路基板３０ｂをベース２０ｂに嵌め合わせるための構造は、軸線Ａに対して非対称に形成されている。凹部３５ａは金属層３４をエッチングすることにより形成され得る。ベース２０ｂは、凸部３５に嵌め合わされる溝２２に加えて、凹部３５ａに嵌め合わされる凸部２２ａを有する。凸部２２ａは、ベースをエッチングすることにより形成され得る。
半導体モジュール１０ｃでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｃは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。さらに、半導体モジュール１０ｃでは、ベース２０ｂに対する回路基板３０ｂの向きが１つに決まるので、間違った向きで回路基板３０ｂをベース２０ｂに嵌め合わせることを抑制できる。その結果、半導体モジュール１０ｃの組み立てが容易になる。
（第５実施形態）
図３７は、第５実施形態に係る半導体モジュールを模式的に示す断面図である。図３７に示される半導体モジュール１０ｄは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｄは、回路基板３０ｃ及びベース２０ｃを備える。回路基板３０ｃは、金属層３４に形成された凹部３５ａを備える。ベース２０ｃは、凹部３５ａに対応する凸部２２ａを備える。
半導体モジュール１０ｄでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｄは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。
（第６実施形態）
図３８は、第６実施形態に係る半導体モジュールを模式的に示す断面図である。図３８に示される半導体モジュール１０ｅは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｅは、回路基板３０ｄ及びベース２０ｄを備える。回路基板３０ｄは、凸部３５及び凹部３５ａを備えていない。ベース２０ｄは、回路基板３０ｄ全体に対応する溝２２を備える。
半導体モジュール１０ｅでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｅは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。
（第７実施形態）
図３９は、第７実施形態に係る半導体モジュールを模式的に示す断面図である。図３９に示される半導体モジュール１０ｆは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｆは、回路基板３０ｅ及びベース２０ｅを備える。回路基板３０ｅでは、凸部３５の延在方向に垂直な断面形状が三角形になっている。このため、ベース２０ｅでは、溝２２の延在方向に垂直な断面形状も三角形になっている。
半導体モジュール１０ｆでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｆは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。
（第８実施形態）
図４０は、第８実施形態に係る半導体モジュールを模式的に示す断面図である。図４０に示される半導体モジュール１０ｇは、回路基板をベースに嵌め合わせるための構造が異なること以外は半導体モジュール１０と同じ構成を備える。半導体モジュール１０ｇは、回路基板３０ｆ及びベース２０ｆを備える。回路基板３０ｆでは、凸部３５の延在方向に垂直な断面形状が半円になっている。このため、ベース２０ｆでは、溝２２の延在方向に垂直な断面形状も半円になっている。
半導体モジュール１０ｇでは、半導体モジュール１０と同様の作用効果が得られる。また、半導体モジュール１０ｇは、半導体モジュール１０の製造方法と同様の方法によって製造され得る。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記各実施形態に限定されない。第１〜第８実施形態に係る半導体モジュールの各構成は、互いに組み合わされてもよい。ベースが凹部を有し、支持基板が凹部に対応する凸部を有してもよい。ベースが凸部を有し、支持基板が凸部に対応する凹部を有してもよい。ベースが凹部を有し、支持基板が凹部にそのまま嵌め合わされてもよい。回路基板をベースに嵌め合わせるための構造は、任意の形状を有する凹部、溝、凸部、レール等であってもよい。
１０，１０ａ、１０ｂ、１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ…半導体モジュール、２０，２０ａ、２０ｂ，２０ｃ，２０ｄ，２０ｅ，２０ｆ…ベース、２２…溝（回路基板をベースに嵌め合わせるための構造）、３０，３０ａ、３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ…回路基板、３１，１３１…支持基板、３２，１３２…半導体素子、４０…絶縁支持体、８０〜９１…端子、１３０…回路基板の第１の端部、２００…ねじ（固定部材）、２３０…回路基板の第２の端部、Ａ…軸線。

Claims (13)

  1. ベースと、
    少なくとも１つの回路基板と、
    を備える半導体モジュールであって、
    前記少なくとも１つの回路基板が、支持基板と前記支持基板によって支持される半導体素子とを有し、
    前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する、半導体モジュール。
  2. 前記少なくとも１つの回路基板が複数の回路基板を備え、
    前記複数の回路基板のそれぞれが、前記支持基板と前記半導体素子とを有する、請求項１に記載の半導体モジュール。
  3. 前記半導体素子と電気的に接続される端子を支持すると共に、前記ベースに取り付けられる絶縁支持体を更に備える、請求項１又は２に記載の半導体モジュール。
  4. 前記ベースが、前記構造として凹部又は凸部を有する、請求項１〜３のいずれか一項に記載の半導体モジュール。
  5. 前記ベースが、前記構造として溝を有する、請求項４に記載の半導体モジュール。
  6. 前記溝が、前記溝の延在方向に沿って深くなっている、請求項５に記載の半導体モジュール。
  7. 前記少なくとも１つの回路基板を前記ベースに固定する固定部材を更に備える、請求項１〜６のいずれか一項に記載の半導体モジュール。
  8. 前記少なくとも１つの回路基板の主面の中心を通ると共に前記主面に垂直な軸線に対して、前記構造が非対称に形成されている、請求項１〜７のいずれか一項に記載の半導体モジュール。
  9. 前記半導体素子がワイドバンドギャップ半導体を含む、請求項１〜８のいずれか一項に記載の半導体モジュール。
  10. 前記ワイドバンドギャップ半導体がＳｉＣ又はＧａＮである、請求項９に記載の半導体モジュール。
  11. 支持基板と前記支持基板によって支持される半導体素子とを有する少なくとも１つの回路基板をベースに嵌め合わせる工程を含み、
    前記ベース及び／又は前記支持基板が、前記少なくとも１つの回路基板を前記ベースに嵌め合わせるための構造を有する、半導体モジュールの製造方法。
  12. 溝を有するベースに、前記溝に対向配置された端子を支持する絶縁支持体を取り付ける工程と、
    前記端子と前記ベースとの間に、支持基板と前記支持基板によって支持される半導体素子とを有する回路基板の第１の端部を挿入する工程と、
    前記回路基板の第１の端部とは異なる第２の端部を固定部材によって前記ベースに固定して、前記端子を前記半導体素子と電気的に接続すると共に、前記回路基板を前記ベースの前記溝に嵌め合わせる工程と、
    を含む、半導体モジュールの製造方法。
  13. 前記溝が、前記溝の延在方向に沿って前記端子に向かって深くなっている、請求項１２に記載の半導体モジュールの製造方法。
JP2011241856A 2011-11-04 2011-11-04 半導体モジュール及び半導体モジュールの製造方法 Active JP5716637B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011241856A JP5716637B2 (ja) 2011-11-04 2011-11-04 半導体モジュール及び半導体モジュールの製造方法
US13/665,394 US8759839B2 (en) 2011-11-04 2012-10-31 Semiconductor module and method for manufacturing semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011241856A JP5716637B2 (ja) 2011-11-04 2011-11-04 半導体モジュール及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2013098450A true JP2013098450A (ja) 2013-05-20
JP5716637B2 JP5716637B2 (ja) 2015-05-13

Family

ID=48223109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011241856A Active JP5716637B2 (ja) 2011-11-04 2011-11-04 半導体モジュール及び半導体モジュールの製造方法

Country Status (2)

Country Link
US (1) US8759839B2 (ja)
JP (1) JP5716637B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088654A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体モジュール
JP2015126168A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 パワーモジュール
WO2017208430A1 (ja) * 2016-06-03 2017-12-07 三菱電機株式会社 半導体装置モジュール

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108738368B (zh) * 2017-02-13 2022-06-17 新电元工业株式会社 电子设备
US11109370B2 (en) * 2017-03-21 2021-08-31 Lg Electronics Inc. Method for transmitting data in next generation communication system, and device therefor
JP7067255B2 (ja) * 2018-05-16 2022-05-16 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP3989274A1 (en) * 2020-10-23 2022-04-27 SwissSEM Technologies AG Power module

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266557A (ja) * 1989-04-06 1990-10-31 Mitsubishi Electric Corp 半導体装置
JPH11214612A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd パワー半導体モジュール
JP2000031358A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2001127238A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュール用絶縁基板
JP2001168256A (ja) * 1999-12-13 2001-06-22 Sumitomo Electric Ind Ltd 半導体素子用放熱構造体とそれを備えた半導体装置
JP2001203320A (ja) * 2000-01-21 2001-07-27 Mitsubishi Electric Corp 電力用半導体装置
JP2004103936A (ja) * 2002-09-11 2004-04-02 Mitsubishi Electric Corp 電力半導体装置およびその製造方法
JP2009188327A (ja) * 2008-02-08 2009-08-20 Toyota Motor Corp パワーモジュールとその製造方法
JP2011091088A (ja) * 2009-10-20 2011-05-06 Yaskawa Electric Corp 発熱体の放熱構造、および該放熱構造を用いた半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924498B2 (ja) 1992-07-16 1999-07-26 富士電機株式会社 半導体装置
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JP4991495B2 (ja) * 2007-11-26 2012-08-01 東京エレクトロン株式会社 検査用保持部材及び検査用保持部材の製造方法
JP5574422B2 (ja) * 2010-09-16 2014-08-20 Ｆｄｋトワイセル株式会社 回路基板支持装置、該回路基板支持装置を備える電池ユニット
JP5383621B2 (ja) * 2010-10-20 2014-01-08 三菱電機株式会社 パワー半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02266557A (ja) * 1989-04-06 1990-10-31 Mitsubishi Electric Corp 半導体装置
JPH11214612A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd パワー半導体モジュール
JP2000031358A (ja) * 1998-07-08 2000-01-28 Sansha Electric Mfg Co Ltd 電力用半導体モジュール
JP2001127238A (ja) * 1999-10-27 2001-05-11 Mitsubishi Electric Corp 半導体モジュール及び半導体モジュール用絶縁基板
JP2001168256A (ja) * 1999-12-13 2001-06-22 Sumitomo Electric Ind Ltd 半導体素子用放熱構造体とそれを備えた半導体装置
JP2001203320A (ja) * 2000-01-21 2001-07-27 Mitsubishi Electric Corp 電力用半導体装置
JP2004103936A (ja) * 2002-09-11 2004-04-02 Mitsubishi Electric Corp 電力半導体装置およびその製造方法
JP2009188327A (ja) * 2008-02-08 2009-08-20 Toyota Motor Corp パワーモジュールとその製造方法
JP2011091088A (ja) * 2009-10-20 2011-05-06 Yaskawa Electric Corp 発熱体の放熱構造、および該放熱構造を用いた半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015088654A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体モジュール
JP2015126168A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 パワーモジュール
WO2017208430A1 (ja) * 2016-06-03 2017-12-07 三菱電機株式会社 半導体装置モジュール
JPWO2017208430A1 (ja) * 2016-06-03 2018-08-09 三菱電機株式会社 半導体装置モジュール

Also Published As

Publication number Publication date
US20130112994A1 (en) 2013-05-09
JP5716637B2 (ja) 2015-05-13
US8759839B2 (en) 2014-06-24

Similar Documents

Publication Publication Date Title
JP5716637B2 (ja) 半導体モジュール及び半導体モジュールの製造方法
JP7352753B2 (ja) 半導体モジュール
JP7352763B1 (ja) 半導体モジュール
JP7354475B1 (ja) 半導体モジュール
US20110163432A1 (en) Semiconductor device and method of manufacturing the same
US20230245956A1 (en) Semiconductor module
CN116018677A (zh) 半导体模块
JP5924213B2 (ja) 半導体モジュール
JP5880127B2 (ja) 半導体モジュールの製造方法及び半導体モジュールの製造装置
JP6065089B2 (ja) 半導体モジュール
US20230253335A1 (en) Semiconductor module and semiconductor module manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150302

R150 Certificate of patent or registration of utility model

Ref document number: 5716637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250