JP2013093362A - Capacitance element and resonant circuit - Google Patents

Capacitance element and resonant circuit Download PDF

Info

Publication number
JP2013093362A
JP2013093362A JP2011232896A JP2011232896A JP2013093362A JP 2013093362 A JP2013093362 A JP 2013093362A JP 2011232896 A JP2011232896 A JP 2011232896A JP 2011232896 A JP2011232896 A JP 2011232896A JP 2013093362 A JP2013093362 A JP 2013093362A
Authority
JP
Japan
Prior art keywords
electrode
internal electrode
capacitance element
internal
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011232896A
Other languages
Japanese (ja)
Other versions
JP2013093362A5 (en
Inventor
Noritaka Sato
則孝 佐藤
Masaki Kanno
正喜 管野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2011232896A priority Critical patent/JP2013093362A/en
Priority to US14/349,585 priority patent/US20140247534A1/en
Priority to PCT/JP2012/075488 priority patent/WO2013061730A1/en
Priority to CN201280051181.XA priority patent/CN103890883A/en
Priority to KR1020147009388A priority patent/KR20140094508A/en
Publication of JP2013093362A publication Critical patent/JP2013093362A/en
Publication of JP2013093362A5 publication Critical patent/JP2013093362A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)
  • Ceramic Capacitors (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve a dielectric constant and increase capacitance by using the residual stress occurring at the time of burning, in a capacitance element.SOLUTION: A capacitive element (variable capacitance element 1) includes: a capacitive element body 2 that has a dielectric layer 5 and at least a pair of internal electrodes 10 formed to sandwich the dielectric layer 5; and external terminals 3 and 4 that are formed on side surfaces of the capacitive element body 2 and are electrically connected to the internal electrodes 10. The capacitive element is configured so that a stress occurring due to a difference of linear expansion coefficients of the dielectric layer 5 and the internal terminals 10 is concentrated on the center of a capacitor C configured by the dielectric layer 5 and the pair of internal electrodes 10 sandwiching the dielectric layer 5.

Description

本発明は、静電容量素子及び、その静電容量素子を備える共振回路に関する。   The present invention relates to a capacitive element and a resonance circuit including the capacitive element.

近年、電子機器の小型化、高信頼性化に伴い、その電子機器に用いられる電子部品として小型化された容量素子の開発が求められている。そして、容量素子の小型化、及び高容量化を可能とするために、誘電体層と内部電極とが交互に積層された静電容量素子が提案されている。   In recent years, with the miniaturization and high reliability of electronic devices, there is a demand for the development of miniaturized capacitive elements as electronic components used in the electronic devices. In order to make the capacitive element smaller and higher in capacity, a capacitive element in which dielectric layers and internal electrodes are alternately stacked has been proposed.

一方、本願発明者らは、複数の内部電極を積層して形成した容量素子において、応力制御部として静電容量を形成する容量素子本体には無関係な内部電極を設け、焼成時に生じる残留応力によって電気的特性を向上させる技術を提案している(特許文献1)。特許文献1に記載の技術では、容量素子本体の上下に内部電極を積層させて形成した応力制御部を設けることで、容量素子の焼成時における誘電体層の収縮に起因した内部応力を容量素子本体の誘電体層に発生させることができる。この結果、容量素子本体の誘電体層の比誘電率を高めることができる。   On the other hand, the inventors of the present invention provide a capacitor element formed by laminating a plurality of internal electrodes by providing an irrelevant internal electrode in the capacitor element body that forms a capacitance as a stress control unit, and by the residual stress generated during firing. A technique for improving electrical characteristics has been proposed (Patent Document 1). In the technique described in Patent Document 1, by providing a stress control unit formed by laminating internal electrodes on the upper and lower sides of a capacitive element body, internal stress caused by contraction of a dielectric layer during firing of the capacitive element is reduced. It can be generated in the dielectric layer of the body. As a result, the relative dielectric constant of the dielectric layer of the capacitive element body can be increased.

WO2011/013658号公報WO2011 / 013658 publication

このように、内部電極を積層して形成された容量素子では、焼成時において発生する残留応力を利用することで誘電率を向上させ、静電容量を増大させることができる。このため、この残留応力をさらに増大させることができれば、静電容量素子のより一層の小型化を図ることができる。   Thus, in the capacitive element formed by laminating the internal electrodes, the dielectric constant can be improved and the capacitance can be increased by utilizing the residual stress generated during firing. For this reason, if this residual stress can be further increased, the capacitance element can be further reduced in size.

上述の点に鑑み、本開示は、静電容量素子において、電気的特性を向上させることを目的とする。また、その静電容量素子を用いることにより、信頼性に優れた共振回路を提供することを目的する。   In view of the above points, the present disclosure aims to improve electrical characteristics in a capacitive element. It is another object of the present invention to provide a resonance circuit with excellent reliability by using the capacitance element.

本開示の静電容量素子は、誘電体層と、誘電体層を挟んで形成される少なくとも一対の内部電極とを備える容量素子本体と、前記容量素子本体の側面に形成され、内部電極に電気的に接続される外部端子とを備える。そして、誘電体層及び内部電極の線膨張係数の違いに起因して発生する応力が、誘電体層と誘電体層を挟む一対の内部電極とで構成されるコンデンサの中心に集中するように構成されている。   An electrostatic capacitance element of the present disclosure is formed on a side surface of a capacitive element body including a dielectric layer and at least a pair of internal electrodes formed with the dielectric layer interposed therebetween. External terminals connected to each other. The stress generated due to the difference in linear expansion coefficient between the dielectric layer and the internal electrode is concentrated at the center of the capacitor formed by the dielectric layer and the pair of internal electrodes sandwiching the dielectric layer. Has been.

本開示の静電容量素子では、コンデンサの中心に応力(残留)が集中して発生するため、単位体積当たりの静電容量が増加する。   In the electrostatic capacitance element of the present disclosure, stress (residual) is concentrated at the center of the capacitor, so that the electrostatic capacitance per unit volume increases.

本開示の共振回路は、上記静電容量素子を含む共振コンデンサと、共振コンデンサに接続された共振コイルとを備える。   A resonance circuit of the present disclosure includes a resonance capacitor including the capacitance element and a resonance coil connected to the resonance capacitor.

本開示によれば、静電容量素子内の残留応力が増大し、これにより、電気的特性の向上が図られる。   According to the present disclosure, the residual stress in the electrostatic capacitance element increases, thereby improving the electrical characteristics.

図1Aは、本開示の第1の実施形態に係る可変容量素子の斜視図であり、図1Bは、その可変容量素子の断面構成図である。FIG. 1A is a perspective view of a variable capacitance element according to the first embodiment of the present disclosure, and FIG. 1B is a cross-sectional configuration diagram of the variable capacitance element. 本開示の第1の実施形態に係る可変容量素子を構成する内部電極の平面構成図である。FIG. 3 is a plan configuration diagram of an internal electrode constituting the variable capacitance element according to the first embodiment of the present disclosure. 本開示の第1の実施形態に係る可変容量素子に形成される2つの内部電極を上面から透過して見た平面図である。FIG. 3 is a plan view of two internal electrodes formed in the variable capacitance element according to the first embodiment of the present disclosure as seen from above. 比較例1に係る可変容量素子の内部電極の平面構成図である。6 is a plan configuration diagram of internal electrodes of a variable capacitance element according to Comparative Example 1. FIG. 比較例2に係る可変容量素子の内部電極の平面構成図である。6 is a plan configuration diagram of internal electrodes of a variable capacitance element according to Comparative Example 2. FIG. 変形例1−1に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on the modification 1-1. 変形例1−2に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on the modification 1-2. 変形例1−3に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on the modification 1-3. 変形例1−4に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on the modification 1-4. 本開示の第2の実施形態に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane lineblock diagram of an internal electrode which constitutes a variable capacity element concerning a 2nd embodiment of this indication. 変形例2−1に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on the modification 2-1. 変形例2−2に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on the modification 2-2. 本開示の第3の実施形態に係る可変容量素子を構成する内部電極の平面構成図であるIt is a plane lineblock diagram of the internal electrode which constitutes the variable capacity element concerning a 3rd embodiment of this indication. 変形例3−1に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on modification 3-1. 変形例3−2に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on modification 3-2. 変形例3−3に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane block diagram of the internal electrode which comprises the variable capacitance element which concerns on modification 3-3. 本開示の第4の実施形態に係る可変容量素子の外観斜視図である。It is an external appearance perspective view of the variable capacitance element which concerns on 4th Embodiment of this indication. 変形例4−1に係る可変容量素子の外観斜視図である。It is an external appearance perspective view of the variable capacitance element which concerns on the modification 4-1. 変形例4−2に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 4-2. 変形例4−3に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 4-3. 変形例4−4に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 4-4. 変形例4−5に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 4-5. 変形例4−6に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 4-6. 変形例4−7に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 4-7. 変形例4−8に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 4-8. 本開示の第5の実施形態に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane lineblock diagram of the dielectric material layer and internal electrode which constitute the variable capacity element concerning a 5th embodiment of this indication. 変形例5−1に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。FIG. 11 is a plan configuration diagram of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 5-1. 変形例5−1に係る可変容量素子の2つの内部電極を上面から透過して見た平面図である。It is the top view which permeate | transmitted two internal electrodes of the variable capacitance element which concerns on modification 5-1 from the upper surface. 変形例5−2に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 5-2. 変形例5−3に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 5-3. 本開示の第6の実施形態に係る可変容量素子の外観斜視図である。It is an external appearance perspective view of the variable capacitance element concerning a 6th embodiment of this indication. 本開示の第6の実施形態に係る可変容量素子を構成する内部電極の平面構成図である。It is a plane lineblock diagram of an internal electrode which constitutes a variable capacity element concerning a 6th embodiment of this indication. 本開示の第6の実施形態に係る可変容量素子本体を上面から透過して見たときの図である。It is a figure when the variable capacitance element main body which concerns on 6th Embodiment of this indication is seen through from the upper surface. 変形例6−1に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。FIG. 10 is a plan configuration diagram of a dielectric layer and internal electrodes constituting a variable capacitance element according to Modification 6-1. 変形例6−2に係る可変容量素子を構成する誘電体層及び内部電極の平面構成図である。It is a plane block diagram of the dielectric material layer and internal electrode which comprise the variable capacitance element which concerns on the modification 6-2. 図36Aは、本開示の第7の実施形態に係る可変容量素子の概略斜視図であり、図36Bは、その可変容量素子の断面構成図である。FIG. 36A is a schematic perspective view of a variable capacitance element according to a seventh embodiment of the present disclosure, and FIG. 36B is a cross-sectional configuration diagram of the variable capacitance element. 第7の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。It is an exploded view when the variable capacitance element main body which concerns on 7th Embodiment is seen from one side surface of a long side direction. 図38Aは第1内部電極88を上面から見たときの平面構成図であり、図38Bは、第1内部電極88を一方の側面から見たときの構成図である。FIG. 38A is a plan configuration diagram when the first internal electrode 88 is viewed from above, and FIG. 38B is a configuration diagram when the first internal electrode 88 is viewed from one side surface. 図39Aは第2内部電極89を上面から見たときの平面構成図であり、図39Bは第2内部電極89を一方の側面から見たときの構成図である。FIG. 39A is a plan configuration diagram when the second internal electrode 89 is viewed from above, and FIG. 39B is a configuration diagram when the second internal electrode 89 is viewed from one side surface. 図40Aは、第4内部電極91を上面から見たときの平面構成図であり、図40Bは第4内部電極91を一方の側面から見たときの構成図である。FIG. 40A is a plan configuration diagram when the fourth internal electrode 91 is viewed from the top surface, and FIG. 40B is a configuration diagram when the fourth internal electrode 91 is viewed from one side surface. 第7の実施形態に係る可変容量素子を組み込んだ電圧制御回路の回路構成図である。It is a circuit block diagram of the voltage control circuit incorporating the variable capacitance element which concerns on 7th Embodiment. 変形例7−1に係る可変容量素子の可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。It is an exploded view when the variable capacitance element main body of the variable capacitance element which concerns on modification 7-1 is seen from one side surface of the long side direction. 変形例7−2に係る可変容量素子の可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。It is an exploded view when the variable capacitance element main body of the variable capacitance element which concerns on modification 7-2 is seen from one side surface of the long side direction. 図44Aは、本開示の第8の実施形態に係る可変容量素子の概略斜視図であり、図44Bは、その可変容量素子の断面構成図である。FIG. 44A is a schematic perspective view of a variable capacitance element according to an eighth embodiment of the present disclosure, and FIG. 44B is a cross-sectional configuration diagram of the variable capacitance element. 本開示の第8の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。It is an exploded view when the variable capacitance element main body which concerns on 8th Embodiment of this indication is seen from one side surface of a long side direction. 図46Aは第1内部電極123を上面から見たときの平面構成図であり、図46Bは、第1内部電極123を一方の側面から見たときの構成図である。46A is a plan configuration diagram when the first internal electrode 123 is viewed from the top surface, and FIG. 46B is a configuration diagram when the first internal electrode 123 is viewed from one side surface. 図47Aは第2内部電極124を上面から見たときの平面構成図であり、図47Bは第2内部電極124を一方の側面から見たときの構成図である。47A is a plan configuration diagram when the second internal electrode 124 is viewed from above, and FIG. 47B is a configuration diagram when the second internal electrode 124 is viewed from one side surface. 図48Aは、第4内部電極126を上面から見たときの平面構成図であり、図48Bは第4内部電極126を一方の側面から見たときの構成図である。48A is a plan configuration diagram when the fourth internal electrode 126 is viewed from the top surface, and FIG. 48B is a configuration diagram when the fourth internal electrode 126 is viewed from one side surface. 本開示の第8の実施形態に係る可変容量素子の第1内部電極〜第6内部電極を上面から透過して見た場合の構成図である。It is a block diagram at the time of seeing from the upper surface the 1st internal electrode-the 6th internal electrode of the variable capacitance element which concerns on 8th Embodiment of this indication. 第8の実施形態に係る可変容量素子を組み込んだ電圧制御回路の回路構成図である。It is a circuit block diagram of the voltage control circuit incorporating the variable capacitance element which concerns on 8th Embodiment. 変形例8−1に係る可変容量素子の可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。It is an exploded view when the variable-capacitance element main body of the variable-capacitance element which concerns on the modification 8-1 is seen from one side surface of a long side direction. 図52Aは、本開示の第9の実施形態に係る可変容量素子の概略斜視図であり、図52Bは、その可変容量素子の断面構成図である。52A is a schematic perspective view of a variable capacitance element according to the ninth embodiment of the present disclosure, and FIG. 52B is a cross-sectional configuration diagram of the variable capacitance element. 本開示の第9の実施形態に係る可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。It is an exploded view when the variable-capacitance element main body which concerns on 9th Embodiment of this indication is seen from one side surface of a long side direction. 図54Aは第1内部電極144を上面から見たときの平面構成図であり、図53Bは、第1内部電極144を一方の側面から見たときの構成図である。54A is a plan configuration diagram when the first internal electrode 144 is viewed from above, and FIG. 53B is a configuration diagram when the first internal electrode 144 is viewed from one side surface. 本開示の第9の実施形態に係る可変容量素子の第1内部電極〜第6内部電極を上面から透過して見た場合の構成図であるIt is a block diagram at the time of seeing through the 1st internal electrode-6th internal electrode of the variable capacity element concerning a 9th embodiment of this indication from the upper surface. 第9の実施形態に係る可変容量素子を組み込んだ電圧制御回路の回路構成図である。It is a circuit block diagram of the voltage control circuit incorporating the variable capacitance element which concerns on 9th Embodiment. 変形例9−1に係る可変容量素子の可変容量素子本体を長辺方向の一方の側面から見たときの分解図である。It is an exploded view when the variable capacitance element main body of the variable capacitance element which concerns on modification 9-1 is seen from one side surface of a long side direction. 本開示の第10の実施形態に係る共振回路を用いた非接触ICカードの受信系回路部のブロック構成図である。It is a block block diagram of the receiving system circuit part of the non-contact IC card using the resonance circuit which concerns on 10th Embodiment of this indication.

以下に、本開示の実施形態に係る静電容量素子及びそれを備える共振回路の一例を、図面を参照しながら説明する。本開示の実施形態は以下の順で説明する。また、以下に説明する実施形態では、印加電圧によって容量値が変化する可変容量素子を例として説明する。なお、本開示は以下の例に限定されるものではない。
1.第1の実施形態:容量を構成する電極本体の対称性を高めた可変容量素子
2.第2の実施形態:内部電極の対称性を擬似的に高めた可変容量素子
3.第3の実施形態:フローティング電極を設けて対称性を高めた可変容量素子
4.第4の実施形態:可変容量素子本体の外形の対称性を高めた可変容量素子
5.第5の実施形態:可変容量素子本体の外形と容量を構成する電極本体を同一形状とした可変容量素子
6.第6の実施形態:1つの内部電極において接続電極を複数形成した可変容量素子
7.第7の実施形態:内部電極の積層方向に直列接続された複数のコンデンサを構成した可変容量素子(その1)
8.第8の実施形態:内部電極の積層方向に直列接続された複数のコンデンサを構成した可変容量素子(その2)
9.第9の実施形態:内部電極の積層方向に直列接続された複数のコンデンサを構成した可変容量素子(その3)
10.第10の実施形態:可変容量素子を組み込んだ共振回路
Hereinafter, an example of a capacitance element according to an embodiment of the present disclosure and a resonance circuit including the capacitance element will be described with reference to the drawings. Embodiments of the present disclosure will be described in the following order. In the embodiments described below, a variable capacitance element whose capacitance value changes according to the applied voltage will be described as an example. Note that the present disclosure is not limited to the following examples.
1. 1. First embodiment: variable capacitance element with improved symmetry of electrode body constituting capacitance 2. Second embodiment: variable capacitance element in which symmetry of internal electrode is artificially increased 3. Third embodiment: variable capacitance element with improved symmetry by providing a floating electrode Fourth Embodiment: Variable Capacitance Element with Improved Symmetry of External Shape of Variable Capacitor Element Body5. 5. Fifth Embodiment: Variable capacitance element in which the outer shape of the variable capacitance element main body and the electrode main body constituting the capacitance have the same shape. 6. Sixth Embodiment: Variable capacitance element in which a plurality of connection electrodes are formed in one internal electrode. Seventh Embodiment: Variable Capacitor Element (Part 1) Constructing Multiple Capacitors Connected in Series in the Laminating Direction of Internal Electrodes
8). Eighth Embodiment: Variable Capacitor Element Constructing Plural Capacitors Connected in Series in the Stacking Direction of Internal Electrodes (Part 2)
9. Ninth Embodiment: Variable Capacitor Element Constructing Multiple Capacitors Connected in Series in the Stacking Direction of Internal Electrodes (Part 3)
10. Tenth Embodiment: Resonant circuit incorporating a variable capacitance element

〈1.第1の実施形態〉
[可変容量素子の構成]
まず、本開示の第1の実施形態に係る可変容量素子について説明する。図1Aは、本実施形態例に係る可変容量素子の斜視図であり、図1Bは本実施形態に係る可変容量素子の断面構成図である。また、図2は、本実施形態例の可変容量素子を構成する内部電極の平面構成図である。図1A及び図2では、内部電極及び誘電体層の重心を通る線を破線で示す。なお、以下の図面においても同様とする。
<1. First Embodiment>
[Configuration of variable capacitance element]
First, the variable capacitance element according to the first embodiment of the present disclosure will be described. FIG. 1A is a perspective view of a variable capacitor according to this embodiment, and FIG. 1B is a cross-sectional configuration diagram of the variable capacitor according to this embodiment. FIG. 2 is a plan configuration diagram of internal electrodes constituting the variable capacitance element of this embodiment. 1A and 2, a line passing through the center of gravity of the internal electrode and the dielectric layer is indicated by a broken line. The same applies to the following drawings.

図1Aに示すように、本実施形態例の可変容量素子1は、直方体部材で構成された可変容量素子本体2と、2つの外部端子3,4とで構成されている。   As shown in FIG. 1A, the variable capacitance element 1 according to the present embodiment includes a variable capacitance element body 2 formed of a rectangular parallelepiped member and two external terminals 3 and 4.

可変容量素子本体2は、図1Bに示すように、誘電体層5を介して積層された2つの内部電極10で構成されており、2つの内部電極10の下層には下部誘電体層6が積層され、上層には上部誘電体層7が積層されている。すなわち、本実施形態例では、下部誘電体層6及び上部誘電体層7により、内部電極10の表面が露出しない構成とされている。この可変容量素子本体2は、一方の面に内部電極10を構成する導電層が形成されたシート状の誘電体層5が積層された構造とされており、シート状に形成された各誘電体層5は、内部電極10が形成される平面の形状が長方形とされている。   As shown in FIG. 1B, the variable capacitance element body 2 is composed of two internal electrodes 10 stacked via a dielectric layer 5, and a lower dielectric layer 6 is formed below the two internal electrodes 10. The upper dielectric layer 7 is laminated on the upper layer. In other words, in the present embodiment, the lower dielectric layer 6 and the upper dielectric layer 7 do not expose the surface of the internal electrode 10. The variable capacitance element body 2 has a structure in which a sheet-like dielectric layer 5 in which a conductive layer constituting the internal electrode 10 is formed on one surface is laminated, and each dielectric formed in a sheet shape. The layer 5 has a rectangular shape on a plane on which the internal electrode 10 is formed.

本実施形態例では、印加電圧に応じて容量が変化する可変容量素子1を構成するため、誘電体層5は強誘電体材料で構成されている。そのような強誘電体材料としては、具体的には、イオン分極を生じる誘電体材料を用いることができる。イオン分極を生じる強誘電体材料は、イオン結晶材料からなり、プラスのイオンとマイナスのイオンの原子が変位することで電気的に分極する強誘電体材料である。このイオン分極を生じる強誘電体材料は、一般に、所定の2つの元素をA及びBとすると、化学式ABO(Oは酸素元素)で表され、ペロブスカイト構造を有する。このような強誘電体材料としては、例えば、チタン酸バリウム(BaTiO)、ニオブ酸カリウム(KNbO)、チタン酸鉛(PbTiO)等があげられる。また、誘電体層5の形成材料として、チタン酸鉛(PbTiO)にジルコン酸鉛(PbZrO)を混ぜ合わせたPZT(チタン酸ジルコン酸鉛)を用いてもよい。 In this embodiment, the dielectric layer 5 is made of a ferroelectric material in order to constitute the variable capacitance element 1 whose capacitance changes according to the applied voltage. As such a ferroelectric material, specifically, a dielectric material that generates ionic polarization can be used. A ferroelectric material that causes ion polarization is a ferroelectric material that is made of an ionic crystal material and is electrically polarized by the displacement of positive and negative ion atoms. In general, a ferroelectric material that generates ionic polarization is represented by the chemical formula ABO 3 (O is an oxygen element) and has a perovskite structure, where A and B are two predetermined elements. Examples of such a ferroelectric material include barium titanate (BaTiO 3 ), potassium niobate (KNbO 3 ), lead titanate (PbTiO 3 ), and the like. Moreover, PZT (lead zirconate titanate) in which lead zirconate (PbZrO 3 ) is mixed with lead titanate (PbTiO 3 ) may be used as a material for forming the dielectric layer 5.

また、強誘電体材料として、電子分極を生じる強誘電体材料を用いてもよい。この強誘電体材料では、プラスの電荷に偏った部分と、マイナスの電荷に偏った部分とに分かれて電気双極子モーメントが生じ、分極が生じる。そのような材料として、従来、Fe2+の電荷面と、Fe3+の電荷面の形成により、分極を形成して強誘電体的特性を示す希土類鉄酸化物が報告されている。この系においては、希土類元素をREとし、鉄族元素をTMとしたときに、分子式(RE)・(TM)・O(O:酸素元素)で表される材料が高誘電率を有することが報告されている。なお、希土類元素としては、例えば、Y、Er、Yb、Lu(特にYと重希土類元素)が挙げられ、鉄族元素としては、例えば、Fe、Co、Ni(特にFe)が挙げられる。また、(RE)・(TM)・Oとしては、例えば、ErFe、LuFe、YFeが挙げられる。 Further, as the ferroelectric material, a ferroelectric material that generates electronic polarization may be used. In this ferroelectric material, an electric dipole moment is generated in a portion biased to a positive charge and a portion biased to a negative charge, and polarization occurs. As such a material, a rare earth iron oxide having a ferroelectric property by forming polarization by forming a charge surface of Fe 2+ and a charge surface of Fe 3+ has been reported. In this system, when the rare earth element is RE and the iron group element is TM, the material represented by the molecular formula (RE) · (TM) 2 · O 4 (O: oxygen element) has a high dielectric constant. It has been reported. Examples of rare earth elements include Y, Er, Yb, and Lu (particularly Y and heavy rare earth elements), and examples of iron group elements include Fe, Co, and Ni (particularly Fe). Examples of (RE) · (TM) 2 · O 4 include ErFe 2 O 4 , LuFe 2 O 4 , and YFe 2 O 4 .

内部電極10は、図2に示すように、円形状の電極本体8と、その電極本体8に接続され、端部が可変容量素子本体2の側面に露出するように形成された接続電極9とで構成されている。また、内部電極10の電極本体8の重心は、シート状に形成された誘電体層5の中心に位置するように形成されている。内部電極10は、例えば金属微粉末(Pd、Pd/Ag、Ni等)を含む導電ペーストを用いて形成することができる。なお、本実施形態例では、2つの内部電極10は同じ材料で形成する。ただし、本開示はこれに限定されず、例えば用途等に応じて、異なる材料で形成された内部電極10を積層する構成としてもよい。   As shown in FIG. 2, the internal electrode 10 includes a circular electrode body 8, and a connection electrode 9 that is connected to the electrode body 8 and has an end portion exposed to the side surface of the variable capacitor element body 2. It consists of The center of gravity of the electrode body 8 of the internal electrode 10 is formed so as to be positioned at the center of the dielectric layer 5 formed in a sheet shape. The internal electrode 10 can be formed using, for example, a conductive paste containing fine metal powder (Pd, Pd / Ag, Ni, etc.). In the present embodiment example, the two internal electrodes 10 are formed of the same material. However, the present disclosure is not limited to this, and for example, the internal electrodes 10 formed of different materials may be stacked depending on applications.

これら2つの内部電極10は誘電体層5を介して積層され、電極本体8の各辺、及び重心が積層方向に重なるように積層されている。また、各内部電極10を構成するそれぞれの接続電極9は、互いに対向する位置となるように配置される。すなわち、一方の内部電極10は、他方の内部電極10を電極面に垂直な軸を中心に180度回転させた構成とされており、可変容量素子本体2では、対向する側面に接続電極9が露出されている。   These two internal electrodes 10 are stacked via the dielectric layer 5 and are stacked so that each side and the center of gravity of the electrode body 8 overlap in the stacking direction. Further, the connection electrodes 9 constituting each internal electrode 10 are arranged so as to face each other. That is, one internal electrode 10 has a configuration in which the other internal electrode 10 is rotated 180 degrees around an axis perpendicular to the electrode surface. In the variable capacitor element body 2, the connection electrode 9 is provided on the opposite side surface. Exposed.

外部端子3,4は、可変容量素子本体2の側面に形成され、露出したそれぞれの接続電極9に電気的に接続されるように形成されている。すなわち、本実施形態例では、2つの外部端子3,4は可変容量素子本体2の対向する2辺に形成されている。また、2つの外部端子3,4は、それぞれ内部電極10の積層方向において可変容量素子本体2の側面を被覆すると共に、可変容量素子本体2の上面及び下面に張り出すように形成されている。   The external terminals 3 and 4 are formed on the side surfaces of the variable capacitance element body 2 and are formed so as to be electrically connected to the exposed connection electrodes 9. That is, in the present embodiment example, the two external terminals 3 and 4 are formed on two opposing sides of the variable capacitance element body 2. The two external terminals 3 and 4 are formed so as to cover the side surface of the variable capacitor element body 2 in the stacking direction of the internal electrodes 10 and to protrude from the upper surface and the lower surface of the variable capacitor element body 2.

以上の構成により、本実施形態例では、対向する2つの電極本体8間でコンデンサCが形成される。そして、2つの外部端子3,4間に所望の電圧を印加することにより、電極本体8間の誘電体層5の比誘電率が可変される。   With the above configuration, in this embodiment, the capacitor C is formed between the two electrode bodies 8 facing each other. Then, by applying a desired voltage between the two external terminals 3 and 4, the relative dielectric constant of the dielectric layer 5 between the electrode bodies 8 can be varied.

[製造方法]
以上の構成を有する可変容量素子1の製造方法の一例を説明する。まず、所望の誘電体材料からなる誘電体シートを用意する。誘電体シートは、可変容量素子本体2において各誘電体層5を構成するものであり、例えば厚さ約2.5μmとされている。これらの誘電体シートは、ペースト状にした誘電体材料をPET(ポリエチレンテレフタレート)フィルム上に所望の厚さに塗布して形成することができる。また、図2に示した内部電極10の形成領域に対応する領域が開口されたマスクを用意する。
[Production method]
An example of a method for manufacturing the variable capacitance element 1 having the above configuration will be described. First, a dielectric sheet made of a desired dielectric material is prepared. The dielectric sheet constitutes each dielectric layer 5 in the variable capacitance element body 2 and has a thickness of about 2.5 μm, for example. These dielectric sheets can be formed by applying a paste-like dielectric material on a PET (polyethylene terephthalate) film to a desired thickness. In addition, a mask is prepared in which a region corresponding to the formation region of the internal electrode 10 shown in FIG. 2 is opened.

次に、例えば、Pt、Pd、Pd/Ag、Ni、Ni合金等の金属微粉末をペースト化した導電ペーストを調整する。そして、その導電ペーストを、前段で用意したそれぞれのマスクを介して誘電体シートの一方の表面に塗布(シルク印刷)する。これにより、一方の表面に内部電極10が形成された誘電体シートを作成する。このとき、各電極の電極本体8の中心(重心)が誘電体シートの中心に一致するように形成する。   Next, for example, a conductive paste obtained by pasting metal fine powders such as Pt, Pd, Pd / Ag, Ni, and Ni alloy is prepared. Then, the conductive paste is applied (silk printing) to one surface of the dielectric sheet through the respective masks prepared in the previous stage. Thereby, the dielectric sheet | seat in which the internal electrode 10 was formed in one surface is created. At this time, the center (center of gravity) of the electrode body 8 of each electrode is formed so as to coincide with the center of the dielectric sheet.

そして、内部電極10が形成されたそれぞれの誘電体シートを、各電極が印刷された面の向きを揃えて、所望の順番に積層する。このとき、2つの内部電極10の電極本体の各辺、及び中心が積層方向に重なるように積層する。さらに、この積層体の上下に、電極が印刷されていない誘電体シートを積層させて圧着する。   And each dielectric sheet | seat in which the internal electrode 10 was formed is laminated | stacked in the desired order, aligning the direction of the surface in which each electrode was printed. At this time, the two internal electrodes 10 are stacked so that the sides and the centers of the electrode bodies overlap in the stacking direction. Further, dielectric sheets on which no electrodes are printed are stacked on top and bottom of the stacked body and are bonded by pressure.

そして、圧着した部材を還元性の雰囲気中で高温焼成して、誘電体シートと導電ペーストで形成された各電極とを一体化する。これにより、可変容量素子本体2が作製される。その後、可変容量素子本体2の側面の所定位置に、2つの外部端子3,4を取り付ける。本実施形態例では、このようにして可変容量素子1を作製する。   Then, the pressure-bonded member is fired at a high temperature in a reducing atmosphere to integrate the dielectric sheet and each electrode formed of the conductive paste. Thereby, the variable capacitance element body 2 is manufactured. Thereafter, the two external terminals 3 and 4 are attached to predetermined positions on the side surface of the variable capacitance element body 2. In this embodiment, the variable capacitance element 1 is manufactured in this way.

ところで、本実施形態例の可変容量素子1では、誘電体材料と電極材料の焼結時の収縮率の違いにより残留応力(圧縮応力)が発生する。この残留応力は、各層において電極材料及び誘電体材料が収縮する方向に発生する。一方、本実施形態例の可変容量素子1では、コンデンサCを構成する2つの電極本体8が同一形状とされ、各辺、及び中心が内部電極10の積層方向に重なるように積層されている。さらに、電極本体8は、その中心が誘電体層5の中心に一致するように形成されている。このため、本実施形態例の可変容量素子1では、各内部電極10及び誘電体層5がそれらの中心に向かって収縮する。これにより、焼結時において発生する残留応力を、2つの内部電極10で形成されるコンデンサCの中心に集中して発生させることができる。   By the way, in the variable capacitance element 1 of the present embodiment example, residual stress (compressive stress) is generated due to a difference in shrinkage rate when the dielectric material and the electrode material are sintered. This residual stress is generated in the direction in which the electrode material and the dielectric material contract in each layer. On the other hand, in the variable capacitance element 1 of the present embodiment example, the two electrode bodies 8 constituting the capacitor C have the same shape, and are stacked so that each side and center overlap in the stacking direction of the internal electrodes 10. Furthermore, the electrode body 8 is formed so that the center thereof coincides with the center of the dielectric layer 5. For this reason, in the variable capacitance element 1 of the present embodiment example, each internal electrode 10 and the dielectric layer 5 contract toward the center thereof. Thereby, the residual stress generated at the time of sintering can be concentrated on the center of the capacitor C formed by the two internal electrodes 10.

さらに、本実施形態例の可変容量素子1では、コンデンサCを形成する電極本体8が円形状に形成されている。これにより、焼成時に発生する残留応力をより中心に向かって集中的に発生させることができる。図3は、本実施形態例の可変容量素子1に形成される2つの内部電極10を上面から透過して見た平面図である。また、図3において、下層の内部電極10に発生する残留応力の方向及び大きさを矢印aで示し、上層の内部電極10に発生する残留応力の方向及び大きさを矢印bで示す。   Furthermore, in the variable capacitance element 1 of the present embodiment, the electrode body 8 that forms the capacitor C is formed in a circular shape. Thereby, the residual stress which generate | occur | produces at the time of baking can be intensively generated toward the center. FIG. 3 is a plan view of the two internal electrodes 10 formed in the variable capacitance element 1 of this embodiment as seen through the top surface. In FIG. 3, the direction and magnitude of the residual stress generated in the lower internal electrode 10 is indicated by an arrow a, and the direction and magnitude of the residual stress generated in the upper internal electrode 10 is indicated by an arrow b.

また、図4に、比較例1に係る可変容量素子の内部電極406の平面構成を示し、図5に、比較例2に係る可変容量素子の内部電極403の平面構成を示す。比較例1及び比較例2では、コンデンサを形成する電極本体の形状のみを本実施形態例の可変容量素子1と異ならせたものである。比較例1では、図4に示すように、電極本体404の形状を長方形状としており、比較例2では、図5に示すように、電極本体401の形状を正方形状としている。また、図4において、焼成時に発生する残留応力の発生する方向、及び大きさを矢印cで示し、図5において、焼成時に発生する残留応力の発生する方向、及び大きさを矢印dで示す。   4 shows a planar configuration of the internal electrode 406 of the variable capacitance element according to Comparative Example 1, and FIG. 5 shows a planar configuration of the internal electrode 403 of the variable capacitance element according to Comparative Example 2. In Comparative Example 1 and Comparative Example 2, only the shape of the electrode main body forming the capacitor is different from that of the variable capacitance element 1 of the present embodiment. In Comparative Example 1, the shape of the electrode main body 404 is rectangular as shown in FIG. 4, and in Comparative Example 2, the shape of the electrode main body 401 is square as shown in FIG. In FIG. 4, the direction and magnitude of the residual stress generated during firing are indicated by an arrow c, and in FIG. 5, the direction and magnitude of the residual stress generated during firing are indicated by an arrow d.

比較例1では、図4に示すように内部電極406の電極本体404の形状が長方形状とされている。このため、焼成時に発生する残留応力は矢印cで示すように、電極本体404の長辺方向から発生する残留応力と、短辺方向から発生する残留応力とで、その大きさが異なる。また、電極本体404は電極面内の対称性が低い形状であるため残留応力の重心に向かう成分が少ない。さらに、接続電極9が形成される側に発生する残留応力の大きさを加味すると、内部電極406内で発生する残留応力の大きさや、発生する方向がばらばらになる。   In Comparative Example 1, the shape of the electrode body 404 of the internal electrode 406 is rectangular as shown in FIG. For this reason, as shown by the arrow c, the magnitude of the residual stress generated during firing differs between the residual stress generated from the long side direction of the electrode body 404 and the residual stress generated from the short side direction. Further, since the electrode body 404 has a shape with low symmetry in the electrode surface, there are few components of the residual stress toward the center of gravity. Furthermore, when the magnitude of the residual stress generated on the side where the connection electrode 9 is formed is taken into consideration, the magnitude of the residual stress generated in the internal electrode 406 and the direction in which it occurs are varied.

また、比較例2では、図5に示すように、内部電極403の電極本体401の形状が正方形状とされている。このため、焼成時に発生する残留応力は矢印dで示すように、接続電極9が形成される側に発生する残留応力の影響を受け、内部電極403内で発生する残留応力が面内で偏り、接続電極9側で大きくなる。また、電極本体404は電極面内における対称性が低い形状であるため残留応力の重心に向かう成分が小さい。   In Comparative Example 2, the shape of the electrode body 401 of the internal electrode 403 is square as shown in FIG. For this reason, the residual stress generated during firing is affected by the residual stress generated on the side where the connection electrode 9 is formed, as shown by an arrow d, and the residual stress generated in the internal electrode 403 is biased in the plane, It becomes larger on the connection electrode 9 side. Further, since the electrode body 404 has a shape with low symmetry in the electrode plane, the component of the residual stress toward the center of gravity is small.

一方、本実施形態例では、内部電極10の電極本体8の形状が円形状とされている。このため、面内の対称性が高い形状であり、焼成時に発生する残留応力(圧縮応力)は電極本体8の辺から重心に向かって発生する。また、接続電極9が形成される側に発生する残留応力の大きさを加味すると、接続電極9が形成される側から中心方向に向けて発生する残留応力が大きくなる。しかしながら、電極本体8の形状が円形状に形成されているため残留応力の変化が内部電極10内で緩やかであり、接続電極9が形成された側に発生する残留応力も、電極本体8の重心に向かって発生する。   On the other hand, in this embodiment, the shape of the electrode body 8 of the internal electrode 10 is circular. For this reason, it is a shape with high in-plane symmetry, and the residual stress (compressive stress) which generate | occur | produces at the time of baking generate | occur | produces toward the gravity center from the edge | side of the electrode main body 8. FIG. In addition, when the magnitude of the residual stress generated on the side where the connection electrode 9 is formed is taken into account, the residual stress generated from the side where the connection electrode 9 is formed toward the center increases. However, since the shape of the electrode body 8 is formed in a circular shape, the change in the residual stress is gentle in the internal electrode 10, and the residual stress generated on the side where the connection electrode 9 is formed is also the center of gravity of the electrode body 8. Occurs towards.

この結果、内部電極10の容量をなす電極本体8の中心に向かって残留応力が集中するため、内部電極10の積層方向(電界方向)の引張応力をより増加させることができる。これにより、コンデンサにおける単位体積あたりの静電容量の増加や、可変率の増加など、電気的特性を向上させることができる。   As a result, the residual stress concentrates toward the center of the electrode body 8 that forms the capacity of the internal electrode 10, so that the tensile stress in the stacking direction (electric field direction) of the internal electrode 10 can be further increased. As a result, electrical characteristics such as an increase in capacitance per unit volume of the capacitor and an increase in variable rate can be improved.

本実施形態例では、内部電極10の電極本体8の形状を円形状に形成したが、電極本体8の重心を通り電極面に水平な軸に対する対称性が高い形状であれば同様の効果を得ることができる。ところで、電極本体8の重心を通り、かつ電極面に水平な軸は無数に存在するが、ここでいう「対称性が高い」とは、より小さな回転角度でもとの電極形状に重なる(若しくはほぼ重なる)ことができる電極形状であることを意味する。本実施形態例では、対称性が高い電極本体8の形状として、正五角形の場合は72度の回転でもとの電極形状と重なり、回転対称性が高いといえる。よって、任意の形状でも72度以下の回転でもとの有する形状となることが好ましい。線対称性か回転対称性かのどちらか一方において対称性が高い形状であればよいが、両方の対称性が高い形状であることがより好ましい。
以下に、本実施形態例の可変容量素子の変形例を示す。
In the present embodiment, the shape of the electrode body 8 of the internal electrode 10 is formed in a circular shape, but the same effect can be obtained if the shape is highly symmetrical with respect to an axis that passes through the center of gravity of the electrode body 8 and is horizontal to the electrode surface. be able to. By the way, there are an infinite number of axes that pass through the center of gravity of the electrode body 8 and are horizontal to the electrode surface. Here, “high symmetry” means that the electrode shape overlaps with a smaller rotation angle (or substantially). It means an electrode shape that can be overlapped). In the present embodiment, as the shape of the electrode body 8 having high symmetry, in the case of a regular pentagon, it overlaps with the original electrode shape even when rotated by 72 degrees, and it can be said that the rotational symmetry is high. Therefore, it is preferable to have an arbitrary shape or a shape having a rotation of 72 degrees or less. Any shape that has high symmetry in either line symmetry or rotational symmetry may be used, but it is more preferable that both shapes have high symmetry.
Below, the modification of the variable capacitance element of this embodiment is shown.

[変形例1−1]
図6に、変形例1−1に係る可変容量素子を構成する内部電極の平面構成を示す。図6において、図2に対応する部分には同一符号を付し、重複説明を省略する。
変形例1−1に係る可変容量素子では、内部電極12の電極本体11が楕円形状とされている。変形例1−1では、楕円形状の長径方向を誘電体層5の長軸方向とし、短径方向を誘電体層5の短軸方向として構成している。
[Modification 1-1]
FIG. 6 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 1-1. In FIG. 6, parts corresponding to those in FIG.
In the variable capacitance element according to Modification 1-1, the electrode body 11 of the internal electrode 12 has an elliptical shape. In Modification 1-1, the major axis direction of the ellipse is the major axis direction of the dielectric layer 5, and the minor axis direction is the minor axis direction of the dielectric layer 5.

変形例1−1においても、図示を省略するが、図6に示す内部電極12を、電極本体11の辺と中心とが積層方向に重なるように2層積層し、それぞれの接続電極9が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の長軸方向のほぼ中心に露出したそれぞれの接続電極9に電気的に接続する外部端子を設けることで変形例1−3の可変容量素子が形成される。変形例1−1では、積層された一対の電極本体11によりコンデンサが構成される。   Also in Modification 1-1, although not shown, the internal electrode 12 shown in FIG. 6 is laminated in two layers so that the sides and the center of the electrode body 11 overlap in the lamination direction, and the connection electrodes 9 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 9 exposed at substantially the center in the major axis direction of the variable capacitor element body, the variable capacitor element of Modification 1-3 is formed. In the modified example 1-1, a capacitor is constituted by a pair of laminated electrode bodies 11.

変形例1−1では、コンデンサを構成する電極本体11が、電極本体11の重心を通り電極面に水平な軸に対して対称性の高い楕円形状とされる。このため、内部電極12の面内で発生する残留応力を重心に集中させることができ、本実施形態例と同様の効果を得ることができる。   In the modified example 1-1, the electrode body 11 constituting the capacitor has an elliptical shape with high symmetry with respect to an axis that passes through the center of gravity of the electrode body 11 and is horizontal to the electrode surface. For this reason, the residual stress generated in the plane of the internal electrode 12 can be concentrated on the center of gravity, and the same effect as in this embodiment can be obtained.

[変形例1−2]
図7に、変形例1−2に係る可変容量素子を構成する内部電極の平面構成を示す。図7において、図2に対応する部分には同一符号を付し、重複説明を省略する。
変形例1−2に係る可変容量素子では、内部電極14の電極本体13が楕円形状とされている。変形例2では、楕円形状の長径方向を誘電体層5の短軸方向とし、短径方向を誘電体層5の長軸方向として構成している。
[Modification 1-2]
FIG. 7 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 1-2. In FIG. 7, parts corresponding to those in FIG.
In the variable capacitance element according to Modification 1-2, the electrode body 13 of the internal electrode 14 has an elliptical shape. In the second modification, the major axis direction of the ellipse is configured as the minor axis direction of the dielectric layer 5, and the minor axis direction is configured as the major axis direction of the dielectric layer 5.

変形例1−2においても、図示を省略するが、図7に示す内部電極14を、電極本体13の辺と中心とが積層方向に重なるように2層積層し、それぞれの接続電極9が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の長軸方向のほぼ中心に露出したそれぞれの接続電極9に電気的に接続する外部端子を設けることで変形例1−2の可変容量素子が形成される。変形例1−2では、積層された一対の電極本体13によりコンデンサが構成される。   Also in Modification 1-2, although not shown, the internal electrode 14 shown in FIG. 7 is stacked in two layers so that the sides and the center of the electrode body 13 overlap in the stacking direction, and the connection electrodes 9 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 9 exposed at substantially the center in the major axis direction of the variable capacitor element body, the variable capacitor element of Modification 1-2 is formed. In Modification 1-2, a capacitor is configured by the pair of electrode bodies 13 stacked.

変形例1−2では、コンデンサを構成する電極本体13が、電極本体13の重心を通り電極面に水平な軸に対して対称性の高い楕円形状とされる。このため、内部電極14の面内で発生する残留応力を中心に集中させることができ、本実施形態例と同様の効果を得ることができる。   In Modification 1-2, the electrode body 13 constituting the capacitor has an elliptical shape with high symmetry with respect to an axis that passes through the center of gravity of the electrode body 13 and is horizontal to the electrode surface. For this reason, the residual stress generated in the plane of the internal electrode 14 can be concentrated on the center, and the same effect as in this embodiment can be obtained.

[変形例1−3]
図8に、変形例1−3に係る可変容量素子を構成する内部電極の平面構成を示す。図8において、図2に対応する部分には同一符号を付し、重複説明を省略する。
変形例1−3に係る可変容量素子では、内部電極16の電極本体15が正六角形とされており、誘電体層5の中心を通る短軸方向の直線上に正六角形の2つの頂点が重なるように構成されている。
[Modification 1-3]
FIG. 8 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 1-3. In FIG. 8, parts corresponding to those in FIG.
In the variable capacitance element according to Modification 1-3, the electrode body 15 of the internal electrode 16 has a regular hexagonal shape, and two vertices of the regular hexagonal shape overlap on a straight line in the minor axis direction passing through the center of the dielectric layer 5. It is configured as follows.

変形例1−3においても、図示を省略するが、図8に示す内部電極16を、電極本体15の各辺と重心とが積層方向に重なるように2層積層し、それぞれの接続電極9が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の長軸方向のほぼ中心に露出したそれぞれの接続電極9に電気的に接続する外部端子を設けることで変形例1−3の可変容量素子が形成される。変形例1−3では、積層された一対の電極本体15によりコンデンサが構成される。   Also in Modification 1-3, although not shown, the internal electrode 16 shown in FIG. 8 is stacked in two layers so that each side of the electrode body 15 and the center of gravity overlap in the stacking direction. The variable capacitance element body is configured so as to be exposed on the opposite side surfaces. Then, by providing an external terminal that is electrically connected to each connection electrode 9 exposed at substantially the center in the major axis direction of the variable capacitor element body, the variable capacitor element of Modification 1-3 is formed. In Modification 1-3, a capacitor is constituted by a pair of stacked electrode bodies 15.

変形例1−3では、コンデンサを構成する電極本体15が、電極本体15の重心を通り電極面に水平な軸に対して対称性の高い正六角形状とされる。このため、内部電極16の面内で発生する残留応力を中心に集中させることができ、本実施形態例と同様の効果を得ることができる。   In Modification 1-3, the electrode body 15 constituting the capacitor has a regular hexagonal shape with high symmetry with respect to an axis that passes through the center of gravity of the electrode body 15 and is horizontal to the electrode surface. For this reason, the residual stress generated in the plane of the internal electrode 16 can be concentrated on the center, and the same effect as in this embodiment can be obtained.

[変形例1−4]
図9に、変形例1−4に係る可変容量素子を構成する内部電極の平面構成を示す。図9において、図2に対応する部分には同一符号を付し、重複説明を省略する。
変形例1−4に係る可変容量素子では、内部電極18の電極本体17が正六角形とされており、誘電体層5の中心を通る長軸方向の直線上に正六角形の2つの頂点が重なるように構成されている。
[Modification 1-4]
FIG. 9 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 1-4. In FIG. 9, parts corresponding to those in FIG.
In the variable capacitance element according to Modification 1-4, the electrode body 17 of the internal electrode 18 has a regular hexagonal shape, and two vertices of the regular hexagonal shape overlap on a straight line in the major axis direction passing through the center of the dielectric layer 5. It is configured as follows.

変形例1−4においても、図示を省略するが、図9に示す内部電極18を、電極本体17の各辺と重心とが積層方向に重なるように2層積層し、それぞれの接続電極9が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の長軸方向のほぼ中心に露出したそれぞれの接続電極9に電気的に接続する外部端子を設けることで変形例1−4の可変容量素子が形成される。変形例1−4では、積層された一対の電極本体17によりコンデンサが構成される。   Also in Modification 1-4, although not shown, the internal electrode 18 shown in FIG. 9 is laminated in two layers so that each side of the electrode body 17 and the center of gravity overlap in the laminating direction. The variable capacitance element body is configured so as to be exposed on the opposite side surfaces. Then, by providing an external terminal that is electrically connected to each connection electrode 9 exposed at substantially the center in the major axis direction of the variable capacitor element body, the variable capacitor element of Modification 1-4 is formed. In Modification 1-4, a capacitor is constituted by the pair of electrode bodies 17 stacked.

変形例1−4では、コンデンサを構成する電極本体17が、電極本体17の重心を通り電極面に水平な軸に対して対称性の高い正六角形状とされる。このため、内部電極18の面内で発生する残留応力を中心に集中させることができ、本実施形態例と同様の効果を得ることができる。   In the modified example 1-4, the electrode body 17 constituting the capacitor has a regular hexagonal shape with high symmetry with respect to an axis that passes through the center of gravity of the electrode body 17 and is horizontal to the electrode surface. For this reason, the residual stress generated in the plane of the internal electrode 18 can be concentrated on the center, and the same effect as in this embodiment can be obtained.

ところで、変形例1−3及び1−4では、電極本体の形状を正六角形としたが、五角形以上の正多角形であれば本実施形態と同様の効果を得ることができ、より円形状に近い形状であればより高い効果が得られる。以上のように、コンデンサを構成する電極本体の形状を五角形以上の正多角形状、円形状、若しくは楕円形状とすることで、電極本体が正方形の場合と比較して、発生する残留応力をより電極本体の重心に集中させることができる。   By the way, in modification 1-3 and 1-4, although the shape of the electrode main body was a regular hexagon, if it is a regular polygon more than a pentagon, the effect similar to this embodiment can be acquired, and it will become more circular shape. If the shape is close, a higher effect can be obtained. As described above, by making the shape of the electrode body constituting the capacitor a pentagonal or more regular polygonal shape, a circular shape, or an elliptical shape, the generated residual stress can be further increased compared to the case where the electrode body is square. It can be concentrated on the center of gravity of the body.

〈2.第2の実施形態〉
次に、本開示の第2の実施形態に係る可変容量素子について説明する。本実施形態例では、内部電極を構成する接続電極のみが第1の実施形態と異なる例であり、その外形や、断面構成は図1A及び図1Bに示す第1の実施形態に係る可変容量素子と同様であるから図示を省略する。
図10は、本実施形態例の可変容量素子を構成する内部電極の平面構成図である。図10において、図2に対応する部分には同一符号を付し、重複説明を省略する。
<2. Second Embodiment>
Next, a variable capacitance element according to the second embodiment of the present disclosure will be described. In the present embodiment example, only the connection electrode constituting the internal electrode is an example different from the first embodiment, and the outer shape and the cross-sectional configuration thereof are the variable capacitance element according to the first embodiment shown in FIGS. 1A and 1B. Since it is the same as that of FIG.
FIG. 10 is a plan configuration diagram of the internal electrodes constituting the variable capacitance element according to the present embodiment. 10, parts corresponding to those in FIG. 2 are denoted by the same reference numerals, and redundant description is omitted.

図10に示すように、本実施形態例の可変容量素子では、内部電極20は、円形状の電極本体8と、電極本体8の辺に接続され、可変容量素子本体の側面に露出されて外部端子に接続される接続電極19で構成される。そして、接続電極19は、可変容量素子本体の焼結時において接続電極19周辺に発生する残留応力が、電極本体8部分に発生する残留応力に影響を及ぼさない程度の大きさに形成されている。したがって、接続電極19の面積は電極本体8の面積よりも十分に小さく形成され、本実施形態例では、接続電極19の外部端子に接続される端部の幅を、電極本体8の直径よりも十分に小さく形成している。   As shown in FIG. 10, in the variable capacitor of this embodiment, the internal electrode 20 is connected to the circular electrode body 8 and the side of the electrode body 8, and is exposed to the side of the variable capacitor body to be external. The connection electrode 19 is connected to the terminal. The connection electrode 19 is formed in such a size that the residual stress generated around the connection electrode 19 during the sintering of the variable capacitance element body does not affect the residual stress generated in the electrode body 8 portion. . Accordingly, the area of the connection electrode 19 is formed to be sufficiently smaller than the area of the electrode body 8. In this embodiment, the width of the end connected to the external terminal of the connection electrode 19 is set to be larger than the diameter of the electrode body 8. It is formed small enough.

ここで、接続電極19周辺に発生する残留応力が、電極本体8部分に発生する残留応力に影響を及ぼさない程度とするため、接続電極19の外部端子に接続される端部の幅は、例えば、電極本体8の直径の4分の1以下に設定するのが好ましい。   Here, in order that the residual stress generated around the connection electrode 19 does not affect the residual stress generated in the electrode body 8 portion, the width of the end connected to the external terminal of the connection electrode 19 is, for example, The electrode body 8 is preferably set to a quarter or less of the diameter.

本実施形態例においても、図示を省略するが、図10に示す内部電極20を、電極本体8の辺と重心とが積層方向に重なるように積層し、積層された内部電極20を構成するそれぞれの接続電極19が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の長軸方向のほぼ中心に露出したそれぞれの接続電極19に電気的に接続する外部端子を設けることで本実施形態例の可変容量素子が形成される。本実施形態例では、積層された一対の電極本体8によりコンデンサが構成される。   Also in this embodiment, although not shown, the internal electrodes 20 shown in FIG. 10 are stacked so that the sides and the center of gravity of the electrode body 8 overlap in the stacking direction, and each of the stacked internal electrodes 20 is configured. The variable capacitance element body is configured such that the connection electrodes 19 are exposed on the opposite side surfaces. Then, by providing an external terminal that is electrically connected to each connection electrode 19 exposed at substantially the center in the major axis direction of the variable capacitance element body, the variable capacitance element of this embodiment is formed. In the present embodiment, a capacitor is constituted by a pair of stacked electrode bodies 8.

本実施形態例では、接続電極19の幅(面積)を小さくすることにより、接続電極19を含めた内部電極20の形状の対称性を擬似的に高くすることができる。なお、ここでいう「対称性」は、第1の実施形態と同様に、電極本体8の重心を通り電極面に水平な軸に対する対称性を意味するものとする。   In the present embodiment example, by reducing the width (area) of the connection electrode 19, the symmetry of the shape of the internal electrode 20 including the connection electrode 19 can be increased in a pseudo manner. Note that the “symmetry” here means symmetry with respect to an axis that passes through the center of gravity of the electrode body 8 and is horizontal to the electrode surface, as in the first embodiment.

[変形例2−1]
図11に、変形例2−1に係る可変容量素子を構成する内部電極の平面構成を示す。図11において、図10に対応する部分には同一符号を付し、重複説明を省略する。
変形例2−1に係る可変容量素子では、内部電極22の電極本体21が正方形とされている。変形例2−1においても、接続電極19の面積は、電極本体21の面積に比較して十分小さく形成されており、また、接続電極19の幅は正方形の幅に比較して十分小さく形成されている。変形例2−1では、接続電極19周辺に発生する残留応力が、電極本体21部分に発生する残留応力に影響を及ぼさない程度とするため、接続電極19の外部端子に接続される端部の幅は電極本体21の最大幅の・・分の1以下に設定するのが好ましい。
[Modification 2-1]
FIG. 11 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 2-1. In FIG. 11, parts corresponding to those in FIG.
In the variable capacitance element according to Modification 2-1, the electrode body 21 of the internal electrode 22 is square. Also in the modified example 2-1, the area of the connection electrode 19 is formed to be sufficiently smaller than the area of the electrode body 21, and the width of the connection electrode 19 is formed to be sufficiently smaller than the square width. ing. In the modified example 2-1, in order that the residual stress generated around the connection electrode 19 does not affect the residual stress generated in the electrode body 21 portion, the end of the connection electrode 19 connected to the external terminal The width is preferably set to be less than or equal to one-minute of the maximum width of the electrode body 21.

変形例2−1においても、図示を省略するが、図11に示す内部電極22を電極本体21の辺と重心とが積層方向に重なるように積層し、それぞれの接続電極19が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の長軸方向のほぼ中心に露出したそれぞれの接続電極19に電気的に接続する外部端子を設けることで本実施形態例の可変容量素子が形成される。本実施形態例では、積層された一対の電極本体21によりコンデンサが構成される。   Also in the modified example 2-1, although not shown, the internal electrode 22 shown in FIG. 11 is laminated so that the sides and the center of gravity of the electrode body 21 overlap in the laminating direction, and the connection electrodes 19 are arranged on the opposite side surfaces. The variable capacitance element body is configured so as to be exposed. Then, by providing an external terminal that is electrically connected to each connection electrode 19 exposed at substantially the center in the major axis direction of the variable capacitance element body, the variable capacitance element of this embodiment is formed. In this embodiment, a capacitor is constituted by a pair of laminated electrode bodies 21.

このような変形例2−1においても、接続電極19の面積を小さくすることで、内部電極22の対称性を擬似的に高めることができる。すなわち、接続電極の幅が電極本体の幅とほぼ同じに構成された比較例2に比較して、内部電極22自体の対称性が高くなる。このため、内部電極22の面内で発生する残留応力を内部電極22の各頂点から中心に集中させることができるため、本実施形態例と同様の効果を得ることができる。   Also in the modified example 2-1, the symmetry of the internal electrode 22 can be artificially increased by reducing the area of the connection electrode 19. That is, the symmetry of the internal electrode 22 itself is higher than that of the comparative example 2 in which the width of the connection electrode is substantially the same as the width of the electrode body. For this reason, since the residual stress generated in the plane of the internal electrode 22 can be concentrated from each apex of the internal electrode 22 to the center, the same effect as the present embodiment can be obtained.

ところで、第2の実施形態例及び変形例2−1では、電極本体の形状を円形及び正方形としたが、五角形以上の正多角形、又は楕円形状であっても同様の効果を得ることができる。その場合にも、接続電極の幅を電極本体の幅よりも十分に小さく形成することで、電極本体の重心を通り、電極面に水平な軸に対する対称性を高くすることができる形状であれば同様の効果を得ることができる。   By the way, in the second embodiment example and the modified example 2-1, the shape of the electrode body is a circle and a square, but the same effect can be obtained even if it is a pentagon or more regular polygon or an ellipse. . Even in that case, as long as the width of the connection electrode is formed to be sufficiently smaller than the width of the electrode body, the shape can pass through the center of gravity of the electrode body and can increase the symmetry with respect to the axis parallel to the electrode surface. Similar effects can be obtained.

[変形例2−2]
図12に、変形例2−2に係る可変容量素子を構成する内部電極の平面構成を示す。図12において、図10に対応する部分には同一符号を付し、重複説明を省略する。
図10に示した可変容量素子の内部電極20では、接続電極19が可変容量素子本体の長軸方向の側面のほぼ中心に露出するように形成されていた。それに対して、変形例2−2では、内部電極24を構成する接続電極23が可変容量素子本体の長軸方向の側面の中心から外れた位置に露出するように形成されている。
[Modification 2-2]
FIG. 12 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 2-2. In FIG. 12, parts corresponding to those in FIG.
In the internal electrode 20 of the variable capacitance element shown in FIG. 10, the connection electrode 19 is formed so as to be exposed at substantially the center of the side surface in the major axis direction of the variable capacitance element body. On the other hand, in the modified example 2-2, the connection electrode 23 constituting the internal electrode 24 is formed so as to be exposed at a position off the center of the side surface in the major axis direction of the variable capacitance element body.

そして、変形例2−2では、図12に示すように、内部電極24を構成する接続電極23を電極本体8の重心を通る軸上に配置している。
変形例2−2に示すように、接続電極23を、コンデンサを構成する電極本体8の重心を通る軸上に配置することにより、残留応力の対称性をそれほど損なうことなく、外部端子の設計の自由度を高めることができる。
その他、第1の実施形態、第2の実施形態と同様の効果を得ることができる。
In Modification 2-2, as shown in FIG. 12, the connection electrode 23 constituting the internal electrode 24 is arranged on an axis passing through the center of gravity of the electrode body 8.
As shown in Modification 2-2, the connection electrode 23 is arranged on an axis passing through the center of gravity of the electrode body 8 constituting the capacitor, so that the symmetry of the residual stress can be reduced without much loss. The degree of freedom can be increased.
In addition, the same effects as those of the first embodiment and the second embodiment can be obtained.

〈3.第3の実施形態〉
次に、本開示の第3の実施形態に係る可変容量素子について説明する。本実施形態例では、内部電極の構成のみが第1の実施形態と異なる例であり、その外形や、断面構成は図1A及び図1Bに示す第1の実施形態に係る可変容量素子と同様であるから図示を省略する。
図13は、本実施形態例の可変容量素子を構成する内部電極28の平面構成図である。図13において、図2に対応する部分には同一符号を付し、重複説明を省略する。
<3. Third Embodiment>
Next, a variable capacitance element according to the third embodiment of the present disclosure will be described. In the present embodiment example, only the configuration of the internal electrode is different from the first embodiment, and the outer shape and cross-sectional configuration thereof are the same as those of the variable capacitor according to the first embodiment shown in FIGS. 1A and 1B. Because of this, illustration is omitted.
FIG. 13 is a plan configuration diagram of the internal electrode 28 constituting the variable capacitance element of the present embodiment. In FIG. 13, parts corresponding to those in FIG.

図13に示すように、本実施形態例の可変容量素子では、内部電極28は、正方形状の電極本体25と、電極本体25の辺に接続され、可変容量素子本体の側面に露出されて外部端子に接続される接続電極26と、フローティング電極27とで構成されている。   As shown in FIG. 13, in the variable capacitor of this embodiment, the internal electrode 28 is connected to the square electrode body 25 and the sides of the electrode body 25, and is exposed to the side of the variable capacitor element body. A connection electrode 26 connected to the terminal and a floating electrode 27 are included.

電極本体25は、誘電体層5のほぼ中心に形成され、正方形状の中心が誘電体層5の中心に一致するように形成されている。
接続電極26は、電極本体25の一方の辺に接続され、端部が容量素子本体の側面に露出するように形成されている。
The electrode body 25 is formed substantially at the center of the dielectric layer 5, and is formed so that the square center coincides with the center of the dielectric layer 5.
The connection electrode 26 is connected to one side of the electrode body 25 and is formed so that the end is exposed on the side surface of the capacitor element body.

フローティング電極27は、電極本体25を挟んで接続電極26と反対側の領域に形成されている。また、フローティング電極27は、接続電極26とほぼ同一形状とされ、電極本体25の重心を通る軸に対して接続電極26とほぼ対称となるように形成されている。ただし、フローティング電極27は、電極本体25に接続されておらず、可変容量素子本体の側面に露出しないように形成されている。したがって、可変容量素子の駆動時において、フローティング電極27には外部から電位が供給されない。   The floating electrode 27 is formed in a region opposite to the connection electrode 26 across the electrode body 25. The floating electrode 27 has substantially the same shape as the connection electrode 26 and is formed so as to be substantially symmetric with respect to the connection electrode 26 with respect to an axis passing through the center of gravity of the electrode body 25. However, the floating electrode 27 is not connected to the electrode body 25 and is formed so as not to be exposed on the side surface of the variable capacitance element body. Therefore, no potential is supplied to the floating electrode 27 from the outside when the variable capacitance element is driven.

本実施形態例においても、図示を省略するが、図13に示す内部電極28を、電極本体25の辺と重心とが積層方向に重なるように2層積層し、それぞれの接続電極26が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の長軸方向のほぼ中心に露出したそれぞれの接続電極26に電気的に接続する外部端子を設けることで本実施形態例の可変容量素子が形成される。本実施形態例では、積層された一対の電極本体25によりコンデンサが構成される。   Also in this embodiment, although not shown, the internal electrode 28 shown in FIG. 13 is laminated in two layers so that the sides and the center of gravity of the electrode body 25 overlap in the lamination direction, and the connection electrodes 26 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 26 exposed at substantially the center in the major axis direction of the variable capacitor element body, the variable capacitor of this embodiment is formed. In this embodiment, a capacitor is constituted by a pair of electrode bodies 25 that are stacked.

本実施形態例では、電極本体25を挟んで接続電極26に対称となるようにフローティング電極27を設けることで、内部電極全体の対称性を高めることができる。これにより、焼成時の収縮に伴って発生する残留応力を中心に集中させ、面内で均一にすることができる。この結果、電気的特性を向上させることができる。
その他、第1の実施形態と同様の効果を得ることができる。
In the present embodiment, the symmetry of the entire internal electrode can be enhanced by providing the floating electrode 27 so as to be symmetric with respect to the connection electrode 26 across the electrode body 25. Thereby, the residual stress generated with the shrinkage at the time of baking can be concentrated on the center and can be made uniform in the plane. As a result, the electrical characteristics can be improved.
In addition, the same effects as those of the first embodiment can be obtained.

[変形例3−1]
図14に、変形例3−1に係る可変容量素子を構成する内部電極の平面構成を示す。図14において、図13に対応する部分には同一符号を付し、重複説明を省略する。
変形例3−1に係る可変容量素子では、内部電極32の電極本体29の形状が第3の実施形態と異なる例である。
[Modification 3-1]
FIG. 14 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 3-1. In FIG. 14, parts corresponding to those in FIG.
The variable capacitance element according to Modification 3-1 is an example in which the shape of the electrode body 29 of the internal electrode 32 is different from that of the third embodiment.

内部電極32は、円形状の電極本体29と、電極本体29の辺に接続され、可変容量素子本体の側面に露出されて外部端子に接続される接続電極30と、フローティング電極31とで構成されている。   The internal electrode 32 includes a circular electrode body 29, a connection electrode 30 connected to the side of the electrode body 29, exposed on the side surface of the variable capacitance element body and connected to an external terminal, and a floating electrode 31. ing.

電極本体29は、誘電体層5のほぼ中心に形成され、電極本体29の重心が誘電体層5の中心に一致するように形成されている。
接続電極30は、電極本体29の一方の辺に接続され、端部が容量素子本体の側面に露出するように形成されている。
The electrode body 29 is formed substantially at the center of the dielectric layer 5, and the center of gravity of the electrode body 29 is formed to coincide with the center of the dielectric layer 5.
The connection electrode 30 is formed so as to be connected to one side of the electrode main body 29 and to be exposed at the side surface of the capacitive element main body.

フローティング電極31は、電極本体29を挟んで接続電極30と反対側の領域に形成されている。また、フローティング電極31は、接続電極30とほぼ同一形状とされ、電極本体29の重心を通る軸に対して接続電極30と対称となるように形成されている。ただし、フローティング電極31は、電極本体29に接続されておらず、可変容量素子本体の側面に露出しないように形成されている。したがって、可変容量素子の駆動時において、フローティング電極31には外部から電位が供給されない。   The floating electrode 31 is formed in a region opposite to the connection electrode 30 with the electrode body 29 interposed therebetween. The floating electrode 31 has substantially the same shape as the connection electrode 30 and is formed so as to be symmetric with respect to the connection electrode 30 with respect to an axis passing through the center of gravity of the electrode body 29. However, the floating electrode 31 is not connected to the electrode body 29 and is formed so as not to be exposed on the side surface of the variable capacitance element body. Therefore, no potential is supplied to the floating electrode 31 from the outside when the variable capacitance element is driven.

変形例3−1においても、図示を省略するが、図14に示す内部電極32を、電極本体29の辺と重心とが積層方向に重なるように2層積層し、それぞれの接続電極30が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の側面に露出したそれぞれの接続電極30に電気的に接続する外部端子を設けることで変形例3−1の可変容量素子が形成される。変形例3−1では、積層された一対の電極本体29によりコンデンサが構成される。   Also in the modified example 3-1, although not shown, the internal electrode 32 shown in FIG. 14 is laminated in two layers so that the sides of the electrode body 29 and the center of gravity overlap in the lamination direction, and the connection electrodes 30 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 30 exposed on the side surface of the variable capacitance element body, the variable capacitance element of Modification 3-1 is formed. In Modification 3-1, a capacitor is constituted by a pair of stacked electrode bodies 29.

このような変形例3−1においても、電極本体29を挟んで接続電極30に対称となるようにフローティング電極31が設けられる。このため、第3の実施形態と同様の効果を得ることができる。さらに、変形例3−1では、コンデンサを構成する電極本体29が円形とされるため、面内に発生する残留応力をより中心に集中させることができる。   Also in the modified example 3-1, the floating electrode 31 is provided so as to be symmetric with respect to the connection electrode 30 with the electrode body 29 interposed therebetween. For this reason, the effect similar to 3rd Embodiment can be acquired. Furthermore, in the modified example 3-1, since the electrode main body 29 constituting the capacitor is circular, the residual stress generated in the plane can be concentrated on the center.

[変形例3−2]
図15に、変形例3−2に係る可変容量素子を構成する内部電極の平面構成を示す。図15において、図13に対応する部分には同一符号を付し、重複説明を省略する。
変形例3−2では、内部電極35は、正方形状の電極本体25と、電極本体25の辺に接続され、可変容量素子本体の側面に露出されて外部端子に接続される接続電極33と、2つのフローティング電極27,34とで構成されている。接続電極33は、その幅が電極本体25の幅に比較して十分に細く形成されている。また、2つのフローティング電極27,34は、接続電極33及び電極本体25を挟む両領域に形成され、電極本体25の重心を通る軸に対して対称に形成されている。
[Modification 3-2]
FIG. 15 shows a planar configuration of an internal electrode constituting the variable capacitance element according to Modification 3-2. In FIG. 15, parts corresponding to those in FIG.
In Modification 3-2, the internal electrode 35 includes a square electrode body 25, a connection electrode 33 connected to the side of the electrode body 25, exposed to the side surface of the variable capacitance element body, and connected to an external terminal. It consists of two floating electrodes 27 and 34. The connection electrode 33 is formed with a sufficiently narrow width compared to the width of the electrode body 25. The two floating electrodes 27 and 34 are formed in both regions sandwiching the connection electrode 33 and the electrode main body 25, and are formed symmetrically with respect to an axis passing through the center of gravity of the electrode main body 25.

変形例3−2においても、図示を省略するが、図15に示す内部電極35を、電極本体25の辺と重心とが積層方向に重なるように2層積層し、それぞれの接続電極33が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の側面に露出したそれぞれの接続電極33に電気的に接続する外部端子を設けることで変形例3−2の可変容量素子が形成される。変形例3−2では、積層された一対の電極本体25によりコンデンサが構成される。   Although not shown in the modified example 3-2, the internal electrode 35 shown in FIG. 15 is stacked in two layers so that the sides and the center of gravity of the electrode body 25 overlap in the stacking direction, and the connection electrodes 33 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 33 exposed on the side surface of the variable capacitor element body, the variable capacitor element of Modification 3-2 is formed. In Modification 3-2, a capacitor is configured by a pair of stacked electrode bodies 25.

変形例3−2では、接続電極33の幅が電極本体25の幅に比較して十部に小さく形成されるので、接続電極33部分に発生する残留応力を小さくすることができる。さらに、変形例3−2では、容量を形成しないフローティング電極27,34を、電極本体25を挟む両領域に対称的に形成することにより、コンデンサの中心に発生する残留応力を大きくすることができる。したがって、可変容量素子の電気的特性を向上させることができる。その他、第3の実施形態と同様の効果を得ることができる。   In the modified example 3-2, since the width of the connection electrode 33 is formed to be ten parts smaller than the width of the electrode body 25, the residual stress generated in the connection electrode 33 portion can be reduced. Furthermore, in the modified example 3-2, by forming the floating electrodes 27 and 34 that do not form a capacitance symmetrically in both regions sandwiching the electrode body 25, the residual stress generated at the center of the capacitor can be increased. . Therefore, the electrical characteristics of the variable capacitance element can be improved. In addition, the same effects as those of the third embodiment can be obtained.

[変形例3−3]
図16に、変形例3−3に係る可変容量素子を構成する内部電極の平面構成を示す。図において、図14に対応する部分には同一符号を付し、重複説明を省略する。
変形例3−3では、内部電極38は、円形状の電極本体29と、電極本体29の辺に接続され、可変容量素子本体の側面に露出されて外部端子に接続される接続電極36と、2つのフローティング電極31,37とで構成されている。接続電極36は、その幅が電極本体29の直径に比較して十分に細く形成されている。また、2つのフローティング電極31,37は、接続電極36及び電極本体29を挟む両領域に形成され、電極本体29の重心を通る軸に対して対称に形成されている。
[Modification 3-3]
FIG. 16 shows a planar configuration of the internal electrodes constituting the variable capacitance element according to Modification 3-3. In the figure, parts corresponding to those in FIG.
In Modification 3-3, the internal electrode 38 includes a circular electrode body 29, a connection electrode 36 connected to the side of the electrode body 29, exposed to the side surface of the variable capacitance element body, and connected to an external terminal; It consists of two floating electrodes 31 and 37. The connection electrode 36 has a width that is sufficiently narrower than the diameter of the electrode body 29. The two floating electrodes 31 and 37 are formed in both regions sandwiching the connection electrode 36 and the electrode main body 29, and are formed symmetrically with respect to an axis passing through the center of gravity of the electrode main body 29.

変形例3−3においても、図示を省略するが、図16に示す内部電極38を、電極本体29の辺と重心とが積層方向に重なるように2層積層し、それぞれの接続電極36が対向する側面に露出するようにして可変容量素子本体を構成する。そして、可変容量素子本体の側面に露出したそれぞれの接続電極36に電気的に接続する外部端子を設けることで変形例3−3の可変容量素子が形成される。変形例3−3では、積層された一対の電極本体29によりコンデンサが構成される。   Also in Modification 3-3, although not shown, the internal electrode 38 shown in FIG. 16 is stacked in two layers so that the sides and the center of gravity of the electrode body 29 overlap in the stacking direction, and the connection electrodes 36 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 36 exposed on the side surface of the variable capacitance element body, the variable capacitance element of Modification 3-3 is formed. In Modification 3-3, a capacitor is constituted by a pair of stacked electrode bodies 29.

変形例3−3では、接続電極36の幅が電極本体29の幅に比較して十部に小さく形成されるので、接続電極36部分に発生する残留応力を小さくすることができる。さらに、変形例3−3では、容量を形成しないフローティング電極31,37を、電極本体29を挟む両領域に対称的に形成することにより、コンデンサの中心に発生する残留応力を大きくすることができる。したがって、可変容量素子の電気的特性を向上させることができる。その他、第3の実施形態と同様の効果を得ることができる。   In the modified example 3-3, since the width of the connection electrode 36 is formed to be smaller than the width of the electrode body 29, the residual stress generated in the connection electrode 36 portion can be reduced. Further, in the modified example 3-3, the residual stress generated at the center of the capacitor can be increased by forming the floating electrodes 31 and 37 that do not form a capacitance symmetrically in both regions sandwiching the electrode body 29. . Therefore, the electrical characteristics of the variable capacitance element can be improved. In addition, the same effects as those of the third embodiment can be obtained.

〈4.第4の実施形態〉
次に、本開示の第4の実施形態に係る可変容量素子について説明する。本実施形態例では、可変容量素子本体の形状が第1の実施形態と異なる例であり、内部電極の形状や、断面構成は図に示す第1の実施形態に係る可変容量素子と同様であるから図示を省略する。
図17は、本実施形態例の可変容量素子の外観斜視図である。
<4. Fourth Embodiment>
Next, a variable capacitor according to the fourth embodiment of the present disclosure will be described. In the present embodiment example, the shape of the variable capacitance element body is different from that of the first embodiment, and the shape and cross-sectional configuration of the internal electrode are the same as those of the variable capacitance element according to the first embodiment shown in the drawing. The illustration is omitted.
FIG. 17 is an external perspective view of the variable capacitor according to this embodiment.

図17に示すように、本実施形態例の可変容量素子40は、可変容量素子本体41と、2つの外部端子42,43とで構成されている。そして、可変容量素子本体41は、内部電極が形成される面に平行な平面形状が正方形状となるような直方体(又は立方体)で構成されている。すなわち、本実施形態例では、図17に示すように、内部電極が形成される面に平行な平面が、横幅W、縦幅Wとされた正方形状とされている。   As shown in FIG. 17, the variable capacitance element 40 of the present exemplary embodiment includes a variable capacitance element body 41 and two external terminals 42 and 43. The variable capacitance element body 41 is configured as a rectangular parallelepiped (or a cube) whose planar shape parallel to the surface on which the internal electrodes are formed is a square shape. That is, in this embodiment, as shown in FIG. 17, the plane parallel to the surface on which the internal electrode is formed is a square shape having a lateral width W and a longitudinal width W.

本実施形態例の可変容量素子40では、内部電極が形成される面が正方形状とされるため、可変容量素子本体41の形状の対称性が高められる。可変容量素子本体41の焼成時において発生する残留応力は電極材料と誘電体材料の収縮率(線膨張係数)の違いで発生する。したがって、内部電極の対称性を向上させると共に、可変容量素子本体41の外形の対称性を向上させることでも、残留応力を中心に向かってより集中させることができる。これにより、内部電極で形成されるコンデンサの電気的特性を向上させることができる。
その他、第1の実施形態と同様の効果を得ることができる。
In the variable capacitance element 40 of the present embodiment example, the surface on which the internal electrode is formed is a square shape, so that the symmetry of the shape of the variable capacitance element body 41 is enhanced. Residual stress generated during firing of the variable capacitance element body 41 is generated due to a difference in shrinkage rate (linear expansion coefficient) between the electrode material and the dielectric material. Therefore, the residual stress can be more concentrated toward the center by improving the symmetry of the internal electrodes and improving the symmetry of the outer shape of the variable capacitance element body 41. Thereby, the electrical characteristics of the capacitor formed by the internal electrodes can be improved.
In addition, the same effects as those of the first embodiment can be obtained.

[変形例4−1]
図18は、変形例4−1に係る可変容量素子の外観斜視図である。変形例4−1では、可変容量素子本体の形状が第1の実施形態と異なる例であり、内部電極の形状や、断面構成は図に示す第1の実施形態に係る可変容量素子と同様であるから図示を省略する。
[Modification 4-1]
FIG. 18 is an external perspective view of a variable capacitance element according to Modification 4-1. Modification 4-1 is an example in which the shape of the variable capacitance element body is different from that of the first embodiment, and the shape and cross-sectional configuration of the internal electrode are the same as those of the variable capacitance element according to the first embodiment shown in the drawing. Because of this, illustration is omitted.

変形例4−1に係る可変容量素子44では、図18に示すように、可変容量素子本体45と、2つの外部端子46,47とで構成されている。そして、可変容量素子本体45は、内部電極が形成される面に平行な平面形状が円形状となるような円柱形状で構成されている。   As shown in FIG. 18, the variable capacitance element 44 according to Modification 4-1 includes a variable capacitance element main body 45 and two external terminals 46 and 47. The variable capacitance element body 45 is formed in a cylindrical shape such that a planar shape parallel to the surface on which the internal electrode is formed is a circular shape.

変形例4−1では、可変容量素子本体45の外形が円柱状に形成されるため、内部電極の電極本体の中心を通る積層方向の直線に対する可変容量素子本体45の外形の対称性が高められる。これにより、可変容量素子本体45内部で発生する残留応力をより増大させることができ、第4の実施形態と同様の効果を得ることができる。   In the modified example 4-1, the outer shape of the variable capacitor element body 45 is formed in a cylindrical shape, so that the symmetry of the outer shape of the variable capacitor element body 45 with respect to the straight line in the stacking direction passing through the center of the electrode body of the internal electrode is enhanced. . Thereby, the residual stress which generate | occur | produces inside the variable capacitance element main body 45 can be increased more, and the effect similar to 4th Embodiment can be acquired.

[変形例4−2]
図19に、変形例4−2に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例4−2に係る可変容量素子では、内部電極51は、正方形とされた電極本体49と、その電極本体49の一辺に接続され、端部が容量素子本体の側面に露出するように形成された接続電極50とで構成されている。また、可変容量素子本体の内部電極51が形成される平面形状、すなわち誘電体層48の平面形状は楕円形状とされており、内部電極51を構成する接続電極50は、楕円形状の誘電体層48の短径方向に形成されている。
[Modification 4-2]
FIG. 19 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 4-2. In the variable capacitance element according to Modification Example 4-2, the internal electrode 51 is formed so as to be connected to one side of the electrode body 49 that is a square, and to be exposed to the side surface of the capacitance element body. The connection electrode 50 is formed. Further, the planar shape in which the internal electrode 51 of the variable capacitance element body is formed, that is, the planar shape of the dielectric layer 48 is an elliptical shape, and the connection electrode 50 constituting the internal electrode 51 is an elliptical dielectric layer. 48 are formed in the minor axis direction.

変形例4−2においても、図示を省略するが、図19に示す内部電極51が、電極本体49の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極50が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極50に電気的に接続する外部端子を設けることで変形例4−2の可変容量素子が形成される。変形例4−2では、積層された一対の電極本体49によりコンデンサが構成される。   Also in Modification 4-2, although not shown, the internal electrode 51 shown in FIG. 19 is laminated in two layers so that the sides and the center of gravity of the electrode body 49 overlap in the lamination direction, and the connection electrodes 50 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 50 exposed on the side surface of the variable capacitance element body, the variable capacitance element of Modification 4-2 is formed. In Modification 4-2, a capacitor is configured by the pair of electrode bodies 49 stacked.

変形例4−2では、可変容量素子本体の外形が、断面楕円形状とされた柱状に形成されるため、可変容量素子本体の外形の対称性を高めることができ、第4の実施形態と同様の効果を得ることができる。   In Modification 4-2, the outer shape of the variable capacitance element body is formed in a columnar shape having an elliptical cross section, so that the symmetry of the outer shape of the variable capacitance element body can be increased, and is the same as in the fourth embodiment. The effect of can be obtained.

[変形例4−3]
図20に、変形例4−3に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例4−3に係る可変容量素子では、内部電極51は、変形例4−2と同様とされる。また、可変容量素子本体の内部電極51が形成される平面形状、すなわち誘電体層52は楕円形状とされており、内部電極51を構成する接続電極50は、楕円形状の誘電体層52の長径方向に形成されている。
[Modification 4-3]
FIG. 20 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 4-3. In the variable capacitance element according to Modification 4-3, the internal electrode 51 is the same as that in Modification 4-2. Further, the planar shape in which the internal electrode 51 of the variable capacitance element body is formed, that is, the dielectric layer 52 is elliptical, and the connection electrode 50 constituting the internal electrode 51 is the major axis of the elliptical dielectric layer 52. It is formed in the direction.

変形例4−3においても、図示を省略するが、図20に示す内部電極51が、電極本体49の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極50が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極50に電気的に接続する外部端子を設けることで変形例4−3の可変容量素子が形成される。変形例4−3では、積層された一対の電極本体49によりコンデンサが構成される。   Also in Modification 4-3, although not shown, the internal electrode 51 shown in FIG. 20 is laminated in two layers so that the sides and the center of gravity of the electrode body 49 overlap in the laminating direction, and the connection electrodes 50 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. And the variable capacitance element of the modification 4-3 is formed by providing the external terminal electrically connected to each connection electrode 50 exposed on the side surface of the variable capacitance element body. In Modification 4-3, a capacitor is configured by the pair of electrode bodies 49 stacked.

変形例4−3では、可変容量素子本体の外形が、断面楕円形状とされた柱状に形成されるため、可変容量素子本体の外形の対称性を高めることができ、第4の実施形態と同様の効果を得ることができる。   In Modified Example 4-3, the outer shape of the variable capacitance element body is formed in a columnar shape having an elliptical cross section, so that the symmetry of the outer shape of the variable capacitance element body can be enhanced, which is the same as in the fourth embodiment. The effect of can be obtained.

[変形例4−4]
図21に、変形例4−4に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例4−4に係る可変容量素子では、内部電極51は、変形例4−2と同様とされる。また、可変容量素子本体の内部電極51が形成される平面形状、すなわち誘電体層53は角丸長方形状(小判型)とされており、内部電極51を構成する接続電極50は、角丸長方形状の誘電体層53の長軸方向に形成されている。
[Modification 4-4]
FIG. 21 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 4-4. In the variable capacitance element according to Modification 4-4, the internal electrode 51 is the same as that in Modification 4-2. Further, the planar shape in which the internal electrode 51 of the variable capacitance element body is formed, that is, the dielectric layer 53 has a rounded rectangular shape (oval type), and the connection electrode 50 constituting the internal electrode 51 has a rounded rectangular shape. The dielectric layer 53 is formed in the major axis direction.

変形例4−4においても、図示を省略するが、図21に示す内部電極51が、電極本体49の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極50が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極50に電気的に接続する外部端子を設けることで変形例4−4の可変容量素子が形成される。変形例4−4では、積層された一対の電極本体49によりコンデンサが構成される。   Also in Modification 4-4, although not shown, the internal electrode 51 shown in FIG. 21 is stacked in two layers so that the sides and the center of gravity of the electrode body 49 overlap in the stacking direction, and the connection electrodes 50 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. And the variable capacitance element of the modification 4-4 is formed by providing the external terminal electrically connected to each connection electrode 50 exposed on the side surface of the variable capacitance element body. In Modification 4-4, a capacitor is constituted by a pair of stacked electrode bodies 49.

変形例4−4では、可変容量素子本体の外形が、断面小判型とされた柱状に形成されるため、可変容量素子本体の外形の対称性を高めることができ、第4の実施形態と同様の効果を得ることができる。   In Modification 4-4, since the outer shape of the variable capacitance element body is formed in a columnar shape having an oval cross section, the symmetry of the outer shape of the variable capacitance element body can be enhanced, and is the same as in the fourth embodiment. The effect of can be obtained.

[変形例4−5]
図22に、変形例4−5に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例4−5に係る可変容量素子では、内部電極51は、変形例4−2と同様とされる。また、可変容量素子本体の内部電極が形成される平面形状、すなわち誘電体層は正方形状の一辺の両側に位置する2つの角部がアール状に形成された四角形状に形成されている。
[Modification 4-5]
FIG. 22 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 4-5. In the variable capacitance element according to Modification 4-5, the internal electrode 51 is the same as that of Modification 4-2. In addition, the planar shape in which the internal electrode of the variable capacitance element body is formed, that is, the dielectric layer is formed in a quadrangular shape in which two corners positioned on both sides of one side of the square shape are rounded.

変形例4−5においても、図示を省略するが、図22に示す内部電極が、電極本体の辺と重心とが積層方向に重なるように積層され、積層された内部電極を構成するそれぞれの接続電極が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極に電気的に接続する外部端子を設けることで変形例4−5の可変容量素子が形成される。変形例4−5では、積層された正方形状の電極本体によりコンデンサが構成される。   Also in Modification 4-5, although illustration is omitted, the internal electrodes shown in FIG. 22 are laminated so that the sides and the center of gravity of the electrode body overlap in the laminating direction, and the respective connections constituting the laminated internal electrodes The variable capacitance element body is configured such that the electrodes are exposed on the opposite side surfaces. And the variable capacitance element of the modification 4-5 is formed by providing the external terminal electrically connected to each connection electrode exposed on the side surface of the variable capacitance element body. In Modification 4-5, a capacitor is formed by the stacked square electrode bodies.

変形例4−5では、可変容量素子本体の外形が、一方の角部がアール状とされた角柱状に形成されるため、誘電体層の平面形状、そして可変容量素子本体の対称性を高めることができ、第4の実施形態と同様の効果を得ることができる。   In Modification 4-5, since the outer shape of the variable capacitor element body is formed in a prismatic shape with one corner being rounded, the planar shape of the dielectric layer and the symmetry of the variable capacitor element body are improved. And the same effects as in the fourth embodiment can be obtained.

[変形例4−6]
図23に、変形例4−6に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例4−6に係る可変容量素子では、内部電極51は、変形例4−2と同様とされる。また、可変容量素子本体の内部電極51が形成される平面形状、すなわち誘電体層55は正方形状の4つの角部がアール状とされた角丸正方形状に形成されている。
[Modification 4-6]
FIG. 23 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 4-6. In the variable capacitance element according to Modification 4-6, the internal electrode 51 is the same as that in Modification 4-2. In addition, the planar shape in which the internal electrode 51 of the variable capacitance element body is formed, that is, the dielectric layer 55 is formed in a rounded square shape in which four square corners are rounded.

変形例4−6においても、図示を省略するが、図23に示す内部電極51が、電極本体49の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極50が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極50に電気的に接続する外部端子を設けることで変形例4−6の可変容量素子が形成される。変形例4−6では、積層された一対の電極本体49によりコンデンサが構成される。   Also in Modification 4-6, although not shown, the internal electrode 51 shown in FIG. 23 is stacked in two layers so that the sides and the center of gravity of the electrode body 49 overlap in the stacking direction, and the connection electrodes 50 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 50 exposed on the side surface of the variable capacitor element body, the variable capacitor element of Modification 4-6 is formed. In Modification 4-6, a capacitor is configured by the pair of electrode bodies 49 stacked.

変形例4−6では、可変容量素子本体の外形が、断面が角丸正方形状とされた柱状に形成されるため、可変容量素子本体の対称性を高めることができ、第4の実施形態と同様の効果を得ることができる。   In Modification 4-6, since the outer shape of the variable capacitor element body is formed in a columnar shape with a rounded square cross section, the symmetry of the variable capacitor element body can be increased. Similar effects can be obtained.

[変形例4−7]
図24に、変形例4−7に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例4−7に係る可変容量素子では、内部電極51は、変形例4−2と同様とされる。また、可変容量素子本体の内部電極51が形成される平面形状、すなわち誘電体層56は八角形状に形成されている。
[Modification 4-7]
FIG. 24 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 4-7. In the variable capacitance element according to Modification 4-7, the internal electrode 51 is the same as that of Modification 4-2. The planar shape on which the internal electrode 51 of the variable capacitance element body is formed, that is, the dielectric layer 56 is formed in an octagonal shape.

変形例4−7においても、図示を省略するが、図24に示す内部電極51が、電極本体の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極50が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極50に電気的に接続する外部端子を設けることで変形例4−7の可変容量素子が形成される。変形例4−7では、積層された一対の電極本体49によりコンデンサが構成される。   Also in Modification 4-7, although not shown, the internal electrode 51 shown in FIG. 24 is laminated in two layers so that the sides and the center of gravity of the electrode body overlap in the lamination direction, and the connection electrodes 50 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 50 exposed on the side surface of the variable capacitor element body, the variable capacitor element of Modification 4-7 is formed. In Modification 4-7, a capacitor is constituted by a pair of stacked electrode bodies 49.

変形例4−7では、可変容量素子本体の外形が、断面八角形状とされた柱状に形成されるため、可変容量素子本体の外形の対称性を高めることができ、第4の実施形態と同様の効果を得ることができる。   In Modified Example 4-7, the outer shape of the variable capacitor element body is formed in a columnar shape having an octagonal cross section, so that the symmetry of the outer shape of the variable capacitor element body can be increased, and is the same as in the fourth embodiment. The effect of can be obtained.

[変形例4−8]
図25に、変形例4−8に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例4−8に係る可変容量素子では、内部電極51は、変形例4−2と同様とされる。また、可変容量素子本体の内部電極51が形成される平面形状、すなわち誘電体層57は正六角形状に形成されている。
[Modification 4-8]
FIG. 25 shows a planar configuration of a dielectric layer and internal electrodes constituting a variable capacitance element according to Modification 4-8. In the variable capacitance element according to Modification 4-8, the internal electrode 51 is the same as that in Modification 4-2. The planar shape on which the internal electrode 51 of the variable capacitance element body is formed, that is, the dielectric layer 57 is formed in a regular hexagonal shape.

変形例4−8においても、図示を省略するが、図25に示す内部電極51が、電極本体49の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極50が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極50に電気的に接続する外部端子を設けることで変形例4−8の可変容量素子が形成される。変形例4−8では、積層された一対の電極本体49によりコンデンサが構成される。   Also in Modification 4-8, although not shown in the figure, the internal electrode 51 shown in FIG. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 50 exposed on the side surface of the variable capacitor element body, the variable capacitor element of Modification 4-8 is formed. In Modification 4-8, a capacitor is configured by the pair of electrode bodies 49 stacked.

変形例4−8では、可変容量素子本体の外形が、断面正六角形状とされた柱状に形成されるため、可変容量素子本体の外形の対称性を高めることができ、第4の実施形態と同様の効果を得ることができる。   In Modified Example 4-8, the outer shape of the variable capacitor element body is formed in a columnar shape having a regular hexagonal cross section, so that the symmetry of the outer shape of the variable capacitor element body can be increased. Similar effects can be obtained.

〈5.第5の実施形態〉
次に、本開示の第5の実施形態に係る可変容量素子について説明する。図26は、本実施形態例の可変容量素子を構成する誘電体層及び内部電極の平面構成図である。本実施形態例では、可変容量素子本体の外形が第1の実施形態と異なる例である。図26において、図2に対応する部分には同一符号を付し、重複説明を省略する。
<5. Fifth Embodiment>
Next, a variable capacitor according to a fifth embodiment of the present disclosure will be described. FIG. 26 is a plan configuration diagram of a dielectric layer and internal electrodes constituting the variable capacitance element of the present embodiment. In the present embodiment example, the outer shape of the variable capacitance element body is an example different from that of the first embodiment. In FIG. 26, parts corresponding to those in FIG.

本実施形態例の可変容量素子では、内部電極10は、円形状とされた電極本体8と、その電極本体8の一辺に接続され、端部が容量素子本体の側面に露出するように形成された接続電極9とで構成されている。また、可変容量素子本体の内部電極10が形成される平面形状、すなわち誘電体層58は円形状に形成されている。そして、内部電極10の電極本体8の重心が、誘電体層58の中心に位置するように形成されている。   In the variable capacitance element according to the present embodiment, the internal electrode 10 is formed so as to be connected to one side of the electrode body 8 having a circular shape and the electrode body 8 so that the end portion is exposed on the side surface of the capacitance element body. And the connection electrode 9. The planar shape on which the internal electrode 10 of the variable capacitance element body is formed, that is, the dielectric layer 58 is formed in a circular shape. The center of gravity of the electrode body 8 of the internal electrode 10 is formed so as to be positioned at the center of the dielectric layer 58.

本実施形態例においても、図示を省略するが、図26に示す内部電極10が、電極本体8の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極9が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極9に電気的に接続する外部端子を設けることで本実施形態例の可変容量素子が形成される。本実施形態例では、積層された一対の電極本体8によりコンデンサが構成される。   Also in this embodiment, although not shown, the internal electrode 10 shown in FIG. 26 is laminated in two layers so that the sides and the center of gravity of the electrode body 8 overlap in the lamination direction, and the connection electrodes 9 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal that is electrically connected to each connection electrode 9 exposed on the side surface of the variable capacitance element body, the variable capacitance element of this embodiment is formed. In the present embodiment, a capacitor is constituted by a pair of stacked electrode bodies 8.

本実施形態例では、内部電極10の容量を構成する電極本体8の形状と、誘電体層58の平面形状が同一形状とされているため、電極本体8及び可変容量素子本体の外形の対称性が高められる。これにより、可変容量素子本体の焼成時において発生する残留応力を中心方向により集中させることができ、一対の電極本体8で構成されるコンデンサの電気的特性を向上させることができる。
その他、第1の実施形態と同様の効果を得ることができる。
In this embodiment, since the shape of the electrode body 8 constituting the capacitance of the internal electrode 10 and the planar shape of the dielectric layer 58 are the same, the symmetry of the outer shape of the electrode body 8 and the variable capacitance element body is the same. Is increased. Thereby, the residual stress generated at the time of firing the variable capacitance element body can be concentrated in the central direction, and the electrical characteristics of the capacitor constituted by the pair of electrode bodies 8 can be improved.
In addition, the same effects as those of the first embodiment can be obtained.

[変形例5−1]
図27に、変形例5−1に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。図27において、図26に対応する部分には同一符号を付し、重複説明を省略する。変形例5−1に係る可変容量素子では、内部電極20は、第2の実施形態の内部電極20と同様の構成とされている。
[Modification 5-1]
FIG. 27 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 5-1. In FIG. 27, parts corresponding to those in FIG. In the variable capacitance element according to Modification 5-1, the internal electrode 20 has the same configuration as that of the internal electrode 20 of the second embodiment.

変形例5−1においても、図示を省略するが、図27に示す内部電極が、電極本体8の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極19が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極19に電気的に接続する外部端子を設けることで変形例5−1の可変容量素子が形成される。変形例5−1では、積層された一対の電極本体8によりコンデンサが構成される。   Also in the modified example 5-1, although not shown, the internal electrode shown in FIG. 27 is laminated in two layers so that the side and the center of gravity of the electrode body 8 overlap in the lamination direction, and the connection electrodes 19 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal electrically connected to each connection electrode 19 exposed on the side surface of the variable capacitor element body, the variable capacitor element of Modification 5-1 is formed. In the modified example 5-1, a capacitor is constituted by the pair of electrode bodies 8 stacked.

変形例5−1では、内部電極20において、電極本体8に接続される接続電極19の面積が電極本体8に比較して十分小さく形成される。このため、誘電体層58と、内部電極20との形状をより相似の関係に近づけることができる。   In the modified example 5-1, the area of the connection electrode 19 connected to the electrode body 8 in the internal electrode 20 is sufficiently smaller than that of the electrode body 8. For this reason, the shape of the dielectric layer 58 and the internal electrode 20 can be brought closer to a similar relationship.

図28は、変形例5−1に係る可変容量素子の2つの内部電極20を上面から透過して見た平面図である。また、図28において、下層の内部電極20に発生する残留応力を矢印eで示し、上層の内部電極20に発生する残留応力を矢印fで示す。   FIG. 28 is a plan view of the two internal electrodes 20 of the variable capacitance element according to Modification 5-1 as seen through the top surface. In FIG. 28, the residual stress generated in the lower internal electrode 20 is indicated by an arrow e, and the residual stress generated in the upper internal electrode 20 is indicated by an arrow f.

図28に示すように、変形例5−1では、接続電極19の面積が電極本体8の面積よりも十分に小さく形成されるため、接続電極19部分における残留応力への寄与が小さくなる。このため、接続電極9の幅が電極本体8の直径とほぼ同じに形成された第1の実施形態に係る内部電極10に比較して、電極本体8の中心に向かって発生する残留応力が全面で均等となる。この結果、内部電極20の積層方向(電界方向)における引張応力がより増加し、コンデンサの電気的特性が向上する。   As shown in FIG. 28, in the modified example 5-1, since the area of the connection electrode 19 is formed sufficiently smaller than the area of the electrode body 8, the contribution to the residual stress in the connection electrode 19 portion is reduced. For this reason, compared with the internal electrode 10 according to the first embodiment in which the width of the connection electrode 9 is formed to be substantially the same as the diameter of the electrode body 8, the residual stress generated toward the center of the electrode body 8 is entirely present. Will be equal. As a result, the tensile stress in the stacking direction (electric field direction) of the internal electrode 20 is further increased, and the electrical characteristics of the capacitor are improved.

さらに、変形例5−1では、内部電極20の容量を構成する電極本体8の形状と、誘電体層58の平面形状が同一形状とされているため、電極本体8及び可変容量素子本体の外形の対称性が高められ、第5の実施形態と同様の効果を得ることができる。   Furthermore, in the modified example 5-1, since the shape of the electrode body 8 constituting the capacitance of the internal electrode 20 and the planar shape of the dielectric layer 58 are the same shape, the outer shape of the electrode body 8 and the variable capacitance element body. And the same effects as those of the fifth embodiment can be obtained.

[変形例5−2]
図29に、変形例5−2に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。変形例5−2では、内部電極51は、正方形状とされた電極本体49と、その電極本体49の一辺に接続され、端部が容量素子本体の側面に露出するように形成された接続電極50とで構成されている。また、可変容量素子本体の内部電極51が形成される平面形状、すなわち誘電体層59の平面形状は正方形状とされている。そして、内部電極51の電極本体49の重心が、誘電体層59の中心に位置するように形成されている。
[Modification 5-2]
FIG. 29 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 5-2. In Modification 5-2, the internal electrode 51 is connected to one side of the electrode body 49 having a square shape and the electrode body 49, and the connection electrode is formed so that the end portion is exposed on the side surface of the capacitor element body. And 50. In addition, the planar shape in which the internal electrode 51 of the variable capacitance element body is formed, that is, the planar shape of the dielectric layer 59 is a square shape. The center of gravity of the electrode body 49 of the internal electrode 51 is formed so as to be positioned at the center of the dielectric layer 59.

変形例5−2においても、図示を省略するが、図29に示す内部電極51が、電極本体49の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極50が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極に電気的に接続する外部端子を設けることで変形例5−2の可変容量素子が形成される。変形例5−2では、積層された一対の電極本体49によりコンデンサが構成される。   Also in Modification 5-2, although not shown, the internal electrode 51 shown in FIG. 29 is stacked in two layers so that the sides and the center of gravity of the electrode body 49 overlap in the stacking direction, and the connection electrodes 50 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. And the variable capacitance element of the modification 5-2 is formed by providing the external terminal electrically connected to each connection electrode exposed to the side surface of the variable capacitance element body. In Modification 5-2, a capacitor is constituted by a pair of stacked electrode bodies 49.

変形例5−2では、内部電極51の容量を構成する電極本体49の形状と、誘電体層59の平面形状が同一形状とされているため、電極本体49及び可変容量素子本体の外形の対称性が高められ、第5の実施形態と同様の効果を得ることができる。   In Modification 5-2, the shape of the electrode body 49 constituting the capacitance of the internal electrode 51 and the planar shape of the dielectric layer 59 are the same, and therefore the outer shapes of the electrode body 49 and the variable capacitor element body are symmetrical. Therefore, the same effect as that of the fifth embodiment can be obtained.

[変形例5−3]
図30に、変形例5−3に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。図30において、図29に対応する部分には同一符号を付し、重複説明を省略する。変形例5−3に係る可変容量素子では、内部電極22は、図11に示した変形例2−1の内部電極22と同様の構成とされている。
[Modification 5-3]
FIG. 30 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 5-3. In FIG. 30, parts corresponding to those in FIG. In the variable capacitance element according to Modification 5-3, the internal electrode 22 has the same configuration as that of the internal electrode 22 of Modification 2-1 shown in FIG.

変形例5−3においても、図示を省略するが、図30に示す内部電極22が、電極本体21の辺と重心とが積層方向に重なるように2層積層され、それぞれの接続電極19が対向する側面に露出するようにして可変容量素子本体が構成される。そして、可変容量素子本体の側面に露出したそれぞれの接続電極19に電気的に接続する外部端子を設けることで変形例5−3の可変容量素子が形成される。変形例5−3では、積層された円形状の電極本体によりコンデンサが構成される   Also in Modification 5-3, although not shown, the internal electrode 22 shown in FIG. 30 is laminated in two layers so that the sides and the center of gravity of the electrode body 21 overlap in the lamination direction, and the connection electrodes 19 face each other. The variable capacitance element body is configured so as to be exposed on the side surface. Then, by providing an external terminal electrically connected to each connection electrode 19 exposed on the side surface of the variable capacitor element body, the variable capacitor element of Modification 5-3 is formed. In Modification 5-3, a capacitor is formed by the stacked circular electrode bodies.

変形例5−3では、内部電極22において、電極本体21に接続される接続電極19の面積が電極本体21に比較して十分小さく形成される。このため、誘電体層59と、内部電極22との形状をより相似の関係に近づけることができる。これにより、可変容量素子本体の焼成時において発生する残留応力を中心に向かってより集中させることができ、コンデンサの電気的特性を向上させることができる。
その他、第5の実施形態と同様の効果を得ることができる。
In Modification 5-3, in the internal electrode 22, the area of the connection electrode 19 connected to the electrode body 21 is sufficiently smaller than that of the electrode body 21. For this reason, the shape of the dielectric layer 59 and the internal electrode 22 can be brought closer to a similar relationship. Thereby, the residual stress generated at the time of firing the variable capacitance element body can be concentrated more toward the center, and the electrical characteristics of the capacitor can be improved.
In addition, the same effects as those of the fifth embodiment can be obtained.

〈6.第6の実施形態〉 3端子
次に、本開示の第6の実施形態に係る可変容量素子について説明する。図31は、本実施形態例に係る可変容量素子の斜視図である。また、図32は、本実施形態例の可変容量素子を構成する内部電極の平面構成図である。
<6. Sixth Embodiment> Three Terminals Next, a variable capacitance element according to a sixth embodiment of the present disclosure will be described. FIG. 31 is a perspective view of a variable capacitor according to this embodiment. FIG. 32 is a plan configuration diagram of internal electrodes constituting the variable capacitance element according to the present embodiment.

図31に示すように、本実施形態例の可変容量素子は、直方体部材で構成された可変容量素子本体62と、それぞれ3つずつ形成される外部端子63a,63bとで構成されている。外部端子63a,63bは、可変容量素子本体の側面に互いに離間して設けられている。また、可変容量素子本体62では、図示を省略するが、図32に示す2つの内部電極67が積層された構成とされている。   As shown in FIG. 31, the variable capacitance element according to the present embodiment includes a variable capacitance element main body 62 formed of a rectangular parallelepiped member and three external terminals 63a and 63b formed respectively. The external terminals 63a and 63b are provided apart from each other on the side surface of the variable capacitance element body. Further, the variable capacitance element main body 62 has a configuration in which two internal electrodes 67 shown in FIG.

本実施形態例では、内部電極67は、図32に示すように、円形状の電極本体65と、電極本体65に接続され、電極本体65の円周方向に等間隔に形成された3つの接続電極66とで構成されている。また、誘電体層64は、内部電極67が形成される平面が長方形状とされている。   In the present embodiment example, as shown in FIG. 32, the internal electrode 67 includes a circular electrode body 65 and three connections that are connected to the electrode body 65 and formed at equal intervals in the circumferential direction of the electrode body 65. An electrode 66 is included. The dielectric layer 64 has a rectangular plane on which the internal electrodes 67 are formed.

そして、本実施形態例では、3つの接続電極66は、それぞれ、電極本体65の直径よりも細い帯状に形成され、可変容量素子本体62の側面に露出するように形成されている。また、図32に示す内部電極67と、図32に示す内部電極67を電極面に垂直な軸を中心として180度回転させた状態の内部電極67を積層した場合に、接続電極66が積層方向で重ならないように形成されている。   In this embodiment, the three connection electrodes 66 are each formed in a strip shape that is thinner than the diameter of the electrode body 65, and are formed so as to be exposed on the side surface of the variable capacitance element body 62. Further, when the internal electrode 67 shown in FIG. 32 and the internal electrode 67 in a state where the internal electrode 67 shown in FIG. 32 is rotated 180 degrees about the axis perpendicular to the electrode surface are stacked, the connection electrode 66 is stacked in the stacking direction. It is formed so as not to overlap.

本実施形態例では、図32に示す内部電極67と、図32に示す内部電極67を電極面に垂直な軸を中心として180度回転させた状態の内部電極67を積層することで可変容量素子本体を構成することができる。図33は、本実施形態例の可変容量素子本体62を上面から透過して見たときの図である。   In this embodiment, the variable capacitance element is formed by stacking the internal electrode 67 shown in FIG. 32 and the internal electrode 67 in a state where the internal electrode 67 shown in FIG. 32 is rotated 180 degrees about an axis perpendicular to the electrode surface. The body can be configured. FIG. 33 is a view of the variable capacitor element body 62 of this embodiment as seen through the top surface.

図33に示すように、積層された2つの内部電極32に形成される計6つの接続電極66は、それぞれ積層方向に重ならない。このため、本実施形態例では、積層する接続電極66間では容量が形成されず、積層方向に重なる電極本体65によりコンデンサが構成される。そして、本実施形態例の可変容量素子本体62の側面に露出した6つの接続電極66それぞれに接続される外部端子63a,63bを設けることで、本実施形態例の可変容量素子61が形成される。   As shown in FIG. 33, a total of six connection electrodes 66 formed on the two stacked internal electrodes 32 do not overlap each other in the stacking direction. For this reason, in this embodiment, no capacitor is formed between the connection electrodes 66 to be stacked, and a capacitor is constituted by the electrode body 65 overlapping in the stacking direction. Then, by providing the external terminals 63a and 63b connected to the six connection electrodes 66 exposed on the side surface of the variable capacitor element body 62 of the present embodiment example, the variable capacitor element 61 of the present embodiment example is formed. .

本実施形態例では、1つの電極本体65に接続される接続電極66の数を増やすことにより、入力される信号電圧に対する耐圧を向上させることができる。
また、本実施形態例では、コンデンサを形成する電極本体65を円形状とし、その電極本体65に接続される接続電極66を、等間隔の3方向に形成することにより、内部電極67の対称性を高めることができる。これにより、可変容量素子本体62の焼成時において発生する残留応力を中心に向かって集中させることができ、コンデンサの電気的特性を向上させることができる。
その他、第1の実施形態と同様の効果を得ることができる。
In this embodiment, the withstand voltage against the input signal voltage can be improved by increasing the number of connection electrodes 66 connected to one electrode body 65.
In this embodiment, the electrode body 65 forming the capacitor is formed in a circular shape, and the connection electrodes 66 connected to the electrode body 65 are formed in three equally spaced directions, whereby the symmetry of the internal electrode 67 is achieved. Can be increased. Thereby, the residual stress generated during firing of the variable capacitance element body 62 can be concentrated toward the center, and the electrical characteristics of the capacitor can be improved.
In addition, the same effects as those of the first embodiment can be obtained.

[変形例6−1]
図34に、変形例6−1に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。図34において、図32に対応する部分には同一符号を付し、重複説明を省略する。変形例6−1では、内部電極70は、円形状の電極本体65と、電極本体65に接続され、電極本体65の円周方向に等間隔に形成された3つの接続電極69とで構成されている。また、誘電体層68は、内部電極70が形成される平面が正方形状とされ
[Modification 6-1]
FIG. 34 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 6-1. In FIG. 34, parts corresponding to those in FIG. In the modified example 6-1, the internal electrode 70 includes a circular electrode main body 65 and three connection electrodes 69 connected to the electrode main body 65 and formed at equal intervals in the circumferential direction of the electrode main body 65. ing. The dielectric layer 68 has a square surface on which the internal electrode 70 is formed.

そして、変形例6−1では、3つの接続電極69は、電極本体65に接続される側から、可変容量素子本体の側面に露出される端部側にかけて幅広となるように形成されている。また、図34に示す内部電極70と、図34に示す内部電極70を電極面に垂直な軸を中心として180度回転させた状態の内部電極70を積層した場合に、接続電極69が積層方向で重ならないように形成する。   In the modified example 6-1, the three connection electrodes 69 are formed to be wide from the side connected to the electrode main body 65 to the end side exposed to the side surface of the variable capacitance element main body. Further, when the internal electrode 70 shown in FIG. 34 and the internal electrode 70 shown in FIG. 34 rotated by 180 degrees about an axis perpendicular to the electrode surface are stacked, the connection electrode 69 is stacked in the stacking direction. Form so as not to overlap.

変形例6−1では、図34に示す内部電極70と、図34に示す内部電極70を、電極面に垂直な軸を中心として180度回転させた状態の内部電極70を積層することで可変容量素子本体を構成することができる。こうすることで、積層される2つの内部電極70に形成される計6つの接続電極69は、それぞれ積層方向に重ならない側面に露出される。また、積層方向に形成される接続電極69は積層方向で重ならないため、積層する接続電極69間では容量が形成されない。そして、可変容量素子本体の側面に露出した6つの接続電極69それぞれに接続される外部端子を設けることで、変形例6−1の可変容量素子が形成される。   In the modified example 6-1, the internal electrode 70 shown in FIG. 34 and the internal electrode 70 shown in FIG. 34 are laminated by laminating the internal electrode 70 in a state where the internal electrode 70 is rotated 180 degrees about an axis perpendicular to the electrode surface. A capacitive element body can be configured. By doing so, a total of six connection electrodes 69 formed on the two stacked internal electrodes 70 are exposed on the side surfaces that do not overlap in the stacking direction. Further, since the connection electrodes 69 formed in the stacking direction do not overlap in the stacking direction, no capacitance is formed between the stacked connection electrodes 69. And the variable capacitance element of the modification 6-1 is formed by providing the external terminal connected to each of the six connection electrodes 69 exposed on the side surface of the variable capacitance element body.

変形例6−1では、接続電極69が、外部端子に接続される側に向けて幅広に形成されている。このため、第6の実施形態に係る可変容量素子61に比較してより耐圧を向上させることができる。その他、第6の実施形態と同様の効果を得ることができる。   In the modified example 6-1, the connection electrode 69 is formed wider toward the side connected to the external terminal. Therefore, the breakdown voltage can be further improved as compared with the variable capacitance element 61 according to the sixth embodiment. In addition, the same effects as those of the sixth embodiment can be obtained.

[変形例6−2]
図35に、変形例6−2に係る可変容量素子を構成する誘電体層及び内部電極の平面構成を示す。図35において、図32に対応する部分には同一符号を付し重複説明を省略する。変形例6−2では、第6の実施形態と、誘電体層の平面形状が異なる例である。
[Modification 6-2]
FIG. 35 shows a planar configuration of a dielectric layer and internal electrodes that constitute a variable capacitance element according to Modification 6-2. In FIG. 35, portions corresponding to those in FIG. Modification 6-2 is an example in which the planar shape of the dielectric layer is different from that of the sixth embodiment.

変形例6−2では、誘電体層71の平面形状が正六角形とされている。そして、3つの接続電極66は、正六角形状の誘電体層71の一つおきの側面に露出するように形成されている。そして、変形例6−2においても、図35に示す内部電極67と、図35に示す内部電極67を電極面に垂直な軸を中心として180度回転させた状態の内部電極67を積層することで可変容量素子本体を構成することができる。また、可変容量素子本体の側面に露出した6つの接続電極66に接続される外部端子を設けることで、変形例6−2に係る可変容量素子が形成される。そして、このとき、可変容量素子本体は、断面が正六角形とされ柱状に形成される。   In Modification 6-2, the planar shape of the dielectric layer 71 is a regular hexagon. The three connection electrodes 66 are formed so as to be exposed on every other side surface of the regular hexagonal dielectric layer 71. Also in the modified example 6-2, the internal electrode 67 shown in FIG. 35 and the internal electrode 67 in a state where the internal electrode 67 shown in FIG. 35 is rotated by 180 degrees about an axis perpendicular to the electrode surface are laminated. Thus, the variable capacitance element body can be configured. In addition, by providing external terminals connected to the six connection electrodes 66 exposed on the side surface of the variable capacitance element body, the variable capacitance element according to Modification 6-2 is formed. At this time, the variable capacitance element body has a regular hexagonal cross section and is formed in a columnar shape.

変形例6−2に係る可変容量素子では、内部電極67及び可変容量素子本体の外形の対称性が高く、可変容量素子本体の焼成時において発生する残留応力をより増大させることができる他、第6の実施形態と同様の効果を得ることができる。   In the variable capacitance element according to Modification 6-2, the internal electrode 67 and the variable capacitance element main body are highly symmetrical, and the residual stress generated during firing of the variable capacitance element main body can be further increased. The same effect as that of the sixth embodiment can be obtained.

以上の第1〜第6の実施形態に係る可変容量素子、及びそれらの変形例に係る可変容量素子では、積層する内部電極を同形状として説明した。しかしながら、本開示は、これに限定されず、それぞれ異なる形状の内部電極を組み合わせて積層した場合にも、残留応力の増大に起因した電気的特性の向上の効果が得られる。上述した第1〜第6の実施形態のように、積層される内部電極の電極本体を同一形状とした場合には、より一層の電気的特性の向上が図られる。   In the variable capacitance elements according to the first to sixth embodiments described above and the variable capacitance elements according to the modification examples, the stacked internal electrodes have been described as having the same shape. However, the present disclosure is not limited to this, and an effect of improving electrical characteristics due to an increase in residual stress can be obtained even when internal electrodes having different shapes are stacked in combination. When the electrode bodies of the stacked internal electrodes have the same shape as in the first to sixth embodiments described above, the electrical characteristics can be further improved.

以上の実施形態に係る内部電極の形状、及び誘電体層の平面形状の例を踏まえ、以下に、異なる形状の内部電極を組み合わせて積層することで得られる可変容量素子の構成について説明する。以下の実施形態では、内部電極の積層方向に直列接続された複数のコンデンサを備える可変容量素子を例に説明する。   Based on the example of the shape of the internal electrode according to the above embodiment and the planar shape of the dielectric layer, the configuration of the variable capacitor obtained by stacking the internal electrodes having different shapes will be described below. In the following embodiments, a variable capacitance element including a plurality of capacitors connected in series in the stacking direction of internal electrodes will be described as an example.

〈7.第7の実施形態〉
図36Aは、本開示の第7の実施形態に係る可変容量素子81の概略斜視図であり、図36Bは、可変容量素子81の断面構成図である。以下では、後述する内部電極の積層方向をz方向、積層方向に直交する可変容量素子81の一方向をx方向、積層方向に直交する可変容量素子81の他方向をy方向として説明する。また、可変容量素子81のxy面で構成される一方の面を「上面」、xy面で構成される他方の面を「下面」として説明する。また、可変容量素子1の上面及び下面に垂直な面を「側面」として説明する。
<7. Seventh Embodiment>
FIG. 36A is a schematic perspective view of a variable capacitance element 81 according to the seventh embodiment of the present disclosure, and FIG. 36B is a cross-sectional configuration diagram of the variable capacitance element 81. In the following, a description will be given assuming that the stacking direction of internal electrodes described later is the z direction, one direction of the variable capacitance element 81 orthogonal to the stacking direction is the x direction, and the other direction of the variable capacitance element 81 orthogonal to the stacking direction is the y direction. In addition, one surface constituted by the xy plane of the variable capacitance element 81 will be described as an “upper surface” and the other surface constituted by the xy plane will be described as a “lower surface”. Further, a description will be given assuming that the surfaces perpendicular to the upper surface and the lower surface of the variable capacitor 1 are “side surfaces”.

図36Aに示すように、本実施形態例の可変容量素子1は、xy面が正方形とされた直方体部材で構成された可変容量素子本体82と6つの外部端子(以下、それぞれ第1外部端子83a〜第6外部端子83fという)とで構成されている。   As shown in FIG. 36A, the variable capacitance element 1 according to the present embodiment includes a variable capacitance element main body 82 formed of a rectangular parallelepiped member having an xy plane that is square and six external terminals (hereinafter, first external terminals 83a respectively). To sixth external terminal 83f).

第1外部端子83aは、可変容量素子本体82のyz面で構成される一方の側面に形成され、第6外部端子83fは、可変容量素子本体82のyz面で構成される他方の側面に形成されている。第2外部端子83b及び第4外部端子83dは、可変容量素子本体82のxz面で構成される一方の側面に互いに離間して形成され、第3外部端子83c及び第5外部端子83eは、可変容量素子本体82のxz面で構成される他方の側面に互いに離間して形成されている。そして、xy面でみたとき、第2外部端子83bと第3外部端子83cが対角上に位置し、第4外部端子83dと第5外部端子83eが対角上に位置するように配置されている。
また、第1外部端子83a〜第6外部端子83fは、それぞれz方向において可変容量素子本体82の側面を被覆すると共に、可変容量素子本体82の上面及び下面に張り出すように形成されている。
The first external terminal 83a is formed on one side surface constituted by the yz surface of the variable capacitance element main body 82, and the sixth external terminal 83f is formed on the other side surface constituted by the yz surface of the variable capacitance element main body 82. Has been. The second external terminal 83b and the fourth external terminal 83d are formed to be separated from each other on one side formed by the xz plane of the variable capacitance element body 82, and the third external terminal 83c and the fifth external terminal 83e are variable. The capacitor element main body 82 is formed on the other side surface constituted by the xz plane so as to be separated from each other. When viewed in the xy plane, the second external terminal 83b and the third external terminal 83c are positioned diagonally, and the fourth external terminal 83d and the fifth external terminal 83e are positioned diagonally. Yes.
The first external terminal 83a to the sixth external terminal 83f are formed so as to cover the side surface of the variable capacitance element main body 82 in the z direction and to protrude from the upper surface and the lower surface of the variable capacitance element main body 82, respectively.

可変容量素子本体82は、図36Bに示すように、誘電体層85と、誘電体層85を介して積層された6つの内部電極88〜93とで構成されている。以下の説明では、便宜上、6つの内部電極を、それぞれ第1内部電極88〜第6内部電極93として説明する。本実施形態例の可変容量素子本体82は、第1内部電極88〜第6内部電極93が下面から上面にかけてこの順に積層された構成とされている。そして、第1内部電極88の下層に下部誘電体層86が積層され、第6内部電極93の上層に上部誘電体層87が積層された構成とされている。   As shown in FIG. 36B, the variable capacitance element main body 82 includes a dielectric layer 85 and six internal electrodes 88 to 93 stacked via the dielectric layer 85. In the following description, for the sake of convenience, the six internal electrodes will be described as the first internal electrode 88 to the sixth internal electrode 93, respectively. The variable capacitor element body 82 of the present embodiment is configured such that the first internal electrode 88 to the sixth internal electrode 93 are laminated in this order from the lower surface to the upper surface. The lower dielectric layer 86 is laminated below the first internal electrode 88, and the upper dielectric layer 87 is laminated above the sixth internal electrode 93.

図37は、可変容量素子本体82を長辺方向の一方の側面から見たときの分解図である。また、図38Aは第1内部電極88を上面から見たときの平面構成図であり、図38Bは、第1内部電極88を一方の側面から見たときの構成図である。また、図39Aは第2内部電極89を上面から見たときの平面構成図であり、図39Bは第2内部電極89を一方の側面から見たときの構成図である。また、図40Aは、第4内部電極91を上面から見たときの平面構成図であり、図40Bは第4内部電極91を一方の側面から見たときの構成図である。図37〜図40では、誘電体層85及び各内部電極の中心(重心)を通る線を破線で示している。   FIG. 37 is an exploded view of the variable capacitor element body 82 when viewed from one side surface in the long side direction. FIG. 38A is a plan configuration diagram when the first internal electrode 88 is viewed from above, and FIG. 38B is a configuration diagram when the first internal electrode 88 is viewed from one side surface. FIG. 39A is a plan configuration diagram when the second internal electrode 89 is viewed from above, and FIG. 39B is a configuration diagram when the second internal electrode 89 is viewed from one side surface. 40A is a plan configuration diagram when the fourth internal electrode 91 is viewed from the top surface, and FIG. 40B is a configuration diagram when the fourth internal electrode 91 is viewed from one side surface. In FIGS. 37 to 40, a line passing through the dielectric layer 85 and the center (center of gravity) of each internal electrode is indicated by a broken line.

図37に示すように、可変容量素子本体2は、一方の面に内部電極が形成されたシート状の誘電体層85が積層された構造とされている。このシート状に形成された各誘電体層85は、平面形状が正方形とされ、可変容量素子本体82では、内部電極が形成された側が上面を向くように、各誘電体層85が積層されている。   As shown in FIG. 37, the variable capacitance element body 2 has a structure in which a sheet-like dielectric layer 85 having an internal electrode formed on one surface is laminated. Each dielectric layer 85 formed in a sheet shape has a square planar shape. In the variable capacitor element body 82, each dielectric layer 85 is laminated so that the side on which the internal electrode is formed faces the upper surface. Yes.

また、本実施形態例では、第1内部電極88の下層、及び第6内部電極93の上層には、電極が形成されていない誘電体層85が複数層ずつ設けられており、この誘電体層85が下部誘電体層86と上部誘電体層87を構成している。この複数層の誘電体層85で構成された下部誘電体層86及び上部誘電体層87により、可変容量素子本体82の上面及び下面に電極が露出することを防ぐことができる。   In the present embodiment, a plurality of dielectric layers 85 on which no electrodes are formed are provided on the lower layer of the first internal electrode 88 and the upper layer of the sixth internal electrode 93. This dielectric layer 85 constitutes a lower dielectric layer 86 and an upper dielectric layer 87. The lower dielectric layer 86 and the upper dielectric layer 87 constituted by the plurality of dielectric layers 85 can prevent the electrodes from being exposed on the upper surface and the lower surface of the variable capacitance element body 82.

本実施形態例では、印加電圧に応じて容量が変化する可変容量素子1を構成するため、誘電体層85は強誘電体材料で構成されている。本実施形態例においても、第1の実施形態と同様の強誘電体材料を用いることができる。   In this embodiment, the dielectric layer 85 is made of a ferroelectric material in order to constitute the variable capacitance element 1 whose capacitance changes according to the applied voltage. Also in this embodiment, the same ferroelectric material as that in the first embodiment can be used.

第1内部電極88は、図38A及び図38Bに示すように、電極本体94と接続電極95とで構成されている。電極本体94は平面形状が正方形状とされ、シート状に形成された誘電体層85の面積、すなわち、可変容量素子本体82のxy面の面積よりも小さく、可変容量素子本体82の側面に露出しないように形成されている。また、電極本体94は、その重心が、誘電体層85の中心に一致するように形成されている。   As shown in FIGS. 38A and 38B, the first internal electrode 88 includes an electrode body 94 and a connection electrode 95. The electrode body 94 has a square shape in plan view, and is smaller than the area of the dielectric layer 85 formed in a sheet shape, that is, the area of the xy plane of the variable capacitor element body 82 and is exposed on the side surface of the variable capacitor element body 82. It is formed so as not to. The electrode body 94 is formed such that the center of gravity thereof coincides with the center of the dielectric layer 85.

接続電極95は、電極本体94のy方向に延びる一方の辺に接続するように形成されると共に、可変容量素子本体82の側面に露出するように形成されている。この接続電極95のx方向の幅は、電極本体94のx方向の幅と同じ幅に形成されている。可変容量素子本体82の側面に露出した接続電極95の端部は、第1外部端子83aに電気的に接続されている。   The connection electrode 95 is formed so as to be connected to one side extending in the y direction of the electrode body 94 and is exposed to the side surface of the variable capacitance element body 82. The width of the connection electrode 95 in the x direction is the same as the width of the electrode body 94 in the x direction. The end portion of the connection electrode 95 exposed on the side surface of the variable capacitance element body 82 is electrically connected to the first external terminal 83a.

第2内部電極89は、図39A及び図39Bに示すように、電極本体96と、接続電極97とで構成されている。電極本体96は第1内部電極88を構成する電極本体94と同じ大きさで、かつ同一形状とされ、その中心が誘電体層85の中心に一致するように形成されている。   As shown in FIGS. 39A and 39B, the second internal electrode 89 includes an electrode body 96 and a connection electrode 97. The electrode main body 96 has the same size and the same shape as the electrode main body 94 constituting the first internal electrode 88 and is formed so that the center thereof coincides with the center of the dielectric layer 85.

接続電極97は、電極本体96のx方向に延びる辺に接続するように形成されると共に、可変容量素子本体82の側面に露出するように形成されている。また、接続電極97のy方向の幅は電極本体96のy方向の幅よりも十分に小さく形成され、電極本体96のy方向の辺の一方の側の端部に接続して形成されている。可変容量素子本体82の側面に露出した接続電極97の端部は、第2外部端子83bに電気的に接続されている。   The connection electrode 97 is formed so as to be connected to the side extending in the x direction of the electrode main body 96 and is formed so as to be exposed on the side surface of the variable capacitance element main body 82. Further, the width of the connection electrode 97 in the y direction is sufficiently smaller than the width of the electrode body 96 in the y direction, and is formed so as to be connected to one end of the side of the electrode body 96 in the y direction. . The end portion of the connection electrode 97 exposed on the side surface of the variable capacitance element body 82 is electrically connected to the second external terminal 83b.

第4内部電極91は、図40A及び図40Bに示すように、電極本体98と、接続電極99とで構成されている。電極本体98は第1内部電極88を構成する電極本体94と同じ大きさで、かつ同一形状とされ、その重心が誘電体層85の中心に一致するように形成されている。   As shown in FIGS. 40A and 40B, the fourth internal electrode 91 includes an electrode body 98 and a connection electrode 99. The electrode main body 98 has the same size and the same shape as the electrode main body 94 constituting the first internal electrode 88, and is formed so that its center of gravity coincides with the center of the dielectric layer 85.

接続電極99は、電極本体98のy方向に延びる辺に接続するように形成されると共に、可変容量素子本体82の側面に露出するように形成されている。また、接続電極99のy方向の幅は電極本体98のy方向の幅よりも十分に小さく形成され、xy面でみたときに、第2内部電極89の接続電極97と離間して配置されるよう、電極本体98のy方向の辺の他方の側の端部に接続して形成されている。可変容量素子本体82の側面に露出した接続電極99の端部は、第4外部端子83dに電気的に接続されている。   The connection electrode 99 is formed so as to be connected to the side extending in the y direction of the electrode body 98 and is formed so as to be exposed on the side surface of the variable capacitance element body 82. In addition, the width of the connection electrode 99 in the y direction is sufficiently smaller than the width of the electrode body 98 in the y direction, and is spaced apart from the connection electrode 97 of the second internal electrode 89 when viewed in the xy plane. The electrode body 98 is formed so as to be connected to the other end of the side in the y direction. The end portion of the connection electrode 99 exposed on the side surface of the variable capacitance element body 82 is electrically connected to the fourth external terminal 83d.

第3内部電極90は、図39Aに示す第2内部電極89を、電極面に垂直な軸を中心として180度回転させた構成とされ、第2内部電極89と同様の電極本体96及び接続電極97で構成されている。したがって、第3内部電極90の接続電極97は、xy面でみたときに、第2内部電極89の接続電極97と対角の位置に形成される。そして、可変容量素子本体82の側面に露出した第3内部電極90の接続電極97は、第3外部端子83cに電気的に接続される。   The third internal electrode 90 has a configuration in which the second internal electrode 89 shown in FIG. 39A is rotated by 180 degrees about an axis perpendicular to the electrode surface. 97. Accordingly, the connection electrode 97 of the third internal electrode 90 is formed at a position diagonal to the connection electrode 97 of the second internal electrode 89 when viewed in the xy plane. The connection electrode 97 of the third internal electrode 90 exposed on the side surface of the variable capacitance element body 82 is electrically connected to the third external terminal 83c.

第5内部電極92は、図40Aに示す第4内部電極91を、電極面に垂直な軸を中心として180度回転させた構成とされ、第4内部電極91と同様の電極本体98及び接続電極99で構成されている。したがって、第5内部電極92の接続電極99は、xy面でみたときに、第4内部電極91の接続電極99と対角の位置に形成される。そして、可変容量素子本体82の側面に露出した第5内部電極92の接続電極99は、第5外部端子83eに電気的に接続される。   The fifth internal electrode 92 has a configuration in which the fourth internal electrode 91 shown in FIG. 40A is rotated 180 degrees around an axis perpendicular to the electrode surface, and the same electrode body 98 and connection electrode as the fourth internal electrode 91 99. Therefore, the connection electrode 99 of the fifth internal electrode 92 is formed at a position diagonal to the connection electrode 99 of the fourth internal electrode 91 when viewed in the xy plane. The connection electrode 99 of the fifth internal electrode 92 exposed on the side surface of the variable capacitance element body 82 is electrically connected to the fifth external terminal 83e.

第6内部電極93は、図38Aに示す第1内部電極88を、電極面に垂直な軸を中心として180度回転させた構成とされ、第1内部電極88と同様の電極本体94及び接続電極95で構成されている。したがって、第6内部電極93の接続電極95は、xy面でみたときに、第1内部電極88の接続電極95と対向する位置に形成される。そして、可変容量素子本体82の側面に露出した第6内部電極93の接続電極95は、第6外部端子83fに電気的に接続される。
本実施形態例の第1内部電極88〜第6内部電極93は、第1の実施形態と同様の材料を用いて形成することができる。
The sixth internal electrode 93 has a configuration in which the first internal electrode 88 shown in FIG. 38A is rotated 180 degrees about an axis perpendicular to the electrode surface, and the same electrode body 94 and connection electrode as the first internal electrode 88 are formed. 95. Therefore, the connection electrode 95 of the sixth internal electrode 93 is formed at a position facing the connection electrode 95 of the first internal electrode 88 when viewed in the xy plane. The connection electrode 95 of the sixth internal electrode 93 exposed on the side surface of the variable capacitance element body 82 is electrically connected to the sixth external terminal 83f.
The first internal electrode 88 to the sixth internal electrode 93 of the present embodiment example can be formed using the same material as in the first embodiment.

本実施形態例の可変容量素子81も、第1の実施形態と同様の製造工程で形成することができる。すなわち、各内部電極が形成された誘電体シートを、電極形成面が上面となるように積層して焼成処理することにより可変容量素子本体82を形成し、側面の所望の位置に外部端子を形成することで本実施形態例の可変容量素子81が作製される。そして、本実施形態例の可変容量素子81では、第1内部電極88と第6内部電極93、第2内部電極89と第3内部電極90、第4内部電極91と第5内部電極92とがそれぞれ同じ形状とされるため、それらは同一のマスクで形成することができる。   The variable capacitance element 81 of the present embodiment example can also be formed by the same manufacturing process as in the first embodiment. That is, the variable capacitance element body 82 is formed by laminating and firing the dielectric sheets on which the internal electrodes are formed so that the electrode formation surface is the upper surface, and forming the external terminals at desired positions on the side surfaces. Thus, the variable capacitance element 81 of the present embodiment example is manufactured. In the variable capacitance element 81 of this embodiment, the first internal electrode 88 and the sixth internal electrode 93, the second internal electrode 89 and the third internal electrode 90, the fourth internal electrode 91 and the fifth internal electrode 92 are provided. Since they have the same shape, they can be formed with the same mask.

次に、本実施形態例の可変容量素子81を用いた電圧制御回路の一例を説明する。図41にその電圧制御回路の回路構成を示す。図41に示す電圧制御回路200は、例えば、交流電源201と整流回路等の回路との間に設けられ、交流電源201から整流回路等の回路に入力される交流電圧(入力信号)を所定の電圧値に調整する。なお、図41中の第1外部端子83a〜第6外部端子83fは、図36中の第1外部端子83a〜第6外部端子83fに対応する。   Next, an example of a voltage control circuit using the variable capacitance element 81 of the present embodiment will be described. FIG. 41 shows a circuit configuration of the voltage control circuit. A voltage control circuit 200 shown in FIG. 41 is provided, for example, between an AC power supply 201 and a circuit such as a rectifier circuit, and receives an AC voltage (input signal) input from the AC power supply 201 to a circuit such as a rectifier circuit. Adjust to voltage value. Note that the first external terminal 83a to the sixth external terminal 83f in FIG. 41 correspond to the first external terminal 83a to the sixth external terminal 83f in FIG.

本実施形態例では、積層された第1内部電極88〜第6内部電極93は、それぞれ異なる外部端子(第1外部端子83a〜第6外部端子83f)に接続される。したがって、第1内部電極88と第2内部電極89間で第1コンデンサC1が形成される。また、第2内部電極89と第3内部電極90間で第2コンデンサC2が形成される。また、第3内部電極90と第4内部電極91間で第3コンデンサC3が形成される。また、第4内部電極91と第5内部電極92間で第4コンデンサC4が形成される。また、第5内部電極92と第6内部電極93間で第5コンデンサC5が形成される。そして、本実施形態例の可変容量素子81は、第1コンデンサC1〜第5コンデンサC5がこの順に直列接続した回路となる。   In the present embodiment example, the stacked first internal electrode 88 to sixth internal electrode 93 are connected to different external terminals (first external terminal 83a to sixth external terminal 83f), respectively. Therefore, the first capacitor C <b> 1 is formed between the first internal electrode 88 and the second internal electrode 89. A second capacitor C <b> 2 is formed between the second internal electrode 89 and the third internal electrode 90. A third capacitor C3 is formed between the third internal electrode 90 and the fourth internal electrode 91. A fourth capacitor C4 is formed between the fourth internal electrode 91 and the fifth internal electrode 92. A fifth capacitor C <b> 5 is formed between the fifth internal electrode 92 and the sixth internal electrode 93. The variable capacitance element 81 of the present embodiment is a circuit in which the first capacitor C1 to the fifth capacitor C5 are connected in series in this order.

本実施形態例では、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4を可変容量コンデンサとして用い、第1コンデンサC1及び第5コンデンサC5を、DC除去用コンデンサとして用いる。それゆえ、可変容量素子81の第1外部端子83aは交流電源201の一方の出力端子に接続され、第6外部端子83fは交流電源201の他方の出力端子に接続される。すなわち、第1コンデンサC1〜第5コンデンサC5からなる直列回路は、交流電源201に対して並列に接続される。なお、図41には示さないが、交流電源201からの信号が入力される整流回路等の回路は、可変容量素子81の第1外部端子83a及び第6外部端子83f間に並列接続される。   In this embodiment, the second capacitor C2, the third capacitor C3, and the fourth capacitor C4 are used as variable capacitors, and the first capacitor C1 and the fifth capacitor C5 are used as DC removal capacitors. Therefore, the first external terminal 83 a of the variable capacitance element 81 is connected to one output terminal of the AC power supply 201, and the sixth external terminal 83 f is connected to the other output terminal of the AC power supply 201. That is, a series circuit including the first capacitor C1 to the fifth capacitor C5 is connected in parallel to the AC power supply 201. Although not shown in FIG. 41, a circuit such as a rectifier circuit to which a signal from the AC power supply 201 is input is connected in parallel between the first external terminal 83a and the sixth external terminal 83f of the variable capacitance element 81.

また、第2外部端子83b、第4外部端子83dをそれぞれDC除去用抵抗203,205を介して制御電源202の負極端子に接続する。さらに、第3外部端子83c及び第5外部端子83eを、それぞれDC除去用抵抗204,206を介して制御電源202の正極端子に接続する。すなわち、本実施形態例の可変容量素子81では、制御電源202は、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4に対してそれぞれ並列に接続される。そして、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4のそれぞれの容量は、制御電源202から入力される直流信号(制御信号)により調整される。   Further, the second external terminal 83b and the fourth external terminal 83d are connected to the negative terminal of the control power source 202 via the DC removal resistors 203 and 205, respectively. Further, the third external terminal 83c and the fifth external terminal 83e are connected to the positive terminal of the control power source 202 via the DC removal resistors 204 and 206, respectively. That is, in the variable capacitance element 81 of the present embodiment example, the control power source 202 is connected in parallel to the second capacitor C2, the third capacitor C3, and the fourth capacitor C4. The capacities of the second capacitor C2, the third capacitor C3, and the fourth capacitor C4 are adjusted by a DC signal (control signal) input from the control power source 202.

なお、DC除去用コンデンサとして用いる第1コンデンサC1及び第5コンデンサC5並びに、3つのDC除去用抵抗は、制御電源202から流れる直流バイアス電流と、交流電源201からの交流電流との干渉による影響を抑制するために設けられる。なお、本実施形態例では、DC除去用抵抗の代わりに、DC除去用のインダクタンス(コイル)を用いても良い。   The first capacitor C1 and the fifth capacitor C5 used as the DC removal capacitor and the three DC removal resistors are affected by interference between the DC bias current flowing from the control power source 202 and the AC current from the AC power source 201. Provided to suppress. In the present embodiment, an inductance (coil) for removing DC may be used instead of the resistor for removing DC.

本実施形態例では、各コンデンサを構成する内部電極の形状や、その内部電極に対する誘電体層の形状がそれぞれ対称性の高い形状とされている。したがって、可変容量素子81の容量可変率の向上や、静電容量の向上など、電気的特性の向上が図られる。   In the present embodiment, the shape of the internal electrode constituting each capacitor and the shape of the dielectric layer with respect to the internal electrode are highly symmetric. Therefore, the electrical characteristics can be improved, such as improvement of the capacitance variable rate of the variable capacitance element 81 and improvement of the capacitance.

[変形例7−1]
次に、変形例7−1に係る可変容量素子について説明する。変形例7−1の可変容量素子では、その外観構成、断面構成、及び回路構成は、第7の実施形態出示した図36A、図36B、及び図41と同様であるから、図示を省略し、重複説明を省略する。
[Modification 7-1]
Next, the variable capacitance element according to Modification 7-1 will be described. In the variable capacitance element of the modified example 7-1, the external configuration, the cross-sectional configuration, and the circuit configuration are the same as those in FIGS. 36A, 36B, and 41 shown in the seventh embodiment. Duplicate explanation is omitted.

図42は、変形例7−1に係る可変容量素子の可変容量素子本体110を長辺方向の一方の側面から見たときの分解図である。変形例7−1は、第4内部電極91及び第5内部電極92を、第2内部電極89及び第3内部電極90を製造するときに用いるマスクを用いて形成する例である。図42において、図37に対応する部分には同一符号を付し、重複説明を省略する。   FIG. 42 is an exploded view of the variable capacitance element body 110 of the variable capacitance element according to Modification 7-1 when viewed from one side surface in the long side direction. The modified example 7-1 is an example in which the fourth internal electrode 91 and the fifth internal electrode 92 are formed using a mask used when the second internal electrode 89 and the third internal electrode 90 are manufactured. In FIG. 42, parts corresponding to those in FIG.

変形例7−1では、第4内部電極91は、図39Aに示した第2内部電極89を電極本体96の重心を通り、電極本体96の平面に水平なx方向の軸を中心として180度回転させた構成とされている。ずなわち、図39Aに示した第2内部電極89をx方向の軸を中心に裏返した構成とされている。したがって、第4内部電極91の接続電極97は、xy面でみたときに、第2内部電極89の接続電極97と離間して配置される。そして、第7の実施形態と同様、第4内部電極91の接続電極97には第4外部端子83dが接続される。   In Modification 7-1, the fourth internal electrode 91 is 180 degrees around the axis in the x direction that passes through the center of gravity of the electrode main body 96 and passes through the second internal electrode 89 shown in FIG. The configuration is rotated. In other words, the second internal electrode 89 shown in FIG. 39A is turned upside down around the x-direction axis. Therefore, the connection electrode 97 of the fourth internal electrode 91 is disposed apart from the connection electrode 97 of the second internal electrode 89 when viewed in the xy plane. As in the seventh embodiment, the fourth external terminal 83 d is connected to the connection electrode 97 of the fourth internal electrode 91.

第5内部電極92は、図39Aに示した第2内部電極89を電極本体96の重心を通るy方向の軸を中心として180度回転させ、かつ、電極本体96の重心を通るx方向のっ軸を中心として180度回転させた構成とされている。すなわち、変形例7−1の第5内部電極92は、第7の実施形態における第3内部電極90をy方向の軸を中心に裏返した構成とされている。そして、第7の実施形態と同様、第5内部電極92の接続電極97には、第5外部端子83eが接続される。   The fifth internal electrode 92 rotates the second internal electrode 89 shown in FIG. 39A by 180 degrees about the y-direction axis passing through the center of gravity of the electrode body 96, and in the x direction passing through the center of gravity of the electrode body 96. It is the structure rotated 180 degree | times centering on the axis | shaft. That is, the fifth internal electrode 92 of Modification 7-1 has a configuration in which the third internal electrode 90 in the seventh embodiment is turned over around the axis in the y direction. As in the seventh embodiment, the fifth external terminal 83e is connected to the connection electrode 97 of the fifth internal electrode 92.

変形例7−1では、第2内部電極89〜第4内部電極91を同一のマスクで形成し、各内部電極が形成されたシート状の誘電体層を、回転、及び/又は裏返しながら積層することで、図36と同様の可変容量素子81を形成することができる。具体的には、図42に示すように、第1内部電極88〜第3内部電極90は、その電極面が上面を向くように積層し、第4内部電極91〜第6内部電極93は、その電極面が下面を向くように積層する。また、第3内部電極90が形成された誘電体層85と第4内部電極91が形成された誘電体層85との間には、電極が形成されていない誘電体層85を挟むことで、第3内部電極90と第4内部電極91との間に誘電体層85を形成する。   In Modification 7-1, the second internal electrode 89 to the fourth internal electrode 91 are formed with the same mask, and the sheet-like dielectric layer on which each internal electrode is formed is stacked while being rotated and / or turned over. Thus, the variable capacitance element 81 similar to that in FIG. 36 can be formed. Specifically, as shown in FIG. 42, the first internal electrode 88 to the third internal electrode 90 are laminated so that the electrode surfaces face the upper surface, and the fourth internal electrode 91 to the sixth internal electrode 93 are Lamination is performed so that the electrode surface faces the lower surface. Further, by sandwiching the dielectric layer 85 in which no electrode is formed between the dielectric layer 85 in which the third internal electrode 90 is formed and the dielectric layer 85 in which the fourth internal electrode 91 is formed, A dielectric layer 85 is formed between the third internal electrode 90 and the fourth internal electrode 91.

このように、同一マスクで形成した第2内部電極89〜第4内部電極91を回転、及び/又は裏返しながら積層させることで、それぞれの接続電極97が可変容量素子本体の側面の異なる位置に露出するように構成することができる。そして、これらの接続電極97にそれぞれの外部端子を接続することで、それぞれの内部電極に異なる電位を供給することができ、第7の実施形態と同様に、内部電極の積層方向に直列接続されたコンデンサを構成することができる。   In this way, by stacking the second internal electrode 89 to the fourth internal electrode 91 formed with the same mask while rotating and / or turning them over, the respective connection electrodes 97 are exposed at different positions on the side surface of the variable capacitor element body. Can be configured to. Then, by connecting the respective external terminals to these connection electrodes 97, different potentials can be supplied to the respective internal electrodes, and they are connected in series in the stacking direction of the internal electrodes as in the seventh embodiment. Capacitors can be configured.

このように、変形例7−1では、第2内部電極89〜第5内部電極92を同一のマスクで形成することができるため、コストの低減が図られる。その他、第7の実施形態と同様の効果を得る。   As described above, in the modified example 7-1, the second internal electrode 89 to the fifth internal electrode 92 can be formed using the same mask, so that the cost can be reduced. In addition, the same effects as those of the seventh embodiment are obtained.

[変形例7−2]
次に、変形例7−2に係る可変容量素子について説明する。変形例7−2の可変容量素子は、その外観構成、断面構成、及び回路構成は、第7の実施形態出示した図36A、図36B、及び図41と同様であるから、図示を省略し、重複説明を省略する。
[Modification 7-2]
Next, a variable capacitance element according to Modification 7-2 will be described. Since the external configuration, the cross-sectional configuration, and the circuit configuration of the variable capacitance element of Modification 7-2 are the same as those in FIGS. 36A, 36B, and 41 shown in the seventh embodiment, the illustration is omitted. Duplicate explanation is omitted.

図43は、変形例7−2に係る可変容量素子の可変容量素子本体111を長辺方向の一方の側面から見たときの分解図である。変形例7−2では、第1内部電極88の下層及び第6内部電極93の上層に応力制御部100,101を設ける例である。図43において、図37に対応する部分には同一符号を付し、重複説明を省略する。   FIG. 43 is an exploded view of the variable capacitance element body 111 of the variable capacitance element according to Modification 7-2 when viewed from one side surface in the long side direction. In the modified example 7-2, the stress control units 100 and 101 are provided in the lower layer of the first internal electrode 88 and the upper layer of the sixth internal electrode 93. In FIG. 43, parts corresponding to those in FIG.

図43に示すように、変形例7−2では、第1内部電極88の下層に、第1応力制御部100が形成され、第6内部電極93の上層に第2応力制御部101が形成されている。
第1応力制御部100は、誘電体層85を介して複数積層された第1内部電極88で構成され、第1応力制御部100を構成する第1内部電極88は、第1コンデンサC1を構成する第1内部電極88と同様、第1外部端子83aに接続されている。したがって、第1コンデンサC1を構成する第1内部電極88と第1応力制御部100を構成する第1内部電極88とは同電位とされるため、この電極間にコンデンサは形成されない。さらに、第1応力制御部100に形成される複数の第1内部電極88も同電位とされるため、第1応力制御部100ではコンデンサが形成されない。
As shown in FIG. 43, in Modification 7-2, the first stress control unit 100 is formed in the lower layer of the first internal electrode 88, and the second stress control unit 101 is formed in the upper layer of the sixth internal electrode 93. ing.
The first stress control unit 100 includes a plurality of first internal electrodes 88 stacked via a dielectric layer 85, and the first internal electrode 88 that configures the first stress control unit 100 configures a first capacitor C1. Similarly to the first internal electrode 88, the first external terminal 83a is connected. Accordingly, since the first internal electrode 88 constituting the first capacitor C1 and the first internal electrode 88 constituting the first stress control unit 100 are set to the same potential, no capacitor is formed between the electrodes. Furthermore, since the plurality of first internal electrodes 88 formed in the first stress control unit 100 are also at the same potential, no capacitor is formed in the first stress control unit 100.

第2応力制御部101は、誘電体層85を介して複数積層された第6内部電極93で構成されて、第2応力制御部101を構成する第6内部電極93は、第5コンデンサC5を構成する第6内部電極93と同様、第6外部端子83fに接続されている。したがって、第5コンデンサC5を構成する第6内部電極93と、第2応力制御部101を構成する第6内部電極93とは同電位とされるため、この電極間にコンデンサは形成されない。さらに、第2応力制御部101に形成される複数の第6内部電極93も同電位とされるため、第2応力制御部101ではコンデンサが形成されない。   The second stress control unit 101 includes a plurality of sixth internal electrodes 93 stacked via a dielectric layer 85, and the sixth internal electrode 93 included in the second stress control unit 101 includes a fifth capacitor C5. The sixth internal electrode 93 is connected to the sixth external terminal 83f in the same manner as the sixth internal electrode 93. Therefore, since the sixth internal electrode 93 constituting the fifth capacitor C5 and the sixth internal electrode 93 constituting the second stress control unit 101 are set to the same potential, no capacitor is formed between the electrodes. Furthermore, since the plurality of sixth internal electrodes 93 formed in the second stress control unit 101 are also at the same potential, no capacitor is formed in the second stress control unit 101.

変形例7−2の可変容量素子では、第1応力制御部100及び第2応力制御部101においても、電極材料と誘電体材料の焼成時の収縮率の違いにより、残留応力が発生している。したがって、第1応力制御部100及び第2応力制御部101により、残留応力が増えるため、応力制御部を形成しない場合に比較して、容量値の増加、及び容量可変率の増加を図ることができる。
その他、第7の実施形態と同様の効果を得ることができる。
In the variable capacitance element of the modified example 7-2, the residual stress is also generated in the first stress control unit 100 and the second stress control unit 101 due to the difference in shrinkage rate when the electrode material and the dielectric material are fired. . Therefore, since the residual stress increases by the first stress control unit 100 and the second stress control unit 101, it is possible to increase the capacitance value and increase the capacity variable rate compared to the case where the stress control unit is not formed. it can.
In addition, the same effects as those of the seventh embodiment can be obtained.

〈8.第8の実施形態〉
図44Aは、本開示の第8の実施形態に係る可変容量素子121の概略斜視図であり、図44Bは、可変容量素子121の断面構成図である。図44A及び図44Bにおいて、図36A及び図36Bに対応する部分には同一符号を付し重複説明を省略する。
<8. Eighth Embodiment>
44A is a schematic perspective view of a variable capacitance element 121 according to the eighth embodiment of the present disclosure, and FIG. 44B is a cross-sectional configuration diagram of the variable capacitance element 121. 44A and 44B, parts corresponding to those in FIGS. 36A and 36B are denoted by the same reference numerals, and redundant description is omitted.

図44Aに示すように、本実施形態例の可変容量素子121は、xy面が正方形とされた直方体部材で構成された可変容量素子本体122と10個の外部端子(以下、それぞれ第1外部端子129a〜第10外部端子129jという)とで構成されている。   As shown in FIG. 44A, the variable capacitance element 121 of this embodiment includes a variable capacitance element main body 122 composed of a rectangular parallelepiped member whose xy plane is a square and 10 external terminals (hereinafter referred to as first external terminals respectively). 129a to 10th external terminal 129j).

第1外部端子129a〜第10外部端子129jは、可変容量素子本体122の4つの側面に互いに離間して配置されている。また、第1外部端子129aと第8外部端子129h、第2外部端子129bと第3外部端子129c、第9外部端子129iと第10外部端子129jは、それぞれ、xy面で見たときに対向する位置に配置されている。また、第4外部端子129dと第7外部端子129g、第5外部端子129eと第6外部端子fは、それぞれ、xy面で見たときに対向する位置に配置されている。
そして、第1外部端子129a〜第10外部端子129jは、それぞれz方向において可変容量素子本体122の側面を被覆すると共に、可変容量素子本体122の上面及び下面に張り出すように形成されている。
The first external terminal 129 a to the tenth external terminal 129 j are arranged on the four side surfaces of the variable capacitance element body 122 so as to be separated from each other. The first external terminal 129a and the eighth external terminal 129h, the second external terminal 129b and the third external terminal 129c, and the ninth external terminal 129i and the tenth external terminal 129j face each other when viewed in the xy plane. Placed in position. The fourth external terminal 129d and the seventh external terminal 129g, and the fifth external terminal 129e and the sixth external terminal f are disposed at positions facing each other when viewed in the xy plane.
The first external terminal 129a to the tenth external terminal 129j are formed so as to cover the side surface of the variable capacitor element body 122 in the z direction and to protrude from the upper surface and the lower surface of the variable capacitor element body 122, respectively.

可変容量素子本体122は、図44Bに示すように、誘電体層85と、誘電体層85を介して積層された6つの内部電極123〜128とで構成されている。以下の説明では、便宜上、3つの内部電極を、それぞれ第1内部電極123〜第6内部電極128として説明する。本実施形態例の可変容量素子本体122は、第1内部電極123〜第6内部電極128が下面から上面にかけてこの順に積層された構成とされている。   As shown in FIG. 44B, the variable capacitance element main body 122 includes a dielectric layer 85 and six internal electrodes 123 to 128 stacked via the dielectric layer 85. In the following description, for convenience, the three internal electrodes will be described as the first internal electrode 123 to the sixth internal electrode 128, respectively. The variable capacitance element main body 122 of the present embodiment is configured such that the first internal electrode 123 to the sixth internal electrode 128 are laminated in this order from the lower surface to the upper surface.

図45は、可変容量素子本体122を長辺方向の一方の側面から見たときの分解図である。また、図46Aは第1内部電極123を上面から見たときの平面構成図であり、図46Bは、第1内部電極123を一方の側面から見たときの構成図である。また、図47Aは第2内部電極124を上面から見たときの平面構成図であり、図47Bは第2内部電極124を一方の側面から見たときの構成図である。また、図48Aは、第4内部電極126を上面から見たときの平面構成図であり、図48Bは第4内部電極126を一方の側面から見たときの構成図である。図45〜図48では、誘電体層85及び各内部電極の中心(重心)を通る線を破線で示している。   FIG. 45 is an exploded view of the variable capacitor element body 122 when viewed from one side surface in the long side direction. 46A is a plan configuration diagram when the first internal electrode 123 is viewed from the top surface, and FIG. 46B is a configuration diagram when the first internal electrode 123 is viewed from one side surface. 47A is a plan configuration diagram when the second internal electrode 124 is viewed from the top surface, and FIG. 47B is a configuration diagram when the second internal electrode 124 is viewed from one side surface. 48A is a plan configuration diagram when the fourth internal electrode 126 is viewed from above, and FIG. 48B is a configuration diagram when the fourth internal electrode 126 is viewed from one side surface. In FIGS. 45 to 48, a line passing through the dielectric layer 85 and the center (center of gravity) of each internal electrode is indicated by a broken line.

図45に示すように、可変容量素子本体122は、一方の面に内部電極が形成されたシート状の誘電体層85が積層された構造とされている。このシート状に形成された各誘電体層85は、平面形状が正方形とされ、可変容量素子本体122では、内部電極が形成された側が上面を向くように各誘電体層85が積層されている。   As shown in FIG. 45, the variable capacitance element body 122 has a structure in which a sheet-like dielectric layer 85 having an internal electrode formed on one surface is laminated. Each dielectric layer 85 formed in a sheet shape has a square shape in plan view, and in the variable capacitor element body 122, each dielectric layer 85 is laminated so that the side on which the internal electrode is formed faces the upper surface. .

第1内部電極123は、図46A及び図46Bに示すように、電極本体130と接続電極131とで構成されている。電極本体130は平面形状が円形状とされ、シート状に形成された誘電体層85の面積、すなわち、可変容量素子本体122のxy面の面積よりも小さく、可変容量素子本体122の側面に露出しないように形成されている。また、電極本体130は、その重心が、誘電体層85の中心に一致するように形成されている   As shown in FIGS. 46A and 46B, the first internal electrode 123 includes an electrode body 130 and a connection electrode 131. The electrode body 130 has a circular planar shape and is smaller than the area of the dielectric layer 85 formed in a sheet shape, that is, the area of the xy plane of the variable capacitor element body 122 and is exposed to the side surface of the variable capacitor element body 122. It is formed so as not to. The electrode body 130 is formed such that the center of gravity thereof coincides with the center of the dielectric layer 85.

接続電極131は、電極本体130に接続され、電極本体130の円周方向に等間隔に3つ形成されている。また、それぞれの接続電極131は、円形状に形成された電極本体130の直径よりも小さい幅を有する帯状に形成されている。すなわち、本実施形態例における第1内部電極123は、図32に示した第6の実施形態に係る内部電極67の構成と同様の構成とされている。   Three connection electrodes 131 are connected to the electrode main body 130 and are formed at equal intervals in the circumferential direction of the electrode main body 130. Each connection electrode 131 is formed in a strip shape having a width smaller than the diameter of the electrode body 130 formed in a circular shape. That is, the first internal electrode 123 in the present embodiment example has the same configuration as that of the internal electrode 67 according to the sixth embodiment shown in FIG.

第1内部電極123を構成する3つの接続電極131は、それぞれ、可変容量素子本体122の側面に露出され、それぞれ異なる第1外部端子129a〜第3外部端子129cに接続される。   The three connection electrodes 131 constituting the first internal electrode 123 are exposed on the side surfaces of the variable capacitance element body 122, and are connected to different first external terminals 129a to 129c, respectively.

第2内部電極124は、図47A及び図48Bに示すように、電極本体132と、接続電極133とで構成されている。電極本体132は第1内部電極123を構成する電極本体130と同じ大きさで、かつ同一形状とされ、その重心が誘電体層85の中心に一致するように形成されている。   As shown in FIGS. 47A and 48B, the second internal electrode 124 includes an electrode body 132 and a connection electrode 133. The electrode main body 132 has the same size and the same shape as the electrode main body 130 constituting the first internal electrode 123, and is formed so that the center of gravity coincides with the center of the dielectric layer 85.

接続電極133は、電極本体132に接続され、電極本体132の重心(中心)を通る直線上に配置されている。そして、接続電極133は、可変容量素子本体122のxz面で構成される側面の中心から外れた位置に露出するように形成されている。また、接続電極133は、円形状に形成された電極本体132の直径よりも小さい幅を有する帯状に形成されている。すなわち、本実施形態例における第2内部電極124は、図12に示した変形例2−2に係る内部電極20と同様の構成とされている。そして、第2内部電極124を構成する接続電極133は、可変容量素子本体122のxz面で構成される一方の側面に露出され、その端部が第4外部端子129dに電気的に接続されている。   The connection electrode 133 is connected to the electrode body 132 and arranged on a straight line passing through the center of gravity (center) of the electrode body 132. The connection electrode 133 is formed so as to be exposed at a position off the center of the side surface constituted by the xz plane of the variable capacitance element body 122. Further, the connection electrode 133 is formed in a strip shape having a width smaller than the diameter of the electrode body 132 formed in a circular shape. That is, the second internal electrode 124 in the present embodiment example has the same configuration as the internal electrode 20 according to the modified example 2-2 shown in FIG. The connection electrode 133 constituting the second internal electrode 124 is exposed on one side surface constituted by the xz plane of the variable capacitance element body 122, and the end thereof is electrically connected to the fourth external terminal 129d. Yes.

第4内部電極126は、図48A及び図48Bに示すように、電極本体134と、接続電極135とで構成されている。電極本体134は第1内部電極123を構成する電極本体130と同じ大きさで、かつ同一形状とされ、その重心が誘電体層85の中心に一致するように形成されている。   As shown in FIGS. 48A and 48B, the fourth internal electrode 126 includes an electrode body 134 and a connection electrode 135. The electrode main body 134 has the same size and the same shape as the electrode main body 130 constituting the first internal electrode 123, and is formed so that the center of gravity coincides with the center of the dielectric layer 85.

接続電極135は、電極本体134に接続され、電極本体134の重心(中心)を通る直線上に配置されている。そして、接続電極135は、可変容量素子本体122のxz面で構成される側面の中心から外れた位置に露出するように形成されている。また、接続電極135は、円形状に形成された電極本体134の直径よりも小さい幅を有する帯状に形成されている。すなわち、本実施形態例における第4内部電極126も、第2内部電極124と同様、図12に示した変形例2−2に係る内部電極20と同様の構成とされている。   The connection electrode 135 is connected to the electrode body 134 and is disposed on a straight line passing through the center of gravity (center) of the electrode body 134. The connection electrode 135 is formed so as to be exposed at a position off the center of the side surface constituted by the xz plane of the variable capacitance element body 122. The connection electrode 135 is formed in a strip shape having a width smaller than the diameter of the electrode body 134 formed in a circular shape. That is, the fourth internal electrode 126 in the present embodiment is configured similarly to the internal electrode 20 according to the modified example 2-2 shown in FIG.

また、本実施形態例では、第4内部電極126の接続電極135は、電極本体134の重心を通るy方向の軸に対して第2内部電極124の接続電極133と線対称となるように形成されている。そして、第4内部電極126を構成する接続電極135は、可変容量素子本体122のxz面で構成される一方の側面に露出され、その端部が第6外部端子129fに電気的に接続されている。   Further, in the present embodiment example, the connection electrode 135 of the fourth internal electrode 126 is formed so as to be symmetrical with the connection electrode 133 of the second internal electrode 124 with respect to the y-direction axis passing through the center of gravity of the electrode body 134. Has been. The connection electrode 135 constituting the fourth internal electrode 126 is exposed on one side surface constituted by the xz plane of the variable capacitance element body 122, and its end is electrically connected to the sixth external terminal 129f. Yes.

第3内部電極125は、図46Aに示す第2内部電極124を、電極本体132の重心を通るz方向の軸を中心として180度回転させた構成とされ、第2内部電極124と同様の電極本体132及び接続電極133で構成されている。したがって、第3内部電極125の接続電極133は、xy面でみたときに、第2内部電極124の接続電極133と対角の位置に形成される。そして、可変容量素子本体122の側面に露出した第3内部電極125の接続電極133は、第5外部端子129eに電気的に接続される。   The third internal electrode 125 is configured such that the second internal electrode 124 shown in FIG. 46A is rotated 180 degrees around the axis in the z direction passing through the center of gravity of the electrode body 132, and the same electrode as the second internal electrode 124 The main body 132 and the connection electrode 133 are included. Therefore, the connection electrode 133 of the third internal electrode 125 is formed at a position diagonal to the connection electrode 133 of the second internal electrode 124 when viewed in the xy plane. The connection electrode 133 of the third internal electrode 125 exposed on the side surface of the variable capacitance element body 122 is electrically connected to the fifth external terminal 129e.

第5内部電極127は、図47Aに示す第4内部電極126を、電極本体134の重心を通るz方向の軸を中心として180度回転させた構成とされ、第4内部電極126と同様の電極本体134及び接続電極135で構成されている。したがって、第5内部電極127の接続電極135は、xy面でみたときに、第4内部電極126の接続電極135と対角の位置に形成される。そして、可変容量素子本体122の側面に露出した第5内部電極127の接続電極135は、第7外部端子129gに電気的に接続される。   The fifth internal electrode 127 is configured such that the fourth internal electrode 126 shown in FIG. 47A is rotated 180 degrees around the axis in the z direction passing through the center of gravity of the electrode body 134, and the same electrode as the fourth internal electrode 126 A main body 134 and a connection electrode 135 are included. Therefore, the connection electrode 135 of the fifth internal electrode 127 is formed at a position diagonal to the connection electrode 135 of the fourth internal electrode 126 when viewed in the xy plane. The connection electrode 135 of the fifth internal electrode 127 exposed on the side surface of the variable capacitance element body 122 is electrically connected to the seventh external terminal 129g.

第6内部電極128は、図46Aに示す第1内部電極123を、電極本体130の重心を通るz方向の軸を中心として180度回転させた構成とされ、第1内部電極123と同様の電極本体130及び接続電極131で構成されている。したがって、第6内部電極128の3つの接続電極131は、xy面でみたときに、第1内部電極123の3つの接続電極131とそれぞれ対向する位置に形成される。そして、可変容量素子本体122の側面に露出した第6内部電極128の3つの接続電極131は、それぞれ、第8外部端子129h〜第10外部端子129jに電気的に接続される。
本実施形態例の第1内部電極123〜第6内部電極128は、第1の実施形態と同様の材料を用いて形成することができる。
The sixth internal electrode 128 is configured such that the first internal electrode 123 shown in FIG. 46A is rotated 180 degrees around the axis in the z direction passing through the center of gravity of the electrode body 130, and the same electrode as the first internal electrode 123 It consists of a main body 130 and connection electrodes 131. Accordingly, the three connection electrodes 131 of the sixth internal electrode 128 are formed at positions facing the three connection electrodes 131 of the first internal electrode 123 when viewed in the xy plane. The three connection electrodes 131 of the sixth internal electrode 128 exposed on the side surface of the variable capacitance element body 122 are electrically connected to the eighth external terminal 129h to the tenth external terminal 129j, respectively.
The first internal electrode 123 to the sixth internal electrode 128 of the present embodiment example can be formed using the same material as in the first embodiment.

本実施形態例の可変容量素子121も、第1の実施形態と同様の製造工程で形成することができる。すなわち、各内部電極が形成された誘電体シートを、電極形成面が上面となるように積層して焼成処理することにより可変容量素子本体を形成し、側面の所望の位置に外部端子を形成することで本実施形態例の可変容量素子が作製される。そして、本実施形態例の可変容量素子121では、第1内部電極123と第6内部電極128、第2内部電極124と第3内部電極125、第4内部電極126と第5内部電極127とがそれぞれ同じ形状とされるため、同一のマスクで形成することができる。   The variable capacitance element 121 of the present embodiment example can also be formed by the same manufacturing process as that of the first embodiment. That is, the variable capacitance element body is formed by laminating and firing the dielectric sheets on which the internal electrodes are formed so that the electrode formation surface is the upper surface, and the external terminals are formed at desired positions on the side surfaces. Thus, the variable capacitance element of the present embodiment example is manufactured. In the variable capacitor 121 according to this embodiment, the first internal electrode 123 and the sixth internal electrode 128, the second internal electrode 124 and the third internal electrode 125, and the fourth internal electrode 126 and the fifth internal electrode 127 are included. Since they have the same shape, they can be formed with the same mask.

図49は、本実施形態例の可変容量素子121の第1内部電極123〜第6内部電極128を上面から透過して見た場合の構成図である。図49に示すように、本実施形態例では、第1内部電極123〜第6内部電極128における全ての接続電極が、積層方向に重ならないように配置されている。このため、積層する接続電極間では容量が形成されない。   FIG. 49 is a configuration diagram when the first internal electrode 123 to the sixth internal electrode 128 of the variable capacitance element 121 of the present embodiment example are seen through from the upper surface. As shown in FIG. 49, in this embodiment, all the connection electrodes in the first internal electrode 123 to the sixth internal electrode 128 are arranged so as not to overlap in the stacking direction. For this reason, no capacitance is formed between the stacked connection electrodes.

次に、本実施形態例の可変容量素子121を用いた電圧制御回路の一例を説明する。図50にその電圧制御回路207の回路構成を示す。図50において、図41に対応する部分には同一符号を付し、重複説明を省略する。   Next, an example of a voltage control circuit using the variable capacitance element 121 of this embodiment will be described. FIG. 50 shows a circuit configuration of the voltage control circuit 207. In FIG. 50, parts corresponding to those in FIG.

本実施形態例では、積層された第1内部電極123〜第6内部電極128は、それぞれ異なる外部端子(第1外部端子129a〜第10外部端子129j)に接続される。したがって、第1内部電極123と第2内部電極124間で第1コンデンサC1が形成される。また、第2内部電極124と第3内部電極125間で第2コンデンサC2が形成される。また、第3内部電極125と第4内部電極126間で第3コンデンサC3が形成される。また、第4内部電極126と第5内部電極127間で第4コンデンサC4が形成される。また、第5内部電極127と第6内部電極128間で第5コンデンサC5が形成される。そして、本実施形態例の可変容量素子121は、第1コンデンサC1〜第5コンデンサC5がこの順に直列接続した回路となる。   In the present embodiment example, the stacked first internal electrode 123 to sixth internal electrode 128 are connected to different external terminals (first external terminal 129a to 10th external terminal 129j), respectively. Accordingly, the first capacitor C <b> 1 is formed between the first internal electrode 123 and the second internal electrode 124. In addition, a second capacitor C <b> 2 is formed between the second internal electrode 124 and the third internal electrode 125. A third capacitor C3 is formed between the third internal electrode 125 and the fourth internal electrode 126. A fourth capacitor C4 is formed between the fourth internal electrode 126 and the fifth internal electrode 127. A fifth capacitor C5 is formed between the fifth internal electrode 127 and the sixth internal electrode 128. The variable capacitance element 121 of the present embodiment is a circuit in which the first capacitor C1 to the fifth capacitor C5 are connected in series in this order.

本実施形態例では、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4を可変容量コンデンサとして用い、第1コンデンサC1及び第5コンデンサC5を、DC除去用コンデンサとして用いる。それゆえ、第1内部電極123に接続される第1外部端子129a〜第3外部端子129cは交流電源201の一方の出力端子に接続される。一方、第6内部電極128に接続される第8外部端子129h〜第10外部端子129jは交流電源201の他方の出力端子に接続される。   In this embodiment, the second capacitor C2, the third capacitor C3, and the fourth capacitor C4 are used as variable capacitors, and the first capacitor C1 and the fifth capacitor C5 are used as DC removal capacitors. Therefore, the first external terminal 129 a to the third external terminal 129 c connected to the first internal electrode 123 are connected to one output terminal of the AC power supply 201. On the other hand, the eighth external terminal 129h to the tenth external terminal 129j connected to the sixth internal electrode 128 are connected to the other output terminal of the AC power supply 201.

また、第4外部端子129d、第6外部端子129fをそれぞれDC除去用抵抗203,205を介して制御電源202の負極端子に接続する。さらに、第5外部端子129e及び第7外部端子129gを、それぞれDC除去用抵抗204,206を介して制御電源202の正極端子に接続する。すなわち、本実施形態例の可変容量素子121では、制御電源202は、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4に対してそれぞれ並列に接続される。そして、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4のそれぞれの容量は、制御電源202から入力される直流信号(制御信号)により調整される。   In addition, the fourth external terminal 129d and the sixth external terminal 129f are connected to the negative terminal of the control power source 202 via the DC removal resistors 203 and 205, respectively. Further, the fifth external terminal 129e and the seventh external terminal 129g are connected to the positive terminal of the control power source 202 via the DC removal resistors 204 and 206, respectively. That is, in the variable capacitance element 121 of the present embodiment example, the control power source 202 is connected in parallel to the second capacitor C2, the third capacitor C3, and the fourth capacitor C4. The capacities of the second capacitor C2, the third capacitor C3, and the fourth capacitor C4 are adjusted by a DC signal (control signal) input from the control power source 202.

本実施形態例では、第1内部電極123及び第6内部電極128にはそれぞれ3つの接続電極から交流電源の信号が入力される。したがって、交流電源から入力される信号に対する耐圧が向上する。
その他、第7の実施形態と同様の効果を得ることができる。また、本実施形態例の可変容量素子においても、第7の実施形態に係る変形例7−2と同様にして、応力制御部を設ける構成とすることができる。
In the present embodiment example, the first internal electrode 123 and the sixth internal electrode 128 are each supplied with an AC power signal from three connection electrodes. Therefore, the withstand voltage against the signal input from the AC power supply is improved.
In addition, the same effects as those of the seventh embodiment can be obtained. Also in the variable capacitance element of the present embodiment example, the stress control unit can be provided in the same manner as in the modification example 7-2 according to the seventh embodiment.

[変形例8−1]
次に、変形例8−1に係る可変容量素子について説明する。変形例8−1の可変容量素子では、その外観構成、断面構成、及び回路構成は、第8の実施形態で示した図44A、図44B、及び図50と同様であるから、図示を省略し、重複説明を省略する。
[Modification 8-1]
Next, a variable capacitor according to Modification 8-1 will be described. The variable capacitance element of Modification 8-1 has the same external configuration, cross-sectional configuration, and circuit configuration as those in FIGS. 44A, 44B, and 50 shown in the eighth embodiment, and is not shown. The duplicated explanation is omitted.

図51は、変形例8−1に係る可変容量素子の可変容量素子本体140を長辺方向の一方の側面から見たときの分解図である。変形例8−1は、第4内部電極126及び第5内部電極127を、第2内部電極124及び第3内部電極125を製造するときに用いるマスクを用いて形成する例である。図51において、図45に対応する部分には同一符号を付し、重複説明を省略する。   FIG. 51 is an exploded view of the variable capacitance element body 140 of the variable capacitance element according to Modification 8-1 when viewed from one side surface in the long side direction. Modification 8-1 is an example in which the fourth internal electrode 126 and the fifth internal electrode 127 are formed using a mask used when the second internal electrode 124 and the third internal electrode 125 are manufactured. In FIG. 51, parts corresponding to those in FIG.

変形例8−1では、第4内部電極126は、図47Aに示した第2内部電極124を電極本体132の重心を通るy方向の軸を中心として180度回転させた構成とされている。すなわち、第4内部電極126は、図47Aに示した第2内部電極124をy方向の軸を中心に裏返した構成とされている。したがって、第4内部電極126の接続電極133、xy面でみたときに、第2内部電極124の接続電極133と離間して配置される。そして、第8の実施形態と同様、第4内部電極126の接続電極133には第6外部端子129fが接続される。   In the modified example 8-1, the fourth internal electrode 126 is configured by rotating the second internal electrode 124 shown in FIG. 47A by 180 degrees about the axis in the y direction passing through the center of gravity of the electrode body 132. That is, the fourth internal electrode 126 has a configuration in which the second internal electrode 124 shown in FIG. 47A is turned upside down around the y-direction axis. Accordingly, the connection electrode 133 of the fourth internal electrode 126 is disposed apart from the connection electrode 133 of the second internal electrode 124 when viewed from the xy plane. As in the eighth embodiment, the sixth external terminal 129 f is connected to the connection electrode 133 of the fourth internal electrode 126.

第5内部電極127は、図47Aに示した第2内部電極124を電極本体132の重心を通るy方向の軸を中心として180度回転させ、かつ、電極本体132の重心を通るz方向の軸を中心として180度回転させた構成とされている。すなわち、第5内部電極127は、第8の実施形態における第3内部電極125をy方向の軸を中心に裏返した構成とされている。そして、第8の実施形態と同様、第5内部電極127の接続電極133には第7外部端子129gが接続される。   The fifth internal electrode 127 rotates the second internal electrode 124 shown in FIG. 47A by 180 degrees around the axis in the y direction passing through the center of gravity of the electrode body 132 and the axis in the z direction passing through the center of gravity of the electrode body 132. It is set as the structure rotated 180 degree | times centering on this. That is, the fifth internal electrode 127 has a configuration in which the third internal electrode 125 in the eighth embodiment is turned upside down with respect to the axis in the y direction. As in the eighth embodiment, the seventh external terminal 129g is connected to the connection electrode 133 of the fifth internal electrode 127.

変形例8−1では、第2内部電極124〜第5内部電極127を同一のマスクで形成し、各内部電極が形成されたシート状の誘電体層を、回転、及び/又は裏返しながら積層することで、図44Bと同様の可変容量素子121を形成することができる。具体的には、図51に示すように、第1内部電極123〜第3内部電極125は、その電極面が上面を向くように積層し、第4内部電極126〜第6内部電極128は、その電極面が下面を向くように積層する。また、第3内部電極125が形成された誘電体層85と第4内部電極126が形成された誘電体層85との間には、電極が形成されていない誘電体層85を挟むことで、第3内部電極125と第4内部電極126との間に誘電体層85を形成する。   In the modified example 8-1, the second internal electrode 124 to the fifth internal electrode 127 are formed with the same mask, and the sheet-like dielectric layer on which each internal electrode is formed is stacked while being rotated and / or turned over. Thus, the variable capacitance element 121 similar to that shown in FIG. 44B can be formed. Specifically, as shown in FIG. 51, the first internal electrode 123 to the third internal electrode 125 are laminated so that the electrode surfaces face the upper surface, and the fourth internal electrode 126 to the sixth internal electrode 128 are Lamination is performed so that the electrode surface faces the lower surface. Further, by sandwiching the dielectric layer 85 in which no electrode is formed between the dielectric layer 85 in which the third internal electrode 125 is formed and the dielectric layer 85 in which the fourth internal electrode 126 is formed, A dielectric layer 85 is formed between the third internal electrode 125 and the fourth internal electrode 126.

このように、変形例8−1では、第2内部電極124〜第5内部電極127を同一のマスクで形成することができるため、コストの低減が図られる。その他、第8の実施形態と同様の効果を得る。
また、変形例8−1の可変容量素子においても、第7の実施形態に変形例7−2に係る可変容量素子のように、応力制御部を設ける例とすることができる。
Thus, in the modified example 8-1, since the second internal electrode 124 to the fifth internal electrode 127 can be formed with the same mask, the cost can be reduced. In addition, the same effects as those of the eighth embodiment are obtained.
Also, the variable capacitance element of Modification 8-1 can be an example in which a stress control unit is provided in the seventh embodiment like the variable capacitance element according to Modification 7-2.

〈9.第9の実施形態〉
図52Aは、本開示の第9の実施形態に係る可変容量素子141の概略斜視図であり、図52Bは、可変容量素子141の断面構成図である。本実施形態例の可変容量素子141は、第1内部電極144及び第6内部電極149の構成のみが、第7の実施形態における可変容量素子121と異なる例である。図52A及び図52Bにおいて、図36A及び図36Bに対応する部分には同一符号を付し重複説明を省略する。
<9. Ninth Embodiment>
FIG. 52A is a schematic perspective view of a variable capacitance element 141 according to the ninth embodiment of the present disclosure, and FIG. 52B is a cross-sectional configuration diagram of the variable capacitance element 141. The variable capacitance element 141 according to the present embodiment is an example different from the variable capacitance element 121 according to the seventh embodiment only in the configuration of the first internal electrode 144 and the sixth internal electrode 149. 52A and 52B, parts corresponding to those in FIGS. 36A and 36B are denoted by the same reference numerals, and redundant description is omitted.

図52Aに示すように、本実施形態例の可変容量素子141は、xy面が正方形とされた直方体部材で構成された可変容量素子本体142と8個の外部端子(以下、それぞれ第1外部端子143a〜第8外部端子143hという)とで構成されている。   As shown in FIG. 52A, the variable capacitance element 141 according to the present embodiment includes a variable capacitance element main body 142 composed of a rectangular parallelepiped member whose xy plane is a square and eight external terminals (hereinafter referred to as first external terminals respectively). 143a to eighth external terminal 143h).

第1外部端子143a〜第8外部端子143hは、可変容量素子本体142の4つの側面に互いに離間して配置されている。また、第1外部端子143aと第2外部端子143bは、第3外部端子143cと第6外部端子143f、第4外部端子143dと第5外部端子143e、第7外部端子143gと第8外部端子143hは、xy面で見たときに対向する位置に配置されている。
そして、第1外部端子143a〜第8外部端子143hは、それぞれz方向において可変容量素子本体142の側面を被覆すると共に、可変容量素子本体142の上面及び下面に張り出すように形成されている。
The first external terminal 143 a to the eighth external terminal 143 h are disposed on the four side surfaces of the variable capacitance element body 142 so as to be separated from each other. The first external terminal 143a and the second external terminal 143b are the third external terminal 143c and the sixth external terminal 143f, the fourth external terminal 143d and the fifth external terminal 143e, and the seventh external terminal 143g and the eighth external terminal 143h. Are arranged at positions facing each other when viewed in the xy plane.
The first external terminal 143a to the eighth external terminal 143h are formed so as to cover the side surface of the variable capacitor element body 142 in the z direction and to protrude from the upper surface and the lower surface of the variable capacitor element body 142, respectively.

可変容量素子本体142は、図52Bに示すように、誘電体層85と、誘電体層85を介して積層された6つの内部電極とで構成されている。以下の説明では、便宜上、6つの内部電極を、それぞれ第1内部電極144〜第6内部電極149として説明する。本実施形態例の可変容量素子本体142は、第1内部電極144〜第6内部電極149が下面から上面にかけてこの順に積層された構成とされている。   As shown in FIG. 52B, the variable capacitance element body 142 includes a dielectric layer 85 and six internal electrodes stacked via the dielectric layer 85. In the following description, for the sake of convenience, the six internal electrodes will be described as first internal electrode 144 to sixth internal electrode 149, respectively. The variable capacitance element main body 142 of the present embodiment is configured such that the first internal electrode 144 to the sixth internal electrode 149 are stacked in this order from the lower surface to the upper surface.

図53は、可変容量素子本体142を長辺方向の一方の側面から見たときの分解図である。また、図54Aは第1内部電極144を上面から見たときの平面構成図であり、図53Bは、第1内部電極144を一方の側面から見たときの構成図である。   FIG. 53 is an exploded view of the variable capacitor element body 142 when viewed from one side surface in the long side direction. 54A is a plan configuration diagram when the first internal electrode 144 is viewed from the top surface, and FIG. 53B is a configuration diagram when the first internal electrode 144 is viewed from one side surface.

第1内部電極144は、図54A及び図54Bに示すように、電極本体150と2つの接続電極151と、ダミー電極152とで構成されている。電極本体150は平面形状が円形状とされ、シート状に形成された誘電体層85の面積、すなわち、可変容量素子本体142のxy面の面積よりも小さく、可変容量素子本体142の側面に露出しないように形成されている。また、電極本体150は、その重心が、誘電体層85の中心に一致するように形成されている   As shown in FIGS. 54A and 54B, the first internal electrode 144 includes an electrode body 150, two connection electrodes 151, and a dummy electrode 152. The electrode body 150 has a circular planar shape and is smaller than the area of the dielectric layer 85 formed in a sheet shape, that is, the area of the xy plane of the variable capacitor element body 142 and is exposed to the side surface of the variable capacitor element body 142. It is formed so as not to. The electrode body 150 is formed so that its center of gravity coincides with the center of the dielectric layer 85.

接続電極151とダミー電極152は、電極本体150の円周方向にほぼ等間隔に形成さている。また、2つの接続電極151は、可変容量素子本体142の対向する側面に露出するように形成されている。また、ダミー電極152は、可変容量素子本体142の側面に向かって形成され、側面に露出されないように形成されている。そして、これらの接続電極151及びダミー電極152は、電極本体150側から、可変容量素子本体142の側面側に向かって幅広となるように形成されている。そして、第1内部電極144を構成する2つの接続電極151のうち一方は、第1外部端子143aに接続され、他方は第2外部端子143bに接続される。   The connection electrode 151 and the dummy electrode 152 are formed at substantially equal intervals in the circumferential direction of the electrode body 150. Further, the two connection electrodes 151 are formed so as to be exposed on the opposite side surfaces of the variable capacitance element body 142. The dummy electrode 152 is formed toward the side surface of the variable capacitance element main body 142 and is formed so as not to be exposed on the side surface. The connection electrode 151 and the dummy electrode 152 are formed so as to become wider from the electrode body 150 side toward the side surface side of the variable capacitance element body 142. One of the two connection electrodes 151 constituting the first internal electrode 144 is connected to the first external terminal 143a, and the other is connected to the second external terminal 143b.

第6内部電極149は、図54Aに示す第1内部電極144を、電極本体150の重心を通り、z方向の軸を中心として180度回転させた構成とされ、第1内部電極144と同様の電極本体150、接続電極151、及びダミー電極152で構成されている。そして、可変容量素子本体142の側面に露出した第6内部電極149の2つの接続電極151は、それぞれ、第7外部端子143g、第8外部端子hに電気的に接続される。   The sixth internal electrode 149 is configured by rotating the first internal electrode 144 shown in FIG. 54A through the center of gravity of the electrode body 150 and rotating 180 degrees about the axis in the z direction, and is similar to the first internal electrode 144. The electrode body 150, the connection electrode 151, and the dummy electrode 152 are configured. The two connection electrodes 151 of the sixth internal electrode 149 exposed on the side surface of the variable capacitance element body 142 are electrically connected to the seventh external terminal 143g and the eighth external terminal h, respectively.

そして、本実施形態例では、第2内部電極145〜第5内部電極148は、第7の実施形態における第2内部電極124〜第5内部電極127と同様の構成とされる。すなわち、第2内部電極145及び第3内部電極146は、図47A及び図47Bに示した第2内部電極124及び第3内部電極125と同様に電極本体132と接続電極133で構成される。また、第4内部電極147及び第5内部電極148は、図48A及び図48Bに示した電極本体134及び接続電極135で構成される。そして、これらの第2内部電極145〜第5内部電極148は、それぞれ、第3外部端子143c〜第6外部端子143fに接続される。   In the present embodiment, the second internal electrode 145 to the fifth internal electrode 148 have the same configuration as the second internal electrode 124 to the fifth internal electrode 127 in the seventh embodiment. That is, the second internal electrode 145 and the third internal electrode 146 include the electrode body 132 and the connection electrode 133 in the same manner as the second internal electrode 124 and the third internal electrode 125 shown in FIGS. 47A and 47B. Further, the fourth internal electrode 147 and the fifth internal electrode 148 include the electrode body 134 and the connection electrode 135 shown in FIGS. 48A and 48B. The second internal electrode 145 to the fifth internal electrode 148 are connected to the third external terminal 143c to the sixth external terminal 143f, respectively.

本実施形態例の可変容量素子141も、第1の実施形態と同様の製造工程で形成することができる。すなわち、各内部電極が形成された誘電体シートを、電極形成面が上面となるように積層して焼成処理することにより可変容量素子本体142を形成し、側面の所望の位置に外部端子を形成することで本実施形態例の可変容量素子141が作製される。そして、本実施形態例の可変容量素子141では、第1内部電極144と第6内部電極149、第2内部電極145と第3内部電極146、第4内部電極147と第5内部電極148とがそれぞれ同じ形状とされるため、同一のマスクで形成することができる。   The variable capacitance element 141 of the present embodiment example can also be formed by the same manufacturing process as that of the first embodiment. That is, the variable capacitance element main body 142 is formed by laminating and firing the dielectric sheet on which each internal electrode is formed so that the electrode formation surface becomes the upper surface, and the external terminal is formed at a desired position on the side surface. As a result, the variable capacitance element 141 according to this embodiment is manufactured. In the variable capacitance element 141 according to this embodiment, the first internal electrode 144 and the sixth internal electrode 149, the second internal electrode 145 and the third internal electrode 146, the fourth internal electrode 147 and the fifth internal electrode 148 are provided. Since they have the same shape, they can be formed with the same mask.

図55は、本実施形態例の可変容量素子141の第1内部電極144〜第6内部電極149を上面から透過して見た場合の構成図である。図55に示すように、本実施形態例では、第1内部電極144〜第6内部電極149における全ての接続電極が、積層方向に重ならないように配置されている。このため、積層する接続電極間では容量が形成されない。   FIG. 55 is a configuration diagram when the first internal electrode 144 to the sixth internal electrode 149 of the variable capacitance element 141 of the present embodiment example are seen through from the upper surface. As shown in FIG. 55, in this embodiment, all the connection electrodes in the first internal electrode 144 to the sixth internal electrode 149 are arranged so as not to overlap in the stacking direction. For this reason, no capacitance is formed between the stacked connection electrodes.

次に、本実施形態例の可変容量素子141を用いた電圧制御回路の一例を説明する。図56にその電圧制御回路208の回路構成を示す。図56において、図41に対応する部分には同一符号を付し、重複説明を省略する。   Next, an example of a voltage control circuit using the variable capacitance element 141 of this embodiment will be described. FIG. 56 shows a circuit configuration of the voltage control circuit 208. In FIG. 56, portions corresponding to those in FIG.

本実施形態例では、積層された第1内部電極144〜第6内部電極149は、それぞれ異なる外部端子(第1外部端子143a〜第8外部端子143h)に接続される。したがって、第1内部電極144と第2内部電極145間で第1コンデンサC1が形成される。また、第2内部電極145と第3内部電極146間で第2コンデンサC2が形成される。また、第3内部電極146と第4内部電極147間で第3コンデンサC3が形成される。また、第4内部電極147と第5内部電極148間で第4コンデンサC4が形成される。また、第5内部電極148と第6内部電極149間で第5コンデンサC5が形成される。そして、本実施形態例の可変容量素子141は、第1コンデンサC1〜第5コンデンサC5がこの順に直列接続した回路となる。   In the present embodiment example, the stacked first internal electrode 144 to sixth internal electrode 149 are connected to different external terminals (first external terminal 143a to eighth external terminal 143h), respectively. Accordingly, the first capacitor C1 is formed between the first internal electrode 144 and the second internal electrode 145. A second capacitor C2 is formed between the second internal electrode 145 and the third internal electrode 146. A third capacitor C3 is formed between the third internal electrode 146 and the fourth internal electrode 147. A fourth capacitor C4 is formed between the fourth internal electrode 147 and the fifth internal electrode 148. A fifth capacitor C5 is formed between the fifth internal electrode 148 and the sixth internal electrode 149. The variable capacitance element 141 according to the present embodiment is a circuit in which the first capacitor C1 to the fifth capacitor C5 are connected in series in this order.

本実施形態例では、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4を可変容量コンデンサとして用い、第1コンデンサC1及び第5コンデンサC5を、DC除去用コンデンサとして用いる。それゆえ、第1内部電極144に接続される第1外部端子143a、第2外部端子143bは交流電源201の一方の出力端子に接続される。一方、第6内部電極149に接続される第7外部端子143g、第8外部端子143hは交流電源201の他方の出力端子に接続される。   In this embodiment, the second capacitor C2, the third capacitor C3, and the fourth capacitor C4 are used as variable capacitors, and the first capacitor C1 and the fifth capacitor C5 are used as DC removal capacitors. Therefore, the first external terminal 143 a and the second external terminal 143 b connected to the first internal electrode 144 are connected to one output terminal of the AC power supply 201. On the other hand, the seventh external terminal 143g and the eighth external terminal 143h connected to the sixth internal electrode 149 are connected to the other output terminal of the AC power supply 201.

また、第3外部端子143c、第5外部端子143eをそれぞれDC除去用抵抗203,205を介して制御電源202の負極端子に接続する。さらに、第4外部端子143d及び第6外部端子143fを、それぞれDC除去用抵抗204,206を介して制御電源202の正極端子に接続する。すなわち、本実施形態例の可変容量素子141では、制御電源202は、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4に対してそれぞれ並列に接続される。そして、第2コンデンサC2、第3コンデンサC3、及び第4コンデンサC4のそれぞれの容量は、制御電源202から入力される直流信号(制御信号)により調整される。   In addition, the third external terminal 143c and the fifth external terminal 143e are connected to the negative terminal of the control power source 202 via the DC removal resistors 203 and 205, respectively. Further, the fourth external terminal 143d and the sixth external terminal 143f are connected to the positive terminal of the control power source 202 via the DC removal resistors 204 and 206, respectively. That is, in the variable capacitance element 141 according to the present embodiment, the control power source 202 is connected in parallel to the second capacitor C2, the third capacitor C3, and the fourth capacitor C4. The capacities of the second capacitor C2, the third capacitor C3, and the fourth capacitor C4 are adjusted by a DC signal (control signal) input from the control power source 202.

本実施形態例では、第1内部電極144及び第6内部電極149にはそれぞれ2つの接続電極から交流電源の信号が入力される。したがって、交流電源から入力される信号に対する耐圧が向上する。また、本実施形態例では、第1内部電極144及び第6内部電極149において、接続電極151の外部端子に接続される側が幅広とされる。したがって、可変容量素子141において、耐圧をさらに向上させることができる。また、第1内部電極144及び第6内部電極149において、ダミー電極152を形成することで、内部電極の対称性を向上させ、残留応力の向上を図ることができる。   In the present embodiment, the first internal electrode 144 and the sixth internal electrode 149 are supplied with signals of AC power from two connection electrodes. Therefore, the withstand voltage against the signal input from the AC power supply is improved. In the present embodiment, the side of the first internal electrode 144 and the sixth internal electrode 149 connected to the external terminal of the connection electrode 151 is wide. Therefore, the withstand voltage can be further improved in the variable capacitor 141. Further, by forming the dummy electrode 152 in the first internal electrode 144 and the sixth internal electrode 149, the symmetry of the internal electrode can be improved and the residual stress can be improved.

本実施形態例では、ダミー電極152を設ける例としたが、第6の実施形態と同様、3つの接続電極を可変容量素子本体142の側面に露出するように設け、外部端子に接続してもよい。この場合には、交流電源に接続される外部電極の数が増えるため、さらに耐圧を向上させることができる。
また、本実施形態例に係る可変容量素子141においても、変形例7−2と同様にして、応力制御部を設ける構成としてもよい。
In the present embodiment example, the dummy electrode 152 is provided. However, similarly to the sixth embodiment, three connection electrodes are provided so as to be exposed on the side surface of the variable capacitance element main body 142 and connected to an external terminal. Good. In this case, since the number of external electrodes connected to the AC power supply increases, the breakdown voltage can be further improved.
In addition, the variable capacitance element 141 according to the present embodiment may be configured to include a stress control unit in the same manner as the modification example 7-2.

[変形例9−1]
次に、変形例9−1に係る可変容量素子について説明する。変形例9−1の可変容量素子は、その外観構成、断面構成、及び回路構成は、第9の実施形態出示した図52A、図52B、図56と同様であるから、図示を省略し、重複説明を省略する。
[Modification 9-1]
Next, a variable capacitor according to Modification 9-1 will be described. The variable capacitance element of Modification 9-1 has the same external configuration, sectional configuration, and circuit configuration as those in FIGS. 52A, 52B, and 56 shown in the ninth embodiment. Description is omitted.

図57は、変形例9−1に係る可変容量素子の可変容量素子本体153を長辺方向の一方の側面から見たときの分解図である。変形例9−1は、第4内部電極147及び第5内部電極148を、第2内部電極145及び第3内部電極146を製造するときに用いるマスクを用いて形成する例である。図57において、図53に対応する部分には同一符号を付し、重複説明を省略する。   FIG. 57 is an exploded view of the variable capacitor element body 153 of the variable capacitor according to Modification 9-1 when viewed from one side surface in the long side direction. The modification example 9-1 is an example in which the fourth internal electrode 147 and the fifth internal electrode 148 are formed using a mask used when the second internal electrode 145 and the third internal electrode 146 are manufactured. In FIG. 57, parts corresponding to those in FIG.

変形例9−1では、第4内部電極147は、第2内部電極145を、電極本体132の重心を通るy方向の軸を中心として180度回転させた構成とされている。すなわち、第2内部電極145をy方向の軸を中心に裏返した構成とされている。したがって、第4内部電極147の接続電極133は、xy面でみたときに、第2内部電極145の接続電極133と同じ側面に配置され、互いに離間して配置される。そして、第9の実施形態と同様、第4内部電極147の接続電極133には第5外部端子143eが接続される。   In the modified example 9-1, the fourth internal electrode 147 has a configuration in which the second internal electrode 145 is rotated by 180 degrees around the axis in the y direction passing through the center of gravity of the electrode main body 132. That is, the second internal electrode 145 is turned upside down around the y-direction axis. Therefore, the connection electrode 133 of the fourth internal electrode 147 is disposed on the same side as the connection electrode 133 of the second internal electrode 145 when viewed in the xy plane, and is disposed apart from each other. As in the ninth embodiment, the fifth external terminal 143e is connected to the connection electrode 133 of the fourth internal electrode 147.

第5内部電極148は、第2内部電極145を電極本体132の重心を通るy方向の軸を中心として180度回転させ、かつ、電極本体132の重心を通るz方向の軸を中心として180度回転させた構成とされている。すなわち、第5内部電極148は、第8の実施形態における第3内部電極146をy方向の軸を中心に裏返した構成とされている。そして、第8の実施形態と同様、第5内部電極148の接続電極133には、第6外部端子143fが接続される。   The fifth internal electrode 148 rotates the second internal electrode 145 by 180 degrees around the y-direction axis passing through the center of gravity of the electrode body 132 and 180 degrees around the z-direction axis passing through the center of gravity of the electrode body 132. The configuration is rotated. In other words, the fifth internal electrode 148 has a configuration in which the third internal electrode 146 in the eighth embodiment is turned upside down around the axis in the y direction. As in the eighth embodiment, the sixth external terminal 143f is connected to the connection electrode 133 of the fifth internal electrode 148.

変形例9−1では、第2内部電極145〜第5内部電極148を同一のマスクで形成し、各内部電極が形成されたシート状の誘電体層85を、回転、及び又は裏返しながら積層することで、図52Bと同様の可変容量素子本体153を形成することができる。具体的には、図57に示すように、第1内部電極144〜第3内部電極146は、その電極面が上面を向くように積層し、第4内部電極147〜第6内部電極149、その電極面が下面を向くように積層する。また、第3内部電極146が形成された誘電体層85と第4内部電極147が形成された誘電体層85との間には、電極が形成されていない誘電体層85を挟むことで、第3内部電極146と第4内部電極147との間に誘電体層85を形成する。   In the modified example 9-1, the second internal electrode 145 to the fifth internal electrode 148 are formed with the same mask, and the sheet-like dielectric layer 85 on which each internal electrode is formed is stacked while being rotated and / or turned over. Thus, the variable capacitor element body 153 similar to that shown in FIG. 52B can be formed. Specifically, as shown in FIG. 57, the first internal electrode 144 to the third internal electrode 146 are laminated so that their electrode surfaces face the upper surface, and the fourth internal electrode 147 to the sixth internal electrode 149, Laminate so that the electrode surface faces the lower surface. Further, by sandwiching the dielectric layer 85 in which no electrode is formed between the dielectric layer 85 in which the third internal electrode 146 is formed and the dielectric layer 85 in which the fourth internal electrode 147 is formed, A dielectric layer 85 is formed between the third internal electrode 146 and the fourth internal electrode 147.

このように、変形例9−1では、第2内部電極145〜第5内部電極148を同一のマスクで形成することができるため、コストの低減が図られる。その他、第8の実施形態と同様の効果を得る。
また、変形例9−1に係る可変容量素子においても、変形例7−2と同様にして、応力制御部を設ける構成としてもよい。
Thus, in the modified example 9-1, since the second internal electrode 145 to the fifth internal electrode 148 can be formed with the same mask, the cost can be reduced. In addition, the same effects as those of the eighth embodiment are obtained.
Also, the variable capacitance element according to Modification 9-1 may have a configuration in which a stress control unit is provided in the same manner as Modification 7-2.

ところで、第1〜第9の実施形態例では、内部電極のそれぞれにおいて、接続電極の外部端子に接続される端部の幅を電極本体の幅よりも小さく形成したが適宜変更可能である。例えば、DC電圧のみが印加される電極については、接続電極における電気抵抗が高くても良いため、電極本体に対する接続電極の幅を小さく形成しても良いが、AC電流が流れる電極については、電気抵抗の観点から接続電極の幅を大きく形成した方が好ましい。また、残留応力が、応力制御部や多層に積層された電極で支配される場合には、最外側の電極の接続電極の幅は広くしてもよい。また、接続電極の電極抵抗を下げる方法としては、電極幅を広くするほか、長さを短くしたり、厚さを厚くしたりするなどの方法が挙げられるが、これらを組み合わせてより好ましい形態を採ることができる。   In the first to ninth embodiments, the width of the end connected to the external terminal of the connection electrode is formed smaller than the width of the electrode body in each of the internal electrodes, but can be changed as appropriate. For example, for an electrode to which only a DC voltage is applied, the electrical resistance of the connection electrode may be high, so the width of the connection electrode relative to the electrode body may be formed small. From the viewpoint of resistance, it is preferable to form the connection electrode with a large width. In addition, when the residual stress is dominated by the stress control unit or the electrodes stacked in multiple layers, the width of the connection electrode of the outermost electrode may be increased. Further, as a method of reducing the electrode resistance of the connection electrode, in addition to increasing the electrode width, there are methods such as shortening the length or increasing the thickness. Can be taken.

また、上述した第1〜第9の実施形態では、容量素子として印加する電圧に応じて容量が変化する可変容量素子を例に挙げて説明したが、本開示はこれに限定されない。上記第1〜第9の実施形態で説明した構成は、入力信号の種類及びその信号レベルに関係なく容量がほとんど変化しない容量素子(以下、定容量素子という)に対しても同様に適用可能である。   In the first to ninth embodiments described above, the variable capacitance element whose capacitance changes according to the voltage applied as the capacitance element has been described as an example. However, the present disclosure is not limited to this. The configurations described in the first to ninth embodiments can be similarly applied to a capacitive element whose capacitance hardly changes regardless of the type of input signal and its signal level (hereinafter referred to as a constant capacitive element). is there.

ただし、この場合には、誘電体層は比誘電率の低い常誘電体材料で形成される。常誘電体材料としては、例えば、紙、ポリエチレンテレフタレート、ポリプロピレン、ポリフェニレンサルファイド、ポリスチレン、TiO、MgTiO、MgTiO、SrMgTiO、Ai、Ta等を用いることができる。このような定容量素子においても、上記第1の実施形態の可変容量素子と同様にして作製することができる。 However, in this case, the dielectric layer is formed of a paraelectric material having a low relative dielectric constant. The paraelectric material may be used, for example, paper, polyethylene terephthalate, polypropylene, polyphenylene sulfide, polystyrene, TiO 2, MgTiO 2, MgTiO 3 , SrMgTiO 2, Ai 2 O 3, Ta 2 O 5 or the like. Such a constant capacitance element can also be manufactured in the same manner as the variable capacitance element of the first embodiment.

なお、本開示に好適な静電容量素子の容量C(F)は、使用する周波数f(Hz)にも依存する。本開示はインピーダンスZ(オーム)(Z=1/2πfc)が2オーム以上、好ましくは15オーム以上、更に好ましくは、100オーム以上となる容量C(F)である容量素子に好適である。   Note that the capacitance C (F) of the capacitive element suitable for the present disclosure also depends on the frequency f (Hz) to be used. The present disclosure is suitable for a capacitor element having a capacitance C (F) in which impedance Z (ohm) (Z = 1 / 2πfc) is 2 ohms or more, preferably 15 ohms or more, and more preferably 100 ohms or more.

〈10.第10の実施形態:共振回路〉
次に、本発明の第10の実施形態に係る共振回路について説明する。本実施形態例は本発明の容量素子を共振回路に適用した例であり、特に、第1の実施形態における可変容量素子1を適用した例を示す。また、本実施形態例では、共振回路を非接触ICカードに用いた例を示す。
<10. Tenth Embodiment: Resonant Circuit>
Next, a resonant circuit according to a tenth embodiment of the present invention will be described. The present embodiment is an example in which the capacitive element of the present invention is applied to a resonant circuit, and particularly shows an example in which the variable capacitive element 1 in the first embodiment is applied. In this embodiment, an example in which a resonance circuit is used for a non-contact IC card is shown.

図58は、本実施形態例の共振回路を用いた非接触ICカード530の受信系回路部のブロック構成図である。なお、本実施形態例では、説明を簡略化するために、信号の送信系(変調系)回路部は省略している。送信系回路部の構成は、従来の非接触ICカード等と同様の構成である。   FIG. 58 is a block diagram of the receiving system circuit section of the non-contact IC card 530 using the resonance circuit of the present embodiment. In the present embodiment, a signal transmission system (modulation system) circuit unit is omitted in order to simplify the description. The configuration of the transmission system circuit unit is the same as that of a conventional non-contact IC card or the like.

非接触ICカードは、図58に示すように、受信部531(アンテナ)と、整流部532と、信号処理部533とを備える。   As shown in FIG. 58, the non-contact IC card includes a receiving unit 531 (antenna), a rectifying unit 532, and a signal processing unit 533.

受信部531は、共振コイル534及び共振コンデンサ535からなる共振回路で構成され、非接触ICカード530のR/W(不図示)から送信される信号をこの共振回路で受信する。なお、図58では、共振コイル534をそのインダクタンス成分534a(L)と抵抗成分534b(r:数オーム程度)とに分けて図示している。   The receiving unit 531 includes a resonance circuit including a resonance coil 534 and a resonance capacitor 535, and receives a signal transmitted from the R / W (not shown) of the non-contact IC card 530 by the resonance circuit. In FIG. 58, the resonance coil 534 is divided into an inductance component 534a (L) and a resistance component 534b (r: about several ohms).

共振コンデンサ535は、容量Coのコンデンサ535aと、受信信号の電圧値(受信電圧値)に応じて容量Cvが変化する可変容量素子1とが並列に接続されている。すなわち、本実施形態では、従来のアンテナ(共振コイル534とコンデンサ535aとからなる共振回路)に可変容量素子1を並列接続した構成となる。   The resonance capacitor 535 is connected in parallel with a capacitor 535a having a capacitance Co and a variable capacitance element 1 whose capacitance Cv changes according to the voltage value (reception voltage value) of the received signal. That is, in the present embodiment, the variable capacitance element 1 is connected in parallel to a conventional antenna (a resonance circuit including a resonance coil 534 and a capacitor 535a).

コンデンサ535aは、従来のアンテナと同様に、常誘電体材料で形成されたコンデンサを用いる。常誘電体材料で形成されたコンデンサ535aは、比誘電率が低く、入力電圧の種類(交流または直流)及びその電圧値に関係なくその容量はほとんど変化しない。それゆえ、コンデンサ535aは、入力信号に対して非常に安定した特性を有する。従来のアンテナでは、アンテナの共振周波数がずれないようにするために、このような入力信号に対して安定性の高い常誘電体材料で形成されたコンデンサを用いる。   As the capacitor 535a, a capacitor formed of a paraelectric material is used as in the conventional antenna. Capacitor 535a formed of a paraelectric material has a low relative dielectric constant, and its capacitance hardly changes regardless of the type of input voltage (AC or DC) and its voltage value. Therefore, the capacitor 535a has a very stable characteristic with respect to the input signal. In the conventional antenna, in order to prevent the resonance frequency of the antenna from shifting, a capacitor formed of a paraelectric material having high stability with respect to such an input signal is used.

なお、実際の回路上では、共振コイル534のインダクタンス成分Lのばらつきや信号処理部533内の集積回路の入力端子の寄生容量などによる受信部531の容量変動(数pF程度)が存在し、その変動量は非接触ICカード530毎に異なる。それゆえ、本実施形態では、これらの影響を抑制(補正)するために、コンデンサ535aの電極パターンをトリミングして容量Coを適宜調整している。   Note that, on an actual circuit, there is capacitance variation (about several pF) of the receiving unit 531 due to variations in the inductance component L of the resonance coil 534 and parasitic capacitance of the input terminal of the integrated circuit in the signal processing unit 533. The amount of change differs for each non-contact IC card 530. Therefore, in the present embodiment, in order to suppress (correct) these effects, the capacitance Co is appropriately adjusted by trimming the electrode pattern of the capacitor 535a.

整流部532は、整流用ダイオード536と整流用コンデンサ537とからなる半波整流回路で構成され、受信部531で受信した交流電圧を直流電圧に整流して出力する。   The rectification unit 532 is configured by a half-wave rectification circuit including a rectification diode 536 and a rectification capacitor 537, and rectifies and outputs the AC voltage received by the reception unit 531 to a DC voltage.

信号処理部533は、主に半導体素子の集積回路(LSI:Large Scale Integration)で構成され、受信部531で受信した交流信号を復調する。信号処理部533内のLSIは整流部532から供給される直流電圧により駆動される。なお、LSIとしては、従来の非接触ICカードと同様のものを用いることができる。   The signal processing unit 533 is mainly configured by a semiconductor element integrated circuit (LSI: Large Scale Integration), and demodulates the AC signal received by the receiving unit 531. The LSI in the signal processing unit 533 is driven by a DC voltage supplied from the rectifying unit 532. Note that the same LSI as a conventional non-contact IC card can be used.

本実施形態例では、受信部に用いる可変容量素子1は積層される内部電極の中心(重心)が積層方向の直線上に配置されるため、より大きな残留応力が得られる。これにより、電気的特性が向上し、より低い電圧で大きな可変幅が得られる。また可変幅が大きくなる分共振コンデンサへの変化負担を減らせるため共振コンデンサの誘電体を厚くすれば耐圧が向上し、より大きなAC電圧を扱うことが可能となる。   In the present embodiment, the variable capacitance element 1 used in the receiving unit has a larger residual stress because the center (center of gravity) of the stacked internal electrodes is arranged on a straight line in the stacking direction. Thereby, electrical characteristics are improved, and a large variable width can be obtained at a lower voltage. Further, since the burden of change on the resonance capacitor can be reduced by the increase in the variable width, the dielectric strength of the resonance capacitor is increased, so that the withstand voltage is improved and a larger AC voltage can be handled.

本実施形態例では、共振回路の可変容量素子として、第1の実施形態の可変容量素子1を用いる例としたが、第2〜第9の実施形態の可変容量素子を用いる例としてもよい。   In the present embodiment example, the variable capacitor element 1 of the first embodiment is used as the variable capacitor element of the resonance circuit, but the variable capacitor elements of the second to ninth embodiments may be used.

また、本開示は、以下の構成をとることができる。   Moreover, this indication can take the following structures.

(1)
誘電体層と、
前記誘電体層を挟んで形成される少なくとも一対の内部電極とを備える容量素子本体と、
前記容量素子本体の側面に形成され、前記内部電極に電気的に接続される外部端子とを備え、
前記誘電体層及び前記内部電極の線膨張係数の違いに起因して発生する応力が、前記誘電体層と前記誘電体層を挟む一対の内部電極とで構成されるコンデンサの中心に集中するように構成された
静電容量素子。
(1)
A dielectric layer;
A capacitive element body comprising at least a pair of internal electrodes formed across the dielectric layer;
An external terminal formed on a side surface of the capacitive element body and electrically connected to the internal electrode;
Stress generated due to a difference in coefficient of linear expansion between the dielectric layer and the internal electrode is concentrated at the center of the capacitor formed by the dielectric layer and a pair of internal electrodes sandwiching the dielectric layer. Capacitance element configured to.

(2)
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に前記外部端子に接続される接続電極とで構成され、
前記コンデンサを構成する少なくとも一方の内部電極の電極本体の平面形状が円形状とされている(1)に記載の静電容量素子。
(2)
The internal electrode is composed of an electrode main body constituting a capacitor, and a connection electrode connected to the electrode main body and connected to the external terminal,
The electrostatic capacitance element according to (1), wherein a planar shape of an electrode main body of at least one internal electrode constituting the capacitor is a circular shape.

(3)
前記接続電極の前記外部端子に接続される端部の幅は前記電極本体の直径の4分の1以下とされている
(1)又は(2)に記載の静電容量素子。
(3)
The capacitance element according to (1) or (2), wherein a width of an end portion of the connection electrode connected to the external terminal is equal to or less than a quarter of a diameter of the electrode body.

(4)
前記容量素子本体の前記内部電極が形成される面に平行な面の形状が、円形状とされている
(1)〜(3)のいずれかに記載の静電容量素子。
(4)
The capacitive element according to any one of (1) to (3), wherein a shape of a surface parallel to a surface on which the internal electrode of the capacitive element body is formed is a circular shape.

(5)
前記容量素子本体の外形が円柱形状とされている
(1)〜(4)のいずれかに記載の静電容量素子。
(5)
The electrostatic capacitance element according to any one of (1) to (4), wherein an outer shape of the capacitive element body is a cylindrical shape.

(6)
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に外部端子に接続される接続電極とで構成され、
前記コンデンサを構成する少なくとも一方の内部電極の電極本体の平面形状が楕円形状とされている
(1)〜(5)のいずれかに記載の静電容量素子。
(6)
The internal electrode is composed of an electrode main body constituting a capacitor, and a connection electrode connected to the electrode main body and connected to an external terminal,
The capacitive element according to any one of (1) to (5), wherein a planar shape of an electrode body of at least one internal electrode constituting the capacitor is an elliptical shape.

(7)
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に外部端子に接続される接続電極とで構成され、
前記コンデンサを構成する少なくとも一方の内部電極の電極本体の平面形状が五角形以上の正多角形状とされている
(1)〜(5)のいずれかに記載の静電容量素子。
(7)
The internal electrode is composed of an electrode main body constituting a capacitor, and a connection electrode connected to the electrode main body and connected to an external terminal,
The capacitance element according to any one of (1) to (5), wherein a planar shape of an electrode main body of at least one internal electrode constituting the capacitor is a regular polygon shape of a pentagon or more.

(8)
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に外部端子に接続される接続電極と、前記電極本体及び前記外部端子に接続されないフローティング電極とで構成されている
(1)〜(7)のいずれかに記載の静電容量素子。
(8)
The internal electrode is composed of an electrode main body constituting a capacitor, a connection electrode connected to the electrode main body and connected to an external terminal, and a floating electrode not connected to the electrode main body and the external terminal. The electrostatic capacitance element in any one of 1)-(7).

(9)
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に前記外部端子に接続される複数の接続電極とを備る
(1)〜(7)のいずれかに記載の静電容量素子。
(9)
The internal electrode comprises an electrode main body constituting a capacitor and a plurality of connection electrodes connected to the electrode main body and connected to the external terminal. (1) to (7) Capacitance element.

(10)
前記電極本体は円形状に形成され、前記複数の接続電極は前記電極本体の円周方向に等間隔に形成されている
(9)に記載の静電容量素子。
(10)
The capacitance element according to (9), wherein the electrode body is formed in a circular shape, and the plurality of connection electrodes are formed at equal intervals in a circumferential direction of the electrode body.

(11)
前記容量素子本体の外形が円柱形状とされている
(1)〜(3)のいずれかに記載の静電容量素子。
(11)
The external shape of the said capacitive element main body is made into the column shape. The electrostatic capacitance element in any one of (1)-(3).

(12)
前記容量素子本体の外形が断面正方形状の柱状とされている
(1)〜(3)のいずれかに記載の静電容量素子。
(12)
The external shape of the said capacitive element main body is made into columnar shape with a square-shaped cross section. The electrostatic capacitance element in any one of (1)-(3).

(13)
前記容量素子本体の外形が断面楕円形状の柱状とされている
(1)〜(3)のいずれかに記載の静電容量素子。
(13)
The electrostatic capacitance element according to any one of (1) to (3), wherein an outer shape of the capacitive element body is a columnar shape having an elliptical cross section.

(14)
前記容量素子本体の外形が断面多角形状の柱状とされている
(1)〜(3)のいずれかに記載の静電容量素子。
(14)
The external shape of the said capacitive element main body is made into the column shape of a cross-sectional polygonal shape. The electrostatic capacitance element in any one of (1)-(3).

(15)
前記容量素子本体の外形が断面正多角形状の柱状とされている
(1)〜(3)のいずれかに記載の静電容量素子。
(15)
The external shape of the said capacitive element main body is made into the column shape of a cross-sectional regular polygon shape. The electrostatic capacitance element in any one of (1)-(3).

(16)
前記容量素子本体の前記内部電極が形成される平面形状と、前記内部電極の電極本体の形状が同一形状とされている
(1)〜(15)のいずれかに記載の静電容量素子。
(16)
The capacitance element according to any one of (1) to (15), wherein a planar shape of the capacitor element body on which the internal electrode is formed and an electrode body shape of the internal electrode are the same.

(17)
前記容量素子本体の前記内部電極が形成される平面形状と、前記内部電極の電極本体の形状が円形状とされている
(1)に記載の静電容量素子。
(17)
The capacitance element according to (1), wherein the planar shape of the capacitive element body on which the internal electrode is formed and the shape of the electrode body of the internal electrode are circular.

(18)
前記内部電極は誘電体層を介して複数層積層され、前記複数の内部電極で形成される複数のコンデンサが前記内部電極の積層方向に直列接続される
(1)〜(17)のいずれかに記載の静電容量素子。
(18)
The internal electrode is stacked in a plurality of layers via a dielectric layer, and a plurality of capacitors formed by the plurality of internal electrodes are connected in series in the stacking direction of the internal electrodes (1) to (17) The electrostatic capacitance element of description.

(19)
積層される各内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に前記外部端子に接続される複数の接続電極とを備え、
各内部電極の電極本体は同一形状とされ、各内部電極の電極本体の重心が積層方向の直線上に配置されるように構成されている
(18)に記載の静電容量素子。
(19)
Each of the stacked internal electrodes includes an electrode body constituting a capacitor, and a plurality of connection electrodes connected to the electrode body and connected to the external terminal,
The capacitive element according to (18), wherein the electrode body of each internal electrode has the same shape, and the center of gravity of the electrode body of each internal electrode is arranged on a straight line in the stacking direction.

(20)
誘電体層と、
前記誘電体層を挟んで形成される少なくとも一対の内部電極とを備える容量素子本体と、
前記容量素子本体の側面に形成され、前記内部電極に電気的に接続される外部端子とを備え、
前記誘電体層及び前記内部電極の線膨張係数の違いに起因して発生する応力が、前記誘電体層と前記誘電体層を挟む一対の内部電極とで構成されるコンデンサの中心に集中するように構成された
静電容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
(20)
A dielectric layer;
A capacitive element body comprising at least a pair of internal electrodes formed across the dielectric layer;
An external terminal formed on a side surface of the capacitive element body and electrically connected to the internal electrode;
Stress generated due to a difference in coefficient of linear expansion between the dielectric layer and the internal electrode is concentrated at the center of the capacitor formed by the dielectric layer and a pair of internal electrodes sandwiching the dielectric layer. A resonant capacitor including a capacitive element configured in
A resonance circuit comprising: a resonance coil connected to the resonance capacitor.

1,40,44,61・・・可変容量素子、2,42,45,62・・・可変容量素子本体、3,4,42,46・・・外部端子、5,52,53,55,56,57,58,59,64,68,71,85・・・誘電体層、6,86・・・下部誘電体層、7,87・・・上部誘電体層、8,11,13,15,17,21,25,29・・・電極本体、9,19,23,26,30,33,36,50,66・・・接続電極、10,12,14,16,18,20,22,24,28,32,38,51,67,70・・・内部電極、27,31・・・フローティング電極、200,207,208・・・電圧制御回路、201・・・交流電源、202・・・制御電源、203,204・・・DC除去用抵抗、530・・・非接触ICカード、531・・・受信部、532・・・整流部、533・・・信号処理部、534・・・共振コイル、534a・・・インダクタンス成分、534b・・・抵抗成分、535・・・共振コンデンサ、535a・・・コンデンサ、536・・・整流用ダイオード、537・・・整流用コンデンサ   1, 40, 44, 61... Variable capacitance element, 2, 42, 45, 62... Variable capacitance element body, 3, 4, 42, 46... External terminal, 5, 52, 53, 55, 56, 57, 58, 59, 64, 68, 71, 85 ... dielectric layer, 6, 86 ... lower dielectric layer, 7, 87 ... upper dielectric layer, 8, 11, 13, 15, 17, 21, 25, 29 ... electrode body, 9, 19, 23, 26, 30, 33, 36, 50, 66 ... connection electrodes, 10, 12, 14, 16, 18, 20, 22, 24, 28, 32, 38, 51, 67, 70 ... internal electrodes, 27, 31 ... floating electrodes, 200, 207, 208 ... voltage control circuits, 201 ... AC power supply, 202 ... Control power supply, 203,204 ... DC removal resistor, 530 ... Non-contact IC car 531: Reception unit, 532 ... Rectification unit, 533 ... Signal processing unit, 534 ... Resonance coil, 534a ... Inductance component, 534b ... Resistance component, 535 ... Resonance capacitor 535a ... capacitor, 536 ... rectifier diode, 537 ... rectifier capacitor

Claims (20)

誘電体層と、
前記誘電体層を挟んで形成される少なくとも一対の内部電極とを備える容量素子本体と、
前記容量素子本体の側面に形成され、前記内部電極に電気的に接続される外部端子とを備え、
前記誘電体層及び前記内部電極の線膨張係数の違いに起因して発生する応力が、前記誘電体層と前記誘電体層を挟む一対の内部電極とで構成されるコンデンサの中心に集中するように構成された
静電容量素子。
A dielectric layer;
A capacitive element body comprising at least a pair of internal electrodes formed across the dielectric layer;
An external terminal formed on a side surface of the capacitive element body and electrically connected to the internal electrode;
Stress generated due to a difference in coefficient of linear expansion between the dielectric layer and the internal electrode is concentrated at the center of the capacitor formed by the dielectric layer and a pair of internal electrodes sandwiching the dielectric layer. Capacitance element configured to.
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に前記外部端子に接続される接続電極とで構成され、
前記コンデンサを構成する少なくとも一方の内部電極の電極本体の平面形状が円形状とされている請求項1に記載の静電容量素子。
The internal electrode is composed of an electrode main body constituting a capacitor, and a connection electrode connected to the electrode main body and connected to the external terminal,
The capacitive element according to claim 1, wherein a planar shape of an electrode body of at least one internal electrode constituting the capacitor is a circular shape.
前記接続電極の前記外部端子に接続される端部の幅は前記電極本体の直径の4分の1以下とされている
請求項2に記載の静電容量素子。
The capacitance element according to claim 2, wherein a width of an end portion of the connection electrode connected to the external terminal is equal to or less than a quarter of a diameter of the electrode body.
前記容量素子本体の前記内部電極が形成される面に平行な面の形状が、円形状とされている
請求項3に記載の静電容量素子。
The capacitive element according to claim 3, wherein a shape of a surface parallel to a surface on which the internal electrode of the capacitive element body is formed is a circular shape.
前記容量素子本体の外形が円柱形状とされている
請求項4に記載の静電容量素子。
The capacitive element according to claim 4, wherein an outer shape of the capacitive element body is a cylindrical shape.
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に外部端子に接続される接続電極とで構成され、
前記コンデンサを構成する少なくとも一方の内部電極の電極本体の平面形状が楕円形状とされている
請求項1に記載の静電容量素子。
The internal electrode is composed of an electrode main body constituting a capacitor, and a connection electrode connected to the electrode main body and connected to an external terminal,
The capacitive element according to claim 1, wherein a planar shape of an electrode body of at least one internal electrode constituting the capacitor is an ellipse.
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に外部端子に接続される接続電極とで構成され、
前記コンデンサを構成する少なくとも一方の内部電極の電極本体の平面形状が五角形以上の正多角形状とされている
請求項1に記載の静電容量素子。
The internal electrode is composed of an electrode main body constituting a capacitor, and a connection electrode connected to the electrode main body and connected to an external terminal,
The electrostatic capacitance element according to claim 1, wherein a planar shape of an electrode main body of at least one internal electrode constituting the capacitor is a pentagonal or more regular polygon.
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に外部端子に接続される接続電極と、前記電極本体及び前記外部端子に接続されないフローティング電極とで構成されている
請求項1に記載の静電容量素子。
The internal electrode includes an electrode main body constituting a capacitor, a connection electrode connected to the electrode main body and connected to an external terminal, and a floating electrode not connected to the electrode main body and the external terminal. Item 14. The capacitance element according to Item 1.
前記内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に前記外部端子に接続される複数の接続電極とを備る
請求項1に記載の静電容量素子。
The electrostatic capacitance element according to claim 1, wherein the internal electrode includes an electrode main body constituting a capacitor and a plurality of connection electrodes connected to the electrode main body and connected to the external terminal.
前記電極本体は円形状に形成され、前記複数の接続電極は前記電極本体の円周方向に等間隔に形成されている
請求項9に記載の静電容量素子。
The capacitive element according to claim 9, wherein the electrode body is formed in a circular shape, and the plurality of connection electrodes are formed at equal intervals in a circumferential direction of the electrode body.
前記容量素子本体の外形が円柱形状とされている
請求項1に記載の静電容量素子。
The capacitive element according to claim 1, wherein an outer shape of the capacitive element body is a cylindrical shape.
前記容量素子本体の外形が断面正方形状の柱状とされている
請求項1に記載の静電容量素子。
The capacitive element according to claim 1, wherein an outer shape of the capacitive element body is a column having a square cross section.
前記容量素子本体の外形が断面楕円形状の柱状とされている
請求項1に記載の静電容量素子。
The capacitive element according to claim 1, wherein an outer shape of the capacitive element body is a column having an elliptical cross section.
前記容量素子本体の外形が断面多角形状の柱状とされている
請求項1に記載の静電容量素子。
The capacitive element according to claim 1, wherein an outer shape of the capacitive element body is a columnar shape having a polygonal cross section.
前記容量素子本体の外形が断面正多角形状の柱状とされている
請求項1に記載の静電容量素子。
The capacitive element according to claim 1, wherein an outer shape of the capacitive element body is a columnar shape having a regular polygonal cross section.
前記容量素子本体の前記内部電極が形成される平面形状と、前記内部電極の電極本体の形状が同一形状とされている
請求項1に記載の静電容量素子。
The electrostatic capacitance element according to claim 1, wherein a planar shape in which the internal electrode of the capacitive element body is formed and an electrode body of the internal electrode are the same shape.
前記容量素子本体の前記内部電極が形成される平面形状と、前記内部電極の電極本体の形状が円形状とされている
請求項1に記載の静電容量素子。
The electrostatic capacitance element according to claim 1, wherein a planar shape in which the internal electrode of the capacitive element body is formed and a shape of the electrode body of the internal electrode are circular.
前記内部電極は誘電体層を介して複数層積層され、前記複数の内部電極で形成される複数のコンデンサが前記内部電極の積層方向に直列接続される
請求項1に記載の静電容量素子。
The capacitive element according to claim 1, wherein the internal electrodes are stacked in a plurality of layers via a dielectric layer, and a plurality of capacitors formed by the plurality of internal electrodes are connected in series in the stacking direction of the internal electrodes.
積層される各内部電極は、コンデンサを構成する電極本体と、前記電極本体に接続されると共に前記外部端子に接続される複数の接続電極とを備え、
各内部電極の電極本体は同一形状とされ、各内部電極の電極本体の重心が積層方向の直線上に配置されるように構成されている
請求項18に記載の静電容量素子。
Each of the stacked internal electrodes includes an electrode body constituting a capacitor, and a plurality of connection electrodes connected to the electrode body and connected to the external terminal,
The capacitive element according to claim 18, wherein the electrode main body of each internal electrode has the same shape, and the center of gravity of the electrode main body of each internal electrode is arranged on a straight line in the stacking direction.
誘電体層と、
前記誘電体層を挟んで形成される少なくとも一対の内部電極とを備える容量素子本体と、
前記容量素子本体の側面に形成され、前記内部電極に電気的に接続される外部端子とを備え、
前記誘電体層及び前記内部電極の線膨張係数の違いに起因して発生する応力が、前記誘電体層と前記誘電体層を挟む一対の内部電極とで構成されるコンデンサの中心に集中するように構成された
静電容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
A dielectric layer;
A capacitive element body comprising at least a pair of internal electrodes formed across the dielectric layer;
An external terminal formed on a side surface of the capacitive element body and electrically connected to the internal electrode;
Stress generated due to a difference in coefficient of linear expansion between the dielectric layer and the internal electrode is concentrated at the center of the capacitor formed by the dielectric layer and a pair of internal electrodes sandwiching the dielectric layer. A resonant capacitor including a capacitive element configured in
A resonance circuit comprising: a resonance coil connected to the resonance capacitor.
JP2011232896A 2011-10-24 2011-10-24 Capacitance element and resonant circuit Pending JP2013093362A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011232896A JP2013093362A (en) 2011-10-24 2011-10-24 Capacitance element and resonant circuit
US14/349,585 US20140247534A1 (en) 2011-10-24 2012-10-02 Electrostatic capacitance element and resonance circuit
PCT/JP2012/075488 WO2013061730A1 (en) 2011-10-24 2012-10-02 Electrostatic capacitance element and resonance circuit
CN201280051181.XA CN103890883A (en) 2011-10-24 2012-10-02 Electrostatic capacitance element and resonance circuit
KR1020147009388A KR20140094508A (en) 2011-10-24 2012-10-02 Electrostatic capacitance element and resonance circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011232896A JP2013093362A (en) 2011-10-24 2011-10-24 Capacitance element and resonant circuit

Publications (2)

Publication Number Publication Date
JP2013093362A true JP2013093362A (en) 2013-05-16
JP2013093362A5 JP2013093362A5 (en) 2014-11-27

Family

ID=48167565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011232896A Pending JP2013093362A (en) 2011-10-24 2011-10-24 Capacitance element and resonant circuit

Country Status (5)

Country Link
US (1) US20140247534A1 (en)
JP (1) JP2013093362A (en)
KR (1) KR20140094508A (en)
CN (1) CN103890883A (en)
WO (1) WO2013061730A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6262235B2 (en) * 2013-08-08 2018-01-17 デクセリアルズ株式会社 Variable capacitance circuit, variable capacitance device, resonance circuit and communication device using the same
JP2014239203A (en) * 2014-01-31 2014-12-18 株式会社村田製作所 Electronic component and mounting structure of electronic component
KR102015544B1 (en) * 2014-09-04 2019-08-30 코멧 아게 Variable power capacitor for rf power applications
US10431388B2 (en) * 2015-12-08 2019-10-01 Avx Corporation Voltage tunable multilayer capacitor
EP3679592A4 (en) 2017-09-08 2021-05-19 AVX Corporation High voltage tunable multilayer capacitor
DE112018005239T5 (en) 2017-10-02 2020-06-18 Avx Corporation Tunable multi-layer capacitor with high capacitance and array
WO2020139681A1 (en) 2018-12-26 2020-07-02 Avx Corporation System and method for controlling a voltage tunable multilayer capacitor

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252501A (en) * 1975-10-25 1977-04-27 Matsushita Electric Ind Co Ltd Frequency variable tuning circuit
JPS6127327U (en) * 1984-07-25 1986-02-18 東北金属工業株式会社 Laminated ceramic parts
JPS62281319A (en) * 1986-05-29 1987-12-07 日本電気株式会社 Variable capacitor
JPS63117416A (en) * 1986-11-06 1988-05-21 株式会社村田製作所 Laminated multiterminal electronic component
JP2000164451A (en) * 1998-11-30 2000-06-16 Kyocera Corp Laminated ceramic capacitor
JP2003142355A (en) * 2001-11-05 2003-05-16 Murata Mfg Co Ltd Method for manufacturing laminated ceramic electronic component
JP2010045372A (en) * 2008-08-18 2010-02-25 Avx Corp Ultra broadband capacitor
WO2014125930A1 (en) * 2013-02-14 2014-08-21 株式会社村田製作所 Ceramic electronic component and method for producing same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2437212A (en) * 1942-12-23 1948-03-02 Frederic D Schottland Electric condenser and method for making the same
US2903634A (en) * 1954-09-22 1959-09-08 Acf Ind Inc Printed capacitor
JP3548883B2 (en) * 1998-03-06 2004-07-28 株式会社村田製作所 Manufacturing method of ceramic electronic components
US6760215B2 (en) * 2001-05-25 2004-07-06 Daniel F. Devoe Capacitor with high voltage breakdown threshold
TWI245299B (en) * 2003-11-21 2005-12-11 Tdk Corp Laminated ceramic capacitor
JP2008053278A (en) * 2006-08-22 2008-03-06 Murata Mfg Co Ltd Laminated capacitor
JP4702395B2 (en) * 2008-05-20 2011-06-15 ソニー株式会社 Display device and electronic device
JP2010199269A (en) * 2009-02-25 2010-09-09 Kyocera Corp Capacitor and condenser module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5252501A (en) * 1975-10-25 1977-04-27 Matsushita Electric Ind Co Ltd Frequency variable tuning circuit
JPS6127327U (en) * 1984-07-25 1986-02-18 東北金属工業株式会社 Laminated ceramic parts
JPS62281319A (en) * 1986-05-29 1987-12-07 日本電気株式会社 Variable capacitor
JPS63117416A (en) * 1986-11-06 1988-05-21 株式会社村田製作所 Laminated multiterminal electronic component
JP2000164451A (en) * 1998-11-30 2000-06-16 Kyocera Corp Laminated ceramic capacitor
JP2003142355A (en) * 2001-11-05 2003-05-16 Murata Mfg Co Ltd Method for manufacturing laminated ceramic electronic component
JP2010045372A (en) * 2008-08-18 2010-02-25 Avx Corp Ultra broadband capacitor
WO2014125930A1 (en) * 2013-02-14 2014-08-21 株式会社村田製作所 Ceramic electronic component and method for producing same

Also Published As

Publication number Publication date
KR20140094508A (en) 2014-07-30
US20140247534A1 (en) 2014-09-04
CN103890883A (en) 2014-06-25
WO2013061730A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
JP6282388B2 (en) Capacitance element and resonance circuit
WO2013061730A1 (en) Electrostatic capacitance element and resonance circuit
JP5666123B2 (en) Variable capacity device
RU2523065C2 (en) Capacitance device and resonance circuit
JP5628494B2 (en) Resonant circuit
JP6319758B2 (en) Capacitance device, resonance circuit, and electronic equipment
JP4743222B2 (en) Variable capacitance element and electronic device
US20120062338A1 (en) Electrostatic capacitance element, method of manufacturing electrostatic capacitance element, and resonance circuit
KR100745541B1 (en) A array varistor-noise filter integrated device with difference materials
JP5870674B2 (en) Multilayer capacitor array
JP2009152404A (en) Multilayer capacitor array
KR20100113452A (en) Varactor element and electronic device
JP5126374B2 (en) Variable capacitance element and electronic device
JP6067783B2 (en) Capacitance element and resonance circuit
JP4952779B2 (en) Multilayer capacitor array
JP2017084856A (en) Piezoelectric transformer module and method of manufacturing piezoelectric transformer module

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315