JP2013080899A - Semiconductor device and semiconductor package using the same - Google Patents

Semiconductor device and semiconductor package using the same Download PDF

Info

Publication number
JP2013080899A
JP2013080899A JP2012138131A JP2012138131A JP2013080899A JP 2013080899 A JP2013080899 A JP 2013080899A JP 2012138131 A JP2012138131 A JP 2012138131A JP 2012138131 A JP2012138131 A JP 2012138131A JP 2013080899 A JP2013080899 A JP 2013080899A
Authority
JP
Japan
Prior art keywords
barrier layer
bump
semiconductor device
organic barrier
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012138131A
Other languages
Japanese (ja)
Inventor
Cheng-Hung Shii
政宏 施
su-zhen Lin
淑真 林
yong wei Xie
永偉 謝
Yun-Woo Yo
潤宇 葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2013080899A publication Critical patent/JP2013080899A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of preventing ionization of copper ions contained in a copper-containing bump.SOLUTION: A semiconductor device 100 includes: a carrier 110; a plurality of lower-bump metal layers 120; a plurality of copper-containing bumps 130; and at least one organic barrier layer 140. The lower-bump metal layer 120 is formed on a plurality of conductive pads 113, and has a ring wall 121. The copper-containing bump 130 is formed on the plurality of lower-bump metal layers 120, and has an upper face 131 and an annular surface 132 joined onto the upper face 131. The organic barrier layer 140 has a bump covering portion 141 for covering the upper face 131 and the annular surface 132 of the copper-containing bump 130, and the ring wall 121. Thereby, the semiconductor device 100 can prevent short circuits caused by ionization of copper ions when the copper-containing bump 130 has fine pitches.

Description

本発明は、半導体装置に関し、より詳しくは、有機障壁層を有する半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device having an organic barrier layer.

電化製品の外観は、軽さ、薄さ、短さ、小ささを追求して発展してゆき、バンプ部或いはピン等電気的に接続される部材は微細ピッチの方向へと発展している。   The appearance of electrical appliances has been developed in pursuit of lightness, thinness, shortness, and smallness, and members that are electrically connected such as bumps or pins have developed in the direction of fine pitches.

特開平１１−０９７６２９号公報Japanese Patent Laid-Open No. 11-097629

しかしながら、バンプ部或いはピン等電気的に接続される部材が銅を含んでいた場合、銅イオンが電離することにより短絡し、製品不良に繋がるといった問題があった。   However, when a member to be electrically connected such as a bump portion or a pin contains copper, there is a problem that a short circuit occurs due to ionization of copper ions, leading to a product defect.

本発明は、このような従来の問題に鑑みてなされたものである。本発明の目的は、銅含有バンプに含まれる銅イオンの電離を防止可能な半導体装置を提供することにある。   The present invention has been made in view of such conventional problems. An object of the present invention is to provide a semiconductor device capable of preventing ionization of copper ions contained in a copper-containing bump.

本発明の半導体装置は、表面、表面上に形成される保護層、及び表面上に形成される複数の導電パッドを有し、保護層は複数の開口部を形成するとともに複数の開口部は複数の導電パッドを露出するキャリアと、複数の導電パッド上に形成される複数のバンプ下金属層と、複数のバンプ下金属層上に形成され上面及び上面に接合される環状の表面を有する複数の銅含有バンプと、銅含有バンプの上面及び環状の表面を被覆するバンプ被覆部を有する少なくとも１つの有機障壁層と、を備えることを特徴とする。   The semiconductor device of the present invention has a surface, a protective layer formed on the surface, and a plurality of conductive pads formed on the surface. The protective layer forms a plurality of openings and a plurality of openings. A plurality of under-bump metal layers formed on the plurality of conductive pads, and a plurality of annular surfaces formed on the plurality of under-bump metal layers and bonded to the top surface. It is characterized by comprising a copper-containing bump and at least one organic barrier layer having a bump coating portion covering the upper surface and the annular surface of the copper-containing bump.

半導体装置が有機障壁層を備えることで、銅含有バンプに微細ピッチを形成するとき、銅イオンの電離による短絡を防ぐことができる。   By providing the organic barrier layer in the semiconductor device, it is possible to prevent a short circuit due to ionization of copper ions when a fine pitch is formed on the copper-containing bump.

本発明によれば、有機障壁層を有する半導体装置が得られる。   According to the present invention, a semiconductor device having an organic barrier layer can be obtained.

本発明の第一実施形態による半導体装置の断面の概略図である。It is the schematic of the cross section of the semiconductor device by 1st embodiment of this invention. 本発明の第二実施形態による半導体装置の断面の概略図である。It is the schematic of the cross section of the semiconductor device by 2nd embodiment of this invention. 本発明の第三実施形態による半導体装置の断面の概略図である。It is the schematic of the cross section of the semiconductor device by 3rd embodiment of this invention. 本発明の第一実施形態による半導体装置の製造段階での断面の概略図である。It is the schematic of the cross section in the manufacture stage of the semiconductor device by 1st embodiment of this invention. 本発明の第一実施形態による半導体装置の製造段階での断面の概略図である。It is the schematic of the cross section in the manufacture stage of the semiconductor device by 1st embodiment of this invention. 本発明の第一実施形態による半導体装置の製造段階での断面の概略図である。It is the schematic of the cross section in the manufacture stage of the semiconductor device by 1st embodiment of this invention. 本発明の第一実施形態による半導体装置の製造段階での断面の概略図である。It is the schematic of the cross section in the manufacture stage of the semiconductor device by 1st embodiment of this invention. 本発明の第一実施形態による半導体装置の製造段階での断面の概略図である。It is the schematic of the cross section in the manufacture stage of the semiconductor device by 1st embodiment of this invention. 本発明の第一実施形態による半導体装置の製造段階での断面の概略図である。It is the schematic of the cross section in the manufacture stage of the semiconductor device by 1st embodiment of this invention. 本発明の第一実施形態による半導体装置の製造段階での断面の概略図である。It is the schematic of the cross section in the manufacture stage of the semiconductor device by 1st embodiment of this invention. 本発明の第一実施形態による半導体装置を利用した半導体パッケージの断面の概略図である。It is the schematic of the cross section of the semiconductor package using the semiconductor device by 1st embodiment of this invention.

以下、本発明の実施形態を図面に基づいて説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the present invention is not limited to the embodiments described below.

（第一実施形態）
図１に示す本発明の第一実施形態による半導体装置１００は、キャリア１１０、複数のバンプ下金属層１２０、複数の銅含有バンプ１３０及び少なくとも１つの有機障壁層１４０を備える。キャリア１１０は、表面１１１、表面１１１上に形成される保護層１１２、及び表面１１１上に形成される複数の導電パッド１１３を有する。 (First embodiment)
The semiconductor device 100 according to the first embodiment of the present invention shown in FIG. 1 includes a carrier 110, a plurality of under-bump metal layers 120, a plurality of copper-containing bumps 130, and at least one organic barrier layer 140. The carrier 110 includes a surface 111, a protective layer 112 formed on the surface 111, and a plurality of conductive pads 113 formed on the surface 111.

保護層１１２は、複数の導電パッド１１３を露出する複数の開口部１１２ａを形成する。キャリア１１０は、シリコン基板、ガラス基板、セラミック基板或いは銅箔基板のうちの何れか１つから選択される。第一実施形態では、キャリア１１０はシリコン基板である。   The protective layer 112 forms a plurality of openings 112 a that expose the plurality of conductive pads 113. The carrier 110 is selected from any one of a silicon substrate, a glass substrate, a ceramic substrate, and a copper foil substrate. In the first embodiment, the carrier 110 is a silicon substrate.

複数のバンプ下金属層１２０は、複数の導電パッド１１３上に形成される。複数の銅含有バンプ１３０は、複数のバンプ下金属層１２０に形成され、上面１３１及び上面１３１に接合される環状の表面１３２からなる。   The plurality of under-bump metal layers 120 are formed on the plurality of conductive pads 113. The plurality of copper-containing bumps 130 are formed on the plurality of under-bump metal layers 120 and include an upper surface 131 and an annular surface 132 bonded to the upper surface 131.

有機障壁層１４０は、銅含有バンプ１３０の上面１３１及び環状の表面１３２を被覆するバンプ被覆部１４１からなる。好ましくは、バンプ下金属層１２０は、リングウォール１２１を有し、バンプ被覆部１４１は各バンプ下金属層１２０のリングウォール１２１を被覆する。第一実施形態では、有機障壁層１４０の厚さは１０μｍより薄く、有機障壁層１４０は、有機高分子材料から形成される。有機障壁層１４０は、ベンゾトリアゾール、フェニルイミダゾール、置換フェニルイミダゾール或いはアリールフェニルイミダゾールのうちの何れか１つであって、その構造式は以下の通りである。

Figure 2013080899
The organic barrier layer 140 includes a bump covering portion 141 that covers the upper surface 131 and the annular surface 132 of the copper-containing bump 130. Preferably, the under-bump metal layer 120 has a ring wall 121, and the bump coating portion 141 covers the ring wall 121 of each under-bump metal layer 120. In the first embodiment, the organic barrier layer 140 is thinner than 10 μm, and the organic barrier layer 140 is formed of an organic polymer material. The organic barrier layer 140 is one of benzotriazole, phenylimidazole, substituted phenylimidazole, or arylphenylimidazole, and the structural formula thereof is as follows.

Figure 2013080899

有機障壁層１４０は、フェニルイミダゾール化合物、蟻酸、アンモニア水、酢酸及び水から形成され、且つ有機障壁層１４０の混合物の粘度は１〜１．２ｃＰの範囲である。
半導体装置１００は、有機障壁層１４０を備えることで、複数の銅含有バンプ１３０が微細ピッチの場合に銅イオンの電離により短絡することを防ぐことができる。 The organic barrier layer 140 is formed from a phenylimidazole compound, formic acid, ammonia water, acetic acid, and water, and the viscosity of the mixture of the organic barrier layer 140 is in the range of 1 to 1.2 cP.
By providing the organic barrier layer 140, the semiconductor device 100 can prevent a short circuit due to ionization of copper ions when the plurality of copper-containing bumps 130 have a fine pitch.

次に、第一実施形態の半導体装置１００の製造工程を図４Ａから図４Ｇに基づいて、説明する。
第一実施形態の半導体装置１００の製造工程は、以下のステップを少なくとも備える。
まず図４Ａに示すように、表面１１１、表面１１１上に形成される保護層１１２、及び表面１１１上に形成される複数の導電パッド１１３を有するキャリア１１０を提供される。
保護層１１２は、複数の開口部１１２ａで構成されるとともに複数の開口部１１２ａは複数の導電パッド１１３に露出され、キャリア１１０はシリコン基板、ガラス基板、セラミック基板或いは銅箔基板のうちの何れか１つから選択される。第一実施形態では、キャリア１１０はシリコン基板である。 Next, the manufacturing process of the semiconductor device 100 of the first embodiment will be described based on FIGS. 4A to 4G.
The manufacturing process of the semiconductor device 100 of the first embodiment includes at least the following steps.
First, as shown in FIG. 4A, a carrier 110 having a surface 111, a protective layer 112 formed on the surface 111, and a plurality of conductive pads 113 formed on the surface 111 is provided.
The protective layer 112 includes a plurality of openings 112a, and the plurality of openings 112a are exposed to the plurality of conductive pads 113. The carrier 110 is any one of a silicon substrate, a glass substrate, a ceramic substrate, and a copper foil substrate. One is selected. In the first embodiment, the carrier 110 is a silicon substrate.

次に、図４Ｂに示すように、複数のバンプ下金属層１２０を複数の導電パッド１１３上に形成する。バンプ下金属層１２０は、保護層１１２上に延びるように形成されるとともにリングウォール１２１を形成する。   Next, as shown in FIG. 4B, a plurality of under-bump metal layers 120 are formed on the plurality of conductive pads 113. The under-bump metal layer 120 is formed so as to extend on the protective layer 112 and forms a ring wall 121.

次に、図４Ｃに示すように、フォトレジスト層Ｐを保護層１１２上及び複数のバンプ下金属層１２０上に形成する。続いて、図４Ｄに示すように、図案化されたフォトレジスト層Ｐに複数のバンプ開口部Ｐ１を形成し、バンプ開口部Ｐ１はバンプ下金属層１２０を露出する。   Next, as shown in FIG. 4C, a photoresist layer P is formed on the protective layer 112 and the plurality of under-bump metal layers 120. Subsequently, as shown in FIG. 4D, a plurality of bump openings P1 are formed in the patterned photoresist layer P, and the bump openings P1 expose the metal layer 120 under the bumps.

次に、図４Ｅに示すように、含銅金属層Ｍを複数のバンプ下金属層１２０上に形成させ、含銅金属層Ｍに複数の銅含有バンプ１３０を形成させる。続けて、図４Ｆに示すように、フォトレジスト層Ｐを除去し、銅含有バンプ１３０を露出させる。これにより、銅含有バンプ１３０は、上面１３１及び上面１３１に接合される環状の表面１３２を有する。   Next, as shown in FIG. 4E, the copper-containing metal layer M is formed on the plurality of under-bump metal layers 120, and the plurality of copper-containing bumps 130 are formed on the copper-containing metal layer M. Subsequently, as shown in FIG. 4F, the photoresist layer P is removed, and the copper-containing bumps 130 are exposed. As a result, the copper-containing bump 130 has an upper surface 131 and an annular surface 132 joined to the upper surface 131.

最後に、図４Ｇに示すように、銅含有バンプ１３０を覆うように有機障壁層１４０を形成する。また、有機障壁層１４０は銅含有バンプ１３０の上面１３１、環状の表面１３２及び各バンプ下金属層１２０のリングウォール１２１を被覆するバンプ被覆部１４１を有する。第一実施形態では、有機障壁層１４０の厚さは１０μｍより薄く、有機障壁層１４０の材料は、有機高分子材料から選択させる。有機障壁層１４０は、ベンゾトリアゾール、フェニルイミダゾール、置換フェニルイミダゾール、或いはアリールフェニルイミダゾールのうちの何れか１つから選択され、その構造式は以下の通りである。

Figure 2013080899
Finally, as shown in FIG. 4G, an organic barrier layer 140 is formed so as to cover the copper-containing bumps 130. The organic barrier layer 140 has a bump covering portion 141 that covers the upper surface 131 of the copper-containing bump 130, the annular surface 132, and the ring wall 121 of each metal layer 120 under the bump. In the first embodiment, the thickness of the organic barrier layer 140 is less than 10 μm, and the material of the organic barrier layer 140 is selected from organic polymer materials. The organic barrier layer 140 is selected from any one of benzotriazole, phenylimidazole, substituted phenylimidazole, and arylphenylimidazole, and the structural formula thereof is as follows.

Figure 2013080899

有機障壁層１４０は、フェニルイミダゾール化合物、蟻酸、アンモニア水、酢酸及び水から形成され、有機障壁層１４０の混合物の粘度は、１〜１．２ｃＰの範囲である。   The organic barrier layer 140 is formed from a phenylimidazole compound, formic acid, aqueous ammonia, acetic acid and water, and the viscosity of the mixture of the organic barrier layer 140 is in the range of 1 to 1.2 cP.

また、本発明の第一実施形態による半導体装置１００を利用する半導体パッケージ１０を図５に示す。半導体パッケージ１０は、半導体装置１００及び基板３００を少なくとも備える。   FIG. 5 shows a semiconductor package 10 using the semiconductor device 100 according to the first embodiment of the present invention. The semiconductor package 10 includes at least a semiconductor device 100 and a substrate 300.

半導体装置１００は、キャリア１１０、複数のバンプ下金属層１２０、複数の銅含有バンプ１３０、及び少なくとも１つの有機障壁層１４０を備える。キャリア１１０は、表面１１１、表面１１１に形成される保護層１１２及び表面１１１に形成される複数の導電パッド１１３を有する。   The semiconductor device 100 includes a carrier 110, a plurality of under-bump metal layers 120, a plurality of copper-containing bumps 130, and at least one organic barrier layer 140. The carrier 110 includes a surface 111, a protective layer 112 formed on the surface 111, and a plurality of conductive pads 113 formed on the surface 111.

保護層１１２は、複数の開口部１１２ａで構成されるとともに複数の開口部１１２ａは、複数の導電パッド１１３を露出する。キャリア１１０は、シリコン基板、ガラス基板、セラミック基板或いは銅箔基板のうちの何れか１つから選択される。第一実施形態では、キャリア１１０はシリコン基板である。   The protective layer 112 includes a plurality of openings 112a, and the plurality of openings 112a exposes the plurality of conductive pads 113. The carrier 110 is selected from any one of a silicon substrate, a glass substrate, a ceramic substrate, and a copper foil substrate. In the first embodiment, the carrier 110 is a silicon substrate.

複数のバンプ下金属層１２０は、複数の導電パッド１１３上に形成される。また、バンプ下金属層１２０は、リングウォール１２１を有し、複数の銅含有バンプ１３０は複数のバンプ下金属層１２０上に形成される。銅含有バンプ１３０は、上面１３１及び上面１３１に接合される環状の表面１３２を有する。   The plurality of under-bump metal layers 120 are formed on the plurality of conductive pads 113. The under-bump metal layer 120 has a ring wall 121, and the plurality of copper-containing bumps 130 are formed on the plurality of under-bump metal layers 120. The copper-containing bump 130 has an upper surface 131 and an annular surface 132 joined to the upper surface 131.

有機障壁層１４０は、銅含有バンプ１３０の環状の表面１３２及び各バンプ下金属層１２０のリングウォール１２１を被覆するバンプ被覆部１４１を有する。有機障壁層１４０の厚さは１０μｍより薄く、有機障壁層１４０は、有機高分子材料から形成される。有機障壁層１４０の材料は、ベンゾトリアゾール、フェニルイミダゾール、置換フェニルイミダゾール、或いはアリールフェニルイミダゾールのうちの何れか１つから選択される。有機障壁層１４０は、フェニルイミダゾール化合物、蟻酸、アンモニア水、酢酸及び水から形成され、有機障壁層１４０の混合物の粘度は１〜１．２ｃＰの範囲である。   The organic barrier layer 140 has a bump covering portion 141 that covers the annular surface 132 of the copper-containing bump 130 and the ring wall 121 of each bump-underlying metal layer 120. The organic barrier layer 140 is thinner than 10 μm, and the organic barrier layer 140 is made of an organic polymer material. The material of the organic barrier layer 140 is selected from any one of benzotriazole, phenylimidazole, substituted phenylimidazole, and arylphenylimidazole. The organic barrier layer 140 is formed from a phenylimidazole compound, formic acid, aqueous ammonia, acetic acid, and water, and the viscosity of the mixture of the organic barrier layer 140 is in the range of 1 to 1.2 cP.

基板３００は、複数の連結パッド３１０及びはんだマスク層３２０を有する。はんだマスク層３２０は、複数の連結パッド３１０を露出する複数の溝部３２１からなる。複数の連結パッド３１０は、複数の銅含有バンプ１３０に連結され、且つ有機障壁層１４０のバンプ被覆部１４１は、はんだマスク層３２０を被覆する。   The substrate 300 includes a plurality of connection pads 310 and a solder mask layer 320. The solder mask layer 320 includes a plurality of groove portions 321 that expose the plurality of connection pads 310. The plurality of connection pads 310 are connected to the plurality of copper-containing bumps 130, and the bump coating portion 141 of the organic barrier layer 140 covers the solder mask layer 320.

（第二実施形態）
図２に示す本発明の第二実施形態による半導体装置１００では、有機障壁層１４０は保護層１１２を被覆する保護層被覆部１４２を更に有する。 (Second embodiment)
In the semiconductor device 100 according to the second embodiment of the present invention shown in FIG. 2, the organic barrier layer 140 further includes a protective layer covering portion 142 that covers the protective layer 112.

（第三実施形態）
図３に示す本発明の第三実施形態による半導体装置２００は、キャリア２１０、複数の銅含有バンプ２２０及び少なくとも１つの有機障壁層２３０を少なくとも備える。キャリア２１０は、表面２１１、表面２１１上に形成される保護層２１２、及び表面２１１上に形成される複数の導電パッド２１３を有する。 (Third embodiment)
A semiconductor device 200 according to the third embodiment of the present invention shown in FIG. 3 includes at least a carrier 210, a plurality of copper-containing bumps 220, and at least one organic barrier layer 230. The carrier 210 includes a surface 211, a protective layer 212 formed on the surface 211, and a plurality of conductive pads 213 formed on the surface 211.

保護層２１２は、複数の開口部２１２ａを構成するとともに複数の開口部２１２ａは複数の導電パッド２１３を露出する。キャリア２１０は、シリコン基板、ガラス基板、セラミック基板或いは銅箔基板のうちの何れか１つから選択される。第三実施形態では、キャリア２１０はシリコン基板である。   The protective layer 212 forms a plurality of openings 212a and the plurality of openings 212a exposes the plurality of conductive pads 213. The carrier 210 is selected from any one of a silicon substrate, a glass substrate, a ceramic substrate, and a copper foil substrate. In the third embodiment, the carrier 210 is a silicon substrate.

複数の銅含有バンプ２２０は、複数の導電パッド２１３上に形成される。銅含有バンプ２２０は、上面２２１及び上面２２１に接合される環状の表面２２２を有する。   The plurality of copper-containing bumps 220 are formed on the plurality of conductive pads 213. The copper-containing bump 220 has an upper surface 221 and an annular surface 222 joined to the upper surface 221.

有機障壁層２３０は、銅含有バンプ２２０の上面２２１及び環状の表面２２２を被覆するバンプ被覆部２３１からなる。有機障壁層２３０の厚さは１０μｍより薄く、有機障壁層２３０は、有機高分子材料から形成される。有機障壁層２３０の材料は、ベンゾトリアゾール、フェニルイミダゾール、置換フェニルイミダゾール或いはアリールフェニルイミダゾールのうちの何れか１つから選択される。また、有機障壁層２３０は、フェニルイミダゾール化合物、蟻酸、アンモニア水、酢酸及び水から形成され、有機障壁層の混合物の粘度は１〜１．２ｃＰの範囲である。   The organic barrier layer 230 includes a bump covering portion 231 that covers the upper surface 221 and the annular surface 222 of the copper-containing bump 220. The organic barrier layer 230 is thinner than 10 μm, and the organic barrier layer 230 is made of an organic polymer material. The material of the organic barrier layer 230 is selected from any one of benzotriazole, phenylimidazole, substituted phenylimidazole, and arylphenylimidazole. The organic barrier layer 230 is formed of a phenylimidazole compound, formic acid, ammonia water, acetic acid, and water, and the viscosity of the mixture of the organic barrier layers is in the range of 1 to 1.2 cP.

上述の実施形態は、本発明の技術思想及び特徴を説明するためのものにすぎず、当技術分野を熟知する者に本発明の内容を理解させるとともにこれをもって実施させることを目的とし、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行う各種の同様の効果をもつ改良又は変更は、特許請求の範囲に含まれるものとする。   The above-described embodiments are merely for explaining the technical idea and features of the present invention, and are intended to allow those skilled in the art to understand and implement the contents of the present invention. It is not intended to limit the scope of the claims. Accordingly, various modifications and changes having similar effects without departing from the spirit of the present invention shall be included in the claims.

１０：半導体パッケージ、１００：半導体装置、１１０：キャリア、１１１：表面、１１２：保護層、１１２ａ：開口部、１１３：導電パッド、１２０：バンプ下金属層、１２１：リングウォール、１３０：銅含有バンプ、１３１：上面、１３２：環状の表面、１４０：有機障壁層、１４１：バンプ被覆部、１４２：保護層被覆部、２００：半導体装置、２１０：キャリア、２１１：表面、２１２：保護層、２１２ａ：開口部、２１３：導電パッド、２２０：銅含有バンプ、２２１：上面、２２２：環状の表面、２３０：有機障壁層、２３１：バンプ被覆部、３００：基板、３１０：連結パッド、３２０：はんだマスク層、３２１：溝部、Ｍ：含銅金属層、Ｐ：フォトレジスト層、Ｐ１：バンプ開口部。 10: semiconductor package, 100: semiconductor device, 110: carrier, 111: surface, 112: protective layer, 112a: opening, 113: conductive pad, 120: metal layer under bump, 121: ring wall, 130: copper-containing bump 131: upper surface, 132: annular surface, 140: organic barrier layer, 141: bump coating part, 142: protective layer coating part, 200: semiconductor device, 210: carrier, 211: surface, 212: protective layer, 212a: Openings, 213: conductive pads, 220: copper-containing bumps, 221: upper surface, 222: annular surface, 230: organic barrier layer, 231: bump coating, 300: substrate, 310: connecting pad, 320: solder mask layer 321: groove portion, M: copper-containing metal layer, P: photoresist layer, P1: bump opening.

Claims (25)

表面、前記表面上に形成される保護層、及び前記表面上に形成される複数の導電パッドを有し、前記保護層は複数の開口部を形成するとともに複数の前記開口部は複数の前記導電パッドを露出するキャリアと、
複数の前記導電パッド上に形成される複数のバンプ下金属層と、
銅を含み、複数の前記バンプ下金属層上に形成され、各々上面及び前記上面に接合されるリングウォールを有する複数の銅含有バンプと、
バンプ被覆部を有し、前記バンプ被覆部は前記銅含有バンプの前記上面及び環状の表面を被覆する少なくとも１つの有機障壁層と、
を備えることを特徴とする半導体装置。 A surface, a protective layer formed on the surface, and a plurality of conductive pads formed on the surface, wherein the protective layer forms a plurality of openings, and the plurality of openings include a plurality of the conductive layers. A carrier that exposes the pad;
A plurality of under-bump metal layers formed on the plurality of conductive pads;
A plurality of copper-containing bumps including copper and formed on a plurality of metal layers under the bumps, each having an upper surface and a ring wall bonded to the upper surface;
A bump coating portion, the bump coating portion covering at least one organic barrier layer covering the upper surface and the annular surface of the copper-containing bump;
A semiconductor device comprising: 前記有機障壁層は、前記保護層を被覆するための保護層被覆部を更に有することを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the organic barrier layer further includes a protective layer covering portion for covering the protective layer. 前記有機障壁層の厚さは、１０μｍより薄いことを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the organic barrier layer has a thickness of less than 10 μm. 前記有機障壁層の粘度は、１〜１．２ｃＰの範囲であることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the organic barrier layer has a viscosity in a range of 1 to 1.2 cP. 前記有機障壁層は、有機高分子材料から形成されることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the organic barrier layer is formed of an organic polymer material. 前記有機障壁層は、ベンゾトリアゾール、フェニルイミダゾール、置換フェニルイミダゾール、或いはアリールフェニルイミダゾールのうちの何れか１つから形成されることを特徴とする請求項５に記載の半導体装置。   The semiconductor device according to claim 5, wherein the organic barrier layer is formed of any one of benzotriazole, phenylimidazole, substituted phenylimidazole, or arylphenylimidazole. 前記有機障壁層は、フェニルイミダゾール化合物、蟻酸、アンモニア水、酢酸、及び水から形成されることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the organic barrier layer is formed of a phenylimidazole compound, formic acid, aqueous ammonia, acetic acid, and water. 前記キャリアは、シリコン基板、ガラス基板、セラミック基板、或いは銅箔基板のうちの何れか１つであることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the carrier is any one of a silicon substrate, a glass substrate, a ceramic substrate, and a copper foil substrate. 各前記バンプ下金属層は、リングウォールを有し、前記バンプ被覆部は各前記バンプ下金属層の前記リングウォールを被覆することを特徴とする請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein each of the under-bump metal layers has a ring wall, and the bump covering portion covers the ring wall of each of the under-bump metal layers. 表面、前記表面上に形成される保護層、及び前記表面上に形成される複数の導電パッドを有し、前記保護層は複数の開口部を形成するとともに複数の前記開口部は複数の前記導電パッドを露出するキャリアと、
銅を含み、複数の前記導電パッド上に形成され、各々上面及び前記上面に接合される環状の表面を有する複数の銅含有バンプと、
バンプ被覆部を有し、前記バンプ被覆部は各前記銅含有バンプの前記上面及び前記環状の表面を被覆する少なくとも１つの有機障壁層と、
を備えることを特徴とする半導体装置。 A surface, a protective layer formed on the surface, and a plurality of conductive pads formed on the surface, wherein the protective layer forms a plurality of openings, and the plurality of openings include a plurality of the conductive layers. A carrier that exposes the pad;
A plurality of copper-containing bumps comprising copper and formed on a plurality of the conductive pads, each having an upper surface and an annular surface bonded to the upper surface;
A bump covering portion, wherein the bump covering portion covers at least one organic barrier layer covering the upper surface and the annular surface of each copper-containing bump;
A semiconductor device comprising: 前記有機障壁層の厚さは、１０μｍより薄いことを特徴とする、請求項１０に記載の半導体装置。   The semiconductor device according to claim 10, wherein a thickness of the organic barrier layer is less than 10 μm. 前記有機障壁層の粘度は、１〜１．２ｃＰの範囲であることを特徴とする請求項１０に記載の半導体装置。   The semiconductor device according to claim 10, wherein the organic barrier layer has a viscosity in a range of 1 to 1.2 cP. 前記有機障壁層は、有機高分子材料から形成されることを特徴とする請求項１０に記載の半導体装置。   The semiconductor device according to claim 10, wherein the organic barrier layer is made of an organic polymer material. 前記有機障壁層は、ベンゾトリアゾール、フェニルイミダゾール、置換フェニルイミダゾール、或いはアリールフェニルイミダゾールのうちの何れか１つから形成されることを特徴とする請求項１３に記載の半導体装置。   The semiconductor device according to claim 13, wherein the organic barrier layer is formed of any one of benzotriazole, phenylimidazole, substituted phenylimidazole, and arylphenylimidazole. 前記有機障壁層は、フェニルイミダゾール化合物、蟻酸、アンモニア水、酢酸及び水から形成されることを特徴とする請求項１０に記載の半導体装置。   The semiconductor device according to claim 10, wherein the organic barrier layer is formed of a phenylimidazole compound, formic acid, aqueous ammonia, acetic acid, and water. 前記キャリアは、シリコン基板、ガラス基板、セラミック基板或いは銅箔基板のうちの何れか１つであることを特徴とする請求項１０に記載の半導体装置。   The semiconductor device according to claim 10, wherein the carrier is any one of a silicon substrate, a glass substrate, a ceramic substrate, and a copper foil substrate. 半導体装置と、
複数の連結パッド及びはんだマスク層からなり、前記はんだマスク層は複数の前記連結パッドを露出する複数の溝部を有し、複数の前記連結パッドは複数の銅含有バンプに連結し、かつ有機障壁層のバンプ被覆部は前記はんだマスク層を被覆する基板と、
を備え、
前記半導体装置は、
表面、前記表面上に形成される保護層、及び前記表面上に形成される複数の導電パッドを有し、前記保護層は複数の開口部を形成するとともに複数の前記開口部は複数の前記導電パッドを露出するキャリアと、
複数の前記導電パッド上に形成される複数のバンプ下金属層と、
銅を含み、複数の前記バンプ下金属層上に形成され、各々上面及び前記上面に接合させる環状の表面を有する複数の銅含有バンプと、
バンプ被覆部を有し、前記バンプ被覆部は各前記銅含有バンプの前記環状の表面を被覆する少なくとも１つの有機障壁層と、
をさらに含むことを特徴とする半導体パッケージ。 A semiconductor device;
A plurality of connecting pads and a solder mask layer, wherein the solder mask layer has a plurality of grooves exposing the plurality of connecting pads, the plurality of connecting pads are connected to a plurality of copper-containing bumps, and an organic barrier layer A bump coating portion of the substrate covering the solder mask layer;
With
The semiconductor device includes:
A surface, a protective layer formed on the surface, and a plurality of conductive pads formed on the surface, wherein the protective layer forms a plurality of openings, and the plurality of openings include a plurality of the conductive layers. A carrier that exposes the pad;
A plurality of under-bump metal layers formed on the plurality of conductive pads;
A plurality of copper-containing bumps including copper and formed on a plurality of the under-bump metal layers, each having an upper surface and an annular surface bonded to the upper surface;
A bump covering portion, wherein the bump covering portion covers at least one organic barrier layer covering the annular surface of each copper-containing bump;
A semiconductor package further comprising: 前記有機障壁層は、前記保護層を被覆するための保護層被覆部を更に有することを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package according to claim 17, wherein the organic barrier layer further includes a protective layer covering portion for covering the protective layer. 前記有機障壁層の厚さは、１０μｍより薄いことを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package according to claim 17, wherein a thickness of the organic barrier layer is less than 10 μm. 前記有機障壁層の粘度は、１〜１．２ｃＰの範囲であることを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package of claim 17, wherein the organic barrier layer has a viscosity in a range of 1 to 1.2 cP. 前記有機障壁層は、有機高分子材料から形成されることを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package of claim 17, wherein the organic barrier layer is made of an organic polymer material. 前記有機障壁層は、ベンゾトリアゾール、フェニルイミダゾール、置換フェニルイミダゾール、或いはアリールフェニルイミダゾールのうちの何れか１つから形成されることを特徴とする請求項２１に記載の半導体パッケージ。   The semiconductor package of claim 21, wherein the organic barrier layer is formed of any one of benzotriazole, phenylimidazole, substituted phenylimidazole, or arylphenylimidazole. 前記有機障壁層は、フェニルイミダゾール化合物、蟻酸、アンモニア水、酢酸及び水から形成されることを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package according to claim 17, wherein the organic barrier layer is formed of a phenylimidazole compound, formic acid, aqueous ammonia, acetic acid, and water. 前記キャリアは、シリコン基板、ガラス基板、セラミック基板、或いは銅箔基板のうちの何れか１つであることを特徴とする請求項１７に記載の半導体パッケージ。   The semiconductor package according to claim 17, wherein the carrier is any one of a silicon substrate, a glass substrate, a ceramic substrate, and a copper foil substrate. 各前記バンプ下金属層は、リングウォールを有し、前記バンプ被覆部は各前記バンプ下金属層の前記リングウォールを被覆することを特徴とする請求項１７に記載の半導体パッケージ。   18. The semiconductor package according to claim 17, wherein each of the under-bump metal layers has a ring wall, and the bump covering portion covers the ring wall of each of the under-bump metal layers.
JP2012138131A 2011-10-04 2012-06-19 Semiconductor device and semiconductor package using the same Pending JP2013080899A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100135984 2011-10-04
TW100135984A TWI520288B (en) 2011-10-04 2011-10-04 Semiconductor structure and package

Publications (1)

Publication Number Publication Date
JP2013080899A true JP2013080899A (en) 2013-05-02

Family

ID=48437946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012138131A Pending JP2013080899A (en) 2011-10-04 2012-06-19 Semiconductor device and semiconductor package using the same

Country Status (4)

Country Link
JP (1) JP2013080899A (en)
KR (1) KR101350289B1 (en)
SG (1) SG189617A1 (en)
TW (1) TWI520288B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347682A (en) * 2013-08-02 2015-02-11 颀邦科技股份有限公司 Semiconductor structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084855A (en) * 1983-10-17 1985-05-14 Hitachi Ltd Semiconductor device
JPH06151502A (en) * 1992-11-06 1994-05-31 Seiko Instr Inc Mounting method for flip chip of semiconductor element
JPH10303204A (en) * 1997-04-28 1998-11-13 Nec Corp Semiconductor device having projecting electrode and method and structure for mounting semiconductor device
JP2003007764A (en) * 2001-06-27 2003-01-10 Nec Corp Semiconductor device and its manufacturing method
JP2006019398A (en) * 2004-06-30 2006-01-19 Fujitsu Ltd Manufacturing method of semiconductor device
JP2010282990A (en) * 2009-06-02 2010-12-16 Sumitomo Electric Ind Ltd Connection method, connection structure, and electronic apparatus

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100196291B1 (en) * 1996-10-05 1999-06-15 윤종용 Interconnection structure using uneven bump between semiconductor chip and substrate
MY134318A (en) * 2003-04-02 2007-12-31 Freescale Semiconductor Inc Integrated circuit die having a copper contact and method therefor
KR20100006104A (en) * 2008-07-08 2010-01-18 삼성전자주식회사 Semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6084855A (en) * 1983-10-17 1985-05-14 Hitachi Ltd Semiconductor device
JPH06151502A (en) * 1992-11-06 1994-05-31 Seiko Instr Inc Mounting method for flip chip of semiconductor element
JPH10303204A (en) * 1997-04-28 1998-11-13 Nec Corp Semiconductor device having projecting electrode and method and structure for mounting semiconductor device
JP2003007764A (en) * 2001-06-27 2003-01-10 Nec Corp Semiconductor device and its manufacturing method
JP2006019398A (en) * 2004-06-30 2006-01-19 Fujitsu Ltd Manufacturing method of semiconductor device
JP2010282990A (en) * 2009-06-02 2010-12-16 Sumitomo Electric Ind Ltd Connection method, connection structure, and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347682A (en) * 2013-08-02 2015-02-11 颀邦科技股份有限公司 Semiconductor structure

Also Published As

Publication number Publication date
TWI520288B (en) 2016-02-01
TW201316470A (en) 2013-04-16
KR101350289B1 (en) 2014-01-10
KR20130036701A (en) 2013-04-12
SG189617A1 (en) 2013-05-31

Similar Documents

Publication Publication Date Title
US10930625B2 (en) Semiconductor package and method of fabricating the same
US8581239B2 (en) Package structure and semiconductor structure thereof
US10522438B2 (en) Package structure having under ball release layer and manufacturing method thereof
TWI403236B (en) Process for fabricating circuit substrate, and circuit substrate
TWI413210B (en) An electronic device package and method of manufacture
US20120211884A1 (en) Wafer chip scale package connection scheme
US20140061906A1 (en) Semiconductor structure
US8697566B2 (en) Bump structure and manufacturing method thereof
JP3945380B2 (en) Semiconductor device and manufacturing method thereof
JP2006351767A (en) Semiconductor device and its manufacturing method
US9408313B2 (en) Packaging substrate and method of fabricating the same
KR20130107216A (en) Semiconductor device and method of forming micro-vias partially through insulating material over bump interconnect conductive layer for stress relief
JP4506767B2 (en) Manufacturing method of semiconductor device
JP2009129982A5 (en)
JP2013080899A (en) Semiconductor device and semiconductor package using the same
KR102633431B1 (en) Semiconductor device and manufacturing method thereof
TWI542729B (en) Circuit board and manufacturing method thereof
US10115704B2 (en) Semiconductor device
JP3178119U (en) Semiconductor device and semiconductor package using the same
TWI472272B (en) Semiconductor package whose a dielectric layer formed from a photo-sensitive material and manufacturing method thereof
JP2009076666A (en) Method for manufacturing semiconductor device
TWI473216B (en) Manufacturing method of semiconductor and semiconductor structure thereof
TWI576979B (en) Package substrate and method for manufacturing the same
JP5382889B2 (en) Manufacturing method of package structure
KR102218736B1 (en) Bump structure, method of manufacturing the same and semiconductor package inclunding the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603