JP2013053998A

JP2013053998A - Device and method for testing circuit board

Info

Publication number: JP2013053998A
Application number: JP2011194036A
Authority: JP
Inventors: Takahiro Shimizu; 隆弘清水; Akihiro Shioiri; 章弘塩入; Taikei Ikeda; 大桂池田; Rintaro Murayama; 林太郎村山
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2011-09-06
Filing date: 2011-09-06
Publication date: 2013-03-21
Anticipated expiration: 2031-09-06
Also published as: JP5844096B2

Abstract

PROBLEM TO BE SOLVED: To improve efficiency of insulation tests between each conductor pattern of a circuit board.SOLUTION: In testing insulation between each of 16 conductor patterns, a number of connection processing are carried out in a predetermined order. The connection processing comprises; an A-type connection processing in which conductor patterns numbered 1 to 3 and 6 to 10 are connected to low electric potential as a group 1, and other conductor patterns are connected to high electric potential as a group 2; a B-type connection processing in which conductor patterns numbered 3 to 6 and 9 to 12 are connected to the low electric potential as a first group, and other conductor patterns are connected to the high electric potential as a second group; C-type connection processing in which conductor patterns numbered 1 to 4, 10, 11, 15, and 16 are connected to the low electric potential as a first group and other conductor patterns are connected to the high electric potential as a second group; and a D-type connection processing in which conductor patterns numbered 2 to 7, 14, and 15 are connected to the low electric potential as a first group and other conductors are connected to the high electric potential as a group 2.

Description

本発明は、回路基板における各導体パターン間の絶縁検査を実行する回路基板検査装置および回路基板検査方法に関するものである。 The present invention relates to a circuit board inspection apparatus and a circuit board inspection method for performing an insulation inspection between conductor patterns on a circuit board.

この種の回路基板検査装置として、特開２００９−２６４８３４号公報において出願人が開示した絶縁検査装置が知られている。この絶縁検査装置は、テストヘッド、測定部、スキャナ部、処理部などを備えて、基板に形成されている各導体パターン間の絶縁状態をマルチプル方式で検査可能に構成されている。マルチプル方式で検査を行うこの種の絶縁検査装置では、一般的に、次のようにして検査を行う。まず、各導体パターンを２つのグループにグループ分けして、処理部がスキャナ部を制御して、その一方のグループに属する導体パターンにそれぞれ接触しているテストヘッドのプローブを測定部の高電位および低電位のいずれか一方に接続させると共に、２つのグループの他方に属する導体パターンにそれぞれ接触しているプローブを測定部の高電位および低電位の他方に接続させる。次いで、処理部が、測定部を制御して検査用信号（試験用電圧）の供給によって流れる電流を測定させ、続いて、その測定値と基準値とを比較して絶縁状態を検査する。次いで、処理部は、グループ分けを変更して同様の検査を行う。この場合、検査対象の導体パターンの数をＭとしたときに、Ｎ種類（（ｌｏｇ_２Ｍ）以上であって（ｌｏｇ_２Ｍ）に最も近い整数）のグループ分けで、つまり上記の検査をＮ回行うことで、各導体パターンのいずれかにおいて絶縁不良が存在しているか、またはいずれにも絶縁不良が存在していないかを判定することができる。このため、この種の絶縁検査装置では、１つの導体パターンと１つの導体パターンとの間の絶縁状態を全ての組み合わせについて検査する構成と比較して、検査回数を十分に少なくすることが可能となっている。 As this type of circuit board inspection apparatus, an insulation inspection apparatus disclosed by the applicant in Japanese Patent Application Laid-Open No. 2009-264834 is known. The insulation inspection apparatus includes a test head, a measurement unit, a scanner unit, a processing unit, and the like, and is configured to be able to inspect the insulation state between the conductor patterns formed on the substrate by a multiple method. In this type of insulation inspection apparatus that performs inspection by a multiple method, the inspection is generally performed as follows. First, each conductor pattern is grouped into two groups, the processing unit controls the scanner unit, and the probe of the test head that is in contact with the conductor pattern belonging to one of the groups is connected to the high potential and the measurement unit. The probe that is in contact with the conductor pattern belonging to the other of the two groups is connected to the other of the high potential and the low potential of the measurement unit. Next, the processing unit controls the measurement unit to measure the current flowing by supplying the inspection signal (test voltage), and then inspects the insulation state by comparing the measured value with the reference value. Next, the processing unit changes the grouping and performs the same inspection. In this case, when the number of conductor patterns to be inspected is M, N types (an integer closest to (log ₂ M) and greater than (log ₂ M)) are grouped, that is, the above inspection is performed in N It is possible to determine whether there is an insulation failure in any one of the conductor patterns or no insulation failure in any of the conductive patterns. For this reason, in this type of insulation inspection apparatus, it is possible to sufficiently reduce the number of inspections compared to a configuration in which the insulation state between one conductor pattern and one conductor pattern is inspected for all combinations. It has become.

特開２００９−２６４８３４号公報（第５−６頁、第１図）JP 2009-264834 A (Page 5-6, FIG. 1)

ところが、上記した従来の絶縁検査装置には、改善すべき以下の課題がある。すなわち、マルチプル方式で検査を行う上記の絶縁検査装置では、検査対象の導体パターンを２つのグループにグループ分けし、各導体パターンに接触しているプローブを介して各導体パターンに検査用信号を供給する。つまり、この種の絶縁検査装置では、一度に多くのプローブを介して検査用信号が供給される。一方、この種の絶縁検査装置では、プローブと測定部とを繋ぐ接続ケーブルとしてフラットケーブル（平ケーブル）が一般的に用いられる。このようなフラットケーブルを用いた場合において、フラットケーブルを構成する各信号線のうちの隣り合う一対の信号線の一方が高電位に接続され、他方が低電位に接続されているときには、両者の間の浮遊容量がチャージされる。この場合、上記したように一度に多くのプローブを介して検査用信号を供給したときには、接続先の電位が異なる信号線の対（ペア）の数も多くなり、この結果、チャージされる浮遊容量が大きくなる。一方、検査用信号を供給する際に、接続先の電位が異なる信号線のペアが存在するときには、浮遊容量がチャージされるまでの間に比較的大きな電流が流れて、検査結果が不正確となるおそれがある。このため、この種の絶縁検査装置では、検査用信号の供給を開始してから浮遊容量がチャージされるまでに必要な時間だけ待機し、その後に測定した電流値に基づいて検査を行っている。このため、従来の絶縁検査装置には、チャージされる浮遊容量が大きいために待機時間が長くなり、これに起因して検査効率の向上が困難となっているという課題が存在し、この点の改善が望まれている。 However, the above-described conventional insulation inspection apparatus has the following problems to be improved. That is, in the above-described insulation inspection apparatus that performs the inspection by the multiple method, the conductor patterns to be inspected are grouped into two groups, and an inspection signal is supplied to each conductor pattern via a probe that is in contact with each conductor pattern. To do. That is, in this type of insulation inspection apparatus, inspection signals are supplied through many probes at once. On the other hand, in this type of insulation inspection apparatus, a flat cable (flat cable) is generally used as a connection cable that connects the probe and the measurement unit. In the case where such a flat cable is used, when one of a pair of adjacent signal lines constituting each flat cable is connected to a high potential and the other is connected to a low potential, The stray capacitance between them is charged. In this case, as described above, when inspection signals are supplied through many probes at a time, the number of signal line pairs having different connection destination potentials increases, and as a result, the stray capacitance to be charged is increased. Becomes larger. On the other hand, when supplying a test signal, if there is a pair of signal lines with different connection destination potentials, a relatively large current flows until the stray capacitance is charged, resulting in an inaccurate test result. There is a risk. For this reason, this type of insulation inspection apparatus waits for a necessary time from the start of supply of the inspection signal until the stray capacitance is charged, and then performs inspection based on the measured current value. . For this reason, the conventional insulation inspection apparatus has a problem that the standby time is long because of the large stray capacitance to be charged, and this makes it difficult to improve inspection efficiency. Improvement is desired.

本発明は、かかる改善すべき課題に鑑みてなされたものであり、回路基板における各導体パターン間の絶縁検査を行う際の検査効率を向上し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。 The present invention has been made in view of the problems to be improved, and provides a circuit board inspection apparatus and a circuit board inspection method capable of improving the inspection efficiency when performing an insulation inspection between conductor patterns on a circuit board. The main purpose.

上記目的を達成すべく請求項１記載の回路基板検査装置は、検査用信号を出力する信号出力部と、回路基板の導体パターンと前記信号出力部の低電位および高電位との接断を行うスイッチ部と、前記スイッチ部を制御して検査対象のＭ個（Ｍは３以上の整数）の前記導体パターンのうちの一部の導体パターンを第１グループとして設定して当該第１グループの導体パターンを前記低電位および前記高電位のいずれか一方の電位に接続させると共に当該Ｍ個の導体パターンのうちの当該第１グループの導体パターンを除く他の全ての導体パターンを第２グループとして設定して当該第２グループの導体パターンを当該低電位および当該高電位の他方の電位に接続させる接続処理を当該両グループとしてそれぞれ設定する前記導体パターンの組み合わせを変更しつつＮ回（Ｎは（ｌｏｇ_２Ｍ）以上であって（ｌｏｇ_２Ｍ）に最も近い整数）実行する制御部と、前記各導体パターン間の絶縁検査を前記接続処理が実行される毎に行う検査部とを備えた回路基板検査装置であって、前記制御部は、前記Ｍ個としての１６個の前記導体パターンについての前記接続処理を前記Ｎ回としての４回実行して前記絶縁検査を行う際に、当該各導体パターンに１から１６の番号が付されているとしたときに、１、２、３、６、７、８、９および１０の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に４、５、１１、１２、１３、１４、１５および１６の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第１形態での前記接続処理、３、４、５、６、９、１０、１１および１２の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に１、２、７、８、１３、１４、１５および１６の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第２形態での前記接続処理、１、２、３、４、１０、１１、１５および１６の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に５、６、７、８、９、１２、１３および１４の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第３形態での前記接続処理、並びに２、３、４、５、６、７、１４および１５の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に１、８、９、１０、１１、１２、１３および１６の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第４形態での前記接続処理を予め決められた順番で実行する。 In order to achieve the above object, a circuit board inspection apparatus according to claim 1, wherein a signal output unit that outputs a signal for inspection, a conductor pattern of the circuit board, and a low potential and a high potential of the signal output unit are disconnected. A switch part and a part of the conductor patterns to be inspected (M is an integer of 3 or more) by controlling the switch part are set as a first group, and the conductors of the first group A pattern is connected to one of the low potential and the high potential, and all the other conductor patterns except the first group of the M conductor patterns are set as the second group. A set of the conductor patterns for setting a connection process for connecting the second group of conductor patterns to the other of the low potential and the high potential as the two groups. While changing the Align N times (N is integer closest to (A is log 2 _M) or (log 2 _M)) and a control unit that executes, the insulation test between the conductor patterns is the connection process is performed A circuit board inspection apparatus including an inspection unit that performs the connection processing for each of the 16 M conductor patterns as the M times, and performs the connection process four times as the N times. When performing the insulation inspection, if the numbers 1 to 16 are assigned to the respective conductor patterns, the numbers 1, 2, 3, 6, 7, 8, 9 and 10 are assigned. The conductor patterns are set as the first group and connected to any one of the potentials, and the conductor patterns numbered 4, 5, 11, 12, 13, 14, 15, and 16 are secondly connected. Set as a group and the other Any one of the above-mentioned connection patterns in the first form of connecting to the position is set as the first group with the conductor patterns numbered 3, 4, 5, 6, 9, 10, 11 and 12 A second configuration in which the conductor patterns numbered 1, 2, 7, 8, 13, 14, 15, and 16 are set as a second group and connected to the other potential while being connected to one potential. The conductor patterns numbered 1, 2, 3, 4, 10, 11, 15 and 16 are set as the first group and connected to one of the potentials. The connection process in the third mode in which the conductor patterns numbered 5, 6, 7, 8, 9, 12, 13 and 14 are set as a second group and connected to the other potential; and 2, 3, 4, 5, , 7, 14 and 15 are set as the first group and connected to any one of the potentials, and 1, 8, 9, 10, 11, 12, 13 and 16 are connected. The connection process in the fourth mode in which the conductor patterns to which the numbers are attached is set as a second group and connected to the other potential is executed in a predetermined order.

また、請求項２記載の回路基板検査方法は、回路基板における検査対象のＭ個（Ｍは３以上の整数）の導体パターンのうちの一部の導体パターンを第１グループとして設定して当該第１グループの導体パターンを検査用信号を出力する信号出力部の低電位および高電位のいずれか一方の電位に接続させると共に当該Ｍ個の導体パターンのうちの当該第１グループの導体パターンを除く他の全ての導体パターンを第２グループとして設定して当該第２グループの導体パターンを当該低電位および当該高電位の他方の電位に接続させる接続処理を当該両グループとしてそれぞれ設定する前記導体パターンの組み合わせを変更しつつＮ回（Ｎは（ｌｏｇ_２Ｍ）以上であって（ｌｏｇ_２Ｍ）に最も近い整数）実行し、前記各導体パターン間の絶縁検査を前記接続処理を実行する毎に行う回路基板検査方法であって、前記Ｍ個としての１６個の前記導体パターンについての前記接続処理を前記Ｎ回としての４回実行して前記絶縁検査を行う際に、当該各導体パターンに１から１６の番号が付されているとしたときに、１、２、３、６、７、８、９および１０の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に４、５、１１、１２、１３、１４、１５および１６の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第１形態での前記接続処理、３、４、５、６、９、１０、１１および１２の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に１、２、７、８、１３、１４、１５および１６の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第２形態での前記接続処理、１、２、３、４、１０、１１、１５および１６の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に５、６、７、８、９、１２、１３および１４の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第３形態での前記接続処理、並びに２、３、４、５、６、７、１４および１５の番号が付されている前記導体パターンを前記第１グループとして設定して前記いずれか一方の電位に接続すると共に１、８、９、１０、１１、１２、１３および１６の番号が付されている前記導体パターンを第２グループとして設定して前記他方の電位に接続する第４形態での前記接続処理を予め決められた順番で実行する。 According to a second aspect of the present invention, there is provided a circuit board inspection method in which a part of the M (M is an integer of 3 or more) conductor patterns to be inspected on a circuit board is set as a first group. Other than connecting one group of conductor patterns to either the low potential or the high potential of the signal output unit that outputs the inspection signal, and excluding the first group of the M conductor patterns. A combination of conductor patterns in which all the conductor patterns are set as a second group and a connection process for connecting the second group of conductor patterns to the other potential of the low potential and the high potential is set as the two groups, respectively. while changing the N times (N is _(log 2 M) greater than or equal to a _(log 2 M) nearest integer) perform insulation test between the conductor patterns A circuit board inspection method for performing inspection every time the connection processing is executed, wherein the connection processing for the 16 conductor patterns as the M pieces is executed four times as the N times, and the insulation inspection is performed. When conducting, assuming that each conductor pattern is numbered 1 to 16, the conductor patterns numbered 1, 2, 3, 6, 7, 8, 9 and 10 are The conductor pattern set as the first group and connected to one of the potentials and numbered 4, 5, 11, 12, 13, 14, 15 and 16 is set as the second group. The conductor patterns numbered 3, 4, 5, 6, 9, 10, 11 and 12 in the first form for connecting to the other potential are set as the first group. One of the above In the second mode, the conductor patterns connected to the potential and numbered 1, 2, 7, 8, 13, 14, 15 and 16 are set as a second group and connected to the other potential. The connection process, 1, 2, 3, 4, 10, 11, 15, and 16 are set as the first group and connected to any one of the potentials, and 5, The connection process in the third mode in which the conductor patterns numbered 6, 7, 8, 9, 12, 13 and 14 are set as a second group and connected to the other potential, and 2, The conductor patterns numbered 3, 4, 5, 6, 7, 14 and 15 are set as the first group and connected to any one of the potentials, and 1, 8, 9, 10, 11, 12, 13 The conductor pattern number beauty 16 is attached is set as the second group is performed in the connection processing predetermined order of the fourth embodiment to be connected to the other potential.

請求項１記載の回路基板検査装置、および請求項２記載の回路基板検査方法によれば、１６個の導体パターンについての接続処理を４回実行する際に、第１形態での接続処理、第２形態での接続処理、第３形態での接続処理、および第４形態での接続処理を予め決められた順番で実行することにより、隣り合う一対の導体パターンの一方が低電位に接続され他方が高電位に接続されている異電位の導体パターンのペアの数を、従来の構成および方法と比較して十分に少なくすることができる。したがって、この回路基板検査装置および回路基板検査によれば、異電位の導体パターンのペアの数が少なくなる分、検査用信号の供給の際にチャージされる浮遊容量（例えば、異電位の導体パターンに検査用信号を供給する各信号線間の浮遊容量）を小さくすることができるため、検査用信号の供給開始から浮遊容量がチャージされるまでの待機時間を十分に短くすることができる結果、検査効率を十分に向上することができる。 According to the circuit board inspection apparatus according to claim 1 and the circuit board inspection method according to claim 2, when the connection process for 16 conductor patterns is executed four times, the connection process in the first form, By performing the connection process in the second form, the connection process in the third form, and the connection process in the fourth form in a predetermined order, one of the pair of adjacent conductor patterns is connected to a low potential, and the other Can be sufficiently reduced as compared with the conventional configuration and method. Therefore, according to the circuit board inspection apparatus and the circuit board inspection, the stray capacitance (for example, different potential conductor pattern, which is charged when the inspection signal is supplied, corresponding to the reduction in the number of different potential conductor pattern pairs. As a result, the waiting time from the start of supply of the inspection signal until the stray capacitance is charged can be sufficiently shortened. Inspection efficiency can be sufficiently improved.

回路基板検査装置１の構成を示す構成図である。1 is a configuration diagram showing a configuration of a circuit board inspection device 1. 回路基板検査方法を説明する第１の説明図である。It is the 1st explanatory view explaining a circuit board inspection method. 回路基板検査方法を説明する第２の説明図である。It is the 2nd explanatory view explaining a circuit board inspection method. 回路基板検査方法を説明する第３の説明図である。It is the 3rd explanatory view explaining a circuit board inspection method. 回路基板検査方法を説明する第４の説明図である。It is the 4th explanatory view explaining a circuit board inspection method. 回路基板検査方法を説明する第５の説明図である。It is the 5th explanatory view explaining a circuit board inspection method. 回路基板検査方法を説明する第６の説明図である。It is the 6th explanatory view explaining a circuit board inspection method. 回路基板検査方法を説明する第７の説明図である。It is a 7th explanatory view explaining a circuit board inspection method. 回路基板検査方法を説明する第８の説明図である。It is the 8th explanatory view explaining a circuit board inspection method. 従来の回路基板検査方法を説明する説明図である。It is explanatory drawing explaining the conventional circuit board inspection method.

以下、本発明に係る回路基板検査装置および回路基板検査方法の実施の形態について、添付図面を参照して説明する。 Embodiments of a circuit board inspection apparatus and a circuit board inspection method according to the present invention will be described below with reference to the accompanying drawings.

最初に、回路基板検査装置の一例としての回路基板検査装置１の構成について説明する。図１に示す回路基板検査装置１は、複数の導体パターンを有する回路基板（例えば、図２に示す回路基板１００）における各導体パターン（例えば、同図に示す導体パターンＰ１〜Ｐ１６であって、以下、区別しないときには「導体パターンＰ」ともいう）の間の絶縁状態の検査（絶縁検査）を後述する回路基板検査方法に従って実行可能に構成されている。具体的には、回路基板検査装置１は、図１に示すように、基板保持部１１、プローブユニット１２、移動機構１３、信号出力部１４、スイッチ部１５、測定部１６、記憶部１７および制御部１８を備えて構成されている。なお、測定部１６および制御部１８によって検査部が構成される。 First, the configuration of the circuit board inspection apparatus 1 as an example of the circuit board inspection apparatus will be described. A circuit board inspection apparatus 1 shown in FIG. 1 includes conductor patterns (for example, conductor patterns P1 to P16 shown in FIG. 2) in a circuit board having a plurality of conductor patterns (for example, the circuit board 100 shown in FIG. 2). Hereinafter, when not distinguished, the inspection of the insulation state (also referred to as “conductor pattern P”) (insulation inspection) can be performed according to a circuit board inspection method described later. Specifically, as shown in FIG. 1, the circuit board inspection apparatus 1 includes a board holding unit 11, a probe unit 12, a moving mechanism 13, a signal output unit 14, a switch unit 15, a measuring unit 16, a storage unit 17, and a control. A portion 18 is provided. The measuring unit 16 and the control unit 18 constitute an inspection unit.

基板保持部１１は、保持板と、保持板に取り付けられて回路基板１００の端部を挟み込んで固定するクランプ機構（いずれも図示せず）とを備えて、回路基板１００を保持可能に構成されている。プローブユニット１２は、複数のプローブ２１（図１参照）を備えて治具型に構成されている。この場合、プローブユニット１２は、回路基板１００の各導体パターンＰの形状や配設位置などに応じて、プローブ２１の数や配列パターンが予め規定されている。 The substrate holding unit 11 includes a holding plate and a clamp mechanism (none of which is shown) that is attached to the holding plate and sandwiches and fixes the end portion of the circuit substrate 100, and is configured to hold the circuit substrate 100. ing. The probe unit 12 includes a plurality of probes 21 (see FIG. 1) and is configured in a jig shape. In this case, the number of probes 21 and the arrangement pattern of the probe unit 12 are defined in advance according to the shape and arrangement position of each conductor pattern P of the circuit board 100.

移動機構１３は、制御部１８の制御に従い、プローブユニット１２を上下方向に移動させることによってプロービングを実行する。信号出力部１４は、制御部１８の制御に従い、検査用信号Ｓ（一例として、電圧値が１５Ｖ〜２５０Ｖ程度の直流電圧）を出力する。 The moving mechanism 13 performs probing by moving the probe unit 12 in the vertical direction under the control of the control unit 18. The signal output unit 14 outputs an inspection signal S (for example, a DC voltage having a voltage value of about 15V to 250V) under the control of the control unit 18.

スイッチ部１５は、スキャナであって、複数のスイッチ（図示せず）を備えて構成されている。また、スイッチ部１５には、プローブユニット１２に配設されているプローブ２１の数と同数またはそれ以上の数の信号線が並設されたフラットケーブル（平ケーブル）が連結され、このフラットケーブルの各信号線を介して各プローブ２１とスイッチ部１５とが電気的に結ばれている。このスイッチ部１５は、制御部１８の制御に従って各スイッチをオン状態またはオフ状態に移行させることにより、導体パターンＰに接触しているプローブユニット１２のプローブ２１と信号出力部１４の低電位および高電位との接断（接続および切断）を行うと共に、プローブ２１と測定部１６との接断を行う。つまり、スイッチ部１５は、プローブ２１を介して、導体パターンＰと信号出力部１４の低電位および高電位との接断、および導体パターンＰと測定部１６との接断を行う。 The switch unit 15 is a scanner, and includes a plurality of switches (not shown). Further, the switch unit 15 is connected to a flat cable (flat cable) in which the same number or more signal wires as the number of the probes 21 provided in the probe unit 12 are arranged in parallel. Each probe 21 and the switch unit 15 are electrically connected via each signal line. The switch unit 15 shifts each switch to an on state or an off state according to the control of the control unit 18, thereby reducing the low potential and the high potential of the probe 21 and the signal output unit 14 that are in contact with the conductor pattern P. The connection (disconnection) with the electric potential is performed, and the connection between the probe 21 and the measurement unit 16 is performed. That is, the switch unit 15 performs connection / disconnection between the conductor pattern P and the low potential and the high potential of the signal output unit 14 and connection / disconnection between the conductor pattern P and the measurement unit 16 via the probe 21.

測定部１６は、検査用信号Ｓの電圧値と、導体パターンＰに対する検査用信号Ｓの供給によって導体パターンＰ間に流れる電流の電流値とに基づき、導体パターンＰ間の抵抗値を測定する測定処理を実行する。 The measurement unit 16 measures the resistance value between the conductor patterns P based on the voltage value of the inspection signal S and the current value of the current flowing between the conductor patterns P by the supply of the inspection signal S to the conductor pattern P. Execute the process.

記憶部１７は、基板データＤｃを記憶する。この基板データＤｃには、回路基板１００に形成されている各導体パターンＰを特定する情報（具体的には、各導体パターンＰに付された番号）が含まれている。また、記憶部１７は、プローブユニット１２の各プローブ２１を識別する識別情報Ｄｄを記憶する。この識別情報Ｄｄには、各プローブ２１にそれぞれ付された番号を示す情報が含まれている。また、記憶部１７は、導体パターンＰ間の絶縁状態の良否判定に用いる基準値を記憶する。さらに、記憶部１７は、測定部１６によって測定される測定値、および制御部１８によって実行される絶縁検査の結果を記憶する。 The storage unit 17 stores substrate data Dc. The board data Dc includes information for identifying each conductor pattern P formed on the circuit board 100 (specifically, a number assigned to each conductor pattern P). The storage unit 17 also stores identification information Dd that identifies each probe 21 of the probe unit 12. The identification information Dd includes information indicating the number assigned to each probe 21. Further, the storage unit 17 stores a reference value used for determining whether the insulation state between the conductor patterns P is acceptable. Further, the storage unit 17 stores the measurement value measured by the measurement unit 16 and the result of the insulation test executed by the control unit 18.

制御部１８は、図外の操作部から出力される操作信号に従って回路基板検査装置１を構成する各構成要素を制御する。また、制御部１８は、接続処理を実行して回路基板１００における各導体パターンＰと信号出力部１４の高電位および低電位との接断、並びに導体パターンＰと測定部１６との接断をスイッチ部１５に行わせる。 The control unit 18 controls each component constituting the circuit board inspection apparatus 1 according to an operation signal output from an operation unit (not shown). In addition, the control unit 18 executes a connection process to disconnect / connect each conductor pattern P on the circuit board 100 with the high potential and the low potential of the signal output unit 14 and disconnect the conductor pattern P from the measurement unit 16. The switch unit 15 is made to perform this.

この接続処理では、制御部１８は、スイッチ部１５を制御して、検査対象のＭ個の導体パターンＰのうちの一部の導体パターンＰを第１グループとして設定して、その第１グループの導体パターンＰを信号出力部１４における低電位および高電位のいずれか一方の電位に接続させると共に、Ｍ個の導体パターンＰのうちの第１グループの導体パターンＰを除く他の全ての導体パターンＰを第２グループとして設定して、その第２グループの導体パターンＰを信号出力部１４における低電位および高電位の他方の電位に接続させる。また、制御部１８は、この接続処理を、両グループとしてそれぞれ設定する導体パターンＰの組み合わせを変更しつつＮ回（Ｎは（ｌｏｇ_２Ｍ）以上であって（ｌｏｇ_２Ｍ）に最も近い整数）実行する。 In this connection process, the control unit 18 controls the switch unit 15 to set a part of the M conductor patterns P to be inspected as a first group, and the first group. The conductor pattern P is connected to one of a low potential and a high potential in the signal output unit 14 and all the other conductor patterns P except for the first group of the M conductor patterns P are included. Is set as the second group, and the conductor pattern P of the second group is connected to the other of the low potential and the high potential in the signal output unit 14. Further, the control unit 18 performs the connection process by changing the combination of the conductor patterns P set as both groups, N times (N is equal to (log ₂ M) or more and an integer closest to (log ₂ M)). )Run.

また、制御部１８は、１６個の導体パターンＰを検査対象とするときに、後述する手順で第１グループおよび第２グループとして設定する導体パターンＰのグループ分けを行う。また、制御部１８は、より多くの複数の導体パターンＰを検査対象とするときには、１６個の導体パターンＰを１つの単位として後述するグループ分けを行う。 In addition, when the 16 conductor patterns P are to be inspected, the control unit 18 performs grouping of the conductor patterns P set as the first group and the second group in the procedure described later. In addition, when a plurality of conductor patterns P are to be inspected, the control unit 18 performs grouping, which will be described later, with 16 conductor patterns P as one unit.

さらに、制御部１８は、測定部１６を制御して、接続処理を実行する毎に測定処理を実行させると共に、測定処理によって測定された導体パターンＰ間の抵抗値に基づいて導体パターンＰ間の絶縁状態を検査する。つまり、制御部１８は、接続処理を実行する毎に絶縁検査を実行する。なお、上記した形態での接続処理を伴う絶縁検査の方式を以下「マルチプル方式」ともいう。 Further, the control unit 18 controls the measurement unit 16 to execute the measurement process every time the connection process is executed, and between the conductor patterns P based on the resistance value between the conductor patterns P measured by the measurement process. Check for insulation. That is, the control unit 18 performs an insulation test every time the connection process is performed. Note that the method of insulation inspection accompanied by the connection processing in the above-described form is also referred to as “multiple method” hereinafter.

次に、回路基板検査装置１を用いて図２に示す回路基板１００における各導体パターンＰの間の絶縁状態を検査する回路基板検査方法、およびその際の回路基板検査装置１の動作について、図面を参照して説明する。なお、回路基板１００は、数多くの導体パターンＰを有しているが、図２では、その一部として、１６個の導体パターンＰ１〜Ｐ１６を図示している。また、この例では、この１６個（Ｍ個の一例）の導体パターンＰ１〜Ｐ１６を検査対象とするものとし、各導体パターンＰ１〜Ｐ１６には、「１」〜「１６」の番号がそれぞれ付されているものとする。さらに、各導体パターンＰ１〜Ｐ１６には、各導体パターンＰ１〜Ｐ１６に付された番号と同じ番号（「１」〜「１６」の番号）がそれぞれ付されたプローブ２１が接触（プロービング）されるものとする。 Next, the circuit board inspection method for inspecting the insulation state between the conductor patterns P in the circuit board 100 shown in FIG. 2 using the circuit board inspection apparatus 1 and the operation of the circuit board inspection apparatus 1 at that time will be described. Will be described with reference to FIG. The circuit board 100 has a large number of conductor patterns P. FIG. 2 shows 16 conductor patterns P1 to P16 as a part thereof. In this example, the 16 (M example) conductor patterns P1 to P16 are to be inspected, and the numbers “1” to “16” are assigned to the conductor patterns P1 to P16, respectively. It is assumed that Furthermore, the probes 21 to which the same numbers (numbers “1” to “16”) as the numbers assigned to the respective conductor patterns P1 to P16 are respectively contacted (probed) to the respective conductor patterns P1 to P16. Shall.

まず、回路基板１００を基板保持部１１における保持板（図示せず）に載置し、次いで、基板保持部１１のクランプ機構（図示せず）で回路基板１００の端部を挟み込んで固定することにより、回路基板１００を基板保持部１１に保持させる。続いて、図外の操作部を用いて検査開始操作を行う。この際に、制御部１８が、操作部から出力された操作信号に従い、移動機構１３を制御してプローブユニット１２を下向きに移動させる。これにより、プローブユニット１２の各プローブ２１の先端部が各導体パターンＰにそれぞれ接触（プロービング）させられる。 First, the circuit board 100 is placed on a holding plate (not shown) in the board holding part 11, and then the end part of the circuit board 100 is sandwiched and fixed by a clamping mechanism (not shown) of the board holding part 11. Thus, the circuit board 100 is held by the board holding unit 11. Subsequently, an inspection start operation is performed using an operation unit (not shown). At this time, the control unit 18 controls the moving mechanism 13 to move the probe unit 12 downward in accordance with the operation signal output from the operation unit. Thereby, the front-end | tip part of each probe 21 of the probe unit 12 is made to contact (probing) each conductor pattern P, respectively.

次いで、制御部１８は、マルチプル方式での絶縁検査を実行する。この例では、回路基板１００における検査対象の導体パターンＰの数Ｍが「１６」のため、第１グループおよび第２グループとしてそれぞれ設定する導体パターンＰの組み合わせの種類数Ｎは、（ｌｏｇ_２Ｍ）以上であって（ｌｏｇ_２Ｍ）に最も近い整数である「４」となる。つまり、制御部１８が、４回の接続処理および絶縁検査を実行することで、全ての導体パターンＰについての絶縁状態の良否を検査することができる。この回路基板検査装置１では、制御部１８は、この４回の接続処理および絶縁検査を、一例として、次の手順で行う。 Next, the control unit 18 performs an insulation test using a multiple method. In this example, since the number M of the conductor patterns P to be inspected in the circuit board 100 is “16”, the number N of combinations of the conductor patterns P set as the first group and the second group is (log ₂ M ), Which is “4” which is the integer closest to (log ₂ M). That is, the control part 18 can test | inspect the quality of the insulation state about all the conductor patterns P by performing the connection process and insulation test | inspection 4 times. In this circuit board inspection apparatus 1, the control unit 18 performs the four connection processes and the insulation inspection by the following procedure as an example.

制御部１８は、まず、基板データＤｃおよび識別情報Ｄｄを記憶部１７から読み出し、続いて、各導体パターンＰに付されている番号および各導体パターンに接触しているプローブ２１の番号を基板データＤｃおよび識別情報Ｄｄに基づいて特定する。次いで、制御部１８は、１回目の接続処理を実行する。この１回目の接続処理では、制御部１８は、スイッチ部１５を制御して、図３に示すように、「１」、「２」、「３」、「６」、「７」、「８」、「９」および「１０」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の低電位（低電位および高電位のいずれか一方の電位に相当する）に接続すると共に、「４」、「５」、「１１」、「１２」、「１３」、「１４」、「１５」および「１６」の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の高電位（低電位および高電位の他方の電位に相当する）に接続する（図３では、低電位を「低」で、高電位を「高」でそれぞれ図示している）。以下、このグループ分けによる接続処理の形態をＡ形態（第１の形態に相当する）ともいう。 First, the control unit 18 reads the board data Dc and the identification information Dd from the storage unit 17, and then sets the number assigned to each conductor pattern P and the number of the probe 21 in contact with each conductor pattern to the board data. It is specified based on Dc and identification information Dd. Next, the control unit 18 executes a first connection process. In the first connection process, the control unit 18 controls the switch unit 15 to perform “1”, “2”, “3”, “6”, “7”, “8” as shown in FIG. ”,“ 9 ”and“ 10 ”are assigned to the conductor pattern P as a first group, and the signal output unit 14 has a low potential (corresponding to one of a low potential and a high potential). And the conductor patterns P numbered “4”, “5”, “11”, “12”, “13”, “14”, “15” and “16” are connected to the second group. And connected to the high potential (corresponding to the other of the low potential and the high potential) of the signal output unit 14 (in FIG. 3, the low potential is “low” and the high potential is “high”. Shown). Hereinafter, the form of connection processing by grouping is also referred to as A form (corresponding to the first form).

続いて、制御部１８は、信号出力部１４を制御して検査用信号Ｓを出力させる。この際に、スイッチ部１５に連結されているフラットケーブルの各信号線、および各信号線に接続されている各プローブ２１を介して、各導体パターンＰに検査用信号Ｓが供給される。次いで、制御部１８は、測定部１６に対して測定処理を実行させる。この測定処理では、測定部１６は、検査用信号Ｓの電圧値と、導体パターンＰに対する検査用信号Ｓの供給によって導体パターンＰ間に流れる電流の電流値とに基づき、導体パターンＰ間の抵抗値を測定する。 Subsequently, the control unit 18 controls the signal output unit 14 to output the inspection signal S. At this time, the inspection signal S is supplied to each conductor pattern P via each signal line of the flat cable connected to the switch unit 15 and each probe 21 connected to each signal line. Next, the control unit 18 causes the measurement unit 16 to perform measurement processing. In this measurement process, the measurement unit 16 determines the resistance between the conductor patterns P based on the voltage value of the inspection signal S and the current value of the current flowing between the conductor patterns P due to the supply of the inspection signal S to the conductor pattern P. Measure the value.

続いて、制御部１８は、測定部１６によって測定された抵抗の測定値と記憶部１７に記憶されている基準値とを比較して、各導体パターンＰ間の絶縁状態を検査する。この場合、制御部１８は、測定値が基準値以上のときには、絶縁状態が良好と判定し、測定値が基準値未満のときには、絶縁状態が不良と判定する。次いで、制御部１８は、検査結果（判定結果）を記憶部１７に記憶させて、１回目の接続処理および絶縁検査を終了する。 Subsequently, the control unit 18 compares the measured resistance value measured by the measurement unit 16 with the reference value stored in the storage unit 17 to inspect the insulation state between the conductor patterns P. In this case, the control unit 18 determines that the insulation state is good when the measurement value is equal to or greater than the reference value, and determines that the insulation state is defective when the measurement value is less than the reference value. Next, the control unit 18 stores the inspection result (determination result) in the storage unit 17 and ends the first connection process and the insulation inspection.

続いて、制御部１８は、２回目の接続処理を実行する。この２回目の接続処理では、制御部１８は、スイッチ部１５を制御して、図３に示すように、「３」、「４」、「５」、「６」、「９」、「１０」、「１１」および「１２」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の低電位に接続すると共に、「１」、「２」、「７」、「８」、「１３」、「１４」、「１５」および「１６」の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の高電位に接続する。以下、このグループ分けによる接続処理の形態をＢ形態（第２の形態に相当する）ともいう。 Subsequently, the control unit 18 executes a second connection process. In the second connection process, the control unit 18 controls the switch unit 15 to perform “3”, “4”, “5”, “6”, “9”, “10” as shown in FIG. ”,“ 11 ”, and“ 12 ”numbered conductor patterns P are set as a first group and connected to the low potential of the signal output unit 14, and“ 1 ”,“ 2 ”,“ 7 ” , “8”, “13”, “14”, “15”, and “16” are set as the second group, and are connected to the high potential of the signal output unit 14. Hereinafter, this form of connection processing by grouping is also referred to as B form (corresponding to the second form).

次いで、制御部１８は、上記したように、信号出力部１４を制御して検査用信号Ｓを出力させると共に、測定部１６を制御して測定処理を実行させる。続いて、制御部１８は、測定部１６によって測定された測定値に基づく各導体パターンＰ間の絶縁検査を実行する。次いで、制御部１８は、検査結果を記憶部１７に記憶させて、２回目の接続処理および絶縁検査を終了する。 Next, as described above, the control unit 18 controls the signal output unit 14 to output the inspection signal S and also controls the measurement unit 16 to execute measurement processing. Subsequently, the control unit 18 performs an insulation inspection between the conductor patterns P based on the measurement value measured by the measurement unit 16. Next, the control unit 18 stores the inspection result in the storage unit 17 and ends the second connection process and the insulation inspection.

続いて、制御部１８は、３回目の接続処理を実行する。この３回目の接続処理では、制御部１８は、スイッチ部１５を制御して、図３に示すように、「１」、「２」、「３」、「４」、「１０」、「１１」、「１５」および「１６」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の低電位に接続すると共に、「５」、「６」、「７」、「８」、「９」、「１２」、「１３」および「１４」の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の高電位に接続する。以下、このグループ分けによる接続処理の形態をＣ形態（第３の形態に相当する）ともいう。 Subsequently, the control unit 18 executes a third connection process. In the third connection process, the control unit 18 controls the switch unit 15 to perform “1”, “2”, “3”, “4”, “10”, “11” as shown in FIG. ”,“ 15 ”, and“ 16 ”numbered conductor patterns P are set as a first group and connected to the low potential of the signal output unit 14, and“ 5 ”,“ 6 ”,“ 7 ” , “8”, “9”, “12”, “13”, and “14” are set as a second group and connected to the high potential of the signal output unit 14. Hereinafter, the form of connection processing by grouping is also referred to as C form (corresponding to the third form).

次いで、制御部１８は、上記したように、信号出力部１４を制御して検査用信号Ｓを出力させると共に、測定部１６を制御して測定処理を実行させる。続いて、制御部１８は、測定部１６によって測定された測定値に基づく各導体パターンＰ間の絶縁検査を実行する。次いで、制御部１８は、検査結果を記憶部１７に記憶させて、３回目の接続処理および絶縁検査を終了する。 Next, as described above, the control unit 18 controls the signal output unit 14 to output the inspection signal S and also controls the measurement unit 16 to execute measurement processing. Subsequently, the control unit 18 performs an insulation inspection between the conductor patterns P based on the measurement value measured by the measurement unit 16. Next, the control unit 18 stores the inspection result in the storage unit 17 and ends the third connection process and the insulation inspection.

続いて、制御部１８は、４回目の接続処理を実行する。この４回目の接続処理では、制御部１８は、スイッチ部１５を制御して、図３に示すように、「２」、「３」、「４」、「５」、「６」、「７」、「１４」および「１５」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の低電位に接続すると共に、「１」、「８」、「９」、「１０」、「１１」、「１２」、「１３」および「１６」の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の高電位に接続する。以下、このグループ分けによる接続処理の形態をＤ形態（第４の形態に相当する）ともいう。 Subsequently, the control unit 18 executes a fourth connection process. In the fourth connection process, the control unit 18 controls the switch unit 15 to perform “2”, “3”, “4”, “5”, “6”, “7” as shown in FIG. ”,“ 14 ”and“ 15 ”numbered conductor patterns P are set as a first group and connected to the low potential of the signal output unit 14, and“ 1 ”,“ 8 ”,“ 9 ” , “10”, “11”, “12”, “13”, and “16” are set as a second group and connected to the high potential of the signal output unit 14. Hereinafter, the form of connection processing by grouping is also referred to as D form (corresponding to the fourth form).

次いで、制御部１８は、上記したように、信号出力部１４を制御して検査用信号Ｓを出力させると共に、測定部１６を制御して測定処理を実行させる。続いて、制御部１８は、測定部１６によって測定された測定値に基づく各導体パターンＰ間の絶縁検査を実行する。次いで、制御部１８は、検査結果を記憶部１７に記憶させて、４回目の接続処理および絶縁検査を終了する。このように、この回路基板検査装置１では、上記した４つの形態（Ａ形態〜Ｄ形態）の各接続処理をＡ形態、Ｂ形態、Ｃ形態およびＤ形態の順番（予め決められた順番の一例）で１回ずつ実行し、各接続処理を実行する毎に絶縁検査を実行する。 Next, as described above, the control unit 18 controls the signal output unit 14 to output the inspection signal S and also controls the measurement unit 16 to execute measurement processing. Subsequently, the control unit 18 performs an insulation inspection between the conductor patterns P based on the measurement value measured by the measurement unit 16. Next, the control unit 18 stores the inspection result in the storage unit 17 and ends the fourth connection process and the insulation inspection. Thus, in this circuit board inspection apparatus 1, each connection process of the four forms (A form to D form) described above is performed in the order of A form, B form, C form, and D form (an example of a predetermined order). ) Once and each time the connection process is executed, an insulation test is executed.

ここで、上記のように４回の接続処理を実行したときには、図３に示すように、隣り合う一対の導体パターンＰのいずれか一方が低電位に接続され、他方が高電位に接続されている対（以下「異電位のペア」ともいう）の数（同図に示す「異電位ペア数」）が、１回目〜４回目の各接続処理においてそれぞれ「３」、「４」、「４」および「４」となり、４回の接続処理における異電位のペアの合計が「１５」となる。 Here, when the connection process is executed four times as described above, as shown in FIG. 3, one of a pair of adjacent conductor patterns P is connected to a low potential and the other is connected to a high potential. The number of pairs (hereinafter also referred to as “different potential pairs”) (“different potential pair number” shown in the figure) is “3”, “4”, “4” in the first to fourth connection processes, respectively. And “4”, and the total of the pairs of different potentials in the four connection processes is “15”.

一方、従来の回路基板検査装置および回路基板検査方では、一般的に、第１グループおよび第２グループとして設定する導体パターンＰのグループ分けを次のようにして行う。例えば、１６個の導体パターンＰについてグループ分けを行うときには、図１０に示すように、１回目のグループ分けにおいて、各導体パターンＰに「００００」〜「１１１１」までの１６個の２進数の番号（１０進数で「０」〜「１５」にそれぞれ対応する番号）をそれぞれ付して、２進数の各番号における１桁目が「０」の番号が付された導体パターンＰ（１０進数で「０」、「２」、「４」、「６」、「８」、「１０」、「１２」および「１４」の各番号が付された導体パターンＰ）を第１グループとして設定し、これ以外の番号が付された導体パターンＰを第２グループとして設定する。 On the other hand, in the conventional circuit board inspection apparatus and circuit board inspection method, the conductor patterns P set as the first group and the second group are generally grouped as follows. For example, when grouping 16 conductor patterns P, as shown in FIG. 10, in the first grouping, 16 binary numbers from “0000” to “1111” are assigned to each conductor pattern P. (Numbers corresponding to “0” to “15” in decimal numbers), respectively, and a conductor pattern P (in decimal numbers “0” in the first digit of each binary number) Conductor patterns P) numbered “0”, “2”, “4”, “6”, “8”, “10”, “12” and “14” are set as a first group, Conductor patterns P with numbers other than are set as the second group.

次いで、図１０に示すように、２回目のグループ分けにおいて、２進数の各番号における２桁目が「０」の導体パターンＰ（１０進数で「０」、「１」、「４」、「５」、「８」、「９」、「１２」および「１３」の各番号が付された導体パターンＰ）を第１グループとして設定し、これ以外の番号が付された導体パターンＰを第２グループとして設定する。続いて、３回目のグループ分けにおいて、２進数の各番号における３桁目が「０」の導体パターンＰ（１０進数で「０」、「１」、「２」、「３」、「８」、「９」、「１０」および「１１」の各番号が付された導体パターンＰ）を第１グループとして設定し、これ以外の番号が付された導体パターンＰを第２グループとして設定する。 Next, as shown in FIG. 10, in the second grouping, the conductor pattern P in which the second digit of each binary number is “0” (decimal numbers “0”, “1”, “4”, “ Conductor patterns P) with numbers “5”, “8”, “9”, “12” and “13” are set as the first group, and conductor patterns P with other numbers are set as the first group. Set as 2 groups. Subsequently, in the third grouping, the conductor pattern P in which the third digit of each binary number is “0” (“0”, “1”, “2”, “3”, “8” in decimal) , “9”, “10” and “11” are set as the first group, and the conductor patterns P with other numbers are set as the second group.

次いで、４回目のグループ分けにおいて、２進数の各番号における４桁目が「０」の導体パターンＰ（１０進数で「０」、「１」、「２」、「３」、「４」、「５」、「６」および「７」の各番号が付された導体パターンＰ）を第１グループとして設定し、これ以外の番号が付された導体パターンＰを第２グループとして設定する。このような、従来の手法でのグループ分けによって４回目の接続処理を実行したときには、図１０に示すように、異電位のペアの数が、１回目〜４回目の各接続処理においてそれぞれ「１５」、「７」、「３」および「１」となり、４回の接続処理における異電位のペアの合計が「２６」となる。このことから、この回路基板検査装置１および回路基板検査では、従来の構成および方法と比較して、４回の接続処理における異電位のペアの合計が十分に小さく、かつ各回の接続処理における異電位のペアの数が平均化していることが明らかである。 Next, in the fourth grouping, the conductor pattern P (in decimal numbers “0”, “1”, “2”, “3”, “4”, “0” in the fourth digit in each binary number) Conductor patterns P) with numbers “5”, “6”, and “7” are set as the first group, and conductor patterns P with other numbers are set as the second group. When the fourth connection process is executed by the grouping in the conventional method, the number of different potential pairs is “15” in each of the first to fourth connection processes as shown in FIG. ”,“ 7 ”,“ 3 ”, and“ 1 ”, and the total of the pairs of different potentials in the four connection processes is“ 26 ”. Therefore, in this circuit board inspection apparatus 1 and circuit board inspection, compared to the conventional configuration and method, the total of pairs of different potentials in the four connection processes is sufficiently small, and the difference in each connection process is different. It is clear that the number of potential pairs is averaging.

この場合、異電位のペアの数が多いほど、検査用信号Ｓの供給の際にチャージされる浮遊容量（異電位のペアに検査用信号Ｓを供給する各信号線間の浮遊容量）が大きくなり、検査用信号Ｓの供給開始から浮遊容量がチャージされるまで待機する時間が長くなることに起因して検査効率が低下する。この回路基板検査装置１では、このような検査効率の低下の要因となるチャージされる浮遊容量、すなわち異電位のペアの数を、従来の構成および方法と比較して十分に少なくすることが可能となっている。 In this case, the larger the number of different potential pairs, the larger the stray capacitance charged when the test signal S is supplied (the stray capacitance between the signal lines supplying the test signal S to the different potential pair). As a result, the inspection efficiency is lowered due to the longer waiting time from the start of supply of the inspection signal S until the stray capacitance is charged. In this circuit board inspection apparatus 1, it is possible to sufficiently reduce the number of stray capacitances charged, that is, pairs of different potentials, which cause such a decrease in inspection efficiency, as compared with the conventional configuration and method. It has become.

続いて、制御部１８は、検査結果を図外の表示部に表示させる。以上により、回路基板１００の各導体パターンＰについてマルチプル方式による絶縁検査が終了する。 Subsequently, the control unit 18 displays the inspection result on a display unit outside the drawing. As described above, the insulation test by the multiple method is completed for each conductor pattern P of the circuit board 100.

このように、この回路基板検査装置１および回路基板検査方法によれば、１６個の導体パターンＰについての接続処理を４回実行する際に、Ａ形態での接続処理、Ｂ形態での接続処理、Ｃ形態での接続処理、およびＤ形態での接続処理を予め決められた順番としてのＡ形態、Ｂ形態、Ｃ形態およびＤ形態の順番で実行することにより、隣り合う一対の導体パターンＰの一方が低電位に接続され他方が高電位に接続されている異電位のペアの数を、従来の構成および方法と比較して十分に少なくすることができる。したがって、この回路基板検査装置１および回路基板検査によれば、異電位のペアの数が少なくなる分、検査用信号Ｓの供給の際にチャージされる浮遊容量（異電位のペアに検査用信号Ｓを供給する各信号線間の浮遊容量）を小さくすることができるため、検査用信号Ｓの供給開始から浮遊容量がチャージされるまでの待機時間を十分に短くすることができる結果、検査効率を十分に向上することができる。 As described above, according to the circuit board inspection apparatus 1 and the circuit board inspection method, when the connection process for the 16 conductor patterns P is executed four times, the connection process in the A form and the connection process in the B form are performed. By executing the connection process in the C form and the connection process in the D form in the order of the A form, the B form, the C form, and the D form as a predetermined order, The number of different potential pairs in which one is connected to a low potential and the other is connected to a high potential can be sufficiently reduced as compared with the conventional configuration and method. Therefore, according to the circuit board inspection apparatus 1 and the circuit board inspection, the stray capacitance (the inspection signal is applied to the pair of different potentials) that is charged when the inspection signal S is supplied, as the number of different potential pairs decreases. As a result, the standby time from the start of supply of the test signal S to the time when the stray capacitance is charged can be sufficiently shortened, resulting in inspection efficiency. Can be improved sufficiently.

なお、回路基板検査装置および回路基板検査方法は、上記した構成および方法に限定されない。例えば、上記した４つの形態（Ａ形態〜Ｄ形態）での各接続処理をＡ形態、Ｂ形態、Ｃ形態およびＤ形態の順番で１回ずつ実行する例について上記したが、この順番は任意に変更することができる。この例では、図４，５に示すように、予め決められた順番として、上記した順番（図３参照）に加えて、２３通りの順番（合計２４通りの順番）でＡ形態〜Ｄ形態での接続処理を１回ずつ実行することができる。なお、図４，５では、１つの縦の列に１通りの順番を図示している。 The circuit board inspection apparatus and the circuit board inspection method are not limited to the configuration and method described above. For example, although the above-described example in which each connection process in the four forms (A form to D form) is executed once in the order of the A form, the B form, the C form, and the D form is described above, this order is arbitrary. Can be changed. In this example, as shown in FIGS. 4 and 5, in addition to the above-described order (see FIG. 3) as a predetermined order, there are 23 orders (total 24 orders) in A form to D form. The connection process can be executed once. 4 and 5, one order is shown in one vertical column.

また、第１グループとして設定した各導体パターンＰを信号出力部１４の低電位（低電位および高電位のいずれか一方の電位に相当する）に接続し、第２グループ分けとして設定した各導体パターンＰを信号出力部１４の高電位（低電位および高電位の他方の電位に相当する）に接続する構成および方法について上記したが、これとは逆に、第１グループとして設定した各導体パターンＰを信号出力部１４の高電位に接続し、第２グループ分けとして設定した各導体パターンＰを信号出力部１４の低電位に接続する構成および方法を採用することができる。 In addition, each conductor pattern P set as the first group is connected to the low potential (corresponding to one of the low potential and the high potential) of the signal output unit 14, and each conductor pattern set as the second grouping The configuration and method for connecting P to the high potential of the signal output unit 14 (corresponding to the other potential of the low potential and the high potential) have been described above, but conversely, each conductor pattern P set as the first group. Can be connected to the high potential of the signal output unit 14, and each conductor pattern P set as the second grouping can be connected to the low potential of the signal output unit 14.

具体的には、この構成および方法では、１回目の接続処理において、図６に示すように、「１」、「２」、「３」、「６」、「７」、「８」、「９」および「１０」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の高電位（低電位および高電位のいずれか一方の電位に相当する）に接続すると共に、他の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の低電位（低電位および高電位の他方の電位に相当する）に接続する。以下、このグループ分けによる接続処理の形態をＥ形態（第１の形態に相当する）ともいう。また、２回目の接続処理において、「３」、「４」、「５」、「６」、「９」、「１０」、「１１」および「１２」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の高電位に接続すると共に、他の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の低電位に接続する。以下、このグループ分けによる接続処理の形態をＦ形態（第２の形態に相当する）ともいう。 Specifically, in this configuration and method, in the first connection process, as shown in FIG. 6, “1”, “2”, “3”, “6”, “7”, “8”, “8” Conductor patterns P numbered “9” and “10” are set as a first group and connected to a high potential (corresponding to one of a low potential and a high potential) of the signal output unit 14. At the same time, the conductor patterns P assigned with other numbers are set as the second group and connected to the low potential (corresponding to the other of the low potential and the high potential) of the signal output unit 14. Hereinafter, this form of connection processing by grouping is also referred to as E form (corresponding to the first form). In the second connection process, conductor patterns P numbered “3”, “4”, “5”, “6”, “9”, “10”, “11”, and “12” are attached. Is set as the first group and connected to the high potential of the signal output unit 14, and the conductor pattern P with another number is set as the second group and connected to the low potential of the signal output unit 14. Hereinafter, this form of connection processing by grouping is also referred to as F form (corresponding to the second form).

また、３回目の接続処理において、図６に示すように、「１」、「２」、「３」、「４」、「１０」、「１１」、「１５」および「１６」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の高電位に接続すると共に、他の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の低電位に接続する。以下、このグループ分けによる接続処理の形態をＧ形態（第３の形態に相当する）ともいう。また、４回目の接続処理において、「２」、「３」、「４」、「５」、「６」、「７」、「１４」および「１５」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の高電位に接続すると共に、他の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の低電位に接続する。以下、このグループ分けによる接続処理の形態をＨ形態（第４の形態に相当する）ともいう。 In the third connection process, numbers “1”, “2”, “3”, “4”, “10”, “11”, “15”, and “16” are assigned as shown in FIG. The assigned conductor pattern P is set as the first group and connected to the high potential of the signal output unit 14, and the other numbered conductor pattern P is set as the second group and the signal output unit 14 is connected. Connect to a low potential. Hereinafter, this form of connection processing by grouping is also referred to as G form (corresponding to the third form). In the fourth connection process, conductor patterns P numbered “2”, “3”, “4”, “5”, “6”, “7”, “14”, and “15” are assigned. Is set as the first group and connected to the high potential of the signal output unit 14, and the conductor pattern P with another number is set as the second group and connected to the low potential of the signal output unit 14. Hereinafter, this form of connection processing by grouping is also referred to as an H form (corresponding to a fourth form).

また、上記した４つの形態（Ｅ形態〜Ｈ形態）での各接続処理を実行する予め決められた順番として、上記した順番（図６参照）に加えて、図７，８に示す２３通りの順番（合計２４通りの順番）を採用することができる。なお、両図では、１つの縦の列に１通りの順番を図示している。 Moreover, in addition to the above-mentioned order (refer FIG. 6) as a predetermined order which performs each connection process by the above-mentioned four forms (E form-H form), 23 kinds shown in FIG. The order (a total of 24 orders) can be adopted. In both figures, one order is shown in one vertical column.

また、１６個の導体パターンＰを検査対象とする例（１６個の導体パターンＰを有する回路基板１００を検査対象とする例）について上記したが、より多くの導体パターンＰを検査対象とする場合においても、１６個の導体パターンＰに対する上記した各グループ分けによって接続処理を実行する手法を適用することができる。 Moreover, although it described above about the example which makes 16 conductor patterns P inspection object (example which makes circuit board 100 which has 16 conductor patterns P inspection object), when more conductor patterns P are made inspection objects The method of executing the connection process by each grouping for the 16 conductor patterns P can be applied.

例えば、Ｍ個の一例としての３２個の導体パターンＰを検査対象とする場合には、図９に示す手順で、接続処理をＮ回としての５回（ｌｏｇ_２３２回）実行し、接続処理を実行する毎に絶縁検査を実行する。なお、この例において、３２個の導体パターンＰには「１」〜「３２」の番号が付されているものとする。また、以下の説明において、上記した構成および方法と同じ構成要素については、同じ符号を付して、重複する説明を省略する。 For example, when 32 conductor patterns P as one example of M are to be inspected, the connection process is executed 5 times (log ₂ 32 times) as N times in the procedure shown in FIG. Insulation inspection is performed every time. In this example, 32 conductor patterns P are numbered “1” to “32”. Moreover, in the following description, the same code | symbol is attached | subjected about the same component as an above-described structure and method, and the overlapping description is abbreviate | omitted.

この例では、図９に示すように、１回目の接続処理において、「１」〜「１６」までの番号が付されている導体パターンＰについては、上記したＡ形態でのグループ分けによる接続処理を行う。また、１回目の接続処理において、「１７」〜「３２」までの番号が付されている導体パターンＰについては、各番号から「１６」を差し引いて、Ａ形態でのグループ分けによる接続処理を行う。つまり、「１７」、「１８」、「１９」、「２２」、「２３」、「２４」、「２５」および「２６」の番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の低電位に接続すると共に、「２０」、「２１」、「２７」、「２８」、「２９」、「３０」、「３１」および「３２」の番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の高電位に接続する。以下、このグループ分けによる接続処理の形態をＡ’形態ともいう。 In this example, as shown in FIG. 9, in the first connection process, for the conductor pattern P numbered from “1” to “16”, the connection process by grouping in the above-described A form I do. Also, in the first connection process, for the conductor pattern P numbered “17” to “32”, “16” is subtracted from each number, and the connection process by grouping in the A form is performed. Do. That is, conductor patterns P numbered “17”, “18”, “19”, “22”, “23”, “24”, “25” and “26” are set as the first group. Connected to the low potential of the signal output unit 14 and numbered “20”, “21”, “27”, “28”, “29”, “30”, “31” and “32”. The conductor pattern P is set as the second group and connected to the high potential of the signal output unit 14. Hereinafter, this form of connection processing by grouping is also referred to as A 'form.

また、図９に示すように、２回目の接続処理において、「１」〜「１６」までの番号が付されている導体パターンＰについては、上記したＢ形態でグループ分けによる接続処理を行い、「１７」〜「３２」までの番号が付されている導体パターンＰについては、各番号から「１６」を差し引いて、Ｂ形態でのグループ分けを適用したグループ分けによる接続処理を行う（以下、このグループ分けによる接続処理の形態をＢ’形態ともいう）。 In addition, as shown in FIG. 9, in the second connection process, for the conductor patterns P numbered from “1” to “16”, the connection process by grouping is performed in the above-described B form, For the conductor patterns P numbered “17” to “32”, “16” is subtracted from each number, and connection processing is performed by grouping to which grouping in the B form is applied (hereinafter, referred to as “B”). This form of connection processing by grouping is also referred to as B ′ form).

また、３回目の接続処理において、「１」〜「１６」までの番号が付されている導体パターンＰについては、上記したＣ形態でグループ分けによる接続処理を行い、「１７」〜「３２」までの番号が付されている導体パターンＰについては、各番号から「１６」を差し引いて、Ｃ形態でのグループ分けを適用したグループ分けによる接続処理を行う（以下、このグループ分けによる接続処理の形態をＣ’形態ともいう）。 In the third connection process, for the conductor patterns P numbered from “1” to “16”, the connection process by grouping is performed in the above-described C form, and “17” to “32”. For the conductor patterns P numbered up to, “16” is subtracted from each number, and connection processing is performed by grouping to which grouping in the C form is applied (hereinafter referred to as connection processing by this grouping). The form is also referred to as C ′ form).

さらに、４回目の接続処理において、「１」〜「１６」までの番号が付されている導体パターンＰについては、上記したＤ形態でグループ分けによる接続処理を行い、「１７」〜「３２」までの番号が付されている導体パターンＰについては、各番号から「１６」を差し引いて、Ｄ形態でのグループ分けを適用したグループ分けによる接続処理を行う（以下、このグループ分けによる接続処理の形態をＤ’形態ともいう）。 Further, in the fourth connection process, the conductor patterns P numbered from “1” to “16” are subjected to the connection process by grouping in the above-described D form, and “17” to “32”. For the conductor patterns P numbered up to, “16” is subtracted from each number, and connection processing by grouping to which grouping in the D form is applied (hereinafter referred to as connection processing by this grouping). The form is also referred to as D 'form).

また、図９に示すように、５回目の接続処理において、「１」〜「１６」までの番号が付されている導体パターンＰを第１グループとして設定して信号出力部１４の低電位に接続すると共に、「１７」〜「３２」までの番号が付されている導体パターンＰを第２グループとして設定して信号出力部１４の高電位に接続する。 Further, as shown in FIG. 9, in the fifth connection process, the conductor patterns P numbered from “1” to “16” are set as the first group and the signal output unit 14 has a low potential. At the same time, the conductor patterns P numbered from “17” to “32” are set as the second group and connected to the high potential of the signal output unit 14.

上記したグループ分けによって５回の接続処理を実行したときには、図９に示すように、異電位のペアの数が、１回目〜５目の各接続処理においてそれぞれ「７」、「８」、「８」、「８」および「１」となり、５回の接続処理における異電位のペアの合計が「３２」となる。これに対して、上記したように、各導体パターンＰに付されている２進数の番号に基づいてグループ分けを行う従来の手法によって５回の接続処理を実行したときには、異電位のペアの数が、１回目〜５回目の各接続処理においてそれぞれ「３１」、「１５」、「７」、「３」および「１」となり、５回の接続処理における異電位のペアの合計が「５７」となる。このことから、１６個よりも多くの導体パターンＰを検査対象とする場合においても、１６個の導体パターンＰに対する上記した各グループ分けによって接続処理を実行する手法を適用することで、従来の手法によって接続処理を実行する構成および方法と比較して、異電位のペアの合計が十分に小さくなり、これによって検査効率が十分に向上されることが明らかである。 When the connection process is executed five times by the above grouping, as shown in FIG. 9, the number of different potential pairs is “7”, “8”, “ 8 ”,“ 8 ”, and“ 1 ”, and the total of different potential pairs in the five connection processes is“ 32 ”. On the other hand, as described above, when the connection process is performed five times by the conventional method of performing grouping based on the binary number assigned to each conductor pattern P, the number of pairs of different potentials Becomes “31”, “15”, “7”, “3”, and “1” in the first to fifth connection processes, respectively, and the sum of the pairs of different potentials in the five connection processes is “57”. It becomes. Therefore, even when more than 16 conductor patterns P are to be inspected, the conventional technique can be applied by applying the method of executing the connection process by the above grouping for the 16 conductor patterns P. It is clear that the total of different potential pairs is sufficiently small as compared with the configuration and method in which the connection process is performed by this, thereby sufficiently improving the inspection efficiency.

１回路基板検査装置
１２プローブユニット
１４信号出力部
１５スイッチ部
１６測定部
１８制御部
２１プローブ
１００回路基板
Ｐ１〜Ｐ１６導体パターン
Ｓ検査用信号 DESCRIPTION OF SYMBOLS 1 Circuit board inspection apparatus 12 Probe unit 14 Signal output part 15 Switch part 16 Measurement part 18 Control part 21 Probe 100 Circuit board P1-P16 Conductor pattern S Inspection signal

Claims

A signal output unit that outputs an inspection signal, a switch unit that connects and disconnects the conductor pattern of the circuit board and the low potential and high potential of the signal output unit, and M switches to be inspected by controlling the switch unit ( (M is an integer of 3 or more) part of the conductor patterns is set as a first group, and the conductor pattern of the first group is connected to one of the low potential and the high potential And all the conductor patterns other than the first group of conductor patterns among the M conductor patterns are set as the second group, and the second group of conductor patterns is set to the low potential and the high potential. while the connection process of connecting to the other potential to change the combination of the conductor pattern for setting each as the two groups N times (N is a by (log 2 _M) or And (log 2 _M) to the nearest whole number) control unit for executing said a circuit board inspection apparatus comprising an inspection unit for performing each time the connection process the insulation test between the conductor patterns is performed,
When the control unit performs the insulation inspection by performing the connection process for the 16 conductor patterns as the M times four times as the N times, a number from 1 to 16 is assigned to each conductor pattern. Is set as the first group, and the potential of either one of the conductor patterns numbered 1, 2, 3, 6, 7, 8, 9 and 10 is set as the first group. And the conductor patterns numbered 4, 5, 11, 12, 13, 14, 15 and 16 are set as a second group and connected to the other potential. The connection patterns 3, 4, 5, 6, 9, 10, 11, and 12 are set as the first group and connected to one of the potentials, and 1, 2 , 7, 8, 13, 1 , 15 and 16 are set as a second group and connected to the other potential, the connection processing in the second form, 1, 2, 3, 4, 10, 11, The conductor patterns numbered 15 and 16 are set as the first group and connected to any one of the potentials, and numbers 5, 6, 7, 8, 9, 12, 13 and 14 are assigned. The connection process in the third mode in which the attached conductor pattern is set as the second group and connected to the other potential, and the numbers 2, 3, 4, 5, 6, 7, 14 and 15 are The conductor patterns set as the first group and connected to any one of the potentials and numbered 1, 8, 9, 10, 11, 12, 13 and 16 Pattern The connection processing circuit board inspection apparatus for performing in a predetermined order of the fourth mode of connecting set as 2 group to the other potential.

A signal for setting a part of the M conductor patterns to be inspected on the circuit board (M is an integer of 3 or more) as a first group and outputting a test signal for the first group of conductor patterns. Connect to one of the low potential and high potential of the output unit and set all the other conductor patterns except the first group of the M conductor patterns as the second group. N times (N is (log ₂ M) while changing the combination of the conductor patterns for setting the connection processing for connecting the second group of conductor patterns to the other of the low potential and the high potential as the two groups, respectively. ) Which is the above and is the closest integer to (log ₂ M)), and a circuit base for performing an insulation test between the conductor patterns every time the connection process is executed. A board inspection method,
When the insulation test is performed by performing the connection process for the 16 conductor patterns as the M times four times as the N times, numbers 1 to 16 are assigned to the conductor patterns. , The conductor patterns numbered 1, 2, 3, 6, 7, 8, 9 and 10 are set as the first group and connected to any one of the potentials. The connection process in the first mode in which the conductor patterns numbered 5, 11, 12, 13, 14, 15, and 16 are set as a second group and connected to the other potential, 3, The conductor patterns numbered 4, 5, 6, 9, 10, 11 and 12 are set as the first group and connected to any one of the potentials, and 1, 2, 7, 8, 13, 14, 15 and 6, 1, 2, 3, 4, 10, 11, 15 and 16 in the second form in which the conductor pattern numbered 6 is set as a second group and connected to the other potential. The conductor patterns numbered are set as the first group and connected to any one of the potentials, and numbers 5, 6, 7, 8, 9, 12, 13 and 14 are numbered. The connection process in the third mode in which the conductor pattern is set as a second group and connected to the other potential, and numbers 2, 3, 4, 5, 6, 7, 14 and 15 are attached. The conductor patterns are set as the first group and connected to one of the potentials, and the conductor patterns numbered 1, 8, 9, 10, 11, 12, 13 and 16 are connected to the first group. With 2 groups Circuit board inspection method for executing by the connection processing predetermined order of the fourth mode of connection is set to the other potential Te.