JP2013026234A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2013026234A JP2013026234A JP2011156010A JP2011156010A JP2013026234A JP 2013026234 A JP2013026234 A JP 2013026234A JP 2011156010 A JP2011156010 A JP 2011156010A JP 2011156010 A JP2011156010 A JP 2011156010A JP 2013026234 A JP2013026234 A JP 2013026234A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- metal pattern
- solder
- substrate
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、例えば電子機器の製造に用いられる半導体装置に関する。 The present invention relates to a semiconductor device used for manufacturing an electronic device, for example.
特許文献1には、一端と他端にそれぞれ電極が形成された表面実装部品(SMD)を備えた半導体装置が開示されている。表面実装部品の電極は、はんだにより基板上の金属パターンと接合されている。 Patent Document 1 discloses a semiconductor device including a surface mount component (SMD) in which electrodes are formed on one end and the other end, respectively. The electrodes of the surface mount component are joined to the metal pattern on the substrate by solder.
表面実装部品の電極を金属パターンにはんだ付けした後に、表面実装部品をモールド樹脂で覆い半導体装置が完成する。完成した半導体装置は、はんだリフローにより別の基板に実装される。ところがこのはんだリフローによりモールド樹脂が表面実装部品から剥離することがある。そして、この剥離した部分をはんだが拡散し、表面実装部品の2つの電極間をショートさせることがある。 After the electrodes of the surface mount component are soldered to the metal pattern, the surface mount component is covered with mold resin to complete the semiconductor device. The completed semiconductor device is mounted on another substrate by solder reflow. However, this resin reflow may cause the mold resin to peel from the surface-mounted component. Then, the solder may diffuse in the peeled portion, and the two electrodes of the surface mount component may be short-circuited.
本発明は、上述のような課題を解決するためになされたもので、表面実装部品の2つの電極間のショートを防止する半導体装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object thereof is to provide a semiconductor device that prevents a short circuit between two electrodes of a surface-mounted component.
本発明に係る半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、該表面実装部品を覆い、該表面実装部品を該第1電極の外側と該第2電極の外側から挟むように形成された溝を有するモールド樹脂と、を備えたことを特徴とする。 A semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a second metal pattern formed on the substrate, a first electrode formed at one end, and the other end. A surface-mounted component on which a second electrode is formed; a first solder for fixing the first electrode to the first metal pattern; a second solder for fixing the second electrode to the second metal pattern; And a mold resin having a groove formed so as to cover the mounting component and sandwich the surface mounting component from the outside of the first electrode and the outside of the second electrode.
本発明に係る他の半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、該表面実装部品と隣接するように該基板に固定された、該表面実装部品よりも硬い材料で形成されたダミー部品と、該表面実装部品、及び該ダミー部品を覆うように形成されたモールド樹脂と、を備えたことを特徴とする。 Another semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a second metal pattern formed on the substrate, and a first electrode formed at one end. A surface-mounted component having a second electrode formed at an end thereof; a first solder that fixes the first electrode and the first metal pattern; a second solder that fixes the second electrode and the second metal pattern; A dummy component formed of a material harder than the surface mount component, fixed to the substrate so as to be adjacent to the surface mount component, the surface mount component, and a mold resin formed so as to cover the dummy component And.
本発明に係る他の半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、該表面実装部品を覆うように形成されたモールド樹脂と、該モールド樹脂よりも軟らかい材料で形成され、該モールド樹脂の中に混合された中空粒子と、を備えたことを特徴とする。 Another semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a second metal pattern formed on the substrate, and a first electrode formed at one end. A surface-mounted component having a second electrode formed at an end thereof; a first solder that fixes the first electrode and the first metal pattern; a second solder that fixes the second electrode and the second metal pattern; It is characterized by comprising: a mold resin formed so as to cover the surface mount component; and hollow particles formed of a material softer than the mold resin and mixed in the mold resin.
本発明に係る他の半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該第1金属パターンの一部に塗布された第1ソルダーレジストと、該基板の上に形成された第2金属パターンと、該第2金属パターンの一部に塗布された第2ソルダーレジストと、一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、該第1電極と該第1金属パターンの該第1ソルダーレジストを塗布していない部分を固定する第1はんだと、該第2電極と該第2金属パターンの該第2ソルダーレジストを塗布していない部分を固定する第2はんだと、該第1ソルダーレジスト、及び該第2ソルダーレジストと接し、該表面実装部品を覆うように形成されたモールド樹脂と、を備えたことを特徴とする。 Another semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a first solder resist applied to a part of the first metal pattern, and the substrate. A formed second metal pattern, a second solder resist applied to a part of the second metal pattern, a surface mount component in which a first electrode is formed at one end and a second electrode is formed at the other end, A first solder for fixing the first electrode and a portion of the first metal pattern not coated with the first solder resist; and a second solder resist for coating the second electrode and the second metal pattern. The second solder for fixing the non-existing portion, the first solder resist, and the mold resin formed so as to be in contact with the second solder resist and to cover the surface mount component.
本発明に係る他の半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、素子形成部、及び該素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、少なくとも該表面実装部品の該素子形成部を覆うように形成されたポリイミドと、該ポリイミドと該表面実装部品を覆うように形成されたモールド樹脂と、を備えたことを特徴とする。 Another semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a second metal pattern formed on the substrate, an element forming portion, and the element forming portion. A surface-mount component having a first electrode and a second electrode formed so as to sandwich the first electrode, a first solder for fixing the first electrode and the first metal pattern, and the second electrode and the second metal pattern. A second solder for fixing, a polyimide formed so as to cover at least the element forming portion of the surface mount component, and a mold resin formed so as to cover the polyimide and the surface mount component. Features.
本発明に係る他の半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、素子形成部、及び該素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、該表面実装部品の該第1はんだが形成された面、該表面実装部品の該第2はんだが形成された面、及び該表面実装部品の上面を覆うように形成された第1モールド樹脂と、該表面実装部品の該第1モールド樹脂で覆われていない面、及び該第1モールド樹脂を覆うように形成された第2モールド樹脂と、を備える。そして、該第1モールド樹脂は、該第2モールド樹脂よりも軟らかく、かつ該第2モールド樹脂よりも熱膨張係数が該表面実装部品に近い材料で形成されたことを特徴とする。 Another semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a second metal pattern formed on the substrate, an element forming portion, and the element forming portion. A surface-mount component having a first electrode and a second electrode formed so as to sandwich the first electrode, a first solder for fixing the first electrode and the first metal pattern, and the second electrode and the second metal pattern. A second solder to be fixed, a surface of the surface mount component on which the first solder is formed, a surface of the surface mount component on which the second solder is formed, and an upper surface of the surface mount component. A first mold resin, a surface of the surface-mounted component that is not covered with the first mold resin, and a second mold resin formed to cover the first mold resin. The first mold resin is formed of a material that is softer than the second mold resin and has a thermal expansion coefficient closer to that of the surface-mounted component than the second mold resin.
本発明に係る他の半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、素子形成部、及び該素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、該表面実装部品を覆うように形成されたモールド樹脂と、該素子形成部の少なくとも上面に、該素子形成部の他の部分よりも該素子形成部と該モールド樹脂の密着性を高めるように形成された表面加工部と、を備えたことを特徴とする。 Another semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a second metal pattern formed on the substrate, an element forming portion, and the element forming portion. A surface-mount component having a first electrode and a second electrode formed so as to sandwich the first electrode, a first solder for fixing the first electrode and the first metal pattern, and the second electrode and the second metal pattern. A second solder to be fixed; a mold resin formed so as to cover the surface-mounted component; and at least an upper surface of the element formation portion, the element formation portion and the mold resin being more than other portions of the element formation portion. And a surface processed part formed so as to improve the adhesion.
本発明に係る他の半導体装置は、基板と、該基板の上に形成された第1金属パターンと、該基板の上に形成された第2金属パターンと、素子形成部、及び該素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、該第1電極と該第1金属パターンを固定する第1はんだと、該第2電極と該第2金属パターンを固定する第2はんだと、該第1はんだから該第2はんだまでの沿面距離を伸ばすように該表面実装部品の表面に取り付けられたショート防止部と、該表面実装部品と該ショート防止部を覆うように形成されたモールド樹脂と、を備えたことを特徴とする。 Another semiconductor device according to the present invention includes a substrate, a first metal pattern formed on the substrate, a second metal pattern formed on the substrate, an element forming portion, and the element forming portion. A surface-mount component having a first electrode and a second electrode formed so as to sandwich the first electrode, a first solder for fixing the first electrode and the first metal pattern, and the second electrode and the second metal pattern. A second solder to be fixed; a short prevention portion attached to the surface of the surface mount component so as to extend a creeping distance from the first solder to the second solder; and covering the surface mount component and the short prevention portion And a molded resin formed as described above.
本発明によれば、表面実装部品の2つの電極間のショートを防止できる。 According to the present invention, a short circuit between two electrodes of a surface mount component can be prevented.
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置の平面図である。半導体装置10は、モールド樹脂12を備えている。モールド樹脂12は、例えば、エポキシ、フェノール、又はシアネートの中にフィラーを混合したもので形成されている。モールド樹脂12には溝14a、及び14bが形成されている。図2は、図1の2−2破線における断面図である。なお、図2には半導体装置だけでなくそれを実装する「他の基板」も示されている。半導体装置10は、基板16を備えている。基板16の上には第1金属パターン18a、及び第2金属パターン18bが形成されている。
Embodiment 1 FIG.
FIG. 1 is a plan view of a semiconductor device according to Embodiment 1 of the present invention. The
第1金属パターン18a、及び第2金属パターン18bには表面実装部品20が固定されている。表面実装部品20の一端には第1電極20aが形成され他端には第2電極20bが形成されている。第1電極20aと第2電極20bは、例えば、すず、ニッケル、銀、又は銅で形成されている。表面実装部品20は、第1電極20aと第2電極20bに挟まれるように形成された素子形成部20cを備えている。素子形成部20cは、例えば、チタン酸バリウム、酸化チタン、ジルコン酸カリウム、又は酸化アルミニウムで覆われている。表面実装部品20は、例えば、チップコンデンサ、チップインダクタ、チップ抵抗、フィルタ、又はサーミスタなどが形成されるものである。
The
第1電極20aと第1金属パターン18aは第1はんだ22aで固定されている。第2電極20bと第2金属パターン18bは第2はんだ22bで固定されている。前述したモールド樹脂12は、表面実装部品20を覆うように形成されている。具体的には、モールド樹脂12は、基板16、第1金属パターン18a、第2金属パターン18b、第1はんだ22a、第2はんだ22b、及び表面実装部品20と密着している。溝14a、及び14bは、表面実装部品20を第1電極20aの外側と第2電極20bの外側から挟むように形成されている。これらの溝14a、及び14bは、モールド樹脂12の成型に用いる金型に突起部を設けて形成する。そして、半導体装置は、はんだ23を介して別の基板25に実装されている。
The
図3は、本発明の実施の形態1に係る半導体装置10の内部を示す平面図である。図3ではモールド樹脂について、輪郭と溝のみを表した。基板の上には複数の表面実装部品20が固定されている。複数の表面実装部品20のそれぞれを、第1電極20aの外側と前記第2電極20bの外側から挟むように溝14a、及び14bが形成されている。なお、基板16の中央には半導体チップ30が固定されている。
FIG. 3 is a plan view showing the inside of the
ここで、本発明の実施の形態1に係る半導体装置10の理解を容易にするために、比較例について説明する。図4は、比較例の半導体装置を別の基板に実装したことを示す断面図である。表面実装部品20の第1電極20aが金属パターン18aにはんだ付けされ、第2電極20bが金属パターン18bにはんだ付けされる。その後モールド樹脂12が形成される。比較例の半導体装置のモールド樹脂12には溝が形成されない。完成した半導体装置は、はんだ54を用いたはんだリフローにより別の基板56に実装される。なお、このはんだリフローではここで示す半導体装置以外の部品も「別の基板」に実装される。
Here, in order to facilitate understanding of the
ところが、このはんだリフローにより、モールド樹脂12が表面実装部品20から剥離することがある。剥離の要因としては、以下の3つのパターンが考えられる。第1にモールド樹脂が吸湿した状態ではんだリフローを行うと、モールド樹脂の水分が急激に気化し体積膨張する。モールド樹脂の水分の体積膨張により表面実装部品20とモールド樹脂12の間の圧力が増加し、モールド樹脂12を表面実装部品20から剥離させる。
However, the
第2に、表面実装部品20、モールド樹脂12、及び基板16などの各部材の熱膨張係数の違いに起因する剥離がある。つまり、各部材の熱膨張係数の違いによりはんだリフロー時に応力が生じ、モールド樹脂12が表面実装部品20から剥離する。
Secondly, there is peeling due to differences in thermal expansion coefficients of the members such as the
第3に、第1はんだ22aと第2はんだ22bがはんだリフローにより熱膨張することに起因する剥離がある。つまり、第1はんだ22aと第2はんだ22bが熱膨張してモールド樹脂12を押し上げ、モールド樹脂12が表面実装部品20から剥離する。これらの少なくとも1つの要因により、モールド樹脂12が表面実装部品20から剥離することがある。
Thirdly, there is peeling due to thermal expansion of the
モールド樹脂12が表面実装部品20から剥離すると、両者間に間隙が生じる。そして、第1はんだ22aと第2はんだ22bが毛細管現象によりこの間隙を埋める。その結果、第1はんだ22aと第2はんだ22bがはんだ50により結合されて、第1電極20aと第2電極20bをショートさせることがある。この現象ははんだフラッシュと呼ばれる。
When the
比較例の半導体装置ではんだフラッシュを抑制するためには、モールド樹脂の吸湿量を管理したり、各部材間の熱膨張係数をなるべく近似させるように部材を選択したり、急加熱を避けるようにはんだリフローを実施したりする必要があった。 In order to suppress solder flash in the semiconductor device of the comparative example, the moisture absorption amount of the mold resin is controlled, the members are selected so as to approximate the thermal expansion coefficient between the members as much as possible, and rapid heating is avoided. It was necessary to perform solder reflow.
ところが、本発明の実施の形態1に係る半導体装置10によれば、モールド樹脂12に溝14a、及び14bが形成されているので、これらの部分で前述の3つの要因の少なくとも1つに起因する「モールド樹脂12を表面実装部品20から剥離させようとする力」(以後、単に剥離力と称する)を吸収できる。よって、半導体装置を別の基板25にリフロー実装する際にモールド樹脂12が表面実装部品20から剥離しないので、第1電極20aと第2電極20bのショートを防止できる。
However, according to the
本発明の実施の形態1に係る半導体装置10では、複数の表面実装部品20毎に個別に溝14a、及び14bを形成する。よって、例えば、モールド樹脂の外周に溝を形成する場合と比較して、溝の量を低減できる。よって、モールド樹脂の強度を維持しつつ、はんだフラッシュを防止できる。
In the
ところで、表面実装部品20の直上のモールド樹脂に溝を形成すると、モールド樹脂による表面実装部品の保護効果が低下する。この場合、表面実装部品の保護効果を確保するために、モールド樹脂を厚く形成せざるを得ない。しかしながら、本発明の実施の形態1に係る半導体装置10では、溝14a、及び14bは、表面実装部品20の直上を避けて形成する。よって、モールド樹脂を厚くすることなくはんだフラッシュを防止できる。
By the way, if a groove is formed in the mold resin immediately above the
実施の形態2.
図5は、本発明の実施の形態2に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態2に係る半導体装置は、ダミー部品60、及び62を備えている。ダミー部品60、及び62は表面実装部品20と隣接するように基板に固定されている。ダミー部品60、及び62は、表面実装部品20よりも硬い材料で形成されている。具体的には、電極60a、60b、62a、及び62bは第1電極20a、及び第2電極20bと同じ材料で形成されている。しかしながら、素子形成部60c、及び62cは、SiCで形成されている。これにより、ダミー部品60、及び62は、表面実装部品20よりも硬くなっている。モールド樹脂12は、表面実装部品20、並びにダミー部品60、及び62を覆うように形成されている。
Embodiment 2. FIG.
FIG. 5 is a cross-sectional view of the semiconductor device according to the second embodiment of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to the second embodiment of the present invention includes
本発明の実施の形態2に係る半導体装置によれば、ダミー部品60、及び62により、表面実装部品20の周囲のモールド樹脂12の密度を下げることができる。よって、モールド樹脂12の水分の体積膨張に起因する剥離力を低減することができる。また、ダミー部品60、及び62は表面実装部品20よりも硬い部材で形成されているので、各部材の熱膨張係数の違いによる剥離力も低減できる。よってモールド樹脂12が表面実装部品20から剥離することを防止できる。
According to the semiconductor device according to the second embodiment of the present invention, the density of the
ダミー部品は、表面実装部品20に隣接して形成されれば上述の効果を得ることができる。よってダミー部品の数や、配置場所は図5に示すものに限定されない。また、ダミー部品の素子形成部は、表面実装部品20よりも硬い材料で形成されればよいので、SiCで形成しなくてもよい。なお、ダミー部品60、及び62は金属パターンを介して基板に固定されても、基板に直接固定されてもよい。
If the dummy component is formed adjacent to the
実施の形態3.
図6は、本発明の実施の形態3に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態3に係る半導体装置は、モールド樹脂12の中に中空粒子70を混合したことを特徴とする。中空粒子70は、モールド樹脂12よりも軟らかい材料で形成されている。中空粒子70は、例えば、シリコーンゴムで形成されている。
Embodiment 3 FIG.
FIG. 6 is a cross-sectional view of the semiconductor device according to the third embodiment of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to Embodiment 3 of the present invention is characterized in that
本発明の実施の形態3に係る半導体装置によれば、剥離力を中空粒子70で吸収することができる。よって、モールド樹脂12が表面実装部品20から剥離することを防止できる。なお、中空粒子70は、モールド樹脂よりも軟らかい材料であれば、シリコーンゴム以外の材料で形成してもよい。
According to the semiconductor device according to the third embodiment of the present invention, the peeling force can be absorbed by the
実施の形態4.
図7は、本発明の実施の形態4に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態4に係る半導体装置は、第1金属パターン18aの一部に塗布された第1ソルダーレジスト80aを備えている。また、第2金属パターン18bの一部に塗布された第2ソルダーレジスト80bを備えている。第1はんだ22aは、第1電極20aと第1金属パターン18aの第1ソルダーレジスト80aを塗布していない部分を固定している。第2はんだ22bは、第2電極20bと第2金属パターン18bの第2ソルダーレジスト80bを塗布していない部分を固定している。第1ソルダーレジスト80aと第2ソルダーレジスト80bは、モールド樹脂12に接している。
Embodiment 4 FIG.
FIG. 7 is a cross-sectional view of a semiconductor device according to Embodiment 4 of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to the fourth embodiment of the present invention includes a first solder resist 80a applied to a part of the
第1ソルダーレジスト80aが形成された部分と第2ソルダーレジスト80bが形成された部分は、はんだに濡れず、かつモールド樹脂12との密着性が弱い。そのため、剥離力が生じると、第1ソルダーレジスト80aとモールド樹脂12の間、及び第2ソルダーレジスト80bとモールド樹脂12の間に間隙が形成される。図8は、ソルダーレジストとモールド樹脂の間に間隙が形成されることを示す図である。第1ソルダーレジスト80aとモールド樹脂12の間には間隙82aが形成される。また、第2ソルダーレジスト80bとモールド樹脂12の間には間隙82bが形成される。こうして、剥離力は間隙82a、及び82bに吸収されるので、モールド樹脂12が表面実装部品20から剥離することを防止できる。
The portion where the first solder resist 80a is formed and the portion where the second solder resist 80b is formed do not get wet with the solder and have low adhesion to the
実施の形態5.
図9は、本発明の実施の形態5に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態5に係る半導体装置は、表面実装部品20を覆うように形成されたポリイミド90を備えている。モールド樹脂12は、ポリイミド90と表面実装部品20を覆うように形成されている。
Embodiment 5 FIG.
FIG. 9 is a cross-sectional view of the semiconductor device according to the fifth embodiment of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to the fifth embodiment of the present invention includes a
本発明の実施の形態5に係る半導体装置によれば、ポリイミド90が表面実装部品20に密着しているため、ポリイミド90が表面実装部品20から剥がれることはない。よって、はんだフラッシュを防止できる。
According to the semiconductor device according to the fifth embodiment of the present invention, since
ところで、はんだフラッシュを防止するためには、第1電極20aと第2電極20bに挟まれた素子形成部20cにはんだが拡散しないようにすることが重要である。よって、ポリイミド90は少なくとも素子形成部20cを覆うように形成されていれば、本発明の実施の形態5に係る半導体装置の効果を得ることができる。
By the way, in order to prevent solder flash, it is important to prevent the solder from diffusing into the
図10は、本発明の実施の形態5に係る半導体装置の変形例を示す斜視図である。ポリイミド92は、第1電極20aと第2電極20bに挟まれた素子形成部20cを覆うように形成されている。ポリイミド92は、第1電極20aと第2電極20bには形成されていない。ポリイミド92は、第1電極20a、及び第2電極20bに形成されていないので、これらから剥離力を受けない。よって、ポリイミド92が受ける剥離力は、前述したポリイミド90が受ける剥離力よりも小さい。すなわち、ポリイミド92を、素子形成部20cから剥がれづらくすることができる。
FIG. 10 is a perspective view showing a modification of the semiconductor device according to the fifth embodiment of the present invention. The
実施の形態6.
図11は、本発明の実施の形態6に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態6に係る半導体装置は、 表面実装部品20の第1はんだ22aが形成された面、表面実装部品20の第2はんだ22bが形成された面、及び表面実装部品20の上面を覆うように形成された第1モールド樹脂100を備えている。さらに、表面実装部品20の第1モールド樹脂100で覆われていない面、及び第1モールド樹脂100を覆うように形成された第2モールド樹脂102を備えている。そして、第1モールド樹脂100は、第2モールド樹脂102よりも軟らかく、かつ第2モールド樹脂102よりも熱膨張係数が表面実装部品20に近い材料で形成されている。
Embodiment 6 FIG.
FIG. 11 is a sectional view of a semiconductor device according to the sixth embodiment of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to the sixth embodiment of the present invention includes a surface of the
図12は、図11の12−12破線における断面矢示図である。第1モールド樹脂100は、表面実装部品20を第1電極20aの外側と第2電極20bの外側から挟むように形成されている。一方、第2モールド樹脂102は、表面実装部品20の側面を覆うように形成されている。すなわち、表面実装部品20は長手方向には第1モールド樹脂100に覆われ、短手方向には第2モールド樹脂102に覆われている。
FIG. 12 is a cross-sectional arrow view taken along the broken line 12-12 in FIG. The
本発明の実施の形態6に係る半導体装置によれば、第1モールド樹脂100と表面実装部品20の熱膨張係数を近くしているので剥離力を低減できる。また、軟らかい第1モールド樹脂によりはんだ22a、及び22bが形成された面を覆っているので、第1モールド樹脂100で剥離力を吸収できる。
According to the semiconductor device according to the sixth embodiment of the present invention, since the thermal expansion coefficients of the
また、第2モールド樹脂102は、表面実装部品20の側面と第1モールド樹脂100を覆っているので、はんだリフロー時の第1モールド樹脂100の変形に伴う表面実装部品20の位置ずれを防止できる。
In addition, since the
実施の形態7.
図13は、本発明の実施の形態7に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態7に係る半導体装置は、素子形成部20cの上面に酸化膜20dが形成されたことを特徴とする。酸化膜20dは、例えば、アッシャー装置などを用いた酸化処理により形成される。この酸化膜20dにより、モールド樹脂12と素子形成部20cは酸素イオンを介して結合されている。
Embodiment 7 FIG.
FIG. 13 is a cross-sectional view of a semiconductor device according to Embodiment 7 of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to Embodiment 7 of the present invention is characterized in that an
モールド樹脂12と素子形成部20cは酸素イオンを介して結合することにより、強く密着している。よって、剥離力が生じてもモールド樹脂12が素子形成部20cから剥がれることを防止できる。
The
実施の形態8.
図14は、本発明の実施の形態8に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態8に係る半導体装置は、素子形成部20cの上面を素子形成部20cの他の部分より表面粗さが大きくなるようにしたことを特徴とする。すなわち、素子形成部20cの上面には表面加工が施され、凹凸20eが付けられている。表面加工は、例えば、イオンスパッタにより実施される。
Embodiment 8 FIG.
FIG. 14 is a cross-sectional view of a semiconductor device according to Embodiment 8 of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to Embodiment 8 of the present invention is characterized in that the surface roughness of the upper surface of the
素子形成部20cの上面が粗く形成されることで、当該上面とモールド樹脂12の接合面積が増えて両者を密着させることができる。よって剥離力が生じても、モールド樹脂12が素子形成部20cから剥がれることを防止できる。
By forming the upper surface of the
素子形成部20cの上面を粗く形成する方法はイオンスパッタに限定されない。例えば、レーザ加工や薬液処理によって素子形成部20cの上面を粗く形成してもよい。なお、薬液としては、硝酸系、又はフッ酸系の薬液を用いることができる。
The method for forming the upper surface of the
実施の形態9.
図15は、本発明の実施の形態9に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態9に係る半導体装置は、素子形成部20cの上面にシランカップリング剤20fが塗布されていることを特徴とする。シランカップリング剤20fにより、モールド樹脂12と素子形成部20cは化学結合している。
Embodiment 9 FIG.
FIG. 15 is a sectional view of a semiconductor device according to the ninth embodiment of the present invention. The description of the same parts as those in Embodiment 1 is omitted. The semiconductor device according to Embodiment 9 of the present invention is characterized in that a
モールド樹脂12と素子形成部20cを化学結合することで、モールド樹脂12と素子形成部20cを密着させることができる。よって剥離力が生じても、モールド樹脂12が素子形成部20cから剥がれることを防止できる。
By chemically bonding the
本発明の実施の形態7乃至9において、素子形成部20cの上面に様々な加工を施すことを説明した。これらの加工は、素子形成部の上面とモールド樹脂を密着させるために実施されるものである。従って本発明は、素子形成部の少なくとも上面に、素子形成部の他の部分よりも素子形成部とモールド樹脂の密着性を高めるように加工を施した表面加工部を形成する限り上述の構成に限定されない。
In the seventh to ninth embodiments of the present invention, it has been described that various processes are performed on the upper surface of the
ところで、各部材の熱膨張係数の違いにより生じる応力は素子形成部の上面に集中しやすい。また、モールド樹脂が吸収する水分は素子形成部の上方にたまりやすいため、当該水分の体積膨張による圧力は、素子形成部の上面に集中しやすい。したがって、はんだフラッシュは素子形成部の上面で起こりやすいものである。そのため、本発明の実施の形態7乃至9にて説明したように、素子形成部の上面に表面加工部を形成することにより、効率的にはんだフラッシュを防止できる。 By the way, the stress generated by the difference in the thermal expansion coefficient of each member tends to concentrate on the upper surface of the element forming portion. In addition, since the moisture absorbed by the mold resin tends to accumulate above the element formation portion, the pressure due to the volume expansion of the moisture tends to concentrate on the upper surface of the element formation portion. Therefore, solder flash is likely to occur on the upper surface of the element forming portion. Therefore, as described in the seventh to ninth embodiments of the present invention, solder flash can be efficiently prevented by forming the surface processed portion on the upper surface of the element forming portion.
以上の理由により、表面加工部は少なくとも素子形成部の上面に形成することが好ましい。そして、素子形成部の側面においてもはんだフラッシュが起こりやすい場合は、表面加工部を素子形成部の側面にも形成する。 For the above reasons, it is preferable to form the surface processed portion at least on the upper surface of the element forming portion. If solder flash is likely to occur also on the side surface of the element forming portion, the surface processed portion is also formed on the side surface of the element forming portion.
実施の形態10.
図16は、本発明の実施の形態10に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態10に係る半導体装置の第1電極20aには、庇110aが取り付けられている。また、第2電極20bには庇110bが取り付けられている。庇110a、及び110bは、基板16と平行方向に伸びるように取り付けられている。庇110a、及び110bは、素子形成部20c上面を経由する第1はんだ22aと第2はんだ22bの沿面距離を伸ばすために形成されている。モールド樹脂12は表面実装部品20と庇110a、及び110bを覆うように形成されている。
FIG. 16 is a cross-sectional view of the semiconductor device according to the tenth embodiment of the present invention. The description of the same parts as those in Embodiment 1 is omitted. A
本発明の実施の形態10に係る半導体装置によれば、庇110a、及び110bにより第1はんだ22aと第2はんだ22bの沿面距離を長くできる。また、庇110a、及び110bは、基板16と平行方向に伸びるように形成されているので、第1はんだ22aと第2はんだ22bの這い上がりを防止できる。よって、はんだフラッシュを防止できる。特に、剥離力によりモールド樹脂12が素子形成部20cから剥離した場合でも、はんだフラッシュを防止できる。
According to the semiconductor device according to the tenth embodiment of the present invention, the creeping distance between the
実施の形態11.
図17は、本発明の実施の形態11に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態11に係る半導体装置は、表面実装部品20の上面に基板112が取り付けられている。基板112は基板16と平行方向に伸びるように取り付けられている。モールド樹脂12は表面実装部品20と基板112を覆うように形成されている。
Embodiment 11 FIG.
FIG. 17 is a cross-sectional view of the semiconductor device according to the eleventh embodiment of the present invention. The description of the same parts as those in Embodiment 1 is omitted. In the semiconductor device according to the eleventh embodiment of the present invention, the
本発明の実施の形態11に係る半導体装置によれば、基板112により第1はんだ22aと第2はんだ22bの沿面距離を長くすることができる。また、基板112は、基板16と平行方向に伸びるように形成されているので、第1はんだ22aと第2はんだ22bの這い上がりを防止できる。よってはんだフラッシュを防止できる。特に、剥離力によりモールド樹脂12が素子形成部20cから剥離した場合でも、はんだフラッシュを防止できる。
According to the semiconductor device of the eleventh embodiment of the present invention, the creepage distance between the
図18は、本発明の実施の形態11に係る半導体装置の変形例を示す断面図である。変形例の表面実装部品20の上面には、キャップ114が取り付けられている。キャップ114により、前述の基板112と同様の効果を得ることができる。
FIG. 18 is a cross-sectional view showing a modification of the semiconductor device according to the eleventh embodiment of the present invention. A
実施の形態12.
図19は、本発明の実施の形態12に係る半導体装置の断面図である。実施の形態1と同一の部分については説明を省略する。本発明の実施の形態12に係る半導体装置の第1電極20aには、第1はんだ22aを囲むように形成されたはんだカバー116が取り付けられている。同様に、第2電極20bには、第2はんだを囲むように形成されたはんだカバー118が取り付けられている。モールド樹脂12は表面実装部品20とはんだカバー116、及び118を覆うように形成されている。
FIG. 19 is a cross-sectional view of a semiconductor device according to
本発明の実施の形態12に係る半導体装置によれば、はんだカバー116、及び118により第1はんだ22aと第2はんだ22bの沿面距離を長くできる。よってはんだフラッシュを防止できる。また、はんだカバー116、及び118は、第1はんだ22a、及び第2はんだ22bを囲むように形成されているので、素子形成部20cの側面においてはんだフラッシュが起こることも防止できる。
According to the semiconductor device of the twelfth embodiment of the present invention, the creepage distance between the
本発明の実施の形態10乃至12において、第1はんだ22aと第2はんだ22bの沿面距離を長くすることを説明した。本発明は、上述した構成以外にも様々な変形をなしうる。すなわち、第1はんだから第2はんだまでの沿面距離を伸ばすように前記表面実装部品の表面に取り付けられたショート防止部を有する限りにおいて、本発明は様々な変形が可能である。なお、ショート防止部の具体例は、庇110a、及び110b、基板112、キャップ114、並びにはんだカバー116、及び118である。
In
なお、本発明の全ての実施の形態に係る半導体装置は、それを別の基板にリフロー実装する際にはんだフラッシュを防止できるものである。 Note that the semiconductor device according to all the embodiments of the present invention can prevent solder flash when it is reflow mounted on another substrate.
10 半導体装置、 12 モールド樹脂、 14a、14b 溝、 16 基板、 18a 第1金属パターン、 18b 第2金属パターン、 20 表面実装部品、 20a 第1電極、 20b 第2電極、 20c 素子形成部、 20d 酸化膜、 20f シランカップリング剤、 22a 第1はんだ、 22b 第2はんだ、 60,62 ダミー部品、 70 中空粒子、 80a 第1ソルダーレジスト、 80b 第2ソルダーレジスト、 82a,82b 間隙、 90,92 ポリイミド、 100 第1モールド樹脂、 102 第2モールド樹脂、 110a,110b 庇、 112 基板、 114 キャップ、 116、118 はんだキャップ
DESCRIPTION OF
Claims (11)
前記基板の上に形成された第1金属パターンと、
前記基板の上に形成された第2金属パターンと、
一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、
前記第1電極と前記第1金属パターンを固定する第1はんだと、
前記第2電極と前記第2金属パターンを固定する第2はんだと、
前記表面実装部品を覆い、前記表面実装部品を前記第1電極の外側と前記第2電極の外側から挟むように形成された溝を有するモールド樹脂と、
を備えたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A second metal pattern formed on the substrate;
A surface mount component having a first electrode formed at one end and a second electrode formed at the other end;
A first solder for fixing the first electrode and the first metal pattern;
A second solder for fixing the second electrode and the second metal pattern;
A mold resin which covers the surface mount component and has a groove formed so as to sandwich the surface mount component from the outside of the first electrode and the outside of the second electrode;
A semiconductor device comprising:
前記基板の上に形成された第1金属パターンと、
前記基板の上に形成された第2金属パターンと、
一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、
前記第1電極と前記第1金属パターンを固定する第1はんだと、
前記第2電極と前記第2金属パターンを固定する第2はんだと、
前記表面実装部品と隣接するように前記基板に固定された、前記表面実装部品よりも硬い材料で形成されたダミー部品と、
前記表面実装部品、及び前記ダミー部品を覆うように形成されたモールド樹脂と、
を備えたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A second metal pattern formed on the substrate;
A surface mount component having a first electrode formed at one end and a second electrode formed at the other end;
A first solder for fixing the first electrode and the first metal pattern;
A second solder for fixing the second electrode and the second metal pattern;
A dummy component fixed to the substrate so as to be adjacent to the surface mount component, and formed of a material harder than the surface mount component;
Mold resin formed so as to cover the surface mount component and the dummy component,
A semiconductor device comprising:
前記基板の上に形成された第1金属パターンと、
前記基板の上に形成された第2金属パターンと、
一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、
前記第1電極と前記第1金属パターンを固定する第1はんだと、
前記第2電極と前記第2金属パターンを固定する第2はんだと、
前記表面実装部品を覆うように形成されたモールド樹脂と、
前記モールド樹脂よりも軟らかい材料で形成され、前記モールド樹脂の中に混合された中空粒子と、
を備えたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A second metal pattern formed on the substrate;
A surface mount component having a first electrode formed at one end and a second electrode formed at the other end;
A first solder for fixing the first electrode and the first metal pattern;
A second solder for fixing the second electrode and the second metal pattern;
Mold resin formed so as to cover the surface mount component,
Hollow particles formed of a material softer than the mold resin and mixed in the mold resin,
A semiconductor device comprising:
前記基板の上に形成された第1金属パターンと、
前記第1金属パターンの一部に塗布された第1ソルダーレジストと、
前記基板の上に形成された第2金属パターンと、
前記第2金属パターンの一部に塗布された第2ソルダーレジストと、
一端に第1電極が形成され他端に第2電極が形成された表面実装部品と、
前記第1電極と前記第1金属パターンの前記第1ソルダーレジストを塗布していない部分を固定する第1はんだと、
前記第2電極と前記第2金属パターンの前記第2ソルダーレジストを塗布していない部分を固定する第2はんだと、
前記第1ソルダーレジスト、及び前記第2ソルダーレジストと接し、前記表面実装部品を覆うように形成されたモールド樹脂と、
を備えたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A first solder resist applied to a part of the first metal pattern;
A second metal pattern formed on the substrate;
A second solder resist applied to a part of the second metal pattern;
A surface mount component having a first electrode formed at one end and a second electrode formed at the other end;
A first solder for fixing the first electrode and a portion of the first metal pattern not coated with the first solder resist;
A second solder for fixing the second electrode and a portion of the second metal pattern not coated with the second solder resist;
Mold resin formed in contact with the first solder resist and the second solder resist so as to cover the surface mount component;
A semiconductor device comprising:
前記基板の上に形成された第1金属パターンと、
前記基板の上に形成された第2金属パターンと、
素子形成部、及び前記素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、
前記第1電極と前記第1金属パターンを固定する第1はんだと、
前記第2電極と前記第2金属パターンを固定する第2はんだと、
少なくとも前記表面実装部品の前記素子形成部を覆うように形成されたポリイミドと、
前記ポリイミドと前記表面実装部品を覆うように形成されたモールド樹脂と、
を備えたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A second metal pattern formed on the substrate;
An element forming portion, and a surface mount component having a first electrode and a second electrode formed so as to sandwich the element forming portion;
A first solder for fixing the first electrode and the first metal pattern;
A second solder for fixing the second electrode and the second metal pattern;
Polyimide formed so as to cover at least the element forming portion of the surface mount component;
Mold resin formed so as to cover the polyimide and the surface-mounted component,
A semiconductor device comprising:
前記基板の上に形成された第1金属パターンと、
前記基板の上に形成された第2金属パターンと、
素子形成部、及び前記素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、
前記第1電極と前記第1金属パターンを固定する第1はんだと、
前記第2電極と前記第2金属パターンを固定する第2はんだと、
前記表面実装部品の前記第1はんだが形成された面、前記表面実装部品の前記第2はんだが形成された面、及び前記表面実装部品の上面を覆うように形成された第1モールド樹脂と、
前記表面実装部品の前記第1モールド樹脂で覆われていない面、及び前記第1モールド樹脂を覆うように形成された第2モールド樹脂と、を備え、
前記第1モールド樹脂は、前記第2モールド樹脂よりも軟らかく、かつ前記第2モールド樹脂よりも熱膨張係数が前記表面実装部品に近い材料で形成されたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A second metal pattern formed on the substrate;
An element forming portion, and a surface mount component having a first electrode and a second electrode formed so as to sandwich the element forming portion;
A first solder for fixing the first electrode and the first metal pattern;
A second solder for fixing the second electrode and the second metal pattern;
A first mold resin formed so as to cover a surface of the surface mount component on which the first solder is formed, a surface of the surface mount component on which the second solder is formed, and an upper surface of the surface mount component;
A surface of the surface-mounted component not covered with the first mold resin, and a second mold resin formed to cover the first mold resin,
The semiconductor device, wherein the first mold resin is made of a material that is softer than the second mold resin and has a thermal expansion coefficient closer to that of the surface mount component than the second mold resin.
前記基板の上に形成された第1金属パターンと、
前記基板の上に形成された第2金属パターンと、
素子形成部、及び前記素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、
前記第1電極と前記第1金属パターンを固定する第1はんだと、
前記第2電極と前記第2金属パターンを固定する第2はんだと、
前記表面実装部品を覆うように形成されたモールド樹脂と、
前記素子形成部の少なくとも上面に、前記素子形成部の他の部分よりも前記素子形成部と前記モールド樹脂の密着性を高めるように形成された表面加工部と、
を備えたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A second metal pattern formed on the substrate;
An element forming portion, and a surface mount component having a first electrode and a second electrode formed so as to sandwich the element forming portion;
A first solder for fixing the first electrode and the first metal pattern;
A second solder for fixing the second electrode and the second metal pattern;
Mold resin formed so as to cover the surface mount component,
A surface-processed part formed on at least the upper surface of the element forming part so as to enhance the adhesion between the element forming part and the mold resin, compared to other parts of the element forming part;
A semiconductor device comprising:
前記基板の上に形成された第1金属パターンと、
前記基板の上に形成された第2金属パターンと、
素子形成部、及び前記素子形成部を挟むように形成された第1電極と第2電極を有する表面実装部品と、
前記第1電極と前記第1金属パターンを固定する第1はんだと、
前記第2電極と前記第2金属パターンを固定する第2はんだと、
前記第1はんだから前記第2はんだまでの沿面距離を伸ばすように前記表面実装部品の表面に取り付けられたショート防止部と、
前記表面実装部品と前記ショート防止部を覆うように形成されたモールド樹脂と、
を備えたことを特徴とする半導体装置。 A substrate,
A first metal pattern formed on the substrate;
A second metal pattern formed on the substrate;
An element forming portion, and a surface mount component having a first electrode and a second electrode formed so as to sandwich the element forming portion;
A first solder for fixing the first electrode and the first metal pattern;
A second solder for fixing the second electrode and the second metal pattern;
A short-circuit prevention portion attached to the surface of the surface-mounted component so as to extend a creepage distance from the first solder to the second solder;
Mold resin formed to cover the surface mount component and the short prevention part,
A semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156010A JP5974428B2 (en) | 2011-07-14 | 2011-07-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011156010A JP5974428B2 (en) | 2011-07-14 | 2011-07-14 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013026234A true JP2013026234A (en) | 2013-02-04 |
JP5974428B2 JP5974428B2 (en) | 2016-08-23 |
Family
ID=47784282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011156010A Active JP5974428B2 (en) | 2011-07-14 | 2011-07-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5974428B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016006391A1 (en) * | 2014-07-09 | 2016-01-14 | 株式会社村田製作所 | Electronic component-embedded module |
US10861757B2 (en) | 2017-02-23 | 2020-12-08 | Murata Manufacturing Co., Ltd. | Electronic component with shield plate and shield plate of electronic component |
Citations (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS496546U (en) * | 1972-04-19 | 1974-01-21 | ||
JPS6245094A (en) * | 1985-08-22 | 1987-02-27 | 株式会社リコー | Printed wiring board |
JPS63240053A (en) * | 1987-03-27 | 1988-10-05 | Mitsubishi Electric Corp | Semiconductor device |
JPH01220889A (en) * | 1988-02-29 | 1989-09-04 | Nec Corp | Electronic device |
JPH02194639A (en) * | 1989-01-24 | 1990-08-01 | Hitachi Chem Co Ltd | Resin-sealed semiconductor device |
JPH032670U (en) * | 1989-05-31 | 1991-01-11 | ||
JPH0417391A (en) * | 1990-05-10 | 1992-01-22 | Taiyo Yuden Co Ltd | Mounting method for electronic component on wiring board, and circuit board |
JPH07161873A (en) * | 1993-12-06 | 1995-06-23 | Fujitsu Ltd | Hybrid ic and its manufacture |
JPH1027870A (en) * | 1996-07-08 | 1998-01-27 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPH11274374A (en) * | 1998-03-20 | 1999-10-08 | Citizen Watch Co Ltd | Semiconductor package and its manufacture |
JP2000243662A (en) * | 1999-02-19 | 2000-09-08 | Tdk Corp | Electronic device and manufacture thereof |
JP2000252391A (en) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | Wiring board for mounting semiconductor device and its mounting structure |
US20010050441A1 (en) * | 2000-03-17 | 2001-12-13 | International Rectifier Corp. | Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance |
JP2002026194A (en) * | 2000-07-11 | 2002-01-25 | Rohm Co Ltd | Packaging structure of electronic component |
JP2005039007A (en) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Module with built-in electronic component |
JP2005197422A (en) * | 2004-01-07 | 2005-07-21 | Renesas Technology Corp | Semiconductor device and electronic apparatus |
JP2005251904A (en) * | 2004-03-03 | 2005-09-15 | Denso Corp | Substrate front surface mounting part, substrate circuit, substrate, solder connecting method and method of manufacturing substrate circuit |
JP2006032617A (en) * | 2004-07-15 | 2006-02-02 | Hitachi Ltd | Semiconductor power module |
JP2006147747A (en) * | 2004-11-18 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Module with built-in electronic component |
JP2006210749A (en) * | 2005-01-31 | 2006-08-10 | Denso Corp | Semiconductor device |
JP2007012695A (en) * | 2005-06-28 | 2007-01-18 | Toshiba Corp | Electronic apparatus, mounting method of electronic component and printed circuit board |
JP2007067234A (en) * | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
JP2008124176A (en) * | 2006-11-10 | 2008-05-29 | Mitsubishi Electric Corp | Power semiconductor device |
JP2009065197A (en) * | 2008-11-13 | 2009-03-26 | Sanyo Electric Co Ltd | Circuit device and circuit device module |
JP2009081279A (en) * | 2007-09-26 | 2009-04-16 | Sanyo Electric Co Ltd | Hybrid integrated circuit device |
JP2010123914A (en) * | 2008-10-20 | 2010-06-03 | Denso Corp | Electronic control device |
WO2011043097A1 (en) * | 2009-10-05 | 2011-04-14 | シャープ株式会社 | Substrate mounting structure, display device equipped therewith, and substrate mounting method |
JP2011108901A (en) * | 2009-11-19 | 2011-06-02 | Murata Mfg Co Ltd | Resin substrate with built-in electronic component and electronic circuit module |
WO2011071111A1 (en) * | 2009-12-09 | 2011-06-16 | 株式会社村田製作所 | Resin substrate with built-in electronic component and electronic circuit module |
-
2011
- 2011-07-14 JP JP2011156010A patent/JP5974428B2/en active Active
Patent Citations (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS496546U (en) * | 1972-04-19 | 1974-01-21 | ||
JPS6245094A (en) * | 1985-08-22 | 1987-02-27 | 株式会社リコー | Printed wiring board |
JPS63240053A (en) * | 1987-03-27 | 1988-10-05 | Mitsubishi Electric Corp | Semiconductor device |
JPH01220889A (en) * | 1988-02-29 | 1989-09-04 | Nec Corp | Electronic device |
JPH02194639A (en) * | 1989-01-24 | 1990-08-01 | Hitachi Chem Co Ltd | Resin-sealed semiconductor device |
JPH032670U (en) * | 1989-05-31 | 1991-01-11 | ||
JPH0417391A (en) * | 1990-05-10 | 1992-01-22 | Taiyo Yuden Co Ltd | Mounting method for electronic component on wiring board, and circuit board |
JPH07161873A (en) * | 1993-12-06 | 1995-06-23 | Fujitsu Ltd | Hybrid ic and its manufacture |
JPH1027870A (en) * | 1996-07-08 | 1998-01-27 | Hitachi Ltd | Semiconductor device and manufacture thereof |
JPH11274374A (en) * | 1998-03-20 | 1999-10-08 | Citizen Watch Co Ltd | Semiconductor package and its manufacture |
JP2000243662A (en) * | 1999-02-19 | 2000-09-08 | Tdk Corp | Electronic device and manufacture thereof |
JP2000252391A (en) * | 1999-02-26 | 2000-09-14 | Kyocera Corp | Wiring board for mounting semiconductor device and its mounting structure |
US20010050441A1 (en) * | 2000-03-17 | 2001-12-13 | International Rectifier Corp. | Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance |
JP2002026194A (en) * | 2000-07-11 | 2002-01-25 | Rohm Co Ltd | Packaging structure of electronic component |
JP2005039007A (en) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | Module with built-in electronic component |
JP2005197422A (en) * | 2004-01-07 | 2005-07-21 | Renesas Technology Corp | Semiconductor device and electronic apparatus |
JP2005251904A (en) * | 2004-03-03 | 2005-09-15 | Denso Corp | Substrate front surface mounting part, substrate circuit, substrate, solder connecting method and method of manufacturing substrate circuit |
JP2006032617A (en) * | 2004-07-15 | 2006-02-02 | Hitachi Ltd | Semiconductor power module |
JP2006147747A (en) * | 2004-11-18 | 2006-06-08 | Matsushita Electric Ind Co Ltd | Module with built-in electronic component |
JP2006210749A (en) * | 2005-01-31 | 2006-08-10 | Denso Corp | Semiconductor device |
JP2007012695A (en) * | 2005-06-28 | 2007-01-18 | Toshiba Corp | Electronic apparatus, mounting method of electronic component and printed circuit board |
JP2007067234A (en) * | 2005-08-31 | 2007-03-15 | Fujitsu Ltd | Semiconductor device and manufacturing method therefor |
JP2008124176A (en) * | 2006-11-10 | 2008-05-29 | Mitsubishi Electric Corp | Power semiconductor device |
JP2009081279A (en) * | 2007-09-26 | 2009-04-16 | Sanyo Electric Co Ltd | Hybrid integrated circuit device |
JP2010123914A (en) * | 2008-10-20 | 2010-06-03 | Denso Corp | Electronic control device |
JP2009065197A (en) * | 2008-11-13 | 2009-03-26 | Sanyo Electric Co Ltd | Circuit device and circuit device module |
WO2011043097A1 (en) * | 2009-10-05 | 2011-04-14 | シャープ株式会社 | Substrate mounting structure, display device equipped therewith, and substrate mounting method |
JP2011108901A (en) * | 2009-11-19 | 2011-06-02 | Murata Mfg Co Ltd | Resin substrate with built-in electronic component and electronic circuit module |
WO2011071111A1 (en) * | 2009-12-09 | 2011-06-16 | 株式会社村田製作所 | Resin substrate with built-in electronic component and electronic circuit module |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016006391A1 (en) * | 2014-07-09 | 2016-01-14 | 株式会社村田製作所 | Electronic component-embedded module |
US10861757B2 (en) | 2017-02-23 | 2020-12-08 | Murata Manufacturing Co., Ltd. | Electronic component with shield plate and shield plate of electronic component |
Also Published As
Publication number | Publication date |
---|---|
JP5974428B2 (en) | 2016-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4873005B2 (en) | Composite substrate and method for manufacturing composite substrate | |
JP4691455B2 (en) | Semiconductor device | |
JP5340583B2 (en) | Semiconductor light emitting device | |
JP4821849B2 (en) | Composite substrate and method for manufacturing composite substrate | |
WO2016084483A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device | |
WO2008001641A1 (en) | Interconnect substrate and electronic circuit mounted structure | |
JP2010123914A (en) | Electronic control device | |
JP5754464B2 (en) | Module and manufacturing method thereof | |
JP4725817B2 (en) | Manufacturing method of composite substrate | |
JP5974428B2 (en) | Semiconductor device | |
JP5706186B2 (en) | Chip resistor and manufacturing method thereof | |
JP2014090103A (en) | Molded package and method for manufacturing the same | |
JP6702800B2 (en) | Circuit board assembly, electronic device assembly, circuit board assembly manufacturing method, and electronic device manufacturing method | |
WO2016199634A1 (en) | Semiconductor device, and method for manufacturing same | |
JP5691794B2 (en) | Electronic control unit | |
WO2012165111A1 (en) | Method for producing multi-layer substrate and multi-layer substrate | |
KR101075664B1 (en) | Chip resister and method of manufacturing the same | |
JP2003338729A (en) | Electronic part and manufacturing method | |
JP2008147251A (en) | Compound substrate | |
WO2017010216A1 (en) | Electronic component | |
JP6418968B2 (en) | Electronic component mounting package, electronic device and electronic module | |
US20220384103A1 (en) | Electronic component | |
US20220384098A1 (en) | Electronic component | |
JP2010056463A (en) | Electronic component module and method of manufacturing the same | |
US20220384097A1 (en) | Electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5974428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |