JP2013019955A - Active matrix substrate - Google Patents
Active matrix substrate Download PDFInfo
- Publication number
- JP2013019955A JP2013019955A JP2011150946A JP2011150946A JP2013019955A JP 2013019955 A JP2013019955 A JP 2013019955A JP 2011150946 A JP2011150946 A JP 2011150946A JP 2011150946 A JP2011150946 A JP 2011150946A JP 2013019955 A JP2013019955 A JP 2013019955A
- Authority
- JP
- Japan
- Prior art keywords
- organic semiconductor
- active matrix
- matrix substrate
- semiconductor layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、表示装置に用いられるアクティブマトリクス基板に関するものである。 The present invention relates to an active matrix substrate used in a display device.
近年、液晶表示装置、有機エレクトロルミネッセンス表示装置、電気泳動表示装置等の種々の表示装置の分野においては、表示装置の駆動方式としてアクティブマトリクス駆動方式を用いた表示装置が注目され、開発が進められている。
アクティブマトリクス駆動方式を用いた表示装置は、高コントラストで画像表示を行うことができ、応答速度が速く、また、表示装置を大画面化した場合にその消費電力を小さいものとすることができるといった利点を有するものである。
また、これに伴い、上記アクティブマトリクス駆動方式を用いた表示装置に用いられるアクティブマトリクス基板の開発についても盛んに行われている。
In recent years, in the field of various display devices such as a liquid crystal display device, an organic electroluminescence display device, and an electrophoretic display device, a display device using an active matrix driving method as a driving method of the display device has attracted attention and development has been promoted. ing.
A display device using the active matrix driving method can display an image with high contrast, has a high response speed, and can reduce power consumption when the display device is enlarged. It has advantages.
Along with this, development of active matrix substrates used in display devices using the active matrix driving method has been actively conducted.
アクティブマトリクス基板は、上記表示装置の各画素に対応するように、アクティブ素子がマトリクス状に複数配列されて構成されるものであり、アクティブ素子としては、ＴＦＴに代表される半導体トランジスタが好適に用いられている。 The active matrix substrate includes a plurality of active elements arranged in a matrix so as to correspond to each pixel of the display device, and a semiconductor transistor typified by a TFT is preferably used as the active element. It has been.
なお、半導体トランジスタは、通常、ゲート電極と、上記ゲート電極を絶縁するゲート絶縁層と、上記半導体材料からなる半導体層と、上記半導体層に接触するように形成されたソース電極およびドレイン電極とを有するものであり、上記ゲート電極が、上記半導体層下面側に配置されているボトムゲート構造のものと、上記ゲート電極が上記半導体層の上面側に配置されているトップゲート構造のものとが知られている。 Note that a semiconductor transistor usually includes a gate electrode, a gate insulating layer that insulates the gate electrode, a semiconductor layer made of the semiconductor material, and a source electrode and a drain electrode formed so as to be in contact with the semiconductor layer. The bottom gate structure in which the gate electrode is disposed on the lower surface side of the semiconductor layer and the top gate structure in which the gate electrode is disposed on the upper surface side of the semiconductor layer are known. It has been.
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）やインジウムガリウム砒素（ＩｎＧａＡｓ）などの無機半導体材料や、有機化合物からなる有機半導体材料が用いられている。なかでも、半導体材料として有機半導体材料が用いられている場合は、上記無機半導体材料が用いられたトランジスタに比べて安価に大面積化が可能であり、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有することから、電子ペーパーに代表されるフレキシブルディスプレイ等の、次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。 Conventionally, inorganic semiconductor materials such as silicon (Si), gallium arsenide (GaAs), and indium gallium arsenide (InGaAs), and organic semiconductor materials made of organic compounds have been used as semiconductor materials used in the semiconductor transistors. In particular, when an organic semiconductor material is used as a semiconductor material, the area can be increased at a lower cost than a transistor using the above-described inorganic semiconductor material, and it can be formed on a flexible plastic substrate. Since it has the advantage of being stable against mechanical impacts, research is being actively conducted assuming application to next-generation display devices such as flexible displays typified by electronic paper.
また、上記有機半導体材料を用いたトランジスタ（以下、有機半導体トランジスタと称して説明する場合がある。）を製造するに際しては、通常、各電極の形成方法としてはフォトリソグラフィー法やインクジェット印刷法、スクリーン印刷法、フレキソ印刷法等の印刷法等が用いられ、有機半導体材料が用いられた有機半導体層の形成方法については、上述の印刷法が用いられる。 In manufacturing a transistor using the organic semiconductor material (hereinafter sometimes referred to as an organic semiconductor transistor), usually, as a method of forming each electrode, a photolithography method, an inkjet printing method, a screen, Printing methods such as a printing method and a flexographic printing method are used, and the above-described printing method is used as a method for forming an organic semiconductor layer using an organic semiconductor material.
なお、一般に、フォトリソグラフィー法は、微細で精密なパターンを有する部材を形成することが可能である半面、大掛かりな設備や多数の工程が必要であり、また材料の使用効率が悪いといった性質を有する方法であることが知られている。
一方で印刷法は、フォトリソグラフィー法に比べて大掛かりな設備や多数の工程を必要とせず、また材料の使用効率も高くすることが可能であることから、形成される部材の生産性を向上させることが可能である反面、微細で精密なパターンを形成することが困難であるといった性質を有する方法であることが知られている。
In general, the photolithography method is capable of forming a member having a fine and precise pattern, but requires large facilities and a large number of processes, and has a property that the material use efficiency is poor. It is known to be a method.
On the other hand, the printing method does not require large-scale equipment and a large number of processes compared to the photolithography method, and the use efficiency of the material can be increased, so that the productivity of the formed member is improved. However, it is known that the method has a property that it is difficult to form a fine and precise pattern.
ところで、上記アクティブマトリクス基板が表示装置に用いられた場合、各画素に対応する領域には半導体トランジスタの他にも必要な構成が配置されることとなる。また、近年、より高精細な画像表示を行うために、画素の大きさを小さく設計する場合もあることから、アクティブマトリクス基板における半導体トランジスタの形成面積を小さくすることが望まれている。 By the way, when the active matrix substrate is used in a display device, a necessary configuration is arranged in addition to a semiconductor transistor in a region corresponding to each pixel. In recent years, in order to display a higher-definition image, the size of a pixel may be designed to be small. Therefore, it is desired to reduce the formation area of a semiconductor transistor on an active matrix substrate.
上述した要望に対し、例えば、特許文献１においては、以下のような構成を有するアクティブマトリクス基板が開示されている。
図５（ａ）および図６（ａ）は、従来のアクティブマトリクス基板の一例を示す概略平面図であり、図５（ｂ）は図５（ａ）のＡ’−Ａ’断面図、図６（ｂ）は図６（ａ）のＡ”−Ａ”線断面図である。特許文献１には、図５（ａ）、（ｂ）および図６（ａ）、（ｂ）に示すように、アクティブマトリクス基板１００’にマトリクス状に配列されている複数の有機半導体トランジスタ２において、各々の有機半導体トランジスタ２を構成するゲート電極２１、ソース電極２２、およびドレイン電極２３のうち、上記いずれかの１つの電極（図５（ａ）、（ｂ）および図６（ａ）、（ｂ）ではソース電極２２）と有機半導体層２４とが隣接する２つの有機半導体トランジスタ２間で共有されている構成が示されている。なお、図５（ａ）、（ｂ）においては有機半導体トランジスタ２がボトムゲート構造を有する場合、図６（ａ）、（ｂ）においてはトップゲート構造を有する場合について示している。また、上述した図５（ａ）、（ｂ）、および図６（ａ）、（ｂ）において説明していない符号については、後述する図１等で説明する。
なお、アクティブマトリクス基板においては、有機半導体トランジスタの配列パターン、有機半導体トランジスタの各構成の配置等から、実際には、図５（ａ）、（ｂ）、図６（ａ）、（ｂ）等に示すように、隣接する２つの有機半導体トランジスタ２において、ソース電極２２および有機半導体層２４が共有される構成が検討されている。
In response to the above-described demand, for example,
5 (a) and 6 (a) are schematic plan views showing an example of a conventional active matrix substrate, FIG. 5 (b) is a cross-sectional view taken along line A′-A ′ of FIG. 5 (a), and FIG. FIG. 6B is a sectional view taken along line A ″ -A ″ in FIG. In
Note that, in the active matrix substrate, actually, due to the arrangement pattern of the organic semiconductor transistors, the arrangement of each configuration of the organic semiconductor transistors, and the like, FIG. 5A, FIG. 5B, FIG. As shown in FIG. 2, a configuration in which the
アクティブマトリクス基板を上述した構成とすることにより、例えば共有されている有機半導体トランジスタの構成については２つの有機半導体トランジスタがスイッチ機能を示すことが可能となる程度の形成面積で形成することが可能となる。よって、微細で精密なパターンを有することが困難である印刷法により形成されたソース電極や有機半導体層を、２つの有機半導体トランジスタ間で共有させることにより、上述したソース電極、有機半導体層を各々の有機半導体トランジスタにそれぞれ形成する場合に比べて、有機半導体トランジスタの形成面積を小さいものとすることが可能となる。 By configuring the active matrix substrate as described above, for example, the configuration of the shared organic semiconductor transistor can be formed with a formation area that allows two organic semiconductor transistors to exhibit a switching function. Become. Therefore, by sharing a source electrode and an organic semiconductor layer formed by a printing method, which is difficult to have a fine and precise pattern, between the two organic semiconductor transistors, the source electrode and the organic semiconductor layer described above are respectively provided. As compared with the case where each of the organic semiconductor transistors is formed, the formation area of the organic semiconductor transistor can be reduced.
しかしながら、上記構成を有するアクティブマトリクス基板においては、以下のような問題があった。
すなわち、上述したように、アクティブマトリクス基板において、基材としてフレキシブル性を有する樹脂製基材等を用いた場合は、アクティブマトリクス基板の製造工程中の温度変化によって樹脂製基材の寸法が変化してしまう場合がある。そのため、樹脂製基材上に形成される電極と、上記電極上に形成される他の電極との位置が設計上の位置と異なってしまうことにより、例えば、図７（ａ）、（ｂ）に示すように、ゲート電極２１α、２１βとソース電極２２との重なり部分の面積Ｕ１およびＵ２が、隣接する２つの有機半導体トランジスタ２α、２β間で異なることにより、ゲート電極２１α、２１βに対しソース電極２２およびドレイン電極２３α、２３βが形成する寄生容量が異なってしまうといった問題があった。また、その結果、アクティブマトリクス基板に配置される複数の有機半導体トランジスタの寄生容量にバラツキを生じてしまうといった問題があった。また、このようなアクティブマトリクス基板が用いられた表示装置は、均一な画像表示を行うことが困難となり、十分な視認性を示すことが困難となるといった問題があった。
なお、図７（ａ）、（ｂ）は、従来のアクティブマトリクス基板における有機半導体トランジスタの一例を示す概略断面図である。また、説明していない符号については後述する図１等で説明する。
However, the active matrix substrate having the above configuration has the following problems.
That is, as described above, when a resin base material having flexibility is used as the base material in the active matrix substrate, the size of the resin base material changes due to a temperature change during the manufacturing process of the active matrix substrate. May end up. For this reason, the positions of the electrodes formed on the resin substrate and the other electrodes formed on the electrodes are different from the designed positions. For example, FIGS. As shown in FIG. 4, the areas U 1 and U 2 of the overlapping portions of the gate electrodes 21α and 21β and the
7A and 7B are schematic cross-sectional views showing an example of an organic semiconductor transistor in a conventional active matrix substrate. Reference numerals not described will be described later with reference to FIG.
また、上記構成とした場合は、ゲート電極とソース電極との重なり部分の面積が必要以上に大きくなる場合がある。ここで、例えばゲート電極およびソース電極の間に形成される絶縁層に不具合部分を生じた場合は、上記重なり部分の面積が大きくなるほど、上記不具合部分が上記重なり部分に含まれる確率が高くなるため、ゲート電極およびソース電極の短絡が発生する可能性が高くなってしまうといった問題があった。
なお、トップゲート構造の有機半導体トランジスタを用いたアクティブマトリクス基板においては、後述する修正を用いることは困難であることから、短絡の発生頻度が上昇してしまうことはより深刻な問題である。
In the case of the above configuration, the area of the overlapping portion between the gate electrode and the source electrode may be larger than necessary. Here, for example, when a defective portion is generated in the insulating layer formed between the gate electrode and the source electrode, the probability that the defective portion is included in the overlapping portion increases as the area of the overlapping portion increases. There is a problem that the possibility of occurrence of a short circuit between the gate electrode and the source electrode is increased.
In an active matrix substrate using an organic semiconductor transistor having a top-gate structure, it is difficult to use the correction described later, and therefore, the frequency of occurrence of a short circuit is a more serious problem.
また、上記構成を有する場合、ソース電極およびドレイン電極上に形成される有機半導体層については以下の問題が考えられる。すなわち、金属等から構成される電極面は一般的に濡れ性がよいことから、有機半導体材料はゲート絶縁層上よりもソース電極上やドレイン電極上に集まりやすい性質がある。ここで、上記構成においては、隣接する２つの有機半導体トランジスタが１つのソース電極を共有している、すなわち２つの有機半導体トランジスタ間に１つのソース電極が連続して形成されていることから、有機半導体材料は広い面積で形成されたソース電極上により集まりやすくなることが考えられる。その結果、ソース電極およびドレイン電極の間に設けられるチャネル領域における有機半導体層の膜厚が不安定となり、アクティブマトリクス基板に配置される各々の有機半導体トランジスタに均質な有機半導体層を形成することが困難となるといった問題が考えられる。これにより、アクティブマトリクス基板に配置される各々の有機半導体トランジスタのスイッチ機能にバラツキが生じてしまうといった問題が考えられる。 Further, in the case of having the above-described configuration, the following problems can be considered for the organic semiconductor layer formed on the source electrode and the drain electrode. That is, since the electrode surface made of metal or the like generally has good wettability, the organic semiconductor material tends to collect on the source electrode and the drain electrode rather than on the gate insulating layer. Here, in the above configuration, two adjacent organic semiconductor transistors share one source electrode, that is, one source electrode is continuously formed between the two organic semiconductor transistors. It is conceivable that the semiconductor material is more easily collected on the source electrode formed in a large area. As a result, the film thickness of the organic semiconductor layer in the channel region provided between the source electrode and the drain electrode becomes unstable, and a homogeneous organic semiconductor layer can be formed in each organic semiconductor transistor disposed on the active matrix substrate. There may be problems such as difficulty. As a result, there may be a problem that the switching function of each organic semiconductor transistor arranged on the active matrix substrate varies.
ところで、図５（ａ）に示すように、ゲート電極２１およびソース電極２２間で短絡ｚが発生した有機半導体トランジスタ２’を有するアクティブマトリクス基板１００’を表示装置に用いた場合は、上述のゲート電極２１が接続されたゲート配線２１Ｘ２に対応する部分、および上述のソース電極２２が接続されたソース配線２２Ｙ３に対応する部分での画像表示を行うことが困難となるライン欠陥が生じる場合がある。この際、ボトムゲート構造の有機半導体トランジスタ２が用いられている場合は、短絡の生じた有機半導体トランジスタ２’のソース電極２２をソース配線２２Ｙ３から分離することにより、短絡部分のみを点欠陥とすることで、上述したライン欠陥を修正することが可能である。この際、図５（ａ）に示すように、ソース電極２２が隣接する２つの有機半導体トランジスタ２、２’間で共有されている場合は、短絡ｚの生じた有機半導体トランジスタ２’だけではなく、短絡ｚの生じた有機半導体トランジスタ２’に隣接する有機半導体トランジスタ２についてもソース電極２２をソース配線２２Ｙ３から分離しなければならなくなることから、点欠陥の数が２倍となるため、点欠陥の多いアクティブマトリクス基板１００’となるといった問題があった。
Incidentally, as shown in FIG. 5A, when an
よって、アクティブマトリクス基板においては、有機半導体トランジスタの形成面積を小さくした場合も、表示装置において均一な画像表示を行うことが可能であり、かつ欠陥の発生を最小限なものとすることが可能な構成が求められている。 Therefore, in the active matrix substrate, even when the formation area of the organic semiconductor transistor is reduced, a uniform image display can be performed on the display device, and the occurrence of defects can be minimized. Configuration is required.
本発明は、上記問題点に鑑みてなされたものであり、アクティブマトリクス基板にマトリクス状に配列された各々の有機半導体トランジスタの形成面積が小さく、かつ表示装置に用いた場合に均一で視認性に優れた画像表示を行うことを可能とするアクティブマトリクス基板を提供することを主目的とする。 The present invention has been made in view of the above problems, and the formation area of each organic semiconductor transistor arranged in a matrix on an active matrix substrate is small and uniform and visible when used in a display device. It is a main object of the present invention to provide an active matrix substrate capable of performing excellent image display.
本発明は、上記課題を解決するために、樹脂製基材と、上記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタとを有し、上記有機半導体トランジスタがマトリクス状に複数配列されているものであって、隣接する２つの上記有機半導体トランジスタが、１つの上記有機半導体層のみを共有していることを特徴とするアクティブマトリクス基板を提供する。 In order to solve the above-mentioned problems, the present invention provides an organic semiconductor comprising a resin base material and an organic semiconductor layer formed on the resin base material and including a gate electrode, a source electrode, a drain electrode, and an organic semiconductor material A plurality of organic semiconductor transistors arranged in a matrix, and two adjacent organic semiconductor transistors share only one organic semiconductor layer An active matrix substrate is provided.
本発明によれば、隣接する２つの有機半導体トランジスタが有機半導体層のみを共有していることから、印刷法を用いて最小の面積で形成された１つの有機半導体層を隣接する２つの有機半導体トランジスタの各々の有機半導体層として用いることが可能となるため、アクティブマトリクス基板における有機半導体トランジスタの形成面積を小さいものとすることが可能となる。
また、本発明によれば、隣接する２つの有機半導体トランジスタにおける各電極については共有されていないことから、たとえ製造工程中の寸法変化の起こりやすい樹脂製基材を用いた場合であっても、ゲート電極およびソース電極の重なり部分の面積を調整して各電極を形成することが可能となるため、隣接する２つの有機半導体トランジスタの寄生容量を同等とすることが可能となる。よって、アクティブマトリクス基板における複数の有機半導体トランジスタの寄生容量にバラツキを生じないものとすることができることから、本発明のアクティブマトリクス基板を表示装置に用いた場合に、均一で視認性に優れた画像表示を行うことが可能となる。
また、上述した従来の構成に比べて、有機半導体層を形成する領域におけるソース電極の形成面積を小さくすることができることから、有機半導体材料の塗布性を向上させることができる。よって、有機半導体層をソース電極およびドレイン電極上に均質に形成することが可能となるため、複数の有機半導体トランジスタのスイッチ機能を同等とすることが可能となる。
さらに、本発明によれば、有機半導体トランジスタがボトムゲート構造を有する場合は、ライン欠陥の修正を行った場合に生じる点欠陥の発生を最小限のものとすることが可能となる。
According to the present invention, since two adjacent organic semiconductor transistors share only the organic semiconductor layer, two organic semiconductors adjacent to one organic semiconductor layer formed with a minimum area using a printing method are used. Since it can be used as each organic semiconductor layer of the transistor, the formation area of the organic semiconductor transistor in the active matrix substrate can be reduced.
Further, according to the present invention, since each electrode in the two adjacent organic semiconductor transistors is not shared, even if a resin base material that is likely to undergo dimensional changes during the manufacturing process is used, Since each electrode can be formed by adjusting the area of the overlapping portion of the gate electrode and the source electrode, the parasitic capacitances of two adjacent organic semiconductor transistors can be made equal. Therefore, the parasitic capacitance of the plurality of organic semiconductor transistors in the active matrix substrate can be made non-uniform. Therefore, when the active matrix substrate of the present invention is used for a display device, the image is uniform and has excellent visibility. Display can be performed.
Moreover, since the formation area of the source electrode in the region where the organic semiconductor layer is formed can be reduced as compared with the conventional configuration described above, the coating property of the organic semiconductor material can be improved. Accordingly, since the organic semiconductor layer can be formed uniformly on the source electrode and the drain electrode, the switching functions of a plurality of organic semiconductor transistors can be made equivalent.
Furthermore, according to the present invention, when the organic semiconductor transistor has a bottom gate structure, it is possible to minimize the occurrence of point defects that occur when line defects are corrected.
本発明においては、上記有機半導体トランジスタの上記ソース電極の線幅および上記ドレイン電極の線幅が同一であることが好ましい。これにより、ソース電極およびドレイン電極上に有機半導体材料を塗布して有機半導体層を形成するに際して、従来の構成のように、ソース電極上に有機半導体材料が偏って塗布されることを抑制し、ソース電極およびドレイン電極の間に設けられるチャネル領域に有機半導体層を安定的に形成することが可能となる。よって、アクティブマトリクス基板における各々の有機半導体トランジスタに形成される有機半導体層を均質なものとすることが可能となることから、各々の有機半導体トランジスタのスイッチ機能を同等とすることが可能となる。 In the present invention, the line width of the source electrode and the line width of the drain electrode of the organic semiconductor transistor are preferably the same. Thereby, when the organic semiconductor material is applied on the source electrode and the drain electrode to form the organic semiconductor layer, the organic semiconductor material is prevented from being applied unevenly on the source electrode as in the conventional configuration, An organic semiconductor layer can be stably formed in a channel region provided between the source electrode and the drain electrode. Therefore, since the organic semiconductor layer formed in each organic semiconductor transistor in the active matrix substrate can be made uniform, the switching function of each organic semiconductor transistor can be made equivalent.
本発明のアクティブマトリクス基板は、隣接する２つの有機半導体トランジスタが１つの有機半導体層のみを共有するものであることから、有機半導体トランジスタの形成面積を小さいものとすることが可能となり、また、たとえ製造工程中の寸法変化の起こりやすい樹脂製基材を用いた場合であっても、ゲート電極およびソース電極の重なり部分の面積を調整して各電極を形成することが可能となるため、アクティブマトリクス基板の複数の有機半導体トランジスタの寄生容量のバラツキを抑制することが可能となり、表示装置に用いた場合に、均一で視認性の高い画像表示を行うことが可能となるといった効果を奏する。 In the active matrix substrate of the present invention, since two adjacent organic semiconductor transistors share only one organic semiconductor layer, it is possible to reduce the formation area of the organic semiconductor transistor. Even when using a resin base material that is likely to undergo dimensional changes during the manufacturing process, it is possible to adjust the area of the overlapping part of the gate electrode and source electrode to form each electrode. Variations in parasitic capacitance among a plurality of organic semiconductor transistors on the substrate can be suppressed, and when used in a display device, it is possible to perform uniform and highly visible image display.
以下、本発明のアクティブマトリクス基板について説明する。 Hereinafter, the active matrix substrate of the present invention will be described.
本発明のアクティブマトリクス基板は、樹脂製基材と、上記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタとを有し、上記有機半導体トランジスタがマトリクス状に複数配列されているものであって、隣接する２つの上記有機半導体トランジスタが、１つの上記有機半導体層のみを共有していることを特徴とするものである。 The active matrix substrate of the present invention includes a resin base material and an organic semiconductor transistor that is formed on the resin base material and includes an organic semiconductor layer including a gate electrode, a source electrode, a drain electrode, and an organic semiconductor material. A plurality of organic semiconductor transistors are arranged in a matrix, and two adjacent organic semiconductor transistors share only one organic semiconductor layer. .
なお、本発明において、「マトリクス状」とは、行列状に二次元配列されている状態を指す。
また、本発明において、「有機半導体トランジスタがマトリクス状に複数配列されている」とは、本発明のアクティブマトリクス基板を表示装置に用いた場合に、上記表示装置の各画素に対応する領域にそれぞれ有機半導体トランジスタが配置されるように、複数の有機半導体トランジスタが配列されていることを指す。具体的には、上記表示装置の複数の画素が格子状に配列されたものである場合は、格子状に配列されている各画素に対応する領域にそれぞれ有機半導体トランジスタが配置されるように、複数の有機半導体トランジスタが格子状に配列されていることを指す。
In the present invention, the “matrix shape” refers to a state in which the matrix is two-dimensionally arranged.
Further, in the present invention, “a plurality of organic semiconductor transistors are arranged in a matrix” means that when the active matrix substrate of the present invention is used for a display device, each of the regions corresponding to each pixel of the display device. It means that a plurality of organic semiconductor transistors are arranged so that the organic semiconductor transistors are arranged. Specifically, when the plurality of pixels of the display device are arranged in a grid, the organic semiconductor transistors are arranged in regions corresponding to the pixels arranged in the grid, respectively. This means that a plurality of organic semiconductor transistors are arranged in a lattice pattern.
また、本発明において、「隣接する２つの有機半導体トランジスタが、１つの有機半導体層のみを共有している」とは、隣接する２つの有機半導体トランジスタが１つの有機半導体層のみを共有し、かつソース電極、ドレイン電極、およびゲート電極を共有しないことを指す。より具体的には、隣接する２つの有機半導体トランジスタにはそれぞれ１つのソース電極、１つのドレイン電極および１つのゲート電極が形成され、かつ隣接する２つの有機半導体トランジスタ間に１つの有機半導体層が連続して形成されていることを指す。 In the present invention, “two adjacent organic semiconductor transistors share only one organic semiconductor layer” means that two adjacent organic semiconductor transistors share only one organic semiconductor layer, and This means that the source electrode, the drain electrode, and the gate electrode are not shared. More specifically, each of two adjacent organic semiconductor transistors has one source electrode, one drain electrode, and one gate electrode, and one organic semiconductor layer is formed between the two adjacent organic semiconductor transistors. It refers to being formed continuously.
ここで、本発明のアクティブマトリクス基板について図を用いて説明する。図１は、本発明のアクティブマトリクス基板の一例を示す概略平面図であり、図２（ａ）は図１のＡ部分の拡大図、図２（ｂ）、（ｃ）は図１のＢ−Ｂ線断面図である。
図１、図２（ａ）〜（ｃ）に示すように、本発明のアクティブマトリクス基板１００は、樹脂製基材１と、樹脂製基材１上に形成され、ゲート電極２１、ソース電極２２、ドレイン電極２３、および有機半導体材料を含む有機半導体層２４を備える有機半導体トランジスタ２とを有するものである。また、図２（ｂ）、（ｃ）に示すように、本発明は、通常、ゲート電極２１α、２１βとソース電極２２α、２２β、ドレイン電極２３α、２３β、および有機半導体層２４との間にゲート絶縁層２５を有するものである。
なお、図１および図２（ａ）においては、説明のため、有機半導体層２４については太い点線で示しており、ゲート絶縁層については省略して示している。
Here, the active matrix substrate of the present invention will be described with reference to the drawings. FIG. 1 is a schematic plan view showing an example of the active matrix substrate of the present invention. FIG. 2A is an enlarged view of a portion A in FIG. 1, and FIGS. 2B and 2C are B- in FIG. It is B line sectional drawing.
As shown in FIGS. 1 and 2A to 2C, an
In FIG. 1 and FIG. 2A, the
また、本発明における有機半導体トランジスタ２は、図２（ｂ）に示すようにボトムゲート構造を有していてもよく、図２（ｃ）に示すようにトップゲート構造を有していてもよい。
図２（ｂ）に示すように、有機半導体トランジスタ２α、２βがボトムゲート構造を有する場合は、樹脂製基材１上にゲート電極２１α、２１βが形成され、ゲート電極２１α、２１β上にゲート絶縁層２５が形成され、ゲート絶縁層２５上にソース電極２２α、２２βおよびドレイン電極２３α、２３βが形成され、ソース電極２２α、２２βおよびドレイン電極２３α、２３β上に有機半導体層２４が形成される。また、この場合、アクティブマトリクス基板１００を有機半導体層２４側から観察した場合に、図１に示されるような平面が観察される。
一方、図２（ｃ）に示すように、有機半導体トランジスタ２α、２βがトップゲート構造を有する場合は、樹脂製基材１上にソース電極２２α、２２βおよびドレイン電極２３α、２３βが形成され、ソース電極２２α、２２βおよびドレイン電極２３α、２３β上に有機半導体層２４が形成され、ソース電極２２α、２２β、ドレイン電極２３α、２３β、および有機半導体層２４上にゲート絶縁層２５が形成され、ゲート絶縁層２５上にゲート電極２１α、２１βが形成される。また、この場合、アクティブマトリクス基板１００を樹脂製基材１の各電極側とは反対側の面から観察した場合に、図１に示されるような平面が観察される。
In addition, the
As shown in FIG. 2B, when the organic semiconductor transistors 2α and 2β have a bottom gate structure, gate electrodes 21α and 21β are formed on the
On the other hand, as shown in FIG. 2C, when the organic semiconductor transistors 2α and 2β have a top gate structure, the source electrodes 22α and 22β and the drain electrodes 23α and 23β are formed on the
また、図１に示すように、本発明においては、有機半導体トランジスタ２がマトリクス状に複数配列されている。より具体的には、アクティブマトリクス基板１００を用いた表示装置の各画素に対応する領域１２０に有機半導体トランジスタ２がそれぞれ配置されるように、複数の有機半導体トランジスタ２が配列されている。
さらに、本発明においては、通常、アクティブマトリクス基板１００に配列された複数の有機半導体トランジスタ２のゲート電極２１はそれぞれゲート配線２１Ｘ１〜２１Ｘ４に接続され、ソース電極２２はそれぞれソース配線２２Ｙ１〜２２Ｙ４に接続される。
Further, as shown in FIG. 1, in the present invention, a plurality of
Furthermore, in the present invention, normally, the
また、図２（ａ）〜（ｃ）に示すように、本発明においては、隣接する２つの有機半導体トランジスタ２α、２βが有機半導体層２４のみを共有している、すなわち、隣接する２つの有機半導体トランジスタ２α、２βには、それぞれ１つのソース電極２１α、２１βと、１つのドレイン電極２２α、２２βおよび１つのゲート電極２３α、２３βが形成され、かつ隣接する２つの有機半導体トランジスタ２α、２β間に１つの有機半導体層２４が連続して形成されていることを特徴とするものである。
In addition, as shown in FIGS. 2A to 2C, in the present invention, two adjacent organic semiconductor transistors 2α and 2β share only the
上述したように、印刷法は微細で精密なパターンを形成することが困難であるといった性質を有するため、印刷法で有機半導体層を形成する場合は、ある面積以下の大きさでのパターニングが困難となる場合があるところ、本発明においては、隣接する２つの有機半導体トランジスタに１つの有機半導体層を共有させることにより、本発明のアクティブマトリクス基板を表示装置に用いた場合に、１画素当たりに形成される有機半導体層の面積を小さくすることが可能となる。 As described above, since the printing method has the property that it is difficult to form a fine and precise pattern, it is difficult to perform patterning with a size less than a certain area when forming an organic semiconductor layer by the printing method. However, in the present invention, by sharing one organic semiconductor layer between two adjacent organic semiconductor transistors, when the active matrix substrate of the present invention is used for a display device, it is per pixel. It is possible to reduce the area of the formed organic semiconductor layer.
よって本発明によれば、隣接する２つの有機半導体トランジスタが有機半導体層のみを共有していることから、印刷法を用いて最小の面積で形成された１つの有機半導体層を隣接する２つの有機半導体トランジスタの各々の有機半導体層として用いることが可能となるため、アクティブマトリクスマトリクス基板における有機半導体トランジスタの形成面積を小さいものとすることが可能となる。 Therefore, according to the present invention, since two adjacent organic semiconductor transistors share only the organic semiconductor layer, one organic semiconductor layer formed with a minimum area by using a printing method is combined with two adjacent organic semiconductor layers. Since it can be used as each organic semiconductor layer of the semiconductor transistor, the formation area of the organic semiconductor transistor in the active matrix matrix substrate can be reduced.
また、本発明によれば、隣接する２つの有機半導体トランジスタが有機半導体層のみを共有している、すなわち、ゲート電極、ソース電極、およびドレイン電極については共有していないことから、たとえ製造工程中の寸法変化の起こりやすい樹脂製基材を用いた場合であっても、ゲート電極およびソース電極の重なり部分の面積を調整して各電極を形成することが可能となるため、アクティブマトリクス基板に形成される複数の有機半導体トランジスタの寄生容量にバラツキを生じないものとすることができる。よって、本発明のアクティブマトリクス基板を用いた表示装置においては、均一で視認性に優れた画像表示を行うことが可能となる。
また、上述した従来の構成に比べて、有機半導体層の形成する領域におけるソース電極の形成面積を小さくすることができることから、有機半導体材料の塗布性を向上させることができる。よって、有機半導体層をソース電極およびドレイン電極上に均質に形成することが可能となるため、複数の有機半導体トランジスタのスイッチ機能を同等とすることが可能となる。
Further, according to the present invention, two adjacent organic semiconductor transistors share only the organic semiconductor layer, that is, the gate electrode, the source electrode, and the drain electrode are not shared. Even when using a resin base material that is prone to dimensional changes, it is possible to form each electrode by adjusting the area of the overlapping part of the gate electrode and the source electrode. The parasitic capacitance of the plurality of organic semiconductor transistors can be made not to vary. Therefore, in the display device using the active matrix substrate of the present invention, it is possible to perform uniform and excellent image display.
In addition, compared with the above-described conventional configuration, the area for forming the source electrode in the region where the organic semiconductor layer is formed can be reduced, so that the coating property of the organic semiconductor material can be improved. Accordingly, since the organic semiconductor layer can be formed uniformly on the source electrode and the drain electrode, the switching functions of a plurality of organic semiconductor transistors can be made equivalent.
また、本発明によれば、有機半導体トランジスタがボトムゲート構造である場合は、本発明のアクティブマトリクス基板を用いた表示装置において、有機半導体トランジスタの短絡によるライン欠陥が生じた場合も、短絡の生じた有機半導体トランジスタのソース電極のみをソース配線から分離することでライン欠陥を修正することができ、かつ、上述した従来の構成に比べて、修正の際に生じる点欠陥の数を少ないものとすることが可能となる。 Further, according to the present invention, when the organic semiconductor transistor has a bottom gate structure, in the display device using the active matrix substrate of the present invention, even when a line defect occurs due to a short circuit of the organic semiconductor transistor, a short circuit occurs. By separating only the source electrode of the organic semiconductor transistor from the source wiring, the line defect can be corrected, and the number of point defects generated at the time of correction is reduced compared to the conventional configuration described above. It becomes possible.
以下、本発明のアクティブマトリクス基板の詳細について説明する。 Hereinafter, details of the active matrix substrate of the present invention will be described.
１．有機半導体トランジスタ
本発明における有機半導体トランジスタは、ゲート電極、ソース電極、ドレイン電極、および有機半導体層を備えるものであり、アクティブマトリクス基板において、マトリクス状に複数配列されるものである。
また、隣接する２つの有機半導体トランジスタが、有機半導体層のみを共有するものである。
以下、有機半導体トランジスタに用いられる各構成について説明する。
1. Organic Semiconductor Transistor The organic semiconductor transistor in the present invention includes a gate electrode, a source electrode, a drain electrode, and an organic semiconductor layer, and is arranged in a matrix on an active matrix substrate.
Two adjacent organic semiconductor transistors share only the organic semiconductor layer.
Hereinafter, each structure used for the organic semiconductor transistor will be described.
（１）有機半導体層
本発明における有機半導体層について説明する。
本発明における有機半導体層は、上記有機半導体トランジスタがボトムゲート構造を有する場合、またはトップゲート構造を有する場合のいずれであっても、ソース電極およびドレイン電極上に形成されるものである。
また、本発明においては、１つの有機半導体層は２つの有機半導体トランジスタ間に連続して形成されるものである。
(1) Organic semiconductor layer The organic semiconductor layer in this invention is demonstrated.
The organic semiconductor layer in the present invention is formed on the source electrode and the drain electrode regardless of whether the organic semiconductor transistor has a bottom gate structure or a top gate structure.
In the present invention, one organic semiconductor layer is formed continuously between two organic semiconductor transistors.
（ａ）有機半導体層の形成位置
本発明において、隣接する２つの有機半導体トランジスタに共有されている１つの有機半導体層の形成位置について説明する。
上記１つの有機半導体層の形成位置としては、隣接する２つの有機半導体トランジスタ間に連続して形成可能であり、かつ各々の有機半導体トランジスタが有するソース電極およびドレイン電極上に有機半導体層を形成することができ、かつ各々の有機半導体トランジスタが同等のスイッチ機能を示すことが可能となる位置であれば特に限定されない。通常は、本発明における有機半導体トランジスタの配列パターンに応じて適宜選択される。
(A) Forming Position of Organic Semiconductor Layer In the present invention, the forming position of one organic semiconductor layer shared by two adjacent organic semiconductor transistors will be described.
The one organic semiconductor layer can be formed continuously between two adjacent organic semiconductor transistors, and the organic semiconductor layer is formed on the source electrode and the drain electrode of each organic semiconductor transistor. It is not particularly limited as long as it is a position where each organic semiconductor transistor can exhibit an equivalent switch function. Usually, it is appropriately selected according to the arrangement pattern of the organic semiconductor transistors in the present invention.
例えば、本発明のアクティブマトリクス基板において、図３に示すように、本発明における有機半導体トランジスタ２の配列パターンが、ゲート配線２１Ｘと平行な線Ｘを対称軸として隣接する２つの有機半導体トランジスタ２が対称な位置となる配列パターンである場合は、同一のソース配線２２Ｙに接続され、かつ対称な位置関係にある隣接する２つの有機半導体トランジスタ２に、１つの有機半導体層２４を連続して形成することが好ましい。
なお、図３は、本発明における有機半導体トランジスタの配列パターンの例を示すパターン図であり、説明していない符号については図１と同様とすることができるので、ここでの説明は省略する。また、上述の１つの有機半導体層の形成位置は、例示であり、本発明における１つの有機半導体層の形成位置については、上述した形成位置に限られるものではない。
For example, in the active matrix substrate of the present invention, as shown in FIG. 3, the arrangement pattern of the
FIG. 3 is a pattern diagram showing an example of the arrangement pattern of the organic semiconductor transistors in the present invention. Since reference numerals that are not described can be the same as those in FIG. 1, description thereof is omitted here. Moreover, the formation position of the above-mentioned one organic-semiconductor layer is an illustration, and the formation position of one organic-semiconductor layer in this invention is not restricted to the formation position mentioned above.
（ｂ）有機半導体層
本発明における有機半導体層のパターン形状としては、隣接する２つの有機半導体トランジスタ間に連続して形成可能であり、マトリクス状に配列された複数の有機半導体トランジスタが各々有機半導体層を有することが可能であり、かつ、各々の有機半導体トランジスタが同等のスイッチ機能を示すことが可能となるようなパターン形状であれば特に限定されない。通常は、有機半導体トランジスタの配列パターンに応じて適宜選択される。
(B) Organic Semiconductor Layer The pattern shape of the organic semiconductor layer in the present invention can be formed continuously between two adjacent organic semiconductor transistors, and each of the plurality of organic semiconductor transistors arranged in a matrix is an organic semiconductor. The pattern shape is not particularly limited as long as it can have a layer and each organic semiconductor transistor can exhibit an equivalent switch function. Usually, it is appropriately selected according to the arrangement pattern of the organic semiconductor transistors.
より具体的には、上述した「（ａ）有機半導体層の形成位置」の項で説明した形成位置に有機半導体層を形成することが可能なパターン形状であることが好ましい。隣接する２つの有機半導体層に形成される１つの有機半導体層の形成面積を小さいものとすることが可能となり、本発明のアクティブマトリクス基板における有機半導体トランジスタの形成面積を小さくすることができるからである。また、本発明のアクティブマトリクス基板を用いた表示装置をより視認性に優れ、性能の高いものとすることができるからである。 More specifically, the pattern shape is preferably such that the organic semiconductor layer can be formed at the formation position described in the section “(a) Formation position of organic semiconductor layer” described above. This is because the formation area of one organic semiconductor layer formed on two adjacent organic semiconductor layers can be reduced, and the formation area of the organic semiconductor transistor in the active matrix substrate of the present invention can be reduced. is there. In addition, the display device using the active matrix substrate of the present invention can be made more excellent in visibility and performance.
上記有機半導体層の厚みとしては、有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を形成でき、かつ隣接する２つの有機半導体トランジスタに所望の有機半導体層を形成することができる範囲であれば特に限定されない。なかでも上記有機半導体層の厚みが、１０００ｎｍ以下であることが好ましく、なかでも１ｎｍ〜３００ｎｍの範囲内であることが好ましく、特に１ｎｍ〜１００ｎｍの範囲内であることが好ましい。
なお、有機半導体層の厚みとは、有機半導体トランジスタがボトムゲート構造である場合は、絶縁層表面から有機半導体層表面までの距離（図２（ｂ）においてＳ１で示される距離）を指し、有機半導体トランジスタがトップゲート構造である場合は樹脂製基材表面から有機半導体層表面までの距離（図２（ｃ）においてＳ２で示される距離）を指す。
As the thickness of the organic semiconductor layer, an organic semiconductor layer having desired semiconductor characteristics can be formed according to the type of organic semiconductor material, and the desired organic semiconductor layer can be formed in two adjacent organic semiconductor transistors. There is no particular limitation as long as it can be made. Especially, it is preferable that the thickness of the said organic-semiconductor layer is 1000 nm or less, It is preferable that it is in the range of 1 nm-300 nm especially, It is preferable that it is especially in the range of 1 nm-100 nm.
Note that the thickness of the organic semiconductor layer, when the organic semiconductor transistor is a bottom gate structure, refers to the distance from the surface of the insulating layer until the organic semiconductor layer surface (distance indicated by S 1 in FIG. 2 (b)), when the organic semiconductor transistor is a top gate structure refers to the distance from the resin substrate surface to the organic semiconductor layer surface (distance indicated by S 2 in FIG. 2 (c)).
また、有機半導体層の線幅としては、ソース電極およびドレイン電極の間のチャネル領域に有機半導体層を形成することが可能となる程度であれば特に限定されないが、３０μｍ〜１００μｍの範囲内、中でも３０μｍ〜７０μｍの範囲内、特に３０μｍ〜５０μｍの範囲内であることが好ましい。有機半導体層の線幅が上記範囲を超える場合は、１つの有機半導体層を２つの有機半導体トランジスタに共有させたとしても、表示装置の１画素当たりに形成される有機半導体層の面積を小さいものとすることが困難となる場合があるからであり、有機半導体層の線幅が上記範囲に満たない場合は、印刷法を用いて有機半導体層自体を形成することが困難となる可能性があるからである。
なお、有機半導体層の線幅とは、図２（ａ）においてＴ１で示される距離を指す。
Further, the line width of the organic semiconductor layer is not particularly limited as long as the organic semiconductor layer can be formed in the channel region between the source electrode and the drain electrode, but within the range of 30 μm to 100 μm, It is preferably in the range of 30 μm to 70 μm, particularly in the range of 30 μm to 50 μm. When the line width of the organic semiconductor layer exceeds the above range, the area of the organic semiconductor layer formed per pixel of the display device is small even if one organic semiconductor layer is shared by two organic semiconductor transistors If the line width of the organic semiconductor layer is less than the above range, it may be difficult to form the organic semiconductor layer itself using a printing method. Because.
Note that the line width of the organic semiconductor layer, refers to the distance indicated by T 1 in FIG. 2 (a).
また、隣接する２つの有機半導体トランジスタ間に連続して形成される有機半導体層の幅（以下、連続幅と称して説明する場合がある。）としては、それぞれの有機半導体トランジスタが有機半導体層を有するものとすることが可能な程度の幅であれば特に限定されず、本発明のアクティブマトリクス基板の用途等に応じて適宜選択することができる。より具体的に、上記連続幅としては、３０μｍ〜１００μｍの範囲内、なかでも３０μｍ〜７０μｍの範囲内、特に３０μｍ〜５０μｍの範囲内であることが好ましい。上記連続幅が上記範囲を超える場合は、１つの有機半導体層を２つの有機半導体トランジスタに共有させたとしても、表示装置の１画素当たりに形成される有機半導体層の面積を小さいものとすることが困難となる場合があるからであり、有機半導体層の大きさが上記範囲に満たない場合は、隣接する２つの有機半導体トランジスタに１つの有機半導体層を共有させることが困難となる可能性があるからである。
なお、連続幅とは、図２（ａ）においてＴ２で示される距離を指す。
In addition, as the width of the organic semiconductor layer formed continuously between two adjacent organic semiconductor transistors (hereinafter sometimes referred to as a continuous width), each organic semiconductor transistor has an organic semiconductor layer. The width is not particularly limited as long as it can be included, and can be appropriately selected according to the use of the active matrix substrate of the present invention. More specifically, the continuous width is preferably in the range of 30 μm to 100 μm, more preferably in the range of 30 μm to 70 μm, and particularly preferably in the range of 30 μm to 50 μm. When the continuous width exceeds the above range, the area of the organic semiconductor layer formed per pixel of the display device should be small even if one organic semiconductor layer is shared by two organic semiconductor transistors. If the size of the organic semiconductor layer is less than the above range, it may be difficult to share one organic semiconductor layer between two adjacent organic semiconductor transistors. Because there is.
Incidentally, a continuous width refers to the distance indicated by T 2 in FIG. 2 (a).
また、１つの有機半導体トランジスタ上に形成される有機半導体層の幅としては、それぞれの有機半導体トランジスタが所望のスイッチング機能を発揮することが可能な程度であれば特に限定されず、通常はゲート電極の大きさを考慮して適宜決定される。なお、１つの有機半導体トランジスタ上に形成される有機半導体層の幅とは、図２（ａ）においてＴ３で示される距離を指す。 The width of the organic semiconductor layer formed on one organic semiconductor transistor is not particularly limited as long as each organic semiconductor transistor can exhibit a desired switching function. It is determined appropriately in consideration of the size of. Note that the width of one organic semiconductor layer formed on the organic semiconductor transistor, refers to the distance indicated by T 3 in FIG. 2 (a).
上記有機半導体層に用いられる上記有機半導体材料としては、本発明のアクティブマトリクス基板の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ（Ｎ−置換ピロール）、ポリ（３−置換ピロール）、ポリ（３，４−二置換ピロール）等のポリピロール類、ポリチオフェン、ポリ（３−置換チオフェン）、ポリ（３，４−二置換チオフェン）、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）等のポリ（ｐ−フェニレンビニレン）類、ポリアニリン、ポリ（Ｎ−置換アニリン）等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本発明においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。 The organic semiconductor material used for the organic semiconductor layer is not particularly limited as long as it is a material that can form an organic semiconductor layer having desired semiconductor characteristics, depending on the application of the active matrix substrate of the present invention. Organic semiconductor materials generally used for organic semiconductor transistors can be used. Examples of such organic semiconductor materials include π-electron conjugated aromatic compounds, chain compounds, organic pigments, and organosilicon compounds. More specifically, low molecular organic semiconductor materials such as pentacene, and polypyrroles such as polypyrrole, poly (N-substituted pyrrole), poly (3-substituted pyrrole), and poly (3,4-disubstituted pyrrole). , Polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polythiophenes such as polybenzothiophene, polyisothianaphthenes such as polyisothianaphthene, and polychess such as polychenylene vinylene Nylene vinylenes, poly (p-phenylene vinylenes) such as poly (p-phenylene vinylene), polyanilines such as polyaniline and poly (N-substituted aniline), polyacetylenes such as polyacetylene, polyazulenes such as polydiacetylene and polyazulene High molecular organic semiconductor materials such as Of these, pentacene or polythiophenes can be preferably used in the present invention.
本発明における有機半導体層の形成方法としては、隣接する２つの有機半導体トランジスタに１つの有機半導体層を所望の形状および厚みで形成することが可能な形成方法であれば特に限定されず、一般的な有機半導体トランジスタに用いられる有機半導体層の形成方法と同様とすることができる。具体的には、インクジェット印刷法、グラビア印刷法、スクリーン印刷法、フレキソ印刷法等の種々の印刷法を挙げることができる。
本発明においては、隣接する２つの有機半導体トランジスタが１つの有機半導体層を共有することから、フォトリソグラフィー法等と比較して微細なパターンを形成困難な印刷法を用いて有機半導体層を形成したとしても、アクティブマトリクス基板における有機半導体トランジスタの形成面積を小さいものとすることができる。
The method for forming an organic semiconductor layer in the present invention is not particularly limited as long as it is a formation method that allows one organic semiconductor layer to be formed in a desired shape and thickness in two adjacent organic semiconductor transistors. The method can be the same as the method for forming an organic semiconductor layer used in such an organic semiconductor transistor. Specific examples include various printing methods such as an ink jet printing method, a gravure printing method, a screen printing method, and a flexographic printing method.
In the present invention, since two adjacent organic semiconductor transistors share one organic semiconductor layer, the organic semiconductor layer is formed using a printing method in which it is difficult to form a fine pattern compared to a photolithography method or the like. However, the formation area of the organic semiconductor transistor in the active matrix substrate can be reduced.
（２）ゲート電極
次に、本発明に用いられるゲート電極について説明する。
本発明におけるゲート電極は、上記有機半導体トランジスタがボトムゲート構造を有する場合は樹脂製基材上に形成されるものであり、上記有機半導体トランジスタがトップゲート構造を有する場合はゲート絶縁層上に形成されるものである。
また、上記ゲート電極は、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ１つずつ形成されるものである。
(2) Gate electrode Next, the gate electrode used in the present invention will be described.
The gate electrode in the present invention is formed on a resin base material when the organic semiconductor transistor has a bottom gate structure, and is formed on a gate insulating layer when the organic semiconductor transistor has a top gate structure. It is what is done.
The gate electrode is formed on each of a plurality of organic semiconductor transistors arranged on the active matrix substrate of the present invention.
上記ゲート電極のパターン形状としては、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ１つずつゲート電極を形成することが可能であれば特に限定されず、有機半導体トランジスタの配列パターンに応じて適宜選択される。 The pattern shape of the gate electrode is not particularly limited as long as one gate electrode can be formed on each of the plurality of organic semiconductor transistors arranged on the active matrix substrate of the present invention. It is appropriately selected according to the pattern.
本発明においては、上記ゲート電極のパターン形状としては、隣接する２つの有機半導体トランジスタにおけるゲート電極およびソース電極の重なり部分の面積（図２（ｂ）、（ｃ）におけるＵ１およびＵ２）が同等となるようなパターン形状であることが好ましい。隣接する２つの有機半導体トランジスタの寄生容量を同等とすることができることから、上記２つの有機半導体トランジスタのスイッチ機能を同等とすることが可能となるからである。 In the present invention, the pattern shape of the gate electrode is the area of the overlapping portion of the gate electrode and the source electrode in two adjacent organic semiconductor transistors (U 1 and U 2 in FIGS. 2B and 2C). It is preferable that the pattern shapes are equivalent. This is because the parasitic capacitances of the two adjacent organic semiconductor transistors can be made equal, so that the switching functions of the two organic semiconductor transistors can be made equivalent.
また、上記ゲート電極のパターン形状としては、上記ゲート電極およびソース電極の重なり部分の面積が、有機半導体トランジスタを良好に駆動させることが可能な最小の面積となるようなパターン形状であることが好ましい。これにより、ゲート絶縁層に不具合部分が生じた場合であっても、上記不具合部分がゲート電極およびソース電極の重なり部分に存在する確率を少ないものとすることが可能となるため、ゲート電極およびソース電極の短絡発生の確率を少ないものとすることが可能となるからである。 Further, the pattern shape of the gate electrode is preferably such that the area of the overlapping portion of the gate electrode and the source electrode is the minimum area that can drive the organic semiconductor transistor satisfactorily. . Accordingly, even when a defective portion occurs in the gate insulating layer, it is possible to reduce the probability that the defective portion exists in the overlapping portion of the gate electrode and the source electrode. This is because it is possible to reduce the probability of electrode short-circuiting.
このようなゲート電極の線幅については、所望の電極特性を有することが可能であれば特に限定されず、本発明のアクティブマトリクス基板の用途等に応じて適宜選択されるものであるが、３０μｍ〜１００μｍの範囲内、なかでも３０μｍ〜７０μｍの範囲内、特に３０μｍ〜５０μｍの範囲内であることが好ましい。ゲート電極の線幅が上記範囲を超える場合は、本発明のアクティブマトリクス基板における有機半導体トランジスタの形成面積を十分に小さいものとすることが困難となる場合があるからである。また、ゲート電極の線幅が上記範囲に満たない場合は、ゲート電極自体を形成することが困難となる可能性や、有機半導体トランジスタを形成することが困難となる可能性があるからである。なお、ゲート電極の線幅とは図２（ａ）においてＰ1で示される幅を指す。 The line width of such a gate electrode is not particularly limited as long as it can have desired electrode characteristics, and is appropriately selected according to the use of the active matrix substrate of the present invention. It is preferable to be within the range of -100 μm, in particular within the range of 30 μm to 70 μm, and particularly within the range of 30 μm to 50 μm. This is because when the line width of the gate electrode exceeds the above range, it may be difficult to make the formation area of the organic semiconductor transistor in the active matrix substrate of the present invention sufficiently small. In addition, when the line width of the gate electrode is less than the above range, it may be difficult to form the gate electrode itself, or it may be difficult to form the organic semiconductor transistor. Note that the line width of the gate electrode refers to the width indicated by P 1 in FIG.
ここで、本発明におけるゲート電極の大きさとしては、通常、ゲート電極上に形成される有機半導体層の大きさよりも大きく形成される。より具体的には、図２（ａ）におけるゲート電極の線幅Ｐ１および有機半導体層の線幅Ｔ１の大小関係、および図２（ａ）におけるゲート電極の幅Ｐ２および有機半導体層の幅Ｔ３の大小関係がＰ１＜Ｔ１、かつＰ２＜Ｔ３となるように、ゲート電極の大きさが調整される。なお、ゲート電極の幅Ｐ２については、ソース電極２２およびドレイン電極２３とゲート電極２１との位置関係、ゲート配線２１Ｘの線幅、ゲート電極の線幅Ｐ１とを考慮して適宜決定される。
Here, the size of the gate electrode in the present invention is usually larger than the size of the organic semiconductor layer formed on the gate electrode. More specifically, the magnitude relationship between the line width P 1 of the gate electrode and the line width T 1 of the organic semiconductor layer in FIG. 2A, and the width P 2 of the gate electrode and the organic semiconductor layer in FIG. The size of the gate electrode is adjusted so that the magnitude relationship of the width T 3 is P 1 <T 1 and P 2 <T 3 . Incidentally, the width P 2 of the gate electrode is determined as appropriate in consideration of the positional relationship between the
本発明におけるゲート電極の厚みとしては、所望の電極特性を備えるゲート電極とすることができれば特に限定されないが、５０ｎｍ〜５００ｎｍの範囲内、なかでも５０ｎｍ〜２５０ｎｍの範囲内、特に５０ｎｍ〜１５０ｎｍの範囲内であることが好ましい。上記厚みが上記範囲を超える場合は、ゲート電極の形成に時間および材料が多くかかることから、生産性が低下する可能性があるからであり、上記厚みが上記範囲に満たない場合は、ゲート電極が所望の電極特性を示さない可能性があるからである。 The thickness of the gate electrode in the present invention is not particularly limited as long as it can be a gate electrode having desired electrode characteristics, but it is within the range of 50 nm to 500 nm, particularly within the range of 50 nm to 250 nm, particularly within the range of 50 nm to 150 nm. It is preferable to be within. If the thickness exceeds the above range, it takes a lot of time and materials to form the gate electrode, which may reduce productivity. If the thickness is less than the above range, the gate electrode This is because may not show the desired electrode characteristics.
本発明に用いられるゲート電極を構成する材料としては導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、および、Ｔｉ等の金属、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料等を挙げることができる。また、金属を材料として用いる場合は、１種類の金属からなる単層膜として用いてもよく、上記の金属種を組み合わせた積層膜として用いてもよい。 The material constituting the gate electrode used in the present invention is not particularly limited as long as it is a conductive material. Examples of such conductive materials include metals such as Al, Cr, Au, Ag, Ta, Cu, C, Pt, and Ti, and conductive polymer materials such as PEDOT / PSS. . Moreover, when using a metal as a material, you may use as a single layer film which consists of one type of metal, and may use it as a laminated film which combined said metal seed | species.
上記ゲート電極の形成方法としては、所望の電極特性、パターン形状、および厚みを有するようにゲート電極を形成することが可能な方法であれば特に限定されず、一般的な電極の形成方法と同様とすることができる。具体的には、金属マスクを用いて、蒸着法、スパッタ法等を用いて直接パターン状に形成する方法や、蒸着法、スパッタ法等を用いて導電材料膜を形成し、導電材料膜上に感光性樹脂層をフォトリソグラフィー法を用いてパターニングした後、エッチングすることによりパターン状に形成する方法や、印刷法を用いる方法等を挙げることができる。
本発明におけるゲート電極の形成方法としては、フォトリソグラフィー法を用いた方法であることがより好ましい。ゲート電極を高精細なパターンとすることができるため、本発明のアクティブマトリクス基板における有機半導体トランジスタの形成面積を小さくすることができるからである。
The method for forming the gate electrode is not particularly limited as long as the gate electrode can be formed so as to have desired electrode characteristics, pattern shape, and thickness. It can be. Specifically, using a metal mask, a conductive material film is formed by directly forming a pattern using a vapor deposition method, a sputtering method, or the like, or a vapor deposition method, a sputtering method, or the like. Examples thereof include a method of forming a pattern by patterning the photosensitive resin layer using a photolithography method and then etching, a method using a printing method, and the like.
The method for forming the gate electrode in the present invention is more preferably a method using a photolithography method. This is because the gate electrode can have a high-definition pattern, so that the formation area of the organic semiconductor transistor in the active matrix substrate of the present invention can be reduced.
（３）ソース電極・ドレイン電極
次に、本発明におけるソース電極およびドレイン電極について説明する。
本発明におけるソース電極およびドレイン電極は、上記有機半導体トランジスタがボトムゲート構造を有する場合はゲート絶縁層上に形成されるものであり、上記有機半導体トランジスタがトップゲート構造を有する場合は樹脂製基材上に形成されるものである。
また、上記ソース電極およびドレイン電極は、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ１つずつ形成されるものである。
また、ソース電極とドレイン電極とは、通常、同一の平面上に形成されるものである。
(3) Source / Drain Electrode Next, the source electrode and the drain electrode in the present invention will be described.
The source electrode and the drain electrode in the present invention are formed on a gate insulating layer when the organic semiconductor transistor has a bottom gate structure, and a resin base material when the organic semiconductor transistor has a top gate structure. It is formed on the top.
In addition, the source electrode and the drain electrode are each formed on each of a plurality of organic semiconductor transistors arranged on the active matrix substrate of the present invention.
The source electrode and the drain electrode are usually formed on the same plane.
上記ソース電極およびドレイン電極のパターン形状としては、本発明のアクティブマトリクス基板に配列される複数の有機半導体トランジスタにそれぞれ１つずつ上記ソース電極およびドレイン電極を形成することが可能であれば特に限定されず、有機半導体トランジスタの配列パターンに応じて適宜選択される。
本発明においては、なかでも、上記有機半導体トランジスタにおける上記ソース電極の線幅およびドレイン電極の線幅が同一となるようなパターン形状であることが好ましい。これにより、ソース電極およびドレイン電極上に有機半導体材料を塗布して有機半導体層を形成するに際して、いずれかの電極上に有機半導体材料が偏って塗布されることを抑制し、ソース電極およびドレイン電極の間に設けられるチャネル領域に有機半導体層を安定的に形成することが可能となる。よって、アクティブマトリクス基板における各々の有機半導体トランジスタに形成される有機半導体層を均質なものとすることが可能となることから、スイッチ機能を同様とすることが可能となる。
なお、本発明におけるソース電極の線幅、ドレイン電極の線幅とは、図２（ａ）において、それぞれＱ、Ｒで示される幅である。
The pattern shape of the source electrode and the drain electrode is not particularly limited as long as the source electrode and the drain electrode can be formed on each of the plurality of organic semiconductor transistors arranged on the active matrix substrate of the present invention. The selection is appropriately made according to the arrangement pattern of the organic semiconductor transistors.
In the present invention, the pattern shape is preferably such that the line width of the source electrode and the line width of the drain electrode in the organic semiconductor transistor are the same. Accordingly, when the organic semiconductor material is applied on the source electrode and the drain electrode to form the organic semiconductor layer, the organic semiconductor material is prevented from being applied unevenly on any of the electrodes. An organic semiconductor layer can be stably formed in a channel region provided between the two. Therefore, since the organic semiconductor layer formed in each organic semiconductor transistor in the active matrix substrate can be made uniform, the switching function can be made the same.
In the present invention, the line width of the source electrode and the line width of the drain electrode are the widths indicated by Q and R, respectively, in FIG.
また、ソース電極およびドレイン電極の線幅および厚みについては、上述したゲート電極の線幅および厚みと同様とすることができるので、ここでの説明は省略する。 Further, the line width and thickness of the source electrode and the drain electrode can be the same as the above-described line width and thickness of the gate electrode, and thus description thereof is omitted here.
本発明におけるソース電極およびドレイン電極は、通常、金属材料から構成されるものであるが、上記金属材料としては所望の導電性を有するものであれば特に限定されるものではない。このような金属材料としては、例えば、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｔａ、Ｃｕ、Ｃ、Ｐｔ、Ｔｉ、Ｎｂ、Ｍｏ、ＩＺＯ、ＩＴＯを挙げることができる。また、本発明に用いられるソースおよびドレイン電極に用いられる材料としては、例えば、ＰＥＤＯＴ／ＰＳＳ等の導電性高分子材料も用いることができる。 The source electrode and the drain electrode in the present invention are usually composed of a metal material, but the metal material is not particularly limited as long as it has a desired conductivity. Examples of such a metal material include Al, Cr, Au, Ag, Ta, Cu, C, Pt, Ti, Nb, Mo, IZO, and ITO. Moreover, as a material used for the source and drain electrodes used in the present invention, for example, a conductive polymer material such as PEDOT / PSS can also be used.
なお、本発明におけるソース電極およびドレイン電極は、通常、同一の材料から構成される。 Note that the source electrode and the drain electrode in the present invention are usually made of the same material.
ソース電極およびドレイン電極の形成方法については、上述したゲート電極の形成方法と同様とすることができるので、ここでの説明は省略する。 The method for forming the source electrode and the drain electrode can be the same as the method for forming the gate electrode described above, and thus the description thereof is omitted here.
（４）その他の構成
本発明における有機半導体トランジスタは、上記有機半導体層、ゲート電極、ソース電極、およびドレイン電極を有するものであれば特に限定されず、他にも必要な構成を適宜選択して追加することができる。このような構成としては例えば、ゲート絶縁層を挙げることができる。
(4) Other Configurations The organic semiconductor transistor in the present invention is not particularly limited as long as it has the organic semiconductor layer, the gate electrode, the source electrode, and the drain electrode, and other necessary configurations are appropriately selected. Can be added. An example of such a structure is a gate insulating layer.
（ａ）ゲート絶縁層
本発明における有機半導体トランジスタは、通常、ゲート電極と、ソース電極、ドレイン電極、および有機半導体層との間にゲート絶縁層を有するものである。
(A) Gate insulating layer The organic semiconductor transistor in this invention has a gate insulating layer normally between a gate electrode, a source electrode, a drain electrode, and an organic-semiconductor layer.
上記ゲート絶縁層としては、ゲート電極とソース電極およびドレイン電極とを絶縁することが可能であればよく、本発明のアクティブマトリクス基板全面に連続して形成されたものであってもよく、所定のパターンを有するように形成されたものであってもよい。 The gate insulating layer only needs to be able to insulate the gate electrode from the source electrode and the drain electrode, and may be formed continuously over the entire surface of the active matrix substrate of the present invention. It may be formed to have a pattern.
本発明におけるゲート絶縁層については、一般的な有機半導体トランジスタに用いられるものと同様とすることができるので、ここでの説明は省略する。 The gate insulating layer in the present invention can be the same as that used in a general organic semiconductor transistor, and thus description thereof is omitted here.
（ｂ）その他の構成
本発明における有機半導体トランジスタは上述したゲート絶縁層以外にも、必要な構成を適宜選択して用いることができる。
(B) Other configurations In addition to the gate insulating layer described above, the organic semiconductor transistor in the present invention can be used by appropriately selecting a necessary configuration.
（５）有機半導体トランジスタ
本発明における有機半導体トランジスタは、上述した各構成を有するものであり、本発明のアクティブマトリクス基板においてマトリクス状に複数配列されるものである。
(5) Organic semiconductor transistor The organic semiconductor transistor in this invention has each structure mentioned above, and is arranged in multiple numbers by the matrix form in the active matrix substrate of this invention.
本発明における有機半導体トランジスタの大きさとしては、本発明のアクティブマトリクス基板を表示装置に用いた場合に、各画素において良好なスイッチング特性を示し、かつ各画素に有機半導体トランジスタ以外の構成を配置することを妨げない程度の大きさであれば特に限定されず、アクティブマトリクス基板の用途に応じて適宜調整される。
より具体的には、本発明のアクティブマトリクス基板を表示装置に用いた場合に、各画素に対応する領域の全面積に占める有機半導体トランジスタの面積の比率が、３０％以下、なかでも５％〜２０％の範囲内、特に５％〜１０％の範囲内であることが好ましい。上記比率が上記範囲を超える場合は、表示装置の画素内での有機半導体トランジスタの占有面積が大きくなることから、他の構成を配置することが困難となる場合や、画素自体を小さくすることが困難となる可能性があるからである。また、上記大きさが上記範囲に満たない場合は、有機半導体トランジスタが十分なスイッチング特性を示さない可能性があるからである。
また、上記比率についてはアクティブマトリクス基板の用途等に応じて適宜設定されるものであることから、下限値については特に限定されないが、本発明のアクティブマトリクス基板の製造の容易性の観点からは、５％程度とすることができる。
なお、有機半導体トランジスタの面積については、図２（ａ）に示すように、１つの有機半導体トランジスタ２におけるゲート電極２１の線幅Ｐ１（と同等の距離Ｗ１）と、１つの有機半導体トランジスタ２に接続されるゲート配線２１Ｘの垂直方向に対して最も遠くに位置するゲート電極２１までの距離Ｗ２により求めることができる。
Regarding the size of the organic semiconductor transistor in the present invention, when the active matrix substrate of the present invention is used in a display device, each pixel exhibits good switching characteristics, and a configuration other than the organic semiconductor transistor is arranged in each pixel. The size is not particularly limited as long as it does not prevent this, and is adjusted as appropriate according to the use of the active matrix substrate.
More specifically, when the active matrix substrate of the present invention is used for a display device, the ratio of the area of the organic semiconductor transistor to the total area of the region corresponding to each pixel is 30% or less, in particular 5% to It is preferable to be within a range of 20%, particularly within a range of 5% to 10%. When the ratio exceeds the above range, the area occupied by the organic semiconductor transistor in the pixel of the display device becomes large, so that it is difficult to arrange another configuration or the pixel itself can be made small. This is because it may be difficult. Moreover, when the said magnitude | size is less than the said range, it is because an organic-semiconductor transistor may not show sufficient switching characteristics.
Further, since the above ratio is appropriately set according to the use of the active matrix substrate, etc., the lower limit is not particularly limited, but from the viewpoint of ease of production of the active matrix substrate of the present invention, It can be about 5%.
Note that the area of the organic semiconductor transistor, as shown in FIG. 2 (a), one line width P 1 of the
本発明における有機半導体トランジスタの配列パターンとしては、所望のマトリクス状に複数配列することが可能となる配列パターンであれば特に限定されない。本発明においては、なかでも、上述した「（１）有機半導体層」の項で説明した図３に示されるような配列パターンであることが好ましい。上記配列パターンとすることにより、１つの有機半導体層の形成領域を小さいものとすることができるため、有機半導体トランジスタをより小さいものとすることができるからである。 The arrangement pattern of the organic semiconductor transistors in the present invention is not particularly limited as long as a plurality of arrangement patterns can be arranged in a desired matrix. In the present invention, the arrangement pattern as shown in FIG. 3 described in the section “(1) Organic semiconductor layer” is preferable. This is because the formation region of one organic semiconductor layer can be made small by using the arrangement pattern, so that the organic semiconductor transistor can be made smaller.
２．樹脂製基材
本発明における樹脂製基材は、上述した有機半導体トランジスタを支持するものである。
2. Resin Base Material The resin base material in the present invention supports the organic semiconductor transistor described above.
上記樹脂製基材としては、樹脂材料からなり、上記有機半導体トランジスタを形成することが可能であれば特に限定されず、フレキシブル性を有するものであってもよく、フレキシブル性を有さないものであってもよいが、フレキシブル性を有するものであることが好ましい。
本発明のアクティブマトリクス基板を加工性に優れたものとすることができるからである。また、本発明のアクティブマトリクス基板をＲｏｌｌ ｔｏ Ｒｏｌｌプロセスにより製造することが可能になるため、本発明のアクティブマトリクス基板を生産性の高いものとすることができるからである。
The resin base material is not particularly limited as long as it is made of a resin material and can form the organic semiconductor transistor, and may have flexibility, or may not have flexibility. Although there may be, it is preferable that it has flexibility.
This is because the active matrix substrate of the present invention can be made excellent in workability. In addition, since the active matrix substrate of the present invention can be manufactured by the Roll to Roll process, the active matrix substrate of the present invention can be made highly productive.
上記樹脂製基材に用いられる樹脂材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルホン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリカーボネート（ＰＣ）、ポリフェニレンサルファイド（ＰＰＳ）およびポリエーテルイミド（ＰＥＩ）等を挙げることができる。 Examples of the resin material used for the resin base material include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polyimide (PI), polyetheretherketone (PEEK), and polycarbonate. (PC), polyphenylene sulfide (PPS), polyetherimide (PEI) and the like.
また、本発明における樹脂製基材は、必要に応じて金属材料からなるバリア層が積層されていてもよい。ここで樹脂性基材は、上記ソース電極およびドレイン電極を形成する際に表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基板を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。 Moreover, the resin-made base material in this invention may be laminated | stacked with the barrier layer which consists of metal materials as needed. Here, it is pointed out that the resinous substrate has a drawback that the surface is easily damaged when the source electrode and the drain electrode are formed. However, by using a substrate on which the barrier layer is laminated, there is an advantage that the above-described drawbacks can be eliminated even when a base material made of the plastic resin is used.
上記樹脂製基材の厚みは、通常、１ｍｍ以下であることが好ましく、なかでも５０μｍ〜７００μｍの範囲内であることが好ましい。
ここで、上記樹脂製基材が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
In general, the thickness of the resin substrate is preferably 1 mm or less, and more preferably in the range of 50 μm to 700 μm.
Here, when the said resin-made base material has the structure by which the several layer was laminated | stacked, the said thickness shall mean the sum total of the thickness of each layer.
３．その他の構成
本発明のアクティブマトリクス基板は、上述した有機半導体トランジスタおよび樹脂製基材を有するものであれば特に限定されず、必要な構成を適宜選択して用いることができる。以下、このような構成について説明する。
3. Other Configurations The active matrix substrate of the present invention is not particularly limited as long as it has the above-described organic semiconductor transistor and resin base material, and a necessary configuration can be appropriately selected and used. Hereinafter, such a configuration will be described.
（１）パッシベーション層
本発明における有機半導体トランジスタがボトムゲート構造を有する場合、有機半導体層を覆うように形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を有することができる。
(1) Passivation layer When the organic semiconductor transistor in the present invention has a bottom gate structure, it is formed so as to cover the organic semiconductor layer and prevents the organic semiconductor layer from being deteriorated by the action of moisture and oxygen present in the air. Can have a passivation layer.
本発明に用いられるパッシベーション層を構成する材料としては、空気中の水分や酸素を透過しにくく、上記有機半導体層の劣化を所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、ＰＶＡ等の水溶性樹脂や、フッ素系樹脂等を挙げることができる。 The material constituting the passivation layer used in the present invention is not particularly limited as long as it does not easily transmit moisture and oxygen in the air and can prevent the organic semiconductor layer from deteriorating to a desired level. Examples of such a material include water-soluble resins such as PVA, fluorine-based resins, and the like.
また、本発明に用いられるパッシベーションの厚みは、パッシベーション層を構成する材料等に依存して決定されるものであるが、通常、０．１μｍ〜１００μｍの範囲内であることが好ましく、なかでも５μｍ〜１００μｍの範囲内であることが好ましく、さらに１０μｍ〜１００μｍの範囲内であることが好ましい。 The thickness of the passivation used in the present invention is determined depending on the material constituting the passivation layer, etc., but is usually preferably in the range of 0.1 μm to 100 μm, especially 5 μm. It is preferably in the range of ˜100 μm, more preferably in the range of 10 μm to 100 μm.
（２）ソース配線およびゲート配線
本発明における有機半導体トランジスタは、通常、ソース配線およびゲート配線に接続されているものである。本発明におけるソース配線およびゲート配線の配列パターン、および線幅については、本発明における有機半導体トランジスタの配列パターン、有機半導体トランジスタの各構成の線幅、大きさ等により適宜決定される。
上記ソース配線およびゲート配線については、一般的なアクティブマトリクス基板に用いられるものと同様とすることができるので、ここでの説明は省略する。
(2) Source wiring and gate wiring The organic semiconductor transistor in the present invention is usually connected to a source wiring and a gate wiring. The arrangement pattern and the line width of the source wiring and the gate wiring in the present invention are appropriately determined depending on the arrangement pattern of the organic semiconductor transistor in the present invention, the line width and size of each component of the organic semiconductor transistor, and the like.
Since the source wiring and the gate wiring can be the same as those used for a general active matrix substrate, description thereof is omitted here.
４．アクティブマトリクス基板の製造方法
本発明のアクティブマトリクス基板の製造方法としては、上述した構成を有するアクティブマトリクス基板を製造することが可能な方法であれば特に限定されず、一般的なアクティブマトリクス基板を製造する際に用いられる方法と同様とすることができる。
4). Method for Producing Active Matrix Substrate The method for producing an active matrix substrate of the present invention is not particularly limited as long as it is a method capable of producing an active matrix substrate having the above-described configuration, and a general active matrix substrate is produced. It can be the same as the method used when doing.
５．アクティブマトリクス基板の用途
本発明のアクティブマトリクス基板は、アクティブマトリクス駆動方式を用いた表示装置に採用することができる。具体的には、液晶表示装置、有機ＥＬ表示装置、電気泳動表示装置等を挙げることができる。
5. Application of Active Matrix Substrate The active matrix substrate of the present invention can be employed in a display device using an active matrix driving method. Specific examples include a liquid crystal display device, an organic EL display device, and an electrophoretic display device.
６．その他
本発明のアクティブマトリクス基板を用いた表示装置において、ライン欠陥を生じた場合の修正方法について説明する。なお以下に説明する修正方法は、アクティブマトリクス基板に用いられた有機半導体トランジスタがボトムゲート構造を有する場合に行うことが可能である。
図４は、本発明のアクティブマトリクス基板の他の例を示す概略平面図である。
図４に示すように、ゲート電極２１およびソース電極２２間で短絡ｚが発生した有機半導体トランジスタ２’を有するアクティブマトリクス基板が表示装置に用いられている場合、上述のゲート電極２１が接続されたゲート配線２１Ｘ２に対応する部分、および上述のソース電極２２が接続されたソース配線２２Ｙ３に対応する部分での画像表示を行うことが困難となるライン欠陥が生じる場合がある。
本発明のアクティブマトリクス基板１００においては、短絡の生じた有機半導体トランジスタ２’のソース電極２２をソース配線２２Ｙ３から分離することにより、短絡部分のみを点欠陥とすることで、上述したライン欠陥を修正することが可能である。
また、本発明のアクティブマトリクス基板においては、短絡の生じた有機半導体トランジスタ２’に隣接し、有機半導体層２４を共有している有機半導体トランジスタ２については、修正を行う必要がないため、図５（ａ）に示される従来の構成を有するアクティブマトリクス基板１００’に比べ、ライン欠陥の修正による点欠陥を最小限に抑えることが可能となる。
6). Other In the display device using the active matrix substrate of the present invention, a correction method when a line defect occurs will be described. The correction method described below can be performed when the organic semiconductor transistor used in the active matrix substrate has a bottom gate structure.
FIG. 4 is a schematic plan view showing another example of the active matrix substrate of the present invention.
As shown in FIG. 4, when an active matrix substrate having an
In the
Further, in the active matrix substrate of the present invention, the
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
以下、本発明について、実施例および比較例を挙げて説明する。 Hereinafter, the present invention will be described with reference to examples and comparative examples.
［実施例１］
実施例１においては、図８（ａ）〜（ｃ）に示すトップゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を以下の手順で作製した。なお、基材にはＰＥＮ（ポリエチレンナフタレート）を使用し、作製時のプロセス温度は１８０℃以下とした。具体的な手順について以下に示す。
[Example 1]
In Example 1, an active matrix substrate including an organic semiconductor transistor having a top gate type structure shown in FIGS. 8A to 8C was manufactured by the following procedure. In addition, PEN (polyethylene naphthalate) was used for the base material, and the process temperature at the time of production was 180 ° C. or less. Specific procedures are shown below.
まず、基材上にＡｕ（４０ｎｍ）を真空蒸着法で成膜した。このＡｕ膜上にポジ型のフォトレジストをスピンコートで成膜し、フォトマスクを介しての露光と水酸化テトラメチルアンモニウム水溶液（濃度２．３８％）での現像でフォトレジストをソース電極・ドレイン電極形状にパターニングした。この基板をエッチャント（関東化学製ＡＵＲＵＭ-３０４）へ投入することで、エッチングにより上記レジストと同じくソース・ドレイン電極をパターニングした。続いてＡｕ膜上に残ったレジストを剥離し、Ａｕ膜からなるソース・ドレイン電極を形成した。
ポリチオフェンをテトラリンに０．５ｗｔ％の濃度で溶解させた有機半導体層用塗工液を調製し、フレキソ印刷法により隣接する２つの有機半導体トランジスタに用いられるソース・ドレイン電極上に塗布して有機半導体層を形成した。次に、基板上へアクリル系樹脂をスピンコートし、ＵＶ露光と加熱硬化によりゲート絶縁層（厚さ；１μｍ）を形成した。さらにゲート電極上へメタルマスクを介してＡｌを蒸着してゲート電極を形成して有機半導体トランジスタを形成することにより、アクティブマトリクス基板を得た。
First, Au (40 nm) was formed on the substrate by a vacuum deposition method. A positive photoresist is formed on the Au film by spin coating, and the photoresist is exposed to light through a photomask and developed with a tetramethylammonium hydroxide aqueous solution (concentration 2.38%). Patterned into electrode shape. By putting this substrate into an etchant (AURUM-304 manufactured by Kanto Chemical Co., Inc.), the source / drain electrodes were patterned by etching in the same manner as the resist. Subsequently, the resist remaining on the Au film was peeled off to form source / drain electrodes made of the Au film.
An organic semiconductor layer coating solution in which polythiophene is dissolved in tetralin at a concentration of 0.5 wt% is prepared and applied onto the source / drain electrodes used for two adjacent organic semiconductor transistors by flexographic printing. A layer was formed. Next, an acrylic resin was spin-coated on the substrate, and a gate insulating layer (thickness: 1 μm) was formed by UV exposure and heat curing. Furthermore, Al was vapor-deposited on the gate electrode through a metal mask to form a gate electrode to form an organic semiconductor transistor, thereby obtaining an active matrix substrate.
実施例１のアクティブマトリクス基板を図８（ａ）に示す。作製したアクティブマトリクス基板は図８（ａ）に示すとおり画素ピッチが１５０μｍ、画素数が６４０×４８０(ＶＧＡ)である。図８（ｂ）、（ｃ）に図８（ａ）で指定した部位の２画素分のトランジスタのα１−β１線断面図およびγ１−δ１線断面図を示す。図８（ｂ）、（ｃ）に示すように、得られたアクティブマトリクス基板は、有機半導体層２４を２画素分の有機半導体トランジスタ２α、２βで共有しているものである。図８（ｂ）、（ｃ）に示す通り、作製時のプロセス温度に起因する基材の伸縮によりゲート電極２１α、２１βに対するソース電極２２α、２２βおよびドレイン電極２３α、２３βの位置の相対的なズレが生じていた。しかしながら、ゲート電極２１α、２１βおよびソース電極２２α、２２βのオーバーラップ面積Ｕ１、Ｕ２に差異は無いため、ゲート電極２１α、２１βに対しソース電極２２α、２２βおよびドレイン電極２３α、２３βが形成する寄生容量は同じであった。
An active matrix substrate of Example 1 is shown in FIG. The manufactured active matrix substrate has a pixel pitch of 150 μm and a number of pixels of 640 × 480 (VGA) as shown in FIG. FIGS. 8B and 8C show an α 1 -β 1 line cross-sectional view and a γ 1 -δ 1 line cross sectional view of a transistor for two pixels at a site specified in FIG. 8A. As shown in FIGS. 8B and 8C, the obtained active matrix substrate shares the
［実施例２］
実施例２においては、図９（ａ）〜（ｃ）に示すボトムゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を作製した。基材にはＰＥＮ（ポリエチレンナフタレート）を使用し、作製時のプロセス温度は１８０℃以下とした。なお、具体的な各構成の形成手順については実施例１と同様とすることができるので、記載を省略する。
[Example 2]
In Example 2, an active matrix substrate including an organic semiconductor transistor having a bottom gate type structure illustrated in FIGS. 9A to 9C was manufactured. PEN (polyethylene naphthalate) was used as the base material, and the process temperature during production was 180 ° C. or lower. In addition, about the formation procedure of a specific each structure, since it can be made the same as that of Example 1, description is abbreviate | omitted.
実施例２のアクティブマトリクス基板を図９（ａ）に示す。作製したアクティブマトリクス基板は図９（ａ）に示すとおり画素ピッチが１５０μｍ、画素数が６４０×４８０(ＶＧＡ)である。図９（ｂ）、（ｃ）に図９（ａ）で指定した部位の２画素分のトランジスタのα２−β２線断面図およびγ２−δ２線断面図を示す。図９（ｂ）に示すように、得られたアクティブマトリクス基板は、有機半導体層２４を２画素分の有機半導体トランジスタ２α、２βで共有しているものである。図９（ｂ）に示すとおり作製時のプロセス温度に起因する基材の伸縮によりゲート電極２１α、２１βに対するソース電極２２α、２２βおよびドレイン電極２３α、２３βの位置の相対的なズレが生じていた。しかしながらゲート電極２１α、２１βおよびソース電極２２α、２２βのオーバーラップ面積Ｕ１、Ｕ２に差異は無いため、ゲート電極２１α、２１βに対しソース電極２２α、２２βおよびドレイン電極２３α、２３βが形成する寄生容量は同じであった。
The active matrix substrate of Example 2 is shown in FIG. The manufactured active matrix substrate has a pixel pitch of 150 μm and a number of pixels of 640 × 480 (VGA) as shown in FIG. FIGS. 9B and 9C show an α 2 -β 2 line cross-sectional view and a γ 2 -δ 2 line cross-sectional view of a transistor for two pixels at a site specified in FIG. 9A. As shown in FIG. 9B, the obtained active matrix substrate shares the
［比較例１］
比較例１においては、図１０（ａ）〜（ｃ）に示すトップゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を作製した。基材にはＰＥＮ（ポリエチレンナフタレート）を使用し、作製時のプロセス温度は１８０℃以下とした。なお、具体的な各構成の形成手順については実施例１と同様とすることができるので、記載を省略する。
[Comparative Example 1]
In Comparative Example 1, an active matrix substrate including an organic semiconductor transistor having a top gate type structure shown in FIGS. PEN (polyethylene naphthalate) was used as the base material, and the process temperature during production was 180 ° C. or lower. In addition, about the formation procedure of a specific each structure, since it can be made the same as that of Example 1, description is abbreviate | omitted.
比較例１のアクティブマトリクス基板を図１０（ａ）に示す。作製したアクティブマトリクス基板は図１０（ａ）に示す通り、画素ピッチが１５０μｍ、画素数が６４０×４８０(ＶＧＡ)である。図１０（ｂ）、（ｃ）に図１０（ａ）で指定した部位の２画素分のトランジスタのα３−β３線断面図およびγ３−δ３線断面図を示す。図１０（ｂ）、（ｃ）に示すように、得られたアクティブマトリクス基板は、ソース電極２２および有機半導体層２４を２画素分の有機半導体トランジスタ２α、２βで共有しているものである。図１０（ｂ）、（ｃ）に示すとおり作製時のプロセス温度に起因する基材の伸縮によりゲート電極２１α、２１βに対するソース電極２２α、２２βおよびドレイン電極２３α、２３βの位置の相対的なズレが生じていた。本構造においては各有機半導体トランジスタ２α、２βにおけるゲート電極２１α、２１βおよびソース電極２２のオーバーラップ面積Ｕ１、Ｕ２に差異が生じており、ゲート電極２１α、２１βに対しソース電極２２およびドレイン電極２３α、２３βが形成する寄生容量が異なるものであった。
An active matrix substrate of Comparative Example 1 is shown in FIG. The manufactured active matrix substrate has a pixel pitch of 150 μm and a number of pixels of 640 × 480 (VGA) as shown in FIG. FIGS. 10B and 10C show an α 3 -β 3 line cross-sectional view and a γ 3 -δ 3 line cross-sectional view of a transistor for two pixels at a site specified in FIG. 10A. As shown in FIGS. 10B and 10C, the obtained active matrix substrate has the
［比較例２］
比較例２においては、図１１（ａ）〜（ｃ）に示すボトムゲート型構造を有する有機半導体トランジスタを備えるアクティブマトリクス基板を作製した。基材にはＰＥＮ（ポリエチレンナフタレート）を使用し、作製時のプロセス温度は１８０℃以下とした。なお、具体的な各構成の形成手順については実施例１と同様とすることができるので、記載を省略する。
[Comparative Example 2]
In Comparative Example 2, an active matrix substrate including an organic semiconductor transistor having a bottom gate type structure shown in FIGS. PEN (polyethylene naphthalate) was used as the base material, and the process temperature during production was 180 ° C. or lower. In addition, about the formation procedure of a specific each structure, since it can be made the same as that of Example 1, description is abbreviate | omitted.
比較例２のアクティブマトリクス基板を図１１（ａ）に示す。作製したアクティブマトリクス基板は図１１（ａ）に示すとおり画素ピッチが１５０μｍ、画素数が６４０×４８０(ＶＧＡ)である。図１１（ｂ）、（ｃ）に図１１（ａ）で指定した部位の２画素分のトランジスタのα４−β４線断面図およびγ４−δ４線断面図を示す。図１１（ｂ）、（ｃ）に示すように、得られたアクティブマトリクス基板は、ソース電極２２および有機半導体層２４を２画素分の有機半導体トランジスタ２α、２βで共有しているものである。図１１（ｂ）、（ｃ）に示すとおり作製時のプロセス温度に起因する基材の伸縮によりゲート電極２１α、２１βに対するソース電極２２およびドレイン電極２３α、２３βの位置の相対的なズレが生じていた。本構造においては各有機半導体トランジスタ２α、２βにおけるゲート電極２１α、２１βおよびソース電極２２のオーバーラップ面積Ｕ１、Ｕ２に差異が生じており、ゲート電極２１α、２１βに対しソース電極２２およびドレイン電極２３α、２３βが形成する寄生容量が異なるものであった。
An active matrix substrate of Comparative Example 2 is shown in FIG. The manufactured active matrix substrate has a pixel pitch of 150 μm and a number of pixels of 640 × 480 (VGA) as shown in FIG. FIGS. 11B and 11C show an α 4 -β 4 line cross-sectional view and a γ 4 -δ 4 line cross sectional view of a transistor for two pixels at a site specified in FIG. 11A. As shown in FIGS. 11B and 11C, the obtained active matrix substrate has the
なお、図８〜図１１において説明していない符号については図１、図２等と同様とすることができるので、ここでの説明は省略する。 Note that reference numerals that are not described in FIGS. 8 to 11 can be the same as those in FIGS. 1 and 2, and the description thereof is omitted here.
１ … 樹脂製基材
２、２α、２β … 有機半導体トランジスタ
２１、２１α、２１β … ゲート電極
２２、２２α、２２β … ソース電極
２３、２３α、２３β … ドレイン電極
２４ … 有機半導体層
１００ … アクティブマトリクス基板
DESCRIPTION OF
Claims (2)
前記樹脂製基材上に形成され、ゲート電極、ソース電極、ドレイン電極、および有機半導体材料を含む有機半導体層を備える有機半導体トランジスタとを有し、
前記有機半導体トランジスタがマトリクス状に複数配列されているアクティブマトリクス基板であって、
隣接する２つの前記有機半導体トランジスタが、１つの前記有機半導体層のみを共有していることを特徴とするアクティブマトリクス基板。 A resin substrate;
An organic semiconductor transistor that is formed on the resin substrate and includes an organic semiconductor layer including a gate electrode, a source electrode, a drain electrode, and an organic semiconductor material;
An active matrix substrate in which a plurality of the organic semiconductor transistors are arranged in a matrix,
An active matrix substrate, wherein two adjacent organic semiconductor transistors share only one organic semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011150946A JP5987274B2 (en) | 2011-07-07 | 2011-07-07 | Active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011150946A JP5987274B2 (en) | 2011-07-07 | 2011-07-07 | Active matrix substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013019955A true JP2013019955A (en) | 2013-01-31 |
| JP5987274B2 JP5987274B2 (en) | 2016-09-07 |
Family
ID=47691481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011150946A Active JP5987274B2 (en) | 2011-07-07 | 2011-07-07 | Active matrix substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5987274B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105242471A (en) * | 2015-11-19 | 2016-01-13 | 深圳市华星光电技术有限公司 | Liquid crystal display panel |
| JP2020507125A (en) * | 2017-08-29 | 2020-03-05 | 昆山国顕光電有限公司Ｋｕｎｓｈａｎ Ｇｏ−Ｖｉｓｉｏｎｏｘ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． | Pixel drive circuit, pixel structure and manufacturing method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0333724A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Liquid crystal display device |
| JP2005183408A (en) * | 2003-12-15 | 2005-07-07 | Seiko Epson Corp | Electro-optical device, its drive circuit and electronic apparatus |
| JP2008042043A (en) * | 2006-08-09 | 2008-02-21 | Hitachi Ltd | Display device |
| JP2008227057A (en) * | 2007-03-12 | 2008-09-25 | Konica Minolta Holdings Inc | Pixel array |
| JP2008235861A (en) * | 2007-02-21 | 2008-10-02 | Toppan Printing Co Ltd | Thin film transistor array, method of manufacturing the same, and active matrix display using the same |
| JP2011017755A (en) * | 2009-07-07 | 2011-01-27 | Seiko Epson Corp | Active matrix substrate and method of manufacturing the same, and electronic apparatus and method of manufacturing the same |
-
2011
- 2011-07-07 JP JP2011150946A patent/JP5987274B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0333724A (en) * | 1989-06-30 | 1991-02-14 | Hitachi Ltd | Liquid crystal display device |
| JP2005183408A (en) * | 2003-12-15 | 2005-07-07 | Seiko Epson Corp | Electro-optical device, its drive circuit and electronic apparatus |
| JP2008042043A (en) * | 2006-08-09 | 2008-02-21 | Hitachi Ltd | Display device |
| JP2008235861A (en) * | 2007-02-21 | 2008-10-02 | Toppan Printing Co Ltd | Thin film transistor array, method of manufacturing the same, and active matrix display using the same |
| JP2008227057A (en) * | 2007-03-12 | 2008-09-25 | Konica Minolta Holdings Inc | Pixel array |
| JP2011017755A (en) * | 2009-07-07 | 2011-01-27 | Seiko Epson Corp | Active matrix substrate and method of manufacturing the same, and electronic apparatus and method of manufacturing the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105242471A (en) * | 2015-11-19 | 2016-01-13 | 深圳市华星光电技术有限公司 | Liquid crystal display panel |
| WO2017084123A1 (en) * | 2015-11-19 | 2017-05-26 | 深圳市华星光电技术有限公司 | Liquid crystal display panel |
| JP2020507125A (en) * | 2017-08-29 | 2020-03-05 | 昆山国顕光電有限公司Ｋｕｎｓｈａｎ Ｇｏ−Ｖｉｓｉｏｎｏｘ Ｏｐｔｏ−Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． | Pixel drive circuit, pixel structure and manufacturing method |
| US10997911B2 (en) | 2017-08-29 | 2021-05-04 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Pixel driving circuit, pixel structure and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5987274B2 (en) | 2016-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5286826B2 (en) | Thin film transistor array, method for manufacturing thin film transistor array, and active matrix display | |
| KR100839684B1 (en) | Liquid crystal display device | |
| JP2008042043A (en) | Display device | |
| US20060270122A1 (en) | Organic TFT, method of manufacturing the same and flat panel display device having the same | |
| US7915074B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| JP2007266252A (en) | Thin film transistor and manufacturing method thereof | |
| JP2010093093A (en) | Semiconductor device and method of manufacturing the same | |
| US8642364B2 (en) | Thin film transistor structure, method of manufacturing the same, and electronic device | |
| JP2009015098A (en) | Display device and method of manufacturing display device | |
| JP5292805B2 (en) | Thin film transistor array and manufacturing method thereof | |
| US8299470B2 (en) | Flat display device and method of manufacturing the same | |
| JP2011100831A (en) | Semiconductor device and display device using the semiconductor device | |
| JP5868757B2 (en) | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND DISPLAY DEVICE | |
| KR20080026957A (en) | Method for manufacturing thin film transistor array panel | |
| JP5987274B2 (en) | Active matrix substrate | |
| JP2009087996A (en) | Organic semiconductor element and its manufacturing method, organic transistor array, and display | |
| JP5272280B2 (en) | THIN FILM TRANSISTOR ARRAY AND DISPLAY AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR ARRAY | |
| US20100051911A1 (en) | Organic Thin Film Transistor Array Panel and Method of Manufacturing the Same | |
| JP2007193267A (en) | Thin film transistor device and method for manufacturing the same, thin film transistor array, and thin film transistor display | |
| JP2010212326A (en) | Semiconductor device | |
| JP4605319B2 (en) | Thin film transistor manufacturing method and thin film transistor | |
| WO2016170770A1 (en) | Thin-film transistor array formation substrate, image display device substrate, and thin-film transistor array formation substrate manufacturing method | |
| US8981348B2 (en) | Semiconducting element, organic light emitting display including the same, and method of manufacturing the semiconducting element | |
| JP2011017755A (en) | Active matrix substrate and method of manufacturing the same, and electronic apparatus and method of manufacturing the same | |
| JP2020088117A (en) | Thin film transistor array substrate, image display device substrate, image display device, and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150924 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160422 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20160502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160712 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160725 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5987274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |