JP2013004643A - Manufacturing method of silicon carbide semiconductor device - Google Patents

Manufacturing method of silicon carbide semiconductor device Download PDF

Info

Publication number
JP2013004643A
JP2013004643A JP2011132850A JP2011132850A JP2013004643A JP 2013004643 A JP2013004643 A JP 2013004643A JP 2011132850 A JP2011132850 A JP 2011132850A JP 2011132850 A JP2011132850 A JP 2011132850A JP 2013004643 A JP2013004643 A JP 2013004643A
Authority
JP
Japan
Prior art keywords
silicon carbide
heat treatment
temperature
rate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011132850A
Other languages
Japanese (ja)
Inventor
Akiyuki Furuhashi
壮之 古橋
Tomokatsu Watanabe
友勝 渡辺
Hisakazu Tanioka
寿一 谷岡
Masayuki Imaizumi
昌之 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011132850A priority Critical patent/JP2013004643A/en
Publication of JP2013004643A publication Critical patent/JP2013004643A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a silicon carbide semiconductor device capable of controlling a threshold voltage while suppressing channel mobility.SOLUTION: A manufacturing method of a silicon carbide semiconductor device comprises a step (b) of nitriding a silicon carbide substrate on which a silicon dioxide film is formed and a step (c) of heat-treating the nitrided silicon carbide substrate in an oxygen atmosphere including moisture vapor. The step (c) includes a step (c1) of raising or lowering a temperature of a heat treatment furnace into which the nitrided silicon carbide substrate was placed in an inert gas atmosphere. The step (c1)determines a temperature rising rate and/or a temperature dropping rate so that a decreasing rate of channel mobility in the silicon carbide substrate calculated by an expression (1) becomes less than or equal to 10% when channel mobility immediately after nitriding is μ, a temperature rising or dropping start time is t=0, heat treatment start time is t=t, heat treatment end time is t=t, time at which the substrate is taken out from the heat treatment furnace is t=t, a Boltzmann constant is k, and a temperature of the heat treatment furnace at time t is T(K).

Description

本発明は炭化珪素半導体装置の製造方法に関するものであり、特に閾値電圧の制御に関する。   The present invention relates to a method for manufacturing a silicon carbide semiconductor device, and more particularly to control of a threshold voltage.

炭化珪素は優れた物性値を持ち、高耐圧で低損失なパワーデバイスの実現を可能にする。しかしながら、熱酸化直後の炭化珪素/二酸化珪素界面には多くの界面準位が存在する。この界面準位により、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)のチャネル移動度はバルク中の電子移動度に比べて極めて小さくなり、オン抵抗値が理想的な値よりも高くなってしまう。   Silicon carbide has excellent physical properties, and enables the realization of a power device with high breakdown voltage and low loss. However, many interface states exist at the silicon carbide / silicon dioxide interface immediately after thermal oxidation. Due to this interface state, the channel mobility of MOSFET (Metal Oxide Semiconductor Field Effect Transistor) becomes extremely smaller than the electron mobility in the bulk, and the on-resistance value becomes higher than the ideal value.

この界面準位が発生する原因として、二酸化珪素膜中に炭化珪素中の炭素原子が析出することが考えられる。   As a cause of the generation of this interface state, it is considered that carbon atoms in silicon carbide are precipitated in the silicon dioxide film.

そこで、炭化珪素層上に二酸化珪素膜を形成した後、一酸化窒素(NO)や一酸化二窒素(N2O)等の窒素酸化ガス雰囲気やアンモニア(NH3)ガス雰囲気で熱処理を行うことにより、界面準位の低減が図られており、中でも一酸化窒素ガスによる酸窒化処理が効果的である。一酸化窒素ガス雰囲気で熱処理を行うことにより、炭化珪素層と二酸化珪素膜の界面に発生した界面準位が電気的に不活性化される。 Therefore, after forming a silicon dioxide film on the silicon carbide layer, by performing a heat treatment in a nitrogen oxidizing gas atmosphere such as nitrogen monoxide (NO) or dinitrogen monoxide (N 2 O) or an ammonia (NH 3 ) gas atmosphere, The interface state is reduced, and oxynitriding with nitrogen monoxide gas is particularly effective. By performing heat treatment in a nitrogen monoxide gas atmosphere, the interface states generated at the interface between the silicon carbide layer and the silicon dioxide film are electrically inactivated.

ところで、炭化珪素半導体装置をパワーデバイスとして用いる場合、高耐圧特性の確保が最優先となる。これを実現するため、閾値電圧にはある程度の大きさが必要である。ところが、低抵抗デバイスを実現するために蓄積型MOSFETなどの比較的構造の複雑なデバイスに上述の窒化処理を行うと、アクセプタ型の界面準位の減少に伴い、閾値電圧は理論値へと近づいて低下し(非特許文献1参照)、パワーデバイスとして低すぎるか、悪い場合にはノーマリ・オン特性となってしまう。   By the way, when using a silicon carbide semiconductor device as a power device, ensuring high withstand voltage characteristics is a top priority. In order to realize this, the threshold voltage needs to have a certain level. However, when the above nitriding treatment is performed on a device having a relatively complicated structure such as a storage MOSFET in order to realize a low-resistance device, the threshold voltage approaches a theoretical value as the acceptor-type interface state decreases. If the power device is too low or bad, the normally-on characteristic is obtained.

このような理由から、炭化珪素MOSFETの開発においては、チャネル移動度の向上と共に閾値電圧を制御することが急務となっている。特許文献1では、窒化処理後の炭化珪素半導体装置の閾値電圧を上昇させる手段として、窒化処理の後に水蒸気(H2O)を含む酸素(O2)雰囲気において熱処理を行う手法が開示されている。温度範囲は800℃以上1100℃未満が特に良いとされており、例えば950℃、1時間の熱処理により閾値電圧は+8Vと大幅に増加する。 For these reasons, in the development of silicon carbide MOSFETs, there is an urgent need to control the threshold voltage as well as improve the channel mobility. Patent Document 1 discloses a method of performing a heat treatment in an oxygen (O 2 ) atmosphere containing water vapor (H 2 O) after nitriding as a means for increasing the threshold voltage of the silicon carbide semiconductor device after nitriding. . A temperature range of 800 ° C. or higher and lower than 1100 ° C. is considered particularly good. For example, the threshold voltage is greatly increased to +8 V by heat treatment at 950 ° C. for 1 hour.

特開2005−223003号公報JP 2005-223003 A

G. Y. Chung他, “Interface state density and channel mobility for 4H−SiC MOSFETs with nitrogen passivation,” Applied Surface Science 184, pp.399-403 , 2001.G. Y. Chung et al., “Interface state density and channel mobility for 4H-SiC MOSFETs with nitrogen generation passivation,” Applied Surface Science 184, pp.399-403, 2001.

しかしながら、窒化処理後から水蒸気を含む酸素雰囲気での熱処理を行うまでの間に、炭化珪素半導体装置が500℃以上の不活性ガス雰囲気に曝されると、窒化処理により低減した界面準位が再び活性化し、チャネル移動度が低下するという問題点がある。   However, if the silicon carbide semiconductor device is exposed to an inert gas atmosphere at 500 ° C. or higher after the nitriding treatment and before the heat treatment in an oxygen atmosphere containing water vapor, the interface state reduced by the nitriding treatment is again reduced. There is a problem that the channel mobility is lowered due to activation.

本発明は上述の問題点に鑑み、チャネル移動度の低下を抑制しつつ閾値電圧を制御する炭化珪素半導体装置の製造方法の提供を目的とする。   In view of the above problems, an object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device that controls a threshold voltage while suppressing a decrease in channel mobility.

本発明の炭化珪素半導体装置の製造方法は、(a)炭化珪素基板上に二酸化珪素膜を形成する工程と、(b)二酸化珪素膜が形成された炭化珪素基板を窒化処理する工程と、(c)窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、工程(c)は、(c1)窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、 The method for manufacturing a silicon carbide semiconductor device of the present invention includes (a) a step of forming a silicon dioxide film on a silicon carbide substrate, (b) a step of nitriding the silicon carbide substrate on which the silicon dioxide film is formed, c) heat-treating the nitrided silicon carbide substrate in an oxygen atmosphere containing water vapor, and step (c) includes (c1) inactivating the temperature of the heat treatment furnace in which the nitrided silicon carbide substrate is charged. The step (c1) includes a channel mobility immediately after the nitriding treatment, μ ch , the temperature rise or temperature drop start time in the step (c1) is t = 0, and the heat treatment The start time is t = t 1 , the heat treatment finish time is t = t 2 , the substrate removal time from the heat treatment furnace is t = t 3 , the Boltzmann constant is k, and the temperature of the heat treatment furnace at time t is T (K). If

Figure 2013004643
Figure 2013004643

により求められる工程(c1)における炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように昇温速度及び/又は降温速度を決定する。 The rate of temperature increase and / or the rate of temperature decrease is determined so that the rate of decrease in channel mobility in the silicon carbide substrate in step (c1) obtained by the above is 10% or less.

本発明の炭化珪素半導体装置の製造方法は、(c)窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、工程(c)は、(c1)窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、(1)式により求められる工程(c1)における炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を抑制しながら閾値電圧を制御することが可能である。 The method for manufacturing a silicon carbide semiconductor device of the present invention includes (c) a step of heat-treating a nitrided silicon carbide substrate in an oxygen atmosphere containing water vapor, and step (c) includes (c1) nitridation treatment. Including a step of raising or lowering the temperature of the heat treatment furnace containing the silicon carbide substrate in an inert gas atmosphere, wherein the step (c1) has a channel mobility of μ ch immediately after the nitriding treatment, and the step (c1). The temperature rising or cooling start time is t = 0, the heat treatment start time is t = t 1 , the heat treatment end time is t = t 2 , the substrate removal time from the heat treatment furnace is t = t 3 , the Boltzmann constant is k, When the temperature of the heat treatment furnace at time t is T (K), the rate of decrease in channel mobility in the silicon carbide substrate in step (c1) obtained by equation (1) is 10% or less. Decide the heating rate and / or cooling rate Since, it is possible to control the threshold voltage while suppressing a reduction in channel mobility.

水蒸気を含んだ酸素雰囲気における熱処理のプロセスシーケンスを示す図である。It is a figure which shows the process sequence of the heat processing in the oxygen atmosphere containing water vapor | steam. 炭化珪素半導体装置を950℃の不活性ガス雰囲気に曝したときの曝露時間に対するチャネル移動度の変化を示す図である。It is a figure which shows the change of the channel mobility with respect to the exposure time when a silicon carbide semiconductor device is exposed to 950 degreeC inert gas atmosphere. 炭化珪素半導体装置を不活性ガス雰囲気に曝したときの曝露温度に対するチャネル移動度の変化を示す図である。It is a figure which shows the change of the channel mobility with respect to the exposure temperature when a silicon carbide semiconductor device is exposed to inert gas atmosphere. nチャネル横型MOSFETの構造を示す断面図である。It is sectional drawing which shows the structure of n channel lateral type | mold MOSFET. nチャネル横型MOSFETの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of n channel lateral type | mold MOSFET. nチャネル横型MOSFETの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of n channel lateral type | mold MOSFET. nチャネル横型MOSFETの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of n channel lateral type | mold MOSFET. nチャネル横型MOSFETの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of n channel lateral type | mold MOSFET. nチャネル横型MOSFETの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of n channel lateral type | mold MOSFET. nチャネル横型MOSFETの製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of n channel lateral type | mold MOSFET.

(前提技術)
図1に、水蒸気を含んだ酸素雰囲気における熱処理のプロセスシーケンスを示す。二酸化珪素膜を形成した炭化珪素基板に窒化処理を行って界面準位を不活性化した後、水蒸気を含んだ酸素雰囲気における熱処理を行って閾値電圧を上げる。
(Prerequisite technology)
FIG. 1 shows a process sequence of heat treatment in an oxygen atmosphere containing water vapor. After the silicon carbide substrate on which the silicon dioxide film is formed is subjected to nitriding treatment to inactivate the interface states, heat treatment in an oxygen atmosphere containing water vapor is performed to raise the threshold voltage.

この熱処理を行う炉に炭化珪素基板を投入して、基板投入温度から熱処理温度まで昇温する。熱処理温度に達すると、不活性ガスから水蒸気を含んだ酸素ガスへと流入ガスを切り換えて熱処理を行う。熱処理が終わると、再び流入ガスを不活性ガスに切り換えて、熱処理温度から基板取出温度まで降温する。   A silicon carbide substrate is put into a furnace for performing the heat treatment, and the temperature is raised from the substrate charging temperature to the heat treatment temperature. When the heat treatment temperature is reached, the heat treatment is performed by switching the inflow gas from an inert gas to an oxygen gas containing water vapor. When the heat treatment is finished, the inflow gas is switched to the inert gas again, and the temperature is lowered from the heat treatment temperature to the substrate take-out temperature.

このように、熱処理工程の前後の昇温工程および降温工程(図1の斜線領域)において、炭化珪素基板は高温の不活性ガス雰囲気に曝露されており、この領域の増加に伴いチャネル移動度は低下する。   As described above, the silicon carbide substrate is exposed to a high-temperature inert gas atmosphere in the temperature raising step and the temperature lowering step (the hatched region in FIG. 1) before and after the heat treatment step, and the channel mobility increases as this region increases. descend.

図2に、炭化珪素基板を950℃の不活性ガス雰囲気に曝したときの曝露時間に対するチャネル移動度の変化を示す。温度が一定である場合、チャネル移動度は時間の一次関数で表され、曝露時間が長くなるほどチャネル移動度の低下が促進する。曝露時間に対するチャネル移動度の低下は反応律速となる。   FIG. 2 shows a change in channel mobility with respect to the exposure time when the silicon carbide substrate is exposed to an inert gas atmosphere at 950 ° C. When the temperature is constant, the channel mobility is expressed as a linear function of time, and the longer the exposure time, the lower the channel mobility. The decrease in channel mobility with respect to exposure time becomes reaction-limited.

図3に、曝露温度に対するチャネル移動度の変化を、曝露時間30分と1時間のそれぞれについて示す。暴露時間が長くなるほど、また曝露温度が高くなるほど、チャネル移動度の低下が促進することが分かる。   FIG. 3 shows changes in channel mobility with respect to exposure temperature for exposure times of 30 minutes and 1 hour, respectively. It can be seen that the longer the exposure time and the higher the exposure temperature, the more the channel mobility decreases.

ここで、チャネル移動度の低下量はアレニウスの式で表される。界面準位の活性化エネルギーは1.05eVであるので、曝露温度をT[K]とすると、チャネル移動度はexp(−1.05/kT)[cm2/Vs]に比例して低下する。さらに、曝露時間をt[s]とすると、チャネル移動度の低下量はt×750×exp(−1.05/kT)[cm2/Vs]と表される。図1の斜線で示した昇降温工程において、曝露温度T[K]は時間t[s]の関数となるので、チャネル移動度の低下量は∫750×exp(−1.05/kT)dt[cm2/Vs]と表される。 Here, the amount of decrease in channel mobility is expressed by the Arrhenius equation. Since the activation energy of the interface state is 1.05 eV, when the exposure temperature is T [K], the channel mobility decreases in proportion to exp (−1.05 / kT) [cm 2 / Vs]. . Further, when the exposure time is t [s], the amount of decrease in channel mobility is expressed as t × 750 × exp (−1.05 / kT) [cm 2 / Vs]. In the temperature increasing / decreasing process indicated by hatching in FIG. 1, since the exposure temperature T [K] is a function of time t [s], the amount of decrease in channel mobility is ∫750 × exp (−1.05 / kT) dt. It is expressed as [cm 2 / Vs].

本発明はこのことを考慮し、閾値電圧制御のための熱処理工程の前後に行われる不活性ガス雰囲気の曝露時間を調整することにより、チャネル移動度が許容量を超えて低下することを防ぐものである。   In consideration of this, the present invention prevents the channel mobility from exceeding the allowable amount by adjusting the exposure time of the inert gas atmosphere performed before and after the heat treatment process for threshold voltage control. It is.

(実施の形態1)
<構成>
図4は、本発明に係る炭化珪素半導体装置の一例として、nチャネル横型MOSFET(Metal-Oxide-Semiconductor Field-effect Transistor)の構造を示す断面図である。このnチャネル横型MOSFETは、n型の炭化珪素基板1、p型の炭化珪素からなるエピタキシャル層2、n型のドレイン領域3及びソース領域4、p型のウェルコンタクト5を備えている。エピタキシャル層2は炭化珪素基板1の表面に形成される。ドレイン領域3及びソース領域4は、エピタキシャル層2の表面から所定深さまで、互いに離間して形成される。ウェルコンタクト5はソース領域4に隣接してエピタキシャル層2の表面に形成される。
(Embodiment 1)
<Configuration>
FIG. 4 is a cross-sectional view showing the structure of an n-channel lateral MOSFET (Metal-Oxide-Semiconductor Field-effect Transistor) as an example of the silicon carbide semiconductor device according to the present invention. The n-channel lateral MOSFET includes an n-type silicon carbide substrate 1, an epitaxial layer 2 made of p-type silicon carbide, an n-type drain region 3 and a source region 4, and a p-type well contact 5. Epitaxial layer 2 is formed on the surface of silicon carbide substrate 1. The drain region 3 and the source region 4 are formed apart from each other from the surface of the epitaxial layer 2 to a predetermined depth. Well contact 5 is formed on the surface of epitaxial layer 2 adjacent to source region 4.

さらにnチャネル横型MOSFETは、ゲート酸化膜6、ゲート電極7、ドレイン電極8、ソース電極9を備える。ゲート酸化膜6は、エピタキシャル層2、ドレイン領域3、及びソース領域4上に形成される。ドレイン電極8はドレイン領域3上に形成され、ソース電極9はソース領域4とウェルコンタクト5上に形成される。ゲート電極7は、ゲート平面視において両端がドレイン領域3およびソース領域4と重複するようにして酸化膜6上に形成される。   The n-channel lateral MOSFET further includes a gate oxide film 6, a gate electrode 7, a drain electrode 8, and a source electrode 9. Gate oxide film 6 is formed on epitaxial layer 2, drain region 3, and source region 4. The drain electrode 8 is formed on the drain region 3, and the source electrode 9 is formed on the source region 4 and the well contact 5. The gate electrode 7 is formed on the oxide film 6 so that both ends thereof overlap the drain region 3 and the source region 4 in the gate plan view.

<動作>
ゲート電極7に電圧が印加されると、ゲート電極7直下のエピタキシャル層2表面に反転チャネル層が形成され、ドレイン領域3とソース領域4の間に電荷の流れる経路が形成される。nチャネルMOSFETでは電子が多数キャリアであり、ソース領域4からエピタキシャル層2表面へ流れ込む電子は、ドレイン電極8の印加電圧により形成される電界に従い、エピタキシャル層2表面を介してドレイン電極8に到達する。したがって、ゲート電極7に電圧を印加することにより、ドレイン電極8からソース電極9に電流が流れる。
<Operation>
When a voltage is applied to the gate electrode 7, an inversion channel layer is formed on the surface of the epitaxial layer 2 immediately below the gate electrode 7, and a path through which charges flow is formed between the drain region 3 and the source region 4. In the n-channel MOSFET, electrons are majority carriers, and electrons flowing from the source region 4 to the surface of the epitaxial layer 2 reach the drain electrode 8 through the surface of the epitaxial layer 2 according to the electric field formed by the voltage applied to the drain electrode 8. . Therefore, a current flows from the drain electrode 8 to the source electrode 9 by applying a voltage to the gate electrode 7.

<製造工程>
図5〜図8は、図4に示すnチャネル横型MOSFETの製造工程を示す図である。まず、n型の炭化珪素基板1上に、エピタキシャル結晶成長法を用いてp型の炭化珪素からなるエピタキシャル層2を形成する(図5)。エピタキシャル層2の厚さは1〜50μm程度であればよく、不純物濃度は1×1015〜1×1018cm-3程度であればよい。
<Manufacturing process>
5 to 8 are diagrams showing manufacturing steps of the n-channel lateral MOSFET shown in FIG. First, epitaxial layer 2 made of p-type silicon carbide is formed on n-type silicon carbide substrate 1 using an epitaxial crystal growth method (FIG. 5). The thickness of the epitaxial layer 2 may be about 1 to 50 μm, and the impurity concentration may be about 1 × 10 15 to 1 × 10 18 cm −3 .

炭化珪素基板1の面方位としては、(0001)面、(000−1)面、(11−20)面などを用いることができる。また、炭化珪素基板1には、ポリタイプとして4H、6H、又は3Cのいずれかを用いることができる。   As the plane orientation of silicon carbide substrate 1, (0001) plane, (000-1) plane, (11-20) plane, or the like can be used. Moreover, 4H, 6H, or 3C can be used for the silicon carbide substrate 1 as a polytype.

次に、エピタキシャル層2表面に、ドレイン領域3およびソース領域4を形成する領域が露出するように、写真製版技術を用いてレジスト、二酸化珪素、または窒化珪素などによりマスクを形成する。このマスクを不純物注入阻止膜として不純物をイオン注入し、一対のn型のドレイン領域3およびソース領域4を形成する(図6)。図6では、イオン注入用のマスクを除去した後の断面構造を示している。   Next, a mask is formed with resist, silicon dioxide, silicon nitride, or the like using a photoengraving technique so that the regions where the drain region 3 and the source region 4 are formed are exposed on the surface of the epitaxial layer 2. Impurities are ion-implanted using this mask as an impurity implantation blocking film to form a pair of n-type drain region 3 and source region 4 (FIG. 6). FIG. 6 shows a cross-sectional structure after removing the ion implantation mask.

次いで、ウェルコンタクト5を形成する部分が露出するように、写真製版技術を用いてエピタキシャル層2、ソース領域4、およびドレイン領域5の表面にマスクを形成する。このマスクを不純物注入阻止膜としてp型不純物をイオン注入し、ソース領域4に隣接してウェルコンタクト5を形成する(図7)。図7では、ウェルコンタクト5形成用のマスクを除去した後の断面構造を示している。   Next, a mask is formed on the surface of the epitaxial layer 2, the source region 4, and the drain region 5 using a photoengraving technique so that a portion where the well contact 5 is to be formed is exposed. Using this mask as an impurity implantation blocking film, p-type impurities are ion-implanted to form a well contact 5 adjacent to the source region 4 (FIG. 7). FIG. 7 shows a cross-sectional structure after the well contact 5 forming mask is removed.

ドレイン領域3およびソース領域4に導入されるn型不純物には、例えばリン(P)または窒素(N)などを用いることができ、その不純物濃度は、例えば1×1018〜1×1021cm-3程度であればよい。ドレイン領域3およびソース領域4は、エピタキシャル層2よりも浅く形成される。また、ウェルコンタクト5に導入されるp型不純物には、例えばボロン(B)またはアルミニウム(Al)などを用いることができ、その不純物濃度は、例えば1×1018〜1×1021cm-3程度であればよい。 For example, phosphorus (P) or nitrogen (N) can be used as the n-type impurity introduced into the drain region 3 and the source region 4, and the impurity concentration thereof is, for example, 1 × 10 18 to 1 × 10 21 cm. If it is about -3 . The drain region 3 and the source region 4 are formed shallower than the epitaxial layer 2. For example, boron (B) or aluminum (Al) can be used as the p-type impurity introduced into the well contact 5, and the impurity concentration thereof is, for example, 1 × 10 18 to 1 × 10 21 cm −3. Any degree is acceptable.

続いて熱処理装置により、炭化珪素基板1を例えば1300〜1900℃の高温条件下で例えば30秒から1時間程度熱処理を行う。この熱処理により、ドレイン領域3、ソース領域4及びウェルコンタクト5に注入したイオンが電気的に活性化される。なお、以下の説明では、炭化珪素基板1の表面にエピタキシャル層2を形成した状態、さらにはエピタキシャル層2の表面に各種のイオン注入を行った状態、さらにはゲート酸化膜6を形成した状態のものを、文脈に応じて単に炭化珪素基板と称する。   Subsequently, the silicon carbide substrate 1 is heat-treated, for example, for 30 seconds to 1 hour under a high temperature condition of 1300 to 1900 ° C., for example, by a heat treatment apparatus. By this heat treatment, ions implanted into the drain region 3, the source region 4, and the well contact 5 are electrically activated. In the following description, the state in which epitaxial layer 2 is formed on the surface of silicon carbide substrate 1, the state in which various ion implantations are performed on the surface of epitaxial layer 2, and the state in which gate oxide film 6 is formed This is simply referred to as a silicon carbide substrate depending on the context.

次に、炭化珪素基板上にゲート酸化膜6を形成する(図8)。本実施の形態の炭化珪素半導体装置の製造方法では、熱酸化によりゲート酸化膜6として二酸化珪素膜を形成した後、窒化処理する工程と、その後さらに、水蒸気を含む酸素雰囲気で熱処理する工程とを備える。なお、以下の説明では、二酸化珪素膜をゲート酸化膜6と同様に二酸化珪素膜6と表記する。   Next, gate oxide film 6 is formed on the silicon carbide substrate (FIG. 8). In the method for manufacturing the silicon carbide semiconductor device according to the present embodiment, after forming a silicon dioxide film as gate oxide film 6 by thermal oxidation, a step of nitriding, and then a step of further heat-treating in an oxygen atmosphere containing water vapor are performed. Prepare. In the following description, the silicon dioxide film is referred to as a silicon dioxide film 6 similarly to the gate oxide film 6.

二酸化珪素膜6は、酸素原子を含んだ雰囲気で炭化珪素基板を熱酸化する他、化学的気相成長法によっても形成することが出来る。また、酸素を含む雰囲気又は窒素酸化ガス雰囲気で炭化珪素基板の表面を酸化した後、化学的気相成長法により二酸化珪素膜6を形成しても良い。   The silicon dioxide film 6 can be formed not only by thermally oxidizing the silicon carbide substrate in an atmosphere containing oxygen atoms but also by chemical vapor deposition. Alternatively, the silicon dioxide film 6 may be formed by chemical vapor deposition after oxidizing the surface of the silicon carbide substrate in an atmosphere containing oxygen or a nitrogen oxidizing gas atmosphere.

二酸化珪素膜6を形成した後、炭化珪素基板を熱処理炉から取り出し、窒化処理炉へ導入する。そして窒化処理炉を昇温し、炉内が処理温度に到達した時点で、流入ガスを一酸化窒素ガスや一酸化二窒素ガス雰囲気に切り替え、この状態で処理温度を所定の時間維持する。このような窒化処理工程を実施することにより、二酸化珪素膜6(ゲート酸化膜6)と炭化珪素のエピタキシャル層2の界面準位が不活性化し、チャネル移動度が上昇する。   After forming silicon dioxide film 6, the silicon carbide substrate is taken out of the heat treatment furnace and introduced into the nitriding furnace. The temperature of the nitriding furnace is raised, and when the inside of the furnace reaches the processing temperature, the inflow gas is switched to a nitrogen monoxide gas or nitrous oxide atmosphere, and the processing temperature is maintained for a predetermined time in this state. By performing such a nitriding process, the interface state between the silicon dioxide film 6 (gate oxide film 6) and the silicon carbide epitaxial layer 2 is deactivated, and the channel mobility is increased.

なお、窒化処理炉内の流入ガスには、窒素、アルゴン、ヘリウムまたはクリプトンなどの不活性ガスで希釈した一酸化窒素ガスまたは一酸化二窒素ガスが用いられてもよく、また一酸化窒素ガスと一酸化二窒素ガスが混在する雰囲気が用いられてもよい。また、二酸化窒素ガスやアンモニアガスを用いても良く、窒素元素を含むガスを用いて発生させたプラズマに炭化珪素基板を曝露しても良い。   As the inflow gas in the nitriding furnace, nitrogen monoxide gas or dinitrogen monoxide gas diluted with an inert gas such as nitrogen, argon, helium or krypton may be used. An atmosphere in which nitrous oxide gas is mixed may be used. Further, nitrogen dioxide gas or ammonia gas may be used, and the silicon carbide substrate may be exposed to plasma generated using a gas containing nitrogen element.

また、窒化処理温度は900℃〜1450℃であるのが望ましい。これは、900℃以下の低温では窒化速度が非常に遅く、窒素原子による界面準位の不活性化がほとんど進行しないためである。また、1450℃以上の高温条件下では一酸化窒素または一酸化二窒素の分解により生じる酸素によって熱酸化が進行し、新たな界面準位が増加するためである。窒化処理時間は、10分〜10時間程度が望ましい。窒化処理の後、炉内を基板取出温度まで降温してから炭化珪素基板を取り出す。   The nitriding temperature is desirably 900 ° C. to 1450 ° C. This is because the nitriding rate is very slow at a low temperature of 900 ° C. or lower, and the inactivation of the interface state by nitrogen atoms hardly proceeds. Further, under high temperature conditions of 1450 ° C. or higher, thermal oxidation proceeds due to oxygen generated by decomposition of nitric oxide or dinitrogen monoxide, and a new interface state increases. The nitriding time is preferably about 10 minutes to 10 hours. After the nitriding treatment, the temperature inside the furnace is lowered to the substrate take-out temperature, and then the silicon carbide substrate is taken out.

二酸化珪素膜6の形成と窒化処理が終了すると、次に水蒸気を含んだ酸素雰囲気での熱処理を行うため、炭化珪素基板を熱処理炉へ移動して、炉内を基板投入温度から熱処理温度まで昇温する。ここで熱処理温度は、炭化珪素基板が熱酸化する温度より十分低いことが重要である。熱処理炉内は窒素ガスなどの不活性ガスで満たされており、熱処理開始直前まで炭化珪素基板は不活性ガス雰囲気に曝される。   When the formation of the silicon dioxide film 6 and the nitriding process are completed, the silicon carbide substrate is moved to a heat treatment furnace and the temperature inside the furnace is increased from the substrate charging temperature to the heat treatment temperature in order to perform heat treatment in an oxygen atmosphere containing water vapor. Warm up. Here, it is important that the heat treatment temperature is sufficiently lower than the temperature at which the silicon carbide substrate is thermally oxidized. The inside of the heat treatment furnace is filled with an inert gas such as nitrogen gas, and the silicon carbide substrate is exposed to an inert gas atmosphere until just before the start of the heat treatment.

炉内温度が熱処理温度に近づいたら、流入ガスを不活性ガスから水蒸気を含んだ酸素ガスへと切り替えて熱処理を行う。   When the furnace temperature approaches the heat treatment temperature, heat treatment is performed by switching the inflow gas from an inert gas to an oxygen gas containing water vapor.

水蒸気を含んだ酸素雰囲気での熱処理終了後、熱処理炉内を基板取出温度まで降温し、炭化珪素基板を炉外へ取り出す。   After completion of the heat treatment in an oxygen atmosphere containing water vapor, the temperature inside the heat treatment furnace is lowered to the substrate take-out temperature, and the silicon carbide substrate is taken out of the furnace.

水蒸気を含んだ酸素雰囲気での熱処理工程の前後の昇降温工程で、炭化珪素基板は不活性ガス雰囲気に曝されることにより、エピタキシャル層2と二酸化珪素膜6の界面準位が活性化し、チャネル移動度が低下する。そのため、炭化珪素基板を不活性ガス雰囲気に長時間曝すことは望ましくない。そこで、熱処理炉の昇温速度及び降温速度を制御することにより、チャネル移動度の低下が許容量を超えないようにする。   The silicon carbide substrate is exposed to an inert gas atmosphere in the temperature increasing / decreasing process before and after the heat treatment process in an oxygen atmosphere containing water vapor, whereby the interface state between the epitaxial layer 2 and the silicon dioxide film 6 is activated, and the channel Mobility decreases. Therefore, it is not desirable to expose the silicon carbide substrate to an inert gas atmosphere for a long time. Therefore, by controlling the temperature increase rate and temperature decrease rate of the heat treatment furnace, the decrease in channel mobility does not exceed the allowable amount.

すなわち、窒化処理直後のチャネル移動度をμch、熱処理炉への基板投入時刻をt=0[s]、熱処理開始時刻をt=t1[s]、熱処理終了時刻をt=t2[s]、熱処理炉からの基板取り出し時刻をt=t3[s]、ボルツマン定数をk、時刻tにおける熱処理炉の温度をT[K]とした場合に、アレニウスの式に基づく That is, the channel mobility immediately after the nitriding treatment is μ ch , the substrate loading time into the heat treatment furnace is t = 0 [s], the heat treatment start time is t = t 1 [s], and the heat treatment end time is t = t 2 [s. ], When the substrate removal time from the heat treatment furnace is t = t 3 [s], the Boltzmann constant is k, and the temperature of the heat treatment furnace at time t is T [K], based on the Arrhenius equation

Figure 2013004643
Figure 2013004643

により求められるチャネル移動度の低下率が許容値以下となるように、熱処理炉の昇温速度及び降温速度を決定する。 The rate of temperature increase and the rate of temperature decrease of the heat treatment furnace are determined so that the rate of decrease in channel mobility obtained by the above is less than the allowable value.

例えば、昇温速度と降温速度がそれぞれ毎分10℃と毎分3℃である場合、(1)式より、熱処理温度が800℃以上になると、チャネル移動度の低下率は1%を超える。   For example, when the rate of temperature increase and the rate of temperature decrease are 10 ° C./min and 3 ° C./min, respectively, the rate of decrease in channel mobility exceeds 1% when the heat treatment temperature is 800 ° C. or higher according to equation (1).

そこで、チャネル移動度の低下許容率を1%とする場合には、炉内温度が800℃になった時点で、流入ガスを不活性ガスから水蒸気を含んだ酸素ガスに切り替える。   Therefore, when the channel mobility reduction allowable rate is 1%, the inflow gas is switched from an inert gas to an oxygen gas containing water vapor when the furnace temperature reaches 800 ° C.

昇降温速度が変化すると、チャネル移動度の低下許容率を満たす熱処理温度も(1)式により変化する。例えば、昇温速度と降温速度が共に毎分10℃である場合、熱処理温度が860℃以上になると、チャネル移動度の低下率は1%を超える。   When the temperature increasing / decreasing rate changes, the heat treatment temperature that satisfies the permissible decrease rate of the channel mobility also changes according to the equation (1). For example, when the rate of temperature increase and the rate of temperature decrease are both 10 ° C. per minute, when the heat treatment temperature is 860 ° C. or higher, the rate of decrease in channel mobility exceeds 1%.

また、チャネル移動度の低下許容率が変わると、(1)式に従い当該チャネル移動度の低下許容率を満たす熱処理温度の上限も変化する。例えば、昇温速度と降温速度をそれぞれ毎分10℃と毎分3℃とし、チャネル移動度の低下許容率を3%とすると、熱処理温度の上限は890℃となる。同じ昇降温速度条件でチャネル移動度の低下許容率を5%まで緩和すると、熱処理温度の上限は940℃まで上昇する。   Further, when the allowable rate of decrease in channel mobility changes, the upper limit of the heat treatment temperature that satisfies the allowable decrease rate of channel mobility also changes according to the equation (1). For example, if the temperature increase rate and the temperature decrease rate are 10 ° C./min and 3 ° C./min, respectively, and the allowable rate of decrease in channel mobility is 3%, the upper limit of the heat treatment temperature is 890 ° C. When the allowable rate of decrease in channel mobility is relaxed to 5% under the same temperature increase / decrease rate condition, the upper limit of the heat treatment temperature increases to 940 ° C.

当然チャネル移動度の低下率は小さい方が良い。しかし、閾値電圧を大きくするためには一定の高い熱処理温度を実現する必要があり、昇降温速度は有限の値であることから、チャネル移動度の低下率には一定の値を許容する必要がある。これらのことを考慮して、実用上の検証を行った結果、チャネル移動度の低下許容率は5%が望ましいことが分かった。なお、チャネル移動度の低下をより抑制する場合には3%、または1%でも良いし、より閾値電圧を大きくする場合には10%でも良い。   Of course, the lowering rate of channel mobility is better. However, in order to increase the threshold voltage, it is necessary to realize a constant high heat treatment temperature, and since the temperature increasing / decreasing rate is a finite value, it is necessary to allow a constant value for the rate of decrease in channel mobility. is there. As a result of practical verification in consideration of these points, it was found that the allowable rate of decrease in channel mobility is preferably 5%. Note that 3% or 1% may be used to further suppress the decrease in channel mobility, and 10% may be used to further increase the threshold voltage.

なお、ゲート酸化膜6に関する上記の一連の処理工程においては、二酸化珪素膜6の形成と、窒化処理と、水蒸気を含む酸素雰囲気での熱処理をそれぞれ異なる処理炉で行うものとして説明している。しかし、これらの工程は、同一炉内で連続的に実施されてもよい。同一炉内で処理することにより、プロセス時間を短縮するととともに、装置間移動に伴う基板汚染が低減される。   In the above-described series of processing steps relating to the gate oxide film 6, the formation of the silicon dioxide film 6, the nitriding process, and the heat treatment in an oxygen atmosphere containing water vapor are performed in different processing furnaces. However, these steps may be performed continuously in the same furnace. By processing in the same furnace, the process time is shortened, and the substrate contamination accompanying the movement between apparatuses is reduced.

次に、ゲート酸化膜6上にゲート電極7を成膜し、次いで写真製版技術を用いてゲート電極7をパターニングする(図9)。ゲート電極7は、平面視においてドレイン領域3及びソース領域4がその両端と重複し、ドレイン領域3とソース領域4の間に露出したエピタキシャル層2がその中央に位置するような形状にパターニングされる。   Next, a gate electrode 7 is formed on the gate oxide film 6, and then the gate electrode 7 is patterned using photolithography (FIG. 9). The gate electrode 7 is patterned in such a shape that the drain region 3 and the source region 4 overlap with both ends in plan view, and the epitaxial layer 2 exposed between the drain region 3 and the source region 4 is located in the center thereof. .

ゲート電極7の素材には、n型またはp型の多結晶珪素(ポリシリコン)を用いることが出来る。その他、n型またはp型の多結晶炭化珪素であってもよい。さらに、アルミニウム、またはチタン、モリブデン、タンタル、ニオブおよびタングステンなどの低抵抗高融点金属でもよく、高融点低抵抗金属の窒化物を用いてもよい。   As a material for the gate electrode 7, n-type or p-type polycrystalline silicon (polysilicon) can be used. In addition, it may be n-type or p-type polycrystalline silicon carbide. Furthermore, aluminum or a low-resistance refractory metal such as titanium, molybdenum, tantalum, niobium, or tungsten may be used, or a nitride of a refractory low-resistance metal may be used.

ゲート電極7をパターニングした後、ゲート酸化膜6の不要部分を、写真製版技術を用いたパターニングおよびウェットまたはドライエッチングにより除去し、ドレイン領域3、ソース領域4およびウェルコンタクト5の表面を露出する(図10)。ゲート酸化膜6は、ゲート電極7よりも長く形成され、次工程で形成されるドレイン電極およびソース電極とゲート電極7の間を確実に電気的に分離する。   After patterning the gate electrode 7, unnecessary portions of the gate oxide film 6 are removed by patterning using a photoengraving technique and wet or dry etching to expose the surfaces of the drain region 3, the source region 4 and the well contact 5 ( FIG. 10). The gate oxide film 6 is formed longer than the gate electrode 7, and reliably separates the drain electrode and the source electrode formed in the next step from the gate electrode 7.

次いで、ドレイン領域3、ソース領域4、及びウェルコンタクト5の露出部分に、ドレイン電極8およびソース電極9を成膜およびパターニングにより形成する。   Next, the drain electrode 8 and the source electrode 9 are formed on the drain region 3, the source region 4, and the exposed portions of the well contact 5 by film formation and patterning.

ドレイン電極8およびソース電極9の素材には、アルミニウム、ニッケル、チタン、および金などまたはこれらの複合物を用いることができる。また、ドレイン領域3、ソース領域4およびウェルコンタクト5に対するオーミック接触を得るため、ドレイン電極8ならびにソース電極9を形成した後に1000℃程度の熱処理を行っても良い。   As the material for the drain electrode 8 and the source electrode 9, aluminum, nickel, titanium, gold, or a composite thereof can be used. Further, in order to obtain ohmic contact with the drain region 3, the source region 4 and the well contact 5, a heat treatment at about 1000 ° C. may be performed after the drain electrode 8 and the source electrode 9 are formed.

以上の工程を経て、図4に断面構造を示すMOSFETの主要部が完成する。   Through the above steps, the main part of the MOSFET whose sectional structure is shown in FIG. 4 is completed.

以上の説明では、本発明の炭化珪素半導体装置としてMOSFETを採り上げたが、その他、炭化珪素層上に形成される二酸化珪素膜をゲート絶縁膜として有する絶縁ゲート型トランジスタ素子として、IGBTに適用しても良い。また、この絶縁ゲート型トランジスタ素子としては、ソース、ゲートおよびドレイン電極が同一主表面上に形成される横型半導体素子に対しても、ソースおよびゲート電極とドレイン電極が基板を挟んで形成される縦型半導体素子であっても良い。   In the above description, the MOSFET is taken up as the silicon carbide semiconductor device of the present invention. In addition, as an insulated gate transistor element having a silicon dioxide film formed on a silicon carbide layer as a gate insulating film, it is applied to an IGBT. Also good. In addition, as an insulated gate transistor element, a vertical semiconductor device in which a source, a gate electrode, and a drain electrode are formed with a substrate interposed therebetween is also used for a lateral semiconductor device in which a source, a gate, and a drain electrode are formed on the same main surface. It may be a type semiconductor element.

<効果>
本発明の炭化珪素半導体装置の製造方法は、(a)炭化珪素基板上に二酸化珪素膜6を形成する工程と、(b)二酸化珪素膜6が形成された炭化珪素基板を窒化処理する工程と、(c)前記窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、前記工程(c)は、(c1)前記窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、前記工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、(1)式により求められる前記工程(c1)における前記炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。
<Effect>
The method for manufacturing a silicon carbide semiconductor device of the present invention includes: (a) a step of forming a silicon dioxide film 6 on a silicon carbide substrate; and (b) a step of nitriding the silicon carbide substrate on which the silicon dioxide film 6 is formed. (C) heat-treating the nitrided silicon carbide substrate in an oxygen atmosphere containing water vapor, and the step (c) includes (c1) a heat treatment furnace charged with the nitrided silicon carbide substrate. In the inert gas atmosphere, the step (c1) includes the channel mobility immediately after the nitriding treatment as μ ch , and the temperature rise or temperature drop start time in the step (c1). t = 0, the heat treatment start time is t = t 1 , the heat treatment finish time is t = t 2 , the substrate removal time from the heat treatment furnace is t = t 3 , the Boltzmann constant is k, and the heat treatment furnace at time t When the temperature is T (K), ( ) The temperature increase rate and / or the temperature decrease rate is determined so that the rate of decrease in channel mobility in the silicon carbide substrate in the step (c1) obtained by the formula is 10% or less. The threshold voltage can be increased while minimizing the decrease.

また、前記工程(c1)では、チャネル移動度の低下率が5%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。   In the step (c1), since the temperature increase rate and / or the temperature decrease rate is determined so that the rate of decrease in channel mobility is 5% or less, the threshold value is maintained while minimizing the decrease in channel mobility. The voltage can be increased.

また、前記工程(c1)では、チャネル移動度の低下率が3%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。   In the step (c1), since the temperature increase rate and / or the temperature decrease rate is determined so that the rate of decrease in channel mobility is 3% or less, the threshold value is maintained while minimizing the decrease in channel mobility. The voltage can be increased.

また、前記工程(c1)では、チャネル移動度の低下率が1%以下となるように前記昇温速度及び/又は降温速度を決定するので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。   In the step (c1), the temperature increase rate and / or the temperature decrease rate is determined so that the rate of decrease in channel mobility is 1% or less, so that the threshold value is maintained while minimizing the decrease in channel mobility. The voltage can be increased.

また、前記工程(b)の窒化処理と、前記工程(c)の熱処理を同一炉内で行うことにより、プロセス時間を短縮するととともに、装置間移動に伴う基板汚染が低減することが出来る。   Further, by performing the nitriding treatment in the step (b) and the heat treatment in the step (c) in the same furnace, the process time can be shortened and the substrate contamination accompanying the movement between apparatuses can be reduced.

また、前記工程(c)では、大気圧で熱処理を行うので、チャネル移動度の低下を最低限に抑えながら、閾値電圧を大きくすることが出来る。   In the step (c), since the heat treatment is performed at atmospheric pressure, the threshold voltage can be increased while minimizing the decrease in channel mobility.

また、前記工程(a)では、酸素原子を含む雰囲気で炭化珪素基板1を熱酸化することにより、炭化珪素基板上に二酸化珪素膜6を形成することが出来る。   In step (a), silicon dioxide film 6 can be formed on the silicon carbide substrate by thermally oxidizing silicon carbide substrate 1 in an atmosphere containing oxygen atoms.

あるいは、前記工程(a)では、化学的気相成長法により炭化珪素基板上に二酸化珪素膜6を形成することが出来る。   Alternatively, in the step (a), the silicon dioxide film 6 can be formed on the silicon carbide substrate by chemical vapor deposition.

あるいは、前記工程(a)では、酸素を含む雰囲気又は窒素酸化ガス雰囲気で炭化珪素基板1の表面を酸化した後に化学的気相成長法を適用しても、炭化珪素基板上に二酸化珪素膜6を形成することが出来る。   Alternatively, in the step (a), even if the chemical vapor deposition method is applied after the surface of the silicon carbide substrate 1 is oxidized in an atmosphere containing oxygen or a nitrogen oxidizing gas atmosphere, the silicon dioxide film 6 is formed on the silicon carbide substrate. Can be formed.

また、前記工程(b)では、一酸化窒素ガス、一酸化二窒素ガス、及び二酸化窒素ガスから選択された少なくとも一つを含むガス雰囲気で炭化珪素基板を熱処理することにより、窒化処理を施す。   In the step (b), the silicon carbide substrate is heat-treated in a gas atmosphere containing at least one selected from nitrogen monoxide gas, dinitrogen monoxide gas, and nitrogen dioxide gas to perform nitriding treatment.

あるいは、前記工程(b)では、アンモニアガス雰囲気で炭化珪素基板を熱処理することにより、窒化処理を施す。   Alternatively, in the step (b), a nitriding treatment is performed by heat-treating the silicon carbide substrate in an ammonia gas atmosphere.

あるいは、前記工程(b)では、窒素元素を含むガスを用いて発生させたプラズマに炭化珪素基板を曝露することにより、窒化処理を施す。   Alternatively, in the step (b), nitriding is performed by exposing the silicon carbide substrate to plasma generated using a gas containing a nitrogen element.

この発明は、炭化珪素基板層上に形成される二酸化珪素膜をゲート絶縁膜として有するMOSFET、IGBTなどの絶縁ゲート型トランジスタ素子に適用することができる。この発明によれば、窒化処理後の水蒸気を含んだ酸素雰囲気での熱処理工程において、余分なチャネル移動度の低下を抑えることが可能となる。   The present invention can be applied to an insulated gate transistor element such as a MOSFET or IGBT having a silicon dioxide film formed on a silicon carbide substrate layer as a gate insulating film. According to the present invention, it is possible to suppress an excessive decrease in channel mobility in a heat treatment step in an oxygen atmosphere containing water vapor after nitriding.

1 基板、2 エピタキシャル層、3 ドレイン領域、4 ソース領域、5 ウェルコンタクト、6 ゲート酸化膜、7 ゲート電極、8 ドレイン電極、9 ソース電極。   1 substrate 2 epitaxial layer 3 drain region 4 source region 5 well contact 6 gate oxide film 7 gate electrode 8 drain electrode 9 source electrode

Claims (12)

(a)炭化珪素基板上に二酸化珪素膜を形成する工程と、
(b)前記二酸化珪素膜が形成された炭化珪素基板を窒化処理する工程と、
(c)前記窒化処理された炭化珪素基板を水蒸気を含んだ酸素雰囲気で熱処理する工程とを備え、
前記工程(c)は、
(c1)前記窒化処理された炭化珪素基板を投入した熱処理炉の温度を不活性ガス雰囲気中で昇温又は降温する工程を含み、
前記工程(c1)は、前記窒化処理直後のチャネル移動度をμch、前記工程(c1)の昇温又は降温開始時刻をt=0、前記熱処理開始時刻をt=t1、前記熱処理終了時刻をt=t2、前記熱処理炉からの基板取出時刻をt=t3、ボルツマン定数をk、時刻tにおける前記熱処理炉の温度をT(K)とした場合に、
Figure 2013004643
により求められる前記工程(c1)における前記炭化珪素基板中のチャネル移動度の低下率が、10%以下となるように前記昇温速度及び/又は降温速度を決定する、
炭化珪素半導体装置の製造方法。
(A) forming a silicon dioxide film on the silicon carbide substrate;
(B) nitriding the silicon carbide substrate on which the silicon dioxide film is formed;
(C) heat-treating the nitrided silicon carbide substrate in an oxygen atmosphere containing water vapor,
The step (c)
(C1) including a step of raising or lowering the temperature of a heat treatment furnace charged with the nitrided silicon carbide substrate in an inert gas atmosphere,
In the step (c1), the channel mobility immediately after the nitriding treatment is μ ch , the temperature increase or temperature decrease start time in the step (c1) is t = 0, the heat treatment start time is t = t 1 , and the heat treatment end time Where t = t 2 , the substrate removal time from the heat treatment furnace is t = t 3 , the Boltzmann constant is k, and the temperature of the heat treatment furnace at time t is T (K),
Figure 2013004643
The temperature increase rate and / or the temperature decrease rate is determined so that the rate of decrease in channel mobility in the silicon carbide substrate in the step (c1) obtained by the step is 10% or less.
A method for manufacturing a silicon carbide semiconductor device.
前記工程(c1)は、前記チャネル移動度の低下率が、5%以下となるように前記昇温速度及び/又は降温速度を決定する、
請求項1に記載の炭化珪素半導体装置の製造方法。
In the step (c1), the temperature increase rate and / or the temperature decrease rate is determined so that the rate of decrease in the channel mobility is 5% or less.
A method for manufacturing a silicon carbide semiconductor device according to claim 1.
前記工程(c1)は、チャネル移動度の低下率が、3%以下となるように前記昇温速度及び/又は降温速度を決定する、
請求項1に記載の炭化珪素半導体装置の製造方法。
In the step (c1), the rate of temperature increase and / or the rate of temperature decrease is determined so that the rate of decrease in channel mobility is 3% or less.
A method for manufacturing a silicon carbide semiconductor device according to claim 1.
前記工程(c1)は、チャネル移動度の低下率が、1%以下となるように前記昇温速度及び/又は降温速度を決定する、
請求項1に記載の炭化珪素半導体装置の製造方法。
In the step (c1), the temperature increase rate and / or the temperature decrease rate is determined so that the rate of decrease in channel mobility is 1% or less.
A method for manufacturing a silicon carbide semiconductor device according to claim 1.
前記工程(b)の窒化処理と、前記工程(c)の熱処理は同一炉内で行われる、
請求項1〜4のいずれかに記載の炭化珪素半導体装置の製造方法。
The nitriding treatment in the step (b) and the heat treatment in the step (c) are performed in the same furnace.
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-4.
前記工程(c)は、大気圧で前記熱処理を行う工程である、
請求項1〜5のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (c) is a step of performing the heat treatment at atmospheric pressure.
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-5.
前記工程(a)は、酸素原子を含む雰囲気で前記炭化珪素基板を熱酸化することにより、前記二酸化珪素膜を形成する工程である、
請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming the silicon dioxide film by thermally oxidizing the silicon carbide substrate in an atmosphere containing oxygen atoms.
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-6.
前記工程(a)は、化学的気相成長法により前記二酸化珪素膜を形成する工程である、
請求項1〜6のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming the silicon dioxide film by chemical vapor deposition.
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-6.
前記工程(a)は、酸素を含む雰囲気又は窒素酸化ガス雰囲気で前記炭化珪素基板の表面を酸化した後、化学的気相成長法により前記二酸化珪素膜を形成する工程である、
請求項8に記載の炭化珪素半導体装置の製造方法。
The step (a) is a step of forming the silicon dioxide film by chemical vapor deposition after oxidizing the surface of the silicon carbide substrate in an oxygen-containing atmosphere or a nitrogen oxidizing gas atmosphere.
A method for manufacturing a silicon carbide semiconductor device according to claim 8.
前記工程(b)は、一酸化窒素ガス、一酸化二窒素ガス、及び二酸化窒素ガスから選択された少なくとも一つを含むガス雰囲気で前記炭化珪素基板を熱処理する工程である、
請求項1〜9のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (b) is a step of heat-treating the silicon carbide substrate in a gas atmosphere containing at least one selected from nitrogen monoxide gas, dinitrogen monoxide gas, and nitrogen dioxide gas.
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-9.
前記工程(b)は、アンモニアガス雰囲気で前記炭化珪素基板を熱処理する工程である、
請求項1〜9のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (b) is a step of heat-treating the silicon carbide substrate in an ammonia gas atmosphere.
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-9.
前記工程(b)は、窒素元素を含むガスを用いて発生させたプラズマに前記炭化珪素基板を曝露する工程である、
請求項1〜9のいずれかに記載の炭化珪素半導体装置の製造方法。
The step (b) is a step of exposing the silicon carbide substrate to plasma generated using a gas containing nitrogen element.
The manufacturing method of the silicon carbide semiconductor device in any one of Claims 1-9.
JP2011132850A 2011-06-15 2011-06-15 Manufacturing method of silicon carbide semiconductor device Pending JP2013004643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011132850A JP2013004643A (en) 2011-06-15 2011-06-15 Manufacturing method of silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011132850A JP2013004643A (en) 2011-06-15 2011-06-15 Manufacturing method of silicon carbide semiconductor device

Publications (1)

Publication Number Publication Date
JP2013004643A true JP2013004643A (en) 2013-01-07

Family

ID=47672927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011132850A Pending JP2013004643A (en) 2011-06-15 2011-06-15 Manufacturing method of silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP2013004643A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014203904A1 (en) * 2013-06-21 2014-12-24 富士電機株式会社 Manufacturing method for silicon carbide semiconductor device
JP2016058659A (en) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 Silicon carbide semiconductor device and manufacturing method of the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167782A (en) * 1997-08-26 1999-03-09 Tokyo Electron Ltd Heat treatment
JP2001210637A (en) * 1999-11-18 2001-08-03 Denso Corp Method for manufacturing silicon carbide semiconductor device
JP2005019951A (en) * 2003-06-06 2005-01-20 Japan Science & Technology Agency SiC SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
JP2005223003A (en) * 2004-02-03 2005-08-18 Mitsubishi Electric Corp Method for manufacturing silicon carbide semiconductor device
US20080203402A1 (en) * 2007-02-28 2008-08-28 Denso Corporation SiC semiconductor device and method for manufacturing the same
JP2009158933A (en) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd Silicon carbide semiconductor device and manufacturing method therefor
JP2011091186A (en) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp Method of fabricating silicon carbide semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167782A (en) * 1997-08-26 1999-03-09 Tokyo Electron Ltd Heat treatment
JP2001210637A (en) * 1999-11-18 2001-08-03 Denso Corp Method for manufacturing silicon carbide semiconductor device
US6482704B1 (en) * 1999-11-18 2002-11-19 Denso Corporation Method of manufacturing silicon carbide semiconductor device having oxide film formed thereon with low on-resistances
JP2005019951A (en) * 2003-06-06 2005-01-20 Japan Science & Technology Agency SiC SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD
JP2005223003A (en) * 2004-02-03 2005-08-18 Mitsubishi Electric Corp Method for manufacturing silicon carbide semiconductor device
US20080203402A1 (en) * 2007-02-28 2008-08-28 Denso Corporation SiC semiconductor device and method for manufacturing the same
JP2008244455A (en) * 2007-02-28 2008-10-09 Denso Corp Silicon carbide semiconductor device and manufacturing method thereof
JP2009158933A (en) * 2007-12-04 2009-07-16 Sumitomo Electric Ind Ltd Silicon carbide semiconductor device and manufacturing method therefor
EP2357671A1 (en) * 2008-11-20 2011-08-17 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
JP2011091186A (en) * 2009-10-22 2011-05-06 Mitsubishi Electric Corp Method of fabricating silicon carbide semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014203904A1 (en) * 2013-06-21 2014-12-24 富士電機株式会社 Manufacturing method for silicon carbide semiconductor device
JP2015005669A (en) * 2013-06-21 2015-01-08 独立行政法人産業技術総合研究所 Method of manufacturing silicon carbide semiconductor device
US9960040B2 (en) 2013-06-21 2018-05-01 Fuji Electric Co., Ltd. Manufacturing method of silicon carbide semiconductor device
JP2016058659A (en) * 2014-09-11 2016-04-21 国立研究開発法人産業技術総合研究所 Silicon carbide semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP5306193B2 (en) Silicon carbide switching device including p-type channel and method of forming the same
JP5603008B2 (en) Method for forming SiCMOSFET having large inversion layer mobility
JP6052911B2 (en) Formation of SiC MOSFET with high channel mobility by treating oxide interface with cesium ions
JP5119806B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
JP3987796B2 (en) Method for producing oxide layer on silicon carbide layer using N2O
JP2011091186A (en) Method of fabricating silicon carbide semiconductor device
JP4911263B2 (en) Method for manufacturing silicon carbide semiconductor device
US9627488B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP4549167B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2010502031A (en) Method for improving inversion layer mobility in silicon carbide MOSFETs
JP5800107B2 (en) Silicon carbide semiconductor device
JP2019186545A (en) Wide band gap semiconductor device and method of forming the same
JP4867333B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2012038919A (en) Method for manufacturing silicon carbide semiconductor device
JP2012151400A (en) SiC SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SiC SEMICONDUCTOR DEVICE
JP5197474B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6066874B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2013004643A (en) Manufacturing method of silicon carbide semiconductor device
JP2007201343A (en) Manufacturing method of silicon carbide semiconductor element
JP2011146580A (en) Method of manufacturing silicon carbide semiconductor device
JP2013247141A (en) Method of manufacturing silicon carbide semiconductor device
JP4016954B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5687220B2 (en) Method for manufacturing silicon carbide semiconductor device
JP4016928B2 (en) Method for manufacturing silicon carbide semiconductor device
JP2021100009A (en) Manufacturing method of silicon carbide semiconductor device, and silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202