JP2012210063A - Voltage conversion circuit - Google Patents

Voltage conversion circuit Download PDF

Info

Publication number
JP2012210063A
JP2012210063A JP2011073735A JP2011073735A JP2012210063A JP 2012210063 A JP2012210063 A JP 2012210063A JP 2011073735 A JP2011073735 A JP 2011073735A JP 2011073735 A JP2011073735 A JP 2011073735A JP 2012210063 A JP2012210063 A JP 2012210063A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
period
switching element
terminal
voltage
turns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011073735A
Other languages
Japanese (ja)
Inventor
Norihiro Kawagishi
典弘 川岸
Original Assignee
Yamaha Corp
ヤマハ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

PROBLEM TO BE SOLVED: To convert an input voltage into a positive voltage and a negative voltage having an arbitrary value in a simple configuration.SOLUTION: A voltage conversion circuit 100 comprises transistors Tr1 to Tr 5, a coil L, and a control circuit 10. The control circuit 10 turns on the transistors Tr1 and Tr2 and turns off the transistors Tr3, Tr4, and Tr5 in charge periods in a first period and a second period, turns on the transistors Tr3 and Tr4 and turns off the transistors Tr1, Tr2, and Tr5 in a discharge period in the first period, and turns on the transistors Tr2 and Tr5 and turns off the transistors Tr1, Tr3, and Tr4 in a discharge period in the second period.

Description

本発明は、正電圧と負電圧を生成する技術に関する。 The present invention relates to a technique for generating a positive voltage and a negative voltage.

所定の正電圧を、より大きな正電圧と負電圧とに変換する電圧変換回路として、チャージポンプを用いるものが知られている。 A predetermined positive voltage, as a voltage conversion circuit for converting into a more positive and negative voltages, those using a charge pump is known. 特許文献1には、入力電圧をVDDとしたとき、2個の容量素子と7個のスイッチング素子とを用いて、+2VDD及び-2VDDを出力するチャージポンプ回路が開示されている。 Patent Document 1, when the input voltage is to VDD, by using the two capacitive elements and seven switching elements, + 2VDD and charge pump circuit for outputting a -2VDD is disclosed.

特開平6−165482号公報 JP-6-165482 discloses

しかし、特許文献1の技術では、7個のスイッチング素子を用いるため構成が複雑であり、しかも、これらを適切なタイミングでオン・オフさせる必要があるため、7個のスイッチング素子を制御する制御回路も構成が複雑となる。 However, the control circuit in the technique of Patent Document 1, configured for using seven switching elements is complicated, moreover, since these have to be turned on and off at the appropriate time, to control the seven switching devices configuration is complicated as well. さらに、チャージポンプ回路から出力される正電圧と負電圧は絶対値を等しくする必要があり、任意の大きさを指定することができないといった問題があった。 Furthermore, a positive voltage and a negative voltage output from the charge pump circuit must be equal to the absolute value, there is a problem unable to specify any size.
以上の事情を考慮して、本発明は、構成を簡素化しつつ、入力電圧から任意の正電圧と負電圧とを生成することを解決課題とする。 In view of the foregoing circumstances, the present invention is to simplify the construction, the problem to be solved to generate an optional positive and negative voltages from an input voltage.

以上の課題を解決するために本発明が採用する手段を説明する。 Illustrating the means for the present invention is employed to solve the above problems. 本発明の電圧変換回路は、入力電圧が供給される第1端子と、コイルの一方の端子が接続される第2端子と、 前記コイルの他方の端子が接続される第3端子と、接地電圧が供給される第4端子と、正電圧を出力する第5端子と、負電圧を出力する第6端子と、前記第1端子と前記第2端子との間に設けられた第1スイッチング素子と、前記第3端子と前記第4端子との間に設けられた第2スイッチング素子と、前記第2端子と前記第4端子との間に設けられた第3スイッチング素子と、前記第3端子と前記第5端子との間に設けられた第4スイッチング素子と、前記第2端子と前記第6端子との間に設けられた第5スイッチング素子と、前記正電圧を生成するための第1期間と前記負電圧を生成するための第2期間とで前記第1乃至第5スイ Voltage conversion circuit of the present invention comprises a first terminal to which an input voltage is supplied, a third terminal and a second terminal one terminal of the coil is connected, the other terminal of the coil is connected, a ground voltage a fourth terminal but supplied, a fifth terminal for outputting a positive voltage, a first switching element provided between a sixth terminal for outputting a negative voltage, the first terminal and the second terminal a second switching element provided between the third terminal and the fourth terminal, a third switching element provided between the second terminal and the fourth terminal, said third terminal a fourth switching element provided between the fifth terminal, a fifth switching element provided between the second terminal and the sixth terminal, the first period for generating the positive voltage the first to fifth Sui in the second period for generating the negative voltage and ッチング素子をオン又はオフに制御する制御回路とを備え、前記制御回路は、前記第1期間の充電期間において、前記第1スイッチング素子及び前記第2スイッチング素子をオンさせ、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第5スイッチング素子をオフさせ、前記第1期間の充電期間に続く放電期間において、前記第3スイッチング素子及び前記第4スイッチング素子をオンさせ、前記第1スイッチング素子、前記第2スイッチング素子、及び前記第5スイッチング素子をオフさせ、前記第2期間の充電期間において、前記第1スイッチング素子及び前記第2スイッチング素子をオンさせ、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第5スイッチング素子をオフさせ、前記第2期間の充電 And a control circuit for controlling the on or off switching element, the control circuit, the charging period of the first period, turns the first switching element and the second switching element, the third switching element, the fourth switching element, and turns off the fifth switching element, said in the subsequent discharge period during the charging period of the first period, turns on the third switching element and the fourth switching element, the first switching element, the second switching element, and turns off the fifth switching element, said during the charging period of the second period, it turns on the first switching element and the second switching element, the third switching element, the fourth switching element, and it turns off the fifth switching element, the charging of the second period 間に続く放電期間において、前記第2スイッチング素子及び前記第5スイッチング素子をオンさせ、前記第1スイッチング素子、前記第3スイッチング素子、及び前記第4スイッチング素子をオフさせる。 In the subsequent discharge period in between turning on the second switching element and the fifth switching element, the first switching element, the third switching element, and turns off the fourth switching element.

この発明によれば、第1期間と第2期間の充電期間では、電流を同じ方向に流して電力をコイルに蓄え、第1期間の放電期間では第5端子から電流を吐き出すことによって正電圧を出力する一方、第2期間の放電期間では第6端子から電流を吸い込むことによって負電圧を出力する。 According to the present invention, in a first period charging period of the second period, it stores electric power by applying a current in the same direction in the coil, in the discharge period of the first period a positive voltage by which the current is sent out from the fifth terminal while output, in the discharge period of the second period to output a negative voltage by inhaling current from the sixth terminal. これにより、1個のコイルと5個のスイッチング素子によって、正電圧と負電圧の双方を出力することができる。 Thus, by one of the coils and five switching elements, it is possible to output both positive and negative voltages. よって、従来の技術よりも構成が簡素化され、スッチング素子などを減らすことができる。 Therefore, construction than the prior art can be simplified, it is possible to reduce the like Sutchingu element. また、スイッチング素子を制御する制御回路の構成を簡素化できる。 Further, it is possible to simplify the structure of a control circuit for controlling the switching element. さらに、第1期間の充電期間及び放電期間の長さと、第2期間の充電期間及び放電期間の長さを独立して制御することによって、正電圧の絶対値と負電圧の絶対値を独立して設定することが可能となる。 Further, the length of the charging period and the discharging period of the first period, by independently controlling the length of the charging period and the discharging period of the second period, independent absolute values ​​of the negative voltage of the positive voltage it is possible to set Te.

この発明の好ましい態様として、前記制御回路は、前記第1期間の放電期間に続く停止期間、及び前記第1期間の放電期間に続く停止期間において、前記第2スイッチング素子及び前記第3スイッチング素子をオンさせ、前記第1スイッチング素子、前記第4スイッチング素子、及び前記第5スイッチング素子をオフさせてもよい。 In a preferred embodiment of the invention, the control circuit stops period following the discharge period of the first period, and in the stop period following the discharge period of the first period, the second switching element and the third switching element is turned on, the first switching element, the fourth switching element, and may be turned off the fifth switching element. この場合には、停止期間において、コイルに蓄えられた電力をゼロにするので、次の充電期間にコイルに電力が残っていることがない。 In this case, the stop period, since the power stored in the coil to zero, never remaining power to the coil to the next charging period. このため、正確に正電圧の大きさと負電圧の大きさを制御することができる。 Therefore, it is possible to control the size of the magnitude of the negative voltage exactly positive voltage.

この発明の好ましい形態として、前記第1期間の放電期間において前記コイルに流れる電流がゼロになったことを検出して第1の検出信号を出力する第1検出部と、前記第2期間の放電期間において前記コイルに流れる電流がゼロになったことを検出して第2の検出信号を出力する第2検出部とを備え、前記制御回路は、前記第1の検出信号に基づいて前記第1期間の放電期間を終了し、前記第2の検出信号に基づいて前記第2期間の放電期間を終了させてもよい。 As a preferred form of the invention, a first detector for the current flowing through the coil in the discharge period of the first period and outputs a first detection signal by detecting that becomes zero, the discharge of the second period and a second detector for the current flowing through the coil in a period to output a second detection signal by detecting that becomes zero, the control circuit, the first based on the first detection signal Exit discharge period of time, may terminate the discharge period of the second period based on the second detection signal. この場合には、コイル電流の大きさを検知して放電期間を終了させるので、コイルに蓄えられた電力を効率良く出力することができる。 In this case, since the end the by detecting the magnitude of the discharging period of the coil current, it is possible to efficiently output power stored in the coil.

より具体的には、前記第1検出部は、前記第2スイッチング素子又は前記第3スイッチング素子の一方の端子の電圧と他方の端子の電圧を比較する第1のコンパレータであり、 前記第2検出部は、前記第2スイッチング素子又は前記第3スイッチング素子の一方の端子の電圧と他方の端子の電圧を比較する第2のコンパレータであることが好ましい。 More specifically, the first detector is a first comparator for comparing the voltage and the voltage of the other terminal of one terminal of the second switching element or the third switching element, the second detection parts is preferably a second comparator for comparing one of the voltage and the voltage of the other terminal of the terminal of the second switching element or the third switching element.

この発明の好ましい形態として、前記正電圧と目標電圧との差分に応じたパルス幅の第1信号を生成する第1手段と、前記負電圧と目標電圧との差分に応じたパルス幅の第2信号を生成する第2手段とを備え、前記制御回路は、前記第1信号に基づいて前記第1期間の充電期間の長さを制御し、前記第2信号に基づいて前記第2期間の充電期間の長さを制御してもよい。 As a preferred form of the invention, the first means for generating a first signal having a pulse width corresponding to the difference between the positive voltage and the target voltage, a second pulse width corresponding to a difference between the negative voltage and the target voltage and a second means for generating a signal, the control circuit, charging on the basis of the first signal controls the length of the charging period of the first period, the second period based on the second signal it may control the length of the period. この発明によれば、第1信号のパルス幅と第2信号のパルス幅は独立して制御されるので、任意の大きさの正電圧と負電圧とを出力することができる。 According to the present invention, the pulse width of the first signal and the pulse width of the second signal because it is controlled independently, it is possible to output a positive voltage and a negative voltage of any size.

本発明の実施形態に係る電圧変換回路のブロック図である。 Is a block diagram of a voltage converting circuit according to an embodiment of the present invention. 各信号のタイミングチャートである。 It is a timing chart of each signal. 第1期間及び第2期間の充電期間におけるトランジスタのオン・オフを説明するための説明図である。 It is an explanatory diagram for explaining a transistor on and off in the charging period of the first period and the second period. 第1期間の放電期間におけるトランジスタのオン・オフを説明するための説明図である。 It is an explanatory diagram for explaining a transistor on and off in the discharge period of the first period. 第1期間及び第2期間の停止期間におけるトランジスタのオン・オフを説明するための説明図である。 It is an explanatory diagram for explaining a transistor on and off in the stop period of the first period and the second period. 第2期間の放電期間におけるトランジスタのオン・オフを説明するための説明図である。 It is an explanatory diagram for explaining a transistor on and off in the discharge period of the second period.

<実施形態> <Embodiment>
図1は、本発明の実施形態に係る電圧変換回路100のブロック図である。 Figure 1 is a block diagram of a voltage conversion circuit 100 according to an embodiment of the present invention. 電圧変換回路100は、端子1と端子T4との間に供給される入力電圧VDDを変換して、正電圧Vpを端子T5から出力する一方、負電圧Vnを端子T6から出力する電源回路(DC-DCコンバータ)である。 Voltage conversion circuit 100 converts the input voltage VDD supplied between the terminals 1 and T4, while outputting a positive voltage Vp from the terminal T5, the power supply circuit (DC outputting a negative voltage Vn from the terminal T6 it is a -DC converter). 直流電源回路20は端子T1と端子T4との間に入力電圧VDDを供給する。 DC power supply circuit 20 supplies the input voltage VDD between the terminals T1 and T4. 端子T4は接地される。 Terminal T4 is grounded. また、端子T1と端子T4との間に設けられた容量素子21は、入力電圧VDDを平滑化するものである。 The capacitor 21 provided between the terminals T1 and T4 is to smooth the input voltage VDD. 端子T7には基準電圧Vrefが供給され、端子T8にはクロック信号CLKが供給される。 The reference voltage Vref is supplied to the terminal T7, the clock signal CLK is supplied to the terminal T8. さらに、容量素子22が端子T5に接続され、容量素子23が端子T6に接続される。 Further, a capacitor 22 is connected to the terminal T5, capacitive element 23 is connected to the terminal T6. 容量素子22及び23は正電圧Vp及び正電圧Vnを平滑化するために用いられる。 Capacitive elements 22 and 23 are used to smooth the positive voltage Vp and a positive voltage Vn.

電圧変換回路100は、スイッチング素子として機能するPチャネルのトランジスタTr1及びTr4と、NチャネルのトランジスタTr2、Tr3、及びTr5とを備える。 Voltage conversion circuit 100 includes a transistor Tr1 and Tr4 of P-channel that functions as a switching element, the transistor Tr2, Tr3 of the N-channel, and a Tr5. これらは、制御回路10が生成する制御信号S1〜S5によってオン・オフが制御される。 These are on-off controlled by a control signal S1~S5 the control circuit 10 generates. トランジスタTr1は、端子T1と端子T2との間に設けられ、入力電圧VDDをコイルLの一方の端子に供給するか否かを制御する。 Transistor Tr1 is provided between the terminals T1 and T2, the input voltage VDD controls whether to supply to one terminal of the coil L. トランジスタTr2は、端子T3と端子T4との間に設けられ、コイルLの他方の端子を接地するか否かを制御する。 Transistor Tr2 is provided between the terminal T3 and the terminal T4, and controls whether to ground the other terminal of the coil L. トランジスタTr3は、端子T2と端子T4との間に設けられ、コイルLの一方の端子を接地するか否かを制御する。 Transistor Tr3 is provided between the terminals T2 and T4, to control whether to ground one terminal of the coil L. トランジスタTr4は、端子T3と端子T5との間に設けられ、正電圧Vpを出力するか否かを制御する。 Transistor Tr4 is disposed between the terminal T3 and the terminal T5, and controls whether to output a positive voltage Vp. トランジスタTr5は、端子T2と端子T6との間に設けられ、負電圧Vnを出力するか否かを制御する。 Transistor Tr5 is provided between the terminals T2 and T6, controls whether to output the negative voltage Vn.

コンパレータ12(第2検出部)は、トランジスタTr2に並列に設けられており、コイル電流ILがゼロになると、ハイレベルからローベルに切り替わる検出信号X2を生成して制御回路10に供給する。 Comparator 12 (second detection unit) is provided in parallel to the transistor Tr2, the coil current IL becomes zero, and supplies to the control circuit 10 generates a detection signal X2 switched from high level to Lobel. コンパレータ13(第1検出部)は、トランジスタTr3と並列に設けられており、コイル電流ILがゼロになると、ハイレベルからローベルに切り替わる検出信号X1を生成して制御回路10に供給する。 Comparator 13 (first detecting portion) is provided in parallel with the transistor Tr3, the coil current IL becomes zero, and supplies to the control circuit 10 generates a detection signal X1 is switched from high level to Lobel.

また、三角波発生回路11はクロック信号CLKに同期して三角波信号Vrampを生成する。 Further, the triangular wave generating circuit 11 generates a triangular wave signal Vramp in synchronization with the clock signal CLK. アンプ15は正電圧Vpと基準電圧Vrefとの差分に基づいて誤差信号Err1を生成し、アンプ16は負電圧Vnと基準電圧Vrefとの差分に基づいて誤差信号Err2を生成する。 Amplifier 15 generates an error signal Err1 based on the difference between the positive voltage Vp and the reference voltage Vref, the amplifier 16 generates an error signal Err2 based on the difference between the negative voltage Vn and the reference voltage Vref. コンパレータ17は、三角波信号Vrampと誤差信号Err1とを比較してPWM信号P1を生成し制御回路10に出力する。 Comparator 17 outputs to the control circuit 10 generates a PWM signal P1 by comparing the triangular wave signal Vramp and the error signal Err1. コンパレータ18は、三角波信号Vrampと誤差信号Err2とを比較してPWM信号P2を生成し制御回路10に出力する。 Comparator 18 outputs to the control circuit 10 generates a PWM signal P2 by comparing the triangular wave signal Vramp and the error signal Err2.

制御回路10は、検出信号X1及びX2、クロック信号CLK、並びにPWM信号P1及びP2に基づいて、制御信号S1〜S5を生成する。 Control circuit 10, the detection signals X1 and X2, based on the clock signal CLK, and the PWM signal P1 and P2, and generates a control signal S1-S5. 以上の構成において、PWM信号P1のパルス幅が長くなる程、正電圧Vpは大きくなり、PWM信号P2のパルス幅が長くなる程、負電圧Vnの絶対値は大きくなる。 In the above configuration, as the pulse width of the PWM signal P1 becomes longer, the positive voltage Vp increases, as the pulse width of the PWM signal P2 becomes longer, the absolute value of the negative voltage Vn is increased. PWM信号P1とPWM信号P2とは、三角波信号Vrampと誤差信号Err1及びErr2を比較して生成されるので、アンプ16及び17のゲインを調整することによって、正電圧Vpと負電圧Vnの大きさを設定することができる。 The PWM signal P1 and the PWM signal P2 is because it is generated by comparing a triangular wave signal Vramp and the error signal Err1 and Err2, by adjusting the gain of the amplifier 16 and 17, the positive voltage Vp and the negative voltage Vn size it can be set.

次に、電圧変換回路100の動作を説明する。 Next, an operation of the voltage conversion circuit 100. 電圧変換回路100の動作は、正電圧Vpを生成する第1期間Taと、負電圧Vnを生成する第2期間Tbに大別され、さらに、第1期間Taと第2期間Tbとの各々が充電期間、放電期間、及び停止期間に分けられる。 Operation of the voltage conversion circuit 100 includes a first period Ta to generate a positive voltage Vp, is divided into the second period Tb for generating a negative voltage Vn, further each of the first period Ta and the second period Tb charging period, the discharging period, and is divided into stop period. 図2は、電圧変換回路の各部の波形を示すタイミングチャートであり、図3〜図6は、トランジスタTr1〜Tr5のオン・オフを説明するために説明図である。 Figure 2 is a timing chart showing a waveform of each part of the voltage conversion circuit, FIG. 3 to FIG. 6 is an explanatory diagram for explaining the on-off of the transistor Tr1~Tr5.

図2に示すように、クロック信号CLKは、第1期間Ta及び第2期間Tbの開始でハイレベルとなる。 As shown in FIG. 2, clock signal CLK is at the high level at the start of the first period Ta and the second period Tb. 三角波発生回路11はクロック信号CLKの立ち上がりに同期して、三角波信号Vrampのレベルをリセットする。 Triangular wave generating circuit 11 in synchronization with the rise of the clock signal CLK, and reset the level of the triangular wave signal Vramp. PWM信号P1は誤差信号Err1に応じた期間だけアクティブ(ハイレベル)となり、PWM信号P2は誤差信号Err2に応じた期間だけアクティブ(ハイレベル)となる。 PWM signal P1 becomes active only active during only the period corresponding to the error signal Err1 (high level), PWM signal P2 is in response to the error signal Err2 (high level). 制御回路10はPWM信号P1がアクティブとなる期間を第1期間Taの充電期間とし、PWM信号P1がアクティブとなる期間を第2期間Tbの充電期間とする。 The control circuit 10 is a period during which the PWM signal P1 becomes active and the charging period of the first period Ta, the period during which the PWM signal P1 is activated and the charging period of the second period Tb.

まず、第1期間Taの充電期間では、制御回路10は制御信号S1及びS2をアクティブとし、制御信号S3〜S5を非アクティブとする。 First, in the charging period of the first period Ta, the control circuit 10 the control signals S1 and S2 is active, the control signal S3~S5 inactive. この結果、図3に示すようにトランジスタTr1及びTr2がオンし、トランジスタTr3〜Tr5がオフする。 As a result, on the transistors Tr1 and Tr2 is as shown in FIG. 3, the transistor Tr3~Tr5 is turned off. 充電期間では、直流電源回路20→端子T1→トランジスタTr1→端子T2→コイルL→端子T3→トランジスタTr2→端子T4→接地といった経路で電流が流れる。 In the charging period, the DC power supply circuit 20 → terminal T1 → the transistor Tr1 → the terminal T2 → coil L → terminal T3 → transistor Tr2 → the terminal T4 → current flows through a path such as the ground. このとき、コイルLの一方の端子の電圧である第1電圧V1は接地を基準として正の電圧となり、コイルLの他方の電圧である第2電圧V2は接地電圧(GND)となる。 The first voltage V1 is a voltage of one terminal of the coil L has a positive voltage relative to the ground, the second voltage V2 is a voltage of the other of the coil L is the ground voltage (GND). 充電期間では、トランジスタTr1を介して電流ILがコイルLに流れ込み、これによって、コイルLに流れる電流ILは次第に大きくなり、コイルLに電力が蓄えられる。 The charging period, flow into the coil L current IL through the transistors Tr1, whereby the current IL flowing through the coil L gradually increases, the power stored in the coil L.

次に、第1期間Taの放電期間は、充電期間の終了から開始され、検出信号X1の立ち下がりE1で終了する。 Next, the discharge period of the first period Ta is started from the end of the charging period, and ends at the falling E1 detection signal X1. 上述したように検出信号X1は、コイル電流ILがゼロになると、ハイレベルからローベルに切り替わる。 Detection signal X1 as described above, the coil current IL becomes zero, switching from high level to Lobel. したがって、第1期間Taの放電期間は、充電期間の終了からコイル電流ILがゼロになるまでの期間となる。 Therefore, the discharge period of the first period Ta is a period from the end of the charging period until the coil current IL becomes zero. 第1期間Taの放電期間において、制御回路10は制御信号S3及びS4をアクティブとし、制御信号S1、S2、及びS5を非アクティブとする。 In the discharge period of the first period Ta, the control circuit 10 a control signal S3 and S4 is active and the control signals S1, S2, and S5 inactive. この結果、図4に示すようにトランジスタTr3及びTr4がオンし、トランジスタTr1、Tr2、及びTr5がオフする。 As a result, the transistors Tr3 and Tr4 are turned on as shown in FIG. 4, the transistors Tr1, Tr2, and Tr5 are turned off. 放電期間では、接地→端子T4→トランジスタTr3→端子T2→コイルL→端子T3→トランジスタTr4→端子T5といった経路で電流が流れる。 The discharge period, the ground → terminal T4 → transistor Tr3 → the terminal T2 → current flows through a path such as a coil L → terminal T3 → the transistor Tr4 → the terminal T5. このとき、コイルLの他方の端子の電圧である第2電圧V2は接地を基準として正の電圧となり、コイルLの一方の電圧である第1電圧V1は接地電圧(GND)となる。 At this time, the second voltage V2 is a voltage of the other terminal of the coil L has a positive voltage relative to the ground, the first voltage V1 is a voltage of one of the coil L is the ground voltage (GND). 第1期間Taの放電期間では、第2電圧V2がトランジスタTr4を介して端子T5から正電圧Vpとして出力される。 The discharge period of the first period Ta, the second voltage V2 is output as a positive voltage Vp from the terminal T5 via the transistor Tr4. 正電圧Vpは、第1期間Taの充電期間にコイルLに蓄えられた電力によって生成される。 The positive voltage Vp is generated by the power stored in the coil L during the charging period of the first period Ta.

次に、第1期間Taの停止期間は、放電期間の終了から開始されクロック信号CLKがハイレベルになると終了する。 Next, stop period of the first period Ta, the clock signal CLK is started from the end of the discharge period ends with a high level. 当該期間において、制御回路10は制御信号S2及びS3をアクティブとし、制御信号S1、S4、及びS5を非アクティブとする。 In the period, the control circuit 10 a control signal S2 and S3 is active, the control signal S1, S4, and S5 inactive. この結果、図5に示すようにトランジスタTr2及びTr3がオンし、トランジスタTr1、Tr4、及びTr5がオフする。 As a result, the transistors Tr2 and Tr3 are turned on as shown in FIG. 5, the transistors Tr1, Tr4, and Tr5 are turned off. 停止期間では、端子T2及び端子T3がいずれも接地される。 The stop period, the terminal T2 and the terminal T3 are both grounded. したがって、コイルLの第1電圧V1及び第2電圧V2は接地電圧となる。 Accordingly, the first voltage V1 and the second voltage V2 of the coil L is the ground voltage.

次に、第2期間Tbの充電期間及び停止期間は、第1期間Taの充電期間及び停止期間と同様に動作する。 Then, the charging period and the stop period of the second period Tb operates similarly to the charging period and the stop period of the first period Ta.
次に、第2期間Tbの放電期間は、充電期間の終了から開始され、検出信号X2の立ち下がりE2で終了する。 Next, the discharge period of the second period Tb begins at the end of the charging period, and ends at the falling E2 of the detection signal X2. 上述したように検出信号X2は、コイル電流ILがゼロになると、ハイレベルからローベルに切り替わる。 Detection signal X2 as described above, the coil current IL becomes zero, switching from high level to Lobel. したがって、第2期間Tbの放電期間は、充電期間の終了からコイル電流ILがゼロになるまでの期間となる。 Therefore, the discharge period of the second period Tb is a period from the end of the charging period until the coil current IL becomes zero.
第2期間Tbの放電期間において、制御回路10は制御信号S2及びS5をアクティブとし、制御信号S1、S3、及びS4を非アクティブとする。 In the discharge period of the second period Tb, the control circuit 10 a control signal S2 and S5 is active, the control signals S1, S3, and S4 inactive. この結果、図6に示すようにトランジスタTr2及びTr5がオンし、トランジスタTr1、Tr3、及びTr4がオフする。 As a result, the transistors Tr2 and Tr5 are turned on as shown in FIG. 6, the transistors Tr1, Tr3, and Tr4 are turned off. 放電期間では、端子T6→トランジスタTr5→端子T2→コイルL→端子T3→トランジスタTr2→端子T4→接地といった経路で電流が流れる。 The discharge period, the terminal T6 → transistor Tr5 → terminal T2 → coil L → terminal T3 → transistor Tr2 → the terminal T4 → current flows through a path such as the ground. 即ち、端子T6から吸い込む方向に電流が流れる。 That is, the current flows in a direction to draw from the terminal T6. このとき、コイルLの一方の端子の電圧である第1電圧V1は接地を基準として負の電圧となり、コイルLの他方の電圧である第2電圧V2は接地電圧(GND)となる。 The first voltage V1 is a voltage of one terminal of the coil L becomes a negative voltage relative to the ground, the second voltage V2 is a voltage of the other of the coil L is the ground voltage (GND). 第2期間Tbの放電期間では、第1電圧V1がトランジスタTr5を介して端子T6から負電圧Vnとして出力される。 The discharge period of the second period Tb, the first voltage V1 is outputted as a negative voltage Vn from the terminal T6 via the transistor Tr5. 負電圧Vnは、第2期間Tbの充電期間にコイルLに蓄えられた電力によって生成される。 The negative voltage Vn is generated by the power stored in the coil L during the charging period of the second period Tb.

以上説明したように本実施形態よれば、コイルLに蓄積された電力を放電する際に、コイルLに充電期間と同じ方向に電流を流しつつ、電流経路を切り替えて、正電圧Vpを出力する場合には電流を吐き出す一方、負電圧Vnを出力する場合には電流を吸い込むようにしたので正負の電圧を1個のコイルLを用いて生成することができる。 According the present embodiment as described above, when the discharge power stored in the coil L, while current flows in the same direction as the charging period in the coil L, to switch the current path and outputs a positive voltage Vp while discharging the current in the case, the positive and negative voltages since to take the current when outputting a negative voltage Vn can be generated using a single coil L. また、従来のチャージポンプと比較して、トランジスタの個数を削減することができる。 In comparison with conventional charge pumps, it is possible to reduce the number of transistors. くわえて、本実施形態によれば正電圧Vpと負電圧Vnとの大きさを独立して設定することが可能となる。 In addition, it is possible to independently set the size of the according to the present embodiment and the positive voltage Vp and the negative voltage Vn.

<変形例> <Modification>
本発明は上述した実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。 The present invention is not limited to the embodiments described above, for example, but may be modified as described below.
(1)上述した実施形態では、第1期間Taの放電期間におけるコイル電流ILがゼロになったか否かをコンパレータ13で検出したが、本発明はこれに限定されるものではなく、コイル電流ILがモニタできるのであればどのような手段を用いてもよい。 (1) In the above embodiment, the coil current IL in the discharge period of the first period Ta is whether it is zero is detected by the comparator 13, the present invention is not limited to this, the coil current IL There may be used any means as long as it can monitor. 要は、コイル電流ILが流れる電流経路にコイル電流ILを検出する検出部を設ければよい。 In short, it is sufficient to provide a detector for detecting the coil current IL to a current path through which the coil current IL. 例えば、トランジスタTr4と並列にコンパレータ13を設けてもよい。 For example, it may be a comparator 13 provided in parallel with the transistor Tr4.

(2)上述した実施形態では、第2期間Tbの放電期間におけるコイル電流ILがゼロになったか否かをコンパレータ12で検出したが、本発明はこれに限定されるものではなく、コイル電流ILがモニタできるのであればどのような手段を用いてもよい。 (2) In the above embodiment, the coil current IL in the discharge period of the second period Tb is whether it is zero is detected by the comparator 12, the present invention is not limited to this, the coil current IL There may be used any means as long as it can monitor. 要は、コイル電流ILが流れる電流経路にコイル電流ILを検出する検出部を設ければよい。 In short, it is sufficient to provide a detector for detecting the coil current IL to a current path through which the coil current IL. 例えば、トランジスタTr5と並列にコンパレータ12を設けてもよい。 For example, it may be a comparator 12 provided in parallel with transistor Tr5.

100……電圧変換回路、T1〜T8……端子、TR1〜TR5……トランジスタ、L……コイル、10……制御回路、11……三角波発生回路、12,13,17,18……コンパレータ、15,16……アンプ、20……直流電源回路、21〜23……容量素子、S1〜S5……制御信号、V1……第1電圧、V2……第2電圧。 100 ...... voltage conversion circuit, T1 to T8 ...... terminals, TR1~TR5 ...... transistor, L ...... coil, 10 ...... control circuit, 11 ...... triangular wave generating circuit, 12,13,17,18 ...... comparator, 15,16 ...... amplifier, 20 ...... DC power supply circuit, 21 to 23 ...... capacitive element, S1-S5 ...... control signal, V1 ...... first voltage, V2 ...... second voltage.

Claims (5)

  1. 入力電圧が供給される第1端子と、 A first terminal to which an input voltage is supplied,
    コイルの一方の端子が接続される第2端子と、 A second terminal one terminal of the coil is connected,
    前記コイルの他方の端子が接続される第3端子と、 A third terminal and the other terminal of the coil is connected,
    接地電圧が供給される第4端子と、 A fourth terminal to which a ground voltage is supplied,
    正電圧を出力する第5端子と、 A fifth terminal for outputting a positive voltage,
    負電圧を出力する第6端子と、 A sixth terminal for outputting a negative voltage,
    前記第1端子と前記第2端子との間に設けられた第1スイッチング素子と、 A first switching element provided between the first terminal and the second terminal,
    前記第3端子と前記第4端子との間に設けられた第2スイッチング素子と、 A second switching element provided between the fourth terminal and the third terminal,
    前記第2端子と前記第4端子との間に設けられた第3スイッチング素子と、 A third switching element provided between the fourth terminal and the second terminal,
    前記第3端子と前記第5端子との間に設けられた第4スイッチング素子と、 A fourth switching element provided between the fifth terminal and the third terminal,
    前記第2端子と前記第6端子との間に設けられた第5スイッチング素子と、 A fifth switching element provided between the sixth terminal and the second terminal,
    前記正電圧を生成するための第1期間と前記負電圧を生成するための第2期間とで前記第1乃至第5スイッチング素子をオン又はオフに制御する制御回路とを備え、 And a control circuit for controlling the positive voltage of the first to fifth switching element on or off in the first period for generating a second time period for generating the negative voltage,
    前記制御回路は、 Wherein the control circuit,
    前記第1期間の充電期間において、前記第1スイッチング素子及び前記第2スイッチング素子をオンさせ、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第5スイッチング素子をオフさせ、 In the charging period of the first period, turns the first switching element and the second switching element, the third switching element, the fourth switching element, and turns off the fifth switching element,
    前記第1期間の充電期間に続く放電期間において、前記第3スイッチング素子及び前記第4スイッチング素子をオンさせ、前記第1スイッチング素子、前記第2スイッチング素子、及び前記第5スイッチング素子をオフさせ、 In the discharge period following the charging period of the first period, it turns on the third switching element and the fourth switching element, the first switching element, the second switching element, and turns off the fifth switching element,
    前記第2期間の充電期間において、前記第1スイッチング素子及び前記第2スイッチング素子をオンさせ、前記第3スイッチング素子、前記第4スイッチング素子、及び前記第5スイッチング素子をオフさせ、 In the charging period of the second period, it turns on the first switching element and the second switching element, the third switching element, the fourth switching element, and turns off the fifth switching element,
    前記第2期間の充電期間に続く放電期間において、前記第2スイッチング素子及び前記第5スイッチング素子をオンさせ、前記第1スイッチング素子、前記第3スイッチング素子、及び前記第4スイッチング素子をオフさせる、 In the discharge period following the charging period of the second period, turns on the second switching element and the fifth switching element, the first switching element, the third switching element, and turns off the fourth switching element,
    ことを特徴とする電圧変換回路。 Voltage conversion circuit, characterized in that.
  2. 前記制御回路は、前記第1期間の放電期間に続く停止期間、及び前記第1期間の放電期間に続く停止期間において、前記第2スイッチング素子及び前記第3スイッチング素子をオンさせ、前記第1スイッチング素子、前記第4スイッチング素子、及び前記第5スイッチング素子をオフさせることを特徴とする請求項1に記載の電圧変換回路。 Wherein the control circuit, the discharge period subsequent stop period of the first period, and in the stop period following the discharge period of the first period, turns on the second switching element and the third switching element, the first switching element, the fourth switching element, and a voltage conversion circuit according to claim 1, characterized in that turns off the fifth switching element.
  3. 前記第1期間の放電期間において前記コイルに流れる電流がゼロになったことを検出して第1の検出信号を出力する第1検出部と、 A first detector for the current flowing through the coil in the discharge period of the first period and outputs a first detection signal by detecting that becomes zero,
    前記第2期間の放電期間において前記コイルに流れる電流がゼロになったことを検出して第2の検出信号を出力する第2検出部とを備え、 And a second detector for the current flowing through the coil in the discharge period of the second period to output a second detection signal by detecting that becomes zero,
    前記制御回路は、前記第1の検出信号に基づいて前記第1期間の放電期間を終了し、前記第2の検出信号に基づいて前記第2期間の放電期間を終了する、 Wherein the control circuit, the ends of the discharge period of the first period based on the first detection signal, terminates the discharge period of the second period based on the second detection signal,
    ことを特徴とする請求項1又は2に記載の電圧変換回路。 Voltage conversion circuit according to claim 1 or 2, characterized in that.
  4. 前記第1検出部は、前記第2スイッチング素子又は前記第3スイッチング素子の一方の端子の電圧と他方の端子の電圧を比較する第1のコンパレータであり、 The first detection unit is a first comparator for comparing one of the voltage and the voltage of the other terminal of the terminal of the second switching element or the third switching element,
    前記第2検出部は、前記第2スイッチング素子又は前記第3スイッチング素子の一方の端子の電圧と他方の端子の電圧を比較する第2のコンパレータである、 The second detector is a second comparator for comparing one of the voltage and the voltage of the other terminal of the terminal of the second switching element or the third switching element,
    ことを特徴とする請求項3に記載の電圧変換回路。 Voltage conversion circuit according to claim 3, characterized in that.
  5. 前記正電圧と目標電圧との差分に応じたパルス幅の第1信号を生成する第1手段と、 First means for generating a first signal having a pulse width corresponding to a difference between the positive voltage and the target voltage,
    前記負電圧と目標電圧との差分に応じたパルス幅の第2信号を生成する第2手段とを備え、 And a second means for generating a second signal having a pulse width corresponding to a difference between the negative voltage and the target voltage,
    前記制御回路は、前記第1信号に基づいて前記第1期間の充電期間の長さを制御し、前記第2信号に基づいて前記第2期間の充電期間の長さを制御する、 Wherein the control circuit, the length of the charging period of the first period is controlled based on the first signal, to control the length of the charging period of the second period based on the second signal,
    ことを特徴とする請求項1乃至4のうちいずれか1項に記載の電圧変換回路。 Voltage conversion circuit according to any one of claims 1 to 4, characterized in that.
JP2011073735A 2011-03-29 2011-03-29 Voltage conversion circuit Pending JP2012210063A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011073735A JP2012210063A (en) 2011-03-29 2011-03-29 Voltage conversion circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011073735A JP2012210063A (en) 2011-03-29 2011-03-29 Voltage conversion circuit
KR20120027840A KR101288861B1 (en) 2011-03-29 2012-03-19 Voltage conversion circuit
CN 201210080877 CN102739048B (en) 2011-03-29 2012-03-23 Voltage conversion circuit

Publications (1)

Publication Number Publication Date
JP2012210063A true true JP2012210063A (en) 2012-10-25

Family

ID=46993998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011073735A Pending JP2012210063A (en) 2011-03-29 2011-03-29 Voltage conversion circuit

Country Status (3)

Country Link
JP (1) JP2012210063A (en)
KR (1) KR101288861B1 (en)
CN (1) CN102739048B (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104753318B (en) * 2013-12-27 2017-06-30 展讯通信(上海)有限公司 One kind of a negative boost buck switching power supply
CN104753475B (en) * 2013-12-27 2018-10-16 展讯通信(上海)有限公司 X class amplifier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055946A1 (en) * 2006-08-31 2008-03-06 John Paul Lesso DC-DC converter circuits, and methods and apparatus including such circuits
JP2010220378A (en) * 2009-03-17 2010-09-30 Fujitsu Semiconductor Ltd Power supply device and power control device
JP2010536320A (en) * 2007-08-08 2010-11-25 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies, Inc. Bipolar multi output dc / dc Converter and Voltage Regulator

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219596A (en) * 1998-02-03 1999-08-10 Nec Corp Power circuit for semiconductor device
US5883793A (en) 1998-04-30 1999-03-16 Lucent Technologies Inc. Clamp circuit for a power converter and method of operation thereof
US7256568B2 (en) 2004-05-11 2007-08-14 The Hong Kong University Of Science And Technology Single inductor multiple-input multiple-output switching converter and method of use
JP5011478B2 (en) * 2005-08-22 2012-08-29 パナソニック液晶ディスプレイ株式会社 Display device
JP2008148514A (en) * 2006-12-13 2008-06-26 Toppoly Optoelectronics Corp Dcdc converter
US20090079404A1 (en) 2007-09-21 2009-03-26 Freescale Semiconductor, Inc. Single-inductor multiple-output dc/dc converter method
US20100039080A1 (en) 2008-08-12 2010-02-18 Toko, Inc. Single-inductor buck-boost converter with positive and negative outputs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055946A1 (en) * 2006-08-31 2008-03-06 John Paul Lesso DC-DC converter circuits, and methods and apparatus including such circuits
JP2010536320A (en) * 2007-08-08 2010-11-25 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッドAdvanced Analogic Technologies, Inc. Bipolar multi output dc / dc Converter and Voltage Regulator
JP2010220378A (en) * 2009-03-17 2010-09-30 Fujitsu Semiconductor Ltd Power supply device and power control device

Also Published As

Publication number Publication date Type
CN102739048A (en) 2012-10-17 application
KR101288861B1 (en) 2013-07-23 grant
CN102739048B (en) 2014-11-05 grant

Similar Documents

Publication Publication Date Title
US7202644B2 (en) DC—DC converting method and apparatus
US20090315530A1 (en) Pulse controlled soft start scheme for buck converter
US7479773B2 (en) Synchronous rectification switching regulator and switching method
JP2003219637A (en) Dc-dc converter circuit
US20110101932A1 (en) Dc-dc converter and dc voltage conversion method
CN102790531A (en) System and method for electric current control of power supply alternation system
US20050012542A1 (en) Power supply
US20130320769A1 (en) Providing power in an electronic device
US20100301822A1 (en) Switching regulator and control circuit thereof, and method for determining on-time in switchng regulator
JP2007209180A (en) Switching regulator
US20060214648A1 (en) Control apparatus and method for a boost-inverting converter
JP2006141191A (en) Switching regulator
JP2007209103A (en) Current mode control dc-dc converter
CN101207333A (en) Switch power supply and control method with awaiting orders mode thereof
JP2005160224A (en) Power converter
JP2008072786A (en) Switching regulator, and its control circuit and operation control method
US20100072968A1 (en) Control system for switching dc-dc converters
JP2005020971A (en) Power supply circuit
US20120319662A1 (en) Switching Regulator and Control Circuit and Method Therefor
US20090180303A1 (en) Voltage converter
CN103036426A (en) Peak current gradient synchronous booster circuit
US20100052637A1 (en) Apparatus and Method for Sensing a Current Within a Coil
JP2005110366A (en) Drive circuit
US20080225560A1 (en) Switching controller for parallel power converters
US20100045110A1 (en) Power converters and associated methods of control

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150128

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150623