JP2012207991A - Image sensor - Google Patents

Image sensor Download PDF

Info

Publication number
JP2012207991A
JP2012207991A JP2011073151A JP2011073151A JP2012207991A JP 2012207991 A JP2012207991 A JP 2012207991A JP 2011073151 A JP2011073151 A JP 2011073151A JP 2011073151 A JP2011073151 A JP 2011073151A JP 2012207991 A JP2012207991 A JP 2012207991A
Authority
JP
Japan
Prior art keywords
region
disposed
image sensor
conductivity type
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011073151A
Other languages
Japanese (ja)
Inventor
Shunsuke Furuse
駿介 古▲瀬▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011073151A priority Critical patent/JP2012207991A/en
Publication of JP2012207991A publication Critical patent/JP2012207991A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a pseudo reference electrode integrated optical pH image sensor with higher sensor sensitivity.SOLUTION: An image sensor 4 includes: a semiconductor substrate 10 having a first conductivity type; a well region 12 disposed on the semiconductor substrate 10 and having a second conductivity type, which is opposite to the first conductivity type; a source region 14 and a drain region 16 disposed on the well region 12 and having the first conductivity type; a gate insulation film 18 disposed on the source region 14, the well region 12, and the drain region 16; a transfer gate electrode 20 disposed adjacent to the drain region 16 on the gate insulation film 18; an ion-sensitive film 19 disposed on the gate insulation film 18; a liquid sample 26 in contact with the ion-sensitive film 19; a passivation film 22 disposed on the source region 14, the drain region 16, and the transfer gate electrode 20; and a pseudo reference electrode 50 disposed on the passivation film 22 in contact with the liquid sample 26.

Description

本発明は、イメージセンサに関し、特に、擬似参照電極一体型光pHイメージセンサに関する。   The present invention relates to an image sensor, and more particularly to a pseudo-reference electrode integrated optical pH image sensor.

従来のイオン感応性電界効果トランジスタ(ISFET:Ion Sesitive Field Effect Transistor)からなるイオンセンサとして、バックゲートとソースとの間、およびバックゲートとドレインとの間に発生するバックゲート光電流を取り出すためのゲート電極を備え、このバックゲート光電流を用いて、ISFETのソースやドレインにおいて発生する光電流を補正する構成が開示されている(例えば、特許文献1参照。)。   As an ion sensor composed of a conventional ion sensitive field effect transistor (ISFET), it is used to extract back gate photocurrent generated between the back gate and the source and between the back gate and the drain. A configuration is disclosed that includes a gate electrode and corrects the photocurrent generated at the source and drain of the ISFET using this backgate photocurrent (see, for example, Patent Document 1).

また、上記ISFETを2次元的に複数個配置し、pHの2次元分布を測定するものとして、水素イオン濃度分布測定装置がある(例えば、特許文献2参照。)。   Further, there is a hydrogen ion concentration distribution measuring device (see, for example, Patent Document 2) that measures a two-dimensional distribution of pH by arranging a plurality of ISFETs two-dimensionally.

一方、特許文献2に係るISFETアレイを改良し、ISFETアレイセル毎にISFETの切り替えスイッチ用MOSFETを備えるISFETアレイも開示されている(例えば、特許文献3参照。)。   On the other hand, there is also disclosed an ISFET array in which the ISFET array according to Patent Document 2 is improved and an ISFET changeover switch MOSFET is provided for each ISFET array cell (see, for example, Patent Document 3).

また、DNAなどの生化学計測において、同一場所の複数の情報として、光信号とpHイオン信号を検出可能なCCDデバイスにより取得する構成も開示されている(例えば、特許文献4〜6参照。)。   In biochemical measurement of DNA or the like, a configuration is also disclosed in which a light signal and a pH ion signal are acquired as a plurality of information at the same place by a CCD device capable of detecting (see, for example, Patent Documents 4 to 6). .

特開2008−164359号公報JP 2008-164359 A 特開平05−33745号公報JP 05-33745 A 特許第4137239号公報Japanese Patent No. 4137239 特許第4133028号公報Japanese Patent No. 4133028 特許第4308374号公報Japanese Patent No. 4308374 特許第4183789号公報Japanese Patent No. 4183789

特許文献1に係るISFETでは、バルクに流れる電流で光読み出しを行うため、ノイズ情報が光読み出し電流に含まれる。また、アレイ化を図る場合、バルクに流れる電流で光読み出しを行うため、pウェル領域を互いに隣接セル間で分離する必要があり、構造が複雑となり、アレイ化が難しい。   In the ISFET according to Patent Document 1, since optical readout is performed with a current flowing in a bulk, noise information is included in the optical readout current. Further, when arraying is performed, since optical reading is performed with a current flowing in the bulk, it is necessary to separate the p-well regions from each other between adjacent cells, the structure becomes complicated, and arraying is difficult.

特許文献2に係るISFETアレイでは、一回測定して、次に測定するまで、安定化するのに時間を要する。   In the ISFET array according to Patent Document 2, it takes time to stabilize from one measurement to the next measurement.

従来の光マルチモーダルイメージセンサでは、参照電極を半導体チップとは別に溶液に入れる必要があり、測定対象により、参照電極が遮蔽物となり、測定が困難になる場合があった。すなわち、従来技術では、光学イメージや、励起光を照射して蛍光を取得する際に、参照電極が影をつくり、測定系により参照電極が遮蔽物となり、光の情報を取得し難い場合があった。   In the conventional optical multimodal image sensor, it is necessary to put the reference electrode in a solution separately from the semiconductor chip, and depending on the measurement object, the reference electrode may become a shielding object, which may make measurement difficult. That is, in the prior art, when acquiring fluorescence by irradiating an optical image or excitation light, the reference electrode creates a shadow, and the reference electrode becomes a shielding object by the measurement system, making it difficult to acquire light information. It was.

また、従来技術では、参照電極のため測定対象に大きさの制限があった。   In the prior art, the size of the measurement object is limited because of the reference electrode.

本発明の目的は、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上した擬似参照電極一体型光pHイメージセンサを提供することにある。   An object of the present invention is to form a pseudo reference electrode on a circuit of a driving part or a processing part, thereby eliminating the need to newly install a light shielding electrode and a reference electrode, and improving the sensor sensitivity. The object is to provide a pH image sensor.

本発明の一態様によれば、第1導電型を有する半導体基板と、前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有するウェル領域と、前記ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、前記ソース領域と、前記ウェル領域と、前記ドレイン領域上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極と、前記ゲート絶縁膜上に配置されたイオン感応膜と、前記イオン感応膜に接触する液体試料と、前記ソース領域、前記ドレイン領域および前記トランスファゲート電極上に配置されたパッシベーション膜と、前記パッシベーション膜上に、前記液体試料に接触して配置された擬似参照電極とを備えるイメージセンサが提供される。   According to one aspect of the present invention, a semiconductor substrate having a first conductivity type, a well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type, and the well region A source region and a drain region having a first conductivity type, the source region, the well region, a gate insulating film disposed on the drain region, and the drain region on the gate insulating film A transfer gate electrode disposed adjacent to the gate insulating film, an ion sensitive film disposed on the gate insulating film, a liquid sample in contact with the ion sensitive film, the source region, the drain region, and the transfer gate electrode An image sensor comprising: a passivation film disposed on the passivation film; and a pseudo reference electrode disposed on the passivation film in contact with the liquid sample. It is subjected.

本発明の他の態様によれば、行方向に延伸する複数のワード線と、前記ワード線に直交し、列方向に延伸する複数のビット線と、前記複数のワード線に対してそれぞれドレインが接続された複数の垂直選択トランジスタと、前記複数の垂直選択トランジスタのそれぞれゲートが接続された垂直走査回路と、前記複数のビット線に対して、それぞれソースが接続された水平選択トランジスタと、前記複数の水平トランジスタのそれぞれゲートが接続された水平走査回路と、前記ワード線と前記ビット線の交差部に配置されたISFETセルとを備え、前記ISFETセルは、第1導電型を有する半導体基板と、前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有するウェル領域と、前記ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、前記ソース領域と、前記ウェル領域と、前記ドレイン領域上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極と、前記ゲート絶縁膜上に配置されたイオン感応膜と、前記イオン感応膜に接触する液体試料と、前記ソース領域、前記ドレイン領域および前記トランスファゲート電極上に配置されたパッシベーション膜と、前記パッシベーション膜上に配置された擬似参照電極とを備えるイメージセンサが提供される。   According to another aspect of the present invention, a plurality of word lines extending in a row direction, a plurality of bit lines orthogonal to the word line and extending in a column direction, and a drain for each of the plurality of word lines are provided. A plurality of connected vertical selection transistors; a vertical scanning circuit having gates connected to the plurality of vertical selection transistors; a horizontal selection transistor having sources connected to the plurality of bit lines; A horizontal scanning circuit to which the gates of the horizontal transistors are connected, and an ISFET cell disposed at an intersection of the word line and the bit line, the ISFET cell having a first conductivity type, and a semiconductor substrate; A well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type; and a well region disposed on the well region; A source region and a drain region, the source region, the well region, a gate insulating film disposed on the drain region, and a transfer disposed on the gate insulating film adjacent to the drain region. A gate electrode, an ion sensitive film disposed on the gate insulating film, a liquid sample in contact with the ion sensitive film, a passivation film disposed on the source region, the drain region, and the transfer gate electrode, There is provided an image sensor comprising a pseudo reference electrode disposed on the passivation film.

本発明の他の態様によれば、第1導電型を有する半導体基板と、前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有するウェル領域と、前記ウェル領域上に配置され、第1導電型を有するソース領域、ドレイン領域およびリセット領域と、前記ウェル領域上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に、前記ソース領域に隣接して配置された注入制御ゲート電極と、前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極と、前記ゲート絶縁膜上に、前記ドレイン領域と前記リセット領域間に配置されたリセットゲート電極と、前記ゲート絶縁膜上に、前記注入制御ゲート電極と前記トランスファゲート電極間に配置されたイオン感応膜と、前記イオン感応膜に接触する液体試料と、前記ソース領域、前記ドレイン領域、前記注入制御ゲート電極、前記トランスファゲート電極、前記リセットゲート電極および前記リセット領域上に配置されたパッシベーション膜と、前記パッシベーション膜上に配置された擬似参照電極とを備えるイメージセンサが提供される。   According to another aspect of the present invention, a semiconductor substrate having a first conductivity type, a well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type, and the well region A source region, a drain region, and a reset region having a first conductivity type, a gate insulating film disposed on the well region, and on the gate insulating film, adjacent to the source region. An implantation control gate electrode; a transfer gate electrode disposed on the gate insulating film adjacent to the drain region; and a reset gate disposed on the gate insulating film between the drain region and the reset region. An electrode, an ion sensitive film disposed between the implantation control gate electrode and the transfer gate electrode on the gate insulating film, and a liquid sample in contact with the ion sensitive film. A passivation film disposed on the source region, the drain region, the implantation control gate electrode, the transfer gate electrode, the reset gate electrode and the reset region, and a pseudo reference electrode disposed on the passivation film, An image sensor is provided.

本発明の他の態様によれば、第1導電型を有する半導体基板と、前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域と、前記第1ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、前記第1ウェル領域上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたイオン感応膜と、前記ソース領域と前記ドレイン領域間に接続される蓄積キャパシタと、前記イオン感応膜に接触する液体試料と、前記ソース領域および前記ドレイン領域上に配置されたパッシベーション膜と、前記パッシベーション膜上に、前記液体試料に接触して配置された擬似参照電極とを備えるイメージセンサが提供される。   According to another aspect of the present invention, a semiconductor substrate having a first conductivity type, a first well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type, A source region and a drain region having a first conductivity type, disposed on the first well region, a gate insulating film disposed on the first well region, and an ion sensitive film disposed on the gate insulating film; A storage capacitor connected between the source region and the drain region, a liquid sample in contact with the ion sensitive film, a passivation film disposed on the source region and the drain region, and on the passivation film, An image sensor is provided that includes a pseudo reference electrode disposed in contact with the liquid sample.

本発明の他の態様によれば、第1導電型を有する半導体基板と、前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域と、前記第1ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、前記第1ウェル領域上に配置されたゲート絶縁膜と、前記ソース領域と前記ドレイン領域間の前記ゲート絶縁膜上に配置されたゲートプラグ電極と、前記ドレイン領域上に配置されたドレインプラグ電極と、前記ソース領域と前記前記ドレインプラグ電極間に接続され、積層電極からなる蓄積キャパシタと、前記ゲートプラグ電極上に配置された遮光膜と、前記遮光膜上に配置されたイオン感応膜と、前記イオン感応膜に接触する液体試料と、前記イオン感応膜上に、前記液体試料に接触して配置された擬似参照電極とを備えるイメージセンサが提供される。   According to another aspect of the present invention, a semiconductor substrate having a first conductivity type, a first well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type, A source region and a drain region having a first conductivity type disposed on the first well region, a gate insulating film disposed on the first well region, and the gate insulating film between the source region and the drain region A gate plug electrode disposed on the drain region; a drain plug electrode disposed on the drain region; a storage capacitor connected between the source region and the drain plug electrode; A light-shielding film disposed on the light-shielding film, an ion-sensitive film disposed on the light-shielding film, a liquid sample in contact with the ion-sensitive film, and a liquid sample on the ion-sensitive film. An image sensor and a pseudo reference electrode placed Te is provided.

本発明の他の態様によれば、行方向に延伸する複数のワード線と、前記ワード線に直交し、列方向に延伸する複数のビット線と、前記複数のワード線に対してそれぞれドレインが接続された複数の垂直選択トランジスタと、前記複数の垂直選択トランジスタのそれぞれゲートが接続された垂直走査回路と、前記複数のビット線に対して、それぞれソースが接続された水平選択トランジスタと、前記複数の水平トランジスタのそれぞれゲートが接続された水平走査回路と、前記ワード線と前記ビット線の交差部に配置されたISFETセルとを備え、前記ISFETセルは、第1導電型を有する半導体基板と、前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域と、前記第1ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、前記第1ウェル領域上に配置されたゲート絶縁膜と、前記ゲート絶縁膜上に配置されたイオン感応膜と、前記ソース領域と前記ドレイン領域間に接続される蓄積キャパシタと、前記イオン感応膜に接触する液体試料と、前記ソース領域および前記ドレイン領域上に配置されたパッシベーション膜と、前記パッシベーション膜上に、前記液体試料に接触して配置された擬似参照電極とを備えるイメージセンサが提供される。   According to another aspect of the present invention, a plurality of word lines extending in a row direction, a plurality of bit lines orthogonal to the word line and extending in a column direction, and a drain for each of the plurality of word lines are provided. A plurality of connected vertical selection transistors; a vertical scanning circuit having gates connected to the plurality of vertical selection transistors; a horizontal selection transistor having sources connected to the plurality of bit lines; A horizontal scanning circuit to which the gates of the horizontal transistors are connected, and an ISFET cell disposed at an intersection of the word line and the bit line, the ISFET cell having a first conductivity type, and a semiconductor substrate; A first well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type; and disposed on the first well region; A source region and a drain region having one conductivity type, a gate insulating film disposed on the first well region, an ion sensitive film disposed on the gate insulating film, and between the source region and the drain region A storage capacitor to be connected; a liquid sample in contact with the ion sensitive film; a passivation film disposed on the source region and the drain region; and disposed on the passivation film in contact with the liquid sample. An image sensor comprising a pseudo reference electrode is provided.

本発明によれば、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上した擬似参照電極一体型光pHイメージセンサを提供することができる。   According to the present invention, by forming the pseudo reference electrode on the circuit of the driving part and the processing part, it is not necessary to newly install the light shielding electrode and the reference electrode, and the pseudo reference electrode integrated light with improved sensor sensitivity is obtained. A pH image sensor can be provided.

第1の実施の形態に係るイメージセンサ上に試料セルが搭載された様子を表す模式的鳥瞰構造図。The typical bird's-eye view structure figure showing a mode that the sample cell was mounted on the image sensor concerning a 1st embodiment. 図1に対応するイメージセンサを用いて検出したpH分布の様子を表す模式的鳥瞰構造図。The typical bird's-eye view structural drawing showing the mode of pH distribution detected using the image sensor corresponding to FIG. 第1の実施の形態に係るイメージセンサにおいて、周辺回路部を遮光した様子を表す模式的鳥瞰構造図。FIG. 3 is a schematic bird's-eye view structure diagram showing a state where a peripheral circuit unit is shielded from light in the image sensor according to the first embodiment. 第1の実施の形態に係るイメージセンサにおいて、周辺回路部およびセルアレイ内のイオン検出部以外の領域を擬似参照電極を用いて遮光した様子を表す模式的平面パターン構成図。In the image sensor which concerns on 1st Embodiment, the typical plane pattern block diagram showing a mode that area | regions other than the peripheral circuit part and the ion detection part in a cell array were light-shielded using the pseudo reference electrode. 第1の実施の形態に係るイメージセンサの模式的回路ブロック構成図。1 is a schematic circuit block configuration diagram of an image sensor according to a first embodiment. FIG. 比較例に係るイメージセンサセルの模式的断面構造であって、イオン検出動作の模式的説明図。It is typical sectional structure of the image sensor cell which concerns on a comparative example, Comprising: The typical explanatory drawing of ion detection operation. (a)第1の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的断面構造であって、イオン検出動作の模式的説明図、(b)図7(a)のセンサエリアの模式的平面パターン構成図。(A) A schematic cross-sectional structure of an ISFET cell applicable to the image sensor according to the first embodiment, which is a schematic explanatory view of an ion detection operation, and (b) a schematic view of a sensor area in FIG. FIG. (a)第1の実施の形態に係るイメージセンサに適用可能なISFETセルの原理説明のための模式的断面構造図、(b)図1(a)のイオン検出部の拡大された模式的断面構造図。(A) A schematic cross-sectional structure diagram for explaining the principle of an ISFET cell applicable to the image sensor according to the first embodiment, (b) an enlarged schematic cross-sectional view of the ion detector of FIG. 1 (a). Structural drawing. 第1の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的断面構造であって、イオン検出動作の模式的説明図。It is typical sectional structure of the ISFET cell applicable to the image sensor which concerns on 1st Embodiment, Comprising: The typical explanatory drawing of ion detection operation | movement. 第1の実施の形態に係るイメージセンサに適用可能なISFETセルのイオン検出動作を説明する回路構成図。The circuit block diagram explaining the ion detection operation | movement of the ISFET cell applicable to the image sensor which concerns on 1st Embodiment. 第1の実施の形態に係るイメージセンサに適用可能なISFETセルの原理説明のための模式的平面パターン構成図。The typical plane pattern block diagram for the principle explanation of the ISFET cell applicable to the image sensor which concerns on 1st Embodiment. 第1の実施の形態に係るイメージセンサに適用可能なISFETセルの原理説明のための光検出時のエネルギーポテンシャルダイヤグラム。An energy potential diagram at the time of light detection for explaining the principle of an ISFET cell applicable to the image sensor according to the first embodiment. 第1の実施の形態に係るイメージセンサに適用可能なISFETセルの原理説明のためのイオン検出時のエネルギーポテンシャルダイヤグラム。An energy potential diagram at the time of ion detection for explaining the principle of an ISFET cell applicable to the image sensor according to the first embodiment. 比較例に係るISFETセルの模式的断面構造図。The typical cross-section figure of the ISFET cell which concerns on a comparative example. (a)第2の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的断面構造図、(b)図15(a)のセンサエリアの模式的平面パターン構成図。(A) The typical cross-section figure of the ISFET cell applicable to the image sensor which concerns on 2nd Embodiment, (b) The typical plane pattern block diagram of the sensor area of Fig.15 (a). (a)第2の実施の形態に係るイメージセンサの模式的平面パターン構成図、(b)第2の実施の形態に係るイメージセンサのISFETセルの模式的平面パターン構成図。(A) The schematic plane pattern block diagram of the image sensor which concerns on 2nd Embodiment, (b) The typical plane pattern block diagram of the ISFET cell of the image sensor which concerns on 2nd Embodiment. 第2の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的回路ブロック構成図。The typical circuit block block diagram of the ISFET cell applicable to the image sensor which concerns on 2nd Embodiment. 第3の実施の形態に係るイメージセンサの模式的回路ブロック構成図。The typical circuit block block diagram of the image sensor which concerns on 3rd Embodiment. 第3の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的回路構成図。The typical circuit block diagram of the ISFET cell applicable to the image sensor which concerns on 3rd Embodiment. 第3の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的断面構造であって、イオン検出動作の模式的説明図図。FIG. 10 is a schematic cross-sectional view of an ISFET cell applicable to the image sensor according to the third embodiment, and is a schematic explanatory view of an ion detection operation. 比較例に係るISFETセルの模式的断面構造であって、イオン検出動作の模式的説明図。It is typical sectional structure of the ISFET cell which concerns on a comparative example, Comprising: The typical explanatory drawing of ion detection operation | movement. (a)第3の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的断面構造であって、イオン検出動作の模式的説明図、(b)図22(a)のセンサエリアの模式的平面パターン構成図。(A) A schematic cross-sectional structure of an ISFET cell applicable to the image sensor according to the third embodiment, which is a schematic explanatory view of an ion detection operation, and (b) a schematic view of a sensor area in FIG. FIG. 第4の実施の形態に係るイメージセンサの模式的回路ブロック構成図。The typical circuit block block diagram of the image sensor which concerns on 4th Embodiment. 図13の動作モードの説明図。Explanatory drawing of the operation mode of FIG. (a)第4の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的回路構成図、(b)図25(a)の簡易な回路表示図。(A) The typical circuit block diagram of the ISFET cell applicable to the image sensor which concerns on 4th Embodiment, (b) The simple circuit display figure of Fig.25 (a). (a)第4の実施の形態に係るイメージセンサに適用可能なISFETセルにおいて、選択回路オン状態における動作説明図、(b)第4の実施の形態に係るイメージセンサに適用可能なISFETセルにおいて、選択回路オフ状態における動作説明図。(A) In the ISFET cell applicable to the image sensor according to the fourth embodiment, an operation explanatory diagram in the ON state of the selection circuit. (B) In the ISFET cell applicable to the image sensor according to the fourth embodiment. FIG. 6 is an operation explanatory diagram in a selection circuit OFF state. 第4の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的断面構造図。The typical cross-section figure of the ISFET cell applicable to the image sensor which concerns on 4th Embodiment. (a)第5の実施の形態に係るイメージセンサに適用可能なISFETセルの模式的断面構造図、(b)図28(a)のセンサエリアの模式的平面パターン構成図。(A) Typical cross-section figure of ISFET cell applicable to the image sensor which concerns on 5th Embodiment, (b) Typical plane pattern block diagram of the sensor area of Fig.28 (a).

次に、図面を参照して、本発明の第1〜第5の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, first to fifth embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

又、以下に示す第1〜第5の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施の形態は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の実施の形態は、特許請求の範囲において、種々の変更を加えることができる。   Also, the following first to fifth embodiments exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention are components. The material, shape, structure, arrangement, etc. are not specified below. Various modifications can be made to the embodiment of the present invention within the scope of the claims.

[第1の実施の形態]
(イメージセンサ)
ISFETによって構成されたISFETセルCijを、半導体基板10上に、アレイ状に配列した第1の実施の形態に係るイメージセンサ4において、イメージセンサ4上に試料セル100が搭載された様子を表す模式的鳥瞰構造は、図1に示すように表される。図1に対応するイメージセンサ4を用いて検出したpH分布200の様子を表す模式的鳥瞰構造は、図2に示すように表される。図1および図2に示すように、各々のISFETセルCijに対応して、各々のpH値pHijが検出され、pHイメージが得られる。
[First embodiment]
(Image sensor)
In the image sensor 4 according to the first embodiment in which ISFET cells C ij constituted by ISFETs are arranged on the semiconductor substrate 10 in an array, the sample cell 100 is mounted on the image sensor 4. A schematic bird's-eye view structure is represented as shown in FIG. A schematic bird's-eye view structure showing the pH distribution 200 detected using the image sensor 4 corresponding to FIG. 1 is expressed as shown in FIG. As shown in FIGS. 1 and 2, each pH value pH ij is detected corresponding to each ISFET cell C ij , and a pH image is obtained.

第1の実施の形態に係るイメージセンサ4において、周辺回路部を遮光した様子を表す模式的鳥瞰構造は、図3に示すように表される。ここで、周辺回路部には、垂直走査回路30、水平走査回路32および信号処理回路34などが含まれる。遮光膜としては、アルミニウムの薄膜層、若しくは後述する擬似参照電極と同様の銀塩化銀(Ag/AgCl)、白金(Pt)などを適用可能である。   In the image sensor 4 according to the first embodiment, a schematic bird's-eye view structure showing a state where the peripheral circuit portion is shielded from light is expressed as shown in FIG. Here, the peripheral circuit section includes a vertical scanning circuit 30, a horizontal scanning circuit 32, a signal processing circuit 34, and the like. As the light-shielding film, an aluminum thin film layer, silver-silver chloride (Ag / AgCl), platinum (Pt), or the like similar to a pseudo reference electrode described later can be applied.

第1の実施の形態に係るイメージセンサ4おいて、周辺回路部(30、32、34)およびセルアレイ領域1内の特定の領域を擬似参照電極50を用いて遮光した様子を表す模式的平面パターン構成は、図4に示すように表される。図4においては、垂直走査回路30、水平走査回路32および信号処理回路34などの周辺回路部に加えて、セルアレイ領域1内において、所定の方向にストライプ状に擬似参照電極50が配置された例が示されている。擬似参照電極50は、参照電極と遮光膜との両方の役割を備える、擬似参照電極50の配置および構造などについては、後述する。   In the image sensor 4 according to the first embodiment, a schematic planar pattern representing a state in which a specific region in the peripheral circuit portion (30, 32, 34) and the cell array region 1 is shielded by using the pseudo reference electrode 50 The configuration is represented as shown in FIG. In FIG. 4, in addition to peripheral circuit portions such as the vertical scanning circuit 30, the horizontal scanning circuit 32, and the signal processing circuit 34, an example in which the pseudo reference electrodes 50 are arranged in a stripe shape in a predetermined direction in the cell array region 1. It is shown. The pseudo reference electrode 50 has the role of both the reference electrode and the light shielding film, and the arrangement and structure of the pseudo reference electrode 50 will be described later.

第1の実施の形態に係るイメージセンサ4の模式的回路ブロック構成は、図5に示すように、行方向に延伸する複数のワード線WL1,WL2,…,WLmと、ワード線WL1,WL2,…,WLmに直交し、列方向に延伸する複数のビット線BL1,BL2,…,BLnと、複数のワード線線WL1,WL2,…,WLmに対してそれぞれドレインが接続された複数の垂直選択トランジスタQV1,QV2,…,QVmと、複数の垂直選択トランジスタQV1,QV2,…,QVmのそれぞれゲートが接続された垂直走査回路30と、複数のビット線BL1,BL2,…,BLnに対して、それぞれソースが接続された水平選択トランジスタQH1,QH2,…,QHnと、複数の水平選択トランジスタQH1,QH2,…,QHnのそれぞれゲートが接続された水平走査回路32と、ワード線WL1,WL2,…,WLmとビット線BL1,BL2,…,BLnの交差部に配置されたISFETセルCmnとを備える。 The schematic circuit block configuration of the image sensor 4 according to the first embodiment includes a plurality of word lines WL1, WL2,..., WLm extending in the row direction and word lines WL1, WL2, as shown in FIG. ..., a plurality of bit lines BL1, BL2,..., BLn orthogonal to WLm and extending in the column direction, and a plurality of vertical selections each having a drain connected to the plurality of word line lines WL1, WL2,. transistor Q V1, Q V2, ..., and Q Vm, a plurality of vertical selection transistors Q V1, Q V2, ..., a vertical scanning circuit 30, the gate of which is connected to the Q Vm, a plurality of bit lines BL1, BL2, ... , BLn respect, the horizontal selection transistor Q H1 having a source connected respectively, Q H2, ..., and Q Hn, a plurality of horizontal selection transistors Q H1, Q H2, ..., gates connected of Q Hn It comprises a horizontal scanning circuit 32, the word lines WL1, WL2, ..., WLm and bit lines BL1, BL2, ..., and ISFET cell C mn arranged in the intersection of BLn.

ここで、ISFETセルCmnは、図5に示すように、イオン検出トランジスタQmnとトランスファゲートトランジスタQGとの直列回路からなる。 Here, as shown in FIG. 5, the ISFET cell C mn is composed of a series circuit of an ion detection transistor Q mn and a transfer gate transistor Q G.

また、第1の実施の形態に係るイメージセンサ4は、複数の垂直選択トランジスタQV1,QV2,…,QVmのソースを共通接続して得られた出力端子と接地電位間に接続されたMOSFETQLNと、複数の水平選択トランジスタQH1,QH2,…,QHnのドレインを共通接続して得られた電源ラインに接続された電源電圧VDDと、トランスファゲート電極20を共通化したトランスファゲートラインに接続されたトランスファゲート電圧VTGとを備える。 The image sensor 4 according to the first embodiment is connected between an output terminal obtained by commonly connecting the sources of the plurality of vertical selection transistors Q V1 , Q V2 ,. and MOSFET Q LN, a plurality of horizontal selection transistors Q H1, Q H2, ..., and the power supply voltage V DD to the drain connected to a power supply line which is obtained by common connection of Q Hn, transfer in common the transfer gate electrode 20 and a transfer gate voltage V TG connected to the gate line.

また、第1の実施の形態に係るイメージセンサ4は、イメージセンサ4が配置された半導体基板上に試料セルを配置し、リセット情報、光情報の検出時は、ISFETセル2のトランスファゲート電極20の電位をオフ状態のローレベルとし、pHイオン情報の検出時は、オン状態のハイレベルとし、トランスファゲート電極20の電位よってオン、オフ制御することによって、リセット情報、光情報のイメージ情報と、pHイオン分布情報の両方を検出することができる。   Further, in the image sensor 4 according to the first embodiment, the sample cell is arranged on the semiconductor substrate on which the image sensor 4 is arranged, and when detecting reset information and optical information, the transfer gate electrode 20 of the ISFET cell 2 is detected. Is set to a low level in the off state, and when detecting pH ion information, it is set to a high level in the on state, and on / off control is performed by the potential of the transfer gate electrode 20, thereby reset information, optical information image information, Both pH ion distribution information can be detected.

また、第1の実施の形態に係るイメージセンサ4において、MOSFETQVNは、より簡単な構成を実現するためには、抵抗で置換しても良い。 In the image sensor 4 according to the first embodiment, the MOSFET Q VN may be replaced with a resistor in order to realize a simpler configuration.

バックゲート(ウェル領域12)からリセットを読み出す場合は、アレイ化した場合、各ISFETセルCijでバックゲート(ウェル領域12)を互いに分離して、独立させる必要があるが、第1の実施の形態に係るイメージセンサ4においては、図5に示すように、トランスファゲート電極20を共通化して、トランスファゲート電圧VTGを加えることができる。 When the reset is read from the back gate (well region 12), the back gate (well region 12) must be separated from each other and made independent in each ISFET cell C ij in the case of an array. In the image sensor 4 according to the embodiment, as shown in FIG. 5, the transfer gate electrode 20 can be made common and the transfer gate voltage V TG can be applied.

(ISFETセル)
比較例に係るイメージセンサセルの模式的断面構造であって、イオン検出動作の模式的説明図は、図6に示すように表される。比較例においては、図6に示すように、参照電極24はガラス封止されたキャピラリー電極構造を備え、当該キャピラリー電極には、一定の参照電圧VREFが供給されている。また、図6に示すように、ソース領域14、ドレイン領域16、およびトランスファゲート電極20上に配置されたパッシベーション膜22と、パッシベーション膜22上に配置された遮光膜50aを備える。ここで、遮光膜50aには、アルミニウムの薄膜層などが適用可能である。その他の構成は、図7と同様である。
(ISFET cell)
FIG. 6 is a schematic cross-sectional structure of an image sensor cell according to a comparative example, and a schematic explanatory diagram of an ion detection operation is expressed as shown in FIG. In the comparative example, as shown in FIG. 6, the reference electrode 24 has a capillary electrode structure sealed with glass, and a constant reference voltage V REF is supplied to the capillary electrode. As shown in FIG. 6, a passivation film 22 disposed on the source region 14, the drain region 16, and the transfer gate electrode 20, and a light shielding film 50 a disposed on the passivation film 22 are provided. Here, an aluminum thin film layer or the like can be applied to the light shielding film 50a. Other configurations are the same as those in FIG.

第1の実施の形態に係るイメージセンサ4に適用可能なISFETセル2の模式的断面構造であって、イオン検出動作の模式的説明は、図7(a)に示すように表され、図7(a)のセンサエリアの模式的平面パターン構成は、図7(b)に示すように表される。   FIG. 7 is a schematic cross-sectional structure of the ISFET cell 2 applicable to the image sensor 4 according to the first embodiment, and a schematic description of the ion detection operation is expressed as shown in FIG. A schematic planar pattern configuration of the sensor area of (a) is expressed as shown in FIG.

第1の実施の形態に係るイメージセンサ4に適用されるISFETセル2は、図7(a)および図7(b)に示すように、第1導電型を有する半導体基板10と、半導体基板10上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域12と、第1ウェル領域12上に配置され、第1導電型を有するソース領域14およびドレイン領域16と、第1ウェル領域上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に、ドレイン領域16に隣接して配置されたトランスファゲート電極20と、ゲート絶縁膜18上に配置されたイオン感応膜19と、イオン感応膜19に接触する液体試料26と、ソース領域14、ドレイン領域16およびトランスファゲート電極20上に配置されたパッシベーション膜22と、パッシベーション膜22上に、液体試料26に接触して配置された擬似参照電極50とを備える。なお、第1ウェル領域12には、第1ウェルコンタクト領域45が形成され、半導体基板10には、基板コンタクト領域43が形成されている。   As shown in FIGS. 7A and 7B, the ISFET cell 2 applied to the image sensor 4 according to the first embodiment includes a semiconductor substrate 10 having a first conductivity type, and a semiconductor substrate 10. A first well region 12 having a second conductivity type opposite to the first conductivity type, and a source region 14 and a drain region 16 having a first conductivity type disposed on the first well region 12. A gate insulating film 18 disposed on the first well region; a transfer gate electrode 20 disposed on the gate insulating film 18 adjacent to the drain region 16; and an ion disposed on the gate insulating film 18 A sensitive film 19, a liquid sample 26 in contact with the ion sensitive film 19, a passivation film 22 disposed on the source region 14, the drain region 16 and the transfer gate electrode 20, and a passive film On the Shon film 22, and a pseudo reference electrode 50 disposed in contact with the liquid sample 26. A first well contact region 45 is formed in the first well region 12, and a substrate contact region 43 is formed in the semiconductor substrate 10.

ここで、イオン検出部6は、図7に示すように、ソース領域14とドレイン領域16間のウェル領域12と、ウェル領域12上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に配置されたイオン感応膜19からなる。   Here, as shown in FIG. 7, the ion detector 6 includes a well region 12 between the source region 14 and the drain region 16, a gate insulating film 18 disposed on the well region 12, and a gate insulating film 18. It consists of an ion sensitive film 19 arranged.

ここで、ゲート絶縁膜18には、例えば、タンタルオキサイド、アルミナ、若しくはシリコン窒化膜を適用することができる。若しくは、シリコン熱酸化膜上にシリコン窒化膜を積層した構造、シリコン熱酸化膜上にタンタルオキサイドを成膜した構造でも良い。さらに、シリコン熱酸化膜、シリコン窒化膜、タンタルオキサイドの順に積層した構造のゲート絶縁膜(イオン感応膜)はシリコン窒化膜による防水性、タンタルオキサイドの優れた感度、ドリフト特性の面から、尚良い。   Here, for example, tantalum oxide, alumina, or silicon nitride film can be applied to the gate insulating film 18. Alternatively, a structure in which a silicon nitride film is stacked on a silicon thermal oxide film, or a structure in which tantalum oxide is formed on a silicon thermal oxide film may be employed. Furthermore, a gate insulating film (ion-sensitive film) having a structure in which a silicon thermal oxide film, a silicon nitride film, and a tantalum oxide are stacked in this order is even better from the viewpoints of waterproofness by silicon nitride film, excellent sensitivity of tantalum oxide, and drift characteristics. .

イオン感応膜を透過した光を下のSi基板内のpn接合で検知するため、イオン感応膜は、目的の波長領域の光を透過する材料であれば良い。可視光の場合はシリコン窒素化膜、タンタルオキサイドなどが挙げられる。   Since the light transmitted through the ion sensitive film is detected by the pn junction in the lower Si substrate, the ion sensitive film may be a material that transmits light in the target wavelength region. In the case of visible light, a silicon nitride film, tantalum oxide, and the like can be given.

イオン感応膜19上に付着した、例えば、H+イオンなどによって、ゲート絶縁膜18下のウェル領域12に形成されるチャネル領域の電位が変化する。この結果、ソース領域14とドレイン領域16間の電流導通状態が変調され、この電流値を検出することによって、例えば、pH値などを検出することができる。 The potential of the channel region formed in the well region 12 below the gate insulating film 18 is changed by, for example, H + ions attached on the ion sensitive film 19. As a result, the current conduction state between the source region 14 and the drain region 16 is modulated. By detecting this current value, for example, the pH value can be detected.

図7において、擬似参照電極50は、Ag/AgCl(銀塩化銀)やPt(白金)などで形成可能である。擬似参照電極50には、一定の参照電圧VREFが供給されている。Ag/AgCl(銀塩化銀)は、スクリーン印刷などによって、直接形成可能である。また、Agを形成して、KClなどの溶液中で電気分解することによるめっき技術によっても形成可能である。 In FIG. 7, the pseudo reference electrode 50 can be formed of Ag / AgCl (silver silver chloride), Pt (platinum), or the like. A fixed reference voltage V REF is supplied to the pseudo reference electrode 50. Ag / AgCl (silver silver chloride) can be directly formed by screen printing or the like. It can also be formed by a plating technique in which Ag is formed and electrolyzed in a solution such as KCl.

図7において、擬似参照電極50は、イオン検出部6以外のパッシベーション膜22上に延在し、液体試料26中の電位を制御すると共に、遮光膜としても利用される。   In FIG. 7, the pseudo reference electrode 50 extends on the passivation film 22 other than the ion detector 6, controls the potential in the liquid sample 26, and is also used as a light shielding film.

パッシベーション膜22としては、例えば、CVDSiO2膜、CVD窒化膜、TEOS膜、或いはこれらの多層膜などを適用可能である。 As the passivation film 22, for example, a CVDSiO 2 film, a CVD nitride film, a TEOS film, or a multilayer film thereof can be applied.

尚、図7に示される構造は、CMOS形成技術を適用して形成可能である。図7において、LOCOS絶縁膜17の下部には、チャネルストッパ拡散層が形成されるが、図示を省略している。   Note that the structure shown in FIG. 7 can be formed by applying a CMOS forming technique. In FIG. 7, a channel stopper diffusion layer is formed below the LOCOS insulating film 17, but the illustration is omitted.

(ISFETセル動作)
第1の実施の形態に係るイメージセンサ4に適用される基本的なISFETセル2の模式的断面構造は、図8(a)に示すように表され、図8(a)のイオン検出部の拡大された模式的断面構造は、図8(b)に示すように表される。
(ISFET cell operation)
A schematic cross-sectional structure of a basic ISFET cell 2 applied to the image sensor 4 according to the first embodiment is expressed as shown in FIG. 8A, and the ion detection unit of FIG. The enlarged schematic cross-sectional structure is expressed as shown in FIG.

また、第1の実施の形態に係るイメージセンサ4に適用されるISFETセル2のイオン検出動作時の構成は、図9に示すように表される。さらに、イオン検出動作を説明する回路構成は、図10に示すように表される。ここで、図8(a)および図9は、後述する図11のI−I線に沿う模式的断面構造に相当している。   Moreover, the structure at the time of the ion detection operation | movement of the ISFET cell 2 applied to the image sensor 4 which concerns on 1st Embodiment is represented as shown in FIG. Furthermore, a circuit configuration for explaining the ion detection operation is expressed as shown in FIG. Here, FIG. 8A and FIG. 9 correspond to a schematic cross-sectional structure taken along line II in FIG.

図8(a)の構造は、ISFETセル動作を説明するために、図7の構造を単純化した構成を示す。したがって、図7と重複する説明は省略する。図8(a)においては、イオン感応膜19は省略されている。ゲート絶縁膜18に、例えば、タンタルオキサイド、若しくはシリコン窒化膜を適用することができる。ゲート絶縁膜18上に付着した、例えば、H+イオンなどによって、ゲート絶縁膜18下のウェル領域12に形成されるチャネル領域の電位が変化する。この結果、ソース領域14とドレイン領域16間の電流導通状態が変調され、この電流値を検出することによって、例えば、pH値などを検出することができる。 The structure of FIG. 8A shows a simplified configuration of the structure of FIG. 7 in order to explain the operation of the ISFET cell. Therefore, the description overlapping with FIG. 7 is omitted. In FIG. 8A, the ion sensitive film 19 is omitted. For example, a tantalum oxide or a silicon nitride film can be applied to the gate insulating film 18. The potential of the channel region formed in the well region 12 below the gate insulating film 18 is changed by, for example, H + ions attached on the gate insulating film 18. As a result, the current conduction state between the source region 14 and the drain region 16 is modulated. By detecting this current value, for example, the pH value can be detected.

図8(a)の構造を適用したイオン検出動作時の構成は、図9に示すように表される。イオン検出部6のゲート絶縁膜18には、液体試料26が接触しており、かつ液体試料26に接して擬似参照電極50が配置されている。   The configuration during the ion detection operation to which the structure of FIG. 8A is applied is expressed as shown in FIG. The liquid sample 26 is in contact with the gate insulating film 18 of the ion detector 6, and the pseudo reference electrode 50 is disposed in contact with the liquid sample 26.

ISFETセル2は、図10に示すように、イオン検出部6のイオン検出トランジスタQiと、トランスファゲートTGによるトランスファゲートトランジスタQGの直列回路で構成され、トランスファゲートトランジスタQGのドレイン領域16に電源電圧VDが接続され、イオン検出トランジスタQiのソース領域14には、MOSFETQLNが接続される。 As shown in FIG. 10, the ISFET cell 2 is composed of a series circuit of an ion detection transistor Qi of the ion detector 6 and a transfer gate transistor Q G by a transfer gate TG, and a power source is connected to the drain region 16 of the transfer gate transistor Q G. The voltage V D is connected, and the MOSFET Q LN is connected to the source region 14 of the ion detection transistor Qi.

図10に示すように、ISFETセル2において、イオン検出トランジスタQiのゲート上の擬似参照電極REFGには参照電圧VREFが印加されている。イオン検出トランジスタQiのゲート部がイオン検出部6に相当し、液体界面のポテンシャルによる入力イオン信号を受信する。出力信号は、イオン検出トランジスタQiに直列接続されたMOSFETQLNのドレインから、ソースフォロアの出力電圧Voutとして得る。この結果、MOSFETQLNのドレイン端子より得られるソースフォロアの出力電圧Voutが、入力イオン信号に対して、リニアに応答する。 As shown in FIG. 10, in the ISFET cell 2, the reference voltage V REF is applied to the pseudo reference electrode REFG on the gate of the ion detection transistor Qi. The gate part of the ion detection transistor Qi corresponds to the ion detection part 6 and receives an input ion signal based on the potential of the liquid interface. The output signal is obtained as the output voltage V out of the source follower from the drain of the MOSFET Q LN connected in series to the ion detection transistor Qi. As a result, the output voltage V out of the source follower obtained from the drain terminal of the MOSFET Q LN responds linearly to the input ion signal.

(イオン検出動作)
ISFETセル2の模式的平面パターン構成は、図11に示すように表される。また、ISFETセル2の光検出時のエネルギーポテンシャルダイヤグラムは、図12に示すように表され、イオン検出時のエネルギーポテンシャルダイヤグラムは、図13に示すように表される。
(Ion detection operation)
A schematic plane pattern configuration of the ISFET cell 2 is expressed as shown in FIG. Further, the energy potential diagram at the time of light detection of the ISFET cell 2 is expressed as shown in FIG. 12, and the energy potential diagram at the time of ion detection is expressed as shown in FIG.

ISFETセル2において、トランスファゲート電極20の電位は、リセット情報・光情報の検出時は、オフ状態のローレベル、pHイオン情報の検出時は、オン状態のハイレベルとし、トランスファゲート電極20の電位よってオン、オフ制御することができる。   In the ISFET cell 2, the potential of the transfer gate electrode 20 is set to the low level in the off state when detecting reset information / light information, and to the high level in the on state when detecting pH ion information. Therefore, on / off control can be performed.

―リセット情報・光情報の検出―
リセット取得モードにおいては、図12に示すように、トランスファゲート電極20の電位をローレベルにして、トランスファゲートトランジスタQGをオフ状態にする。このとき、イオン検出部6からドレイン領域16へのキャリア(電子)の流れは、トランスファゲート電極(TG)直下のポテンシャルバリアによって、塞き止められる。この状態では、ソース領域14近傍の電子は半導体基板10側に流出し、一方、ソース領域14近傍の正孔は、ソース領域14に流入する。
-Detection of reset information and optical information-
In the reset acquisition mode, as shown in FIG. 12, the potential of the transfer gate electrode 20 is set to a low level, and the transfer gate transistor Q G is turned off. At this time, the flow of carriers (electrons) from the ion detector 6 to the drain region 16 is blocked by the potential barrier immediately below the transfer gate electrode (TG). In this state, electrons near the source region 14 flow out to the semiconductor substrate 10 side, while holes near the source region 14 flow into the source region 14.

―イオン情報の検出―
次に、ISFETモードにおいては、図13に示すように、トランスファゲート電極20の電位をハイレベルにして、トランスファゲートトランジスタQGをオン状態にする。このとき、トランスファゲート電極(TG)直下のポテンシャルバリア高さが低下するため、イオン検出部6からドレイン領域16へのキャリア(電子)流入が引き起こされる。また、この状態では、ソース領域14近傍の電子は半導体基板10側に流出する。一方、ソース領域14近傍の正孔は、ソース領域14に流入する。
-Detection of ion information-
Next, in the ISFET mode, as shown in FIG. 13, the potential of the transfer gate electrode 20 is set to the high level, and the transfer gate transistor Q G is turned on. At this time, since the potential barrier height immediately below the transfer gate electrode (TG) is lowered, carrier (electron) inflow from the ion detector 6 to the drain region 16 is caused. In this state, electrons near the source region 14 flow out to the semiconductor substrate 10 side. On the other hand, holes near the source region 14 flow into the source region 14.

したがって、リセット取得モードにおいて得られたリセット情報・光情報をISFETモードにおいては、得られたデータから差し引くことによって、正確なイオン情報を検出することができる。   Therefore, accurate ion information can be detected by subtracting the reset information / light information obtained in the reset acquisition mode from the obtained data in the ISFET mode.

第1の実施の形態に係るイメージセンサによれば、pH光マルチモーダルイメージセンサにおいて、擬似参照電極をチップ上のセンシングエリア以外の全て、若しくは駆動回路、処理回路などの回路上に形成することにより、遮光を実現する。擬似参照電極がチップ上に形成されるため、光を照射して光学的イメージを取得する際に、擬似参照電極が光学的イメージに影響を及ぼし、影を形成することもない。   According to the image sensor according to the first embodiment, in the pH light multimodal image sensor, the pseudo reference electrode is formed on all of the circuits other than the sensing area on the chip or on a circuit such as a drive circuit or a processing circuit. Realize light shielding. Since the pseudo reference electrode is formed on the chip, when the optical image is acquired by irradiating light, the pseudo reference electrode affects the optical image and does not form a shadow.

第1の実施の形態に係るイメージセンサによれば、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上した擬似参照電極一体型光pHイメージセンサを提供することができる。   According to the image sensor according to the first embodiment, by forming the pseudo reference electrode on the circuit of the driving part and the processing part, it is not necessary to newly install the light shielding electrode and the reference electrode, and the sensor sensitivity is improved. An improved pseudo-reference electrode integrated optical pH image sensor can be provided.

第1の実施の形態に係るイメージセンサによれば、擬似参照電極が遮光膜の役割をするため、遮光膜を新たに形成する必要がない。   According to the image sensor according to the first embodiment, since the pseudo reference electrode serves as a light shielding film, it is not necessary to newly form a light shielding film.

第1の実施の形態に係るイメージセンサによれば、擬似参照電極とチップが一体型となるため、測定溶液が少量の場合でも測定が可能となる。   According to the image sensor of the first embodiment, since the pseudo reference electrode and the chip are integrated, measurement is possible even when the measurement solution is small.

[第2の実施の形態]
比較例に係るISFETセルの模式的断面構造は、図14に示すように表される。比較例においては、図14に示すように、参照電極24はガラス封止されたキャピラリー電極構造を備え、当該キャピラリー電極には、一定の参照電圧VREFが供給されている。また、図14に示すように、ソース領域52、ドレイン領域54、注入制御ゲート電極58およびトランスファゲート電極20、リセットゲート電極60およびリセット領域56上に配置されたパッシベーション膜22と、パッシベーション膜22上に配置された遮光膜50aと、遮光膜50a上に配置されたパッシベーション膜22aとを備える。その他の構成は、図15と同様である。
[Second Embodiment]
A schematic cross-sectional structure of an ISFET cell according to a comparative example is expressed as shown in FIG. In the comparative example, as shown in FIG. 14, the reference electrode 24 has a capillary electrode structure sealed with glass, and a constant reference voltage V REF is supplied to the capillary electrode. Further, as shown in FIG. 14, the passivation film 22 disposed on the source region 52, the drain region 54, the implantation control gate electrode 58 and the transfer gate electrode 20, the reset gate electrode 60 and the reset region 56, and the passivation film 22 The light shielding film 50a disposed on the light shielding film 50a and the passivation film 22a disposed on the light shielding film 50a. Other configurations are the same as those in FIG.

第2の実施の形態に係るイメージセンサに適用可能なISFETセル2の模式的断面構造は、図15(a)に示すように表され、図15(a)のセンサエリアの模式的平面パターン構成は、図15(b)に示すように表される。第2の実施の形態に係るイメージセンサは、CCD(Charge Coupled Device)型、若しくはCID(Charge Injection Device)型イメージセンサに相当する。   A schematic cross-sectional structure of the ISFET cell 2 applicable to the image sensor according to the second embodiment is expressed as shown in FIG. 15A, and a schematic plane pattern configuration of the sensor area in FIG. Is expressed as shown in FIG. The image sensor according to the second embodiment corresponds to a CCD (Charge Coupled Device) type or a CID (Charge Injection Device) type image sensor.

第2の実施の形態に係るイメージセンサ4に適用可能なISFETセル2の模式的断面構造は、図15(a)に示すように、第1導電型を有する半導体基板10と、半導体基板10上に配置され、第1導電型と反対導電型の第2導電型を有するウェル領域12と、ウェル領域12上に配置され、第1導電型を有するソース領域52、ドレイン領域54およびリセット領域56と、ウェル領域12上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に、ソース領域52に隣接して配置された注入制御ゲート電極58と、ゲート絶縁膜18上に、ドレイン領域54に隣接して配置されたトランスファゲート電極20と、ゲート絶縁膜18上に、ドレイン領域54とリセット領域56間に配置されたリセットゲート電極60と、ゲート絶縁膜18上に、注入制御ゲート電極58とトランスファゲート電極20間に配置されたイオン感応膜19と、イオン感応膜19に接触する液体試料26と、ソース領域52、ドレイン領域54、注入制御ゲート電極58、トランスファゲート電極20、リセットゲート電極60およびリセット領域56上に配置されたパッシベーション膜22と、パッシベーション膜22上に配置された擬似参照電極50とを備える。   A schematic cross-sectional structure of the ISFET cell 2 applicable to the image sensor 4 according to the second embodiment includes a semiconductor substrate 10 having the first conductivity type, and a semiconductor substrate 10 as shown in FIG. A well region 12 having a second conductivity type opposite to the first conductivity type, and a source region 52, a drain region 54, and a reset region 56 disposed on the well region 12 and having the first conductivity type, The gate insulating film 18 disposed on the well region 12, the implantation control gate electrode 58 disposed on the gate insulating film 18 and adjacent to the source region 52, the drain region 54 on the gate insulating film 18, and the like. A transfer gate electrode 20 disposed adjacent to the gate insulating film 18, a reset gate electrode 60 disposed between the drain region 54 and the reset region 56, and a gate insulating film 8, the ion sensitive film 19 disposed between the implantation control gate electrode 58 and the transfer gate electrode 20, the liquid sample 26 in contact with the ion sensitive film 19, the source region 52, the drain region 54, and the implantation control gate electrode 58. , A passivation film 22 disposed on the transfer gate electrode 20, the reset gate electrode 60 and the reset region 56, and a pseudo reference electrode 50 disposed on the passivation film 22.

ここで、イオン検出部6は、図15に示すように、ソース領域52とドレイン領域54間のウェル領域12と、ウェル領域12上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に配置されたイオン感応膜19からなる。   Here, as shown in FIG. 15, the ion detector 6 includes the well region 12 between the source region 52 and the drain region 54, the gate insulating film 18 disposed on the well region 12, and the gate insulating film 18. It consists of an ion sensitive film 19 arranged.

ここで、ゲート絶縁膜18には、例えば、タンタルオキサイド、アルミナ、若しくはシリコン窒化膜を適用することができる。若しくは、シリコン熱酸化膜上にシリコン窒化膜を積層した構造、シリコン熱酸化膜上にタンタルオキサイドを成膜した構造でも良い。さらに、シリコン熱酸化膜、シリコン窒化膜、タンタルオキサイドの順に積層した構造のゲート絶縁膜(イオン感応膜)はシリコン窒化膜による防水性、タンタルオキサイドの優れた感度、ドリフト特性の面から、尚良い。   Here, for example, tantalum oxide, alumina, or silicon nitride film can be applied to the gate insulating film 18. Alternatively, a structure in which a silicon nitride film is stacked on a silicon thermal oxide film, or a structure in which tantalum oxide is formed on a silicon thermal oxide film may be employed. Furthermore, a gate insulating film (ion-sensitive film) having a structure in which a silicon thermal oxide film, a silicon nitride film, and a tantalum oxide are stacked in this order is even better from the viewpoints of waterproofness by silicon nitride film, excellent sensitivity of tantalum oxide, and drift characteristics. .

イオン感応膜を透過した光を下のSi基板内のpn接合で検知するため、イオン感応膜は、目的の波長領域の光を透過する材料であれば良い。可視光の場合はシリコン窒素化膜、タンタルオキサイドなどが挙げられる。   Since the light transmitted through the ion sensitive film is detected by the pn junction in the lower Si substrate, the ion sensitive film may be a material that transmits light in the target wavelength region. In the case of visible light, a silicon nitride film, tantalum oxide, and the like can be given.

イオン感応膜19上に付着した、例えば、H+イオンなどによって、ゲート絶縁膜18下のウェル領域12に形成されるチャネル領域の電位が変化する。この結果、ソース領域14とドレイン領域16間の電流導通状態が変調され、この電流値を検出することによって、例えば、pH値などを検出することができる。 The potential of the channel region formed in the well region 12 below the gate insulating film 18 is changed by, for example, H + ions attached on the ion sensitive film 19. As a result, the current conduction state between the source region 14 and the drain region 16 is modulated. By detecting this current value, for example, the pH value can be detected.

図15において、擬似参照電極50は、Ag/AgCl(銀塩化銀)やPt(白金)などで形成可能である。擬似参照電極50には、一定の参照電圧VREFが供給されている。Ag/AgCl(銀塩化銀)は、スクリーン印刷などによって、直接形成可能である。また、Agを形成して、KClなどの溶液中で電気分解することによるめっき技術によっても形成可能である。 In FIG. 15, the pseudo reference electrode 50 can be formed of Ag / AgCl (silver silver chloride), Pt (platinum), or the like. A fixed reference voltage V REF is supplied to the pseudo reference electrode 50. Ag / AgCl (silver silver chloride) can be directly formed by screen printing or the like. It can also be formed by a plating technique in which Ag is formed and electrolyzed in a solution such as KCl.

図15において、擬似参照電極50は、イオン検出部6以外のパッシベーション膜22上に延在し、液体試料26中の電位を制御すると共に、遮光膜としても利用される。   In FIG. 15, the pseudo reference electrode 50 extends on the passivation film 22 other than the ion detector 6 and controls the potential in the liquid sample 26 and is also used as a light shielding film.

尚、図15に示される構造は、CMOS形成技術を適用して形成可能である。図15において、LOCOS絶縁膜17の下部には、チャネルストッパ拡散層が形成されるが、図示を省略している。   The structure shown in FIG. 15 can be formed by applying a CMOS forming technique. In FIG. 15, a channel stopper diffusion layer is formed below the LOCOS insulating film 17, but the illustration is omitted.

ソース領域52は、電荷注入端子IDに接続され、注入制御ゲート電極58は、注入制御ゲートICGに接続され、トランスファゲート電極20は、トランスファゲートTGに接続され、ドレイン領域54は、フローティングディフュージョンFDに接続され、リセットゲート電極60は、リセットゲートRGに接続され、リセット領域56には、リセット電源VRESに接続されている。   The source region 52 is connected to the charge injection terminal ID, the injection control gate electrode 58 is connected to the injection control gate ICG, the transfer gate electrode 20 is connected to the transfer gate TG, and the drain region 54 is connected to the floating diffusion FD. The reset gate electrode 60 is connected to the reset gate RG, and the reset region 56 is connected to the reset power supply VRES.

フローティングディフュージョンFDは、MOSFETQDのゲートに接続される。MOSFETQDのドレインには電源電圧VDが印加され、MOSFETQDのソースと接地電位間に接続されたMOSFETQLNのドレインから出力電圧Voutが得られる。 Floating diffusion FD is connected to the gate of MOSFET Q D. The drain of MOSFET Q D power supply voltage V D is applied, the output voltage V out from the drain of MOSFET Q LN connected between the source and the ground potential of the MOSFET Q D is obtained.

ソース領域52とドレイン領域54間のチャネル領域では、注入制御ゲート電極58、トランスファゲート電極20の電位制御によって、ソース領域52から注入された電荷(電子)が、ドレイン領域54に転送される。   In the channel region between the source region 52 and the drain region 54, charges (electrons) injected from the source region 52 are transferred to the drain region 54 by controlling the potentials of the injection control gate electrode 58 and the transfer gate electrode 20.

ドレイン領域54とリセット領域56間には、リセットゲート電極60のゲート電位で制御されるリセット用のMOSFETが形成される。したがって、ドレイン領域54の電位は、リセット用のMOSFETによって制御される。   A reset MOSFET controlled by the gate potential of the reset gate electrode 60 is formed between the drain region 54 and the reset region 56. Therefore, the potential of the drain region 54 is controlled by the reset MOSFET.

第2の実施の形態に係るイメージセンサの模式的平面パターン構成は、図16(a)に示すように表される。図16(a)に示すように、セルアレイ領域1を囲む垂直走査回路30、水平走査回路32および信号処理回路34上には、擬似参照電極50が配置されている。ボンディングパッド36上に擬似参照電極50は特に配置されていない。尚、垂直走査回路30、水平走査回路32および信号処理回路34とこれらの上部に配置される擬似参照電極50との間には、層間絶縁膜、パッシベーション膜22などが介在され、絶縁されている。擬似参照電極50は、この場合、遮光膜としての機能を有する。   A schematic planar pattern configuration of the image sensor according to the second embodiment is expressed as shown in FIG. As shown in FIG. 16A, the pseudo reference electrode 50 is disposed on the vertical scanning circuit 30, the horizontal scanning circuit 32, and the signal processing circuit 34 that surround the cell array region 1. The pseudo reference electrode 50 is not particularly disposed on the bonding pad 36. An interlayer insulating film, a passivation film 22 and the like are interposed and insulated between the vertical scanning circuit 30, the horizontal scanning circuit 32, and the signal processing circuit 34 and the pseudo reference electrode 50 disposed above them. . In this case, the pseudo reference electrode 50 has a function as a light shielding film.

第2の実施の形態に係るイメージセンサのISFETセルの模式的平面パターン構成は、図16(b)に示すように表される。図16(b)において、II−II線に沿う模式的断面構造が図15(a)に対応している。図16(b)においても、図15(a)から明らかなように、イオン検出部6以外の領域は、擬似参照電極50で覆われている。   A schematic planar pattern configuration of the ISFET cell of the image sensor according to the second embodiment is expressed as shown in FIG. In FIG. 16B, a schematic cross-sectional structure along the line II-II corresponds to FIG. Also in FIG. 16B, as apparent from FIG. 15A, the region other than the ion detector 6 is covered with the pseudo reference electrode 50.

また、第2の実施の形態に係るイメージセンサ4のISFETセル2の模式的回路ブロック構成は、図17に示すように表される。ISFETセル2は、図17に示すように、イオン検出部6のイオン検出トランジスタQiと、トランスファゲートTGによるトランスファゲートトランジスタQGの直列回路で構成され、トランスファゲートトランジスタQGのドレイン領域54にリセット用のMOSFETが接続され、イオン検出トランジスタQiのソース領域(イオン検出部6)には、電荷注入用のMOSFETQLNが接続される。 A schematic circuit block configuration of the ISFET cell 2 of the image sensor 4 according to the second embodiment is expressed as shown in FIG. ISFET cell 2, as shown in FIG. 17, the ion detection transistor Qi of the ion detector 6 is constituted by a series circuit of the transfer gate transistor Q G by the transfer gate TG, a reset drain region 54 of the transfer gate transistor Q G MOSFET of use is connected to the source region of the ion detection transistor Qi (ion detection section 6), MOSFET Q LN for charge injection is connected.

第2の実施の形態に係るイメージセンサによれば、CCD/CID型のpH光マルチモーダルイメージセンサにおいて、擬似参照電極をチップ上のセンシングエリア以外の全て、若しくは駆動回路、処理回路などの回路上に形成することにより、遮光を実現する。擬似参照電極がチップ上に形成されるため、光を照射して光学的イメージを取得する際に、擬似参照電極が光学的イメージに影響を及ぼし、影を形成することもない。   According to the image sensor according to the second embodiment, in the CCD / CID type pH light multimodal image sensor, the pseudo reference electrodes are all on the circuit other than the sensing area on the chip, or on a circuit such as a drive circuit or a processing circuit. The light shielding is realized. Since the pseudo reference electrode is formed on the chip, when the optical image is acquired by irradiating light, the pseudo reference electrode affects the optical image and does not form a shadow.

なお、第2の実施の形態に係るイメージセンサ4の模式的回路ブロック構成は、第1の実施の形態の図5と同様に構成可能である。   The schematic circuit block configuration of the image sensor 4 according to the second embodiment can be configured in the same manner as in FIG. 5 of the first embodiment.

第2の実施の形態に係るイメージセンサによれば、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上したCCD/CID型の擬似参照電極一体型光pHイメージセンサを提供することができる。   According to the image sensor according to the second embodiment, by forming the pseudo reference electrode on the circuit of the driving part and the processing part, it is not necessary to newly install the light shielding electrode and the reference electrode, and the sensor sensitivity is increased. An improved CCD / CID type pseudo-reference electrode integrated optical pH image sensor can be provided.

第2の実施の形態に係るCCD/CID型のイメージセンサによれば、擬似参照電極が遮光膜の役割をするため、遮光膜を新たに形成する必要がない。   According to the CCD / CID type image sensor according to the second embodiment, since the pseudo reference electrode serves as a light shielding film, it is not necessary to newly form a light shielding film.

第2の実施の形態に係るCCD/CID型のイメージセンサによれば、擬似参照電極とチップが一体型となるため、測定溶液が少量の場合でも測定が可能となる。   According to the CCD / CID type image sensor according to the second embodiment, since the pseudo reference electrode and the chip are integrated, measurement is possible even when the measurement solution is small.

[第3の実施の形態]
(イメージセンサ)
第3の実施の形態に係るイメージセンサ4の模式的回路ブロック構成は、図18示すように、行方向に延伸する複数のワード線WL1,WL2,…,WLmと、ワード線WL1,WL2,…,WLmに直交し、列方向に延伸する複数のビット線BL1,BL2,…,BLnと、複数のワード線WL1,WL2,…,WLmに対してそれぞれドレインが接続された複数の垂直選択トランジスタQV1,QV2,…,QVmと、複数の垂直選択トランジスタQV1,QV2,…,QVmのそれぞれゲートが接続された垂直走査回路30と、複数のビット線BL1,BL2,…,BLnに対して、それぞれソースが接続された水平選択トランジスタQH1,QH2,…,QHnと、複数の水平トランジスタQH1,QH2,…,QHnのそれぞれゲートが接続された水平走査回路32と、ワード線WL1,WL2,…,WLmとビット線BL1,BL2,…,BLnの交差部に配置されたISFETセルCmnとを備える。
[Third embodiment]
(Image sensor)
As shown in FIG. 18, a schematic circuit block configuration of the image sensor 4 according to the third embodiment includes a plurality of word lines WL1, WL2,..., WLm extending in the row direction and word lines WL1, WL2,. , WLm orthogonal to the plurality of bit lines BL1, BL2,..., BLn and a plurality of vertical selection transistors Q each having a drain connected to the plurality of word lines WL1, WL2,. V1, Q V2, ..., and Q Vm, a plurality of vertical selection transistors Q V1, Q V2, ..., a vertical scanning circuit 30, the gate of which is connected to the Q Vm, a plurality of bit lines BL1, BL2, ..., BLn respect, the horizontal selection transistor Q H1, Q H2 having a source connected respectively, ..., and Q Hn, a plurality of horizontal transistors Q H1, Q H2, ..., the water gates of Q Hn is connected Includes a scanning circuit 32, the word lines WL1, WL2, ..., WLm and bit lines BL1, BL2, ..., and ISFET cell C mn arranged in the intersection of BLn.

また、第3の実施の形態に係るイメージセンサ4に適用されるISFETセル2の模式的回路構成は、図19に示すように、イオン検出部6のイオン検出トランジスタQiと、トランスファゲートTGによるトランスファゲートトランジスタQGの直列回路と、トランスファゲートトランジスタQGのドレインとイオン検出トランジスタQiのソース間に接続された蓄積キャパシタCSとの並列回路で構成され、トランスファゲートトランジスタQGのドレイン領域16に電源電圧VDが接続され、イオン検出トランジスタQiのソース領域14には、MOSFETQLNが接続される。 Further, as shown in FIG. 19, a schematic circuit configuration of the ISFET cell 2 applied to the image sensor 4 according to the third embodiment is a transfer using an ion detection transistor Qi of the ion detection unit 6 and a transfer gate TG. a series circuit of gate transistors Q G, is composed of a parallel circuit of a storage capacitor C S which are connected between the sources of the drain and the ion detector transistor Qi of the transfer gate transistor Q G, the drain region 16 of the transfer gate transistor Q G A power supply voltage V D is connected, and a MOSFET Q LN is connected to the source region 14 of the ion detection transistor Qi.

第3の実施の形態に係るイメージセンサ4は、図18に示すように、複数の水平選択トランジスタQH1,QH2,…,QHnのドレインを共通接続して得られた電源ラインに接続された電源電圧VDDと、複数の垂直選択トランジスタQV1,QV2,…,QVmのソースを共通接続して得られた出力端子と接地電位間に接続されたMOSFETQLNを備える。 As shown in FIG. 18, the image sensor 4 according to the third embodiment is connected to a power supply line obtained by commonly connecting the drains of a plurality of horizontal selection transistors Q H1 , Q H2 ,. It comprises a power supply voltage V DD, a plurality of vertical selection transistors Q V1, Q V2, ..., the MOSFET Q LN to the output terminal obtained connected between the ground potential by commonly connecting the source of Q Vm.

第3の実施の形態に係るイメージセンサ4は、複数の水平選択トランジスタQH1,QH2,…,QHnのドレインを共通接続して得られた出力端子と接地電位間に接続されたMOSFETQLNと、複数の垂直選択トランジスタQV1,QV2,…,QVmのソースを共通接続して得られた電源ラインに接続された電源電圧VDDとを備えていても良い。 The image sensor 4 according to the third embodiment, a plurality of horizontal selection transistors Q H1, Q H2, ..., MOSFETQ LN to the drain of Q Hn is connected between the output terminal obtained by commonly connected ground And a power supply voltage V DD connected to a power supply line obtained by commonly connecting the sources of the plurality of vertical selection transistors Q V1 , Q V2 ,..., Q Vm .

第3の実施の形態に係るイメージセンサ4においては、イメージセンサ4が配置された半導体基板10上に試料セル100を配置し、リセット情報・光情報の検出時は、ISFETセルCijのトランスファゲート電極20のトランスファゲート電圧VTGをオフ状態のローレベルとし、pHイオン情報の検出時は、オン状態のハイレベルとし、トランスファゲート電極20のトランスファゲート電圧VTGによってオン、オフ制御することによって、リセット情報・光情報のイメージ情報と、pHイオン分布情報の両方を検出することができる。 In the image sensor 4 according to the third embodiment, the sample cell 100 is arranged on the semiconductor substrate 10 on which the image sensor 4 is arranged, and when detecting reset information / light information, the transfer gate of the ISFET cell C ij is used. By setting the transfer gate voltage V TG of the electrode 20 to a low level in an off state, and detecting pH ion information, the transfer gate voltage V TG is set to a high level in an on state, and on / off control is performed by the transfer gate voltage V TG of the transfer gate electrode 20, Both image information of reset information / light information and pH ion distribution information can be detected.

また、第3の実施の形態に係るイメージセンサ4においては、各画素のイオン検出トランジスタQmnとトランスファゲートトランジスタQGの直列回路に対して、蓄積キャパシタCSを並列接続し、これにより、画素選択時に蓄積キャパシタCSが充電され、画素選択されていない時に蓄積キャパシタCSが放電することにより、常に駆動状態を保持することができ、イメージセンサ4のアレイ動作を安定化することができる。すなわち、画素選択されていない時も蓄積キャパシタCSから電力供給されるため、駆動状態を保持可能であり、安定性が向上する。 In the image sensor 4 according to the third embodiment, the storage capacitor C S is connected in parallel to the series circuit of the ion detection transistor Q mn and the transfer gate transistor Q G of each pixel, whereby the pixel charged storage capacitor C S is the time of selection, by the storage capacitor C S is discharged when non-pixel selection, can always be holding a driving state, the array operation of the image sensor 4 can be stabilized. That is, since the electric power is supplied from the storage capacitor C S when it is not the pixel selection is capable of holding the operating state, stability is improved.

第3の実施の形態に係るイメージセンサ4に適用されるISFETセル2においては、トランスファゲート電極20に加える電圧を調節することにより、リセット情報、光情報を取得するモードと、pHを取得するモードを切り替えることができるため、正確なイオン情報を検出することができる。   In the ISFET cell 2 applied to the image sensor 4 according to the third embodiment, a mode for acquiring reset information and optical information and a mode for acquiring pH by adjusting the voltage applied to the transfer gate electrode 20. Therefore, accurate ion information can be detected.

第3の実施の形態に係るイメージセンサ4に適用されるISFETセル2においては、イオン検出トランジスタQmnとトランスファゲートトランジスタQGの直列構成に対して、蓄積キャパシタCSを並列接続することにより、ドレインDとソースS間に電源電圧が印加されたオン状態では蓄積キャパシタCSが充電され、ドレインDとソースS間に電源電圧が印加されないオフ状態では蓄積キャパシタCSが放電することにより、常に駆動状態を保持することができ、安定性が向上する。 In the ISFET cell 2 applied to the image sensor 4 according to the third embodiment, the storage capacitor C S is connected in parallel to the series configuration of the ion detection transistor Q mn and the transfer gate transistor Q G. The storage capacitor C S is charged in the on state in which the power supply voltage is applied between the drain D and the source S, and the storage capacitor C S is always discharged in the off state in which the power supply voltage is not applied between the drain D and the source S. The driving state can be maintained, and stability is improved.

(ISFETセル)
第3の実施の形態に係るイメージセンサ4に適用されるISFETセル2の模式的断面構造であって、イオン検出動作の模式的説明図は、図20に示すように表される。また、比較例に係るイメージセンサセルの模式的断面構造であって、イオン検出動作の模式的説明図は、図21に示すように表される。
(ISFET cell)
20 is a schematic cross-sectional structure of an ISFET cell 2 applied to the image sensor 4 according to the third embodiment, and a schematic explanatory diagram of an ion detection operation is expressed as shown in FIG. Moreover, it is typical sectional structure of the image sensor cell which concerns on a comparative example, Comprising: The typical explanatory drawing of ion detection operation | movement is represented as shown in FIG.

また、第3の実施の形態に係るイメージセンサの模式的断面構造であって、イオン検出動作の模式的説明図は、図22(a)に示すように表され、図22(a)のセンサエリアの模式的平面パターン構成は、図22(b)に示すように表される。図22は、図20の詳細な構造に対応している。   Moreover, it is typical sectional structure of the image sensor which concerns on 3rd Embodiment, Comprising: The typical explanatory drawing of ion detection operation | movement is represented as shown to Fig.22 (a), and the sensor of Fig.22 (a) is shown. A schematic planar pattern configuration of the area is expressed as shown in FIG. FIG. 22 corresponds to the detailed structure of FIG.

比較例においては、図21示すように、参照電極24はガラス封止されたキャピラリー電極構造を備え、当該キャピラリー電極には、一定の参照電圧VREFが供給されている。また、図21に示すように、ソース領域14、ドレイン領域16、およびトランスファゲート電極20上に配置されたパッシベーション膜22と、パッシベーション膜22上に配置された遮光膜50aを備える。さらに、遮光膜50a上に、パッシベーション膜22aを備える。その他の構成は、図22と同様である。 In the comparative example, as shown in FIG. 21, the reference electrode 24 has a capillary electrode structure sealed with glass, and a constant reference voltage V REF is supplied to the capillary electrode. Further, as shown in FIG. 21, a passivation film 22 disposed on the source region 14, the drain region 16, and the transfer gate electrode 20 and a light shielding film 50 a disposed on the passivation film 22 are provided. Further, a passivation film 22a is provided on the light shielding film 50a. Other configurations are the same as those in FIG.

第3の実施の形態に係るイメージセンサ4に適用されるISFETセル2は、図20および図22(a)および図22(b)に示すように、第1導電型を有する半導体基板10と、半導体基板10上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域12と、第1ウェル領域12上に配置され、第1導電型を有するソース領域14およびドレイン領域16と、第1ウェル領域12上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に、ドレイン領域16に隣接して配置されたトランスファゲート電極20と、ゲート絶縁膜18上に配置されたイオン感応膜19と、ソース領域14とドレイン領域16間に接続される蓄積キャパシタCSと、イオン感応膜19に接触する液体試料26と、ソース領域14、トランスファゲート電極20およびドレイン領域16上に配置されたパッシベーション膜22と、パッシベーション膜22上に、液体試料26に接触して配置された擬似参照電極50とを備える。なお、図22(a)に示すように、第1ウェル領域12には、第1ウェルコンタクト領域45が形成され、半導体基板10には、基板コンタクト領域43が形成されている。 As shown in FIGS. 20, 22 (a) and 22 (b), the ISFET cell 2 applied to the image sensor 4 according to the third embodiment includes a semiconductor substrate 10 having a first conductivity type, A first well region 12 disposed on the semiconductor substrate 10 and having a second conductivity type opposite to the first conductivity type; a source region 14 disposed on the first well region 12 and having the first conductivity type; On the drain region 16, the gate insulating film 18 disposed on the first well region 12, on the gate insulating film 18, on the transfer gate electrode 20 disposed adjacent to the drain region 16, and on the gate insulating film 18 an ion-sensitive membrane 19 disposed, a storage capacitor C S is connected between the source region 14 and drain region 16, the liquid sample 26 in contact with the ion-sensitive membrane 19, the source region 14, Trang It comprises a Fageto electrode 20 and the drain region 16 a passivation film 22 disposed on, on the passivation film 22, a pseudo reference electrode 50 disposed in contact with the liquid sample 26. As shown in FIG. 22A, a first well contact region 45 is formed in the first well region 12, and a substrate contact region 43 is formed in the semiconductor substrate 10.

また、ISFETセル2は、半導体基板10上に配置され、第1導電型を有する第2ウェル領域23と、第2ウェル領域23上に配置され、第1導電型を有する第2ウェルコンタクト領域13と、第2ウェル領域23上のゲート絶縁膜18上に配置され、第2ウェル領域23との間で蓄積キャパシタCSを形成するキャパシタ電極21とを備えていても良い。 The ISFET cell 2 is disposed on the semiconductor substrate 10 and has a second well region 23 having the first conductivity type, and a second well contact region 13 having the first conductivity type and disposed on the second well region 23. When disposed on the second well region 23 on the gate insulating film 18 may comprise a capacitor electrode 21 forming a storage capacitor C S between the second well region 23.

また、ISFETセル2において、ドレイン領域16は、キャパシタ電極21に接続され、ソース領域14は、ウェルコンタクト領域13に接続され、ドレイン領域16とソース領域14間に並列に蓄積キャパシタCSを備えていても良い。 In the ISFET cell 2, the drain region 16 is connected to the capacitor electrode 21, the source region 14 is connected to the well contact region 13, and a storage capacitor C S is provided in parallel between the drain region 16 and the source region 14. May be.

また、ISFETセル2において、パッシベーション膜22は、第2ウェル領域23上にも延在して配置され、かつ擬似参照電極50は、当該パッシベーション膜22上にも延在して配置されていても良い。   Further, in the ISFET cell 2, the passivation film 22 may be disposed so as to extend also on the second well region 23, and the pseudo reference electrode 50 may be disposed so as to extend also on the passivation film 22. good.

ここで、イオン検出部6は、図20および図22(a)に示すように、ソース領域14とドレイン領域16間のウェル領域12と、ウェル領域12上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に配置されたイオン感応膜19からなる。   Here, as shown in FIGS. 20 and 22A, the ion detector 6 includes a well region 12 between the source region 14 and the drain region 16, a gate insulating film 18 disposed on the well region 12, It consists of an ion sensitive film 19 disposed on the gate insulating film 18.

ここで、ゲート絶縁膜18には、例えば、タンタルオキサイド、アルミナ、若しくはシリコン窒化膜を適用することができる。若しくは、シリコン熱酸化膜上にシリコン窒化膜を積層した構造、シリコン熱酸化膜上にタンタルオキサイドを成膜した構造でも良い。さらに、シリコン熱酸化膜、シリコン窒化膜、タンタルオキサイドの順に積層した構造のゲート絶縁膜(イオン感応膜)はシリコン窒化膜による防水性、タンタルオキサイドの優れた感度、ドリフト特性の面から、尚良い。   Here, for example, tantalum oxide, alumina, or silicon nitride film can be applied to the gate insulating film 18. Alternatively, a structure in which a silicon nitride film is stacked on a silicon thermal oxide film, or a structure in which tantalum oxide is formed on a silicon thermal oxide film may be employed. Furthermore, a gate insulating film (ion-sensitive film) having a structure in which a silicon thermal oxide film, a silicon nitride film, and a tantalum oxide are stacked in this order is even better from the viewpoints of waterproofness by silicon nitride film, excellent sensitivity of tantalum oxide, and drift characteristics. .

イオン感応膜を透過した光を下のSi基板内のpn接合で検知するため、イオン感応膜は、目的の波長領域の光を透過する材料であれば良い。可視光の場合はシリコン窒素化膜、タンタルオキサイドなどが挙げられる。   Since the light transmitted through the ion sensitive film is detected by the pn junction in the lower Si substrate, the ion sensitive film may be a material that transmits light in the target wavelength region. In the case of visible light, a silicon nitride film, tantalum oxide, and the like can be given.

イオン感応膜19上に付着した、例えば、H+イオンなどによって、ゲート絶縁膜18下のウェル領域12に形成されるチャネル領域の電位が変化する。この結果、ソース領域14とドレイン領域16間の電流導通状態が変調され、この電流値を検出することによって、例えば、pH値などを検出することができる。 The potential of the channel region formed in the well region 12 below the gate insulating film 18 is changed by, for example, H + ions attached on the ion sensitive film 19. As a result, the current conduction state between the source region 14 and the drain region 16 is modulated. By detecting this current value, for example, the pH value can be detected.

擬似参照電極50は、図22(a)および図22(b)に示すように、イオン検出部6以外のパッシベーション膜22上に延在し、液体試料26中の電位を制御すると共に、遮光膜としても利用される。   As shown in FIGS. 22A and 22B, the pseudo reference electrode 50 extends on the passivation film 22 other than the ion detector 6, controls the potential in the liquid sample 26, and also shields the light. Also used as

擬似参照電極50は、Ag/AgCl(銀塩化銀)やPt(白金)などで形成可能である。擬似参照電極50には、一定の参照電圧VREFが供給されている。Ag/AgCl(銀塩化銀)は、スクリーン印刷などによって、直接形成可能である。また、Agを形成して、KClなどの溶液中で電気分解することによるめっき技術によっても形成可能である。 The pseudo reference electrode 50 can be formed of Ag / AgCl (silver silver chloride), Pt (platinum), or the like. A fixed reference voltage V REF is supplied to the pseudo reference electrode 50. Ag / AgCl (silver silver chloride) can be directly formed by screen printing or the like. It can also be formed by a plating technique in which Ag is formed and electrolyzed in a solution such as KCl.

尚、図20および図22(a)に示される構造は、CMOS形成技術を適用して形成可能である。LOCOS絶縁膜17の下部には、チャネルストッパ拡散層が形成されるが、図示を省略している。   Note that the structure shown in FIGS. 20 and 22A can be formed by applying a CMOS forming technique. A channel stopper diffusion layer is formed below the LOCOS insulating film 17 but is not shown.

第3の実施の形態に係るイメージセンサによれば、各画素のイオン検出トランジスタに対して、蓄積キャパシタを並列接続し、画素選択時に蓄積キャパシタCSが充電され、画素選択されていない時に蓄積キャパシタCSが放電することにより、常に駆動状態を保持することができ、アレイ動作を安定化することができる。すなわち、画素選択されていない時も蓄積キャパシタCSから電力供給されるため、駆動状態を保持可能であり、安定性が向上する。 According to the image sensor of the third embodiment, the storage capacitor is connected in parallel to the ion detection transistor of each pixel, and the storage capacitor C S is charged when the pixel is selected, and the storage capacitor is not selected. Since C S is discharged, the driving state can be always maintained, and the array operation can be stabilized. That is, since the electric power is supplied from the storage capacitor C S when it is not the pixel selection is capable of holding the operating state, stability is improved.

第3の実施の形態に係るイメージセンサによれば、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上した擬似参照電極一体型光pHイメージセンサを提供することができる。   According to the image sensor according to the third embodiment, by forming the pseudo reference electrode on the circuit of the driving part and the processing part, it is not necessary to newly install the light shielding electrode and the reference electrode, and the sensor sensitivity is improved. An improved pseudo-reference electrode integrated optical pH image sensor can be provided.

第3の実施の形態に係るイメージセンサによれば、擬似参照電極が遮光膜の役割をするため、遮光膜を新たに形成する必要がない。   According to the image sensor according to the third embodiment, since the pseudo reference electrode serves as a light shielding film, it is not necessary to newly form a light shielding film.

第3の実施の形態に係るイメージセンサによれば、擬似参照電極とチップが一体型となるため、測定溶液が少量の場合でも測定が可能となる。   According to the image sensor of the third embodiment, since the pseudo reference electrode and the chip are integrated, measurement is possible even when the measurement solution is small.

第1の実施の形態に係るイメージセンサによれば、常時駆動によって安定化可能な擬似参照電極一体型光pHイメージセンサを提供することができる。   According to the image sensor which concerns on 1st Embodiment, the pseudo | simulation reference electrode integrated optical pH image sensor which can be stabilized by a constant drive can be provided.

[第4の実施の形態]
(イメージセンサ)
第4の実施の形態に係るイメージセンサ4の模式的回路ブロック構成は、図23に示すように表される。また、図23において、ISFETセルCmnにおける動作モードの説明は、図24に示すように表される。図23および図24から明らかなように、垂直選択トランジスタQVmと、水平選択トランジスタQHnによって選択されるISFETセルCmnのイオン検出トランジスタQmnは、垂直選択トランジスタQVmと、水平選択トランジスタQHnの両方が同時にON状態にあるとき、ON状態となる。垂直選択トランジスタQVmと、水平選択トランジスタQHnの両方が同時にOFF状態、若しくはいずれか一方がOFF状態にあるとき、OFF状態となる。
[Fourth embodiment]
(Image sensor)
A schematic circuit block configuration of the image sensor 4 according to the fourth embodiment is expressed as shown in FIG. In FIG. 23, the description of the operation mode in the ISFET cell C mn is expressed as shown in FIG. As is apparent from FIGS. 23 and 24, the ion detection transistor Q mn of the ISFET cell C mn selected by the vertical selection transistor Q Vm and the horizontal selection transistor Q Hn includes the vertical selection transistor Q Vm and the horizontal selection transistor Q When both Hn are in the ON state at the same time, they are in the ON state. When both the vertical selection transistor Q Vm and the horizontal selection transistor Q Hn are turned off at the same time, or when one of them is turned off, it is turned off.

第4の実施の形態に係るイメージセンサ4は、図23に示すように、行方向に延伸する複数のワード線WL1,WL2,…,WLmと、ワード線WL1,WL2,…,WLmに直交し、列方向に延伸する複数のビット線BL1,BL2,…,BLnと、複数のワード線WL1,WL2,…,WLmに対してそれぞれドレインが接続された複数の垂直選択トランジスタQV1,QV2,…,QVmと、複数の垂直選択トランジスタQV1,QV2,…,QVmのそれぞれゲートが接続された垂直走査回路30と、複数のビット線BL1,BL2,…,BLnに対して、それぞれソースが接続された水平選択トランジスタQH1,QH2,…,QHnと、複数の水平トランジスタQH1,QH2,…,QHnのそれぞれゲートが接続された水平走査回路32と、ワード線WL1,WL2,…,WLmとビット線BL1,BL2,…,BLnの交差部に配置されたISFETセルCmnとを備える。 As shown in FIG. 23, the image sensor 4 according to the fourth embodiment is orthogonal to the plurality of word lines WL1, WL2,..., WLm extending in the row direction and the word lines WL1, WL2,. , BLn extending in the column direction, and a plurality of vertical selection transistors Q V1 , Q V2 , drains connected to the word lines WL1, WL2,. .., Q Vm and a plurality of vertical selection transistors Q V1 , Q V2 ,..., Q Vm , respectively, and a plurality of bit lines BL1, BL2,. a source connected horizontal selection transistors Q H1, Q H2, ..., and Q Hn, a plurality of horizontal transistors Q H1, Q H2, ..., the horizontal scanning circuit 32, each gate of Q Hn is connected, word Line WL1, WL2, ..., includes WLm and bit lines BL1, BL2, ..., and ISFET cell C mn arranged in the intersection of BLn.

ここで、ISFETセルC11、C12、…、C1n、21、C22、…、C2n、…、Cm1、Cm2、…、Cmnは、それぞれイオン検出トランジスタQ11、Q12、…、Q1n、21、Q22、…、Q2n、…、Qm1、Qm2、…、Qmnと蓄積キャパシタCSとの並列回路からなる。 Here, ISFET cell C 11, C 12, ..., C 1n, C 21, C 22, ..., C 2n, ..., C m1, C m2, ..., C mn is ion detection transistor Q 11, respectively, Q 12 , ..., Q 1n, Q 21 , Q 22 , ..., Q 2n , ..., Q m1 , Q m2 , ..., Q mn and a parallel circuit of the storage capacitor C S.

(ISFETセル)
第4の実施の形態に係るイメージセンサ4に適用されるISFETセル2の模式的回路構成は図25(a)に示すように表され、図25(a)の簡易な回路表示は、図25(b)に示すように表される。
(ISFET cell)
A schematic circuit configuration of the ISFET cell 2 applied to the image sensor 4 according to the fourth embodiment is expressed as shown in FIG. 25A, and a simple circuit display of FIG. It is expressed as shown in (b).

第4の実施の形態に係るイメージセンサ4に適用されるISFETセル2は、図25に示すように、イオン検出トランジスタQmnと蓄積キャパシタCSとの並列回路からなる。 As shown in FIG. 25, the ISFET cell 2 applied to the image sensor 4 according to the fourth embodiment includes a parallel circuit of an ion detection transistor Q mn and a storage capacitor C S.

イオン検出トランジスタQmnのドレインDとソースS間に電源電圧が印加されたオン状態における動作は、図26(a)に示すように表され、イオン検出トランジスタQmnが導通状態にあり、かつ蓄積キャパシタCSが電源電圧で充電された状態にある。イオン検出トランジスタQmnのドレインDとソースS間に電源電圧が印加されていないオフ状態における動作は、図26(b)に示すように表される。この場合においても、イオン検出トランジスタQmnは、蓄積キャパシタCSの蓄積電荷の放電電流によって、導通状態にあり、かつ蓄積キャパシタCSは、放電状態にある。 Operation in the on-state drain D and source voltage between the source S is applied in ion detection transistor Q mn is expressed as shown in FIG. 26 (a), the ion detection transistor Q mn is in a conductive state, and storage The capacitor C S is charged with the power supply voltage. The operation in the off state in which the power supply voltage is not applied between the drain D and the source S of the ion detection transistor Q mn is expressed as shown in FIG. In this case, the ion detection transistor Q mn, the discharge current of the charge accumulated in the storage capacitor C S, is in the conducting state, and the storage capacitor C S is in the discharged state.

ISFETセル2においては、イオン検出トランジスタQmnに対して、蓄積キャパシタCSを並列接続することにより、ドレインDとソースS間に電源電圧が印加されたオン状態では蓄積キャパシタCSが充電され、ドレインDとソースS間に電源電圧が印加されないオフ状態では蓄積キャパシタCSが放電することにより、常に駆動状態を保持することができ、安定性が向上する。 In the ISFET cell 2, the storage capacitor C S is connected in parallel to the ion detection transistor Q mn , so that the storage capacitor C S is charged in the ON state in which the power supply voltage is applied between the drain D and the source S, In the off state where the power supply voltage is not applied between the drain D and the source S, the storage capacitor C S is discharged, so that the driving state can always be maintained and the stability is improved.

第4の実施の形態に係るISFETをアレイ状に配列したイメージセンサ4は、図23に示すように、複数の水平選択トランジスタQH1,QH2,…,QHnのドレインを共通接続して得られた出力端子と接地電位間に接続されたMOSFETQLNと、複数の垂直選択トランジスタQV1,QV2,…,QVmのソースを共通接続して得られた電源ラインに接続された電源電圧VDDとを備える。 As shown in FIG. 23, the image sensor 4 in which the ISFETs according to the fourth embodiment are arranged in an array is obtained by commonly connecting the drains of a plurality of horizontal selection transistors Q H1 , Q H2 ,. Power supply voltage V connected to a power supply line obtained by commonly connecting the MOSFET Q LN connected between the output terminal and the ground potential and the sources of the plurality of vertical selection transistors Q V1 , Q V2 ,. With DD .

第2の実施の形態に係るISFETをアレイ状に配列したイメージセンサ4は、複数の水平選択トランジスタQH1,QH2,…,QHnのドレインを共通接続して得られた電源ラインに接続された電源電圧VDDと、複数の垂直選択トランジスタQV1,QV2,…,QVmのソースを共通接続して得られた出力端子と接地電位間に接続されたMOSFETQLNとを備えていても良い。 The image sensor 4 in which the ISFETs according to the second embodiment are arranged in an array is connected to a power supply line obtained by commonly connecting the drains of a plurality of horizontal selection transistors Q H1 , Q H2 ,. and the power supply voltage V DD and a plurality of vertical selection transistors Q V1, Q V2, ..., even if a MOSFET Q LN to the output terminal obtained connected between the ground potential by commonly connecting the sources of the Q Vm good.

第4の実施の形態に係るISFETをアレイ状に配列したイメージセンサ4においては、各画素のイオン検出トランジスタQ11、Q12、…、Q1n、21、Q22、…、Q2n、…、Qm1、Qm2、…、Qmnに対して、蓄積キャパシタCSを並列接続し、これにより、画素選択時に蓄積キャパシタCSが充電され、画素選択されていない時に蓄積キャパシタCSが放電することにより、常に駆動状態を保持することができ、イメージセンサ4のアレイ動作を安定化することができる。すなわち、画素選択されていない時も蓄積キャパシタCSから電力供給されるため、駆動状態を保持可能であり、安定性が向上する。 In the image sensor 4 in which the ISFETs according to the fourth embodiment are arranged in an array, the ion detection transistors Q 11 , Q 12 ,..., Q 1n, Q 21 , Q 22 ,. , Q m1 , Q m2 ,..., Q mn are connected in parallel with a storage capacitor C S , whereby the storage capacitor C S is charged when a pixel is selected, and the storage capacitor C S is discharged when no pixel is selected. By doing so, it is possible to always keep the driving state and to stabilize the array operation of the image sensor 4. That is, since the electric power is supplied from the storage capacitor C S when it is not the pixel selection is capable of holding the operating state, stability is improved.

また、第4の実施の形態に係るイメージセンサ4に適用されるISFETセル2の模式的断面構造は、図27に示すように表される。   A schematic cross-sectional structure of the ISFET cell 2 applied to the image sensor 4 according to the fourth embodiment is expressed as shown in FIG.

第4の実施の形態に係るイメージセンサ4に適用されるISFETセル2は、図27に示すように、第1導電型を有する半導体基板10と、半導体基板10上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域12と、第1ウェル領域12上に配置され、第1導電型を有するソース領域14およびドレイン領域16と、第1ウェル領域上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に配置されたイオン感応膜19と、ソース領域14とドレイン領域16間に接続される蓄積キャパシタCSと、イオン感応膜19に接触する液体試料26と、ソース領域14およびドレイン領域16上に配置されたパッシベーション膜22と、パッシベーション膜22上に、液体試料26に接触して配置された擬似参照電極50とを備える。 As shown in FIG. 27, the ISFET cell 2 applied to the image sensor 4 according to the fourth embodiment is disposed on the semiconductor substrate 10 and the first conductivity type. A first well region 12 having a second conductivity type opposite to the first conductivity region, and a source region 14 and a drain region 16 having a first conductivity type, disposed on the first well region 12, and disposed on the first well region. Gate insulating film 18, ion sensitive film 19 disposed on gate insulating film 18, storage capacitor C S connected between source region 14 and drain region 16, and liquid sample in contact with ion sensitive film 19 26, a passivation film 22 disposed on the source region 14 and the drain region 16, and a pseudo reference electrode 5 disposed on the passivation film 22 in contact with the liquid sample 26. Provided with a door.

また、ISFETセル2は、半導体基板10上に配置され、第1導電型を有する第2ウェル領域23と、第2ウェル領域23上に配置され、第1導電型を有する第2ウェルコンタクト領域13と、第2ウェル領域上に配置されたゲート絶縁膜18上に配置され、第2ウェル領域23との間で蓄積キャパシタCSを形成するキャパシタ電極21とを備えていても良い。 The ISFET cell 2 is disposed on the semiconductor substrate 10 and has a second well region 23 having the first conductivity type, and a second well contact region 13 having the first conductivity type and disposed on the second well region 23. When disposed on the second well region being arranged on the gate insulating film 18 may comprise a capacitor electrode 21 forming a storage capacitor C S between the second well region 23.

また、ISFETセル2において、ドレイン領域16は、キャパシタ電極21に接続され、ソース領域14は、ウェルコンタクト領域13に接続され、ドレイン領域16とソース領域14間に並列に蓄積キャパシタCSを備えていても良い。 In the ISFET cell 2, the drain region 16 is connected to the capacitor electrode 21, the source region 14 is connected to the well contact region 13, and a storage capacitor C S is provided in parallel between the drain region 16 and the source region 14. May be.

また、パッシベーション膜22は、第2ウェル領域23上にも延在して配置され、かつ擬似参照電極50は、当該パッシベーション膜22上にも延在して配置されていても良い。   Further, the passivation film 22 may be arranged to extend also on the second well region 23, and the pseudo reference electrode 50 may be arranged to extend also on the passivation film 22.

ここで、イオン検出部6は、図27に示すように、ソース領域14とドレイン領域16間のウェル領域12と、ウェル領域12上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に配置されたイオン感応膜19からなる。   Here, as shown in FIG. 27, the ion detector 6 includes a well region 12 between the source region 14 and the drain region 16, a gate insulating film 18 disposed on the well region 12, and a gate insulating film 18. It consists of an ion sensitive film 19 arranged.

ここで、ゲート絶縁膜18には、例えば、タンタルオキサイド、アルミナ、若しくはシリコン窒化膜を適用することができる。若しくは、シリコン熱酸化膜上にシリコン窒化膜を積層した構造、シリコン熱酸化膜上にタンタルオキサイドを成膜した構造でも良い。さらに、シリコン熱酸化膜、シリコン窒化膜、タンタルオキサイドの順に積層した構造のゲート絶縁膜(イオン感応膜)はシリコン窒化膜による防水性、タンタルオキサイドの優れた感度、ドリフト特性の面から、尚良い。   Here, for example, tantalum oxide, alumina, or silicon nitride film can be applied to the gate insulating film 18. Alternatively, a structure in which a silicon nitride film is stacked on a silicon thermal oxide film, or a structure in which tantalum oxide is formed on a silicon thermal oxide film may be employed. Furthermore, a gate insulating film (ion-sensitive film) having a structure in which a silicon thermal oxide film, a silicon nitride film, and a tantalum oxide are stacked in this order is even better from the viewpoints of waterproofness by silicon nitride film, excellent sensitivity of tantalum oxide, and drift characteristics. .

イオン感応膜を透過した光を下のSi基板内のpn接合で検知するため、イオン感応膜は、目的の波長領域の光を透過する材料であれば良い。可視光の場合はシリコン窒素化膜、タンタルオキサイドなどが挙げられる。   Since the light transmitted through the ion sensitive film is detected by the pn junction in the lower Si substrate, the ion sensitive film may be a material that transmits light in the target wavelength region. In the case of visible light, a silicon nitride film, tantalum oxide, and the like can be given.

イオン感応膜19上に付着した、例えば、H+イオンなどによって、ゲート絶縁膜18下のウェル領域12に形成されるチャネル領域の電位が変化する。この結果、ソース領域14とドレイン領域16間の電流導通状態が変調され、この電流値を検出することによって、例えば、pH値などを検出することができる。 The potential of the channel region formed in the well region 12 below the gate insulating film 18 is changed by, for example, H + ions attached on the ion sensitive film 19. As a result, the current conduction state between the source region 14 and the drain region 16 is modulated. By detecting this current value, for example, the pH value can be detected.

図27において、擬似参照電極50は、Ag/AgCl(銀塩化銀)やPt(白金)などで形成可能である。擬似参照電極50には、一定の参照電圧VREFが供給されている。Ag/AgCl(銀塩化銀)は、スクリーン印刷などによって、直接形成可能である。また、Agを形成して、KClなどの溶液中で電気分解することによるめっき技術によっても形成可能である。 In FIG. 27, the pseudo reference electrode 50 can be formed of Ag / AgCl (silver silver chloride), Pt (platinum), or the like. A fixed reference voltage V REF is supplied to the pseudo reference electrode 50. Ag / AgCl (silver silver chloride) can be directly formed by screen printing or the like. It can also be formed by a plating technique in which Ag is formed and electrolyzed in a solution such as KCl.

図27において、擬似参照電極50は、イオン検出部6以外のパッシベーション膜22上に延在し、液体試料26中の電位を制御すると共に、遮光膜としても利用される。   In FIG. 27, the pseudo reference electrode 50 extends on the passivation film 22 other than the ion detector 6, controls the potential in the liquid sample 26, and is also used as a light shielding film.

尚、図27に示される構造は、CMOS形成技術を適用して形成可能である。図27において、LOCOS絶縁膜17の下部には、チャネルストッパ拡散層が形成されるが、図示を省略している。   Note that the structure shown in FIG. 27 can be formed by applying a CMOS formation technique. In FIG. 27, a channel stopper diffusion layer is formed below the LOCOS insulating film 17 but is not shown.

第4の実施の形態に係るイメージセンサによれば、各画素のイオン検出トランジスタに対して、蓄積キャパシタを並列接続し、画素選択時に蓄積キャパシタCSが充電され、画素選択されていない時に蓄積キャパシタCSが放電することにより、常に駆動状態を保持することができ、アレイ動作を安定化することができる。すなわち、画素選択されていない時も蓄積キャパシタCSから電力供給されるため、駆動状態を保持可能であり、安定性が向上する。 According to the image sensor of the fourth embodiment, the storage capacitor is connected in parallel to the ion detection transistor of each pixel, and the storage capacitor C S is charged when the pixel is selected, and the storage capacitor is not selected. Since C S is discharged, the driving state can be always maintained, and the array operation can be stabilized. That is, since the electric power is supplied from the storage capacitor C S when it is not the pixel selection is capable of holding the operating state, stability is improved.

第4の実施の形態に係るイメージセンサによれば、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上した擬似参照電極一体型光pHイメージセンサを提供することができる。   According to the image sensor according to the fourth embodiment, by forming the pseudo reference electrode on the circuit of the driving part and the processing part, it is not necessary to newly install the light shielding electrode and the reference electrode, and the sensor sensitivity is improved. An improved pseudo-reference electrode integrated optical pH image sensor can be provided.

第4の実施の形態に係るイメージセンサによれば、擬似参照電極が遮光膜の役割をするため、遮光膜を新たに形成する必要がない。   According to the image sensor of the fourth embodiment, since the pseudo reference electrode serves as a light shielding film, it is not necessary to newly form a light shielding film.

第4の実施の形態に係るイメージセンサによれば、擬似参照電極とチップが一体型となるため、測定溶液が少量の場合でも測定が可能となる。   According to the image sensor of the fourth embodiment, since the pseudo reference electrode and the chip are integrated, measurement is possible even when the measurement solution is small.

[第5の実施の形態]
第5の実施の形態に係るイメージセンサ4に適用可能なISFETセル2の模式的断面構造は、図28(a)に示すように表され、図28(a)のセンサエリアの模式的平面パターン構成は、図28(b)に示すように表される。第5の実施の形態に係るイメージセンサ4の模式的回路ブロック構成は、図23と同様であるため、重複説明は省略する。
[Fifth embodiment]
A schematic cross-sectional structure of the ISFET cell 2 applicable to the image sensor 4 according to the fifth embodiment is expressed as shown in FIG. 28A, and a schematic plane pattern of the sensor area in FIG. The configuration is expressed as shown in FIG. The schematic circuit block configuration of the image sensor 4 according to the fifth embodiment is the same as that shown in FIG.

第5の実施の形態に係るイメージセンサ4に適用可能なISFETセル2は、図28(a)および図28(b)に示すように、第1導電型を有する半導体基板10と、半導体基板10上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域12と、第1ウェル領域12上に配置され、第1導電型を有するソース領域14およびドレイン領域16と、第1ウェル領域12上に配置されたゲート絶縁膜18と、ソース領域14とドレイン領域16間のゲート絶縁膜18上に配置されたゲートプラグ電極40と、ドレイン領域16上に配置されたドレインプラグ電極44と、ソース領域14とドレインプラグ電極44間に接続され、積層電極46・48からなる蓄積キャパシタCSと、ゲートプラグ電極40上に配置された透明電極膜42と、透明電極膜42上に配置されたイオン感応膜19と、イオン感応膜19に接触する液体試料26と、イオン感応膜19上に、液体試料26に接触して配置された擬似参照電極50とを備える。なお、第1ウェル領域12には、第1ウェルコンタクト領域45が形成され、半導体基板10には、基板コンタクト領域43が形成されている。 As shown in FIGS. 28A and 28B, the ISFET cell 2 applicable to the image sensor 4 according to the fifth embodiment includes a semiconductor substrate 10 having a first conductivity type, and a semiconductor substrate 10. A first well region 12 having a second conductivity type opposite to the first conductivity type, and a source region 14 and a drain region 16 having a first conductivity type disposed on the first well region 12. A gate insulating film 18 disposed on the first well region 12, a gate plug electrode 40 disposed on the gate insulating film 18 between the source region 14 and the drain region 16, and a drain region 16. a drain plug electrode 44 is connected between the source region 14 and the drain plug electrode 44, and a storage capacitor C S having a laminated electrode 46, 48, Toru disposed on the gate plug electrode 40 The electrode film 42, the ion sensitive film 19 disposed on the transparent electrode film 42, the liquid sample 26 in contact with the ion sensitive film 19, and the pseudo disposed on the ion sensitive film 19 in contact with the liquid sample 26. And a reference electrode 50. A first well contact region 45 is formed in the first well region 12, and a substrate contact region 43 is formed in the semiconductor substrate 10.

また、図28(a)および図28(b)に示すように、第1ウェル領域12および半導体基板10上のゲート絶縁膜18上に配置されたパッシベーション膜22を備える。パッシベーション膜22上には、透明電極膜42およびイオン感応膜19が延在している。   In addition, as shown in FIGS. 28A and 28B, a passivation film 22 disposed on the first well region 12 and the gate insulating film 18 on the semiconductor substrate 10 is provided. On the passivation film 22, the transparent electrode film 42 and the ion sensitive film 19 extend.

ここで、イオン検出部6は、図28(a)および図28(b)に示すように、ソース領域14とドレイン領域16間のウェル領域12と、ウェル領域12上に配置されたゲート絶縁膜18と、ゲート絶縁膜18上に配置されたゲートプラグ電極40と、ゲートプラグ電極40上に配置された透明電極膜42と、透明電極膜42上に配置されたイオン感応膜19からなる。ゲートプラグ電極40と透明電極膜42は、例えば、ITO、IZTO、SnO2などで形成可能である。 Here, as shown in FIGS. 28A and 28B, the ion detector 6 includes a well region 12 between the source region 14 and the drain region 16, and a gate insulating film disposed on the well region 12. 18, a gate plug electrode 40 disposed on the gate insulating film 18, a transparent electrode film 42 disposed on the gate plug electrode 40, and an ion sensitive film 19 disposed on the transparent electrode film 42. The gate plug electrode 40 and the transparent electrode film 42 can be formed of, for example, ITO, IZTO, SnO 2 or the like.

ここで、ゲート絶縁膜18には、例えば、タンタルオキサイド、アルミナ、若しくはシリコン窒化膜を適用することができる。若しくは、シリコン熱酸化膜上にシリコン窒化膜を積層した構造、シリコン熱酸化膜上にタンタルオキサイドを成膜した構造でも良い。さらに、シリコン熱酸化膜、シリコン窒化膜、タンタルオキサイドの順に積層した構造のゲート絶縁膜(イオン感応膜)はシリコン窒化膜による防水性、タンタルオキサイドの優れた感度、ドリフト特性の面から、尚良い。   Here, for example, tantalum oxide, alumina, or silicon nitride film can be applied to the gate insulating film 18. Alternatively, a structure in which a silicon nitride film is stacked on a silicon thermal oxide film, or a structure in which tantalum oxide is formed on a silicon thermal oxide film may be employed. Furthermore, a gate insulating film (ion-sensitive film) having a structure in which a silicon thermal oxide film, a silicon nitride film, and a tantalum oxide are stacked in this order is even better from the viewpoints of waterproofness by silicon nitride film, excellent sensitivity of tantalum oxide, and drift characteristics. .

イオン感応膜を透過した光を下のSi基板内のpn接合で検知するため、イオン感応膜は、目的の波長領域の光を透過する材料であれば良い。可視光の場合はシリコン窒素化膜、タンタルオキサイドなどが挙げられる。   Since the light transmitted through the ion sensitive film is detected by the pn junction in the lower Si substrate, the ion sensitive film may be a material that transmits light in the target wavelength region. In the case of visible light, a silicon nitride film, tantalum oxide, and the like can be given.

イオン感応膜19上に付着した、例えば、H+イオンなどによって、ゲート絶縁膜18下のウェル領域12に形成されるチャネル領域の電位が変化する。この結果、ソース領域14とドレイン領域16間の電流導通状態が変調され、この電流値を検出することによって、例えば、pH値などを検出することができる。 The potential of the channel region formed in the well region 12 below the gate insulating film 18 is changed by, for example, H + ions attached on the ion sensitive film 19. As a result, the current conduction state between the source region 14 and the drain region 16 is modulated. By detecting this current value, for example, the pH value can be detected.

擬似参照電極50は、図28(a)および図28(b)に示すように、ISFETセル領域を取り囲むように配置されている。   As shown in FIGS. 28A and 28B, the pseudo reference electrode 50 is arranged so as to surround the ISFET cell region.

擬似参照電極50は、Ag/AgCl(銀塩化銀)やPt(白金)などで形成可能である。擬似参照電極50には、一定の参照電圧VREFが供給されている。Ag/AgCl(銀塩化銀)は、スクリーン印刷などによって、直接形成可能である。また、Agを形成して、KClなどの溶液中で電気分解することによるめっき技術によっても形成可能である。 The pseudo reference electrode 50 can be formed of Ag / AgCl (silver silver chloride), Pt (platinum), or the like. A fixed reference voltage V REF is supplied to the pseudo reference electrode 50. Ag / AgCl (silver silver chloride) can be directly formed by screen printing or the like. It can also be formed by a plating technique in which Ag is formed and electrolyzed in a solution such as KCl.

図28において、擬似参照電極50は、イオン検出部6以外のパッシベーション膜22上に延在し、液体試料26中の電位を制御すると共に、遮光膜としても利用される。   In FIG. 28, the pseudo reference electrode 50 extends on the passivation film 22 other than the ion detector 6, controls the potential in the liquid sample 26, and is also used as a light shielding film.

尚、図28に示される構造は、CMOS形成技術を適用して形成可能である。図28において、LOCOS絶縁膜17の下部には、チャネルストッパ拡散層が形成されるが、図示を省略している。   The structure shown in FIG. 28 can be formed by applying a CMOS formation technique. In FIG. 28, a channel stopper diffusion layer is formed below the LOCOS insulating film 17, but the illustration is omitted.

第4の実施の形態に係るイメージセンサによれば、各画素のイオン検出トランジスタに対して、蓄積キャパシタを並列接続し、画素選択時に蓄積キャパシタCSが充電され、画素選択されていない時に蓄積キャパシタCSが放電することにより、常に駆動状態を保持することができ、アレイ動作を安定化することができる。すなわち、画素選択されていない時も蓄積キャパシタCSから電力供給されるため、駆動状態を保持可能であり、安定性が向上する。 According to the image sensor of the fourth embodiment, the storage capacitor is connected in parallel to the ion detection transistor of each pixel, and the storage capacitor C S is charged when the pixel is selected, and the storage capacitor is not selected. Since C S is discharged, the driving state can be always maintained, and the array operation can be stabilized. That is, since the electric power is supplied from the storage capacitor C S when it is not the pixel selection is capable of holding the operating state, stability is improved.

第5の実施の形態に係るイメージセンサによれば、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上した擬似参照電極一体型光pHイメージセンサを提供することができる。   According to the image sensor according to the fifth embodiment, by forming the pseudo reference electrode on the circuit of the driving part and the processing part, it is not necessary to newly install the light shielding electrode and the reference electrode, and the sensor sensitivity is improved. An improved pseudo-reference electrode integrated optical pH image sensor can be provided.

第5の実施の形態に係るイメージセンサによれば、擬似参照電極が遮光膜の役割をするため、遮光膜を新たに形成する必要がない。   According to the image sensor of the fifth embodiment, since the pseudo reference electrode serves as a light shielding film, it is not necessary to newly form a light shielding film.

第5の実施の形態に係るイメージセンサによれば、擬似参照電極とチップが一体型となるため、測定溶液が少量の場合でも測定が可能となる。   According to the image sensor according to the fifth embodiment, since the pseudo reference electrode and the chip are integrated, measurement is possible even when the measurement solution is small.

また、第5の実施の形態に係るイメージセンサによれば、蓄積キャパシタCSを積層構造により形成できるため、集積度を向上することができる。 In addition, according to the image sensor of the fifth embodiment, the storage capacitor C S can be formed with a laminated structure, so that the degree of integration can be improved.

また、第5の実施の形態に係るイメージセンサによれば、イオン検出部を素子領域の全面に形成できるため、イオン情報の検出感度を向上することができる。   Moreover, according to the image sensor which concerns on 5th Embodiment, since the ion detection part can be formed in the whole surface of an element area | region, the detection sensitivity of ion information can be improved.

以上説明したように、本実施の形態によれば、駆動部分や処理部分の回路上に、擬似参照電極を形成することにより、遮光電極と参照電極を新たに設置する必要が無くなり、センサ感度を向上した擬似参照電極一体型光pHイメージセンサを提供する。   As described above, according to the present embodiment, by forming the pseudo reference electrode on the circuit of the driving part and the processing part, it is not necessary to newly install the light shielding electrode and the reference electrode, and the sensor sensitivity is improved. An improved pseudo-reference electrode integrated optical pH image sensor is provided.

(その他の実施の形態)
上記のように、本発明は第1〜第5の実施の形態によって記載したが、この開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first to fifth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。   As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.

本発明の擬似参照電極一体型光pHイメージセンサは、細胞のpHセンサ、pHイオンの分布測定、水質調査、水質管理、環境測定、美容分野、電気化学分野、医療計測分野などに適用可能である。   The pseudo-reference electrode integrated optical pH image sensor of the present invention is applicable to cell pH sensors, pH ion distribution measurement, water quality investigation, water quality management, environmental measurement, beauty field, electrochemical field, medical measurement field, and the like. .

1…セルアレイ領域
2…ISFETセル
4…イメージセンサ
6…イオン検出部
10…半導体基板
12…pウェル層
13…nウェルコンタクト領域
14、52…ソース領域
16、54…ドレイン領域
17…LOCOS絶縁膜
18…ゲート絶縁膜
19…イオン感応膜
20…トランスファゲート電極(TG)
21、46、48…キャパシタ電極
22…パッシベーション膜
23…nウェル層
24…参照電極
26…液体試料
30…垂直走査回路
32…水平走査回路
34…信号処理回路
40…ゲートプラグ電極
42…透明電極膜
43…基板コンタクト領域
44…ドレインプラグ電極
45…pウェルコンタクト領域
50a…遮光膜
50…擬似参照電極
56…リセット領域
58…注入制御ゲート電極
60…リセットゲート電極
100…試料セル
200…pH分布
WL1,WL2,…,WLm…ワード線(垂直走査線)
BL1,BL2,…,BLn…ビット線(水平走査線)
V1,QV2,…,QVm…垂直選択トランジスタ
H1,QH2,…,QHn…水平選択トランジスタ
LN…MOSFET
Qi、Q11、Q12、…、Q1n、21、Q22、…、Q2n、…、Qm1、Qm2、…、Qmn…イオン検出トランジスタ
G…トランスファゲートトランジスタ
11、C12、…、C1n、C21、C22、…、C2n、…、Cm1、Cm2、…、Cmn…ISFETセル
S…蓄積キャパシタ
REF…参照電圧
D,VDD…電源電圧
out…出力電圧
LN、VTG…ゲート電圧
TG…トランスファゲート電圧
DESCRIPTION OF SYMBOLS 1 ... Cell array region 2 ... ISFET cell 4 ... Image sensor 6 ... Ion detection part 10 ... Semiconductor substrate 12 ... P well layer 13 ... N well contact region 14, 52 ... Source region 16, 54 ... Drain region 17 ... LOCOS insulating film 18 ... Gate insulating film 19 ... Ion sensitive film 20 ... Transfer gate electrode (TG)
21, 46, 48 ... capacitor electrode 22 ... passivation film 23 ... n well layer 24 ... reference electrode 26 ... liquid sample 30 ... vertical scanning circuit 32 ... horizontal scanning circuit 34 ... signal processing circuit 40 ... gate plug electrode 42 ... transparent electrode film 43 ... substrate contact region 44 ... drain plug electrode 45 ... p well contact region 50a ... light shielding film 50 ... pseudo reference electrode 56 ... reset region 58 ... injection control gate electrode 60 ... reset gate electrode 100 ... sample cell 200 ... pH distribution WL1, WL2,..., WLm... Word line (vertical scanning line)
BL1, BL2,..., BLn... Bit line (horizontal scanning line)
Q V1 , Q V2 ,..., Q Vm ... Vertical selection transistors Q H1 , Q H2 , ..., Q Hn ... Horizontal selection transistors Q LN ... MOSFET
Qi, Q 11, Q 12, ..., Q 1n, Q 21, Q 22, ..., Q 2n, ..., Q m1, Q m2, ..., Q mn ... ion detection transistor Q G ... transfer gate transistor C 11, C 12, ..., C 1n, C 21, C 22, ..., C 2n, ..., C m1, C m2, ..., C mn ... ISFET cell C S ... storage capacitor V REF ... reference voltage V D, V DD ... power Voltage V out ... Output voltage V LN , V TG ... Gate voltage V TG ... Transfer gate voltage

Claims (20)

第1導電型を有する半導体基板と、
前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有するウェル領域と、
前記ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、
前記ソース領域と、前記ウェル領域と、前記ドレイン領域上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極と、
前記ゲート絶縁膜上に配置されたイオン感応膜と、
前記イオン感応膜に接触する液体試料と、
前記ソース領域、前記ドレイン領域および前記トランスファゲート電極上に配置されたパッシベーション膜と、
前記パッシベーション膜上に、前記液体試料に接触して配置された擬似参照電極と
を備えることを特徴とするイメージセンサ。
A semiconductor substrate having a first conductivity type;
A well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A source region and a drain region disposed on the well region and having a first conductivity type;
A gate insulating film disposed on the source region, the well region, and the drain region;
A transfer gate electrode disposed adjacent to the drain region on the gate insulating film;
An ion sensitive film disposed on the gate insulating film;
A liquid sample in contact with the ion sensitive membrane;
A passivation film disposed on the source region, the drain region and the transfer gate electrode;
An image sensor comprising: a pseudo-reference electrode disposed on the passivation film so as to be in contact with the liquid sample.
前記擬似参照電極は、銀塩化銀(Ag/AgCl)若しくは白金(Pt)で形成されたことを特徴とする請求項1に記載のイメージセンサ。   The image sensor according to claim 1, wherein the pseudo reference electrode is formed of silver silver chloride (Ag / AgCl) or platinum (Pt). 前記トランスファゲート電極の電位は、リセット情報、光情報の検出時は、オフ状態のローレベル、pHイオン情報の検出時は、オン状態のハイレベルとし、前記トランスファゲート電極の電位よってオン、オフ制御することを特徴とする請求項1または2に記載のイメージセンサ。   The potential of the transfer gate electrode is set to a low level in an off state when detecting reset information and optical information, and is set to a high level in an on state when detecting pH ion information. The on / off control is performed according to the potential of the transfer gate electrode. The image sensor according to claim 1, wherein the image sensor is an image sensor. 前記ドレイン領域に接続された電源電圧と、
前記ソース領域に接続されたMOSFETと
を備え、全体が前記液体試料の液体界面のポテンシャルによる入力信号に対するソースフォロア回路となり、前記MOSFETのドレイン端子より得られる出力が、前記入力信号に対して、リニアに出力応答することを特徴とする請求項1〜3のいずれか1に記載のイメージセンサ。
A power supply voltage connected to the drain region;
And a MOSFET connected to the source region, and the whole becomes a source follower circuit for an input signal due to the potential of the liquid interface of the liquid sample, and an output obtained from the drain terminal of the MOSFET is linear with respect to the input signal. The image sensor according to claim 1, wherein the image sensor responds to the output.
行方向に延伸する複数のワード線と、
前記ワード線に直交し、列方向に延伸する複数のビット線と、
前記複数のワード線に対してそれぞれドレインが接続された複数の垂直選択トランジスタと、
前記複数の垂直選択トランジスタのそれぞれゲートが接続された垂直走査回路と、
前記複数のビット線に対して、それぞれソースが接続された水平選択トランジスタと、
前記複数の水平トランジスタのそれぞれゲートが接続された水平走査回路と、
前記ワード線と前記ビット線の交差部に配置されたISFETセルと
を備え、
前記ISFETセルは、
第1導電型を有する半導体基板と、
前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有するウェル領域と、
前記ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、
前記ソース領域と、前記ウェル領域と、前記ドレイン領域上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極と、
前記ゲート絶縁膜上に配置されたイオン感応膜と、
前記イオン感応膜に接触する液体試料と、
前記ソース領域、前記ドレイン領域および前記トランスファゲート電極上に配置されたパッシベーション膜と、
前記パッシベーション膜上に配置された擬似参照電極と
を備えることを特徴とするイメージセンサ。
A plurality of word lines extending in the row direction;
A plurality of bit lines orthogonal to the word lines and extending in the column direction;
A plurality of vertical selection transistors each having a drain connected to the plurality of word lines;
A vertical scanning circuit having a gate connected to each of the plurality of vertical selection transistors;
A horizontal selection transistor having a source connected to each of the plurality of bit lines;
A horizontal scanning circuit to which a gate of each of the plurality of horizontal transistors is connected;
An ISFET cell disposed at an intersection of the word line and the bit line,
The ISFET cell is
A semiconductor substrate having a first conductivity type;
A well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A source region and a drain region disposed on the well region and having a first conductivity type;
A gate insulating film disposed on the source region, the well region, and the drain region;
A transfer gate electrode disposed adjacent to the drain region on the gate insulating film;
An ion sensitive film disposed on the gate insulating film;
A liquid sample in contact with the ion sensitive membrane;
A passivation film disposed on the source region, the drain region and the transfer gate electrode;
An image sensor comprising: a pseudo reference electrode disposed on the passivation film.
前記複数の垂直選択トランジスタのソースを共通接続して得られた出力端子と接地電位間に接続されたMOSFETと、
前記複数の水平選択トランジスタのドレインを共通接続して得られた電源ラインに接続された電源電圧と、
前記トランスファゲート電極を共通化したトランスファゲートラインに接続されたトランスファゲート電圧と
を備えることを特徴とする請求項5に記載のイメージセンサ。
A MOSFET connected between an output terminal obtained by commonly connecting sources of the plurality of vertical selection transistors and a ground potential;
A power supply voltage connected to a power supply line obtained by commonly connecting the drains of the plurality of horizontal selection transistors;
The image sensor according to claim 5, further comprising: a transfer gate voltage connected to a transfer gate line sharing the transfer gate electrode.
前記イメージセンサが配置された半導体基板上に試料セルを配置し、リセット情報、光情報の検出時は、前記ISFETセルの前記トランスファゲート電極の電位をオフ状態のローレベルとし、pHイオン情報の検出時は、オン状態のハイレベルとし、前記トランスファゲート電極の電位よってオン、オフ制御することによって、リセット情報、光情報のイメージ情報と、pHイオン分布情報の両方を検出することを特徴とする請求項5または6に記載のイメージセンサ。   A sample cell is arranged on a semiconductor substrate on which the image sensor is arranged, and at the time of detecting reset information and optical information, the potential of the transfer gate electrode of the ISFET cell is set to a low level in an off state, and pH ion information is detected. In some cases, both the reset information, the image information of the optical information, and the pH ion distribution information are detected by setting the ON state to a high level and performing ON / OFF control according to the potential of the transfer gate electrode. Item 7. The image sensor according to Item 5 or 6. 第1導電型を有する半導体基板と、
前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有するウェル領域と、
前記ウェル領域上に配置され、第1導電型を有するソース領域、ドレイン領域およびリセット領域と、
前記ウェル領域上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に、前記ソース領域に隣接して配置された注入制御ゲート電極と、
前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極と、
前記ゲート絶縁膜上に、前記ドレイン領域と前記リセット領域間に配置されたリセットゲート電極と、
前記ゲート絶縁膜上に、前記注入制御ゲート電極と前記トランスファゲート電極間に配置されたイオン感応膜と、
前記イオン感応膜に接触する液体試料と、
前記ソース領域、前記ドレイン領域、前記注入制御ゲート電極、前記トランスファゲート電極、前記リセットゲート電極および前記リセット領域上に配置されたパッシベーション膜と、
前記パッシベーション膜上に配置された擬似参照電極と
を備えることを特徴とするイメージセンサ。
A semiconductor substrate having a first conductivity type;
A well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A source region, a drain region and a reset region disposed on the well region and having a first conductivity type;
A gate insulating film disposed on the well region;
An implantation control gate electrode disposed on the gate insulating film and adjacent to the source region;
A transfer gate electrode disposed adjacent to the drain region on the gate insulating film;
A reset gate electrode disposed between the drain region and the reset region on the gate insulating film;
An ion sensitive film disposed on the gate insulating film between the implantation control gate electrode and the transfer gate electrode;
A liquid sample in contact with the ion sensitive membrane;
A passivation film disposed on the source region, the drain region, the implantation control gate electrode, the transfer gate electrode, the reset gate electrode, and the reset region;
An image sensor comprising: a pseudo reference electrode disposed on the passivation film.
第1導電型を有する半導体基板と、
前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域と、
前記第1ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、
前記第1ウェル領域上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に配置されたイオン感応膜と、
前記ソース領域と前記ドレイン領域間に接続される蓄積キャパシタと、
前記イオン感応膜に接触する液体試料と、
前記ソース領域および前記ドレイン領域上に配置されたパッシベーション膜と、
前記パッシベーション膜上に、前記液体試料に接触して配置された擬似参照電極と
を備えることを特徴とするイメージセンサ。
A semiconductor substrate having a first conductivity type;
A first well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A source region and a drain region disposed on the first well region and having a first conductivity type;
A gate insulating film disposed on the first well region;
An ion sensitive film disposed on the gate insulating film;
A storage capacitor connected between the source region and the drain region;
A liquid sample in contact with the ion sensitive membrane;
A passivation film disposed on the source region and the drain region;
An image sensor comprising: a pseudo-reference electrode disposed on the passivation film so as to be in contact with the liquid sample.
前記半導体基板上に配置され、第1導電型を有する第2ウェル領域と、
前記第2ウェル領域上に配置され、第1導電型を有する第2ウェルコンタクト領域と、
前記第2ウェル領域上の前記ゲート絶縁膜上に配置され、前記第2ウェル領域との間で前記蓄積キャパシタを形成するキャパシタ電極と
を備えることを特徴とする請求項9に記載のイメージセンサ。
A second well region disposed on the semiconductor substrate and having a first conductivity type;
A second well contact region disposed on the second well region and having a first conductivity type;
10. The image sensor according to claim 9, further comprising a capacitor electrode disposed on the gate insulating film on the second well region and forming the storage capacitor with the second well region.
前記ドレイン領域は、前記キャパシタ電極に接続され、前記ソース領域は、前記ウェルコンタクト領域に接続され、前記ドレイン領域と前記ソース領域間に並列に前記蓄積キャパシタを備えることを特徴とする請求項10に記載のイメージセンサ。   11. The drain region is connected to the capacitor electrode, the source region is connected to the well contact region, and the storage capacitor is provided in parallel between the drain region and the source region. The image sensor described. 前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極を備えることを特徴とする請求項10または11に記載のイメージセンサ。   The image sensor according to claim 10, further comprising: a transfer gate electrode disposed adjacent to the drain region on the gate insulating film. 前記パッシベーション膜は、前記第2ウェル領域上にも延在して配置され、かつ前記擬似参照電極は、当該パッシベーション膜上にも延在して配置されたことを特徴とする請求項9〜12のいずれか1項に記載のイメージセンサ。   The said passivation film is extended and arrange | positioned also on the said 2nd well area | region, and the said pseudo reference electrode is extended and arrange | positioned also on the said passivation film, It is characterized by the above-mentioned. The image sensor according to any one of the above. 第1導電型を有する半導体基板と、
前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域と、
前記第1ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、
前記第1ウェル領域上に配置されたゲート絶縁膜と、
前記ソース領域と前記ドレイン領域間の前記ゲート絶縁膜上に配置されたゲートプラグ電極と、
前記ドレイン領域上に配置されたドレインプラグ電極と、
前記ソース領域と前記前記ドレインプラグ電極間に接続され、積層電極からなる蓄積キャパシタと、
前記ゲートプラグ電極上に配置された遮光膜と、
前記遮光膜上に配置されたイオン感応膜と、
前記イオン感応膜に接触する液体試料と、
前記イオン感応膜上に、前記液体試料に接触して配置された擬似参照電極と
を備えることを特徴とするイメージセンサ。
A semiconductor substrate having a first conductivity type;
A first well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A source region and a drain region disposed on the first well region and having a first conductivity type;
A gate insulating film disposed on the first well region;
A gate plug electrode disposed on the gate insulating film between the source region and the drain region;
A drain plug electrode disposed on the drain region;
A storage capacitor connected between the source region and the drain plug electrode and made of a laminated electrode;
A light-shielding film disposed on the gate plug electrode;
An ion sensitive film disposed on the light shielding film;
A liquid sample in contact with the ion sensitive membrane;
An image sensor, comprising: a pseudo reference electrode disposed in contact with the liquid sample on the ion sensitive film.
行方向に延伸する複数のワード線と、
前記ワード線に直交し、列方向に延伸する複数のビット線と、
前記複数のワード線に対してそれぞれドレインが接続された複数の垂直選択トランジスタと、
前記複数の垂直選択トランジスタのそれぞれゲートが接続された垂直走査回路と、
前記複数のビット線に対して、それぞれソースが接続された水平選択トランジスタと、
前記複数の水平トランジスタのそれぞれゲートが接続された水平走査回路と、
前記ワード線と前記ビット線の交差部に配置されたISFETセルと
を備え、
前記ISFETセルは、
第1導電型を有する半導体基板と、
前記半導体基板上に配置され、第1導電型と反対導電型の第2導電型を有する第1ウェル領域と、
前記第1ウェル領域上に配置され、第1導電型を有するソース領域およびドレイン領域と、
前記第1ウェル領域上に配置されたゲート絶縁膜と、
前記ゲート絶縁膜上に配置されたイオン感応膜と、
前記ソース領域と前記ドレイン領域間に接続される蓄積キャパシタと、
前記イオン感応膜に接触する液体試料と、
前記ソース領域および前記ドレイン領域上に配置されたパッシベーション膜と、
前記パッシベーション膜上に、前記液体試料に接触して配置された擬似参照電極と
を備えることを特徴とするイメージセンサ。
A plurality of word lines extending in the row direction;
A plurality of bit lines orthogonal to the word lines and extending in the column direction;
A plurality of vertical selection transistors each having a drain connected to the plurality of word lines;
A vertical scanning circuit having a gate connected to each of the plurality of vertical selection transistors;
A horizontal selection transistor having a source connected to each of the plurality of bit lines;
A horizontal scanning circuit to which a gate of each of the plurality of horizontal transistors is connected;
An ISFET cell disposed at an intersection of the word line and the bit line,
The ISFET cell is
A semiconductor substrate having a first conductivity type;
A first well region disposed on the semiconductor substrate and having a second conductivity type opposite to the first conductivity type;
A source region and a drain region disposed on the first well region and having a first conductivity type;
A gate insulating film disposed on the first well region;
An ion sensitive film disposed on the gate insulating film;
A storage capacitor connected between the source region and the drain region;
A liquid sample in contact with the ion sensitive membrane;
A passivation film disposed on the source region and the drain region;
An image sensor comprising: a pseudo-reference electrode disposed on the passivation film so as to be in contact with the liquid sample.
前記ISFETセルは、さらに
前記半導体基板上に配置され、第1導電型を有する第2ウェル領域と、
前記第2ウェル領域上に配置され、第1導電型を有する第2ウェルコンタクト領域と、
前記第2ウェル領域上の前記ゲート絶縁膜上に配置され、前記第2ウェル領域との間で前記蓄積キャパシタを形成するキャパシタ電極と
を備えることを特徴とする請求項15に記載のイメージセンサ。
The ISFET cell is further disposed on the semiconductor substrate and has a second well region having a first conductivity type,
A second well contact region disposed on the second well region and having a first conductivity type;
The image sensor according to claim 15, further comprising: a capacitor electrode disposed on the gate insulating film on the second well region and forming the storage capacitor with the second well region.
前記ドレイン領域は、前記キャパシタ電極に接続され、前記ソース領域は、前記ウェルコンタクト領域に接続され、前記ドレイン領域と前記ソース領域間に並列に前記蓄積キャパシタを備えることを特徴とする請求項16に記載のイメージセンサ。   The drain region is connected to the capacitor electrode, the source region is connected to the well contact region, and the storage capacitor is provided in parallel between the drain region and the source region. The image sensor described. 前記ISFETセルは、さらに
前記ゲート絶縁膜上に、前記ドレイン領域に隣接して配置されたトランスファゲート電極を備えることを特徴とする請求項16または17に記載のイメージセンサ。
18. The image sensor according to claim 16, wherein the ISFET cell further includes a transfer gate electrode disposed adjacent to the drain region on the gate insulating film.
前記複数の水平選択トランジスタのドレインを共通接続して得られた電源ラインに接続された電源電圧と、
前記複数の垂直選択トランジスタのソースを共通接続して得られた出力端子と接地電位間に接続されたMOSFETを備えることを特徴とする請求項15〜18いずれか1項に記載のイメージセンサ。
A power supply voltage connected to a power supply line obtained by commonly connecting the drains of the plurality of horizontal selection transistors;
The image sensor according to any one of claims 15 to 18, further comprising a MOSFET connected between an output terminal obtained by commonly connecting sources of the plurality of vertical selection transistors and a ground potential.
前記複数の水平選択トランジスタのドレインを共通接続して得られた出力端子と接地電位間に接続されたMOSFETと、
前記複数の垂直選択トランジスタのソースを共通接続して得られた電源ラインに接続された電源電圧とを備えることを特徴とする請求項15〜18のいずれか1項に記載のイメージセンサ。
A MOSFET connected between an output terminal obtained by commonly connecting the drains of the plurality of horizontal selection transistors and a ground potential;
The image sensor according to claim 15, further comprising: a power supply voltage connected to a power supply line obtained by commonly connecting sources of the plurality of vertical selection transistors.
JP2011073151A 2011-03-29 2011-03-29 Image sensor Withdrawn JP2012207991A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011073151A JP2012207991A (en) 2011-03-29 2011-03-29 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011073151A JP2012207991A (en) 2011-03-29 2011-03-29 Image sensor

Publications (1)

Publication Number Publication Date
JP2012207991A true JP2012207991A (en) 2012-10-25

Family

ID=47187864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011073151A Withdrawn JP2012207991A (en) 2011-03-29 2011-03-29 Image sensor

Country Status (1)

Country Link
JP (1) JP2012207991A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014115125A (en) * 2012-12-07 2014-06-26 Hitachi High-Technologies Corp Biological molecule measuring device, and biological molecule measuring method
WO2014109314A1 (en) * 2013-01-11 2014-07-17 国立大学法人豊橋技術科学大学 METHOD FOR IDENTIFYING pH, DEVICE FOR SAME, AND METHOD FOR IDENTIFYING ION CONCENTRATION
WO2016076469A1 (en) * 2014-11-13 2016-05-19 순천대학교 산학협력단 Method for manufacturing angle and curvature detection sensor, and sensor
WO2017018449A1 (en) * 2015-07-30 2017-02-02 シャープ株式会社 Biosensor
JP2017102065A (en) * 2015-12-03 2017-06-08 シャープ株式会社 Ion density sensor and ion density measurement method
JP2019002727A (en) * 2017-06-13 2019-01-10 株式会社豊田中央研究所 Transistor for sensors
WO2019131564A1 (en) * 2017-12-25 2019-07-04 国立大学法人豊橋技術科学大学 Measurement instrument for chemical/physical phenomena and method for manufacturing same
WO2020012800A1 (en) * 2018-07-12 2020-01-16 浜松ホトニクス株式会社 Odor sensor and method for manufacturing odor sensor
CN110719096A (en) * 2019-02-25 2020-01-21 友达光电股份有限公司 Induction control module and induction method
US10563241B2 (en) 2014-12-26 2020-02-18 Kabushiki Kaisha Toshiba Biosensor
JP2020046284A (en) * 2018-09-19 2020-03-26 株式会社東芝 Biosensor, target particle detection method, and separation method
WO2021246070A1 (en) * 2020-06-04 2021-12-09 シャープ株式会社 Cell signal measurement electrode plate and information processing device provide with same
EP3978913A1 (en) * 2015-09-02 2022-04-06 Nanomedical Diagnostics Inc. d/b/a Cardea Bio Chemically-sensitive field effect transistor array on ic chip with multiple reference electrodes
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014115125A (en) * 2012-12-07 2014-06-26 Hitachi High-Technologies Corp Biological molecule measuring device, and biological molecule measuring method
US9915629B2 (en) 2013-01-11 2018-03-13 National University Corporation Toyohashi University Of Technology Method for identifying pH, device for same, and method for identifying ion concentration
JPWO2014109314A1 (en) * 2013-01-11 2017-01-19 国立大学法人豊橋技術科学大学 Method for specifying pH, apparatus therefor, and method for specifying ion concentration
WO2014109314A1 (en) * 2013-01-11 2014-07-17 国立大学法人豊橋技術科学大学 METHOD FOR IDENTIFYING pH, DEVICE FOR SAME, AND METHOD FOR IDENTIFYING ION CONCENTRATION
KR20160057515A (en) * 2014-11-13 2016-05-24 순천대학교 산학협력단 Method for manufacturing bending angle detecting sensor and sensor manufactured thereby
KR101650630B1 (en) 2014-11-13 2016-08-25 순천대학교 산학협력단 Method for manufacturing bending angle detecting sensor and sensor manufactured thereby
WO2016076469A1 (en) * 2014-11-13 2016-05-19 순천대학교 산학협력단 Method for manufacturing angle and curvature detection sensor, and sensor
US10479069B2 (en) 2014-11-13 2019-11-19 Industry-Academy Cooperation Corps Of Sunchon National University Method for manufacturing angle and curvature detection sensor, and sensor
US11921112B2 (en) 2014-12-18 2024-03-05 Paragraf Usa Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US11782057B2 (en) 2014-12-18 2023-10-10 Cardea Bio, Inc. Ic with graphene fet sensor array patterned in layers above circuitry formed in a silicon based cmos wafer
US10563241B2 (en) 2014-12-26 2020-02-18 Kabushiki Kaisha Toshiba Biosensor
WO2017018449A1 (en) * 2015-07-30 2017-02-02 シャープ株式会社 Biosensor
EP3978913A1 (en) * 2015-09-02 2022-04-06 Nanomedical Diagnostics Inc. d/b/a Cardea Bio Chemically-sensitive field effect transistor array on ic chip with multiple reference electrodes
JP2017102065A (en) * 2015-12-03 2017-06-08 シャープ株式会社 Ion density sensor and ion density measurement method
JP2019002727A (en) * 2017-06-13 2019-01-10 株式会社豊田中央研究所 Transistor for sensors
WO2019131564A1 (en) * 2017-12-25 2019-07-04 国立大学法人豊橋技術科学大学 Measurement instrument for chemical/physical phenomena and method for manufacturing same
JPWO2019131564A1 (en) * 2017-12-25 2020-05-28 国立大学法人豊橋技術科学大学 Apparatus for measuring chemical/physical phenomenon and manufacturing method thereof
WO2020012800A1 (en) * 2018-07-12 2020-01-16 浜松ホトニクス株式会社 Odor sensor and method for manufacturing odor sensor
CN112400108A (en) * 2018-07-12 2021-02-23 浜松光子学株式会社 Odor sensor and method for manufacturing odor sensor
JP7269559B2 (en) 2018-07-12 2023-05-09 浜松ホトニクス株式会社 Odor sensor and method for manufacturing odor sensor
TWI827611B (en) * 2018-07-12 2024-01-01 日商濱松赫德尼古斯股份有限公司 Odor sensor and method of manufacturing the odor sensor
JP2020008522A (en) * 2018-07-12 2020-01-16 浜松ホトニクス株式会社 Smell sensor and method for manufacturing smell sensor
US11921081B2 (en) 2018-07-12 2024-03-05 Hamamatsu Photonics K.K. Odor sensor and method for manufacturing odor sensor
JP2020046284A (en) * 2018-09-19 2020-03-26 株式会社東芝 Biosensor, target particle detection method, and separation method
CN110719096B (en) * 2019-02-25 2023-03-14 友达光电股份有限公司 Induction control module and induction method
CN110719096A (en) * 2019-02-25 2020-01-21 友达光电股份有限公司 Induction control module and induction method
WO2021246070A1 (en) * 2020-06-04 2021-12-09 シャープ株式会社 Cell signal measurement electrode plate and information processing device provide with same

Similar Documents

Publication Publication Date Title
JP2012207991A (en) Image sensor
US10481123B2 (en) Ion-sensing charge-accumulation circuits and methods
JP4183789B2 (en) Detection device for physical and / or chemical phenomena
US20190131422A1 (en) Chemically sensitive sensor with lightly doped drains
JP4231560B2 (en) Method and apparatus for electrochemical measurement of chemical quantity distribution
JP6461196B2 (en) Biosensor
TW201224478A (en) Methods and apparatus for testing ISFET arrays
RU2387049C2 (en) Semiconductor radiation detector optimised for detection of visible light
JP2012202864A (en) Isfet and isfet array
US10031101B2 (en) Chemical/physical phenomenon detecting device and method of producing the same
TW465105B (en) Photosensor and photosensor system
JPWO2007129451A1 (en) Image sensor
JP5553316B2 (en) Spectroscopic apparatus and control method thereof
JP2013140914A (en) Solid-state imaging device
US20170160325A1 (en) Ion concentration sensor and ion concentration measurement method
KR20110022926A (en) The light addressing bio sensor chip and the driving method thereof
JPH06296036A (en) Photosensor
JP2011133234A (en) Sensor, and measuring method using the same
Futagawa et al. $1024\times 1024$ Pixel Charge-Transfer-Type Hydrogen Ion Image Sensor
EP1278060A1 (en) CCD sensor
WO2022137680A1 (en) Ion sensor and ion sensor manufacturing method
KR101681174B1 (en) Reconfigurable photo FET(field-effect transistor) Array
CN111009539A (en) Image sensor device
JP2007205914A (en) Concentration distribution measurement device, and concentration distribution measurement method using it

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603