JP2012156389A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2012156389A
JP2012156389A JP2011015518A JP2011015518A JP2012156389A JP 2012156389 A JP2012156389 A JP 2012156389A JP 2011015518 A JP2011015518 A JP 2011015518A JP 2011015518 A JP2011015518 A JP 2011015518A JP 2012156389 A JP2012156389 A JP 2012156389A
Authority
JP
Japan
Prior art keywords
semiconductor chip
fillet
semiconductor device
substrate
underfill
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011015518A
Other languages
Japanese (ja)
Inventor
Sumiaki Nakano
純章 仲野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011015518A priority Critical patent/JP2012156389A/en
Publication of JP2012156389A publication Critical patent/JP2012156389A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor device which achieves high connection reliability between a semiconductor chip and a substrate by making the fillet shape of underfill around the semiconductor chip more uniform.SOLUTION: In a semiconductor device 100, a semiconductor chip 2 is mounted on a substrate 1 through a flip-chip mount method with underfill 4 disposed therebetween. A fillet shape regulation part 6, regulating a shape of a fillet 5 of the underfill 4, is formed around a mount region of the semiconductor chip 2 in the substrate 1.

Description

本発明は、基板上にアンダーフィルを介在させて半導体チップがフリップチップ実装された半導体装置に関し、特に、半導体チップの周囲に形成されるアンダーフィルのフィレット形状を所望のものとすることができる半導体装置に関する。   The present invention relates to a semiconductor device in which a semiconductor chip is flip-chip mounted on a substrate with an underfill interposed, and in particular, a semiconductor that can have a desired fillet shape of an underfill formed around a semiconductor chip. Relates to the device.

半導体チップを、基板上にフリップチップ実装した半導体装置において、基板と半導体チップとの間にアンダーフィルと称される熱硬化型液状封止材を介在させることが行われている。アンダーフィルは、基板と半導体チップとの接続部であるフリップチップ実装部に、外部から湿気やゴミなどが進入して接続不良を引き起こすことを防止するとともに、基板の反りなどによってフリップチップ実装部に加わる応力を緩和して、半導体チップ側面などにクラックなどが生じることを防止して、より高い接続信頼性を確保する役割がある。このような半導体チップが実装された半導体装置のアンダーフィルとしては、例えば、エポキシ樹脂、硬化剤、および、フィラーなどから構成されるものが用いられている。   In a semiconductor device in which a semiconductor chip is flip-chip mounted on a substrate, a thermosetting liquid sealing material called underfill is interposed between the substrate and the semiconductor chip. Underfill prevents moisture and dust from entering the flip chip mounting part, which is the connection part between the substrate and the semiconductor chip, from causing poor connection. There is a role to relieve the applied stress and prevent cracks and the like from occurring on the side surface of the semiconductor chip to ensure higher connection reliability. As an underfill of a semiconductor device on which such a semiconductor chip is mounted, for example, one composed of an epoxy resin, a curing agent, a filler, and the like is used.

半導体チップを基板上に搭載して半導体装置を製造するフリップチップ実装工程は、半導体チップを基板にフリップチップ実装するフリップチップボンディング工程、半導体チップと基板との間にアンダーフィルを充填する塗布工程、アンダーフィルを硬化させて、接着性や強度、硬度を生み出す硬化工程とからなっている。このうち、塗布工程では、通常、半導体チップの一辺、もしくは、二辺に同時に、液状のアンダーフィル樹脂を滴下し、滴下されたアンダーフィル樹脂が毛細管現象により半導体チップと基板との間に充填される。   A flip chip mounting process for manufacturing a semiconductor device by mounting a semiconductor chip on a substrate includes a flip chip bonding process for flip chip mounting the semiconductor chip on the substrate, a coating process for filling an underfill between the semiconductor chip and the substrate, It consists of a curing process that cures the underfill to produce adhesion, strength, and hardness. Of these, in the coating process, a liquid underfill resin is usually dropped simultaneously on one or two sides of the semiconductor chip, and the dropped underfill resin is filled between the semiconductor chip and the substrate by capillary action. The

塗布工程、硬化工程を経た後、半導体チップの周囲には、アンダーフィルが裾広がり状に形成されたいわゆるフィレットが確認される。こうしたフィレットは、小さすぎると基板反りなどにおける応力発生を緩和する効果が不十分となり、大きすぎるとフィレット自体あるいはそれに接するチップ側面においてクラックが発生、進展する原因となる。また、半導体チップの４つの辺でフィレット形状が不均一になると、各辺のフィレットから半導体チップに加わる応力が異なることになり、半導体チップが実装された半導体装置の接続信頼性不良につながるおそれがある。このため、フィレットは、半導体チップの４つの辺それぞれにおいて適切な大きさで、かつ、均一な形状のものとして形成されることが望ましい。   After the coating process and the curing process, a so-called fillet in which the underfill is formed in a flared shape is confirmed around the semiconductor chip. If these fillets are too small, the effect of mitigating stress generation due to substrate warpage or the like will be insufficient, and if they are too large, cracks will be generated and propagated on the fillet itself or on the side surface of the chip in contact therewith. Also, if the fillet shape is non-uniform on the four sides of the semiconductor chip, the stress applied to the semiconductor chip from the fillet on each side will be different, which may lead to poor connection reliability of the semiconductor device on which the semiconductor chip is mounted. is there. For this reason, it is desirable that the fillet has an appropriate size and a uniform shape on each of the four sides of the semiconductor chip.

なお、一般的に、フリップチップ実装された半導体チップの隅部では、半導体チップの各辺の中央部付近に比べて、フィレットの高さ方向および長さ方向が共に小さく形成される傾向にある。このように、隅部でのフィレット形状が小さいと、半導体チップの４つの辺の部分で均一なフィレット形状が実現できたとしても、隅部では基板と半導体チップとの間に加わる応力によって、半導体チップと基板との間の接続信頼性が確保できないという問題が生じる。   In general, the corners of the flip-chip mounted semiconductor chip tend to be smaller in both the height direction and the length direction of the fillet than near the center of each side of the semiconductor chip. In this way, if the fillet shape at the corner is small, even if a uniform fillet shape can be realized at the four sides of the semiconductor chip, the stress is applied between the substrate and the semiconductor chip at the corner. There arises a problem that connection reliability between the chip and the substrate cannot be secured.

このような、半導体チップの隅部でフィレット形状が小さくなるという課題を解決するために、アンダーフィル樹脂を塗布する塗布工程において、基板上にフリップチップ実装された半導体チップの四隅から同時にアンダーフィル樹脂を供給するという技術が提案されている（特許文献１参照）。この技術は、半導体チップの四隅からアンダーフィル樹脂を同時に供給することにより、塗布工程での所用時間を短縮するとともに、隅部でむしろ外側に広がるような大きなフィレット形状を実現して、基板に反りが生じた場合や熱サイクル試験時などによる半導体チップと基板との熱膨張係数の差によって生じる応力が集中する、半導体チップの隅部の接続信頼性を向上することができるというものである。   In order to solve such a problem that the fillet shape becomes small at the corner of the semiconductor chip, the underfill resin is simultaneously applied from the four corners of the semiconductor chip flip-chip mounted on the substrate in the coating process of applying the underfill resin. Has been proposed (see Patent Document 1). This technology reduces the time required for the coating process by simultaneously supplying underfill resin from the four corners of the semiconductor chip, and realizes a large fillet shape that spreads outward rather at the corners to warp the substrate. The connection reliability at the corners of the semiconductor chip, where stress generated by the difference in the thermal expansion coefficient between the semiconductor chip and the substrate due to the occurrence of the occurrence of a thermal cycle test or the like, can be improved.

特開平９−２８９２２１号公報JP-A-9-289221

しかし、上記特許文献１の技術により形成されたアンダーフィルのフィレット形状は、半導体チップの４つの隅部で外側に突出した形状となるため、半導体チップの各辺の中間部分に応力が集中した場合には、アンダーフィルによってその応力を緩和する効果が乏しくなる。また、半導体チップの４つの隅部からアンダーフィルが塗布されるため、半導体チップの各辺に相当する部分でフィレットの外周部が直線状となりにくく、半導体チップの各辺に対応するフィレット形状が場所ごとに異なることとなり、理想的な均一なフィレット形状を得ることはできない。   However, the fillet shape of the underfill formed by the technique of Patent Document 1 is a shape that protrudes outward at the four corners of the semiconductor chip, so that stress is concentrated in the middle part of each side of the semiconductor chip. However, the effect of relieving the stress due to underfill is poor. Further, since the underfill is applied from the four corners of the semiconductor chip, the outer periphery of the fillet is not likely to be linear at the portion corresponding to each side of the semiconductor chip, and the fillet shape corresponding to each side of the semiconductor chip is located Therefore, an ideal uniform fillet shape cannot be obtained.

さらに、従来の技術では、フィレットの平面的な形状のみが着目されており、フィレットの厚みの均一性や、フィレット表面の傾斜を均一にするという、厚み方向を含めたフィレットの全体形状について検討はなされていない。   Furthermore, in the conventional technique, only the planar shape of the fillet is focused on, and the overall shape of the fillet including the thickness direction, such as the uniformity of the fillet thickness and the uniform inclination of the fillet surface, is examined. Not done.

そこで本発明は、上記従来の課題に鑑みて、半導体チップ周囲のアンダーフィルのフィレット形状をより均一な形状に近づけることで、半導体チップと基板との接続信頼性が高い半導体装置を得ることを目的とする。   Accordingly, in view of the above-described conventional problems, the present invention has an object to obtain a semiconductor device having high connection reliability between a semiconductor chip and a substrate by bringing the underfill fillet shape around the semiconductor chip closer to a more uniform shape. And

上記の課題を解決するために、本発明の半導体装置は、半導体チップが、アンダーフィルを介在させて基板にフリップチップ実装された半導体装置であって、前記基板の前記半導体チップが搭載されている領域の周囲に、前記アンダーフィルのフィレット形状を規制するフィレット形状規制部が形成されていることを特徴とする。   In order to solve the above problems, a semiconductor device according to the present invention is a semiconductor device in which a semiconductor chip is flip-chip mounted on a substrate with an underfill interposed therebetween, and the semiconductor chip on the substrate is mounted thereon. A fillet shape restricting portion for restricting the fillet shape of the underfill is formed around the region.

本発明の半導体装置は、基板の半導体チップが搭載されている領域の周囲に、アンダーフィルのフィレット形状を規制するフィレット形状規制部が形成されている。このため、半導体チップの全周に渡ってフィレットを所望の形状とすることができ、接続信頼性の高い半導体装置を得ることができる。   In the semiconductor device of the present invention, a fillet shape restricting portion for restricting the fillet shape of the underfill is formed around the region of the substrate where the semiconductor chip is mounted. For this reason, a fillet can be made into a desired shape over the perimeter of a semiconductor chip, and a semiconductor device with high connection reliability can be obtained.

本発明の実施形態にかかる半導体装置の構成を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the structure of the semiconductor device concerning embodiment of this invention. 本発明の実施形態にかかる半導体装置の構成を示す平面図である。It is a top view which shows the structure of the semiconductor device concerning embodiment of this invention. 本発明の実施形態にかかる半導体装置のフィレット形状規制部と半導体チップとの間隔を説明するための部分拡大平面図である。It is a partial enlarged plan view for demonstrating the space | interval of the fillet shape control part and semiconductor chip of the semiconductor device concerning embodiment of this invention. 本発明の実施形態にかかる半導体装置のフィレット形状規制部の第２の構成例を説明するための要部拡大断面図である。It is a principal part expanded sectional view for demonstrating the 2nd structural example of the fillet shape control part of the semiconductor device concerning embodiment of this invention. 本発明の実施形態にかかる半導体装置のフィレット形状規制部の別の構成例を説明するための要部拡大断面図である。It is a principal part expanded sectional view for demonstrating another structural example of the fillet shape control part of the semiconductor device concerning embodiment of this invention. 本発明の実施形態にかかる半導体装置のフィレット形状規制部のさらに別の構成例を説明するための要部拡大断面図である。It is a principal part expanded sectional view for demonstrating another example of a structure of the fillet shape control part of the semiconductor device concerning embodiment of this invention. 本発明の実施形態にかかる半導体装置の厚さ方向のフィレット形状の例を説明するための要部拡大断面図である。It is a principal part expanded sectional view for demonstrating the example of the fillet shape of the thickness direction of the semiconductor device concerning embodiment of this invention. 本発明の実施形態にかかる半導体装置の厚さ方向のより好ましいフィレット形状を説明するための要部拡大断面図である。It is a principal part expanded sectional view for demonstrating the more preferable fillet shape of the thickness direction of the semiconductor device concerning embodiment of this invention.

本発明の半導体装置は、半導体チップが、アンダーフィルを介在させて基板にフリップチップ実装された半導体装置であって、前記基板の前記半導体チップが搭載されている領域の周囲に、前記アンダーフィルのフィレット形状を規制するフィレット形状規制部が形成されている。   The semiconductor device of the present invention is a semiconductor device in which a semiconductor chip is flip-chip mounted on a substrate with an underfill interposed therebetween, and the underfill is disposed around a region where the semiconductor chip is mounted on the substrate. A fillet shape restricting portion for restricting the fillet shape is formed.

このようにすることで、本発明の半導体装置は、基板と半導体チップとの間に形成されたアンダーフィルの、半導体チップの周囲部分に形成されるフィレット形状が規制され、半導体チップの全周に渡って所望のフィレット形状を得ることができる。このため、アンダーフィルが、半導体チップの全周において基板の反りなどにより加わる応力を緩和する効果を発揮することができ、接続信頼性の高い半導体装置を得ることができる。   By doing so, in the semiconductor device of the present invention, the fillet shape formed in the peripheral portion of the semiconductor chip of the underfill formed between the substrate and the semiconductor chip is regulated, and the entire circumference of the semiconductor chip is controlled. A desired fillet shape can be obtained. For this reason, the underfill can exhibit the effect of relieving the stress applied by the warp of the substrate all around the semiconductor chip, and a semiconductor device with high connection reliability can be obtained.

上記構成の半導体装置において、前記フィレット形状規制部が、前記半導体チップの外周と一定の距離を隔てて形成されていることが好ましい。このようにすることで、隅部を含めた半導体チップの全周に形成されるフィレット形状を、半導体チップやフィレット自体にクラックが生じにくい所望の形状にすることができる。   In the semiconductor device having the above configuration, it is preferable that the fillet shape restricting portion is formed at a certain distance from the outer periphery of the semiconductor chip. By doing in this way, the fillet shape formed in the perimeter of a semiconductor chip including a corner part can be made into the desired shape which a semiconductor chip or a fillet itself is hard to produce a crack.

また、前記フィレット形状規制部が、前記基板の前記半導体チップが搭載されている領域に対して凸となる凸構造であることが好ましい。このようにすることで、凸構造のフィレット形状規制部の側面で、塗布工程におけるアンダーフィル樹脂の広がりを抑えることができ、フィレット形状を所望のものとすることができる。   Moreover, it is preferable that the said fillet shape control part is a convex structure which becomes convex with respect to the area | region where the said semiconductor chip of the said board | substrate is mounted. By doing in this way, the spread of the underfill resin in the coating process can be suppressed on the side surface of the convex fillet shape regulating portion, and the fillet shape can be made as desired.

また、前記フィレット形状規制部が、前記基板の前記半導体チップが搭載されている領域に対して凹となる凹構造であることが好ましい。このようにすることで、凹構造によってアンダーフィル樹脂の広がりを抑えることができるとともに、半導体チップの側面に対する傾斜が緩やかなフィレット形状を得ることができる。   Moreover, it is preferable that the said fillet shape control part is a concave structure which becomes concave with respect to the area | region where the said semiconductor chip of the said board | substrate is mounted. By doing so, it is possible to suppress the spread of the underfill resin by the concave structure, and it is possible to obtain a fillet shape having a gentle inclination with respect to the side surface of the semiconductor chip.

さらに、前記アンダーフィルが、前記半導体チップの側面全てを覆っていることが好ましい。このようにすることで、半導体チップの側面に応力が加わってチップクラックが生じることを防止することができる。   Furthermore, it is preferable that the underfill covers all side surfaces of the semiconductor chip. By doing in this way, it can prevent that a stress is added to the side surface of a semiconductor chip and a chip crack arises.

また、前記アンダーフィルの最上部が、前記半導体チップの上面と同じ高さであることが好ましい。このようにすることで、半導体装置の美観を整え、半導体装置としての高さ精度を向上させることができる。   The uppermost part of the underfill is preferably the same height as the upper surface of the semiconductor chip. By doing in this way, the aesthetics of a semiconductor device can be arranged and the height accuracy as a semiconductor device can be improved.

以下、本発明の半導体装置について図面を参照して説明する。   The semiconductor device of the present invention will be described below with reference to the drawings.

なお、以下で参照する各図は、説明の便宜上、本発明にかかる半導体装置を構成する部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明の半導体装置は、参照する各図に示されていない任意の構成部材を備えることができる。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を必ずしも忠実に表したものではない。   In addition, each figure referred below demonstrates only the main member required in order to demonstrate this invention among the members which comprise the semiconductor device concerning this invention for convenience of explanation, and was simplified. Therefore, the semiconductor device of the present invention can include arbitrary constituent members that are not shown in each of the referenced drawings. Moreover, the dimension of the member in each figure does not necessarily faithfully represent the dimension of the actual component member, the dimension ratio of each member, and the like.

図１は、本発明の実施形態である半導体装置１００の構成を示す、要部拡大断面図である。   FIG. 1 is an enlarged cross-sectional view showing a main part of a configuration of a semiconductor device 100 according to an embodiment of the present invention.

本実施形態の半導体装置１００は、図１に示すように、基板１とこの基板に搭載された半導体チップ２とを備えている。半導体チップ２の基板１側の表面には、縦横のマトリクス状に配置された複数のバンプ３が形成されていて、それぞれのバンプ３が、基板１上の対応する位置に形成された図示しない接続電極に接続されて、フリップチップ実装されている。バンプ３の材料としては、例えばＳｎ−２．３Ａｇ組成のはんだなどが好適であるが、他の組成のはんだやはんだ以外の金属材料を用いることができ、Ｃｕピラーなどを備えたバンプ形態を採用することもできる。   As shown in FIG. 1, the semiconductor device 100 of this embodiment includes a substrate 1 and a semiconductor chip 2 mounted on the substrate. A plurality of bumps 3 arranged in a vertical and horizontal matrix are formed on the surface of the semiconductor chip 2 on the substrate 1 side, and each bump 3 is formed at a corresponding position on the substrate 1 (not shown). It is connected to the electrode and is flip-chip mounted. As a material for the bump 3, for example, a solder having a Sn-2.3Ag composition is suitable. However, a solder having a different composition or a metal material other than the solder can be used, and a bump form including a Cu pillar is employed. You can also

本実施形態の半導体装置１００は、基板１と半導体チップ２との間隔部分にアンダーフィル４が充填され、半導体チップ２の周囲のアンダーフィル４は、半導体チップ２の外側に向かって傾斜するフィレット５を形成している。アンダーフィル４は、半導体チップ２を基板１にフリップチップ実装するフリップチップボンディング工程の後、乾燥により吸湿水分を除去し、アンダーフィル４を塗布する塗布工程において供給、形成される。通常は、半導体チップ２の一辺もしくは二辺に同時にアンダーフィル樹脂を滴下し、滴下されたアンダーフィル樹脂が毛細管現象によって基板１と半導体チップ２との間に充填される。   In the semiconductor device 100 of the present embodiment, an underfill 4 is filled in a gap portion between the substrate 1 and the semiconductor chip 2, and the underfill 4 around the semiconductor chip 2 is a fillet 5 inclined toward the outside of the semiconductor chip 2. Is forming. The underfill 4 is supplied and formed in a coating process in which the moisture absorption moisture is removed by drying after the flip chip bonding process in which the semiconductor chip 2 is flip-chip mounted on the substrate 1 and the underfill 4 is applied. Usually, underfill resin is dropped simultaneously on one or two sides of the semiconductor chip 2 and the dropped underfill resin is filled between the substrate 1 and the semiconductor chip 2 by capillary action.

基板１と半導体チップ２との間に充填されなかったアンダーフィル樹脂は、半導体チップ２の周囲にフィレット５を形成する。本実施形態の半導体装置１００では、基板１の半導体チップ２が搭載される領域の周囲に、基板１の表面に対して凸となる畝状の凸部６が形成されていて、この凸部６が凸構造のフィレット形状規制部となっている。このため、塗布工程で供給されたアンダーフィル樹脂は、フィレット形状規制部である凸部６で遮られてその塗布領域の外周が制限され、半導体チップ２の側面から斜めに裾広がり状に広がった形状のフィレット５が形成される。   The underfill resin not filled between the substrate 1 and the semiconductor chip 2 forms a fillet 5 around the semiconductor chip 2. In the semiconductor device 100 of the present embodiment, a ridge-like convex portion 6 that is convex with respect to the surface of the substrate 1 is formed around the region where the semiconductor chip 2 of the substrate 1 is mounted. Is a fillet shape restricting portion having a convex structure. For this reason, the underfill resin supplied in the coating process is blocked by the convex portion 6 which is a fillet shape regulating portion, the outer periphery of the coating region is limited, and spreads in a flared form from the side surface of the semiconductor chip 2. A shaped fillet 5 is formed.

塗布工程の後、所定のプロファイルを持った加熱工程を経ることでアンダーフィル樹脂が硬化し、接着性、強度、硬度を備えたアンダーフィル４が形成される。アンダーフィル樹脂を硬化する加熱工程の具体的なプロファイルは、アンダーフィル樹脂の特性やパッケージ仕様に応じて定められる。例えば、１０５℃で２時間加熱して半硬化させた後に、１５０℃でさらに２時間加熱し本硬化させるなどである。   After the coating process, the underfill resin is cured by a heating process having a predetermined profile, and the underfill 4 having adhesiveness, strength, and hardness is formed. The specific profile of the heating process for curing the underfill resin is determined according to the characteristics of the underfill resin and the package specifications. For example, after semi-curing by heating at 105 ° C. for 2 hours, it is further cured by heating at 150 ° C. for 2 hours.

図１に示す本実施形態の半導体装置１００は、一例として、半導体チップ２の厚さが７７５μｍ、バンプ３の直径がφ１０８μｍで配置ピッチが１６０μｍ、基板１と半導体チップとの間隔が９５μｍであるパッケージ仕様を有し、このときのアンダーフィル４のフィレット５の形状は、半導体チップ２の側面とのなす角θが３０度で、半導体チップ２とフィレット形状規制部である凸部６との間隔であるフィレット幅Ｌが１．４ｍｍとなる。   As an example, the semiconductor device 100 of this embodiment shown in FIG. 1 has a package in which the thickness of the semiconductor chip 2 is 775 μm, the diameter of the bump 3 is φ108 μm, the arrangement pitch is 160 μm, and the distance between the substrate 1 and the semiconductor chip is 95 μm. The shape of the fillet 5 of the underfill 4 at this time has an angle θ formed by the side surface of the semiconductor chip 2 of 30 degrees, and the distance between the semiconductor chip 2 and the convex portion 6 that is the fillet shape regulating portion. A certain fillet width L is 1.4 mm.

凸部６は、例えば、基板１上にレジストをスクリーン印刷法により印刷することで形成することができ、また、感光性レジストを塗布したのち露光、現像するフォトリソグラフ法によって形成することもできる。   The convex portion 6 can be formed, for example, by printing a resist on the substrate 1 by a screen printing method, or can be formed by a photolithographic method in which a photosensitive resist is applied and then exposed and developed.

図２は、本実施形態の半導体装置１００における、半導体チップ２が搭載された領域の周囲を示す平面図である。なお、図２にＡ−Ａ’矢視線として示した部分の断面構造が、図１として示した要部拡大断面図となる。   FIG. 2 is a plan view showing the periphery of the region where the semiconductor chip 2 is mounted in the semiconductor device 100 of the present embodiment. 2 is an enlarged cross-sectional view of the main part shown in FIG. 1.

図２に示すように、本実施形態の半導体装置１００は、基板１に搭載された半導体チップ２の周囲を、フィレット形状規制部としての凸部６が取り囲んでいる。このようにすることで、アンダーフィル４が形成するフィレット５の周辺形状が、半導体チップ２の全周に渡って制限されていることが分かる。   As shown in FIG. 2, in the semiconductor device 100 of the present embodiment, the convex portion 6 as a fillet shape regulating portion surrounds the periphery of the semiconductor chip 2 mounted on the substrate 1. By doing so, it can be seen that the peripheral shape of the fillet 5 formed by the underfill 4 is limited over the entire circumference of the semiconductor chip 2.

図３に、半導体チップ２の隅部近傍の部分拡大平面図を示す。   FIG. 3 shows a partially enlarged plan view near the corner of the semiconductor chip 2.

図３は、図２に示した半導体装置１００の平面図の内、図中右下に位置する隅部を拡大して示したものである。図３に示すように、本実施形態の半導体装置１００では、半導体チップ２と凸部６との間隔Ｌが、半導体チップ２の縦方向の辺の延長方向での間隔Ｌ１と横方向の辺の延長方向での間隔Ｌ２とが、半導体チップ２の各辺における凸部６との間隔Ｌ３と等しくなるようにし、隅部に対応する凸部６を隅部の端部を中心とする円弧状に形成している。このため、本実施形態の半導体装置１００では、凸部６が半導体チップ２の外周からいずれの部分でも一定の距離を隔てて形成されていることになり、半導体チップ２の全周において、フィレット５と半導体チップ２の側面とのなす角（図１に示したθ）をほぼ均一にすることができる。   FIG. 3 is an enlarged view of a corner located at the lower right in the drawing in the plan view of the semiconductor device 100 shown in FIG. As shown in FIG. 3, in the semiconductor device 100 of this embodiment, the distance L between the semiconductor chip 2 and the protrusion 6 is equal to the distance L1 in the extension direction of the vertical side of the semiconductor chip 2 and the side in the horizontal direction. The distance L2 in the extending direction is made equal to the distance L3 between the protrusions 6 on each side of the semiconductor chip 2, and the protrusions 6 corresponding to the corners are formed in an arc shape with the end of the corner as the center. Forming. For this reason, in the semiconductor device 100 of the present embodiment, the convex portion 6 is formed at a certain distance from the outer periphery of the semiconductor chip 2 at any portion, and the fillet 5 is formed on the entire periphery of the semiconductor chip 2. And the angle formed by the side surface of the semiconductor chip 2 (θ shown in FIG. 1) can be made substantially uniform.

なお、基板１の平面視形状や材質、半導体チップ２の平面視形状やバンプの配置状況などにより、半導体チップ２に加わる応力が方向によるばらつきを有する場合には、半導体チップ２の全周において、アンダーフィル４のフィレット５の形状に所定の分布を持たせた方がより好ましい場合もあり得る。この場合には、半導体チップ２に加わる応力を勘案してフィレット５が所望の形状となるように、半導体チップ２と凸部６との配置間隔を調整すればよい。   When the stress applied to the semiconductor chip 2 varies depending on the direction due to the planar view shape and material of the substrate 1, the planar view shape of the semiconductor chip 2, and the bump arrangement state, the entire circumference of the semiconductor chip 2 is It may be more preferable to give the shape of the fillet 5 of the underfill 4 a predetermined distribution. In this case, the arrangement interval between the semiconductor chip 2 and the convex portion 6 may be adjusted so that the fillet 5 has a desired shape in consideration of the stress applied to the semiconductor chip 2.

以上説明したように、本実施形態の半導体装置１００では、基板１の半導体チップ２が搭載されている領域の周囲に、アンダーフィル４のフィレット５の形状を規制するフィレット形状規制部としての凸部６が形成されている。このため、アンダーフィル樹脂を供給した際にアンダーフィル樹脂が凸部６に沿ってその内部で広がり、フィレット５の外周が規定されてフィレット５の幅Ｌが規制されるとともに、フィレット５の半導体チップ２とのなす角度θが所定の範囲内に制限される。その結果、半導体チップ２の全周にわたって、平面視方向と厚さ方向の双方において所望の形状のフィレット５を得ることができる。   As described above, in the semiconductor device 100 of the present embodiment, the convex portion as the fillet shape restricting portion that restricts the shape of the fillet 5 of the underfill 4 around the region where the semiconductor chip 2 of the substrate 1 is mounted. 6 is formed. For this reason, when the underfill resin is supplied, the underfill resin spreads along the convex portion 6, the outer periphery of the fillet 5 is defined to regulate the width L of the fillet 5, and the semiconductor chip of the fillet 5 2 is limited within a predetermined range. As a result, the fillet 5 having a desired shape can be obtained in both the planar view direction and the thickness direction over the entire circumference of the semiconductor chip 2.

次に、本実施形態にかかる半導体装置におけるフィレット形状規制部のいろいろな形状について図面を用いて説明する。なお、以下の図４から図６において、半導体装置の基本構造は図１に示したものと同じであり、フィレット形状規制部のみが異なっているため、該当する部材には同じ符号を付与しその説明は省略する。   Next, various shapes of the fillet shape restricting portion in the semiconductor device according to the present embodiment will be described with reference to the drawings. 4 to 6 below, the basic structure of the semiconductor device is the same as that shown in FIG. 1, and only the fillet shape restricting portion is different. Description is omitted.

図４は、フィレット形状規制部として、基板１に形成された凹部７が形成された半導体装置１１０の要部拡大断面図である。   FIG. 4 is an enlarged cross-sectional view of a main part of the semiconductor device 110 in which the concave portion 7 formed in the substrate 1 is formed as the fillet shape regulating portion.

図４に示すように、図１における凸部６に代えて、基板１の半導体チップ２が搭載される領域の周囲に、所定の幅と深さを有する溝状の凹部７を形成することで、この凹部７を凹構造のフィレット形状規制部として機能させることができる。   As shown in FIG. 4, instead of the convex portion 6 in FIG. 1, a groove-shaped concave portion 7 having a predetermined width and depth is formed around a region where the semiconductor chip 2 of the substrate 1 is mounted. The concave portion 7 can function as a concave fillet shape regulating portion.

図４に示すように、基板１に形成された凹部７をフィレット形状規制部とすることで、フィレット形状規制部として凸部６を設けた半導体装置１００と同様に、半導体チップ２の全周に渡って、所望形状のフィレット５を形成することができる。なお、凹部７を用いることにより、凸部６をフィレット形状規制部として用いた場合と比較して、フィレット５の半導体チップ２の側面とのなす角（図１に示したθ）を小さくすることができ、結果として、断面形状で見た場合のフィレット５の表面が描く曲線の下に向かう凸の度合いがより強いものとなる。   As shown in FIG. 4, by using the concave portion 7 formed in the substrate 1 as a fillet shape restricting portion, the entire periphery of the semiconductor chip 2 is provided in the same manner as the semiconductor device 100 provided with the convex portion 6 as the fillet shape restricting portion. The fillet 5 having a desired shape can be formed. In addition, by using the recessed part 7, compared with the case where the convex part 6 is used as a fillet shape control part, the angle ((theta) shown in FIG. 1) with the side surface of the semiconductor chip 2 of the fillet 5 is made small. As a result, the degree of convexity toward the lower side of the curve drawn by the surface of the fillet 5 when viewed in a cross-sectional shape becomes stronger.

なお、断面視したときのフィレット５の表面が描く曲線が、曲率が小さくより直線的である場合には、フィレット５の中間部分での厚みが増して基板１の垂直方向に肉厚のフィレット５が形成されることになる。このようにフィレット５の肉厚が厚いと、基板１に反りが生じた場合や、熱サイクル試験時など半導体装置１００が加熱されたときに基板１と半導体チップ２との熱膨張量の差による変形によって、フィレット５が半導体チップ２の側面に及ぼす作用が大きくなり、半導体チップ２の側面におけるクラックが発生、進展する危険性が増大するとともに、フィレット５自体のクラックも引き起こされる可能性が高くなる。これに対し、図４に示すように、凹部７をフィレット形状規制部とすることによって、フィレット５表面をより強い曲率の下に凸の形状とすることで、フィレット５の中間部分における肉厚を薄くすることができ、フィレット５から半導体チップ２の側面に及ぼされる作用を低減することができる。この結果、半導体装置１１０の接続信頼性をさらに高くすることができる。   When the curve drawn by the surface of the fillet 5 in a cross-sectional view has a smaller curvature and is more linear, the thickness of the fillet 5 increases in the middle portion, and the thickness of the fillet 5 increases in the vertical direction of the substrate 1. Will be formed. When the fillet 5 is thick as described above, the substrate 1 is warped or due to the difference in thermal expansion between the substrate 1 and the semiconductor chip 2 when the semiconductor device 100 is heated, such as during a thermal cycle test. Due to the deformation, the action of the fillet 5 on the side surface of the semiconductor chip 2 is increased, the risk of occurrence and development of cracks on the side surface of the semiconductor chip 2 increases, and the possibility of causing cracks in the fillet 5 itself increases. . On the other hand, as shown in FIG. 4, by forming the concave portion 7 as a fillet shape restricting portion, the surface of the fillet 5 has a convex shape with a stronger curvature, so that the wall thickness in the intermediate portion of the fillet 5 is reduced. The thickness can be reduced, and the effect exerted on the side surface of the semiconductor chip 2 from the fillet 5 can be reduced. As a result, the connection reliability of the semiconductor device 110 can be further increased.

なお、フィレット形状規制部としての凹部７は、例えば、レーザー加工をはじめとする溝状部を形成する周知の各種方法によって、基板１に形成することができる。   In addition, the recessed part 7 as a fillet shape control part can be formed in the board | substrate 1 by the well-known various methods of forming the groove-shaped part including laser processing, for example.

図５および図６は、フィレット形状規制部のさらに別の構成を示す図である。   5 and 6 are diagrams showing still another configuration of the fillet shape restricting portion.

図５（ａ）に示す半導体装置１２０は、基板１の半導体チップ２が搭載された領域の周囲の厚さが厚い肉厚部６ａとなっていることで段差を形成し、この段差を凸構造のフィレット形状規制部として用いている。この場合は、図１に示した凸部６をフィレット形状規制部として用いた場合と同様の効果を奏することができる。なお、基板１の厚さが異なる肉厚部６ａは、基板１自体の半導体チップ２が搭載される領域を薄く形成する方法で得ることができるが、この他にも、半導体チップ２が搭載される領域部分を切り欠いた、枠状のシート部材を基板１の表面に貼着することによっても、図５（ａ）に示した形状と同じ凸構造のフィレット形状規制部を得ることができる。   In the semiconductor device 120 shown in FIG. 5A, a step is formed by the thick portion 6a around the region where the semiconductor chip 2 of the substrate 1 is mounted, and the step is formed into a convex structure. It is used as a fillet shape regulating part. In this case, an effect similar to that obtained when the convex portion 6 shown in FIG. 1 is used as the fillet shape regulating portion can be obtained. The thick portion 6a having a different thickness of the substrate 1 can be obtained by a method of forming a thin region of the substrate 1 on which the semiconductor chip 2 is mounted, but in addition to this, the semiconductor chip 2 is mounted. By sticking a frame-shaped sheet member with a region portion cut out to the surface of the substrate 1, a fillet shape restricting portion having the same convex structure as the shape shown in FIG.

図５（ｂ）に示す半導体装置１３０は、基板１の半導体チップ２が搭載された領域の周囲に形成された、断面がＶ字状の凹部７ｂを凹構造のフィレット形状規制部とするものである。このようにすることで、断面が所定の幅と深さを持った溝状の凹部７を設けた図４に示す半導体装置１１０と同様の効果を奏することができる。なお、凹部の断面形状としては、図５（ｂ）に示したＶ字状の他に、Ｕ字状または半円形状など、さまざまな形態とすることができる。   A semiconductor device 130 shown in FIG. 5 (b) uses a concave portion 7b having a V-shaped cross section formed around a region of the substrate 1 where the semiconductor chip 2 is mounted as a fillet shape regulating portion having a concave structure. is there. By doing so, it is possible to achieve the same effect as the semiconductor device 110 shown in FIG. 4 in which the groove-like recess 7 having a predetermined width and depth in cross section is provided. In addition, as a cross-sectional shape of a recessed part, it can be set as various forms, such as U shape or semicircle shape other than V shape shown in FIG.5 (b).

図６（ａ）に示す半導体装置１４０は、基板１の半導体チップ２が搭載された領域の周囲に、凹部７が形成され、さらにその周囲に凸部６を形成して、凹構造と凸構造の組み合わせによるフィレット形状規制部を備えている。このようにすることで、上記図４で示した半導体装置１１０において説明した、フィレット５の半導体チップ２の側面となす角度を小さくすることができるという効果を奏するとともに、アンダーフィル樹脂を塗布する塗布工程で、アンダーフィル樹脂が過剰に供給されてしまった場合でも、フィレット５の外形形状を所定のものに確実に制御することができる。   A semiconductor device 140 shown in FIG. 6A has a concave structure and a convex structure in which a concave portion 7 is formed around a region of the substrate 1 where the semiconductor chip 2 is mounted, and a convex portion 6 is formed around the concave portion 7. A fillet shape restricting portion is provided. In this way, the effect of reducing the angle formed with the side surface of the semiconductor chip 2 of the fillet 5 described in the semiconductor device 110 shown in FIG. 4 can be reduced, and undercoating can be applied. Even when the underfill resin is excessively supplied in the process, the outer shape of the fillet 5 can be reliably controlled to a predetermined value.

また、図６（ｂ）に示す半導体装置１５０のように、基板１の半導体チップ２が搭載された領域の周囲に形成された凹部７の周囲に、第２の凹部８を形成することによっても、アンダーフィル樹脂の塗布工程における樹脂供給量が過剰となった場合に、フィレット５の外周を確実に規制することができるという効果を奏する、フィレット形状規制部を実現することができる。   Further, as in the semiconductor device 150 shown in FIG. 6B, the second recess 8 is formed around the recess 7 formed around the region where the semiconductor chip 2 of the substrate 1 is mounted. When the amount of resin supply in the underfill resin application process becomes excessive, it is possible to realize a fillet shape restricting portion that has an effect of reliably restricting the outer periphery of the fillet 5.

なお、アンダーフィル４は、図７に示す半導体装置１６０のように、半導体チップ２の側面全てを覆っている構成とすることが好ましい。このようにすることで、半導体チップ２の側面全てが保護されて、半導体チップ２の側面にクラックが発生、進展することを効果的に防止することができる。   The underfill 4 preferably covers the entire side surface of the semiconductor chip 2 as in the semiconductor device 160 shown in FIG. By doing in this way, all the side surfaces of the semiconductor chip 2 are protected, and it is possible to effectively prevent cracks from occurring and progressing on the side surfaces of the semiconductor chip 2.

ただし、アンダーフィル４の樹脂量が過剰となり、図７に示すようにアンダーフィル４の一部が半導体チップ２の上面に覆い被さるように広がる可能性がある。このような半導体チップ２の上面でのアンダーフィル４の広がり部４ａは、外観上の理由から、また、半導体装置全体の高さ精度の面から、避けることが望ましい。   However, the resin amount of the underfill 4 becomes excessive, and there is a possibility that a part of the underfill 4 spreads so as to cover the upper surface of the semiconductor chip 2 as shown in FIG. Such an expanded portion 4a of the underfill 4 on the upper surface of the semiconductor chip 2 is desirably avoided for reasons of appearance and from the viewpoint of height accuracy of the entire semiconductor device.

したがって、塗布工程におけるアンダーフィル樹脂の粘度や供給量および供給速度、さらに供給場所の数や位置を、アンダーフィル４全体の必要樹脂量および基板１と半導体チップ２との間隙などに応じて最適化して、図８に例示する半導体装置１７０のように、アンダーフィル４の最上部４ｂが、ちょうど半導体チップ２の上面と同じ高さに達して、半導体チップ２の上面に広がらないようにすることが望ましい。   Therefore, the viscosity, supply amount and supply speed of the underfill resin in the coating process, and the number and position of the supply locations are optimized in accordance with the required resin amount of the entire underfill 4 and the gap between the substrate 1 and the semiconductor chip 2. Thus, as in the semiconductor device 170 illustrated in FIG. 8, the uppermost portion 4 b of the underfill 4 may be exactly the same height as the upper surface of the semiconductor chip 2 so as not to spread on the upper surface of the semiconductor chip 2. desirable.

以上述べたように、本実施形態の半導体装置では、半導体チップの外周全体に形成されるフィレットの形状を最適化し、フィレットクラックやチップクラックの発生を低減することが期待でき、接続信頼性の高いフリップチップ接続構造の半導体装置を得ることができる。   As described above, in the semiconductor device of this embodiment, the shape of the fillet formed on the entire outer periphery of the semiconductor chip can be optimized, and the occurrence of fillet cracks and chip cracks can be expected to be reduced, resulting in high connection reliability. A semiconductor device having a flip-chip connection structure can be obtained.

本発明の半導体装置は、基板と半導体チップとの間にアンダーフィルを介在させてフリップチップ接続された接続信頼性の高い半導体装置であり、各種のフリップチップ実装品として好適に利用することができる。   The semiconductor device of the present invention is a semiconductor device with high connection reliability that is flip-chip connected with an underfill interposed between a substrate and a semiconductor chip, and can be suitably used as various flip-chip mounted products. .

１ 基板
２ 半導体チップ
３ バンプ
４ アンダーフィル
５ フィレット
６ 凸部（フィレット形状規制部）
７ 凹部（フィレット形状規制部） DESCRIPTION OF SYMBOLS 1 Board | substrate 2 Semiconductor chip 3 Bump 4 Underfill 5 Fillet 6 Convex part (fillet shape control part)
7 Recessed part (fillet shape regulating part)

Claims (6)

半導体チップが、アンダーフィルを介在させて基板にフリップチップ実装された半導体装置であって、
前記基板の前記半導体チップが搭載されている領域の周囲に、前記アンダーフィルのフィレット形状を規制するフィレット形状規制部が形成されていることを特徴とする半導体装置。 A semiconductor device is a semiconductor device flip chip mounted on a substrate with an underfill interposed,
A semiconductor device, wherein a fillet shape restricting portion for restricting a fillet shape of the underfill is formed around a region of the substrate on which the semiconductor chip is mounted. 前記フィレット形状規制部が、前記半導体チップの外周と一定の距離を隔てて形成されている請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the fillet shape restricting portion is formed at a certain distance from the outer periphery of the semiconductor chip. 前記フィレット形状規制部が、前記基板の前記半導体チップが搭載されている領域に対して凸となる凸構造である請求項１または２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the fillet shape restricting portion has a convex structure that is convex with respect to a region of the substrate on which the semiconductor chip is mounted. 前記フィレット形状規制部が、前記基板の前記半導体チップが搭載されている領域に対して凹となる凹構造である請求項１または２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the fillet shape restricting portion has a concave structure that is concave with respect to a region of the substrate on which the semiconductor chip is mounted. 前記アンダーフィルが、前記半導体チップの側面全てを覆っている請求項１から４のいずれか１項に記載された半導体装置。   The semiconductor device according to claim 1, wherein the underfill covers all side surfaces of the semiconductor chip. 前記アンダーフィルの最上部が、前記半導体チップの上面と同じ高さである請求項５に記載の半導体装置。   The semiconductor device according to claim 5, wherein an uppermost portion of the underfill is the same height as an upper surface of the semiconductor chip.
JP2011015518A 2011-01-27 2011-01-27 Semiconductor device Withdrawn JP2012156389A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011015518A JP2012156389A (en) 2011-01-27 2011-01-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011015518A JP2012156389A (en) 2011-01-27 2011-01-27 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2012156389A true JP2012156389A (en) 2012-08-16

Family

ID=46837787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011015518A Withdrawn JP2012156389A (en) 2011-01-27 2011-01-27 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2012156389A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015486A (en) * 2014-07-03 2016-01-28 インテル コーポレイション Electronic package and method of connecting first die to second die to form electronic package
JP2017152484A (en) * 2016-02-23 2017-08-31 京セラ株式会社 Wiring board
JP2023544920A (en) * 2021-09-08 2023-10-26 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド Light emitting substrate and its manufacturing method
US11837569B2 (en) 2020-08-19 2023-12-05 Kioxia Corporation Semiconductor device and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016015486A (en) * 2014-07-03 2016-01-28 インテル コーポレイション Electronic package and method of connecting first die to second die to form electronic package
US9887104B2 (en) 2014-07-03 2018-02-06 Intel Corporation Electronic package and method of connecting a first die to a second die to form an electronic package
JP2017152484A (en) * 2016-02-23 2017-08-31 京セラ株式会社 Wiring board
US11837569B2 (en) 2020-08-19 2023-12-05 Kioxia Corporation Semiconductor device and manufacturing method thereof
JP2023544920A (en) * 2021-09-08 2023-10-26 ティーシーエル チャイナスター オプトエレクトロニクス テクノロジー カンパニー リミテッド Light emitting substrate and its manufacturing method
US20240030395A1 (en) * 2021-09-08 2024-01-25 Tcl China Star Optoelectronics Technology Co., Ltd. A light-emitting substrate and a manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR100549313B1 (en) Warp-suppressed semiconductor device
JP5039058B2 (en) Semiconductor device mounting structure
US8207618B2 (en) Semiconductor device and method of manufacturing the same
CN104779217A (en) Semiconductor device package with warpage control structure
JP2011077108A (en) Semiconductor device
US9245865B1 (en) Integrated circuit package with multi-trench structure on flipped substrate contacting underfill
JP2012156389A (en) Semiconductor device
JP6283218B2 (en) Substrate warpage correction apparatus and substrate warpage correction method
CN103594385A (en) Method to control underfill fillet width
WO2014115644A1 (en) Method for manufacturing semiconductor device
JP2000323624A (en) Semiconductor device and manufacture thereof
US20190371762A1 (en) Semiconductor device
JP6150375B2 (en) Semiconductor device
JP5381175B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN108695273B (en) Window type ball grid array packaging assembly
JP2010205888A (en) Semiconductor device
KR20150032497A (en) Semiconductor device
JP4231881B2 (en) Device apparatus and manufacturing method thereof
JP2013106031A (en) Semiconductor package and method for manufacturing the same
JP2007305814A (en) Semiconductor integrated circuit device and its packaging method
JP2007067129A (en) Mounting structure of semiconductor device
JP2015056540A (en) Semiconductor device and manufacturing method of the same
JP2011049502A (en) Semiconductor device mounting structure and method of manufacturing semiconductor device
US9633874B1 (en) Package substrate warpage reshaping apparatus and method
US20160276249A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140401