JP2012146815A - 半導体装置の製造方法、半導体装置およびイグナイタ装置 - Google Patents

半導体装置の製造方法、半導体装置およびイグナイタ装置 Download PDF

Info

Publication number
JP2012146815A
JP2012146815A JP2011003893A JP2011003893A JP2012146815A JP 2012146815 A JP2012146815 A JP 2012146815A JP 2011003893 A JP2011003893 A JP 2011003893A JP 2011003893 A JP2011003893 A JP 2011003893A JP 2012146815 A JP2012146815 A JP 2012146815A
Authority
JP
Japan
Prior art keywords
lead frame
solder
wiring circuit
bonding material
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011003893A
Other languages
English (en)
Other versions
JP5582040B2 (ja
Inventor
Takashi Katsuki
尚 香月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2011003893A priority Critical patent/JP5582040B2/ja
Priority to CN201110433708.2A priority patent/CN102593020B/zh
Priority to EP11195847.6A priority patent/EP2477223B1/en
Priority to US13/347,898 priority patent/US8487419B2/en
Publication of JP2012146815A publication Critical patent/JP2012146815A/ja
Application granted granted Critical
Publication of JP5582040B2 publication Critical patent/JP5582040B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/045—Layout of circuits for control of the dwell or anti dwell time
    • F02P3/0453—Opening or closing the primary coil circuit with semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48755—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Die Bonding (AREA)

Abstract

【課題】配線回路を形成するように分断されたリードフレームの両面に、複雑な工程を経由せずに、半導体素子や電子部品を搭載できるようにする。
【解決手段】リードフレーム３０の上面の所定位置にはんだ３１を塗布し、その上にチップ３２を搭載し、熱板３３ではんだ３１を溶融してチップ３２をリードフレーム３０に接合する。必要なボンディングワイヤ３４による配線後、リードフレーム３０を上下反転して加熱受け台３５に載せる。その後、リードフレーム３０の上面の所定位置にはんだ３１よりも融点の低いはんだ３６を塗布し、その上に電子部品３７を搭載し、加熱受け台３５ではんだ３６を溶融して電子部品３７をリードフレーム３０に接合する。はんだ３６の接合は、雰囲気温度を高くしながら行うとよい。
【選択図】図１

Description

本発明は、パワー半導体素子およびその制御回路のような半導体素子と受動素子のような電子部品とをリードフレームに実装し、これらをモールド樹脂により封止して形成される半導体装置の製造方法、半導体装置およびイグナイタ装置に関する。
自動車などのエンジン点火用のイグニッションコイルには、イグナイタ装置が設けられている。このイグナイタ装置には、イグニッションコイルの１次コイルに流れる電流を断続させることにより点火タイミングを電子制御するようにしたパワー半導体素子が用いられている。
従来のイグナイタ装置では、高機能化のためにセラミック製の基板に導体材料を焼成して電気的な回路を形成し、その回路上に集積回路（ＩＣ）やコンデンサなどの電子部品を搭載したハイブリッドＩＣが用いられている。これに対し、リードフレーム自体を電気的な配線回路を形成するように分断し、分断された配線回路部にパワー半導体素子などを搭載するとともに、配線回路部間を架橋するように電子部品を搭載することも行われている（たとえば、特許文献１参照）。
また、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなパワー半導体素子を用いたイグナイタ装置では、素子に大電流が流れて発熱量が大きくなるため、電流経路に熱容量の大きなものが必要になる。しかも、高機能化の要求のために、イグナイタ装置のパッケージ内には多数の電子部品の搭載が必要になる。しかし、熱容量を確保しながら多数の電子部品を搭載すると、イグナイタ装置は、そのパッケージの外形が不可避的に大きくなってしまう。これに対し、リードフレームの両面に電子部品を実装して電子部品が実装されるエリアの面積を低減することも知られている（たとえば、特許文献２参照）。
さらに、パワー半導体素子は、その１つの主端子が直接配線回路部の部品搭載面に接合され、もう１つの主端子および制御端子は、分断されたそれぞれ別の配線回路部にワイヤによって配線される。これらの配線は、一般的にリードフレームの材料である銅に、たとえばアルミニウムのワイヤを直接超音波接合することによって行われる。このような接合では、銅とアルミニウムとの接合面に銅−アルミニウム合金層が生成されるが、その合金層は、高温にさらされると、発達して脆くなる性質がある。そのため、合金層は、温度変化による熱応力に耐えられなくなり、破断してしまうことがある。その対策として、一般的に、リードフレームのワイヤボンディングを行うエリアに、あらかじめニッケル（Ｎｉ）系のめっきを施すことが行われている。これにより、アルミニウムのワイヤと銅のリードフレームとの接合部に接合不良を生じることがないようにしている。
特開２００９−１２９９５２号公報 特開２００４−１１９６７６号公報
しかし、Ｎｉ系のめっきは、コストの関係で、リードフレームのワイヤボンディングを行うエリアのみに施すのではなく、複数のリードフレームの連なり方向に各ボンディングエリアを横切るように帯状にかつ平行に施しているため、次のような問題点があった。
すなわち、Ｎｉ系のめっきは、一般的に、はんだ、導電性接着剤およびモールド樹脂との密着性が悪いという性質がある。このため、めっきが施されたエリアは、ボンディングエリア以外、電子部品をはんだまたは導電性接着剤で接合するエリアとして使用できない無駄なエリアとなるため、搭載される電子部品数が制約されることになる。
また、帯状のめっきは、電子部品が搭載されるエリアにかからないように配置しなければならないため、ワイヤによるボンディングエリアも制限されることになる。しかも、モールド樹脂との密着性の悪さから、モールド樹脂とリードフレームとの熱膨張率の違いがパワー半導体素子の発熱による熱サイクルでワイヤに繰り返し応力をかけることになり、その結果、ワイヤが接合近傍で切断してしまうことがある。
さらに、パッケージの外形が大きくなるのを防ぐために、リードフレームの両面に電子部品を実装する場合は、製造する際に、リードフレームを傾けたり、裏返しにしたりしなければならないため、部品が所定の位置からずれることになる。そのため、一方の面に部品を絶縁性のフィルムや樹脂などで一旦仮留めしてから他方の面に部品を搭載し、はんだなどの接合材をリフローなどで溶融して電気的に接続することになる。この一方の面に電子部品を仮留めする方法は、分断された配線回路部間を架橋するように搭載される電子部品に対しては、部品の下が空間になっていてフィルム接着ができず、また、樹脂による仮留めでは工程が多くなることから、適用することができない。
本発明はこのような点に鑑みてなされたものであり、配線回路を形成するように分断されたリードフレームの両面に、複雑な工程を経由せずに、半導体素子や電子部品を搭載する半導体装置の製造方法、半導体装置およびイグナイタ装置を提供することを目的とする。
本発明では上記の課題を解決するために、リード部と配線回路を形成するように分断された配線回路部とを有するリードフレームに搭載する半導体素子および電子部品を接合温度の異なる接合材を用いて接合するようにしている。すなわち、リードフレームの一方の面において、配線回路部の部品搭載面に半導体素子を第１の接合材を用いて接合し、配線回路部の間を架橋するように第１の電子部品を第１の接合材を用いて接合する。リードフレームの他方の面においては、配線回路部の間を架橋するように第２の電子部品を第２の接合材を用いて接合する。特に、第１の接合材よりも接合温度の低い第２の接合材を使用すると、リードフレームの一方の面で行った接合方法と同じ接合方法を温度だけ低くして他方の面でも実施できるので、製造工程を複雑にすることなくリードフレームの両面に部品搭載が可能になる。
上記構成の半導体装置の製造方法、半導体装置およびイグナイタ装置では、リードフレームの両面に搭載する部品を接合温度の異なる２種類の接合材を用いて搭載するため、同様の製造工程でリードフレームの両面に部品搭載が可能になるという利点がある。
リードフレームの一方の面と他方の面とで同様の接合方法を採用したことで、他方の面での接合に部品の仮留めなどが不要となって製造工程が複雑にならないことから、半導体装置およびこれを使用したイグナイタ装置のコストを低減することができる。
ボンディングワイヤを接合するエリアを形成するためにボンディングエリア以外のエリアにもめっき部が施されるが、リードフレームの両面に部品搭載が可能なので、リードフレームの面積が小さくなり、半導体装置を小型にすることができる。
第１の実施の形態に係る半導体装置の製造方法を説明する図であって、（Ａ）ははんだ塗布工程を示し、（Ｂ）はチップ搭載工程を示し、（Ｃ）ははんだ溶融工程を示し、（Ｄ）はワイヤボンディング工程を示し、（Ｅ）ははんだ塗布工程を示し、（Ｆ）は部品搭載工程を示し、（Ｇ）ははんだ溶融工程を示している。 第１の実施の形態に係る半導体装置の製造方法にて製造された半導体装置を示す図である。 第２の実施の形態に係る半導体装置の製造方法を説明する図であって、（Ａ）ははんだ塗布工程を示し、（Ｂ）はチップ搭載工程を示し、（Ｃ）ははんだ溶融工程を示し、（Ｄ）はワイヤボンディング工程を示し、（Ｅ）は導電性接着剤塗布工程を示し、（Ｆ）は部品搭載工程を示し、（Ｇ）は導電性接着剤硬化工程を示している。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
図１は第１の実施の形態に係る半導体装置の製造方法を説明する図であって、（Ａ）ははんだ塗布工程を示し、（Ｂ）はチップ搭載工程を示し、（Ｃ）ははんだ溶融工程を示し、（Ｄ）はワイヤボンディング工程を示し、（Ｅ）ははんだ塗布工程を示し、（Ｆ）は部品搭載工程を示し、（Ｇ）ははんだ溶融工程を示している。図２は第１の実施の形態に係る半導体装置の製造方法にて製造された半導体装置を示す図である。
この半導体装置は、図２に示したように、半導体素子としてパワー半導体素子１１およびその制御用の集積回路素子１２を備え、パワー半導体素子１１がイグニッションコイルの１次コイルを駆動する用途に使用されるイグナイタ装置である。パワー半導体素子１１は、イグナイタ装置に必要とされる高Ｌ負荷クランプ耐量、高サージ耐量などの特性に優れたＩＧＢＴが使用される。
リードフレームは、銅製の板を加工して形成され、外部接続端子を形成する複数のリード部１３と、配線回路を形成するように分断された複数の配線回路部１４とを有している。配線回路部１４の一部は、広い面積を有していてパワー半導体素子１１および集積回路素子１２をそれぞれ搭載する部品搭載面１５ａ，１５ｂを形成している。また、分断された複数の配線回路部１４には、ボンディングエリアを形成するためにＮｉ系のめっき部１６が図示の例では帯状に２本施されている。これらのめっき部１６は、複数のリードフレームが連なった状態にあるときに、その連なり方向に直線状に施されるものなので、ボンディングエリアでないエリアにも施されていることになる。
また、リードフレームのパワー半導体素子１１および集積回路素子１２が搭載されている側には、配線回路部１４の間を架橋するように電子部品（第１の電子部品）１７，１８が搭載されている。さらに、リードフレームのその反対側には、配線回路部１４の間を架橋するように電子部品（第２の電子部品）１９，２０が搭載されている。これらの電子部品１７，１８，１９，２０は、たとえば表面実装パッケージのチップコンデンサ、チップ抵抗器などとすることができる。
パワー半導体素子１１は、その主端子がリード部１３の近傍の配線回路部１４に施されためっき部１６にボンディングワイヤ２１によって接続され、制御用端子がボンディングワイヤ２２によって集積回路素子１２の所定の端子に接続されている。集積回路素子１２の残りの端子は、ボンディングワイヤ２３によってめっき部１６に接続されている。
パワー半導体素子１１、集積回路素子１２、電子部品１７，１８および電子部品１９，２０が搭載されたリードフレームは、パッケージ用材料のモールド樹脂２４によって一括封止される。
次に、第１の実施の形態に係る半導体装置の製造方法を用いて上記構成の半導体装置を製造する工程を図１を参照して説明する。
まず、図１の（Ａ）に示したように、リードフレーム３０の配線回路部１４の上面にはんだ（第１のはんだ）３１を塗布する。これは、パワー半導体素子１１、集積回路素子１２、電子部品１７，１８を接合しようとするエリアにはんだペーストを印刷することによって行われる。このはんだ３１は、融点がたとえば２３０℃程度になるよう調製されたはんだを用いる。
なお、はんだ３１と後述するはんだ３６は、融点の異なるはんだを用いればよく、先の工程で用いるはんだ３１は、融点が、後の工程で用いるはんだ３６の融点より高いものを用いればよい。
次に、図１の（Ｂ）に示したように、塗布されたはんだ３１の上にパワー半導体素子１１、集積回路素子１２、電子部品１７，１８（図では、パワー半導体素子１１および集積回路素子１２のチップ３２で示す）が搭載される。このはんだ３１へのチップ３２の搭載は、たとえばチップマウンタにて行われる。その後、リードフレーム３０は、熱板（第１の加熱手段）３３まで搬送され、その上に載せられる。
次に、図１の（Ｃ）に示したように、熱板３３の加熱温度を調整してリフロー方式によりチップ３２をリードフレーム３０にはんだ接合する。すなわち、熱板３３は、最初、予熱温度に設定されてリードフレーム３０、はんだ３１およびチップ３２を予熱し、その後、はんだ３１の融点より高い温度に設定されて、はんだ３１を溶融する。このはんだ溶融は、短時間実施され、その後、冷却されることによってチップ３２のはんだ付けが終了する。
次に、図１の（Ｄ）に示したように、ボンディングワイヤ３４による配線が行われる。この配線は、ボンディングワイヤ３４を、パワー半導体素子１１および集積回路素子１２のようなチップ３２のパッドとリード部１３や配線回路部１４とに接合したり、チップ３２同士のパッドに接合したりして行われる。リード部１３および配線回路部１４との接合は、これらに施されためっき部１６にて行われる。
このようにしてボンディングワイヤ３４による配線が行われたリードフレーム３０は、上下反転され、図１の（Ｅ）に示したように、加熱受け台（第２の加熱手段）３５に載せられ、リードフレーム３０の配線回路部１４にはんだ（第２のはんだ）３６が塗布される。このはんだ３６は、はんだ３１よりも融点が低く、たとえば２００℃程度の融点を有する鉛フリーはんだが用いられ、電子部品を接合しようとする配線回路部１４のエリアに塗布される。加熱受け台３５は、リードフレーム３０が載せられたときにチップ３２やボンディングワイヤ３４に触れないように凹型の形状を有し、チップ３２やボンディングワイヤ３４が実装されているエリアを除くエリアの面でリードフレーム３０を支持している。
次に、図１の（Ｆ）に示したように、分断された配線回路部１４の間を架橋するようにして、配線回路部１４に塗布されたはんだ３６の上に電子部品１９，２０のような電子部品３７が搭載される。
次のはんだ溶融工程では、加熱受け台３５の加熱温度を調整し、リードフレーム３０を介して塗布されたはんだ３６に伝熱してはんだ３６を溶融し、電子部品３７をリードフレーム３０にはんだ接合する。このとき、好ましくは、図１の（Ｇ）に示したように、加熱受け台３５によって支持されたリードフレーム３０を高温炉に入れ、リードフレーム３０の雰囲気温度を、予熱および加熱時に高くし、冷却時に低くするのがよい。
リードフレーム３０の両面にチップ３２および電子部品３７がそれぞれはんだ接合された後、リードフレーム３０は、その両側がモールド樹脂により封止されて半導体装置が形成される。
なお、この第１の実施の形態に係る半導体装置の好ましい製造方法では、２回目のはんだ接合を高温雰囲気による加熱と加熱受け台３５による加熱とを併用する形で行っているが、高温雰囲気による加熱のみでも加熱受け台３５による直接加熱のみでもよい。
また、上記の例において、はんだペーストを用いているが、はんだの溶融工程で発生するフラックスがその後の他の工程に影響する場合には、必要に応じてフラックス洗浄工程を追加するとよい。
図３は第２の実施の形態に係る半導体装置の製造方法を説明する図であって、（Ａ）ははんだ塗布工程を示し、（Ｂ）はチップ搭載工程を示し、（Ｃ）ははんだ溶融工程を示し、（Ｄ）はワイヤボンディング工程を示し、（Ｅ）は導電性接着剤塗布工程を示し、（Ｆ）は部品搭載工程を示し、（Ｇ）は導電性接着剤硬化工程を示している。なお、この図３において、図１に示した構成要素と同じ構成要素については同じ符号を付してその詳細な説明は省略する。
この第２の実施の形態に係る半導体装置の製造方法によれば、まず、図３の（Ａ）に示したように、リードフレーム３０のパワー半導体素子１１、集積回路素子１２、電子部品１７，１８が接合されるエリアにはんだ３１が塗布される。
次に、図３の（Ｂ）に示したように、塗布されたはんだ３１の上にチップ３２が搭載される。その後、チップ３２が搭載されたリードフレーム３０は、熱板３３まで搬送され、その上に載せられる。
次に、図３の（Ｃ）に示したように、熱板３３の加熱温度を調整し、はんだ３１を溶融してチップ３２をリードフレーム３０にはんだ接合する。
次に、図３の（Ｄ）に示したように、ボンディングワイヤ３４によるチップ３２間の配線およびチップ３２とリード部１３および配線回路部１４との配線が行われる。
次に、ボンディングワイヤ３４による配線が行われたリードフレーム３０は、上下反転され、図３の（Ｅ）に示したように、受け台３９に載せられる。この受け台３９は、リードフレーム３０が載せられたときにチップ３２やボンディングワイヤ３４に触れないように凹型の形状を有し、チップ３２やボンディングワイヤ３４が実装されているエリアを除くエリアの面でリードフレーム３０を支持している。その後、リードフレーム３０の電子部品を接合しようとする各エリアに、はんだ融点よりも低い硬化温度を有する熱硬化型導電性接着剤４１がディスペンサ４０により塗布される。はんだ３１の融点を２４０℃とした場合、熱硬化型導電性接着剤４１は、硬化温度がたとえば１５０℃程度のものが使用される。
次に、図３の（Ｆ）に示したように、分断された配線回路部１４の間を架橋するようにして、配線回路部１４に塗布された熱硬化型導電性接着剤４１の上に電子部品１９，２０のような電子部品３７が搭載される。
次に、熱硬化型導電性接着剤４１の上に電子部品３７が搭載されたリードフレーム３０は、図３の（Ｇ）に示したように、受け台３９に支持された状態で高温炉に入れられ、熱硬化型導電性接着剤４１を硬化させる。このとき、高温炉は、予熱、加熱および冷却時にそれぞれ適した温度に設定され、特に加熱時には、雰囲気温度が熱硬化型導電性接着剤４１の硬化温度になるように設定される。電子部品３７の接合材に熱硬化型導電性接着剤４１を使用することによって、比較的製造工程を複雑にせずにリードフレーム３０の両面に部品搭載が可能になる。
このようにして、両面にチップ３２および電子部品３７がそれぞれ搭載されたリードフレーム３０は、その両側がモールド樹脂により封止され、これによって半導体装置が形成される。
１１ パワー半導体素子
１２ 集積回路素子
１３ リード部
１４ 配線回路部
１５ａ，１５ｂ 部品搭載面
１６ めっき部
１７，１８，１９，２０ 電子部品
２１，２２，２３ ボンディングワイヤ
２４ モールド樹脂
３０ リードフレーム
３１ はんだ
３２ チップ
３３ 熱板
３４ ボンディングワイヤ
３５ 加熱受け台
３６ はんだ
３７ 電子部品
３９ 受け台
４０ ディスペンサ
４１ 熱硬化型導電性接着剤

Claims (6)

  1. リード部と配線回路を形成するように分断された配線回路部とを有するリードフレームの一方の面を上面にして、前記配線回路部の部品搭載面に少なくとも１つの半導体素子を第１の接合材を用いて接合するとともに前記配線回路部の間を架橋するように少なくとも１つの第１の電子部品を前記第１の接合材を用いて接合し、
    前記半導体素子および前記配線回路部をボンディングワイヤで接続し、
    前記リードフレームを上下反転して上面となった他方の面に、前記配線回路部の間を架橋するように少なくとも１つの第２の電子部品を前記第１の接合材よりも低い温度で接合できる第２の接合材を用いて接合し、
    前記リードフレームの両側をモールド樹脂により封止する、
    ことを特徴とする半導体装置の製造方法。
  2. 前記第１の接合材を第１のはんだとし、前記リードフレームの他方の面に当接された第１の加熱手段により前記第１のはんだの融点より高い温度で加熱して前記半導体素子および前記第１の電子部品を前記リードフレームの一方の面に接合し、
    前記第２の接合材を前記第１のはんだより融点の低い第２のはんだとし、前記リードフレームの一方の面の前記半導体素子および前記第１の電子部品が実装されているエリアを除くエリアの面に当接された第２の加熱手段により前記第１のはんだの融点より低くかつ前記第２のはんだの融点より高い温度で加熱して前記第２の電子部品を前記リードフレームの他方の面に接合する、
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２のはんだによる接合時において、前記第２の加熱手段が当接された前記リードフレームを高温炉に入れ、前記第２の加熱手段による加熱時に雰囲気温度を高くしたことを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記第１の接合材をはんだとし、前記リードフレームの他方の面に当接された加熱手段により前記はんだの融点より高い温度で加熱して前記半導体素子および前記第１の電子部品を前記リードフレームの一方の面に接合し、
    前記第２の接合材を熱硬化型導電性接着剤とし、高温炉により前記はんだの融点より低い雰囲気温度で加熱して前記第２の電子部品を前記リードフレームの他方の面に接合する、
    ことを特徴とする請求項１記載の半導体装置の製造方法。
  5. リード部および配線回路を形成するように分断された配線回路部を有するリードフレームと、
    前記リードフレームの一方の面において、前記配線回路部の部品搭載面に第１の接合材を用いて接合され、前記配線回路部とはボンディングワイヤによって接続された少なくとも１つの半導体素子と、
    前記リードフレームの一方の面において、前記配線回路部の間を架橋するように前記第１の接合材を用いて接合された少なくとも１つの第１の電子部品と、
    前記リードフレームの他方の面において、前記配線回路部の間を架橋するように前記第１の接合材よりも低い温度で接合できる第２の接合材を用いて接合された少なくとも１つの第２の電子部品と、
    を備えていることを特徴とする半導体装置。
  6. リード部および配線回路を形成するように分断された配線回路部を有するリードフレームと、
    前記リードフレームの一方の面において、前記配線回路部の部品搭載面に第１の接合材を用いて接合され、前記配線回路部とはボンディングワイヤによって接続されたパワー半導体素子およびその制御用の集積回路素子と、
    前記リードフレームの一方の面において、前記配線回路部の間を架橋するように前記第１の接合材を用いて接合された少なくとも１つの第１の電子部品と、
    前記リードフレームの他方の面において、前記配線回路部の間を架橋するように前記第１の接合材よりも低い温度で接合できる第２の接合材を用いて接合された少なくとも１つの第２の電子部品と、
    を備えていることを特徴とするイグナイタ装置。
JP2011003893A 2011-01-12 2011-01-12 半導体装置の製造方法、半導体装置およびイグナイタ装置 Expired - Fee Related JP5582040B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011003893A JP5582040B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法、半導体装置およびイグナイタ装置
CN201110433708.2A CN102593020B (zh) 2011-01-12 2011-12-21 制造半导体设备的方法、半导体设备以及使用该半导体设备的点火器
EP11195847.6A EP2477223B1 (en) 2011-01-12 2011-12-28 Method of manufacturing a semiconductor apparatus
US13/347,898 US8487419B2 (en) 2011-01-12 2012-01-11 Method of manufacturing semiconductor apparatus, the semiconductor apparatus, and ignitor using the semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011003893A JP5582040B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法、半導体装置およびイグナイタ装置

Publications (2)

Publication Number Publication Date
JP2012146815A true JP2012146815A (ja) 2012-08-02
JP5582040B2 JP5582040B2 (ja) 2014-09-03

Family

ID=45440326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011003893A Expired - Fee Related JP5582040B2 (ja) 2011-01-12 2011-01-12 半導体装置の製造方法、半導体装置およびイグナイタ装置

Country Status (4)

Country Link
US (1) US8487419B2 (ja)
EP (1) EP2477223B1 (ja)
JP (1) JP5582040B2 (ja)
CN (1) CN102593020B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072349A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体装置
JP2014170805A (ja) * 2013-03-01 2014-09-18 Toshiba Corp 半導体装置、無線装置、及び記憶装置
JP2017017340A (ja) * 2016-09-29 2017-01-19 ラピスセミコンダクタ株式会社 半導体装置および計測装置
US9881855B2 (en) 2012-09-14 2018-01-30 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
JP2019021944A (ja) * 2018-11-07 2019-02-07 ラピスセミコンダクタ株式会社 半導体装置および計測装置
US10229884B2 (en) 2016-09-30 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013065182A1 (ja) * 2011-11-04 2013-05-10 トヨタ自動車株式会社 パワーモジュール、電力変換装置および電動車両
JP6256145B2 (ja) 2014-03-26 2018-01-10 株式会社デンソー 半導体装置及びその製造方法
CN117673053A (zh) * 2022-08-24 2024-03-08 力特半导体（无锡）有限公司 二合一引线框架封装件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661372A (ja) * 1992-08-11 1994-03-04 Toshiba Corp ハイブリッドｉｃ
JP2001237364A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 回路装置および実装基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4976200A (en) * 1988-12-30 1990-12-11 The United States Of America As Represented By The United States Department Of Energy Tungsten bridge for the low energy ignition of explosive and energetic materials
US5309841A (en) * 1991-10-08 1994-05-10 Scb Technologies, Inc. Zener diode for protection of integrated circuit explosive bridge
US5408127A (en) * 1994-03-21 1995-04-18 National Semiconductor Corporation Method of and arrangement for preventing bonding wire shorts with certain integrated circuit components
JPH0982879A (ja) 1995-09-20 1997-03-28 Fuji Electric Co Ltd 樹脂封止型半導体装置
US6199484B1 (en) * 1997-01-06 2001-03-13 The Ensign-Bickford Company Voltage-protected semiconductor bridge igniter elements
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
US6548328B1 (en) * 2000-01-31 2003-04-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
JP2004119676A (ja) 2002-09-26 2004-04-15 Sharp Corp 受発光半導体装置
US6977431B1 (en) * 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
JP5163069B2 (ja) * 2007-11-20 2013-03-13 株式会社デンソー 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661372A (ja) * 1992-08-11 1994-03-04 Toshiba Corp ハイブリッドｉｃ
JP2001237364A (ja) * 2000-02-22 2001-08-31 Sanyo Electric Co Ltd 回路装置および実装基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9881855B2 (en) 2012-09-14 2018-01-30 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
US10242939B2 (en) 2012-09-14 2019-03-26 Lapis Semiconductor Co., Ltd. Semiconductor device and metering apparatus
JP2014072349A (ja) * 2012-09-28 2014-04-21 Sanken Electric Co Ltd 半導体装置
JP2014170805A (ja) * 2013-03-01 2014-09-18 Toshiba Corp 半導体装置、無線装置、及び記憶装置
JP2017017340A (ja) * 2016-09-29 2017-01-19 ラピスセミコンダクタ株式会社 半導体装置および計測装置
US10229884B2 (en) 2016-09-30 2019-03-12 Fuji Electric Co., Ltd. Semiconductor device
JP2019021944A (ja) * 2018-11-07 2019-02-07 ラピスセミコンダクタ株式会社 半導体装置および計測装置

Also Published As

Publication number Publication date
CN102593020B (zh) 2015-11-18
EP2477223A2 (en) 2012-07-18
EP2477223B1 (en) 2018-12-12
EP2477223A3 (en) 2013-03-06
JP5582040B2 (ja) 2014-09-03
CN102593020A (zh) 2012-07-18
US8487419B2 (en) 2013-07-16
US20120175757A1 (en) 2012-07-12

Similar Documents

Publication Publication Date Title
JP5582040B2 (ja) 半導体装置の製造方法、半導体装置およびイグナイタ装置
JP6111764B2 (ja) パワーモジュール用基板の製造方法
JP4438489B2 (ja) 半導体装置
JP5672324B2 (ja) 接合体の製造方法及びパワーモジュール用基板の製造方法
TWI260718B (en) Apparatus and method for die attachment
CN101335263A (zh) 半导体模块和半导体模块的制造方法
JP6206494B2 (ja) 半導体装置
JP2017515317A (ja) 蓋部を用いる電気的デバイスの搭載方法、および、当該方法における使用に適した蓋部
JP2010010561A (ja) パワーモジュール用基板及びその製造方法
JP4557804B2 (ja) 半導体装置及びその製造方法
JP2006013080A (ja) 半導体モジュールおよびその製造方法
CN106356308B (zh) 管芯结合到板的方法以及使用该方法制成的设备
JPS6351538B2 (ja)
JP2011086821A (ja) 半導体装置およびその製造方法
JP6504762B2 (ja) モジュールの製造方法
JP4110513B2 (ja) 半導体パワーモジュールの製造方法
KR20140042683A (ko) 반도체 유닛 및 그의 제조 방법
WO2016147252A1 (ja) 半導体装置およびその製造方法
JP6201297B2 (ja) 銅板付きパワーモジュール用基板及び銅板付きパワーモジュール用基板の製造方法
JP6304085B2 (ja) 半導体装置及び半導体装置の製造方法
JP2015018860A (ja) 半導体パッケージの製造方法
JP2004363216A (ja) 半導体装置
JP2013149739A (ja) 電子機器モジュール
JP2012015220A (ja) 素子の接合構造および接合方法
JP4957649B2 (ja) はんだ接合体およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5582040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees