JP2012142700A - Piezoelectric oscillator - Google Patents

Piezoelectric oscillator Download PDF

Info

Publication number
JP2012142700A
JP2012142700A JP2010292605A JP2010292605A JP2012142700A JP 2012142700 A JP2012142700 A JP 2012142700A JP 2010292605 A JP2010292605 A JP 2010292605A JP 2010292605 A JP2010292605 A JP 2010292605A JP 2012142700 A JP2012142700 A JP 2012142700A
Authority
JP
Japan
Prior art keywords
substrate
main
output terminal
wiring pattern
piezoelectric vibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010292605A
Other languages
Japanese (ja)
Inventor
Motoharu Ando
元晴 安藤
Junpei Komura
順平 小村
Original Assignee
Kyocera Crystal Device Corp
京セラクリスタルデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Crystal Device Corp, 京セラクリスタルデバイス株式会社 filed Critical Kyocera Crystal Device Corp
Priority to JP2010292605A priority Critical patent/JP2012142700A/en
Publication of JP2012142700A publication Critical patent/JP2012142700A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a piezoelectric oscillator which reduces an amount of frequency change due to mutual inter-wiring capacitance of oscillatory frequencies output form two output terminals.SOLUTION: In a piezoelectric oscillator of this invention, a first wiring pattern provided at an inner layer of a substrate part is formed so as to face a second output terminal provided at the other main surface of the substrate part, which is exposed in a second recessed part space, without overlapping therewith. A second wiring pattern provided at the inner layer of the substrate part is formed so as to face a first output terminal provided at the other main surface of the substrate part, which is exposed in the second recessed part space, without overlapping therewith.

Description

本発明は、電子機器等に用いられる圧電発振器に関する。   The present invention relates to a piezoelectric oscillator used in an electronic device or the like.
従来、圧電発振器は、携帯電話などの通信端末に用いられる。このような圧電発振器は、2つの出力ができる構造のものが提案されている(例えば、特許文献1参照)。
このような 従来の圧電発振器200は、図7に示すように、その例として素子搭載部材210、圧電振動素子222、集積回路素子232、蓋体250とから主に構成されている。
Conventionally, piezoelectric oscillators are used in communication terminals such as mobile phones. Such a piezoelectric oscillator has been proposed with a structure capable of two outputs (see, for example, Patent Document 1).
As shown in FIG. 7, such a conventional piezoelectric oscillator 200 mainly includes an element mounting member 210, a piezoelectric vibration element 222, an integrated circuit element 232, and a lid body 250 as an example.
図7に示すように、素子搭載部材210は、基板部211、第一の枠部212、第二の枠部213で主に構成されている。
この素子搭載部材210は、基板部211の一方の主面に第1の第一の枠部212が設けられて第1の凹部空間K1が形成され、基板部211の他方主面に第二の枠部213が設けられて第2の凹部空間K2が形成される。
その第1の凹部空間K1内に露出する基板部211の一方の主面には、図8に示すように、一対の圧電振動素子搭載パッド217が設けられている。
この一対の圧電振動素子搭載パッド217上には、導電性接着剤221を介して電気的に接続される一対の励振用電極を表裏主面に有した圧電振動素子222が搭載されている。この圧電振動素子222を囲繞する素子搭載部材210の第1の枠部212の頂面には金属製の蓋体250を被せられ、接合されている。これにより第1の凹部空間K1が気密封止されている。
As shown in FIG. 7, the element mounting member 210 is mainly composed of a substrate part 211, a first frame part 212, and a second frame part 213.
In the element mounting member 210, a first first frame portion 212 is provided on one main surface of the substrate portion 211 to form a first recess space K1, and a second main surface of the substrate portion 211 is formed on the second main surface. A frame portion 213 is provided to form a second recessed space K2.
As shown in FIG. 8, a pair of piezoelectric vibration element mounting pads 217 is provided on one main surface of the substrate portion 211 exposed in the first recess space K1.
On the pair of piezoelectric vibration element mounting pads 217, a piezoelectric vibration element 222 having a pair of excitation electrodes electrically connected via a conductive adhesive 221 on the front and back main surfaces is mounted. The top surface of the first frame portion 212 of the element mounting member 210 surrounding the piezoelectric vibration element 222 is covered with and bonded to a metal lid 250. Thereby, the first recess space K1 is hermetically sealed.
また、第2の凹部空間K2内に露出する基板部211の他方の主面には、複数の集積回路素子搭載パッド218と2個一対の圧電振動素子測定用パッド220(図9参照)が設けられている。図9に示すように複数の集積回路素子搭載パッド218の一部は、圧電発振器200の発振周波数を出力する第1の出力端子214と第2の出力端子215に接続されている。
また、図10に示すように複数の集積回路素子搭載パッド218上には、半田231等の導電性接合材を介して接続される集積回路素子232が搭載されている。また、基板部211の内層には、図8、図9に示すように、第1の配線パターン268、第2の配線パターン270、グランドパターン265が形成されている。また、基板部211の内部には、第一のビアホール導体261、第二のビアホール導体262、第三のビアホール導体263、第四のビアホール導体264が形成されている。基板部211の内層に設けられた第1の配線パターン268は、一方が第一のビアホール導体261を介して2個一対の圧電振動素子搭載パッド217の一つと接続され、他方が第三のビアホール導体263を介して一方の圧電振動素子測定用パッド220と接続されている。
また、基板部211の内層に設けられた第2の配線パターン270は、一方が第二のビアホール導体262を介して残りの圧電振動素子搭載パッド217と接続され、他方が第四のビアホール導体264を介して残りの圧電振動素子測定用パッド220と接続されている。また、一対の圧電振動素子測定用パッド220は、それぞれ複数の集積回路素子搭載パッド218の一つと接続されている。また、複数の集積回路素子搭載パッド218の一つに接続された第1の出力端子214と第2の出力端子215は、図10に示すように基板部211の他方の主面の第二の枠部213の内部に設けられたビアホール導体(図示せず)を介して外部電極端子216と接続されている。
A plurality of integrated circuit element mounting pads 218 and two pairs of piezoelectric vibration element measurement pads 220 (see FIG. 9) are provided on the other main surface of the substrate portion 211 exposed in the second recess space K2. It has been. As shown in FIG. 9, some of the plurality of integrated circuit element mounting pads 218 are connected to the first output terminal 214 and the second output terminal 215 that output the oscillation frequency of the piezoelectric oscillator 200.
As shown in FIG. 10, integrated circuit elements 232 connected via a conductive bonding material such as solder 231 are mounted on a plurality of integrated circuit element mounting pads 218. Further, as shown in FIGS. 8 and 9, a first wiring pattern 268, a second wiring pattern 270, and a ground pattern 265 are formed in the inner layer of the substrate portion 211. A first via hole conductor 261, a second via hole conductor 262, a third via hole conductor 263, and a fourth via hole conductor 264 are formed inside the substrate portion 211. One of the first wiring patterns 268 provided in the inner layer of the substrate portion 211 is connected to one of the pair of piezoelectric vibration element mounting pads 217 via the first via-hole conductor 261 and the other is connected to the third via-hole. It is connected to one piezoelectric vibration element measuring pad 220 through a conductor 263.
One of the second wiring patterns 270 provided in the inner layer of the substrate portion 211 is connected to the remaining piezoelectric vibration element mounting pad 217 via the second via-hole conductor 262, and the other is the fourth via-hole conductor 264. The other piezoelectric vibration element measurement pads 220 are connected to each other. The pair of piezoelectric vibration element measurement pads 220 is connected to one of the plurality of integrated circuit element mounting pads 218, respectively. Further, the first output terminal 214 and the second output terminal 215 connected to one of the plurality of integrated circuit element mounting pads 218 are connected to the second main surface of the substrate section 211 as shown in FIG. The external electrode terminal 216 is connected via a via-hole conductor (not shown) provided inside the frame portion 213.
図10に示すように外部電極端子216(216a、216b、216c、216d、216e、216f)は、第二の枠部213の四隅部に、例えば、電源端子216a、第1の外部出力端子216b、GND端子216c、第2の制御端子216dが設けられ、GND端子216cと第2の制御端子216dの間に第2の外部出力端子216eが設けられ、電源端子216aと第1の外部出力端子216bの間に第1の制御端子216fが設けられている。ここで、第1の外部出力端子216bは、第二の枠部213のビアホール導体(図示せず)を介して第1の出力端子214と接続されている。また、第2の外部出力端子216eは、第二の枠部213のビアホール導体(図示せず)を介して第2の出力端子215と接続されている。   As shown in FIG. 10, the external electrode terminals 216 (216a, 216b, 216c, 216d, 216e, 216f) are, for example, a power supply terminal 216a, a first external output terminal 216b, A GND terminal 216c and a second control terminal 216d are provided, a second external output terminal 216e is provided between the GND terminal 216c and the second control terminal 216d, and the power supply terminal 216a and the first external output terminal 216b are connected. A first control terminal 216f is provided therebetween. Here, the first external output terminal 216b is connected to the first output terminal 214 via a via-hole conductor (not shown) of the second frame portion 213. The second external output terminal 216e is connected to the second output terminal 215 via a via-hole conductor (not shown) of the second frame portion 213.
登録3721901号公報Registration No. 3721901
しかしながら、従来の2出力が可能な圧電発振器200は、図9に示すように第1の配線パターン268と第2の出力端子215とが対向するように重なって形成されているため、第1の配線パターン268と第2の出力端子215間に生じる配線間容量が大きくなっていた。また、同様に、第2の配線パターン270と第1の出力端子214とが対向するように重なって形成されていることため、第2の配線パターン270と第1の出力端子214間に生じる配線間容量が大きくなっていた。
これにより、従来の2出力が可能な圧電発振器200は、第1の配線パターン268と第2の出力端子215間に生じる配線間容量と第2の配線パターン270と第1の出力端子214間に生じる配線間容量が大きいために、第1の出力端子214から出力される発振周波数と第2の出力端子215から出力される発振周波数が相互の配線間容量により変動するという問題があった。
However, the conventional piezoelectric oscillator 200 capable of two outputs is formed by overlapping the first wiring pattern 268 and the second output terminal 215 as shown in FIG. The inter-wiring capacitance generated between the wiring pattern 268 and the second output terminal 215 was large. Similarly, since the second wiring pattern 270 and the first output terminal 214 are formed so as to face each other, the wiring generated between the second wiring pattern 270 and the first output terminal 214 is formed. The capacity between them was large.
As a result, the conventional piezoelectric oscillator 200 capable of two outputs has an inter-wiring capacitance generated between the first wiring pattern 268 and the second output terminal 215, and between the second wiring pattern 270 and the first output terminal 214. Since the generated wiring capacitance is large, there is a problem that the oscillation frequency output from the first output terminal 214 and the oscillation frequency output from the second output terminal 215 fluctuate due to the mutual wiring capacitance.
そこで、本発明は、上述の問題に鑑みてなされたものであり、2つの出力端子から出力される発振周波数の相互の配線間容量による周波数変化量を小さくすることができる圧電発振器を提供することを課題とする。   Accordingly, the present invention has been made in view of the above-described problems, and provides a piezoelectric oscillator capable of reducing the amount of frequency change due to the mutual wiring capacitance of the oscillation frequency output from two output terminals. Is an issue.
本発明の圧電発振器は、基板部と前記基板部の一方の主面に設けられて第1の凹部空間を形成する第一の枠部と、前記基板部の他方の主面に形成された第2の凹部空間を形成する第二の枠部を備える素子搭載部材と、前記第1の凹部空間内に露出した前記基板部の一方の主面に設けられた2個一対の圧電振動素子搭載パッドに搭載され、励振用電極が設けられている圧電振動素子と、前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた複数の集積回路素子搭載パッドに搭載されている集積回路素子と、前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた2個一対の圧電振動素子測定用パッドと、前記一方の圧電振動素子搭載パッドと前記基板部の内層に設けられた第1の配線パターンを接続している前記基板部の内部に設けられた第一のビアホール導体と、前記残りの圧電振動素子搭載パッドと前記基板部の内層に設けられた第2の配線パターンを接続している前記基板部の内部に設けられた第二のビアホール導体と、前記基板部の内層に設けられた前記第1の配線パターンと前記基板部の他方の主面に設けられた一方の圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第三のビアホール導体と、前記基板部の内層に設けられた第2の配線パターンと前記基板部の他方の主面に設けられた残りの圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第四のビアホール導体と、前記複数の集積回路素子搭載パッドの一つに接続されている前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた第1の出力端子と、前記複数の他の集積回路素子搭載パッドの一つに接続されている前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた第2の出力端子と、前記第1の凹部空間を気密封止する蓋体とを備え、前記基板部の内層に設けられた前記第1の配線パターンが前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第2の出力端子と対向するように重ならず形成されており、前記基板部の内層に設けられた前記第2の配線パターンが前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第1の出力端子と対向するように重ならず形成されていることを特徴とするものである。   The piezoelectric oscillator of the present invention includes a first frame portion provided on one main surface of the substrate portion and the substrate portion to form a first recessed space, and a first frame portion formed on the other main surface of the substrate portion. An element mounting member having a second frame portion forming two recess spaces, and a pair of piezoelectric vibration element mounting pads provided on one main surface of the substrate portion exposed in the first recess space Mounted on a plurality of integrated circuit element mounting pads provided on the other main surface of the substrate portion exposed in the second recess space, and a piezoelectric vibration element provided with an excitation electrode. An integrated circuit element, a pair of piezoelectric vibration element measurement pads provided on the other main surface of the substrate portion exposed in the second recess space, the one piezoelectric vibration element mounting pad, Before connecting the first wiring pattern provided in the inner layer of the board part Provided inside the substrate portion connecting the first via-hole conductor provided in the substrate portion, the remaining piezoelectric vibration element mounting pad, and the second wiring pattern provided in the inner layer of the substrate portion. The second via-hole conductor formed is connected to the first wiring pattern provided on the inner layer of the substrate portion and one piezoelectric vibration element measurement pad provided on the other main surface of the substrate portion. The third via hole conductor provided in the substrate portion, the second wiring pattern provided in the inner layer of the substrate portion, and the remaining piezoelectric vibration element measurement provided on the other main surface of the substrate portion A fourth via-hole conductor provided inside the substrate portion to which a pad is connected; and the substrate exposed in the second recess space connected to one of the plurality of integrated circuit element mounting pads. On the other main surface A first output terminal provided on the other main surface of the substrate portion exposed in the second recessed space connected to one of the plurality of other integrated circuit element mounting pads. 2 output terminals and a lid that hermetically seals the first recessed space, and the first wiring pattern provided in the inner layer of the substrate portion is exposed in the second recessed space. It is formed so as not to overlap the second output terminal provided on the other main surface of the substrate portion, and the second wiring pattern provided on the inner layer of the substrate portion is the second It is formed so as not to overlap the first output terminal provided on the other main surface of the substrate portion exposed in the recessed space.
このように、本発明の圧電発振器は、第1の配線パターンが第2の出力端子と対向するように重ならずに形成されているので、第1の配線パターンと第2の出力端子間に生じる配線間容量を小さくすることができる。
また、本発明の圧電発振器は、第2の配線パターンが第1の出力端子と対向するように重ならずに形成されているので、第2の配線パターンと第1の出力端子間に生じる配線間容量を小さくすることができる。
よって、本発明の圧電発振器は、第1の配線パターンと第2の出力端子間に生じる配線間容量と第2の配線パターンと第1の出力端子間に生じる配線間容量を小さくできるので、第1の出力端子から出力される圧電発振器の発振周波数と第2の出力端子から出力される圧電発振器の発振周波数の相互の配線間容量による周波数変化量を小さくすることができる。
As described above, the piezoelectric oscillator according to the present invention is formed so as not to overlap the first wiring pattern so as to face the second output terminal, and therefore, between the first wiring pattern and the second output terminal. The generated inter-wiring capacitance can be reduced.
In addition, since the piezoelectric oscillator of the present invention is formed so as not to overlap the second wiring pattern so as to face the first output terminal, the wiring generated between the second wiring pattern and the first output terminal. The inter-space capacity can be reduced.
Therefore, the piezoelectric oscillator according to the present invention can reduce the inter-wiring capacitance generated between the first wiring pattern and the second output terminal and the inter-wiring capacitance generated between the second wiring pattern and the first output terminal. The amount of frequency change due to the mutual wiring capacitance between the oscillation frequency of the piezoelectric oscillator output from one output terminal and the oscillation frequency of the piezoelectric oscillator output from the second output terminal can be reduced.
本発明の実施形態に係る圧電発振器の一例を示した断面図である。It is sectional drawing which showed an example of the piezoelectric oscillator which concerns on embodiment of this invention. 本発明の圧電発振器を構成する素子搭載部材の基板部の一方の主面と基板部の内層を示す透視平面図である。It is a see-through | perspective top view which shows one main surface of the board | substrate part of the element mounting member which comprises the piezoelectric oscillator of this invention, and the inner layer of a board | substrate part. 本発明の圧電発振器を構成する素子搭載部材の基板部の他方の主面と基板部の内層を示す透視平面図である。It is a see-through | perspective top view which shows the other main surface of the board | substrate part of the element mounting member which comprises the piezoelectric oscillator of this invention, and the inner layer of a board | substrate part. 本発明の圧電発振器の素子搭載部材の他方の主面側を示す平面図である。It is a top view which shows the other main surface side of the element mounting member of the piezoelectric oscillator of this invention. 本発明と従来の第1の配線パターンと第2の出力端子間の配線間容量と周波数変化量の関係を示したグラフである。It is the graph which showed the relationship between the capacity | capacitance between wiring between this invention and the conventional 1st wiring pattern and 2nd output terminal, and the amount of frequency changes. 本発明と従来の第2の配線パターンと第1の出力端子間の配線間容量と周波数変化量の関係を示したグラフである。It is the graph which showed the relationship between the capacity | capacitance between wiring between this invention and the conventional 2nd wiring pattern and 1st output terminal, and the amount of frequency changes. 従来の圧電発振器の一例を示した断面図である。It is sectional drawing which showed an example of the conventional piezoelectric oscillator. 従来の圧電発振器を構成する素子搭載部材の基板部の一方の主面と基板部の内層を示す透視平面図である。It is a see-through | perspective top view which shows one main surface of the board | substrate part of the element mounting member which comprises the conventional piezoelectric oscillator, and the inner layer of a board | substrate part. 従来の圧電発振器を構成する素子搭載部材の基板部の他方の主面と基板部の内層を示す透視平面図である。It is a perspective top view which shows the other main surface of the board | substrate part of the element mounting member which comprises the conventional piezoelectric oscillator, and the inner layer of a board | substrate part. 従来の圧電発振器の素子搭載部材の他方の主面側を示す平面図である。It is a top view which shows the other main surface side of the element mounting member of the conventional piezoelectric oscillator.
以下、本発明の実施の形態に係る圧電発振器を、添付図面に基づいて詳細に説明する。なお、図1に示すように、圧電発振器100は、素子搭載部材110、圧電振動素子122、集積回路素子132、蓋体150とで主に構成されている。   Hereinafter, a piezoelectric oscillator according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. As shown in FIG. 1, the piezoelectric oscillator 100 mainly includes an element mounting member 110, a piezoelectric vibration element 122, an integrated circuit element 132, and a lid 150.
素子搭載部材110は、基板部111、第一の枠部112、第二の枠部113とから主に構成される。
素子搭載部材110を構成する基板部111と、第一の枠部112と、第二の枠部113とは、例えば、ガラス−セラミックス、アルミナセラミックス等のセラミック材料からなる。
The element mounting member 110 is mainly composed of a substrate part 111, a first frame part 112, and a second frame part 113.
The substrate part 111, the first frame part 112, and the second frame part 113 constituting the element mounting member 110 are made of a ceramic material such as glass-ceramics or alumina ceramics, for example.
基板部111の一方の主面には、図2に示すように、圧電振動素子122を搭載するための2個一対の圧電振動素子搭載パッド117が設けられている。
また、基板部111の他方の主面には、図3に示すように、集積回路素子132を搭載するための複数の集積回路素子搭載パッド118と一対の圧電振動素子用測定パッド120が設けられている。
As shown in FIG. 2, two pairs of piezoelectric vibration element mounting pads 117 for mounting the piezoelectric vibration elements 122 are provided on one main surface of the substrate unit 111.
Further, as shown in FIG. 3, a plurality of integrated circuit element mounting pads 118 and a pair of piezoelectric vibration element measurement pads 120 for mounting the integrated circuit elements 132 are provided on the other main surface of the substrate portion 111. ing.
また、基板部111の内層には、図2、図3に示すように、第1の配線パターン168、第2の配線パターン170、グランドパターン165が形成されている。また、基板部111の内部には、第一のビアホール導体161、第二のビアホール導体162、第三のビアホール導体163、第四のビアホール導体164が形成されている。基板部111の内層に設けられた第1の配線パターン168は、一方が第一のビアホール導体161を介して2個一対の圧電振動素子搭載パッド117の一つと接続され、他方が第三のビアホール導体163を介して一方の圧電振動素子測定用パッド120と接続されている。
また、基板部111の内層に設けられた第2の配線パターン170は、一方が第二のビアホール導体162を介して残りの圧電振動素子搭載パッド117と接続され、他方が第四のビアホール導体164を介して残りの圧電振動素子測定用パッド120と接続されている。
Further, as shown in FIGS. 2 and 3, a first wiring pattern 168, a second wiring pattern 170, and a ground pattern 165 are formed in the inner layer of the substrate unit 111. In addition, a first via hole conductor 161, a second via hole conductor 162, a third via hole conductor 163, and a fourth via hole conductor 164 are formed inside the substrate unit 111. One of the first wiring patterns 168 provided in the inner layer of the substrate unit 111 is connected to one of the pair of piezoelectric vibration element mounting pads 117 via the first via-hole conductor 161, and the other is the third via-hole. It is connected to one piezoelectric vibration element measurement pad 120 through a conductor 163.
One of the second wiring patterns 170 provided in the inner layer of the substrate unit 111 is connected to the remaining piezoelectric vibration element mounting pad 117 via the second via-hole conductor 162, and the other is the fourth via-hole conductor 164. To the remaining piezoelectric vibration element measurement pads 120.
また、基板部111の他方の主面の複数の集積回路素子搭載パッド118は、例えば2行4列に8個設けられている。
図1に示すように、基板部111の他方の主面に設けられた複数の集積回路素子搭載パッド118は、集積回路素子132の電極パッド(図示せず)が金バンプ130と半田131を介して接合されている。
In addition, a plurality of integrated circuit element mounting pads 118 on the other main surface of the substrate unit 111 are provided, for example, in two rows and four columns.
As shown in FIG. 1, a plurality of integrated circuit element mounting pads 118 provided on the other main surface of the substrate portion 111 are configured such that electrode pads (not shown) of the integrated circuit element 132 are interposed via gold bumps 130 and solder 131. Are joined.
また、複数の集積回路素子搭載パッド118の一部は、第二の枠部113の内部に設けられたビアホール導体(図示せず)を介して第二の枠部113の四隅に形成された外部電極端子116と接続されている。また、第二の枠部113の四隅に形成された外部電極端子116(116a、116b、116c、116d、116e、116f)は、図4に示すように、例えば、電源端子116a、第1の外部出力端子116b、GND端子116c、第2の制御端子116dが設けられている。また、第二の枠部113の長辺側には、GND端子116cと第2の制御端子116dの間に第2の外部出力端子116eが設けられ、電源端子116aと第1の外部出力端子116bの間に第1の制御端子116fが設けられている。ここで、第1の制御端子116fと第2の制御端子116dは、それぞれ、第1の外部出力端子116bと第2の外部出力端子116eの出力を制御する機能を有する。
また、GND端子116cは、第二の枠部113と基板部111の内部に設けられたビアホール導体(図示せず)を介して基板部111の内層に設けられたグランドパターン165に接続されている。
Further, some of the plurality of integrated circuit element mounting pads 118 are externally formed at the four corners of the second frame portion 113 via via-hole conductors (not shown) provided in the second frame portion 113. The electrode terminal 116 is connected. Further, as shown in FIG. 4, the external electrode terminals 116 (116a, 116b, 116c, 116d, 116e, 116f) formed at the four corners of the second frame 113 are, for example, a power supply terminal 116a and a first external terminal. An output terminal 116b, a GND terminal 116c, and a second control terminal 116d are provided. Further, on the long side of the second frame portion 113, a second external output terminal 116e is provided between the GND terminal 116c and the second control terminal 116d, and the power supply terminal 116a and the first external output terminal 116b. A first control terminal 116f is provided between the first control terminal 116f and the second control terminal 116f. Here, the first control terminal 116f and the second control terminal 116d have a function of controlling the outputs of the first external output terminal 116b and the second external output terminal 116e, respectively.
The GND terminal 116 c is connected to a ground pattern 165 provided in the inner layer of the substrate unit 111 via a second frame portion 113 and a via hole conductor (not shown) provided in the substrate unit 111. .
また、基板部111の一方の主面には、第一の枠部112が形成され、基板部111と第一の枠部112とで第一の凹部K1が形成される。また、第一の凹部K1には、圧電振動素子122が収容される。圧電振動素子122が収容される第一の凹部K1は、第一の枠部112と蓋体150とで気密封止されている。   Further, the first frame portion 112 is formed on one main surface of the substrate portion 111, and the first recess K <b> 1 is formed by the substrate portion 111 and the first frame portion 112. In addition, the piezoelectric vibration element 122 is accommodated in the first recess K1. The first recess K1 in which the piezoelectric vibration element 122 is accommodated is hermetically sealed with the first frame portion 112 and the lid 150.
また、基板部111の他方の主面には、第二の枠部113が形成され、基板部111と第二の枠部113とで第二の凹部K2が形成される。また、第二の凹部K2には、集積回路素子132が収容される。   Further, a second frame portion 113 is formed on the other main surface of the substrate portion 111, and a second recess K <b> 2 is formed by the substrate portion 111 and the second frame portion 113. The integrated circuit element 132 is accommodated in the second recess K2.
蓋体150は、基板部111と第一の枠部112で形成された第一の凹部K1を気密封止している。また、蓋体150の材質は、42アロイやコバール、リン青銅等からなる。   The lid 150 hermetically seals the first concave portion K <b> 1 formed by the substrate portion 111 and the first frame portion 112. The lid 150 is made of 42 alloy, Kovar, phosphor bronze, or the like.
圧電振動素子122は、圧電素板の両主面に励振用電極(図示せず)と接続用電極(図示せず)を備える構造となっている。また、圧電振動素子122の接続用電極(図示せず)は、導電性接着剤121を介して基板部111の一方の主面に設けられた2個一対の圧電振動素子搭載パッド117に接続されている。また、圧電振動素子122は、所定の結晶軸でカットした圧電素板に外部からの変動電圧が一対の接続用電極と励振用電極を介して圧電素板に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。また、圧電素板としては、例えば水晶が用いられる。   The piezoelectric vibration element 122 has a structure including excitation electrodes (not shown) and connection electrodes (not shown) on both main surfaces of the piezoelectric element plate. Further, the connection electrodes (not shown) of the piezoelectric vibration element 122 are connected to two pairs of piezoelectric vibration element mounting pads 117 provided on one main surface of the substrate portion 111 via the conductive adhesive 121. ing. In addition, the piezoelectric vibration element 122 has a predetermined frequency when a fluctuation voltage from the outside is applied to the piezoelectric element plate cut through a predetermined crystal axis via a pair of connection electrodes and excitation electrodes. Thickness sliding vibration is caused. As the piezoelectric element plate, for example, quartz is used.
集積回路素子132は、少なくとも発振回路を備える構成となっている。
また、図1に示すように集積回路素子132と基板部111の他方の主面に設けられた複数の集積回路素子搭載パッド118の間には、樹脂140が充填されている。
The integrated circuit element 132 includes at least an oscillation circuit.
As shown in FIG. 1, a resin 140 is filled between the integrated circuit element 132 and a plurality of integrated circuit element mounting pads 118 provided on the other main surface of the substrate portion 111.
ここで本発明の圧電発振器100は、基板部111の一方の主面に設けられた2個一対の圧電振動素子搭載パッド117の一つが、第一のビアホール導体161と第1の配線パターン168と第三のビアホール導体163を介して、基板部111の他方の主面に設けられた2個一対の圧電振動素子測定用パッド120の一つに接続されている。
また、本発明の圧電発振器100は、基板部111の一方の主面に設けられた残りの圧電振動素子搭載パッド117が第二のビアホール導体162と第2の配線パターン170と第四のビアホール導体164を介して基板部111の他方の主面に設けられた圧電振動素子測定用パッド120の残りに接続されている。
Here, in the piezoelectric oscillator 100 according to the present invention, one of the two pairs of piezoelectric vibration element mounting pads 117 provided on one main surface of the substrate unit 111 includes the first via-hole conductor 161, the first wiring pattern 168, and the like. The third via-hole conductor 163 is connected to one of two pairs of piezoelectric vibration element measurement pads 120 provided on the other main surface of the substrate unit 111.
Further, in the piezoelectric oscillator 100 of the present invention, the remaining piezoelectric vibration element mounting pad 117 provided on one main surface of the substrate portion 111 includes the second via hole conductor 162, the second wiring pattern 170, and the fourth via hole conductor. The piezoelectric vibration element measurement pad 120 provided on the other main surface of the substrate unit 111 is connected to the rest of the pad portion 164 through 164.
本発明の圧電発振器100は、図2、図3に示すように、基板部111の内層に形成された第1の配線パターン168と基板部111の他方の主面に形成された第2の出力端子115とが対向するように重ならずに形成されている。
また、同様に本発明の圧電発振器100は、図2、図3に示すように、基板部111の内層に形成された第2の配線パターン170と基板部111の他方の主面に形成された第1の出力端子114とが対向するように重ならずに形成されている。
これにより、本発明の圧電発振器100は、第1の配線パターン168と第2の出力端子115間に生じる配線間容量と、第2の配線パターン170と第1の出力端子114間に生じる配線間容量を小さくすることができる。
2 and 3, the piezoelectric oscillator 100 of the present invention has a first wiring pattern 168 formed in the inner layer of the substrate unit 111 and a second output formed on the other main surface of the substrate unit 111. The terminals 115 are formed so as not to overlap with each other.
Similarly, the piezoelectric oscillator 100 of the present invention is formed on the other main surface of the second wiring pattern 170 formed on the inner layer of the substrate part 111 and the other part of the substrate part 111, as shown in FIGS. The first output terminal 114 is formed so as not to overlap with the first output terminal 114.
As a result, the piezoelectric oscillator 100 of the present invention has an interwiring capacitance generated between the first wiring pattern 168 and the second output terminal 115 and an interwiring generated between the second wiring pattern 170 and the first output terminal 114. The capacity can be reduced.
次に、図2、図3に示す本発明の圧電発振器100と図8、図9に示す従来の圧電発振器200の配線間容量をシミュレーションにより確認した。このシミュレーションで用いた本発明と従来の圧電発振器の概略構造は、外形サイズが縦1.6mm、横2.0mm、高さが1.0mm、2層構造の基板部111(211)の1層当りの厚みが0.1mmである。また、本発明と従来の圧電発振器は、発振周波数が26MHzの2出力が可能な圧電発振器である。   Next, the inter-wiring capacitances of the piezoelectric oscillator 100 of the present invention shown in FIGS. 2 and 3 and the conventional piezoelectric oscillator 200 shown in FIGS. 8 and 9 were confirmed by simulation. The schematic structure of the present invention and the conventional piezoelectric oscillator used in this simulation is as follows. The outer size is 1.6 mm in length, the width is 2.0 mm, the height is 1.0 mm, and one layer of the substrate portion 111 (211) having a two-layer structure. The hit thickness is 0.1 mm. The present invention and the conventional piezoelectric oscillator are piezoelectric oscillators capable of two outputs with an oscillation frequency of 26 MHz.
図5、図6に示す配線間容量のシミュレーション結果によれば、図8、図9に示す従来の配線パターンと出力端子の配置においては、第1の配線パターン268と第2の出力端子215間の配線間容量が40.6fF(図5の●印)、第2の配線パターン270と第1の出力端子214間の配線間容量が91.5fF(図6の●印)であった。
これに対し、本発明の図2、図3に示す配線パターンと出力端子の配置においては、第1の配線パターン168と第2の出力端子115間の配線間容量が3.6fF(図5の○印)、第2の配線パターン170と第1の出力端子114間の配線間容量が53.7fF(図6の○印)であった。
以上より、本発明の圧電発振器100は、第1の配線パターン168と第2の出力端子115間の配線間容量を従来に対し90%以上小さくすることができる。また、同様に、本発明の圧電発振器100は、第2の配線パターン170と第1の出力端子114間の配線間容量を従来に対し40%程度小さくすることができる。
According to the simulation results of the inter-wiring capacitance shown in FIGS. 5 and 6, in the conventional wiring pattern and output terminal arrangement shown in FIGS. 8 and 9, the distance between the first wiring pattern 268 and the second output terminal 215. And the capacitance between the second wiring pattern 270 and the first output terminal 214 was 91.5 fF (● mark in FIG. 6).
On the other hand, in the arrangement of the wiring pattern and the output terminal shown in FIGS. 2 and 3 of the present invention, the inter-wiring capacitance between the first wiring pattern 168 and the second output terminal 115 is 3.6 fF (in FIG. 5). (Circle mark), the capacity | capacitance between wiring between the 2nd wiring pattern 170 and the 1st output terminal 114 was 53.7 fF (circle mark of FIG. 6).
As described above, the piezoelectric oscillator 100 according to the present invention can reduce the inter-wiring capacitance between the first wiring pattern 168 and the second output terminal 115 by 90% or more as compared with the prior art. Similarly, in the piezoelectric oscillator 100 of the present invention, the inter-wiring capacitance between the second wiring pattern 170 and the first output terminal 114 can be reduced by about 40% compared to the conventional case.
また、上述の配線間容量に対する圧電発振器100の周波数変化量は、図5、図6に示す関係にある。図5、図6のグラフは、縦軸が周波数変化量(ppm)、横軸が配線間容量(fF)である。
尚、配線間容量による周波数変化量は、第1の出力端子114と第2の出力端子115の両方から発振周波数が出力される場合を基準周波数とし、第1の出力端子114と第2の出力端子115のどちらか一方から出力したときの基準周波数からの周波数変化量を測定している。つまり、第1の出力端子114と第2の出力端子115の両方から発振周波数が出力されている場合は、相互の配線間容量の影響を受けることがないが、どちらか一方から出力される場合に、出力されない出力端子と出力されている配線パターン間に配線間容量が生じ、この配線間容量により出力されている方の発振周波数が変化することになる。
Further, the amount of change in the frequency of the piezoelectric oscillator 100 with respect to the above-described inter-wiring capacitance is in the relationship shown in FIGS. In the graphs of FIGS. 5 and 6, the vertical axis represents the frequency variation (ppm), and the horizontal axis represents the inter-wiring capacitance (fF).
The frequency variation due to the capacitance between the wirings is based on the case where the oscillation frequency is output from both the first output terminal 114 and the second output terminal 115, and the first output terminal 114 and the second output. The amount of frequency change from the reference frequency when output from either one of the terminals 115 is measured. That is, when the oscillation frequency is output from both the first output terminal 114 and the second output terminal 115, it is not affected by the mutual wiring capacitance, but is output from either one. In addition, an inter-wiring capacitance is generated between the output terminal that is not output and the output wiring pattern, and the output oscillation frequency changes due to the inter-wiring capacitance.
この関係から、従来例においては、図5に●印で示すように、第1の配線パターン268と第2の出力端子215間の配線間容量による周波数変化量が−0.19ppmである。これに対し本発明では、図5に○印で示すように、第1の配線パターン168と第2の出力端子115間の配線間容量による周波数変化量が−0.016ppmまで改善することができる。   From this relationship, in the conventional example, as indicated by the circles in FIG. 5, the amount of frequency change due to the inter-wiring capacitance between the first wiring pattern 268 and the second output terminal 215 is −0.19 ppm. On the other hand, in the present invention, as indicated by a circle in FIG. 5, the amount of frequency change due to the inter-wiring capacitance between the first wiring pattern 168 and the second output terminal 115 can be improved to −0.016 ppm. .
同様に従来例においては、図6に●印で示すように、第2の配線パターン270と第1の出力端子214間の配線間容量による周波数変化量が−0.23ppmである。
これに対し本発明では、図6に○印で示すように、第2の配線パターン170と第1の出力端子114間の配線間容量による周波数変化量を−0.13ppmまで改善することができる。
Similarly, in the conventional example, as indicated by the ● marks in FIG. 6, the amount of frequency change due to the inter-wiring capacitance between the second wiring pattern 270 and the first output terminal 214 is −0.23 ppm.
On the other hand, according to the present invention, as indicated by a circle in FIG. 6, the amount of frequency change due to the inter-wiring capacitance between the second wiring pattern 170 and the first output terminal 114 can be improved to −0.13 ppm. .
以上の結果から、本発明の圧電発振器100は、第1の配線パターン168と第2の出力端子115間に生じる配線間容量と、第2の配線パターン170と第1の出力端子114間に生じる配線間容量を小さくできる。
これにより、本発明の圧電発振器100は、第1の出力端子114と第2の出力端子115のどちらか一方から出力される場合に、相互の配線間容量による発振周波数の変動を小さくすることができる。
From the above results, the piezoelectric oscillator 100 according to the present invention is generated between the first wiring pattern 168 and the second output terminal 115, and between the second wiring pattern 170 and the first output terminal 114. Capacitance between wires can be reduced.
As a result, the piezoelectric oscillator 100 of the present invention can reduce the fluctuation of the oscillation frequency due to the mutual wiring capacitance when output from either the first output terminal 114 or the second output terminal 115. it can.
また、前記した実施形態以外にも、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、前記実施形態に示した圧電発振器100の第一の凹部K1に搭載される素子として、圧電振動素子122を示したが、これに限定することなく、例えば、音叉振動素子や弾性表面波素子を用いても構わない。   In addition to the above-described embodiments, various changes and improvements can be made without departing from the scope of the present invention. For example, although the piezoelectric vibration element 122 is shown as an element mounted in the first recess K1 of the piezoelectric oscillator 100 shown in the above embodiment, the present invention is not limited to this, and for example, a tuning fork vibration element or a surface acoustic wave element is used. May be used.
100・・・圧電発振器
110・・・素子搭載部材
111・・・基板部
112・・・第一の枠部
113・・・第二の枠部
114・・・第1の出力端子
115・・・第2の出力端子
116・・・外部電極端子
116a・・・電源端子
116b・・・第1の外部出力端子
116c・・・GND端子
116d・・・第2の制御端子
116e・・・第2の外部出力端子
116f・・・第1の制御端子
117・・・圧電振動素子搭載パッド
118・・・集積回路素子搭載パッド
120・・・圧電振動素子測定用パッド
121・・・導電性接着剤
122・・・圧電振動素子
130・・・金バンプ
131・・・半田
132・・・集積回路素子
140・・・樹脂
150・・・蓋体
161・・・第一のビアホール導体
162・・・第二のビアホール導体
163・・・第三のビアホール導体
164・・・第四のビアホール導体
165・・・グランドパターン
168・・・第1の配線パターン
170・・・第2の配線パターン
K1・・・第一の凹部
K2・・・第二の凹部
DESCRIPTION OF SYMBOLS 100 ... Piezoelectric oscillator 110 ... Element mounting member 111 ... Board | substrate part 112 ... 1st frame part 113 ... 2nd frame part 114 ... 1st output terminal 115 ... Second output terminal 116 ... external electrode terminal 116a ... power supply terminal 116b ... first external output terminal 116c ... GND terminal 116d ... second control terminal 116e ... second External output terminal 116f ... first control terminal 117 ... piezoelectric vibration element mounting pad 118 ... integrated circuit element mounting pad 120 ... piezoelectric vibration element measurement pad 121 ... conductive adhesive 122. ..Piezoelectric vibration element 130 ... Gold bump 131 ... Solder 132 ... Integrated circuit element 140 ... Resin 150 ... Cover body 161 ... First via-hole conductor 162 ... Second Biaho 163... Third via hole conductor 164. Fourth via hole conductor 165... Ground pattern 168... First wiring pattern 170... Second wiring pattern K1. One recess K2 ... Second recess

Claims (1)

  1. 基板部と前記基板部の一方の主面に設けられて第1の凹部空間を形成する第一の枠部と、前記基板部の他方の主面に形成された第2の凹部空間を形成する第二の枠部を備える素子搭載部材と、
    前記第1の凹部空間内に露出した前記基板部の一方の主面に設けられた2個一対の圧電振動素子搭載パッドに搭載され、励振用電極が設けられている圧電振動素子と、
    前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた複数の集積回路素子搭載パッドに搭載されている集積回路素子と、
    前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた2個一対の圧電振動素子測定用パッドと、
    前記一方の圧電振動素子搭載パッドと前記基板部の内層に設けられた第1の配線パターンを接続している前記基板部の内部に設けられた第一のビアホール導体と、
    前記残りの圧電振動素子搭載パッドと前記基板部の内層に設けられた第2の配線パターンを接続している前記基板部の内部に設けられた第二のビアホール導体と、
    前記基板部の内層に設けられた前記第1の配線パターンと前記基板部の他方の主面に設けられた一方の圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第三のビアホール導体と、
    前記基板部の内層に設けられた第2の配線パターンと前記基板部の他方の主面に設けられた残りの圧電振動素子測定用パッドを接続している前記基板部の内部に設けられた第四のビアホール導体と、
    前記複数の集積回路素子搭載パッドの一つに接続されている前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた第1の出力端子と、
    前記複数の他の集積回路素子搭載パッドの一つに接続されている前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた第2の出力端子と、
    前記第1の凹部空間を気密封止する蓋体とを備え、
    前記基板部の内層に設けられた前記第1の配線パターンが前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第2の出力端子と対向するように重ならず形成されており、
    前記基板部の内層に設けられた前記第2の配線パターンが前記第2の凹部空間内に露出した前記基板部の他方の主面に設けられた前記第1の出力端子と対向するように重ならず形成されていることを特徴とする圧電発振器。
    A first frame portion provided on one main surface of the substrate portion and the substrate portion to form a first recess space, and a second recess space formed on the other main surface of the substrate portion are formed. An element mounting member comprising a second frame portion;
    A piezoelectric vibration element mounted on two pairs of piezoelectric vibration element mounting pads provided on one main surface of the substrate portion exposed in the first recess space, and provided with an excitation electrode;
    An integrated circuit element mounted on a plurality of integrated circuit element mounting pads provided on the other main surface of the substrate portion exposed in the second recess space;
    A pair of piezoelectric vibration element measurement pads provided on the other main surface of the substrate portion exposed in the second recess space;
    A first via-hole conductor provided in the substrate portion connecting the one piezoelectric vibration element mounting pad and a first wiring pattern provided in an inner layer of the substrate portion;
    A second via-hole conductor provided in the substrate part connecting the remaining piezoelectric vibration element mounting pad and a second wiring pattern provided in an inner layer of the substrate part;
    The first wiring pattern provided in the inner layer of the substrate portion and the one piezoelectric vibration element measurement pad provided on the other main surface of the substrate portion are connected to the inside of the substrate portion. A third via hole conductor;
    The second wiring pattern provided in the inner layer of the substrate part and the remaining piezoelectric vibration element measurement pad provided on the other main surface of the substrate part are connected to the second wiring pattern provided in the substrate part. Four via-hole conductors,
    A first output terminal provided on the other main surface of the substrate portion exposed in the second recessed space connected to one of the plurality of integrated circuit element mounting pads;
    A second output terminal provided on the other main surface of the substrate portion exposed in the second recessed space connected to one of the plurality of other integrated circuit element mounting pads;
    A lid for hermetically sealing the first recess space;
    The first wiring pattern provided in the inner layer of the substrate portion is overlapped with the second output terminal provided on the other main surface of the substrate portion exposed in the second recess space. Is formed,
    The second wiring pattern provided in the inner layer of the substrate portion is overlapped with the first output terminal provided on the other main surface of the substrate portion exposed in the second recess space. A piezoelectric oscillator characterized by being formed.
JP2010292605A 2010-12-28 2010-12-28 Piezoelectric oscillator Pending JP2012142700A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010292605A JP2012142700A (en) 2010-12-28 2010-12-28 Piezoelectric oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010292605A JP2012142700A (en) 2010-12-28 2010-12-28 Piezoelectric oscillator

Publications (1)

Publication Number Publication Date
JP2012142700A true JP2012142700A (en) 2012-07-26

Family

ID=46678564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010292605A Pending JP2012142700A (en) 2010-12-28 2010-12-28 Piezoelectric oscillator

Country Status (1)

Country Link
JP (1) JP2012142700A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093571A (en) * 2012-10-31 2014-05-19 Kyocera Crystal Device Corp Piezoelectric device
JP2015041921A (en) * 2013-08-22 2015-03-02 インターチップ株式会社 Pulse signal generating circuit and ic chip
JP2015104104A (en) * 2013-11-28 2015-06-04 日本電波工業株式会社 Piezoelectric oscillator

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135141A (en) * 1995-11-08 1997-05-20 Miyota Kk Package for piezoelectric vibrator
JPH1032430A (en) * 1996-07-17 1998-02-03 Nippon Dempa Kogyo Co Ltd Piezoelectric oscillator for surface mounting
JP2000049560A (en) * 1998-07-31 2000-02-18 Kyocera Corp Crystal oscillator
JP2000151283A (en) * 1998-08-31 2000-05-30 Kyocera Corp Surface mounting type crystal oscillator
JP2001156547A (en) * 1999-11-26 2001-06-08 Matsushita Electric Ind Co Ltd Multi-output oscillator
JP2001217651A (en) * 2000-02-03 2001-08-10 Citizen Watch Co Ltd Voltage-controlled oscillator
JP2003163540A (en) * 2001-11-28 2003-06-06 Kyocera Corp Surface-mounted crystal oscillator
JP2004193965A (en) * 2002-12-11 2004-07-08 Toyo Commun Equip Co Ltd Structure of piezoelectric oscillator
JP2007189285A (en) * 2006-01-11 2007-07-26 Epson Toyocom Corp Package for surface mount piezoelectric oscillator, frequency adjustment method, and surface mount piezoelectric oscillator
JP2009267887A (en) * 2008-04-26 2009-11-12 Kyocera Kinseki Corp Temperature compensation type crystal oscillator
JP2009267866A (en) * 2008-04-25 2009-11-12 Kyocera Kinseki Corp Piezoelectric oscillator
JP2010141932A (en) * 2006-06-12 2010-06-24 Epson Toyocom Corp Method of manufacturing probe contacting electrode for electronic device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135141A (en) * 1995-11-08 1997-05-20 Miyota Kk Package for piezoelectric vibrator
JPH1032430A (en) * 1996-07-17 1998-02-03 Nippon Dempa Kogyo Co Ltd Piezoelectric oscillator for surface mounting
JP2000049560A (en) * 1998-07-31 2000-02-18 Kyocera Corp Crystal oscillator
JP2000151283A (en) * 1998-08-31 2000-05-30 Kyocera Corp Surface mounting type crystal oscillator
JP2001156547A (en) * 1999-11-26 2001-06-08 Matsushita Electric Ind Co Ltd Multi-output oscillator
JP2001217651A (en) * 2000-02-03 2001-08-10 Citizen Watch Co Ltd Voltage-controlled oscillator
JP2003163540A (en) * 2001-11-28 2003-06-06 Kyocera Corp Surface-mounted crystal oscillator
JP2004193965A (en) * 2002-12-11 2004-07-08 Toyo Commun Equip Co Ltd Structure of piezoelectric oscillator
JP2007189285A (en) * 2006-01-11 2007-07-26 Epson Toyocom Corp Package for surface mount piezoelectric oscillator, frequency adjustment method, and surface mount piezoelectric oscillator
JP2010141932A (en) * 2006-06-12 2010-06-24 Epson Toyocom Corp Method of manufacturing probe contacting electrode for electronic device
JP2009267866A (en) * 2008-04-25 2009-11-12 Kyocera Kinseki Corp Piezoelectric oscillator
JP2009267887A (en) * 2008-04-26 2009-11-12 Kyocera Kinseki Corp Temperature compensation type crystal oscillator

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014093571A (en) * 2012-10-31 2014-05-19 Kyocera Crystal Device Corp Piezoelectric device
JP2015041921A (en) * 2013-08-22 2015-03-02 インターチップ株式会社 Pulse signal generating circuit and ic chip
JP2015104104A (en) * 2013-11-28 2015-06-04 日本電波工業株式会社 Piezoelectric oscillator
US9209780B2 (en) 2013-11-28 2015-12-08 Nihon Dempa Kogyo Co., Ltd. Piezoelectric oscillator

Similar Documents

Publication Publication Date Title
JP5339681B2 (en) Surface mount crystal unit
JP5115258B2 (en) Piezoelectric devices and electronic equipment
US8884712B2 (en) Oscillator
JP2007158918A (en) Surface mount crystal oscillator
US20110221303A1 (en) Electronic device
JP2012142700A (en) Piezoelectric oscillator
JP5735822B2 (en) Piezoelectric oscillator
JP5113818B2 (en) Crystal oscillator for surface mounting
JP2015211399A (en) Surface-mounted piezoelectric device
JP6137442B2 (en) Piezoelectric oscillator
JP2008294585A (en) Crystal oscillator for surface mounting
JP2013038672A (en) Piezoelectric oscillator
JP2013026761A (en) Crystal oscillator
JP2005295249A (en) Piezoelectric oscillator
JP2012119853A (en) Piezoelectric device
JP5643040B2 (en) Piezoelectric oscillator
JP2012049874A (en) Mounting structure of surface-mounted piezoelectric oscillator
JP2007180700A (en) Piezoelectric device
JP2007142947A (en) Surface-mounting piezoelectric oscillator
JP2008017091A (en) Piezoelectric vibrator and piezoelectric oscillator
JP2020022017A (en) Piezoelectric vibration device
JP3620451B2 (en) Package structure of piezoelectric device
JP6648585B2 (en) Piezoelectric oscillator
JP6604071B2 (en) Piezoelectric vibration device
JP2013207512A (en) Surface-mounted piezoelectric oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150324