JP2012138441A - Led用基板とその製造方法および半導体装置 - Google Patents
Led用基板とその製造方法および半導体装置 Download PDFInfo
- Publication number
- JP2012138441A JP2012138441A JP2010289200A JP2010289200A JP2012138441A JP 2012138441 A JP2012138441 A JP 2012138441A JP 2010289200 A JP2010289200 A JP 2010289200A JP 2010289200 A JP2010289200 A JP 2010289200A JP 2012138441 A JP2012138441 A JP 2012138441A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silver plating
- plating layer
- substrate
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
- H01L2924/15747—Copper [Cu] as principal constituent
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
【解決手段】LED用基板1を、基材2と、この基材2の所望の領域に位置する反射層4を備え、この反射層4が銀めっき層5と、銀めっき層5を被覆する保護層6とを有するものとし、保護層6は、クロムまたはクロム化合物を含有する層、あるいは、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する層、あるいは、スズまたはスズ化合物を含有する層とする。
【選択図】 図1
Description
本発明は、上記のような実情に鑑みてなされたものであり、腐食性ガスに対する耐性が優れると共に良好な反射率を有する反射層を備えたLED用基板とその製造方法、および、LED素子からの発光に対して高い反射率を安定して維持する反射層を備えた半導体装置を提供することを目的とする。
また、本発明のLED用基板は、基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有するような構成とした。
また、本発明のLED用基板は、基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はスズまたはスズ化合物を含有するような構成とした。
本発明の他の態様として、前記基材は、多面付けで画定された複数のLED実装領域を有し、各面付けには前記反射層の縁部が所望の距離を介して離間している部位が少なくとも1箇所存在するような構成とした。
本発明の他の態様として、前記基材は、各面付けに貫通溝部を有し、該貫通溝部を介して前記反射層の縁部が対向しているような構成とした。
また、本発明のLED用基板の製造方法は、基材の所望の領域に銀めっき層を形成する工程と、クロム化合物含有処理溶液、次いでスズ化合物含有処理溶液を前記銀めっき層に接触させて、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有するような構成とした。
また、本発明のLED用基板の製造方法は、基材の所望の領域に銀めっき層を形成する工程と、スズ化合物含有処理溶液を前記銀めっき層に接触させて、スズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有するような構成とした。
本発明の他の態様として、前記基材に複数のLED実装領域を多面付けで画定し、各面付けの所望部位に貫通溝部を形成し、前記反射層形成工程において、面付け毎に前記貫通溝部を介して離間している領域に前記反射層を形成するような構成とした。
また、本発明の半導体装置は、基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、1つの前記反射層上あるいは複数の前記反射層に跨るように実装されたLED素子と、前記LED素子と所望の前記反射層とを電気的に接続する導電部と、前記LED素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有するような構成とした。
本発明の他の態様として、前記反射層は、前記基材側に下地めっき層を有するような構成とした。
本発明の他の態様として、前記基材は金属基材であり、該金属基材は間隙部により電気的に独立するように分割されており、分割された各金属基材の所望の領域に前記反射層が位置しているような構成とした。
本発明の他の態様として、前記封止樹脂は、シリコーン樹脂であるような構成とした。
また、本発明のLED用基板の製造方法では、銀めっき層を形成した後に、この銀めっき層を被覆するように特定の保護層を形成して反射層とするので、空気中の酸素や硫化水素等の腐食性ガス等に対する耐性を反射層に付与することができ、腐食性ガス等に対する耐性が優れると共に良好な反射率を有する反射層を備えたLED用基板の製造が可能である。
また、本発明の半導体装置は、銀めっき層と、この銀めっき層を被覆する特定の保護層とを有する反射層上にLED素子が実装されており、反射層を構成する銀めっき層は、空気中の酸素や硫化水素等の腐食性ガス等との接触が保護層により阻止されるので、仮に封止樹脂がガスバリアー性の低い樹脂であっても、銀めっき層の腐食が防止されるので、LED素子からの発光に対して高い反射率を安定して維持する反射層を備えた半導体装置である。
[LED用基板]
図1は、本発明のLED用基板の一実施形態を示す部分断面図である。図1において、LED用基板1は、基材2と、この基材2の一方の面に位置する反射層4とを備えている。反射層4は、基材2側に銀めっき層5が位置し、この銀めっき層5を被覆するように保護層6が配設されたものである。
また、図2は、本発明のLED用基板の他の実施形態を示す部分断面図である。図2において、LED用基板1′は、基材2と、この基材2の一方の面に位置する反射層4′とを備えている。反射層4′は、基材2側から下地めっき層7、銀めっき層5、保護層6が積層されたものである。
このような本発明のLED用基板1,1′を構成する基材2は、例えば、銅、銅合金、42合金(ニッケル41%の鉄合金)等の金属基材であってよく、また、セラミックス、ガラス等の電気絶縁性を有する基材の表面に導電性材料層を設けた複合基材等を使用することができるが、基材2の放熱性を考慮して、金属基材とすることが好ましい。このような基材2の厚みは、LED用基板を使用して作製される半導体装置の構成を考慮して設定することができ、例えば、0.05〜0.5mmの範囲で設定することができる。
LED用基板1,1′を構成する保護層6は、腐食性ガス等による銀めっき層5の腐食発生を防止するものであり、このような保護層は、クロムまたはクロム化合物を含有する層、あるいは、スズまたはスズ化合物を含有する層、あるいは、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する層とすることができる。
保護層6がクロムまたはクロム化合物を含有する層である場合、厚みは、例えば、1〜15nm、好ましくは2〜10nmの範囲であってよく、オージェ電子分光法(AES)による表面分析でクロム含有量が5at%以上、好ましくは10〜30at%のものとすることができる。クロム化合物における他の元素としては、例えば、炭素、酸素、塩素等を挙げることができ、これらは後述する保護層6の形成時に使用する処理溶液の組成により決定される。
また、保護層6がクロムまたはクロム化合物およびスズまたはスズ化合物を含有する層である場合、厚みは、例えば、6〜30nm、好ましくは10〜20nmの範囲であってよく、オージェ電子分光法(AES)による表面分析でスズ含有量が7at%以上、好ましくは10〜30at%、クロム含有量が3at%以上、好ましくは5〜15at%のものとすることができる。スズ化合物、クロム化合物における他の元素としては、上記のものを挙げることができ、これらは後述する保護層6の形成時に使用する処理溶液の組成により決定される。
LED用基板1′を構成する下地めっき層7は、基材2と銀めっき層5との密着性を向上させるものであり、例えば、無電解めっき、電気めっきにより形成した銅めっき層、ニッケルめっき層等とすることができる。このような下地めっき層の厚みは10〜1000nmの範囲で適宜設定することができる。
尚、上記の銀めっき層5、保護層6、下地めっき層7の厚みは、蛍光X線測定装置や収束イオンビーム(FIB)により測定することができる。
このようなLED用基板1では、反射層4Aに接続する配線と反射層4Bに接続する配線を、電気的に独立した状態で基材2上に備えたものであってもよい。
また、本発明のLED用基板は、後述するような本発明の半導体装置を作製する際に、LED用基板の基材と外枠樹脂部材との密着性を向上させる凹部を基材に有するものであってもよい。図5および図6は、このような凹部を有するLED用基板を示す平面図とII−II線における拡大断面図であり、図3および図4に対応している。図示例では、LED用基板1″は、面付き1″A毎に、反射層4を囲むように凹部8を有している。尚、図5および図6において、二点鎖線で囲んだ領域は1つの面付け1″Aを示すとともに、ダイシング位置を示すものである。このような凹部8の形成位置、凹部の深さ、形状は、外枠樹脂部材との密着性を考慮して設定することができ、例えば、反射層4を二重に囲むように凹部8を備えるものであってもよい。
上述のLED用基板の実施形態は例示であり、本発明はこれらの実施形態に限定されるものではない。例えば、図3〜図6に示されるLED用基板1の反射層4が、図2に示されるように、下地めっき層7を備えた構成であってもよい。
次に、本発明のLED用基板の製造方法について説明する。
図7は、図3および図4に示されるLED用基板1を例とした本発明の製造方法の一実施形態を説明するための工程図である。
図7において、基材2の表面2a、裏面2bにエッチングレジスト膜9を形成し、基材2の両面からエッチングを行って貫通溝部3を形成する(図7(A))。基材2としては、上述の材料を使用することができる。エッチングレジスト膜9は、公知の感光性レジストを用いて形成することができる。また、基材2をエッチングするためのエッチング液は、基材2の材質により適宜選定することができ、例えば、基材2が銅である場合には、エッチング液として塩化第二鉄水溶液を使用することができる。基材2のエッチング方法は、スプレー方式、浸漬方式等、適宜選定することができる。
次いで、反射層形成工程において反射層4を形成する。まず、上記のように貫通溝部3が形成された基材2の表面2aに所望の形状で開口部を有する絶縁性レジスト層10aを設け、貫通溝部3内部と基材2の裏面2bの全域に絶縁性レジスト層10bを設ける(図7(B))。絶縁性レジスト層10aが有する開口部は、形成する反射層4の部位、形状に応じて適宜設定することができる。
次いで、銀めっき層5を被覆する保護層6を形成して、本発明のLED用基板1とする(図7(D))。保護層6の形成は、上記のように銀めっき層5を形成した後、絶縁性レジスト層10a、10bを除去し、基材2を処理溶液に浸漬することにより行うことができる。使用する処理溶液は、(1)クロム酸カリウム、クロム酸ナトリウム、クロム酸アンモニウム、クロム酸カルシウム、クロム酸銀、クロム酸パラジウム、クロム酸バリウム等のクロム化合物を溶解または分散させた溶液、(2)塩化スズ、硫酸スズ、酢酸スズ、スルファミン酸スズ、ピロリン酸スズ、臭化スズ、ヨウ化スズ、スズ酸ナトリウム、スズ酸カリウム等のスズ化合物を溶解または分散させた溶液である。(1)の処理溶液におけるクロム化合物の濃度、(2)の処理溶液におけるスズ化合物の濃度は、特に制限はなく、例えば、0.1〜10重量%の範囲とすることができる。
また、上記の(2)の処理溶液を使用することにより、スズまたはスズ化合物を含有する薄膜からなる保護層6を形成することができる。この場合の保護層6の厚みは、例えば、5〜20nm、好ましくは10〜15nmの範囲とすることができる。
さらに、(1)の処理溶液に浸漬し、洗浄後、(2)の処理溶液に浸漬すること、または、(2)の処理溶液に浸漬し、洗浄後、(1)の処理溶液に浸漬することにより、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する薄膜からなる保護層6を形成することができる。この場合の保護層6の厚みは、例えば、6〜30nm、好ましくは10〜20nmの範囲とすることができる。
形成する保護層6の厚みは、使用する処理溶液のクロム化合物の含有量、スズ化合物の含有量、浸漬時間等により制御することができ、保護層6の厚みが上記の範囲を下回る場合、銀めっき層5の腐食発生を防止する作用が不十分となるおそれがあり、また、上記の範囲を超えると、銀めっき層5の光反射作用を阻害し、反射層4としての反射率が低下することがあり好ましくない。
このような本発明のLED用基板の製造方法では、銀めっき層を形成した後に、この銀めっき層を被覆するように特定の保護層を形成して反射層とするので、空気中の酸素や硫化水素等の腐食性ガス等に対する耐性を反射層に付与することができ、腐食性ガス等に対する耐性が優れると共に良好な反射率を有する反射層を備えたLED用基板の製造が可能である。
上述のLED用基板の製造方法の実施形態は例示であり、本発明はこれに限定されるものではない。例えば、上述の例では、銀めっき層5は表面とともに周縁の端部も保護層6により被覆されているが、銀めっき層5の厚みは上記のように1〜10μm程度であり薄く、周縁の端部からの腐食は極めて少ないと考えられる。したがって、銀めっき層5の表面のみを保護層6で被覆したものであってもよく、この場合、上述の保護層6の形成は、銀めっき層5を形成した後、絶縁性レジスト層10a、10bを除去することなく、基材2を処理溶液に浸漬することにより行うことができる。
次に、本発明の半導体装置について説明する。
図9は、本発明の半導体装置の一実施形態の平面図であり、図10は図9に示される半導体装置のIII−III線断面図である。図9および図10において、半導体装置21は、基材22と、基材22上に位置する反射層24と、反射層24を囲むように位置する外枠樹脂部材31と、反射層24上に実装されているLED素子41と、このLED素子41と反射層24とを電気的に接続する導電部42と、LED素子41および導電部42を封止する封止樹脂35と、を備えている。
半導体装置21を構成する基材22は、例えば、銅、銅合金、42合金(ニッケル41%の鉄合金)等の金属基材であってよく、また、セラミックス、ガラス等の電気絶縁性を有する基材の表面に導電性材料層を設けた複合基材等を使用することができる。但し、基材22の放熱性、外部電極形成における構造の複雑化を回避すること等を考慮して、金属基材とすることが好ましい。また、基材22の厚みは、例えば、0.05〜0.5mmの範囲で適宜設定することができる。
図示例では、基材22は間隙部23を介して2つに分割されており、この間隙部23には電気絶縁性の樹脂材料33が充填されている。そして、分割された一方の基材22の裏面は、第1外部電極22Aであり、他方の基材22の裏面は第2外部電極22Bとなっている。間隙部23の幅は、例えば、例えば、200〜600μmの範囲で適宜設定することができる。また、間隙部23の位置は、反射層24A上に実装されたLED素子41が、外枠樹脂部材31で囲まれた反射層24の中央部、または、中央部に近い位置となるように設定することが好ましい。
LED素子41は、一方の反射層24A上に実装され、この実装面に位置する端子部(図示せず)は導電部42(図示せず)を介して反射層24Aに接続され、この反射層24Aを介して第1外部電極22Aに接続されている。また、LED素子41の表面に位置する他の端子部41aは導電部(ボンディングワイヤ)42により反射層24Bに接続され、この反射層24Bを介して第2外部電極22Bに接続されている。
樹脂部材33は、上述のように、基材22の間隙部23を埋めるものであり、材質は外枠樹脂部材31と同じものであってもよい。
また、封止樹脂35は、熱や光により変色や透光性の劣化等を生じ難い材質であることが要求され、例えば、シリコーン樹脂を含み、蛍光物質やシリカ、アルミナ、酸化チタン等の拡散材料の1種、あるいは、2種以上の組み合わせからなるものであってよい。
このような本発明の半導体装置は、銀めっき層25と、この銀めっき層25を被覆する特定の保護層26とを有する反射層24上に、LED素子41が実装されており、反射層24を構成する銀めっき層25は、空気中の酸素や硫化水素等の腐食性ガス等との接触が保護層26により阻止されるので、仮に封止樹脂35がガスバリアー性の低い樹脂であっても、銀めっき層25の腐食が保護層26により防止されるので、LED素子41からの発光に対して高い反射率を安定して維持する反射層を備えた半導体装置である。
また、本発明では、図11に示すように、外枠樹脂部材31が位置する基材22に凹部28を有し、基材22に対する外枠樹脂部材31の密着性を向上させたものであってもよい。
次に、上述の本発明の半導体装置21の製造例を、図3および図4に示される本発明のLED用基板1を用いた例として、図12を参照して説明する。
まず、各面付け1AのLED用基板1の貫通溝部3に電気絶縁性の樹脂部材33を充填し、反射層4を囲むように外枠樹脂部材31を形成する(図12(A))。このような外枠樹脂部材31および樹脂部材33は、例えば、LED用基板1を金型内に載置し、熱可塑性樹脂を射出成形あるいはトランスファ成形することにより形成することができる。
次に、反射層4A上にLED素子41を実装し、この実装面に位置する端子部(図示せず)を反射層4Aに接続する(図12(B))。その後、LED素子41の表面に位置する他の端子部41aを導電部(ボンディングワイヤ)42により反射層4Bに接続する(図12(C))。
上述の本発明の半導体装置の実施形態は例示であり、本発明はこれに限定されるものではない。例えば、反射層24は基材22側に下地めっき層を有するものであってもよい。この場合の下地めっき層は、上述の本発明のLED用基板1′の下地めっき層7と同様とすることができる。
また、本発明の半導体装置は、図13に示すように、間隙部23を介して離間するように位置し電気的に独立している反射層24Aと反射層24Bに跨るようにLED素子41を実装してもよい。この場合、LED素子41の実装面に位置する一方の端子部41aは導電部42(図示せず)を介して反射層24Aに接続され、この反射層24Aを介して第1外部電極22Aに接続されている。また、LED素子41の実装面に位置する他の端子部41aは導電部42(図示せず)を介して反射層24Bに接続され、この反射層24Bを介して第2外部電極22Bに接続されている。このような半導体装置では、間隙部23の位置は、反射層24Aと反射層24Bに跨るように実装されたLED素子41が、外枠樹脂部材31で囲まれた反射層24の中央部、または、中央部に近い位置となるように設定することが好ましい。尚、反射層24Aと反射層24Bに跨るようにLED素子41が絶縁接着剤を介して実装され、LED素子41の表面に位置する端子部41aが導電部(ボンディングワイヤ)42により反射層24Aと反射層24Bに接続されたものであってもよい。
[実施例1]
基材として、厚み0.2mmの銅板を準備し、一方の面に絶縁性レジスト層を形成し、他方の面に電気めっきにより銀めっき層(厚み3μm)を形成した。
次に、スズ化合物含有処理溶液Aとして塩化スズ分散溶液(塩化スズ含有量=3重量%)を準備し、これに銀めっき層を形成した上記の基材を2分間浸漬し、水洗浄、乾燥し、厚み約10nmのスズ化合物からなる保護層を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図1に示されるようなLED用基板を作製した。
形成した保護層の表面分析をオージェ電子分光法(AES)により行い、スズ含有量を測定して結果を下記の表1に示した。
尚、銀めっき層、保護層の厚みは蛍光X線測定装置と収束イオンビーム(FIB)を用いて測定した。以下の実施例、比較例においても同様である。
高濃度の塩化スズ分散溶液(塩化スズ含有量=10重量%)をスズ化合物含有処理溶液Bとして使用し、基材の浸漬時間を3分間とし、厚み約15nmのスズ化合物からなる保護層を銀めっき層上に形成した他は、実施例1と同様にして、図1に示されるようなLED用基板を作製した。
形成した保護層の表面分析を実施例1と同様に行い、スズ含有量を測定して結果を下記の表1に示した。
実施例1と同様にして、銀めっき層の形成までを行った。
次に、クロム化合物含有処理溶液Aとしてクロム酸カリウム溶液(クロム酸カリウム含有量=3重量%)を準備し、これに銀めっき層を形成した上記の基材を2分間浸漬し、水洗浄、乾燥し、厚み約6nmのクロム化合物からなる保護層を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図1に示されるようなLED用基板を作製した。
形成した保護層の表面分析を実施例1と同様に行い、クロム含有量を測定して結果を下記の表1に示した。
高濃度のクロム酸カリウム溶液(クロム酸カリウム含有量=10重量%)をクロム化合物含有処理溶液Bとして使用し、基材の浸漬時間を5分間とし、厚み約10nmのクロム化合物からなる保護層を銀めっき層上に形成した他は、実施例3と同様にして、図1に示されるようなLED用基板を作製した。
形成した保護層の表面分析を実施例1と同様に行い、クロム含有量を測定して結果を下記の表1に示した。
実施例1と同様にして、銀めっき層の形成までを行った。
次に、この基材を上記のスズ化合物含有処理溶液Aに2分間浸漬し、水洗浄した後、上記のクロム化合物含有処理溶液Aに2分間浸漬し、水洗浄、乾燥した。これにより、厚み約14nmの保護層(スズ化合物からなる保護層の厚みが約9nm、クロム化合物からなる保護層の厚みが約5nm)を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図1に示されるようなLED用基板を作製した。
形成した保護層の表面分析を実施例1と同様に行い、スズ含有量およびクロム含有量を測定して結果を下記の表1に示した。
実施例1と同様にして、銀めっき層の形成までを行った。
次に、この基材を上記のクロム化合物含有処理溶液Aに2分間浸漬し、水洗浄した後、上記のスズ化合物含有処理溶液Aに2分間浸漬し、水洗浄、乾燥した。これにより、厚み約14nmの保護層(クロム化合物からなる保護層の厚みが約4nm、スズ化合物からなる保護層の厚みが約10nm)を銀めっき層上に形成した。その後、絶縁性レジスト層を除去して、図1に示されるようなLED用基板を作製した。
形成した保護層の表面分析を実施例1と同様に行い、スズ含有量およびクロム含有量を測定して結果を下記の表1に示した。
実施例1と同様にして、銀めっき層の形成までを行い、その後の保護層の形成を行わずにLED用基板を作製した。
作製した5種のLED用基板(実施例1〜4、比較例)の反射率を測定し、430nmにおける反射率を下記の表1に示した。
また、各LED用基板に対して下記の試験条件1の処理を施した後の430nmにおける反射率を測定して下記の表1に示した。
(試験条件1)
液温25℃の0.25%硫化アンモニウム溶液に5分間浸漬
また、各LED用基板に対して下記の試験条件2の処理を施した後の430nmにおける反射率を測定して下記の表1に示した。
(試験条件2)
硫化水素濃度3ppm、温度40℃、湿度80%の雰囲気中に1時間暴露
尚、反射率の測定は、(株)島津製作所製の分光光度計(UV−2550,MPC−2200)を用いて行った。
これに対して、スズ化合物含有処理溶液Aを使用して形成したスズ化合物からなる保護層を銀めっき層上に備えるLED用基板(実施例1)は、比較例のLED用基板に比較して、未処理の反射率が若干低下するものの、試験条件1および試験条件2のいずれの処理後においても、反射率の低下は比較例のLED用基板よりも少なく、保護層による腐食防止効果が奏されていることが確認された。また、高濃度の塩化スズ分散溶液であるスズ化合物含有処理溶液Bを使用して形成したスズ化合物からなる保護層を銀めっき層上に備えるLED用基板(実施例2)は、未処理の反射率が実施例1よりも若干低下するものの、試験条件1および試験条件2のいずれの処理後においても、反射率の低下は実施例1よりも少なく、保護層による腐食防止効果が向上していることが確認された。このことから、スズ化合物含有処理溶液の濃度と浸漬時間を制御することにより、保護層の緻密性を調整して腐食防止効果の向上が可能であることが確認された。
また、スズ化合物とクロム化合物からなる保護層を銀めっき層上に備えるLED用基板(実施例5、6)は、比較例のLED用基板に比較して、未処理の反射率が同等であり、かつ、試験条件1および試験条件2のいずれの処理後においても、反射率の低下が見られず、保護層による優れた腐食防止効果が奏されていることが確認された。
21…半導体装置
2,22…基材
3…貫通溝部
23…間隙部
4,4′,24…反射層
5,25…銀めっき層
6,26…保護層
7…下地めっき層
8,28…凹部
35…封止樹脂
41…LED素子
42…導電部
Claims (18)
- 基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物を含有することを特徴とするLED用基板。
- 基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有することを特徴とするLED用基板。
- 基材と、該基材の所望の領域に位置する反射層を備え、該反射層は銀めっき層と、該銀めっき層を被覆する保護層とを備え、該保護層はスズまたはスズ化合物を含有することを特徴とするLED用基板。
- 前記反射層は、前記基材側に下地めっき層を有することを特徴とする請求項1乃至請求項3のいずれかに記載のLED用基板。
- 前記基材は、多面付けで画定された複数のLED実装領域を有し、各面付けには前記反射層の縁部が所望の距離を介して離間している部位が少なくとも1箇所存在することを特徴とする請求項1乃至請求項4のいずれかに記載のLED用基板。
- 前記基材は、各面付けに貫通溝部を有し、該貫通溝部を介して前記反射層の縁部が対向していることを特徴とする請求項5に記載のLED用基板。
- 基材の所望の領域に銀めっき層を形成する工程と、クロム化合物含有処理溶液を前記銀めっき層に接触させて、クロムまたはクロム化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするLED用基板の製造方法。
- 基材の所望の領域に銀めっき層を形成する工程と、クロム化合物含有処理溶液、次いでスズ化合物含有処理溶液を前記銀めっき層に接触させて、クロムまたはクロム化合物およびスズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするLED用基板の製造方法。
- 基材の所望の領域に銀めっき層を形成する工程と、スズ化合物含有処理溶液、次いでクロム化合物含有処理溶液を前記銀めっき層に接触させて、スズまたはスズ化合物およびクロムまたはクロム化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするLED用基板の製造方法。
- 基材の所望の領域に銀めっき層を形成する工程と、スズ化合物含有処理溶液を前記銀めっき層に接触させて、スズまたはスズ化合物を含有する薄膜を前記銀めっき層を被覆するように形成して保護層とする工程と、を含む反射層形成工程を有することを特徴とするLED用基板の製造方法。
- 前記反射層形成工程は、銀めっき層を形成する工程の前に、下地めっき層を形成する工程を含むことを特徴とする請求項7乃至請求項10のいずれかに記載のLED用基板の製造方法。
- 前記基材に複数のLED実装領域を多面付けで画定し、各面付けの所望部位に貫通溝部を形成し、前記反射層形成工程において、面付け毎に前記貫通溝部を介して離間している領域に前記反射層を形成することを特徴とする請求項7乃至請求項11のいずれかに記載のLED用基板の製造方法。
- 基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、1つの前記反射層上あるいは複数の前記反射層に跨るように実装されたLED素子と、前記LED素子と所望の前記反射層とを電気的に接続する導電部と、前記LED素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物を含有することを特徴とする半導体装置。
- 基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、1つの前記反射層上あるいは複数の前記反射層に跨るように実装されたLED素子と、前記LED素子と所望の前記反射層とを電気的に接続する導電部と、前記LED素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はクロムまたはクロム化合物およびスズまたはスズ化合物を含有することを特徴とする半導体装置。
- 基材と、該基材の所望の領域に位置して電気的に独立である複数の反射層と、1つの前記反射層上あるいは複数の前記反射層に跨るように実装されたLED素子と、前記LED素子と所望の前記反射層とを電気的に接続する導電部と、前記LED素子と前記導電部とを封止する封止樹脂と、を備え、前記反射層は銀めっき層と、該銀めっき層を被覆する保護層とを有し、該保護層はスズまたはスズ化合物を含有することを特徴とする半導体装置。
- 前記反射層は、前記基材側に下地めっき層を有することを特徴とする請求項13乃至請求項15のいずれかに記載の半導体装置。
- 前記基材は金属基材であり、該金属基材は間隙部により電気的に独立するように分割されており、分割された各金属基材の所望の領域に前記反射層が位置していることを特徴とする請求項13乃至請求項16のいずれかに記載の半導体装置。
- 前記封止樹脂は、シリコーン樹脂であることを特徴とする請求項13乃至請求項17のいずれかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289200A JP5736770B2 (ja) | 2010-12-27 | 2010-12-27 | Led用基板とその製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289200A JP5736770B2 (ja) | 2010-12-27 | 2010-12-27 | Led用基板とその製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012138441A true JP2012138441A (ja) | 2012-07-19 |
JP5736770B2 JP5736770B2 (ja) | 2015-06-17 |
Family
ID=46675638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010289200A Expired - Fee Related JP5736770B2 (ja) | 2010-12-27 | 2010-12-27 | Led用基板とその製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5736770B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014225646A (ja) * | 2013-04-18 | 2014-12-04 | 日亜化学工業株式会社 | 発光装置用パッケージ及び発光装置 |
WO2015030323A1 (ko) * | 2013-08-30 | 2015-03-05 | ㈜인광 | 내흑변성이 우수한 도금층을 갖는 전기, 전자기기 부품 및 그 제조방법 |
WO2016167062A1 (ja) * | 2015-04-17 | 2016-10-20 | 株式会社 東芝 | 半導体発光装置及びその製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036073A (ja) * | 2005-07-29 | 2007-02-08 | Hitachi Displays Ltd | 照明装置およびこの照明装置を用いた表示装置 |
JP2007035748A (ja) * | 2005-07-25 | 2007-02-08 | Nichia Chem Ind Ltd | 半導体素子搭載用の支持体および半導体装置 |
JP2008072013A (ja) * | 2006-09-15 | 2008-03-27 | Nichia Chem Ind Ltd | 発光装置 |
JP2008192635A (ja) * | 2007-01-31 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 光半導体装置、リードフレームおよび光半導体装置の製造方法 |
WO2010071182A1 (ja) * | 2008-12-19 | 2010-06-24 | 古河電気工業株式会社 | 光半導体装置用リードフレーム及びその製造方法 |
JP2010199166A (ja) * | 2009-02-24 | 2010-09-09 | Panasonic Corp | 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法 |
JP2012009542A (ja) * | 2010-06-23 | 2012-01-12 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム及びその製造方法 |
JP2012089638A (ja) * | 2010-10-19 | 2012-05-10 | Kobe Steel Ltd | Led用リードフレーム |
JP2012107263A (ja) * | 2010-11-15 | 2012-06-07 | Kyowa Densen Kk | メッキ構造及び被覆方法 |
-
2010
- 2010-12-27 JP JP2010289200A patent/JP5736770B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007035748A (ja) * | 2005-07-25 | 2007-02-08 | Nichia Chem Ind Ltd | 半導体素子搭載用の支持体および半導体装置 |
JP2007036073A (ja) * | 2005-07-29 | 2007-02-08 | Hitachi Displays Ltd | 照明装置およびこの照明装置を用いた表示装置 |
JP2008072013A (ja) * | 2006-09-15 | 2008-03-27 | Nichia Chem Ind Ltd | 発光装置 |
JP2008192635A (ja) * | 2007-01-31 | 2008-08-21 | Matsushita Electric Ind Co Ltd | 光半導体装置、リードフレームおよび光半導体装置の製造方法 |
WO2010071182A1 (ja) * | 2008-12-19 | 2010-06-24 | 古河電気工業株式会社 | 光半導体装置用リードフレーム及びその製造方法 |
JP2010199166A (ja) * | 2009-02-24 | 2010-09-09 | Panasonic Corp | 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法 |
JP2012009542A (ja) * | 2010-06-23 | 2012-01-12 | Furukawa Electric Co Ltd:The | 光半導体装置用リードフレーム及びその製造方法 |
JP2012089638A (ja) * | 2010-10-19 | 2012-05-10 | Kobe Steel Ltd | Led用リードフレーム |
JP2012107263A (ja) * | 2010-11-15 | 2012-06-07 | Kyowa Densen Kk | メッキ構造及び被覆方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014225646A (ja) * | 2013-04-18 | 2014-12-04 | 日亜化学工業株式会社 | 発光装置用パッケージ及び発光装置 |
EP2793278B1 (en) * | 2013-04-18 | 2020-08-05 | Nichia Corporation | Package for a light emitting device, and light emitting device including the same |
WO2015030323A1 (ko) * | 2013-08-30 | 2015-03-05 | ㈜인광 | 내흑변성이 우수한 도금층을 갖는 전기, 전자기기 부품 및 그 제조방법 |
WO2016167062A1 (ja) * | 2015-04-17 | 2016-10-20 | 株式会社 東芝 | 半導体発光装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5736770B2 (ja) | 2015-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008091818A (ja) | 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法 | |
JP6232792B2 (ja) | 発光装置 | |
JP4763094B2 (ja) | 光半導体装置用リードフレーム及びその製造方法 | |
JP2008053564A (ja) | 光半導体装置およびその製造方法 | |
JP5307824B2 (ja) | 光半導体装置用パッケージおよびこれを用いた光半導体装置、並びにこれらの製造方法 | |
JP5977973B2 (ja) | Led用基板とその製造方法および半導体装置 | |
JP2008192635A (ja) | 光半導体装置、リードフレームおよび光半導体装置の製造方法 | |
JP2010177329A (ja) | 樹脂複合リードフレームとその製造方法、及びその実装体 | |
JP2010199166A (ja) | 光半導体装置用リードフレームおよび光半導体装置用リードフレームの製造方法 | |
JP5578960B2 (ja) | 光半導体装置用リードフレーム及びその製造方法 | |
JP2009076948A (ja) | 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法 | |
JP2004241766A (ja) | 装置 | |
JP2022168010A (ja) | 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置 | |
JP5736770B2 (ja) | Led用基板とその製造方法および半導体装置 | |
JP5871174B2 (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP5970922B2 (ja) | Led用リードフレーム及びそれを用いた光半導体装置 | |
JP6015231B2 (ja) | Led素子搭載用基板及びその製造方法、並びにled素子搭載用基板を用いた半導体装置 | |
JP2010206034A (ja) | 光半導体装置用リードフレーム,光半導体装置用パッケージ,光半導体装置,光半導体装置用リードフレームの製造方法,光半導体装置用パッケージの製造方法および光半導体装置の製造方法 | |
JP2011210946A (ja) | 光半導体装置、リードフレームおよびその製造方法 | |
JP5978705B2 (ja) | Led素子搭載用基板及びその製造方法、並びにled素子搭載用基板を用いた半導体装置 | |
JP2014049594A (ja) | 光半導体装置用リードフレーム及びそれを用いた光半導体装置 | |
JP6094695B2 (ja) | Led用リードフレームの製造方法 | |
WO2021060531A1 (ja) | 発光装置 | |
JP7116308B2 (ja) | 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置 | |
JP6250749B2 (ja) | Led用基板とその製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5736770 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |