JP2012117144A - Method for precisely controlled masked anodization - Google Patents

Method for precisely controlled masked anodization Download PDF

Info

Publication number
JP2012117144A
JP2012117144A JP2011090274A JP2011090274A JP2012117144A JP 2012117144 A JP2012117144 A JP 2012117144A JP 2011090274 A JP2011090274 A JP 2011090274A JP 2011090274 A JP2011090274 A JP 2011090274A JP 2012117144 A JP2012117144 A JP 2012117144A
Authority
JP
Japan
Prior art keywords
layer
mask
anodized
anodization
anodizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011090274A
Other languages
Japanese (ja)
Inventor
Joseph Zekry
ジョゼフ・ゼクリー
Hendrikus Tilmans
ヘンドリクス・ティルマンス
Hoof Chris Van
クリス・ファン・ホーフ
Robert Puers
ロベルト・プエルス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
KU Leuven Research and Development
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
KU Leuven Research and Development
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC, KU Leuven Research and Development filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of JP2012117144A publication Critical patent/JP2012117144A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/12Anodising more than once, e.g. in different baths
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/022Anodisation on selected surface areas
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/06Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C25D11/08Anodisation of aluminium or alloys based thereon characterised by the electrolytes used containing inorganic acids
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/06Anodisation of aluminium or alloys based thereon characterised by the electrolytes used
    • C25D11/10Anodisation of aluminium or alloys based thereon characterised by the electrolytes used containing organic acids
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/18After-treatment, e.g. pore-sealing
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/18After-treatment, e.g. pore-sealing
    • C25D11/24Chemical after-treatment
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D11/00Electrolytic coating by surface reaction, i.e. forming conversion layers
    • C25D11/02Anodisation
    • C25D11/04Anodisation of aluminium or alloys based thereon
    • C25D11/18After-treatment, e.g. pore-sealing
    • C25D11/24Chemical after-treatment
    • C25D11/246Chemical after-treatment for sealing layers

Abstract

PROBLEM TO BE SOLVED: To provide a method for masked anodization of an anodizable layer on a substrate, for example an aluminum layer present on a sacrificial layer, wherein the sacrificial layer needs to be removed from a cavity comprising a Micro or Nano ElectroMechanical System (MEMS or NEMS).SOLUTION: Anodization of an Al layer leads to the formation of elongate pores, through which the sacrificial layer can be removed. According to the method, the anodization of the Al layer is done with the help of a first mask 20 which defines the area 21 to be anodized, and a second mask 22 which defines a second area to be anodized, the second area surrounding the first area. Anodization of the areas defined by the first and second masks leads to the formation of an anodized structure in the form of a closed ring around the first area, which forms a barrier against unwanted lateral anodization in the first area.

Description

本発明は、マスク陽極酸化(masked anodization)プロセスを正確に制御するための方法に関する。   The present invention relates to a method for accurately controlling a masked anodization process.

本発明はさらに、半導体デバイスを製造すること、特に封入(encapsulation)の方法及びかかるデバイスに関する。より明確には、それは、半導体デバイスの、ゼロレベル又はウエハレベルパッケージングに関するであろう。   The invention further relates to a method of manufacturing a semiconductor device, in particular an encapsulation method and such a device. More specifically, it will relate to zero-level or wafer-level packaging of semiconductor devices.

より具体的には、本発明は、ナノ電気機械システム及び/又はマイクロ電気機械システム(NEMS及び/又はMEMS)並びに前記システムを封入(若しくはパッケージング)するプロセスに関する。   More specifically, the present invention relates to nanoelectromechanical systems and / or microelectromechanical systems (NEMS and / or MEMS) and processes for encapsulating (or packaging) the systems.

マスク陽極酸化(ウェット電気化学酸化及び/又はエッチング)によって、導電性薄膜内に誘電体材料又は多孔質材料のパターンを作成することは、既在の薄膜堆積及びエッチング技術に対して種々の利点、例えば、製造プロセス及び該プロセスから生じる比較的平坦な(そして整列した)構造の単純化を有する。通常、マスク陽極酸化プロセスは、陽極酸化される層の上部にマスク構造を付加することによって実施する。該マスク構造は、既在のフォトリソグラフィによって(フォトレジストマスク)、又は陽極酸化プロセスに耐性を有する別の材料の堆積及びパターニングによって(ハードマスク)適用可能である。フォトレジストマスクは、ハードマスクに比べて実装するのがより単純であるが、通常、フォトレジストは、陽極酸化プロセス中に腐食され、陽極酸化パターンの横方向の広がりに対する制御が乏しくなる。   Creating a pattern of dielectric or porous material in a conductive thin film by mask anodization (wet electrochemical oxidation and / or etching) has various advantages over existing thin film deposition and etching techniques, For example, having a simplification of the manufacturing process and the relatively flat (and aligned) structure resulting from the process. Typically, the mask anodization process is performed by adding a mask structure on top of the anodized layer. The mask structure can be applied by existing photolithography (photoresist mask) or by deposition and patterning of another material that is resistant to anodization processes (hard mask). Photoresist masks are simpler to implement than hard masks, but typically the photoresist is eroded during the anodization process and has less control over the lateral spread of the anodized pattern.

高精度のマスク陽極酸化のための単純な技術を見出すことが、導電性薄膜内で誘電体材料又は多孔質材料の平面パターンを製造するのに必要である。かかるパターンは、例えば相互接続ライン間のキャパシタが減少するという利点をもたらす低誘電率の多孔質誘電体材料によって、互いに絶縁した相互接続金属ライン(パターン)を作成するのに有用である。これにより、これらの相互接続部を通じて伝送可能な信号速度を増加させることができ、異なる相互接続部間での交差連結(cross-coupling)を減らすことができ、集積回路についてのより優れた性能をもたらす。   Finding a simple technique for high-precision mask anodization is necessary to produce a planar pattern of dielectric or porous material in a conductive thin film. Such a pattern is useful, for example, in creating interconnect metal lines (patterns) that are insulated from one another by a low dielectric constant porous dielectric material that provides the advantage of reduced capacitors between the interconnect lines. This can increase the signal speed that can be transmitted through these interconnects, reduce cross-coupling between different interconnects, and provide better performance for integrated circuits. Bring.

高精度のマスク陽極酸化を要求する別の応用は、ナノ電気機械システム及び/又はマイクロ電気機械システム(NEMS/MEMS)のパッケージング(封入)である。前記NEMS/MEMSシステムは、ダイシング(dicing)及び組立て中に容易に損傷する可能性がある、壊れやすく、及び/又は可動の自立(free-standing)パーツからしばしば構成されているので、プラスチック又はセラミックパッケージ、いわゆる第1レベルパッケージでは直接パッケージすることができない。かかる損傷を避けるために、ダイシングの前に、NEMS/MEMSデバイスをウエハレベルで保護する必要がある。これは、いわゆるゼロレベル又はウエハレベルパッケージング技術を用いて可能である。それゆえ、多くのNEMS/MEMSシステムは、真空下、又は制御された雰囲気及び圧力の下で封入し、優れた性能又は許容できる動作期間のいずれかを保証することを要求する。該封入は、NEMS/MEMSデバイス上に封止材料を直接堆積することなく実施する必要がある。かかる堆積は、デバイスに損傷を与える可能性があるからである。それゆえに、真空及び/又は制御された雰囲気を実現し、続いて封止層を堆積できるホール(細孔(pore))を有する層から成る封入物を最初に堆積する必要がある。単純かつ安価なプロセスにより多孔質薄膜を有するNEMS/MEMSデバイスを封入するアイデアに至った。薄膜の細孔を通じてデバイスを除去することができるので、フォトリソグラフィを使用して薄膜にアクセスホールを成形する必要を無くすことができ、デバイスの製造が容易になる。   Another application that requires high precision mask anodization is the packaging of nanoelectromechanical systems and / or microelectromechanical systems (NEMS / MEMS). The NEMS / MEMS system is often composed of fragile and / or movable free-standing parts that can easily be damaged during dicing and assembly, so plastic or ceramic A package, so-called first level package, cannot be packaged directly. To avoid such damage, it is necessary to protect the NEMS / MEMS device at the wafer level prior to dicing. This is possible using so-called zero level or wafer level packaging techniques. Therefore, many NEMS / MEMS systems require encapsulating under vacuum or controlled atmosphere and pressure to ensure either superior performance or an acceptable operating period. The encapsulation needs to be performed without directly depositing the sealing material on the NEMS / MEMS device. This is because such deposition can damage the device. Therefore, it is necessary to first deposit an encapsulant consisting of a layer with holes (pores) that can achieve a vacuum and / or controlled atmosphere and subsequently deposit a sealing layer. It came to the idea of encapsulating NEMS / MEMS devices with porous thin films by a simple and inexpensive process. Since the device can be removed through the pores of the thin film, the need for forming access holes in the thin film using photolithography can be eliminated, and the device can be easily manufactured.

基板1(例えばSi)の概略図を表す図1に示すようなNEMS/MEMSデバイスの前記薄膜真空パッケージングにおいて、近年、多孔質皮膜(membrane)として使用するために、多孔質のアルミナ(AlO)皮膜が研究されている。基板1は、表面上でMEMSデバイス2を支持し、多孔質皮膜3によって封入される。該皮膜3は、封止層4に覆われる。多孔質皮膜3は、pHの低い電解液中でのアルミニウム薄膜(誘電体薄膜の上部に堆積した)の陽極酸化、及びマスクとしてパターニングしたフォトレジスト層を使用することによって得られる。陽極酸化プロセスは、フォトレジストマスクを使用して、マスクしたAl層上で実施してもよい(論文:ヘリンリコら J. Electrochem. Soc. Vol. 154, No. 9 (2007))。細孔5(スケールどおり図示していない)は、皮膜の厚さ方向に貫通する細長い開口部であり、該細孔を通じてMEMSデバイス2の放出(release)が生じ、それが皮膜層3の堆積の前にMEMSデバイス上で堆積した犠牲層を除去する。図2に示すように、フォトレジストを使用するこのマスク陽極酸化プロセスは、陽極酸化プロセスを所望の領域に適切には制限しないという欠点を有する。本図は基板1を示しており、基板表面上に薄膜11を有し、該薄膜11上に皮膜層12を有する。フォトレジストマスク13は、陽極酸化される皮膜領域を規定する部分14を除いて皮膜を覆う。さらに詳細に説明するように、通常、陽極酸化は、陽極酸化浴に基板を浸すことによって行う。基板を陽極酸化浴に必要以上に長い時間放置した場合、陽極酸化が続いて必要以上に広い陽極酸化領域15(境界16参照)が形成される。即ち、陽極酸化領域の不要な継続的成長が発生する。 In the thin film vacuum packaging of NEMS / MEMS devices as shown in FIG. 1, which represents a schematic diagram of a substrate 1 (eg Si), in recent years, porous alumina (AlO x ) has been used for use as a porous membrane. ) The film is being studied. A substrate 1 supports a MEMS device 2 on the surface and is encapsulated by a porous coating 3. The coating 3 is covered with a sealing layer 4. The porous film 3 is obtained by using anodized aluminum thin film (deposited on top of the dielectric thin film) in an electrolyte solution having a low pH and using a patterned photoresist layer as a mask. The anodization process may be performed on the masked Al layer using a photoresist mask (Paper: Herin Rico et al. J. Electrochem. Soc. Vol. 154, No. 9 (2007)). The pore 5 (not shown according to the scale) is an elongated opening that penetrates in the thickness direction of the coating, through which the release of the MEMS device 2 occurs, which is the deposition of the coating layer 3. The sacrificial layer previously deposited on the MEMS device is removed. As shown in FIG. 2, this mask anodization process using photoresist has the disadvantage that it does not adequately limit the anodization process to the desired area. This figure shows a substrate 1 having a thin film 11 on the substrate surface and a coating layer 12 on the thin film 11. The photoresist mask 13 covers the coating except for the portion 14 that defines the coating region to be anodized. As will be described in more detail, anodization is usually performed by immersing the substrate in an anodization bath. When the substrate is left in the anodizing bath for a longer time than necessary, the anodization is continued, and an anodized region 15 (see the boundary 16) wider than necessary is formed. That is, unnecessary continuous growth of the anodized region occurs.

特に、陽極酸化される層を有するフルウエハ又は大面積基板に陽極酸化電圧を印加し、基板(ウエハ)を陽極酸化浴に放置した場合、フォトレジストマスクが規定する制限を越えて、前記陽極酸化領域の不要な継続的成長が発生する。フルウエハスケールでマスク陽極酸化プロセスを実施する場合の課題は、基板(ウエハ)のエッジ周辺に存在するマスクが規定する領域が既に完全に陽極酸化され、過陽極酸化(over-anodized)に至ることになる状態で、基板(ウエハ)表面の中心領域(中間)に存在するマスクが規定する領域は、未だ完全には陽極酸化されていないことである。不要な継続的成長という課題は、
(1)酸性度の高い電解液による腐食、
(2)AlO薄膜の拡張、
(3)陽極酸化プロセス中に発生するガスの構成
に起因するフォトレジストマスクのエッジ剥離(peeling)(「アンダーカット」(undercut)を生じる)によって生じる。
In particular, when an anodizing voltage is applied to a full wafer or a large area substrate having a layer to be anodized and the substrate (wafer) is left in an anodizing bath, the anodized region exceeds the limit specified by the photoresist mask. Unnecessary continuous growth occurs. The problem with the mask anodization process on a full wafer scale is that the area defined by the mask around the edge of the substrate (wafer) is already completely anodized, leading to over-anodization. In this state, the region defined by the mask existing in the central region (intermediate) of the substrate (wafer) surface is not yet completely anodized. The challenge of unnecessary continuous growth is
(1) Corrosion due to highly acidic electrolyte,
(2) Expansion of AlO x thin film,
(3) Caused by edge peeling of the photoresist mask (causing "undercut") due to the composition of the gas generated during the anodization process.

従って、現在、フォトレジストマスクを使用して、正確に規定した陽極酸化パターンを導電性層内に設けるために、信頼性の高い制御可能な方法を提供するための最先端の技術、及び、例えばNEMS/MEMS用に薄膜真空パッケージングを提供するためのかかる陽極酸化パターンの適用における課題が存在する。   Thus, state-of-the-art techniques for providing a reliable and controllable method for providing a precisely defined anodized pattern in a conductive layer using a photoresist mask, for example, and, for example, There are challenges in applying such anodized patterns to provide thin film vacuum packaging for NEMS / MEMS.

本発明の目的は、マスク陽極酸化によって、陽極酸化可能な(anodizable)層内で陽極酸化材料の正確なパターンを作成するための進んだ方法を提供することである。より明確には、マスク陽極酸化を使用して、導電性薄膜内で誘電体材料又は多孔質材料の正確なパターンを作成することである。具体的には、(フル)ウエハスケールで半導体デバイスを製造して、半導体デバイスの大きいスケールの製造に適用可能な陽極酸化プロセスを作成する際に用いるための、費用効率の高い、進んだマスク陽極酸化プロセスを提供することが目的である。   It is an object of the present invention to provide an advanced method for creating an accurate pattern of anodized material within an anodizable layer by mask anodization. More specifically, mask anodization is used to create an accurate pattern of dielectric or porous material within the conductive film. Specifically, cost effective, advanced mask anodes for use in manufacturing semiconductor devices on a (full) wafer scale and creating an anodic oxidation process applicable to large scale manufacturing of semiconductor devices. The aim is to provide an oxidation process.

本発明の実施形態の更なる目的は、陽極酸化可能な層、例えば導電性(金属)層を局所的に変形して陽極酸化(anodized)層、例えば誘電体層又は多孔質層にする、ウェット陽極酸化プロセスを実施するための、信頼性が高く制御可能な方法を提供することである。本発明の目標は、(フル)ウエハスケールで、均一に前記陽極酸化を実施することである。   A further object of embodiments of the present invention is to wet an anodizable layer, such as a conductive (metal) layer, locally deformed into an anodized layer, such as a dielectric layer or a porous layer. It is to provide a reliable and controllable method for carrying out the anodization process. The goal of the present invention is to perform the anodization uniformly on a (full) wafer scale.

更なる目的は、ナノ電気機械システム及びマイクロ電気機械システム(NEMS/MEMS)のためのマイクロ電気プロセス技術を提供して、前記NEMS/MEMSデバイスのための制御可能で均一な(フル)ウエハスケール封入又はパッケージングプロセスを達成することである。   A further object is to provide a micro-electro-process technology for nano-electro-mechanical systems and micro-electro-mechanical systems (NEMS / MEMS) to controllable and uniform (full) wafer scale encapsulation for said NEMS / MEMS devices Or to achieve a packaging process.

上記目的は、本発明に係る方法及びデバイスによって達成される。本発明は、追加の包囲マスク構造を有する一群の(複数の)マスク構造を包囲することによって、均一で制御可能な陽極酸化を達成するという課題を解決する。換言すると、陽極酸化中のマスク層の層間剥離又はアンダーカットにつながる過陽極酸化に至らないで、陽極酸化プロセスに選択的に曝される表面上の小領域を規定する、高精度の追加の包囲フォトレジスト又は他のマスク構造を使用することによって該課題を解決する。前記追加のマスク構造の存在により、陽極酸化境界が前記境界内の陽極酸化領域と同時に陽極酸化(酸化)されるため、自己制限が生じる。その結果、前記境界はさらに、陽極酸化電流がマスク構造の陽極酸化領域に達するのを妨げ、不要な更なる陽極酸化を避ける。陽極酸化プロセスのために必要とされる電流は基板のエッジ(周辺部)で供給されるため、追加の包囲マスク構造(陽極酸化材料の境界線を規定する)を有する陽極酸化マスク上の全ての構造群を包囲することにより、陽極酸化プロセスの自己制限が生じる。これは、陽極酸化境界が同時に陽極酸化(酸化)された状態になり、更なる陽極酸化電流が陽極酸化領域に達するのを妨げるからである。陽極酸化プロセスのためのマスクデザイン中に、さまざまな寸法の追加の包囲マスク構造(境界線又は保護環を規定する)を付加してもよい(即ち、境界線は、小構造群又は大構造群を包囲可能であり、又は基板(ウエハ)全体を包囲することができる)。追加の包囲マスク構造及び包囲領域の幅を選択して(又は適合させて)封入された構造の完全な縦方向陽極酸化を保障することができ、同時に陽極酸化プロセスの横方向の大きい拡張からこれらの構造を保護することができる。   The above objective is accomplished by a method and device according to the present invention. The present invention solves the problem of achieving uniform and controllable anodization by enclosing a group of mask structures (s) having an additional enclosing mask structure. In other words, a high precision additional enclosure that defines small areas on the surface that are selectively exposed to the anodizing process without leading to overanodization leading to delamination or undercutting of the mask layer during anodization. The problem is solved by using a photoresist or other mask structure. Due to the presence of the additional mask structure, the anodization boundary is anodized (oxidized) simultaneously with the anodized region in the boundary, so that self-limiting occurs. As a result, the boundary further prevents the anodization current from reaching the anodization region of the mask structure, avoiding unnecessary further anodization. Since the current required for the anodization process is supplied at the edge (periphery) of the substrate, all of the anodization mask on the anodization mask with an additional enclosing mask structure (which defines the boundaries of the anodizing material) By enclosing the structure group, self-limiting of the anodization process occurs. This is because the anodization boundary is simultaneously anodized (oxidized), preventing further anodizing current from reaching the anodized region. During the mask design for the anodization process, additional surrounding mask structures of various dimensions (defining boundaries or guard rings) may be added (ie, the boundaries may be small structures or large structures). Or the entire substrate (wafer) can be enclosed). An additional enclosing mask structure and width of the enclosing area can be selected (or adapted) to ensure complete longitudinal anodization of the enclosed structure, and at the same time from large lateral expansion of the anodizing process. Can protect the structure.

本発明に係るマスク陽極酸化プロセスをNEMS/MEMSデバイスのためのパッケージングプロセスに付加することにより、追加の包囲マスク構造が、一群の個々のNEMS/MEMSデバイスを包囲し、陽極酸化プロセスの自己制限を生じることになる。これは、陽極酸化境界が同時に陽極酸化(酸化)された状態になり、更なる陽極酸化電流が陽極酸化領域に達するのを妨げ、更なる不要な陽極酸化を避けるからである。   By adding the mask anodizing process according to the present invention to the packaging process for NEMS / MEMS devices, an additional enclosing mask structure surrounds a group of individual NEMS / MEMS devices and the self-limiting of the anodizing process. Will result. This is because the anodization boundary is simultaneously anodized (oxidized), preventing further anodization current from reaching the anodization region and avoiding further unnecessary anodization.

本発明に係る実施形態の利点は、包囲マスク構造を設けることは、別の加工ステップを必要としないことである。これは、前記追加のマスク構造を、第1マスク構造を設けるのと同時に設けるからである。   An advantage of embodiments according to the present invention is that providing an enclosing mask structure does not require a separate processing step. This is because the additional mask structure is provided simultaneously with the provision of the first mask structure.

本発明は、添付の請求項で開示する方法に関する。本発明の特定かつ好ましい態様は、添付する独立請求項及び従属請求項において詳説する。従属請求項の特徴は、独立請求項の特徴及び他の従属請求項の特徴と、適切及び単に請求項に明記されただけでないものとして組み合わせてもよい。   The invention relates to a method as disclosed in the appended claims. Particular and preferred aspects of the invention are set out in the accompanying independent and dependent claims. The features of the dependent claims may be combined with those of the independent claims and with the features of other dependent claims as appropriate and not merely as specified in the claims.

このように、本発明は、マスク陽極酸化のための方法に関し、前記方法は、
基板を準備するステップと、
前記基板上に、陽極酸化可能な層を設けるステップと、
前記陽極酸化可能な層上に、少なくとも、陽極酸化される1つ以上の第1構造を規定する第1マスク、及び陽極酸化される第2構造を規定する追加の第2マスクを設けるステップと、
第1マスク及び第2マスクによって規定される領域内で、前記陽極酸化可能な層を陽極酸化し、陽極酸化構造を作成するステップと、
第1マスク及び第2マスクを除去するステップとを含み、
前記第2構造は、前記1つ以上の第1構造を包囲する。
ここで、「第1マスク及び第2マスクによって規定される領域内で、前記陽極酸化可能な層を陽極酸化する」という表現は、層が前記領域内で厚さ全体に渡って陽極酸化されるまで、陽極酸化が続くということを意味する。また、「包囲する(surrounding)」は、第2構造が第1構造の周囲に閉環構造を形成することを意味する。
Thus, the present invention relates to a method for mask anodization, said method comprising:
Preparing a substrate;
Providing an anodizable layer on the substrate;
Providing at least a first mask defining one or more first structures to be anodized and an additional second mask defining a second structure to be anodized on the anodizable layer;
Anodizing the anodizable layer in a region defined by the first mask and the second mask to create an anodized structure;
Removing the first mask and the second mask,
The second structure surrounds the one or more first structures.
Here, the expression “anodize the anodizable layer in the region defined by the first mask and the second mask” means that the layer is anodized over the entire thickness in the region. This means that anodic oxidation continues. Also, “surrounding” means that the second structure forms a closed ring structure around the first structure.

好ましい実施形態に従って、前記陽極酸化可能な層を陽極酸化するステップは、基板を電解液中に挿入し、前記基板に電圧(又は電流)を印加することによって実施する。   According to a preferred embodiment, the step of anodizing the anodizable layer is performed by inserting a substrate into the electrolyte and applying a voltage (or current) to the substrate.

前記陽極酸化可能な層を陽極酸化するステップはまた、第1陽極酸化層を形成する第1陽極酸化ステップと、それに続く第1陽極酸化層をエッチング除去した後の第2陽極酸化ステップを含む、2ステップ陽極酸化プロセスを使用して実施してもよい。   Anodizing the anodizable layer also includes a first anodizing step for forming a first anodized layer followed by a second anodizing step after etching away the first anodized layer; A two-step anodization process may be used.

好ましい実施形態に従って、陽極酸化するステップは、硫酸、リン酸、シュウ酸、フッ化水素酸、エタノール、イソプロピルアルコール及びこれらの化学物質の混合物から成る群から選択した電解液中に基板を挿入することによって実施してもよい。   According to a preferred embodiment, the anodizing step comprises inserting the substrate into an electrolyte selected from the group consisting of sulfuric acid, phosphoric acid, oxalic acid, hydrofluoric acid, ethanol, isopropyl alcohol and mixtures of these chemicals. May be implemented.

好ましい実施形態に従って、前記陽極酸化するステップは、前記陽極酸化構造に伸長した(elongate)細孔を作成する。前記細孔は、前記陽極酸化可能な層の前面から後面まで延びる。   According to a preferred embodiment, the anodizing step creates elongated pores in the anodized structure. The pores extend from the front surface to the rear surface of the anodizable layer.

実施形態に従って、陽極酸化可能な層はAl層であり、陽極酸化するステップは、基板を、20〜40℃の範囲にある温度の硫酸ベースの電解液中に基板を挿入することによって実施する。   According to an embodiment, the anodizable layer is an Al layer, and the anodizing step is performed by inserting the substrate into a sulfuric acid based electrolyte at a temperature in the range of 20-40 ° C.

実施形態に従って、陽極酸化可能な層は、陽極酸化されて金属酸化物層を形成する金属層であり、前記陽極酸化浴は前記酸化物をエッチングするのに好適なエッチング液を含み、前記陽極酸化ステップは、前記電圧が印加される間の第1時間間隔と、前記第1時間間隔に続く第2時間間隔とを含み、前記電圧は、前記第1時間間隔の終わりで取り除かれ、前記第2時間間隔中、基板は前記陽極酸化浴に放置され、それにより、前記細孔の底部でバリア層が除去される。この実施形態において、前記金属はアルミニウムでもよく、前記エッチング剤はリン酸でもよい。   According to an embodiment, the anodizable layer is a metal layer that is anodized to form a metal oxide layer, and the anodizing bath includes an etchant suitable for etching the oxide, and the anodizing layer The step includes a first time interval during which the voltage is applied and a second time interval following the first time interval, the voltage being removed at the end of the first time interval, During the time interval, the substrate is left in the anodizing bath, thereby removing the barrier layer at the bottom of the pores. In this embodiment, the metal may be aluminum and the etchant may be phosphoric acid.

実施形態に従って、前記基板を準備するステップは、犠牲層をベース基板上に堆積することを含み、
陽極酸化可能な層は、前記犠牲層上に設けられ、
前記第1マスクは、陽極酸化構造を規定し、
前記陽極酸化ステップは、前記陽極酸化構造において、伸長した細孔を製造し、前記細孔は、前記陽極酸化可能な層の前面から後面まで延び、
少なくとも犠牲層の一部が、キャビティ(cavity)を形成するために、前記細孔を通じて除去され、
封止層が、前記陽極酸化構造上に付加されて前記キャビティを封止する。
According to an embodiment, the step of preparing the substrate includes depositing a sacrificial layer on the base substrate;
An anodizable layer is provided on the sacrificial layer;
The first mask defines an anodized structure;
The anodizing step produces elongated pores in the anodized structure, the pores extending from the front surface to the rear surface of the anodizable layer;
At least a portion of the sacrificial layer is removed through the pores to form a cavity;
A sealing layer is added over the anodized structure to seal the cavity.

この実施形態において、犠牲層は、多結晶SiGe、酸化物ベース又は窒化物ベースの膜、ポリマー、単結晶Si、多結晶Siから成る群から選択された材料で構成することができる。この実施形態において、前記基板は、NEMS/MEMSデバイスを含み、該デバイスは前記キャビティ内に封入される。   In this embodiment, the sacrificial layer may be composed of a material selected from the group consisting of polycrystalline SiGe, oxide-based or nitride-based films, polymers, single-crystal Si, and polycrystalline Si. In this embodiment, the substrate comprises a NEMS / MEMS device that is encapsulated within the cavity.

この場合、少なくとも犠牲材料の一部を除去するステップは、封入されたNEMS/MEMSデバイスを損なわない選択的ウェットエッチング又はドライエッチングを使用して実施される。   In this case, the step of removing at least a portion of the sacrificial material is performed using a selective wet or dry etch that does not damage the encapsulated NEMS / MEMS device.

この実施形態において、犠牲層は、シリコン酸化物でもよく、選択的エッチングは、減圧チャンバ内の他のガス、例えば窒素、エタノール蒸気又は水蒸気と混合した気相のフッ化水素(HF)酸を使用して実施してもよい。   In this embodiment, the sacrificial layer may be silicon oxide and the selective etch uses a gas phase hydrofluoric acid (HF) acid mixed with other gases in the vacuum chamber, such as nitrogen, ethanol vapor or water vapor. May be implemented.

犠牲層はポリマーベースの材料でもよく、選択的エッチングは、酸素イオンが存在する低圧チャンバ内でのドライプラズマエッチングを使用して実施してもよい。   The sacrificial layer may be a polymer based material and the selective etching may be performed using dry plasma etching in a low pressure chamber in the presence of oxygen ions.

この実施形態において、封止層は、
・導電性層、例えばAl、Cu、Ni、多結晶Si若しくは多結晶SiGe層、
・又は誘電体材料、例えば酸化物ベース若しくは窒化物ベースのシリコン化合物、
・又はポリマー、
・又は2つ以上の材料の組み合わせ若しくは積層体(stack)でもよく、
前記封止層は、低圧チャンバ内での蒸着技術、化学気相成長法(CVD)又は物理気相成長法(PVD)を使用して堆積してもよい。
In this embodiment, the sealing layer is
A conductive layer, such as an Al, Cu, Ni, polycrystalline Si or polycrystalline SiGe layer,
Or dielectric materials, such as oxide-based or nitride-based silicon compounds,
Or polymer,
-Or a combination or stack of two or more materials,
The sealing layer may be deposited using vapor deposition techniques in a low pressure chamber, chemical vapor deposition (CVD) or physical vapor deposition (PVD).

本発明の方法において、陽極酸化可能な層は、金属層又は半導体層でもよい。前記陽極酸化可能な層は、Al、Ta、Ti、Cu、Ni、多結晶Si、多結晶SiGeから成る群から選択してもよい。   In the method of the present invention, the anodizable layer may be a metal layer or a semiconductor layer. The anodizable layer may be selected from the group consisting of Al, Ta, Ti, Cu, Ni, polycrystalline Si, and polycrystalline SiGe.

本発明の方法において、マスク構造は、感光性層のフォトリソグラフパターニングによって形成してもよい。   In the method of the present invention, the mask structure may be formed by photolithography patterning of the photosensitive layer.

先行技術において既知の、多孔質皮膜を使用した薄膜MEMSパッケージングの概念図を示す。1 shows a conceptual diagram of thin film MEMS packaging using a porous coating, known in the prior art. フォトレジストマスクを使用したAl陽極酸化プロセスの横方向の大きな拡張(本発明が解決する課題)を示す。The lateral expansion of the Al anodization process using a photoresist mask (problem to be solved by the present invention) is shown. 本発明の陽極酸化プロセス中の中間段階を示しており、縦方向陽極酸化が終了する前は、陽極酸化電流は、未だ陽極酸化領域に達する可能性がある。FIG. 4 illustrates an intermediate stage in the anodization process of the present invention, where the anodization current may still reach the anodization region before the longitudinal anodization is complete. いくつかのマスクを備え、ウエハの周囲に沿って配置された環状電極を設けたウエハの上面である。1 is a top view of a wafer with several masks and provided with an annular electrode disposed along the periphery of the wafer. 本発明の陽極酸化プロセスの最終段階を示しており(縦方向陽極酸化は終了している)、境界線は完全に陽極酸化(酸化)されており、該陽極酸化領域周辺に、陽極酸化に必要とされる電荷の更なる供給をブロックする誘電体の絶縁環を形成するShows the final stage of the anodization process of the present invention (longitudinal anodization is complete), the border is fully anodized (oxidized), and is necessary for anodization around the anodized region Forming a dielectric insulating ring that blocks further supply of charged charge 図4a〜図4dは、本発明の実施形態に係るNEMS/MEMSデバイスの薄膜パッケージングについて、マスク陽極酸化プロセスを使用するための好適なプロセスフローにおけるさまざまなステップを示す。図4aは、NEMS/MEMS構造及び相互接続部を覆う犠牲層の上部に金属層を堆積するステップを示す。Figures 4a-4d illustrate various steps in a suitable process flow for using a mask anodization process for thin film packaging of NEMS / MEMS devices according to embodiments of the present invention. FIG. 4a shows the step of depositing a metal layer on top of the sacrificial layer covering the NEMS / MEMS structure and interconnects. マスク陽極酸化層及び薄いバリア酸化層を除去するステップを示す。Figure 5 shows the step of removing the mask anodization layer and the thin barrier oxide layer. 犠牲層を除去し、封止層を堆積するステップを示す。Figure 5 shows the steps of removing the sacrificial layer and depositing a sealing layer. 電気的アクセスのための金属パッドを覆う層を除去するステップと、最終のNEMS/MEMSデバイスの封入を示す。Fig. 4 illustrates removing the layer covering the metal pad for electrical access and encapsulation of the final NEMS / MEMS device. アルミニウム層の陽極酸化によって形成される細孔、及び該細孔の底部で形成される酸化バリア層の形状を示す。The shape of the pore formed by the anodic oxidation of the aluminum layer and the oxidation barrier layer formed at the bottom of the pore is shown. 本発明に係る環状構造を規定するマスクデザインの例を示す。2 shows an example of a mask design that defines an annular structure according to the present invention.

図面は概略的なものに過ぎず、限定的でない。図面において、いくつかのエレメントの大きさは、説明目的のため、誇張し、及びスケールどおり描いていないことがある。請求項中のどの参照符号も、範囲を限定するものと解釈すべきでない。異なる図面において、同じ参照符号は同一又は類似のエレメントを参照する。   The drawings are only schematic and are non-limiting. In the drawings, the size of some of the elements may be exaggerated and not drawn on scale for illustrative purposes. Any reference signs in the claims should not be construed as limiting the scope. In the different drawings, the same reference signs refer to the same or analogous elements.

本発明の態様に従って、均一で制御可能な、マスク陽極酸化を提供するための方法であって、前記方法は少なくとも、
基板(10,11)を準備する(即ち、供給する、又は製造する)ステップと、
前記基板上に、陽極酸化可能な層(12)を設けるステップと、
前記陽極酸化可能な層(12)上に、陽極酸化される1つ以上の第1構造(21)の寸法を規定する少なくとも1つの第1マスク(20)、及び陽極酸化される第2構造(23)を規定する第2マスク(22)を設けるステップと、
第1マスク(20)及び第2マスク(22)によって規定される領域内で、前記陽極酸化可能な層を陽極酸化し、陽極酸化構造(21,23)を作成するステップと、
マスク構造(20,22)を除去するステップとを含み、
前記第2構造は、前記第1構造(21)を包囲する(図3を参照)。
In accordance with an aspect of the present invention, a method for providing uniform and controllable mask anodization, the method comprising at least:
Providing (i.e. supplying or manufacturing) a substrate (10, 11);
Providing an anodizable layer (12) on the substrate;
On the anodizable layer (12), at least one first mask (20) defining the dimensions of one or more first structures (21) to be anodized, and a second structure to be anodized ( Providing a second mask (22) defining 23);
Anodizing the anodizable layer in a region defined by the first mask (20) and the second mask (22) to create an anodized structure (21, 23);
Removing the mask structure (20, 22),
The second structure surrounds the first structure (21) (see FIG. 3).

図3aはまた、基板10を示す。本実施形態において(本発明の技術的範囲を限定するものではないが)、誘電体層11を基板上に堆積する。該誘電体層11は、例えば犠牲層でもよい。層12は皮膜層であり、層13はマスク層であり、好ましくはパターニングしたフォトレジスト層である。本発明に従って、マスク層は、少なくとも第1マスク20を有し、陽極酸化される領域21を規定する。マスク層はさらに、陽極酸化される前記1つ以上の第1領域21を包囲する領域23を規定する第2マスク22を有し、前記領域21の周囲に、閉環構造(必ずしも円形とは限らない)を形成する。図3bは、陽極酸化される領域21を規定する複数のマスク20を有するマスク層13を表面上で保持する半導体ウエハ30の上面図を示す。各マスク20の周囲で(従って、領域21の各群の周囲で)、マスク層は、マスク20を包囲する、陽極酸化される環構造23を規定する。従って、「第2マスク構造」22は、マスク層13全体からマスク構造20を除いたものに一致する。   FIG. 3 a also shows the substrate 10. In the present embodiment (though not limiting the technical scope of the present invention), the dielectric layer 11 is deposited on the substrate. The dielectric layer 11 may be a sacrificial layer, for example. Layer 12 is a coating layer and layer 13 is a mask layer, preferably a patterned photoresist layer. In accordance with the present invention, the mask layer has at least a first mask 20 and defines a region 21 to be anodized. The mask layer further includes a second mask 22 defining a region 23 surrounding the one or more first regions 21 to be anodized, and a ring-closing structure (not necessarily circular) around the region 21. ). FIG. 3b shows a top view of a semiconductor wafer 30 holding on its surface a mask layer 13 having a plurality of masks 20 defining regions 21 to be anodized. Around each mask 20 (and thus around each group of regions 21), the mask layer defines an anodized ring structure 23 that surrounds the mask 20. Therefore, the “second mask structure” 22 corresponds to the entire mask layer 13 excluding the mask structure 20.

ウエハのエッジ30に沿って電極31を配置する。該電極31は、陽極酸化される層12(好ましくは金属層、以下を参照)と電気的に接触する。電極31は、陽極酸化中、アノードの役割を果たすことになる。この集合体を、電解液で満ちた陽極酸化浴に浸す。第2電極(カソード)は、陽極酸化浴の一部(好ましくは、ウエハの前面、即ちマスク20,22を支持する面に対向し、陽極酸化浴に浸した、金属板)である。陽極酸化が開始すると、電荷は、図3a及び図3bに矢印32で示した方向に流れる。即ち、ウエハの外エッジ30及び各マスク20の外エッジから開始して、中央へ向かって流れる。   An electrode 31 is disposed along the edge 30 of the wafer. The electrode 31 is in electrical contact with the anodized layer 12 (preferably a metal layer, see below). The electrode 31 will serve as the anode during anodization. This assembly is immersed in an anodizing bath filled with electrolyte. The second electrode (cathode) is a part of the anodizing bath (preferably, a metal plate facing the front surface of the wafer, that is, the surface supporting the masks 20 and 22 and immersed in the anodizing bath). When anodic oxidation starts, the charge flows in the direction indicated by arrow 32 in FIGS. 3a and 3b. That is, starting from the outer edge 30 of the wafer and the outer edge of each mask 20, it flows toward the center.

図3aは、本発明の陽極酸化プロセス中の中間段階を示しており、陽極酸化電流(
電荷の流れ)は、縦方向の陽極酸化が終了する前に、さらに陽極酸化領域21に達する可能性がある。図3cは、本発明の陽極酸化プロセスの最終段階(縦方向の酸化が終了した時点)を示しており、環構造23は、完全に陽極酸化(酸化)されて境界線として作用し、そして陽極酸化領域21の周囲に誘電体絶縁環を形成する。該環構造23は、陽極酸化に必要とされる電荷の更なる供給をブロックする。
FIG. 3a shows an intermediate stage during the anodization process of the invention, where the anodization current (
The charge flow) may reach the anodized region 21 further before the longitudinal anodization is completed. FIG. 3c shows the final stage of the anodization process of the present invention (when the longitudinal oxidation is finished), the ring structure 23 being fully anodized (oxidized) to act as a boundary line and the anode A dielectric insulating ring is formed around the oxidized region 21. The ring structure 23 blocks further supply of charge required for anodization.

実施形態に従って、陽極酸化層12として使用するための材料は、金属層、又はAl、Ta、Ti、Cu、Ni、多結晶Si、多結晶SiGeなどから選択される半導体層でもよい。例えば、低温で実施するスパッタリングプロセスを使用することによって堆積した、厚さ約0.5〜10μmのアルミニウム層を使用してもよい。陽極酸化に先立って、脱イオン水の超音波浴内に置くことで、Al層を洗浄してもよい。   According to embodiments, the material for use as the anodic oxide layer 12 may be a metal layer or a semiconductor layer selected from Al, Ta, Ti, Cu, Ni, polycrystalline Si, polycrystalline SiGe, and the like. For example, an aluminum layer having a thickness of about 0.5 to 10 μm deposited by using a sputtering process performed at a low temperature may be used. Prior to anodization, the Al layer may be cleaned by placing it in an ultrasonic bath of deionized water.

実施形態に従って、第1マスク構造20及び第2マスク構造22を、最先端の感光層(レジスト)のフォトリソグラフィックパターニングによって形成してもよい。フォトレジスト(感光層)を使用する利点は、別のマスク材料の堆積及びパターニング(化学エッチング又は物理エッチングによって)を含む他の技術と比較した場合の、マスク構造を形成する容易さである。   According to the embodiment, the first mask structure 20 and the second mask structure 22 may be formed by photolithography patterning of the most advanced photosensitive layer (resist). The advantage of using a photoresist (photosensitive layer) is the ease of forming the mask structure when compared to other techniques including deposition and patterning (by chemical or physical etching) of another mask material.

実施形態に従って、前記陽極酸化可能な層12を陽極酸化するステップは、多孔質(金属)層の形成につながるだろう。前記多孔質層における細孔(ホール)は、幅の10倍以上の長さを有してもよい。幅は、5〜200nmの範囲にあって例えば20nmであり、又は20nm〜200nmの範囲にあり、又は5〜20nmの範囲にある。   According to an embodiment, anodizing the anodizable layer 12 will lead to the formation of a porous (metal) layer. The pores (holes) in the porous layer may have a length that is at least 10 times the width. The width is in the range of 5 to 200 nm, for example 20 nm, or in the range of 20 nm to 200 nm, or in the range of 5 to 20 nm.

実施形態に従って、前記陽極酸化可能な(金属)層12を陽極酸化するステップは、1ステップの陽極酸化プロセスによって実施してもよい。前述のように、前記1ステップ陽極酸化プロセスは、基板を電解液に挿入し、前記基板に電圧(又は電流)を印加することによって実施してもよい。前記電解液は、硫酸、リン酸、シュウ酸、フッ化水素酸、エタノール、イソプロピルアルコール若しくはこれらの化学物質の混合物又は他の化学物質でもよい。5〜200Vの範囲の電圧を印加することによって、ランダムに、又は六角形配置で分布した、陽極酸化可能な(金属)層の表面上に細孔を形成する。細孔のよりよい六角形配置を達成するために、多孔質層について最大の体積膨張因子に達するように、最適化したプロセス条件(陽極酸化電圧、電解液及び温度)を選択するべきである。   According to an embodiment, the step of anodizing the anodizable (metal) layer 12 may be performed by a one-step anodization process. As described above, the one-step anodizing process may be performed by inserting a substrate into an electrolytic solution and applying a voltage (or current) to the substrate. The electrolyte may be sulfuric acid, phosphoric acid, oxalic acid, hydrofluoric acid, ethanol, isopropyl alcohol, a mixture of these chemical substances, or other chemical substances. By applying a voltage in the range of 5 to 200 V, pores are formed on the surface of the anodizable (metal) layer, distributed randomly or in a hexagonal arrangement. To achieve a better hexagonal arrangement of the pores, optimized process conditions (anodization voltage, electrolyte and temperature) should be selected to reach the maximum volume expansion factor for the porous layer.

実施形態に従って、前記陽極酸化可能な(金属)層12を陽極酸化するステップは、2ステップの陽極酸化プロセスによって実施してもよい。前記2ステップ陽極酸化プロセスは、最初、陽極酸化可能な(金属)層12の表面をパターン化する、短い陽極酸化ステップを適用することによって実施してもよい。次に、このパターン化した表面は、第2陽極酸化ステップのための自己集積化した標識(mark)として作用する[論文:メイら、"Formation mechanism of alumina nanotubes and nanowires from highly ordered porous anodic alumina template," Journal of Applied Physics, Vol. 97, 034305 (2005)]。第1陽極酸化層をエッチング除去した後の、広範囲の第2陽極酸化ステップは、セル(cell)配置の規則性を改善するだけでなく、欠陥及び転移の数を減少させる。第3陽極酸化ステップは、細孔の配列及び好適に配列した領域の大きさをあまり改善しない。   According to an embodiment, the step of anodizing the anodizable (metal) layer 12 may be performed by a two-step anodization process. The two-step anodization process may be performed by first applying a short anodization step that patterns the surface of the anodizable (metal) layer 12. This patterned surface then acts as a self-assembled mark for the second anodization step [Paper: Mei et al., “Formation mechanism of alumina nanotubes and nanowires from highly ordered porous anodic alumina template. , "Journal of Applied Physics, Vol. 97, 034305 (2005)]. The extensive second anodizing step after etching away the first anodized layer not only improves the regularity of the cell arrangement, but also reduces the number of defects and transitions. The third anodizing step does not significantly improve the pore arrangement and suitably arranged region size.

実施形態に従って、陽極酸化可能な(金属)層の陽極酸化を達成するために印加する電圧は、基板上の陽極酸化可能な(金属)層と、電解液又は該電解液中の参照電極との間に印加する。陽極酸化するために印加する電圧は、数ボルト〜数百ボルトである。例えば、20℃〜40℃の範囲内の温度の硫酸ベースの電解液中で陽極酸化を実施する場合、20Vの電圧が使用可能である。   According to an embodiment, the voltage applied to achieve anodization of the anodizable (metal) layer is determined between the anodizable (metal) layer on the substrate and the electrolyte or a reference electrode in the electrolyte. Apply between. The voltage applied for anodizing is several volts to several hundred volts. For example, a voltage of 20V can be used when anodizing is performed in sulfuric acid based electrolytes at temperatures in the range of 20 ° C to 40 ° C.

実施形態に従って、追加構造23の陽極酸化(縦方向の陽極酸化)が終了する際に、前記追加構造は、陽極酸化に必要とされる電荷の更なる供給をブロックし、追加構造23に包囲された陽極酸化構造21の不要な拡張を避ける誘電体絶縁環として作用する保護構造23を形成する。   According to the embodiment, when the anodization of the additional structure 23 (longitudinal anodization) is finished, the additional structure blocks the further supply of charge required for anodization and is surrounded by the additional structure 23. A protective structure 23 is formed which acts as a dielectric insulating ring that avoids unnecessary expansion of the anodized structure 21.

実施形態に従って、陽極酸化可能な(金属)層はアルミニウム層であり、陽極酸化プロセス条件、例えば陽極酸化電圧、陽極酸化温度及び酸濃度などを、所定の電極について最適化してもよい。多孔質のアルミニウム酸化物(AlO)皮膜の合成は、スパッタ堆積又は蒸着したAl膜から開始可能である。選択する主な陽極酸化パラメータは、電解液の種類に依存する。なぜなら、電解液の種類は、細孔の直径、細孔間の距離、電圧及び温度、並びに陽極酸化ステップの順序に影響を与えるからである。陽極酸化は、導電性参照電極を挿入する、ガラスベース又はテフロン(登録商標)ベースのチャンバ内で起こるだろう。陽極酸化電解液との接触から基板のエッジ及び後面を保護するテフロンベース又はポリマーベースのホルダを用いて、陽極酸化される金属層12を支持する基板30を陽極酸化チャンバ内に挿入してもよい。陽極酸化プロセスは、参照電極と基板上の陽極酸化可能な(金属)層12との間に、陽極酸化電圧(電流)を印加することによって実施してもよい。縦方向の陽極酸化が一旦終了し、絶縁環23(境界線)が追加のマスク構造22内に形成されると、陽極酸化プロセスは、電荷が絶縁環を通って移動できないことに起因して自動的にストップする。 According to an embodiment, the anodizable (metal) layer is an aluminum layer, and anodizing process conditions such as anodizing voltage, anodizing temperature and acid concentration may be optimized for a given electrode. The synthesis of a porous aluminum oxide (AlO x ) film can begin with a sputter deposited or vapor deposited Al film. The main anodic oxidation parameter to select depends on the type of electrolyte. This is because the type of electrolyte affects the diameter of the pores, the distance between the pores, the voltage and temperature, and the order of the anodization steps. Anodization will occur in a glass-based or Teflon-based chamber into which a conductive reference electrode is inserted. The substrate 30 supporting the metal layer 12 to be anodized may be inserted into the anodization chamber using a Teflon-based or polymer-based holder that protects the edge and back of the substrate from contact with the anodizing electrolyte. . The anodizing process may be performed by applying an anodizing voltage (current) between the reference electrode and the anodizable (metal) layer 12 on the substrate. Once the vertical anodization is complete and the insulating ring 23 (boundary line) is formed in the additional mask structure 22, the anodizing process is automatic due to the inability of charge to move through the insulating ring. Stop.

本発明の更なる態様に従って、半導体デバイス内のキャビティを(密閉)封止し、先の実施形態で説明した、均一で制御可能な、マスク陽極酸化プロセスを使用するための方法を提供する。前記方法は、
基板上に犠牲層(40)を設けるステップと、
該犠牲層(40)の上部に、0.5ミクロンより大きい厚さを有する金属皮膜層(41)を設けるステップと、
前記金属層(41)上に、陽極酸化される第1構造43の寸法を規定する第1マスク((42)を設けるステップと、
前記金属層(41)を陽極酸化して、前記多孔質の金属酸化物層(43)の前面から前記多孔質の金属酸化物層(43)の後面に向かって延びる細孔(ホール)を有する多孔質の金属酸化物層(43)を形成するステップと、
多孔質の金属酸化物層(43)を通じて、マスク構造及び少なくとも犠牲層(40)の一部を除去し、マイクロキャビティ(44)を形成するステップと、
封止層45を用いて前記多孔質層の細孔を封止(閉鎖)して、(密閉)封止したキャビティ(44)を形成するステップとを含み、
前記マイクロキャビティは、前記犠牲層(40)に位置し、
前記基板は、ベース基板10と、誘電体層11と、MEMS又はNEMSデバイス50とを備え、
前記犠牲層(40)には、前記デバイス50との電気接続構造51が設けられており、
前記寸法は、キャビティ及び前記第1構造(43)を包囲する、陽極酸化構造(不図示)を規定する追加の第2マスクの寸法に対応する。
In accordance with a further aspect of the invention, a method for sealing (sealing) a cavity in a semiconductor device and using the uniform and controllable mask anodization process described in the previous embodiments is provided. The method
Providing a sacrificial layer (40) on the substrate;
Providing a metal coating layer (41) having a thickness greater than 0.5 microns on top of the sacrificial layer (40);
Providing on the metal layer (41) a first mask ((42)) defining the dimensions of the first structure 43 to be anodized;
The metal layer (41) is anodized to have pores extending from the front surface of the porous metal oxide layer (43) toward the rear surface of the porous metal oxide layer (43). Forming a porous metal oxide layer (43);
Removing the mask structure and at least a portion of the sacrificial layer (40) through the porous metal oxide layer (43) to form a microcavity (44);
Sealing (closing) the pores of the porous layer with a sealing layer 45 to form a (sealed) sealed cavity (44),
The microcavity is located in the sacrificial layer (40);
The substrate includes a base substrate 10, a dielectric layer 11, and a MEMS or NEMS device 50,
The sacrificial layer (40) is provided with an electrical connection structure 51 with the device 50,
The dimensions correspond to the dimensions of an additional second mask that defines an anodization structure (not shown) surrounding the cavity and the first structure (43).

図4a〜図4dは、NEMS/MEMSデバイスの薄膜パッケージングに対してマスク陽極酸化プロセスを使用するための、好適なプロセスフローにおけるさまざまなステップを示している。   4a-4d illustrate various steps in a suitable process flow for using a mask anodization process for thin film packaging of NEMS / MEMS devices.

実施形態に従って、基板(10,11,50,51)及び犠牲層(40)は、半導体加工、より明確にはNEMS/MEMS加工と一緒に使用し、該加工に適合するいずれの基板及び層でもよい。使用する基板の例は、例えば単結晶Si又は多結晶Si、単結晶Ge又は多結晶Ge、ガラス、石英、ポリマーなどでもよい。   According to an embodiment, the substrate (10, 11, 50, 51) and the sacrificial layer (40) may be used in conjunction with semiconductor processing, more specifically NEMS / MEMS processing, and any substrate and layer compatible with the processing. Good. Examples of the substrate used may be, for example, single crystal Si or polycrystal Si, single crystal Ge or polycrystal Ge, glass, quartz, polymer, and the like.

図のように、壊れやすいデバイス50をキャビティ内に配置してもよい。前記壊れやすいデバイスは、真空又は制御された雰囲気及び圧力封入を必要とするいずれのNEMS/MEMSデバイスでもよい。   As shown, a fragile device 50 may be placed in the cavity. The fragile device may be any NEMS / MEMS device that requires a vacuum or controlled atmosphere and pressure encapsulation.

実施形態に従って、犠牲層40は、多結晶SiGe、酸化物ベース又は窒化物ベースの膜、ポリマー、単結晶Si又は多結晶Siなどから選択される材料でできていてもよい。前記犠牲材料は、封入されたNEMS/MEMSデバイスを大きくは損なわないウェットエッチング又はドライエッチング技術(選択的エッチング)を使用して除去可能な材料でもよい。例えば、シリコン酸化物犠牲層40は、減圧チャンバ内で、他のガス(例えば窒素及びエタノール蒸気又は水蒸気)と混合した気相フッ化水素(HF)酸によって除去可能することができる。かかる希釈した気相HFの混合物は、NEMS/MEMSデバイスと反応しないで犠牲シリコン酸化物層を除去することができ、又はキャビティを包囲する多孔質層を除去することができる。   According to embodiments, the sacrificial layer 40 may be made of a material selected from polycrystalline SiGe, oxide-based or nitride-based films, polymers, single-crystal Si, polycrystalline Si, or the like. The sacrificial material may be a material that can be removed using wet or dry etching techniques (selective etching) that do not significantly damage the encapsulated NEMS / MEMS device. For example, the silicon oxide sacrificial layer 40 can be removed by vapor phase hydrofluoric acid (HF) acid mixed with other gases (eg, nitrogen and ethanol vapor or water vapor) in a vacuum chamber. Such a diluted gas phase HF mixture can remove the sacrificial silicon oxide layer without reacting with the NEMS / MEMS device, or can remove the porous layer surrounding the cavity.

実施形態に従って、犠牲材料40は、前記皮膜層41の下に存在するキャビティ44を満たしている。さらに、キャビティは、NEMS/MEMSデバイス50を含むことができ、その機能及び構造は、前記犠牲材料エッチング液に不活性である。それは、壊れやすい物体を備えることができ、デバイスの適正な動作及び寿命を保証するための閉鎖プロセス中には、該物体上にいずれの材料も実質的に堆積することができない。特定の実施形態において、キャビティ44は、前記細孔、及び選択的に通気孔(不図示)を除いて閉鎖する。通気孔は、キャビティと外側とをつなぐ追加のホールである。   According to an embodiment, the sacrificial material 40 fills the cavity 44 that exists under the coating layer 41. Further, the cavity can include a NEMS / MEMS device 50, whose function and structure is inert to the sacrificial material etchant. It can comprise a fragile object and virtually no material can be deposited on the object during the closure process to ensure proper operation and lifetime of the device. In certain embodiments, the cavity 44 is closed except for the pores and optionally vents (not shown). The vent is an additional hole that connects the cavity and the outside.

実施形態に従って、金属層41として使用するための材料は、Al、Ta、Ti、Cu、Ni、多結晶Si、多結晶SiGeなどから選択した金属層又は半導体層でもよい。例えば、厚さ約0.5〜10μmのアルミニウム層を、低温で実施するスパッタリングプロセスによって堆積してもよい。陽極酸化の前に、脱イオン水の超音波浴内に置いて洗浄してもよい。   According to the embodiment, the material for use as the metal layer 41 may be a metal layer or a semiconductor layer selected from Al, Ta, Ti, Cu, Ni, polycrystalline Si, polycrystalline SiGe, and the like. For example, an aluminum layer having a thickness of about 0.5 to 10 μm may be deposited by a sputtering process performed at a low temperature. Prior to anodization, it may be cleaned in an ultrasonic bath of deionized water.

実施形態に従って、前記金属層を陽極酸化して多孔質金属酸化物層を形成するステップにより、多孔質皮膜とも呼ばれる細孔(ホール)を有する層が得られるようにする。前記多孔質皮膜は、前記皮膜内に前主面及び後主面並びに細孔(ホール)を有し(ホールは、一組のサブ表面(sub-surface)相互接続細孔が可能である)、該細孔は、前主面から後主面まで延びる。   According to the embodiment, the step of forming the porous metal oxide layer by anodizing the metal layer provides a layer having pores, also called a porous film. The porous coating has a front major surface and a rear major surface and pores (holes) in the coating (a hole can be a set of sub-surface interconnecting pores); The pores extend from the front main surface to the rear main surface.

実施形態に従って、前記多孔質層の細孔(ホール)は、幅の10倍大きい長さを有してもよく、幅は、5〜200nmの範囲、例えば20nm、20nm〜200nmの範囲、又は5〜200nmの範囲を有してもよい。   According to an embodiment, the pores of the porous layer may have a length that is 10 times larger than the width, the width being in the range of 5 to 200 nm, for example 20 nm, 20 nm to 200 nm, or 5 It may have a range of ˜200 nm.

本発明に従って、追加構造の陽極酸化(縦方向の陽極酸化)が終了する場合、陽極酸化に必要となる電荷の更なる供給をブロックし、追加構造が包囲する陽極酸化構造の不要な拡張を避けるNEMS/MEMSデバイスを包囲する誘電体絶縁環として作用するように保護構造を形成する。   In accordance with the present invention, when the anodization of the additional structure (longitudinal anodization) is terminated, further supply of the charge required for the anodization is blocked, and unnecessary expansion of the anodized structure surrounded by the additional structure is avoided. A protective structure is formed to act as a dielectric insulating ring that surrounds the NEMS / MEMS device.

実施形態に従って、薄い酸化物バリア層は、陽極酸化の後、多孔質酸化物層43の細孔(ホール)の底部に存在してもよく、縦方向の陽極酸化の終了後(陽極酸化電流の停止後)に、陽極酸化電解液中により長い時間ウエハを放置することによって、又はさらに少量のエッチング剤を陽極酸化電解液に追加することによって除去してもよい。これにより、陽極酸化電解液(混合物)及び温度を選択して多孔質酸化物層のスローエッチングを提供することができるので(例えば、アルミニウム酸化物のエッチング液であるリン酸を少量追加することによって)、多孔質層のほんの一部だけをケミカルエッチングすることができる。バリア酸化物層の除去を陽極酸化電解液中で実施する利点は、陽極酸化プロセスの終了時に、細孔(ホール)の内部表面が既に浸されており、細孔底部へのエッチング剤の進入が容易になることである。代替として、酸化物バリア層は、陽極酸化ステップの後のウェット又はドライケミカルエッチングステップによって除去してもよい。ここで、多孔質アルミニウム酸化物は疎水性を有し、エッチング剤が狭い細孔を貫通してバリア酸化物層に達するのを妨げる可能性があるので、ウェットエッチング技術の使用を試みる場合は困難が予想される。   According to an embodiment, the thin oxide barrier layer may be present at the bottom of the pores of the porous oxide layer 43 after anodization and after the end of the longitudinal anodization (of the anodizing current). After stopping), it may be removed by leaving the wafer in the anodizing electrolyte for a longer time or by adding a smaller amount of etchant to the anodizing electrolyte. This can provide slow etching of the porous oxide layer by selecting the anodizing electrolyte (mixture) and temperature (for example, by adding a small amount of phosphoric acid, an aluminum oxide etchant) ) Only a small part of the porous layer can be chemically etched. The advantage of removing the barrier oxide layer in the anodizing electrolyte is that at the end of the anodizing process, the internal surfaces of the pores are already immersed so that the etchant can enter the bottom of the pores. It will be easy. Alternatively, the oxide barrier layer may be removed by a wet or dry chemical etching step after the anodization step. Here, porous aluminum oxide is hydrophobic and difficult to attempt to use wet etching techniques because it can prevent the etchant from penetrating through the narrow pores to reach the barrier oxide layer. Is expected.

図5aは、上述のバリア層を示す。本図は、図3cに示す陽極酸化領域内の細孔60の伸長した形状を示す。バリア層は、細孔60の底部にある少量の酸化物61によって形成される。陽極酸化電流が停止した後、陽極酸化浴内に基板を所定の時間放置することにより、該浴内の追加のエッチング液が確実にバリア層を除去する(図5b参照)。   FIG. 5a shows the barrier layer described above. This figure shows the elongated shape of the pores 60 in the anodized region shown in FIG. 3c. The barrier layer is formed by a small amount of oxide 61 at the bottom of the pore 60. After the anodic oxidation current stops, the substrate is left in the anodizing bath for a predetermined time to ensure that the additional etchant in the bath removes the barrier layer (see FIG. 5b).

実施形態に従って、多孔質Al層(皮膜)の下の犠牲材料40を除去するステップは、前記多孔質層43の細孔60(ホール)を通じて前記犠牲材料を少なくとも部分的に除去(エッチング除去)するまでは、エッチング液を使用して実施してもよい。犠牲材料は、酸化物ベースの化合物(例えばSiO)でもよく、この材料の除去は、犠牲材料のエッチング液(例えばフッ化水素酸)の蒸気、及び他のガス、例えばエタノール蒸気、窒素又は水蒸気を含むガスの混合物を含んだ減圧チャンバ内で実施してもよい。代替として、犠牲層40は、ポリマーベースの材料、例えばフォトレジストでもよく、酸素イオンの存在する減圧チャンバ内でのドライプラズマエッチングにより、前記多孔質層43の細孔を通じて除去することができる。犠牲材料の除去により、NEMS/MEMS構造を受入れる(host)のに使用可能なキャビティ44が得られる。 According to the embodiment, the step of removing the sacrificial material 40 under the porous Al layer (film) at least partially removes (etches away) the sacrificial material through the pores 60 of the porous layer 43. Up to this step, the etching solution may be used. The sacrificial material may be an oxide-based compound (eg, SiO 2 ), and removal of this material may involve removal of sacrificial material etchant (eg, hydrofluoric acid) vapor, and other gases such as ethanol vapor, nitrogen or water vapor. May be carried out in a vacuum chamber containing a mixture of gases containing. Alternatively, the sacrificial layer 40 can be a polymer-based material, such as a photoresist, and can be removed through the pores of the porous layer 43 by dry plasma etching in a vacuum chamber in the presence of oxygen ions. Removal of the sacrificial material results in a cavity 44 that can be used to host the NEMS / MEMS structure.

実施形態に従って、低圧チャンバ内での蒸着技術又は化学気相成長法(CVD)若しくは物理気相成長法(PVD)を用いて封止層45を堆積してもよい。前記封止層45は、導電性層、例えばAl、Cu、Ni、多結晶Si又は多結晶SiGeでもよい。代替として、封止層45は、誘電体材料、例えば酸化物若しくは窒化物ベースのシリコン化合物又はポリマーでもよい。代替として、封止層は2つ以上の材料の組み合わせ又は積層体でもよい。多孔質皮膜43の細孔60の非常に大きいアスペクト比が、NEMS/MEMS構造50上での封止層45の堆積を妨げ、その結果NEMS/MEMS構造の損傷又は改変を妨げる。封止層の堆積により、NEMS/MEMSデバイスを受入れ可能な封止キャビティ44が得られる。   According to embodiments, the sealing layer 45 may be deposited using vapor deposition techniques in a low pressure chamber or chemical vapor deposition (CVD) or physical vapor deposition (PVD). The sealing layer 45 may be a conductive layer, such as Al, Cu, Ni, polycrystalline Si, or polycrystalline SiGe. Alternatively, the sealing layer 45 may be a dielectric material, such as an oxide or nitride based silicon compound or polymer. Alternatively, the sealing layer may be a combination or laminate of two or more materials. The very large aspect ratio of the pores 60 of the porous coating 43 prevents deposition of the sealing layer 45 on the NEMS / MEMS structure 50, and consequently prevents damage or modification of the NEMS / MEMS structure. The deposition of the sealing layer results in a sealed cavity 44 that can accept a NEMS / MEMS device.

実施形態に従って、封止層を堆積するのに使用するチャンバ内に存在するガス及び圧力を制御することによって、制御された雰囲気及び圧力下でキャビティ44を封止してもよい。封止層は細孔(ホール)60を順に閉鎖し、これが制御された雰囲気及び圧力を有する封止キャビティ44の形成につながる。   According to embodiments, the cavity 44 may be sealed under a controlled atmosphere and pressure by controlling the gas and pressure present in the chamber used to deposit the sealing layer. The sealing layer sequentially closes the pores (holes) 60, which leads to the formation of a sealed cavity 44 having a controlled atmosphere and pressure.

(定義)
本発明の実施形態において、用語「制御された雰囲気」は、周囲ガスの制御された組成を意味する。「水平(horizontal)」という概念は、重量場、例えば地球の重量場の方向に実質的に垂直な方向と定義する。
(Definition)
In an embodiment of the invention, the term “controlled atmosphere” means a controlled composition of ambient gas. The concept of “horizontal” is defined as a direction substantially perpendicular to the direction of the weight field, eg, the earth's weight field.

本開示において、「原則として、どの材料も開口部を通過しない」という概念は、「開口部に入る、及び/又は開口部を通過する材料の量はゼロである、又は限られている」と理解するべきである。壊れやすいデバイスを備えたキャビティの封止との関連で、好適なデバイスの動作は、通過する限られた量の材料に影響を受けないようにする必要がある。   In this disclosure, the concept “in principle, no material passes through the opening” is “the amount of material that enters and / or passes through the opening is zero or limited”. Should be understood. In the context of sealing a cavity with a fragile device, the operation of a suitable device needs to be unaffected by the limited amount of material that passes through it.

本開示において、用語「マイクロ電気機械システム」及び「ナノ電気機械システム」
(NEMS/MEMS)は、電気的機能及び非電気的(例えば機械的)機能の両方を有する微小なシステムを指す。NEMS/MEMSデバイスの例は、インクジェットプリンタのヘッド、微小機械式スイッチ及び加速度計(例えば車のエアバッグのための)及びジャイロスコープ(例えば車のロールオーバ検出のための)を含む応用のためのセンサである。
In this disclosure, the terms “microelectromechanical system” and “nanoelectromechanical system”
(NEMS / MEMS) refers to a microscopic system that has both electrical and non-electrical (eg mechanical) functions. Examples of NEMS / MEMS devices are for applications including inkjet printer heads, micromechanical switches and accelerometers (eg for car airbags) and gyroscopes (eg for car rollover detection) It is a sensor.

本開示において、用語「ゼロレベルパッケージング」は、個々のNEMS/MEMS構造をダイシングする前の、ウエハレベルでのNEMS/MEMS構造の封入を指す。NEMS/MEMS構造それ自体は、しばしば自立していて壊れやすいので、それらは、ウエハレベルで封入して、ウエハのダイシング及び使用中の損傷を避ける必要がある。加えて、多孔質薄膜(皮膜)は、前記封入物の一部でもよい。好ましくは、皮膜はNEMS/MEMSデバイスの上方に直接設ける。皮膜を通じて犠牲層(NEMS/MEMS構造を包囲する)を除去した後、皮膜を封止して所望のゼロレベル封入をもたらし、キャビティ中に所望の圧力の必要とされる雰囲気を封入する。本アプローチの一利点は、それが、既在のアプローチと比較して、パッケージしたデバイスの厚さ及び面積を減少させることである。   In this disclosure, the term “zero level packaging” refers to the encapsulation of NEMS / MEMS structures at the wafer level prior to dicing individual NEMS / MEMS structures. Since NEMS / MEMS structures themselves are often self-supporting and fragile, they must be encapsulated at the wafer level to avoid wafer dicing and damage during use. In addition, the porous thin film (film) may be a part of the inclusion. Preferably, the coating is provided directly above the NEMS / MEMS device. After removing the sacrificial layer (enclosing the NEMS / MEMS structure) through the coating, the coating is sealed to provide the desired zero level encapsulation, and the required atmosphere in the desired pressure is encapsulated in the cavity. One advantage of this approach is that it reduces the thickness and area of the packaged device compared to existing approaches.

例として、いくつかの更なる実施例を以下で説明し、本発明に係る実施形態の特徴及び利点を示す。但し、本発明の実施形態はそれに限定されることはない。   By way of example, some further examples are described below to illustrate the features and advantages of embodiments according to the present invention. However, the embodiment of the present invention is not limited thereto.

第1の実施例において、厚さ1μmのAl層(200mmのSiウエハ上にあるシリコン酸化層の上部にスパッタリングによって堆積した)の陽極酸化は、図2に示す160μm〜800μmの陽極酸化領域幅の不要な大きい拡張をもたらす境界線構造を含まないフォトレジストマスクを使用して実施した。陽極酸化プロセスは、硫酸ベースの電解液を保管するテフロンベースのチャンバ内で実施する。ここで使用する陽極酸化温度及び陽極酸化電圧は、それぞれ20〜30℃、10〜20Vの範囲内である。図6に示すような他の複数の構造21を包囲する境界線23(環)を規定するフォトレジストマスクを使用したAl層の同じ陽極酸化プロセスを実施することによって、陽極酸化領域幅は、陽極酸化領域21のエッジの横方向の拡張を約6μmしか生じないフォトレジストマスクにより、好適に制御されてきた。これは、領域25において、フォトレジストのアンダーカットが実質的に起こらないことを意味している。これは、陽極酸化領域を包囲する境界線(環)を含む単純なフォトレジストマスクを使用する、陽極酸化プロセスの優れたコントロールの実例であり、また、本発明に係る実施形態の利点を示している。   In the first embodiment, anodization of an Al layer having a thickness of 1 μm (deposited by sputtering on top of a silicon oxide layer on a 200 mm Si wafer) has an anodized region width of 160 μm to 800 μm shown in FIG. This was done using a photoresist mask that did not contain a border structure that resulted in unwanted large expansion. The anodization process is performed in a Teflon-based chamber that stores a sulfuric acid-based electrolyte. The anodizing temperature and the anodizing voltage used here are in the range of 20 to 30 ° C. and 10 to 20 V, respectively. By performing the same anodization process of the Al layer using a photoresist mask that defines a border 23 (ring) surrounding other structures 21 as shown in FIG. It has been favorably controlled by a photoresist mask that produces only about 6 μm of lateral extension of the edge of the oxidized region 21. This means that there is substantially no undercut of the photoresist in region 25. This is an illustration of good control of the anodization process using a simple photoresist mask that includes a border (ring) that surrounds the anodized region, and illustrates the advantages of embodiments according to the present invention. Yes.

第2の実施例において、薄膜真空パッケージは、本発明の実施形態及び図4a〜図4dのプロセスフローに従い、次のステップに従って構成した。
1.200mmのSiウエハ(10+11)の上部での、厚さ3μmのシリコン酸化物層の堆積及びパターニング。
2.図4aに示す、犠牲層の上部での、厚さ1.5μmのAl層41のスパッタ堆積。
3.図4bに示す、定電圧20Vを印加することによる、30℃の硫酸ベースの電解液中での、フォトレジストマスク42を使用したAl層のマスク陽極酸化。
4.縦方向陽極酸化プロセスが終了し、陽極酸化電流が停止する際に、生じる多孔質AlO構造43を陽極酸化電解液中に20〜30分放置することで、AlO層のわずか一部をウェットケミカルエッチングし、細孔(ホール)底部に存在するバリアAlO層61を(少なくとも部分的に)除去することができる(図5参照)。
5.ウエハを低圧チャンバ内に配置し、HF蒸気、エタノール蒸気及び窒素の混合物に曝し、多孔質AlO構造43の下にある犠牲層40を除去する結果、図4cに示すようなキャビティ44が得られる。
6.図4cに示すように、PECVD技術を使用して、厚さ4μmのシリコン窒化物層45の堆積によって真空チャンバ内でキャビティ44を封止する結果、図4dに示すように、薄膜真空パッケージが得られる。
In the second example, the thin film vacuum package was constructed according to the following steps according to the embodiment of the present invention and the process flow of FIGS. 4a-4d.
1. Deposition and patterning of a 3 μm thick silicon oxide layer on top of a 200 mm Si wafer (10 + 11).
2. Sputter deposition of an Al layer 41 with a thickness of 1.5 μm on top of the sacrificial layer, shown in FIG. 4a.
3. Mask anodization of the Al layer using a photoresist mask 42 in sulfuric acid based electrolyte at 30 ° C. by applying a constant voltage of 20V as shown in FIG. 4b.
4). When the longitudinal anodic oxidation process is completed and the anodic oxidation current is stopped, the resulting porous AlO x structure 43 is left in the anodic oxidation electrolyte for 20 to 30 minutes to wet a small portion of the AlO x layer. The barrier AlO x layer 61 existing at the bottom of the pore (hole) can be removed by chemical etching (at least partially) (see FIG. 5).
5. The wafer is placed in a low pressure chamber and exposed to a mixture of HF vapor, ethanol vapor and nitrogen to remove the sacrificial layer 40 under the porous AlO x structure 43, resulting in a cavity 44 as shown in FIG. 4c. .
6). As shown in FIG. 4c, the PECVD technique is used to seal the cavity 44 within the vacuum chamber by deposition of a 4 μm thick silicon nitride layer 45, resulting in a thin film vacuum package, as shown in FIG. 4d. It is done.

本発明は、図面及び先の説明において、詳細に図示され、説明されているが、かかる図示及び説明は、説明目的又は例示的なものであり、限定的と考えるべきではない。本発明は、開示した実施形態に限定されない。開示した実施形態に対する他の変形が、図面、開示内容及び添付した請求項の研究から、請求項の発明を実施する際に、当業者によって理解され達成されるであろう。請求項において、「備える、含む」(comprising)は、他のエレメント又はステップを除外せず、不定冠詞「1つの」(a又はan)は複数を除外しない。単一の処理装置又は他のユニットは、請求項で記載した種々の項目の機能を達成するであろう。ある手段が異なる従属請求項に相互に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用することができないことを言うものではない。請求項におけるどの参照符号も範囲を狭く限定するものと解釈すべきでない。   While the invention has been illustrated and described in detail in the drawings and foregoing description, such illustration and description are to be considered illustrative or exemplary and are not to be considered as limiting. The invention is not limited to the disclosed embodiments. Other variations to the disclosed embodiments will be understood and attained by those skilled in the art in practicing the claimed invention, from a study of the drawings, the disclosure, and the appended claims. In the claims, “comprising” does not exclude other elements or steps, and the indefinite article “a” or “an” does not exclude a plurality. A single processing unit or other unit will fulfill the functions of the various items recited in the claims. The mere fact that certain measures are recited in different dependent claims does not indicate that a combination of these measured cannot be used to advantage. Any reference signs in the claims should not be construed as limiting the scope.

先の説明は、本発明の特定の実施形態を詳細に述べている。しかしながら、どれほど詳細に先の説明を明細書にて行っても、本発明は多くの方法で実施でき、また開示した実施形態に限定されないことが理解されるだろう。本発明のある特徴又は態様を述べる場合の特定の用語の使用は、その用語が関係する本発明の特徴又は態様のいかなる特定の特徴も含むように限定するように、その用語が本明細書で再定義されるということを暗示するように取られるべきではないことに注目すべきである。   The foregoing description details certain embodiments of the invention. It will be understood, however, that no matter how detailed the foregoing appears in the specification, the invention can be practiced in many ways and is not limited to the disclosed embodiments. The use of a particular term when describing a feature or aspect of the invention is defined herein so that the use of that particular term is limited to include any particular feature of the feature or aspect of the invention to which the term pertains. It should be noted that it should not be taken to imply that it will be redefined.

Claims (18)

基板(10,11)を準備するステップと、
前記基板上に、陽極酸化可能な層(12)を設けるステップと、
前記陽極酸化可能な層上に、少なくとも、陽極酸化される1つ以上の第1構造(21)を規定する第1マスク(20)、及び陽極酸化される第2構造(23)を規定する追加の第2マスク(22)を設けるステップと、
第1マスク及び第2マスク(20,22)によって規定される領域内で、前記陽極酸化可能な層(12)を陽極酸化し、陽極酸化構造(21,23)を作成するステップと、
第1マスク及び第2マスク(20,22)を除去するステップとを含み、
前記第2構造は、前記1つ以上の第1構造(21)を包囲するようにした方法。
Preparing a substrate (10, 11);
Providing an anodizable layer (12) on the substrate;
On the anodizable layer, at least a first mask (20) defining one or more first structures (21) to be anodized and an additional defining a second structure (23) to be anodized Providing a second mask (22) of:
Anodizing the anodizable layer (12) in a region defined by the first and second masks (20, 22) to create an anodized structure (21, 23);
Removing the first mask and the second mask (20, 22),
The method wherein the second structure surrounds the one or more first structures (21).
前記陽極酸化可能な層(12)を陽極酸化するステップは、電解液中に基板を挿入し、前記基板に電圧(又は電流)を印加することによって実施される請求項1記載の方法。   The method of claim 1, wherein the step of anodizing the anodizable layer (12) is performed by inserting a substrate in an electrolyte and applying a voltage (or current) to the substrate. 前記陽極酸化可能な層を陽極酸化するステップは、第1陽極酸化層を形成するための第1陽極酸化ステップと、それに続く第1陽極酸化層をエッチング除去した後の第2陽極酸化ステップとを含む、2ステップ陽極酸化プロセスを使用して実施される請求項1又は2に記載の方法。   The step of anodizing the anodizable layer includes a first anodizing step for forming a first anodized layer, and a second anodizing step after etching away the first anodized layer. A method according to claim 1 or 2 comprising using a two-step anodizing process. 陽極酸化するステップは、硫酸、リン酸、シュウ酸、フッ化水素酸、エタノール、イソプロピルアルコール及びこれらの化学物質の混合物から成る群から選択される電解液中に基板を挿入することにより実施される請求項1〜3のいずれか1項に記載の方法。   The anodizing step is performed by inserting the substrate into an electrolyte selected from the group consisting of sulfuric acid, phosphoric acid, oxalic acid, hydrofluoric acid, ethanol, isopropyl alcohol and mixtures of these chemicals. The method according to claim 1. 前記陽極酸化するステップは、前記陽極酸化構造(21)において伸長した細孔(60)を製造し、前記細孔は、前記陽極酸化可能な層(12)の前面から後面まで延びる請求項1〜4のいずれか1項に記載の方法。   The anodizing step produces elongated pores (60) in the anodized structure (21), the pores extending from the front surface to the rear surface of the anodizable layer (12). 5. The method according to any one of 4 above. 陽極酸化可能な層(12)はAl層であり、陽極酸化するステップは、20℃〜40℃の範囲にある温度の硫酸ベースの電解液中に基板を挿入し、約20Vの電圧を印加することによって実施される請求項5記載の方法。   The anodizable layer (12) is an Al layer, and the anodizing step involves inserting the substrate into a sulfuric acid based electrolyte at a temperature in the range of 20 ° C. to 40 ° C. and applying a voltage of about 20V. 6. The method of claim 5, wherein the method is performed by: 陽極酸化可能な層(12)は、陽極酸化されて金属酸化物層を形成する金属層であり、
前記陽極酸化浴は、前記酸化物をエッチングするのに好適なエッチング液を含み、
前記陽極酸化ステップは、前記電圧が印加される間の第1時間間隔と、前記第1時間間隔に続く第2時間間隔とを含み、
前記電圧は、前記第1時間間隔の終わりで取り除かれ、
前記第2時間間隔中、基板は前記浴に放置され、それにより、前記細孔(60)の底部でバリア層(61)が除去されるようにした請求項5記載の方法。
The anodizable layer (12) is a metal layer that is anodized to form a metal oxide layer;
The anodizing bath includes an etching solution suitable for etching the oxide,
The anodizing step includes a first time interval during which the voltage is applied and a second time interval following the first time interval;
The voltage is removed at the end of the first time interval;
The method of claim 5, wherein the substrate is left in the bath during the second time interval, thereby removing the barrier layer (61) at the bottom of the pores (60).
前記金属はアルミニウムであり、前記エッチング液はリン酸である請求項7記載の方法。   The method of claim 7, wherein the metal is aluminum and the etchant is phosphoric acid. 前記基板を準備するステップは、犠牲層(40)をベース基板(10,11,50,51)上に堆積することを含み、
陽極酸化可能な層(41)は、前記犠牲層(40)上に設けられ、
前記第1マスク(42)は、陽極酸化構造(43)を規定し、
前記陽極酸化するステップは、前記陽極酸化構造において、伸長した細孔(60)を製造し、
前記細孔は、前記陽極酸化可能な層の前面から後面まで延び、
少なくとも犠牲層(40)の一部が、キャビティ(44)を形成するために、前記細孔を通じて除去され、
封止層(45)が、前記陽極酸化構造(43)上に付加されて前記キャビティ(44)を封止する請求項2〜8のいずれか1項に記載の方法。
Preparing the substrate includes depositing a sacrificial layer (40) on the base substrate (10, 11, 50, 51);
An anodizable layer (41) is provided on the sacrificial layer (40);
The first mask (42) defines an anodized structure (43);
The anodizing step produces elongated pores (60) in the anodized structure;
The pores extend from the front surface to the rear surface of the anodizable layer,
At least a portion of the sacrificial layer (40) is removed through the pores to form a cavity (44);
The method according to any one of claims 2 to 8, wherein a sealing layer (45) is applied on the anodized structure (43) to seal the cavity (44).
犠牲層(40)は、多結晶SiGe、酸化物ベース又は窒化物ベースの膜、ポリマー、単結晶Si、多結晶Siから成る群から選択される材料から成る請求項9記載の方法。   The method of claim 9, wherein the sacrificial layer (40) comprises a material selected from the group consisting of polycrystalline SiGe, oxide-based or nitride-based films, polymers, single-crystal Si, and polycrystalline Si. 前記基板は、NEMS/MEMSデバイス(50)を含み、該デバイスは前記キャビティ(44)内に封入される請求項9又は10に記載の方法。   The method of claim 9 or 10, wherein the substrate comprises a NEMS / MEMS device (50), the device being enclosed within the cavity (44). 少なくとも犠牲材料(40)の一部を除去するステップは、封入されたNEMS/MEMSデバイス(50)を損なわない選択的ウェットエッチング又はドライエッチングを使用して実施される請求項11記載の方法。   The method of claim 11, wherein removing at least a portion of the sacrificial material (40) is performed using a selective wet or dry etch that does not damage the encapsulated NEMS / MEMS device (50). 犠牲層(40)はシリコン酸化物であり、選択的エッチングは、減圧チャンバ内の他のガス、例えば窒素、エタノール蒸気又は水蒸気と混合した気相のフッ化水素(HF)酸を使用して実施される請求項9〜12のいずれか1項に記載の方法。   The sacrificial layer (40) is silicon oxide and selective etching is performed using other gases in the vacuum chamber, such as gas phase hydrofluoric acid (HF) acid mixed with nitrogen, ethanol vapor or water vapor. The method according to any one of claims 9 to 12. 犠牲層(40)はポリマーベースの材料であり、選択的エッチングは、酸素イオンが存在する低圧チャンバ内でのドライプラズマエッチングを使用して実施される請求項9〜12のいずれか1項に記載の方法。   The sacrificial layer (40) is a polymer-based material, and the selective etching is performed using dry plasma etching in a low pressure chamber in the presence of oxygen ions. the method of. 封止層(45)は、
導電性層、例えばAl、Cu、Ni、多結晶Si若しくは多結晶SiGe層、
又は誘電体材料、例えば酸化物ベース若しくは窒化物ベースのシリコン化合物、
又はポリマー、
又は2つ以上の材料の組み合わせ若しくは積層体であり、
前記封止層は、低圧チャンバ内での蒸着技術、化学気相成長法(CVD)又は物理気相成長法(PVD)を使用して堆積される請求項9〜14のいずれか1項に記載の方法。
The sealing layer (45)
Conductive layers, such as Al, Cu, Ni, polycrystalline Si or polycrystalline SiGe layers,
Or a dielectric material, such as an oxide-based or nitride-based silicon compound,
Or polymer,
Or a combination or laminate of two or more materials,
15. The sealing layer according to any one of claims 9 to 14, wherein the sealing layer is deposited using vapor deposition techniques in a low pressure chamber, chemical vapor deposition (CVD) or physical vapor deposition (PVD). the method of.
陽極酸化可能な層は、金属層又は半導体層である請求項1〜15のいずれか1項に記載の方法。   The method according to claim 1, wherein the anodizable layer is a metal layer or a semiconductor layer. 陽極酸化可能な層は、Al、Ta、Ti、Cu、Ni、多結晶Si、多結晶SiGeから成る群から選択される請求項16記載の方法。   The method of claim 16, wherein the anodizable layer is selected from the group consisting of Al, Ta, Ti, Cu, Ni, polycrystalline Si, polycrystalline SiGe. マスク構造は、感光性層のフォトリソグラフィックパターニングによって形成される請求項1〜17のいずれか1項に記載の方法。   The method according to claim 1, wherein the mask structure is formed by photolithographic patterning of the photosensitive layer.
JP2011090274A 2010-11-30 2011-04-14 Method for precisely controlled masked anodization Withdrawn JP2012117144A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US41819410P 2010-11-30 2010-11-30
US61/418,194 2010-11-30

Publications (1)

Publication Number Publication Date
JP2012117144A true JP2012117144A (en) 2012-06-21

Family

ID=44993245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011090274A Withdrawn JP2012117144A (en) 2010-11-30 2011-04-14 Method for precisely controlled masked anodization

Country Status (3)

Country Link
US (1) US20120132529A1 (en)
EP (1) EP2458037A1 (en)
JP (1) JP2012117144A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014065946A (en) * 2012-09-26 2014-04-17 Kobe Steel Ltd Aluminum anode oxide coating
WO2014092048A1 (en) * 2012-12-10 2014-06-19 三菱レイヨン株式会社 Method for producing anodic porous alumina, method for producing molded body having minute corrugated structure at surface, and molded body having minute corrugated structure at surface
WO2015029881A1 (en) * 2013-08-30 2015-03-05 富士フイルム株式会社 Method for manufacturing metal-filled microstructure
WO2015098843A1 (en) * 2013-12-26 2015-07-02 富士フイルム株式会社 Porous alumina membrane filter and method for manufacturing same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5686608B2 (en) * 2011-01-06 2015-03-18 アイシン軽金属株式会社 Method for sealing anodized film
US9212940B2 (en) * 2012-09-07 2015-12-15 Xiang Zheng Tu Vacuum cavity-insulated flow sensors
FR3006304B1 (en) * 2013-05-28 2015-07-03 Commissariat Energie Atomique METHOD FOR PRODUCING A SUSPENDED PART OF A MICROELECTRONIC AND / OR NANOELECTRONIC STRUCTURE IN A MONOLITHIC PART OF A SUBSTRATE
JP2016012609A (en) * 2014-06-27 2016-01-21 東京エレクトロン株式会社 Etching method
US10400322B2 (en) 2015-12-04 2019-09-03 The University Of Florida Research Foundation, Inc. Fabrication of thermally stable nanocavities and particle-in-cavity nanostructures
CN105460887B (en) * 2015-12-17 2017-10-24 中国科学院苏州纳米技术与纳米仿生研究所 The preparation method of graphical porous silicon
CN107140600A (en) * 2017-05-16 2017-09-08 广东工业大学 A kind of controllable manufacture method of metal aperture
EP3431637A1 (en) * 2017-07-18 2019-01-23 IMEC vzw Porous solid materials and methods for fabrication
KR102492733B1 (en) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 Copper plasma etching method and manufacturing method of display panel
EP3556910B1 (en) * 2018-04-20 2023-10-04 Murata Manufacturing Co., Ltd. Semiconductor device having porous region embedded structure and method of manufacture thereof
CN111989426A (en) * 2018-04-20 2020-11-24 株式会社村田制作所 Semiconductor device having porous region embedded structure and method of manufacturing the same
CN112119512A (en) * 2018-05-11 2020-12-22 株式会社村田制作所 Porous region structure and method for producing same
EP3567645A1 (en) * 2018-05-11 2019-11-13 Murata Manufacturing Co., Ltd. Porous region structure and method of manufacture thereof
US11462723B2 (en) * 2020-10-28 2022-10-04 GM Global Technology Operations LLC Electrochemical cells with copper-free electrodes and methods for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775262A (en) * 1972-02-09 1973-11-27 Ncr Method of making insulated gate field effect transistor
JPS5989794A (en) * 1982-11-13 1984-05-24 Corona Kogyo Kk Production of press formed article of anodized aluminum having pattern
KR0179137B1 (en) * 1995-10-17 1999-04-15 구자홍 Structure for preventing portion positive oxide of metal wiring and method thereof
US6740247B1 (en) * 1999-02-05 2004-05-25 Massachusetts Institute Of Technology HF vapor phase wafer cleaning and oxide etching
US7153717B2 (en) * 2000-05-30 2006-12-26 Ic Mechanics Inc. Encapsulation of MEMS devices using pillar-supported caps
US8310053B2 (en) * 2008-04-23 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a device with a cavity

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014065946A (en) * 2012-09-26 2014-04-17 Kobe Steel Ltd Aluminum anode oxide coating
US9850590B2 (en) 2012-09-26 2017-12-26 Kobe Steel, Ltd. Anodized aluminum film
WO2014092048A1 (en) * 2012-12-10 2014-06-19 三菱レイヨン株式会社 Method for producing anodic porous alumina, method for producing molded body having minute corrugated structure at surface, and molded body having minute corrugated structure at surface
KR101680505B1 (en) * 2012-12-10 2016-11-28 미쯔비시 레이온 가부시끼가이샤 Method for producing anodic porous alumina, method for producing molded body having minute corrugated structure at surface, and molded body having minute corrugated structure at surface
JPWO2014092048A1 (en) * 2012-12-10 2017-01-12 三菱レイヨン株式会社 Method for producing anodized porous alumina, method for producing molded article having fine uneven structure on surface, and formed article having fine uneven structure on surface
US9605355B2 (en) 2012-12-10 2017-03-28 Mitsubishi Rayon Co., Ltd. Method for producing anodic porous alumina, method for producing molded article having microscopic pattern on surface, and molded article having microscopic pattern on surface
WO2015029881A1 (en) * 2013-08-30 2015-03-05 富士フイルム株式会社 Method for manufacturing metal-filled microstructure
JP6029764B2 (en) * 2013-08-30 2016-11-24 富士フイルム株式会社 Method for producing metal-filled microstructure
WO2015098843A1 (en) * 2013-12-26 2015-07-02 富士フイルム株式会社 Porous alumina membrane filter and method for manufacturing same

Also Published As

Publication number Publication date
US20120132529A1 (en) 2012-05-31
EP2458037A1 (en) 2012-05-30

Similar Documents

Publication Publication Date Title
JP2012117144A (en) Method for precisely controlled masked anodization
US7851248B2 (en) Method for producing a micromechanical component having a thin-layer capping
KR100692593B1 (en) Manufacturing method of mems structure
KR101583498B1 (en) Packaging compatible wafer level capping of mems devices
JP4473138B2 (en) Encapsulation of MEMS devices using pillar supported caps
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
US7932118B2 (en) Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon
US10287697B2 (en) Nano-structure and method of making the same
WO2001092842A2 (en) Manufacture of mems structures in sealed cavity using dry-release mems device encapsulation
US7074635B2 (en) MEMS structure and method for fabricating the same
JP6285040B2 (en) Biomolecular structure analysis device and method of forming biomolecule structure analysis device
FI114755B (en) Method for designing a cavity structure for an SOI disk and the cavity structure of an SOI disk
US20130171418A1 (en) Method of forming a nano-structure
JP2004524983A (en) Semiconductor component manufacturing method and semiconductor component manufactured by the method
JP6568644B2 (en) Membrane device manufacturing method, membrane device, and nanopore device
US9277656B2 (en) Method to fabricate a substrate including a material disposed on the edge of one or more non through hole formed in the substrate
JP2007253265A (en) Method for manufacturing electric machine element
JP5528430B2 (en) Formation method of oxide layer
US10563319B2 (en) Process for electrochemically making at least one porous area of a micro and/or nanoelectronic structure
US20140252507A1 (en) Self-sealing membrane for mems devices
US8685777B2 (en) Method for fabricating a fixed structure defining a volume receiving a movable element in particular of a MEMS
Rico et al. Fabrication of porous membranes for MEMS packaging by one-step anodization in sulfuric acid
EP2199252A1 (en) Method of making a micro electro mechanical system (MEMS) device
KR102517780B1 (en) Anodic oxide film including protective layer and the method of manufacturing same
CN113336182B (en) Micro-electromechanical system packaging structure and preparation method thereof

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701