JP2012073629A - Light-emitting device and electronic appliance - Google Patents
Light-emitting device and electronic appliance Download PDFInfo
- Publication number
- JP2012073629A JP2012073629A JP2011245314A JP2011245314A JP2012073629A JP 2012073629 A JP2012073629 A JP 2012073629A JP 2011245314 A JP2011245314 A JP 2011245314A JP 2011245314 A JP2011245314 A JP 2011245314A JP 2012073629 A JP2012073629 A JP 2012073629A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light emitting
- power supply
- electrode
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 239000003990 capacitor Substances 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 192
- 239000004065 semiconductor Substances 0.000 description 45
- 239000004020 conductor Substances 0.000 description 29
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 238000005192 partition Methods 0.000 description 16
- 239000010408 film Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- Y02B20/345—
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、有機EL(ElectroLuminescent)材料などの発光材料を利用した発光装置の構造に関する。 The present invention relates to a structure of a light emitting device using a light emitting material such as an organic EL (ElectroLuminescent) material.
発光素子に供給される電流量を制御するトランジスタ(以下「駆動トランジスタ」という)が発光素子ごとに配置されたアクティブマトリクス方式の発光装置が従来から提案されている。また、例えば特許文献1や特許文献2には、駆動トランジスタの閾値電圧の誤差を補償するためのトランジスタ(以下「初期化トランジスタ」という)が駆動トランジスタのゲート電極とドレイン電極(またはソース電極)との間に介在する構成も開示されている。この構成においては、初期化トランジスタがオン状態に変化して駆動トランジスタがダイオード接続されると、駆動トランジスタのゲート電極はその閾値電圧に応じた電位に設定される。この状態から駆動トランジスタのゲート電極を所望の階調に応じた電位に変化させることによって、その閾値電圧に依存しない電流量を発光素子に供給することができる。
2. Description of the Related Art Conventionally, an active matrix light emitting device in which a transistor that controls the amount of current supplied to a light emitting element (hereinafter referred to as “driving transistor”) is arranged for each light emitting element has been proposed. Further, for example, in
ところで、以上の構成においては、発光素子の発光に関わる各要素を電気的に接続するための配線が必要となる。例えば、駆動トランジスタと初期化トランジスタとを電気的に接続するための配線(以下「接続部」という)や駆動トランジスタと発光素子とを電気的に接続するための配線(以下「素子導通部」という)である。しかしながら、これらの配線の各々を別個の工程にて形成するとすれば、製造プロセスの煩雑化や製造コストの増大が問題となる。 By the way, in the above structure, the wiring for electrically connecting each element in connection with light emission of a light emitting element is needed. For example, wiring for electrically connecting the driving transistor and the initialization transistor (hereinafter referred to as “connecting portion”) and wiring for electrically connecting the driving transistor and the light emitting element (hereinafter referred to as “element conduction portion”). ). However, if each of these wirings is formed in a separate process, the manufacturing process becomes complicated and the manufacturing cost increases.
この問題を解決するための方策としては、ひとつの導電膜のパターニングによって接続部や素子導通部を他の要素(例えば電源線)と同工程で形成するという方法も考えられる。しかしながら、この方法のもとでは、接続部や素子導通部を避ける形状に電源線などの他の要素を形成する必要がある。そして、このような制約から例えば電源線に充分な線幅を確保できず、この結果として電源線の抵抗が充分に低減されないといった問題が発生し得る。以上のような事情を背景として、本発明は、電源線の抵抗を抑制しながら接続部や素子導通部を電源線と同層から形成するという課題の解決を目的としている。 As a measure for solving this problem, a method of forming a connection portion or an element conduction portion in the same process as another element (for example, a power supply line) by patterning one conductive film may be considered. However, under this method, it is necessary to form another element such as a power supply line in a shape that avoids the connection portion and the element conduction portion. Due to such restrictions, for example, a sufficient line width cannot be secured for the power supply line, and as a result, the resistance of the power supply line cannot be sufficiently reduced. In view of the above circumstances, an object of the present invention is to solve the problem of forming the connection portion and the element conduction portion from the same layer as the power supply line while suppressing the resistance of the power supply line.
本発明に係る発光装置の第1の特徴は、電源線から発光素子に供給される電流量を制御する駆動トランジスタと、駆動トランジスタと発光素子とを電気的に接続する素子導通部(例えば図7の素子導通部71)と、オン状態に変化することで駆動トランジスタをダイオード接続する初期化トランジスタと、駆動トランジスタと初期化トランジスタとを電気的に接続する接続部(例えば図7の接続部61)とが基板上に配置され、電源線は、所定の方向に延在する第1部分(例えば図7に図示された電源線15)を含み、素子導通部および接続部は、電源線と同層から形成され、駆動トランジスタを挟んで第1部分の幅方向(例えば図7のY方向)における一方の側に位置することにある。本態様の具体例は第1実施形態として後述される。
A first feature of the light-emitting device according to the present invention is that a drive transistor that controls the amount of current supplied from the power supply line to the light-emitting element, and an element conduction unit that electrically connects the drive transistor and the light-emitting element (for example, FIG. 7). Element conducting portion 71), an initialization transistor that diode-connects the drive transistor by changing to an ON state, and a connection portion that electrically connects the drive transistor and the initialization transistor (for example,
この構成によれば、素子導通部や接続部が電源線と同層から形成されるため、各部が別層から形成された構成と比較して、製造工程の簡素化や製造コストの低減が実現される。さらに、駆動トランジスタを挟んで第1部分の幅方向における一方の側に接続部や素子導通部が配置されるから、駆動トランジスタを挟んで他方の側に電源線のスペースを確保することができる。したがって、電源線を充分な面積(あるいは線幅)に形成してその抵抗を抑制することができる。 According to this configuration, since the element conduction part and the connection part are formed from the same layer as the power supply line, the manufacturing process can be simplified and the manufacturing cost can be reduced compared to a structure in which each part is formed from a separate layer. Is done. Furthermore, since the connection portion and the element conduction portion are arranged on one side in the width direction of the first portion with the driving transistor interposed therebetween, a space for the power supply line can be secured on the other side with the driving transistor interposed therebetween. Therefore, the power supply line can be formed in a sufficient area (or line width) and its resistance can be suppressed.
なお、複数の要素が「同層から形成される」とは、共通の膜体(単層であるか複数層であるかは不問である)の選択的な除去によって複数の要素が同工程で形成されることを意味し、各要素が相互に離間しているか連続しているかは不問である。 Note that “a plurality of elements are formed from the same layer” means that a plurality of elements are formed in the same process by selective removal of a common film body (whether it is a single layer or a plurality of layers). It means that it is formed, and it does not matter whether each element is separated from each other or continuous.
本発明の好適な態様においては、駆動トランジスタのゲート電極に電気的に接続された容量素子(例えば図2の容量素子C1や図20または図21の容量素子C2)がさらに設けられ、容量素子は、駆動トランジスタを挟んで接続部および素子導通部の反対側に配置され、電源線の第1部分は、容量素子と重なり合う。この態様によれば、容量素子と重なり合うように電源線が形成されるから、電源線の面積をさらに充分に確保することができる。 In a preferred aspect of the present invention, a capacitive element (for example, the capacitive element C1 in FIG. 2 or the capacitive element C2 in FIG. 20 or 21) electrically connected to the gate electrode of the driving transistor is further provided. The first portion of the power supply line overlaps with the capacitor element, and is disposed on the opposite side of the connection portion and the element conduction portion with the drive transistor interposed therebetween. According to this aspect, since the power supply line is formed so as to overlap the capacitive element, the area of the power supply line can be further sufficiently ensured.
より具体的な態様においては、選択信号に応じてオン状態またはオフ状態となる選択トランジスタがさらに設けられ、駆動トランジスタのゲート電極は、オン状態となった選択トランジスタを介してデータ線から供給されるデータ信号に応じた電位に設定され、選択トランジスタは、容量素子を挟んで駆動トランジスタとは反対側に配置される。この態様によれば、容量素子を挟んで駆動トランジスタとは反対側の選択トランジスタが配置されるから、例えば駆動トランジスタと容量素子との間隙に選択トランジスタが配置された構成と比較して、電源線の面積(線幅)を充分に確保するとともに電源線の形状を単純化(例えば切欠などを含まない単純な帯状)することが可能である。 In a more specific aspect, a selection transistor that is turned on or off according to a selection signal is further provided, and the gate electrode of the driving transistor is supplied from the data line via the selection transistor that is turned on. The potential is set according to the data signal, and the selection transistor is disposed on the opposite side of the drive transistor with the capacitor element interposed therebetween. According to this aspect, since the selection transistor opposite to the drive transistor is disposed across the capacitor element, the power supply line is compared with, for example, a configuration in which the selection transistor is disposed in the gap between the drive transistor and the capacitor element. It is possible to secure a sufficient area (line width) and to simplify the shape of the power supply line (for example, a simple band shape not including a notch or the like).
複数の単位素子が配列する構成も好適に採用される。各単位素子は、駆動トランジスタと選択トランジスタと初期化トランジスタとを含み、所定の方向とは交差する方向(さらには所定の方向)に配列する。この態様において、所定の方向に沿った一方の側(例えば図8におけるX方向の負側)に選択トランジスタを配置し、所定の方向に沿った他方の側(例えば図8におけるX方向の正側)に初期化トランジスタを配置してもよい。この構成によれば、所定の方向に沿った位置が選択トランジスタと初期化トランジスタとで相違するから、選択トランジスタと初期化トランジスタとの電気的な絶縁を維持しながら、各単位素子の間隙(例えば図8の領域B)を狭小化することが可能である。 A configuration in which a plurality of unit elements are arranged is also preferably employed. Each unit element includes a drive transistor, a selection transistor, and an initialization transistor, and is arranged in a direction crossing a predetermined direction (and in a predetermined direction). In this embodiment, the selection transistor is arranged on one side along a predetermined direction (for example, the negative side in the X direction in FIG. 8), and the other side along the predetermined direction (for example, the positive side in the X direction in FIG. 8). ) May be provided with an initialization transistor. According to this configuration, since the position along the predetermined direction is different between the selection transistor and the initialization transistor, the gap between the unit elements (for example, while maintaining the electrical insulation between the selection transistor and the initialization transistor) It is possible to narrow the area B) in FIG.
本発明に係る発光装置の第2の特徴は、電源線から発光素子に供給される電流量を制御する駆動トランジスタと、駆動トランジスタと発光素子とを電気的に接続する素子導通部(例えば図15の素子導通部72)と、オン状態に変化することで駆動トランジスタをダイオード接続する初期化トランジスタと、駆動トランジスタと初期化トランジスタとを電気的に接続する接続部(例えば図15の接続部62)とが基板上に配置された発光装置であって、電源線は、所定の方向に延在する第1部分(例えば図15の第1部分151)を含み、素子導通部および接続部は、電源線と同層から形成され、素子導通部は、駆動トランジスタを挟んで第1部分の幅方向における一方の側(例えば図15におけるY方向の負側)に位置し、接続部は、駆動トランジスタに対して第1部分の幅方向における他方の側(例えば図15におけるY方向の正側)に位置することにある。この態様の具体例は第2実施形態として後述される。
A second feature of the light-emitting device according to the present invention is that a drive transistor that controls the amount of current supplied from the power supply line to the light-emitting element, and an element conduction unit that electrically connects the drive transistor and the light-emitting element (for example, FIG. 15). Element conducting portion 72), an initialization transistor that diode-connects the drive transistor by changing to an ON state, and a connection portion that electrically connects the drive transistor and the initialization transistor (for example,
この構成によれば、素子導通部や接続部が電源線と同層から形成されるため、第1の態様と同様に、各部が別層から形成された構成と比較して、製造工程の簡素化や製造コストの低減が実現される。また、駆動トランジスタを挟んで相互に反対側の各領域に素子導通部および接続部の各々が形成されるから、素子導通部と接続部との間隙に電源線のスペースを確保することができる。したがって、電源線を充分な面積(あるいは線幅)に形成してその抵抗を抑制することができる。 According to this configuration, since the element conduction portion and the connection portion are formed from the same layer as the power supply line, the manufacturing process is simplified as compared to the configuration in which each portion is formed from a separate layer, as in the first aspect. And manufacturing costs can be reduced. In addition, since each of the element conduction portion and the connection portion is formed in regions opposite to each other with the drive transistor interposed therebetween, a space for the power supply line can be secured in the gap between the element conduction portion and the connection portion. Therefore, the power supply line can be formed in a sufficient area (or line width) and its resistance can be suppressed.
第2の特徴に係る発光装置の好適な態様においては、駆動トランジスタのゲート電極に電気的に接続された容量素子(例えば図2の容量素子C1や図20または図21の容量素子C2)がさらに設けられ、容量素子は、駆動トランジスタと接続部との間隙に配置され、電源線の第1部分は、容量素子と重なり合う。この態様によれば、容量素子と重なり合うように電源線が形成されるから、電源線の面積をさらに充分に確保することができる。 In a preferred aspect of the light emitting device according to the second feature, a capacitive element (for example, the capacitive element C1 in FIG. 2 or the capacitive element C2 in FIG. 20 or FIG. 21) electrically connected to the gate electrode of the driving transistor is further provided. The capacitive element is provided in a gap between the driving transistor and the connection portion, and the first portion of the power supply line overlaps with the capacitive element. According to this aspect, since the power supply line is formed so as to overlap the capacitive element, the area of the power supply line can be further sufficiently ensured.
さらに好適な態様においては、選択信号に応じてオン状態またはオフ状態となる選択トランジスタが設けられ、駆動トランジスタのゲート電極は、オン状態となった選択トランジスタを介してデータ線から供給されるデータ信号に応じた電位に設定され、選択トランジスタは、容量素子を挟んで駆動トランジスタとは反対側に配置される。この態様によれば、容量素子を挟んで駆動トランジスタとは反対側の選択トランジスタが配置されるから、例えば駆動トランジスタと容量素子との間隙に選択トランジスタが配置された構成と比較して、電源線の面積(線幅)を充分に確保するとともに電源線の形状を単純化(例えば切欠などを含まない単純な帯状)することが可能である。 In a more preferable aspect, a selection transistor that is turned on or off according to a selection signal is provided, and the gate electrode of the driving transistor is a data signal supplied from the data line via the selection transistor that is turned on. The selection transistor is arranged on the opposite side of the drive transistor with the capacitive element interposed therebetween. According to this aspect, since the selection transistor opposite to the drive transistor is disposed across the capacitor element, the power supply line is compared with, for example, a configuration in which the selection transistor is disposed in the gap between the drive transistor and the capacitor element. It is possible to secure a sufficient area (line width) and to simplify the shape of the power supply line (for example, a simple band shape not including a notch or the like).
以上に例示したように駆動トランジスタのゲート電極に容量素子が接続された構成においては、電源線は容量素子の一部のみと重なり合ってもよいしその全部と重なり合ってもよい。なお、以上に例示した各態様における容量素子は、典型的には駆動トランジスタのゲート電極の電位を設定または保持するために利用される。例えば、ひとつの態様における容量素子(例えば図2の容量素子C1)は、駆動トランジスタのゲート電極とデータ線との間に介在する。この構成においては、容量素子における容量カップリングによって、駆動トランジスタのゲート電極がデータ線の電位の変動量に応じた電位に設定される。また、その他の態様における容量素子(例えば図20や図21の容量素子C2)は、駆動トランジスタのゲート電極と定電位が供給される配線(例えば電源線)との間に介在する。この構成においては、データ線から駆動トランジスタのゲート電極に供給された電位が容量素子に保持される。 As described above, in the configuration in which the capacitor element is connected to the gate electrode of the driving transistor, the power supply line may overlap with only a part of the capacitor element or with the entire capacitor element. Note that the capacitor element in each aspect exemplified above is typically used for setting or holding the potential of the gate electrode of the driving transistor. For example, the capacitive element in one embodiment (for example, the capacitive element C1 in FIG. 2) is interposed between the gate electrode of the driving transistor and the data line. In this configuration, the gate electrode of the drive transistor is set to a potential corresponding to the amount of variation in the potential of the data line by capacitive coupling in the capacitive element. Further, the capacitive element (for example, the capacitive element C2 in FIGS. 20 and 21) in other modes is interposed between the gate electrode of the driving transistor and a wiring (for example, a power supply line) to which a constant potential is supplied. In this configuration, the potential supplied from the data line to the gate electrode of the driving transistor is held in the capacitor element.
本発明の第1および第2の特徴に係る発光装置の具体的な態様において、駆動トランジスタと素子導通部と初期化トランジスタと接続部とを各々が含む複数の単位素子が所定の方向とは交差する方向に配列し、電源線は、各単位素子に対応する複数の第1部分と、相互に隣接する各第1部分を連結する第2部分(例えば図15における第2部分152)とを含む。この態様によれば、電源線が第1部分のみからなる構成と比較して電源線の抵抗をさらに低減することができる。
In specific embodiments of the light emitting device according to the first and second aspects of the present invention, a plurality of unit elements each including a drive transistor, an element conduction portion, an initialization transistor, and a connection portion intersect with a predetermined direction. The power supply line includes a plurality of first portions corresponding to the unit elements, and a second portion (for example, the
本発明に係る発光装置は各種の電子機器に利用される。この電子機器の典型例は、発光装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置(露光ヘッド)、液晶装置の背面側に配置されてこれを照明する装置(バックライト)、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装置など、様々な用途に本発明の発光装置を適用することができる。 The light emitting device according to the present invention is used in various electronic devices. A typical example of this electronic device is a device that uses a light emitting device as a display device. Examples of this type of electronic device include a personal computer and a mobile phone. However, the use of the light emitting device according to the present invention is not limited to image display. For example, an exposure device (exposure head) for forming a latent image on an image carrier such as a photosensitive drum by irradiation of light, a device (backlight) that is arranged on the back side of the liquid crystal device and illuminates it, or The light emitting device of the present invention can be applied to various uses such as various illumination devices such as a device that illuminates a document by being mounted on an image reading device such as a scanner.
<A:発光装置の電気的な構成>
図1は、本発明の各実施形態に係る発光装置Dの電気的な構成を示すブロック図である。同図に示すように、発光装置Dは、複数の選択線11と複数の初期化線12と複数のデータ線13とを有する。各選択線11および各初期化線12はX方向に延在する。各データ線13はX方向に直交するY方向に延在する。選択線11および初期化線12の各対とデータ線13との各交差には単位素子(画素)Pが配置される。したがって、これらの単位素子PはX方向およびY方向にわたってマトリクス状に配列する。ひとつの単位素子Pは発光の最小の単位となる要素である。各単位素子Pには電源線15を介して高位側の電源電位Vddが供給される。
<A: Electrical configuration of light emitting device>
FIG. 1 is a block diagram showing an electrical configuration of a light emitting device D according to each embodiment of the present invention. As shown in the figure, the light emitting device D includes a plurality of
図2は、各単位素子Pの構成を示す回路図である。同図に示すように、電源線15から接地線(接地電位Gnd)に至る経路上には発光素子Eと駆動トランジスタTdrとが配置される。発光素子Eは、有機EL材料からなる発光層23を第1電極21(陽極)と第2電極22(陰極)との間に介在させた素子である。第1電極21は、単位素子Pごとに相互に離間して形成される。第2電極22は、複数の単位素子Pにわたって連続に形成されて接地(Gnd)される。発光層23は、第1電極21から第2電極22に流れる電流量に応じた光量で発光する。
FIG. 2 is a circuit diagram showing a configuration of each unit element P. As shown in the figure, the light emitting element E and the drive transistor Tdr are arranged on the path from the
駆動トランジスタTdrは、発光素子Eに供給される電流量をゲート電極の電位(以下「ゲート電位」という)Vgに応じて制御するためのpチャネル型の薄膜トランジスタである。駆動トランジスタTdrのソース電極(S)は電源線15に接続され、そのドレイン電極(D)は発光素子Eの第1電極21に接続される。
The drive transistor Tdr is a p-channel thin film transistor for controlling the amount of current supplied to the light emitting element E in accordance with the potential of the gate electrode (hereinafter referred to as “gate potential”) Vg. The source electrode (S) of the driving transistor Tdr is connected to the
駆動トランジスタTdrのゲート電極とドレイン電極(発光素子Eの第1電極21)との間には、両者の電気的な接続を制御するためのnチャネル型のトランジスタ(以下では「初期化トランジスタ」という)Tintが介在する。初期化トランジスタTintのゲート電極は初期化線12に接続される。初期化線12には駆動回路(図示略)から初期化信号Sbが供給される。初期化信号Sbがアクティブレベルとなって初期化トランジスタTintがオン状態に変化すると、駆動トランジスタTdrのゲート電極とドレイン電極とが電気的に接続(ダイオード接続)される。
Between the gate electrode and the drain electrode of the drive transistor Tdr (the
図2に示すように、単位素子Pは、電極E1と電極E2とから構成される容量素子C1を含む。電極E1は駆動トランジスタTdrのゲート電極に接続される。電極E2とデータ線13との間には、両者の電気的な接続を制御するnチャネル型のトランジスタ(以下「選択トランジスタ」という)Tslが介在する。選択トランジスタTslのゲート電極は選択線11に接続される。選択線11には駆動回路(図示略)から選択信号Saが供給される。なお、駆動トランジスタTdrや選択トランジスタTslや初期化トランジスタTintの導電型は図2の例示から適宜に変更される。
As shown in FIG. 2, the unit element P includes a capacitive element C1 composed of an electrode E1 and an electrode E2. The electrode E1 is connected to the gate electrode of the drive transistor Tdr. Between the electrode E 2 and the
次に、ひとつの単位素子Pの動作を初期化期間と書込期間と駆動期間とに区分して説明する。まず、初期化期間においては、駆動回路(図示略)からデータ線13に所定の電位Vrefが供給されるとともに選択線11の選択信号Saと初期化線12の初期化信号Sbとがアクティブレベル(ハイレベル)を維持する。したがって、容量素子C1の電極E2にはデータ線13から選択トランジスタTslを介して電位Vrefが供給される。また、初期化トランジスタTintがオン状態に変化することで駆動トランジスタTdrがダイオード接続される。したがって、駆動トランジスタTdrのゲート電位Vgは、電源線15に供給される電源電位Vddと駆動トランジスタTdrの閾値電圧Vthとの差分値(Vg=Vdd−Vth)に収束する。
Next, the operation of one unit element P will be described by dividing it into an initialization period, a writing period, and a driving period. First, in the initialization period, a predetermined potential Vref is supplied from the drive circuit (not shown) to the
次に、初期化期間の経過後の書込期間においては、初期化信号Sbが非アクティブレベル(ローレベル)に遷移する。したがって、初期化トランジスタTintがオフ状態に変化して駆動トランジスタTdrのダイオード接続は解除される。また、選択トランジスタTslがオン状態に維持されたまま、データ線13から電極E2に供給される電位Vrefがデータ電位Vdataに変更される。データ電位Vdataは、単位素子Pに指定された階調に応じた電位である。
Next, in the writing period after the lapse of the initialization period, the initialization signal Sb changes to the inactive level (low level). Accordingly, the initialization transistor Tint changes to the off state, and the diode connection of the drive transistor Tdr is released. Further, the potential Vref supplied from the
駆動トランジスタTdrのゲート電極のインピーダンスは充分に高いから、電極E2が電位Vrefからデータ電位Vdataまで変化量ΔV(=Vref−Vdata)だけ変動すると、電極
E1の電位は、容量素子C1における容量カップリングによって、初期化期間にて設定された電位Vg(=Vdd−Vth)から変動する。このときの電極E1の電位の変化量は、容量素子C1とその他の寄生容量(例えば駆動トランジスタTdrのゲート容量やその他の配線に寄生する容量)との容量比に応じて定まる。より具体的には、容量素子C1の容量値を「C」として寄生容量の容量値を「Cs」とすると、電極E1の電位の変化量は「ΔV・C/(C+Cs)」と表現される。したがって、駆動トランジスタTdrのゲート電位Vgは、書込期間の終点において以下の式(1)のレベルに設定される。
Vg=Vdd−Vth−k・ΔV ……(1)
ただし、k=C/(C+Cs)
Since the impedance of the gate electrode of the driving transistor Tdr is sufficiently high, when the electrode E2 changes by the change amount ΔV (= Vref−Vdata) from the potential Vref to the data potential Vdata, the potential of the electrode E1 is capacitively coupled in the capacitive element C1. Therefore, the potential Vg (= Vdd−Vth) set in the initialization period varies. The amount of change in the potential of the electrode E1 at this time is determined according to the capacitance ratio between the capacitive element C1 and other parasitic capacitance (for example, the gate capacitance of the driving transistor Tdr or the capacitance parasitic on other wiring). More specifically, when the capacitance value of the capacitive element C1 is “C” and the capacitance value of the parasitic capacitance is “Cs”, the amount of change in the potential of the electrode E1 is expressed as “ΔV · C / (C + Cs)”. . Therefore, the gate potential Vg of the drive transistor Tdr is set to the level of the following formula (1) at the end of the writing period.
Vg = Vdd-Vth-k. [Delta] V (1)
However, k = C / (C + Cs)
次いで、書込期間の経過後の駆動期間においては、選択信号Saが非アクティブレベルに遷移して選択トランジスタTslがオフ状態に変化する。そして、駆動トランジスタTdrのゲート電位Vgに応じた電流が電源線15から駆動トランジスタTdrのソース電極とドレイン電極とを経由して発光素子Eに供給される。この電流の供給によって発光素子Eはデータ電位Vdataに応じた光量で発光する。
Next, in the driving period after the lapse of the writing period, the selection signal Sa changes to the inactive level and the selection transistor Tsl changes to the off state. Then, a current corresponding to the gate potential Vg of the drive transistor Tdr is supplied from the
いま、駆動トランジスタTdrが飽和領域で動作する場合を想定すると、駆動期間にて発光素子Eに供給される電流量Iは以下の式(2)によって表現される。ただし、式(2)における「β」は駆動トランジスタTdrの利得係数であり、「Vgs」は駆動トランジスタTdrのゲート−ソース間の電圧である。
I=(β/2)(Vgs−Vth)2 ……(2)
=(β/2)(Vdd−Vg−Vth)2
式(1)の代入によって式(2)は以下のように変形される。
I=(β/2)(k・ΔV)2
すなわち、発光素子Eに供給される電流量Iは駆動トランジスタTdrの閾値電圧Vthに依存しない。したがって、本実施形態によれば、各駆動トランジスタTdrの閾値電圧Vthのバラツキ(設計値からの相違や他の単位素子Pの駆動トランジスタTdrとの相違)に起因した発光素子Eの光量の誤差(輝度のムラ)を抑制することができる。
Assuming that the driving transistor Tdr operates in the saturation region, the amount of current I supplied to the light emitting element E during the driving period is expressed by the following equation (2). In Equation (2), “β” is the gain coefficient of the drive transistor Tdr, and “Vgs” is the gate-source voltage of the drive transistor Tdr.
I = (β / 2) (Vgs−Vth) 2 (2)
= (Β / 2) (Vdd−Vg−Vth) 2
By substituting equation (1), equation (2) is transformed as follows.
I = (β / 2) (k · ΔV) 2
That is, the amount of current I supplied to the light emitting element E does not depend on the threshold voltage Vth of the drive transistor Tdr. Therefore, according to the present embodiment, an error in the light amount of the light emitting element E (due to variations in the threshold voltage Vth of each drive transistor Tdr (difference from the design value or difference from the drive transistors Tdr of other unit elements P)) ( (Unevenness in brightness) can be suppressed.
<B:単位素子Pの具体的な構造>
次に、図面を参照して、以上に説明した単位素子Pの具体的な構造を説明する。なお、以下で参照する各図面においては、説明の便宜のために、各要素の寸法や比率を実際の装置から適宜に異ならせてある。
<B: Specific Structure of Unit Element P>
Next, a specific structure of the unit element P described above will be described with reference to the drawings. In each drawing referred to below, for convenience of explanation, the dimensions and ratios of the elements are appropriately changed from actual devices.
<B−1:第1実施形態>
まず、本発明の第1実施形態に係る発光装置Dの単位素子Pの具体的な構成を説明する。図3は、ひとつの単位素子Pの構成を示す平面図であり、図4は、図3におけるIV−IV線からみた断面図である。なお、図3は平面図であるが、各要素の把握を容易化するために、図3と共通する要素については適宜に図3と同態様のハッチングが施されている。以下で参照する他の平面図についても同様である。
<B-1: First Embodiment>
First, a specific configuration of the unit element P of the light emitting device D according to the first embodiment of the present invention will be described. 3 is a plan view showing a configuration of one unit element P, and FIG. 4 is a cross-sectional view taken along line IV-IV in FIG. Although FIG. 3 is a plan view, elements that are the same as those in FIG. 3 are appropriately hatched in the same manner as in FIG. The same applies to other plan views referred to below.
図4に示すように、駆動トランジスタTdrや発光素子Eといった図2の各要素は基板10の面上に形成される。基板10は、ガラスやプラスチックなど各種の絶縁性材料からなる板状の部材である。なお、基板10を覆う絶縁性の膜体(例えば酸化珪素や窒化珪素の膜体)を下地として基板10の面上に単位素子Pの各要素を形成してもよい。また、本実施形態の発光装置Dはトップエミッション型である。したがって、基板10に光透過性は要求されない。
As shown in FIG. 4, each element in FIG. 2 such as the drive transistor Tdr and the light emitting element E is formed on the surface of the
図5ないし図7は、単位素子Pが形成される各段階における基板10の面上の様子を示す平面図である。なお、図5ないし図7においては、図3に図示された第1電極21が形成されるべき領域Aが二点鎖線によって併記されている。
5 to 7 are plan views showing a state on the surface of the
図4および図5に示すように、基板10の面上には、半導体層31と半導体層41とがシリコンなどの半導体材料によって形成される。半導体層31と半導体層41とは、基板10の全域にわたって連続に形成された膜体のパターニングによって同一の工程で一括的に形成される。なお、半導体層31と半導体層41との関係のように、複数の要素が共通の膜体(単層および複数層の何れであるかは不問である)の選択的な除去によって同一の工程で形成されることを以下では単に「同層から形成される」と表記する。同層から形成された各要素は当然に同一の材料からなり、各々の膜厚は略一致する。複数の要素が同層から形成される構成によれば、その各々が別層から形成される構成と比較して、製造工程の簡素化や製造コストの低減が実現されるという利点がある。
As shown in FIGS. 4 and 5, a
図4および図5に示すように、半導体層31は、第1素子部311と第2素子部312とを含む。第1素子部311は、駆動トランジスタTdrの半導体層として機能する略矩形状の部分である。第2素子部312は、初期化トランジスタTintの半導体層として機能する部分であり、第1素子部311からみてX方向の正側かつY方向の負側の領域(すなわち第1素子部311の右上部)に形成される。さらに詳述すると、第2素子部312は、図5に示すように、第1素子部311からY方向の負側に連続する部分312aと、この部分312aからX方向の正側に延在する部分312bと、部分312bからY方向の正側に延在する部分312cとを含む。
As shown in FIGS. 4 and 5, the
半導体層41は、半導体層31からみてY方向の正側に配置された部分であり、図2の容量素子C1を構成する略矩形状の電極E2と、電極E2からY方向に延在する素子部411とを含む。素子部411は、選択トランジスタTslの半導体層として機能する部分であり、電極E2からみてX方向の負側かつY方向の正側の領域(すなわち電極E2の左下部)に形成される。
The
図4に示すように、半導体層31と半導体層41とが形成された基板10の表面はその全域にわたってゲート絶縁層L0に覆われる。図4および図6に示すように、ゲート絶縁層L0の面上には、選択線11と初期化線12と中間導電体51と第1データ線部131とが導電性材料によって同層から形成される。
As shown in FIG. 4, the surface of the
選択線11は、複数の単位素子PにわたってX方向に延在して半導体層41の素子部411と重なり合う。素子部411のうちゲート絶縁層L0を挟んで選択線11に対向する領域が選択トランジスタTslのチャネル領域である。初期化線12は、複数の単位素子PにわたってX方向に延在して半導体層31の第2素子部312と重なり合う。第2素子部312の部分312aおよび部分312cの各々のうちゲート絶縁層L0を挟んで初期化線12に対向する領域が初期化トランジスタTintのチャネル領域である。すなわち、本実施形態における初期化トランジスタTintはデュアルゲート構造のトランジスタである。
The
中間導電体51は、選択線11と初期化線12との間隙の領域に形成された部分であり、電極E1とゲート電極511と連結部513とを含む。電極E1は、基板10に垂直な方向からみて半導体層41の電極E2と重なり合う略矩形状の部分である。図4および図6に示すように、ゲート絶縁層L0(誘電体)を挟んで電極E1と電極E2とが対向することによって図2の容量素子C1が構成される。
The
連結部513は、電極E1の右上部からY方向の負側に延在する。ゲート電極511は、電極E1と間隔をあけて連結部513からX方向の負側に延在する部分であり、第1素子部311の略全幅(X方向の寸法)にわたって第1素子部311と重なり合う。図4に示すように、第1素子部311のうちゲート絶縁層L0を挟んでゲート電極511に対向する領域が駆動トランジスタTdrのチャネル領域311cである。また、第1素子部311のうちチャネル領域311cよりも電極E2側の領域(すなわち、図6のように基板10に垂直な方向からみてゲート電極511と電極E1との間隙に位置する領域)はソース領域311sであり、その反対側の領域はドレイン領域311dである。
The connecting
第1データ線部131は、図2のデータ線13を構成する部分である。この第1データ線部131は、中間導電体51からみてX方向の負側の領域に配置され、選択線11と初期化線12との間隙にてY方向に延在する。
The first
図8は、図6の段階にある4個の単位素子PがX方向およびY方向にわたって配列する様子を示す平面図である。図6および図8に示すように、各単位素子Pにおいて、Y方向の負側の周縁に形成された第2素子部312(初期化トランジスタTint)はX方向の正側に位置し、Y方向の正側の周縁に形成された素子部411(選択トランジスタTsl)はX方向の負側に位置する。 FIG. 8 is a plan view showing a state where the four unit elements P in the stage of FIG. 6 are arranged in the X direction and the Y direction. As shown in FIGS. 6 and 8, in each unit element P, the second element portion 312 (initializing transistor Tint) formed on the negative edge in the Y direction is located on the positive side in the X direction, and is in the Y direction. The element part 411 (selection transistor Tsl) formed on the peripheral edge on the positive side is located on the negative side in the X direction.
いま、第2素子部312と素子部411とが各単位素子PにおけるX方向の同じ側に配置された構成を想定する。この構成においては、第2素子部312と素子部411とを確実に離間させるために、Y方向に隣接する各単位素子Pの間隙の領域(図8の領域Bに相当する領域)を充分に確保する必要があるから、単位素子Pの高精細化が阻害されるという問題がある。これに対し、本実施形態においては、第2素子部312および素子部411のX方向における位置が相違するから、図8に示すように、第2素子部312と素子部411とは領域B内にてX方向に沿って交互に配列する。この構成によれば、領域Bを狭小化した場合であっても第2素子部312と素子部411とは確実に離間するから、単位素子Pの高精細化が容易であるという利点がある。
Now, a configuration is assumed in which the
図4に示すように、中間導電体51や第1データ線部131が形成されたゲート絶縁層L0の表面はその全域にわたって第1絶縁層L1に覆われる。図4および図7に示すように、第1絶縁層L1の面上には、接続部61と素子導通部71と電源線15と第2データ線部132とが導電性材料によって同層から形成される。
As shown in FIG. 4, the surface of the gate insulating layer L0 on which the
図7のように基板10に垂直な方向からみると、接続部61は、第2素子部312の部分312cにおけるY方向の正側の端部と中間導電体51(ゲート電極511)とに重なり合う。そして、接続部61は、第1絶縁層L1とゲート絶縁層L0とを貫通するコンタクトホールHa1を介して部分312cに導通するとともに、第1絶縁層L1を貫通するコンタクトホールHa2を介して中間導電体51に導通する。すなわち、駆動トランジスタTdrのゲート電極511(容量素子C1の電極E1)と初期化トランジスタTintとは接続部61を介して電気的に接続される。なお、本明細書におけるコンタクトホールとは、絶縁層の一方の側に位置する要素と絶縁層の他方の側に位置する要素とを電気的に接続するための部分であり、より具体的には絶縁層をその厚さ方向に貫通する部分(孔や穴)である。コンタクトホールの平面的な形状は任意である。
When viewed from the direction perpendicular to the
素子導通部71は、駆動トランジスタTdrと発光素子Eとの間に介在して両者を電気的に接続する部分であり、基板10に垂直な方向からみると、駆動トランジスタTdrを挟んで容量素子C1とは反対側の領域(すなわち駆動トランジスタTdrに対してY方向の負側の領域)に配置される。本実施形態の素子導通部71は、基板10に垂直な方向からみて第1素子部311のドレイン領域311dに重なり合う部分711と、初期化線12を挟んで部分711とは反対側に位置する部分712とが連続する形状である。
The
基板10に垂直な方向からみて第1絶縁層L1のうちドレイン領域311dと重なり合う領域には、第1絶縁層L1とゲート絶縁層L0とを貫通する複数のコンタクトホールHa3が形成される。これらのコンタクトホールHa3はゲート電極511が延在するX方向(すなわち駆動トランジスタTdrのチャネル幅の方向)に配列する。素子導通部71の部分711は、各コンタクトホールHa3を介してドレイン領域311dに導通する。
A plurality of contact holes Ha3 penetrating the first insulating layer L1 and the gate insulating layer L0 are formed in a region overlapping the
次に、図9は、図8の段階にある4個の単位素子PがX方向およびY方向にわたって配列する様子を示す平面図である。図7および図9に示すように、電源線15は、複数の単位素子Pの配列に沿ってX方向に延在する帯状の配線である。この電源線15は、基板10に垂直な方向からみて、各単位素子Pの容量素子C1と駆動トランジスタTdrのソース領域311sとの双方に重なり合う。図7に示すように、第1絶縁層L1のうちソース領域311sと重なり合う領域には、第1絶縁層L1とゲート絶縁層L0とを貫通する複数のコンタクトホールHa4が形成される。これらのコンタクトホールHa4はゲート電極511が延在するX方向に配列する。電源線15は、各コンタクトホールHa4を介して駆動トランジスタTdrのソース領域311sに導通する。
Next, FIG. 9 is a plan view showing a state in which the four unit elements P in the stage of FIG. 8 are arranged over the X direction and the Y direction. As shown in FIGS. 7 and 9, the
本実施形態の電源線15は、基板10に垂直な方向からみて、選択トランジスタTsl(素子部411)や選択線11および初期化トランジスタTint(第2素子部312)や初期化線12と重なり合わないように、その形状や寸法が選定されている。換言すると、電源線15は、図9に示すように、選択線11に沿った各選択トランジスタTslの配列と初期化線12に沿った各初期化トランジスタTintの配列との間隙の領域にてX方向に延在する。
The
第2データ線部132は、第1データ線部131と協働してデータ線13を構成する部分であり、図7および図9に示すように各電源線15の間隙にてY方向に延在する。図7に示すように、第2データ線部132のうちY方向の正側(下側)の端部132aは、第1データ線部131におけるY方向の負側(上側)の端部131a(図6参照)と重なり合う。端部132aと端部131aとは第1絶縁層L1を貫通するコンタクトホールHa5を介して相互に導通する。同様に、第2データ線部132のうちY方向の負側の端部132bと第1データ線部131におけるY方向の正側の端部131b(図6参照)とはコンタクトホールHa6を介して相互に導通する。以上のように、Y方向に沿って交互に配列する第1データ線部131と第2データ線部132とが電気的に接続されることによって、Y方向に直線状に延在するデータ線13が構成される。
The second
図7に示すように、第2データ線部132には分岐部134が連設される。分岐部134は、選択線11を挟んで容量素子C1とは反対側に位置する部分であり、X方向に延在して半導体層41の素子部411と重なり合う。この分岐部134は、第1絶縁層L1とゲート絶縁層L0とを貫通するコンタクトホールHa7を介して素子部411に導通する。すなわち、選択トランジスタTslとデータ線13とは分岐部134を介して電気的に接続される。
As shown in FIG. 7, a
図7および図9に示すように、各単位素子Pの容量素子C1は、そのX方向の正側に隣接する他の単位素子Pに対応したデータ線13に隣接する。図10は、任意のひとつの単位素子P1とそのX方向の正側に隣接する他の単位素子P2との近傍を拡大して示す断面図である。同図においては、単位素子P1の中間導電体51(ここでは特に容量素子C1の電極E1)と、単位素子P2に対応したデータ線13の第1データ線部131とが図示されている。
As shown in FIGS. 7 and 9, the capacitive element C1 of each unit element P is adjacent to the
中間導電体51と第1データ線部131とは同層から形成されて相互に近接するから、図10に示すように、中間導電体51の電極E1と第1データ線部131とは容量的に結合して両者間には容量(寄生容量)Caが付随する。したがって、単位素子P1の電極E1(さらには駆動トランジスタTdrのゲート電極511)の電位Vgは、本来ならば単位素子P1に対応したデータ線13の電位の変動量(単位素子P1の階調に応じた電圧)のみによって設定されるべきにも拘わらず、実際には単位素子P2に対応した第1データ線部131の電位の変動量(単位素子P2の階調に応じた電圧)の影響も受ける。すなわち、各単位素子Pの駆動トランジスタTdrにおけるゲート電位Vgを正確に設定できず、この結果として発光素子Eの光量に誤差が生じる可能性がある。
Since the
図7に示すように、第1データ線部131と電源線15とは第1絶縁層L1を挟んで対向する。したがって、第1データ線部131と電源線15との間には容量が形成される。本実施形態においては、図10に示すように、単位素子P2の第1データ線部131と電源線15との間に形成される容量Cbの容量値c2が、この第1データ線部131と単位素子P1の中間導電体51(電極E1)との間に付随する容量Caの容量値c1よりも大きい。この構成によれば、単位素子P2の第1データ線部131の電位の変動によって単位素子P1の中間導電体51(電極E1)に与えられる影響が容量Cbによって低減される。したがって、各単位素子Pにおける駆動トランジスタTdrのゲート電位Vgやこのゲート電位Vgに応じた発光素子Eの光量を高い精度で所期値に設定することができる。
As shown in FIG. 7, the first
本実施形態においては、以上の条件(c2>c1)が満たされるように、第1データ線部
131と電源線15との距離(第1絶縁層L1の膜厚)や、単位素子P1の中間導電体51と単位素子P2の第1データ線部131との間隔が選定されている。さらに詳述すると、単位素子P2の第1データ線部131と電源線15との距離(第1絶縁層L1の膜厚)は、単位素子P1の中間導電体51と単位素子P2の第1データ線部131との間隔よりも小さい。また、単位素子P2の第1データ線部131と電源線15とが第1絶縁層L1を挟んで対向する面積(すなわち基板10に垂直な方向からみて第1データ線部131と電源線15とが重なり合う部分の面積)は、この第1データ線部131と単位素子P1の中間導電体51とが対向する面積(すなわち中間導電体51の側端面(基板10に垂直な側面)のうち第1データ線部131の側端面に対向する領域の面積)よりも大きい。以上のように各部の寸法や間隔を選定することによって容量値c2を容量値c1よりも大きくすることができる。
In the present embodiment, the distance (the film thickness of the first insulating layer L1) between the first
ただし、データ線13のデータ電位Vdataに応じて駆動トランジスタTdrのゲート電位Vgを正確に設定するためには、任意の単位素子P2における容量Cbの容量値c2が、その単位素子P2の容量素子C1の容量値C(ゲート電極511に容量Csが寄生する場合には容量素子C1と寄生容量Csとの合成容量)よりも小さいことが望ましい。この条件を満たすために、例えば、第1データ線部131と電源線15との間隙は、容量素子C1における電極E1と電極E2との間隙よりも大きい寸法に選定される。さらに詳述すると、第1データ線部131と電源線15との間に介在する第1絶縁層L1(すなわち容量Cbの誘電体)の膜厚は、電極E1と電極E2との間に介在するゲート絶縁層L0(容量素子C1の誘電体)の膜厚よりも大きい寸法に選定される。また、電極E1と電極E2との対向する面積(すなわち容量素子C1の面積)が第1データ線部131と電源線15との対向する面積よりも大面積とされた構成によっても、容量Cbの容量値c2は容量素子C1の容量値Cよりも小さくなる。
However, in order to accurately set the gate potential Vg of the drive transistor Tdr according to the data potential Vdata of the
さて、図4に示すように、第2データ線部132や電源線15が形成された第1絶縁層L1の表面はその全域にわたって第2絶縁層L2に覆われる。図3および図4に示すように、第2絶縁層L2の表面には第1電極21が形成される。第1電極21は、基板10に垂直な方向からみて素子導通部71や駆動トランジスタTdrや容量素子C1と重なり合う略矩形状の電極である。本実施形態の第1電極21は、アルミニウムや銀などの金属またはこれらの金属を主成分とする合金など光反射性の導電性材料によって形成される。この第1電極21は、第2絶縁層L2を貫通するコンタクトホールHa8を介して素子導通部71の部分712に導通する。すなわち、駆動トランジスタTdrのドレイン領域311dと発光素子Eの第1電極21とは素子導通部71を介して電気的に接続される。
As shown in FIG. 4, the surface of the first insulating layer L1 on which the second
第1電極21が形成された第2絶縁層L2の面上には、各単位素子Pの境界を仕切る形状(格子状)の隔壁25が形成される。この隔壁25は、相隣接する第1電極21を電気的に絶縁させる役割(すなわち第1電極21の電位の個別的な制御を可能とする役割)を担う。各発光素子Eの発光層23は、隔壁25の内周面に包囲されて第1電極21を底面とする窪みに形成される。なお、発光層23による発光を促進または効率化するための各種の機能層(正孔注入層、正孔輸送層、電子注入層、電子輸送層、正孔ブロック層、電子ブロック層)が発光層23に積層された構成としてもよい。
On the surface of the second insulating layer L2 on which the
図4に示すように、第2電極22は、複数の単位素子Pにわたって連続に形成されて発光層23および隔壁25を覆う電極である。したがって、隔壁25は、各発光素子Eの間隙の領域において各第1電極21と第2電極22とを電気的に絶縁する。換言すると、隔壁25は、第1電極21と第2電極22との間に電流が流れる領域(すなわち実際に発光する領域)を画定する。第2電極22は、ITO(Indium Tin Oxide)やIZO(Indium Zinc Oxide)といった光透過性の導電性材料によって形成される。したがって、発光層23から基板10とは反対側に出射した光と発光層23から基板10側に出射して第1電極21の表面で反射した光とは第2電極22を透過して出射する。すなわち、本実施形態の発光装置Dはトップエミッション型である。
As shown in FIG. 4, the
第2電極22はその全域にわたって封止材(図示略)に覆われる。この封止材は、第2電極22を保護する第1層と、第2電極22の表面の段差を平坦化する第2層と、第2電極22や発光層23への不純物(例えば水分)の浸入を防止する第3層(バリア層)とが第2電極22側からこの順番に積層された構造となっている。
The
以上に説明したように、本実施形態においては、駆動トランジスタTdrを挟んで容量素子C1とは反対側の領域に素子導通部71が配置される。この構成によれば、容量素子C1に要求される容量値を低減できるという効果が奏される。この効果について詳述すると以下の通りである。
As described above, in the present embodiment, the
いま、基板10に垂直な方向からみて駆動トランジスタTdrと容量素子C1との間隙に素子導通部71が配置された構成(以下「構成1」という)を想定する。この構成1においては、容量素子C1の電極E1と素子導通部71とが第1絶縁層L1を挟んで近接する。したがって、図11に破線で図示されるように、電極E1と素子導通部71(第1電極21)との間には容量Cxが付随する。
Now, a configuration (hereinafter referred to as “
書込期間において電極E1の電位は「ΔV・C/(C+Cs)」だけ変化する。構成1における容量値Csは、電極E1と素子導通部71とが容量的に結合しない場合と比較して容量Cxの分だけ増大するから、データ線13の電位の変動量ΔVに対する駆動トランジスタTdrのゲート電位Vgの変動量は制限される。したがって、ゲート電位Vgを変動量ΔVに応じて広範囲に変動させるためには(すなわち発光素子Eの光量の範囲を充分に確保するためには)、ゲート絶縁層L0の膜厚の低減や電極E1および電極E2の面積の増大といった方策によって、容量素子C1に充分な容量値Cを確保する必要がある。ゲート絶縁層L0の膜厚を低減するには限界があるから、構成1においては結局のところ電極E1や電極E2の面積を増大させる必要がある。しかしながら、容量素子C1の面積を増大した場合には単位素子Pの高精細化が制限されるという問題がある。
In the writing period, the potential of the electrode E1 changes by “ΔV · C / (C + Cs)”. The capacitance value Cs in the
なお、第1絶縁層L1を充分な膜厚に形成することで電極E1と素子導通部71とを離間させれば、構成1においても容量Cxは低減される。しかしながら、第1絶縁層L1を厚く形成すると、クラックなど成膜の不良が発生し易くなるという問題や、コンタクトホールの不良(例えば第1絶縁層L1のうちコンタクトホールの部分が完全に除去されないといった不良)に起因して各要素が完全には導通されないといった問題が生じ得るから、この方法による容量Cxの低減には限界がある。
If the electrode E1 and the
これに対し、本実施形態においては、駆動トランジスタTdrを挟んで容量素子C1とは反対側の領域に素子導通部71が配置されるから、電極E1と素子導通部71とに付随する容量Cxは構成1と比較して充分に低減される。したがって、容量素子C1の面積を構成1ほど増大させなくても、駆動トランジスタTdrのゲート電極511のゲート電位Vg(さらには発光素子Eの光量)を広範囲にわたって変化させることができる。
On the other hand, in the present embodiment, since the
また、本実施形態においては、電源線15と同層から形成される素子導通部71および接続部61の双方が、基板10に垂直な方向からみて駆動トランジスタTdrのY方向の負側(すなわち電源線15の幅方向の一方の側)に位置する。この構成によれば、第1絶縁層L1の表面のうち駆動トランジスタTdrに対してY方向の正側(電源線15の幅方向の他方の側)に、電源線15が形成されるスペースを充分に確保することが可能である。したがって、電源線15を幅広に形成してその抵抗を低減できるという効果が奏される。特に、本実施形態においては、容量素子C1と重なり合うように電源線15が形成されるから、例えば電源線15が駆動トランジスタTdrのソース領域31sのみと重なり合う構成と比較して、電源線15の抵抗は大幅に低減される。そして、この低抵抗化によって電源線15の面内における電圧降下が抑制されるから、各単位素子Pに供給される電源電位Vddのバラツキやこれに起因した各発光素子Eの光量のバラツキを低減できる。
In the present embodiment, both the
また、例えば素子導通部71や接続部61が駆動トランジスタTdrと容量素子C1との間隙に配置された構成においては、素子導通部71や接続部61を避ける形状に電源線15を形成する必要がある。しかしながら、このように電源線15の形状を複雑化すると、製造技術上の理由から電源線15の断線や損傷が発生し易いという問題がある。これに対し、本実施形態によれば、駆動トランジスタTrを挟んで素子導通部71や接続部61とは反対側に電源線15のスペースが確保されるから、図7に例示したように電源線15を単純な帯状の形状とすることが可能である。この結果として電源線15の断線や破損が抑制されるから、本実施形態によれば発光装置Dの歩留まりを向上することも可能である。
For example, in a configuration in which the
ところで、電源線15の低抵抗化という観点のみからすれば、駆動トランジスタTdrや容量素子C1だけでなく選択トランジスタTslや初期化トランジスタTintにも電源線15が重なり合う構成(以下「構成2」という)としてもよい。しかしながら、この構成2においては、選択トランジスタTslや選択線11が電源線15と容量的に結合し(すなわち両者間に容量が寄生し)、この容量に起因して選択信号Saに波形の鈍りが発生し易いという問題がある。同様に、初期化トランジスタTintや初期化線12と電源線15との間に付随する容量も、初期化信号Sbの波形の鈍りの原因となり得る。したがって、構成2においては、選択トランジスタTslや初期化トランジスタTintのスイッチングが遅延するという問題がある。
By the way, from the standpoint of reducing the resistance of the
これに対し、本実施形態においては、基板10に垂直な方向からみて、選択トランジスタTslや選択線11および初期化トランジスタTintや初期化線12には電源線15が重なり合わないから、これらの要素と電源線15との間に寄生する容量は構成2と比較して低減される。したがって、本実施形態によれば、選択信号Saや初期化信号Sbの波形の鈍りを抑制して選択トランジスタTslや初期化トランジスタTintを高速に動作させることができる。
On the other hand, in the present embodiment, the
<B−2:第2実施形態>
次に、本発明の第2実施形態における単位素子Pの具体的な構成を説明する。図12は、本実施形態における単位素子Pの構成を示す平面図であり、図13ないし図15は、単位素子Pが形成される各段階における基板10の面上の様子を示す平面図である。なお、以下に示す各形態において、第1実施形態と共通する要素には同一の符号を付してその説明を適宜に省略する。
<B-2: Second Embodiment>
Next, a specific configuration of the unit element P in the second embodiment of the present invention will be described. FIG. 12 is a plan view showing a configuration of the unit element P in the present embodiment, and FIGS. 13 to 15 are plan views showing states on the surface of the
図13に示すように、基板10の面上には半導体層32と半導体層42と半導体層45とが半導体材料によって同層から形成される。半導体層32は、駆動トランジスタTdrを構成する略矩形状の部分である。半導体層42は、半導体層32からみてY方向の正側に形成された部分であり、略矩形状の電極E2と、電極E2の左下部からX方向に延在する素子部421とを含む。素子部421は、選択トランジスタTslの半導体層として機能する部分である。半導体層45は、初期化トランジスタTintを構成する部分であり、半導体層42を挟んで半導体層32とは反対側の領域にてX方向に延在する。
As shown in FIG. 13, the
以上の各部が形成された基板10の表面はゲート絶縁層L0に覆われる。図14に示すように、ゲート絶縁層L0の面上には、第1データ線部131と選択線11および初期化線12と中間導電体52と第1中継配線部171とが同層から形成される。第1データ線部131は、第1実施形態と同様にデータ線13を構成する部分であり、中間導電体52からみてX方向の正側の領域にてY方向に延在する。
The surface of the
初期化線12は、X方向に延在する部分からY方向の負側に分岐して半導体層45に重なり合う第1ゲート電極121と第2ゲート電極122とを有する。半導体層45のうち第1ゲート電極121および第2ゲート電極122の各々と重なり合う部分が初期化トランジスタTintのチャネル領域である。同様に、選択線11は、X方向に延在する部分からY方向の負側に分岐して半導体層42の素子部421に重なり合う第1ゲート電極111と第2ゲート電極112とを有する。第1ゲート電極111と第2ゲート電極112とは間隔をあけてX方向に隣接する。素子部421のうちゲート絶縁層L0を挟んで第1ゲート電極111および第2ゲート電極112の各々と重なり合う部分が選択トランジスタTslのチャネル領域である。以上のように、本実施形態の選択トランジスタTslおよび初期化トランジスタTintは、デュアルゲート構造の薄膜トランジスタである。
The
中間導電体52は、電極E2に対向して容量素子C1を構成する電極E1と、電極E1からY方向の負側に連続するゲート電極521と、電極E1のうちX方向における略中央からY方向の正側に突出する接続部523とを含む。ゲート電極521は、半導体層32のY方向に沿った全寸法にわたって半導体層32と重なり合うようにY方向に延在する。図14に示すように、半導体層32のうちゲート絶縁層L0を挟んでゲート電極521に対向する領域が駆動トランジスタTdrのチャネル領域32cである。また、チャネル領域32cを挟んでX方向の負側の領域はドレイン領域32dであり、その反対側の領域はソース領域32sである。
The
第1中継配線部171は、初期化トランジスタTintと駆動トランジスタTdrのドレイン領域32dとを電気的に接続するための配線(以下「中継配線」という)を構成する部分であり、中間導電体52からみてX方向の負側の領域にてY方向に延在する。すなわち、本実施形態における中間導電体52は第1データ線部131と第1中継配線部171との間隙に配置される。
The first
以上の各部が形成されたゲート絶縁層L0の表面はその全域にわたって第1絶縁層L1に覆われる。図12および図15に示すように、第1絶縁層L1の面上には、第2データ線部132と接続部62と第2中継配線部172と素子導通部72と電源線15とが形成される。
The surface of the gate insulating layer L0 on which the above portions are formed is covered with the first insulating layer L1 over the entire area. As shown in FIGS. 12 and 15, the second
第2データ線部132は、第1実施形態と同様に、第1データ線部131と協働してデータ線13を構成する配線である。すなわち、第2データ線部132は、コンタクトホールHb1を介して第1データ線部131の上端部131a(図14参照)に導通する端部132aからY方向に延在して端部132bに至る。端部132bは、コンタクトホールHb2を介して第1データ線部131の下端部131b(図14参照)に導通する。また、本実施形態の第2データ線部132は、第1絶縁層L1とゲート絶縁層L0とを貫通するコンタクトホールHb3を介して素子部421の端部に導通する。すなわち、データ線13と選択トランジスタTslとはコンタクトホールHb3を介して電気的に接続される。
Similar to the first embodiment, the second
図14および図15に示すように、接続部62は、中間導電体52の接続部523と半導体層45のX方向における正側の端部451とに重なり合うようにY方向に延在する。接続部62は、第1絶縁層L1を貫通するコンタクトホールHb4を介して接続部523(電極E1やゲート電極521))に導通するとともに、第1絶縁層L1とゲート絶縁層L0とを貫通するコンタクトホールHb5を介して半導体層45の端部451に導通する。すなわち、容量素子C1の電極E1(さらには駆動トランジスタTdrのゲート電極521)と初期化トランジスタTintとは接続部62を介して電気的に接続される。
As shown in FIGS. 14 and 15, the connecting
図15のように基板10に垂直な方向からみると、接続部62は、選択トランジスタTslの第1ゲート電極111と第2ゲート電極112との間隙の領域内に位置する。したがって、接続部62は第1ゲート電極111や第2ゲート電極112と重なり合わない。ここで、例えば第1ゲート電極111(または第2ゲート電極112)と接続部62とが重なり合う構成においては、両者が容量的に結合する。したがって、接続部62の電位(すなわち電極E1や駆動トランジスタTdrのゲート電極511の電位)の変動に伴なって第1ゲート電極111の電位も変化し、この結果として初期化信号Sbの波形が鈍る場合がある。初期化信号Sbの波形の鈍りは初期化トランジスタTintの動作の動作の遅延の原因となる。
As seen from the direction perpendicular to the
これに対し、本実施形態においては、第1ゲート電極111や第2ゲート電極112とは重なり合わないように接続部62が形成されるから、接続部62と第1ゲート電極111や第2ゲート電極112との間の容量的な結合は抑制される。したがって、接続部62の電位の変動が初期化トランジスタTintに与える影響が低減され、この結果として初期化トランジスタTintを高速に動作させることが可能となる。
In contrast, in the present embodiment, since the
また、以上のように初期化トランジスタTintと容量素子C1の電極E1とが接続部62を介して導通する構成によれば、選択トランジスタTslや初期化トランジスタTintのチャネル長を充分に確保できるから、チャネル長が制限される構成と比較して選択トランジスタTslや初期化トランジスタTintにおける電流のリークを抑制することが可能である。選択トランジスタTslや初期化トランジスタTintは駆動トランジスタTdrのゲート電極521に接続されるから、各々における電流のリークの削減によって、駆動期間におけるゲート電極521の電位の変動が抑制される。したがって、本実施形態によれば、発光素子Eの光量を高い精度で所期値に維持することが可能である。
Further, as described above, according to the configuration in which the initialization transistor Tint and the electrode E1 of the capacitive element C1 are conducted through the
図15の素子導通部72は、第1実施形態の素子導通部71と同様に駆動トランジスタTdrのドレイン電極と発光素子Eの第1電極21との間に介在して両者を電気的に接続する部分である。この素子導通部72は、Y方向に延在する部分721と、駆動トランジスタTdrを挟んで容量素子C1とは反対側に位置する部分722とが連続する形状(略L字状)である。部分721は、第1中継配線部171の端部171a(図14参照)と半導体層32のドレイン領域32dとに重なり合う。部分721は、第1絶縁層L1を貫通するコンタクトホールHb6を介して上端部171aに導通する。
15 is interposed between the drain electrode of the drive transistor Tdr and the
第1絶縁層L1のうちドレイン領域32dと重なり合う領域には、第1絶縁層L1とゲート絶縁層L0とを貫通する複数(ここでは2個)のコンタクトホールHb7が形成される。これらのコンタクトホールHb7はゲート電極521が延在するY方向(すなわち駆動トランジスタTdrのチャネル幅の方向)に配列する。素子導通部72の部分721は、各コンタクトホールHb7を介してドレイン領域32dに導通する。
A plurality (two in this case) of contact holes Hb7 penetrating the first insulating layer L1 and the gate insulating layer L0 are formed in a region of the first insulating layer L1 overlapping the
第2中継配線部172は、図14および図15に示すように、半導体層45におけるX方向の負側の端部452と第1中継配線部171とに重なり合うようにY方向に延在する配線である。この第2中継配線部172は、第1絶縁層L1とゲート絶縁層L0とを貫通するコンタクトホールHb8を介して端部452に導通するとともに、第1絶縁層L1を貫通するコンタクトホールHb9を介して第1中継配線部171の下端部171bに導通する。以上のように、初期化トランジスタTintと駆動トランジスタTdrのドレイン領域32d(さらには素子導通部72)とは、第1中継配線部171と第2中継配線部172とから構成される中継配線17を介して電気的に接続される。
As shown in FIGS. 14 and 15, the second
図16は、図15の段階にある4個の単位素子PがX方向およびY方向にわたって配列する様子を示す平面図である。図15および図16に示すように、本実施形態における電源線15は、複数の単位素子PにわたってX方向に延在する第1部分151と、複数の単位素子PにわたってY方向に延在する第2部分152とが交差する形状(格子状)の配線である。
FIG. 16 is a plan view showing a state in which the four unit elements P in the stage of FIG. 15 are arranged in the X direction and the Y direction. As shown in FIGS. 15 and 16, the
図15に示すように、第1絶縁層L1のうち半導体層32のソース領域32sと重なり合う領域には、第1絶縁層L1とゲート絶縁層L0とを貫通する複数(ここでは2個)のコンタクトホールHb10が形成される。これらのコンタクトホールHb10はゲート電極521が延在するY方向に配列する。電源線15(第2部分152)は、各コンタクトホールHb10を介してソース領域32sに導通する。
As shown in FIG. 15, in the region of the first insulating layer L1 that overlaps the
第1部分151は、各第2データ線部132の間隙の領域と、第2中継配線部172および素子導通部72(部分721)の間隙の領域とを通過するようにX方向に延在する。したがって、図15や図16のように基板10に垂直な方向からみると、第1部分151は、第1データ線部131と第1中継配線部171と容量素子C1とに重なり合う。また、第2部分152は、素子導通部72(部分722)および第2データ線部132の間隙の領域と、接続部62および第2データ線部132の間隙の領域とを通過するようにY方向に延在する。図15や図16に示すように、電源線15は、選択トランジスタTslや初期化トランジスタTintに重なり合わない。
The
以上の各要素が形成された第1絶縁層L1の表面はその全域にわたって第2絶縁層L2に覆われる。図12に示すように、発光素子Eやその間隙を仕切る隔壁25は第2絶縁層L2の面上に形成される。素子導通部72の部分722は、第1実施形態と同様に、第2絶縁層L2を貫通するコンタクトホールHb11を介して第1電極21に導通する。図12に示すように、発光素子Eや隔壁25の具体的な構成は第1実施形態と同様である。
The surface of the first insulating layer L1 on which the above elements are formed is covered with the second insulating layer L2 over the entire area. As shown in FIG. 12, the light emitting element E and the
以上に説明したように、本実施形態においては、駆動トランジスタTdrを挟んで容量素子C1とは反対側に素子導通部72が配置される。したがって、第1実施形態と同様に、電極E1と素子導通部72とに寄生する容量(図11の容量Cx)が削減され、この結果として容量素子C1の容量値を削減することができる。また、選択トランジスタTslや初期化トランジスタTintと重なり合わないように電源線15が形成されるから、第1実施形態と同様に、選択トランジスタTslや初期化トランジスタTintを所期のタイミングにて高速に動作させることができる。
As described above, in the present embodiment, the
また、本実施形態においては、素子導通部72や接続部62や第2中継配線部172が電源線15と同層から形成され、かつ、駆動トランジスタTdrを挟んでX方向の負側(すなわち電源線15の幅方向の一方の側)に素子導通部72が配置されるとともにその反対側(電源線15の幅方向における他方の側)に接続部62や第2中継配線部172が配置される。したがって、素子導通部72と接続部62(第2中継配線部172)との間隙に、電源線15のうちX方向に延在する第1部分151が形成されるべきスペースを充分に確保することが可能である。さらに、基板10に垂直な方向からみて容量素子C1と重なり合うスペースも電源線15の形成に利用できる。したがって、第1実施形態と同様に、電源線15(第1部分151)を幅広に形成してその抵抗を低減できるという効果が奏される。
Further, in the present embodiment, the
しかも、本実施形態においては、Y方向に延在する第2部分152によって各第1部分151が連結されるから、電源線15が第1部分151のみから構成される場合と比較して、電源線15の抵抗をいっそう低減することができる。また、電源線15の第1部分151の形状が単純な帯状とされるから、電源線15と同層から形成される要素(素子導通部72や接続部62)を避けるように電源線15が複雑な形状に形成された構成と比較して、電源線15の断線や破損を抑制することができる。
In addition, in the present embodiment, since the
また、本実施形態においては、各単位素子PにおけるX方向の正側の周縁に沿ってデータ線13が延在するとともにX方向の負側の周縁に沿って中継配線17が延在する。この構成において、例えば図16に示すように任意のひとつの単位素子P1とそのX方向の負側に隣接する他の単位素子P2とに着目すると、単位素子P1の容量素子C1と単位素子P2に対応したデータ線13との間には単位素子P1の中継配線17が介在する。したがって、ひとつの単位素子Pの容量素子C1とこれに隣接する単位素子Pのデータ線13とが近接する第1実施形態の構成と比較して、単位素子P1の容量素子C1と単位素子P2のデータ線13との間に形成される容量は低減される。この構成によれば、単位素子P2のデータ線13の電位の変動が単位素子P1の容量素子C1に与える影響が低減されるから、各単位素子Pにおける駆動トランジスタTdrのゲート電位Vgやこのゲート電位Vgに応じた発光素子Eの光量を高い精度で所期値に設定することができる。
Further, in the present embodiment, the
<第2実施形態の変形例>
次に、以上に説明した第2実施形態の変形例を説明する。図17は、本変形例において第1絶縁層L1が形成された段階(図14の段階)を示す平面図である。第2実施形態においては、駆動トランジスタTdrのゲート電極521がY方向に延在する構成を例示した。これに対し、本変形例においては、図17に示すようにゲート電極521がX方向に延在する。なお、本変形例のうち第2実施形態と同様の要素については共通の符号を付してその説明を適宜に省略する。
<Modification of Second Embodiment>
Next, a modification of the second embodiment described above will be described. FIG. 17 is a plan view showing a stage (stage of FIG. 14) in which the first insulating layer L1 is formed in the present modification. In the second embodiment, the configuration in which the
図17に示すように、本実施形態の中間導電体52は、電極E1の左上部からY方向の負側に延在する連結部525と、この連結部525からX方向に延在して半導体層32と重なり合うゲート電極521とを含む。ゲート電極521は、半導体層32のX方向における全寸法にわたってX方向に延在する。半導体層32のうちゲート絶縁層L0を挟んでゲート電極521に対向する領域が駆動トランジスタTdrのチャネル領域32cである。また、チャネル領域32cを挟んで電極E1側の領域がソース領域32sであり、その反対側の領域がドレイン領域32dである。
As shown in FIG. 17, the
図18は、図17の段階からさらに電源線15や素子導通部72が形成された段階(図15の段階)を示す平面図である。図18に示すように、素子導通部72は、駆動トランジスタTdrを挟んで容量素子C1とは反対側の領域に略矩形状に形成される。図17および図18に示すように、素子導通部72は、ゲート電極511が延在するX方向(すなわち駆動トランジスタTdrのチャネル長の方向)に配列する複数のコンタクトホールHb7を介してドレイン領域32dに導通する。また、電源線15は、ゲート電極511に沿ってX方向に配列する複数のコンタクトホールHb10を介してソース領域32sに導通する。
18 is a plan view showing a stage (stage of FIG. 15) in which the
以上に説明したように駆動トランジスタTdrのゲート電極521はX方向に延在するから、ドレイン領域32dは、ゲート電極521を挟んで容量素子C1とは反対側の領域に、X方向に沿って長尺状に形成される。この構成においては、駆動トランジスタTdrに沿ってY方向に延在する部分(第1実施形態の部分721)を素子導通部72に形成する必要がない。したがって、本変形例によれば、図18と図15との対比から理解されるように、電源線15のうちゲート電極521の方向に延在する第1部分151を、第2実施形態よりも幅広に形成できるという利点がある。
As described above, since the
また、本変形例においては、各コンタクトホールHb7とコンタクトホールHb6(中継配線17と素子導通部72とが導通する部分)とコンタクトホールHb1(第1データ線部131と第2データ線部132とが導通する部分)とがX方向に沿って直線状に配列する。したがって、各コンタクトホール(Hb7・Hb6・Hb1)のY方向における位置が相違する構成と比較して、X方向に沿って直線状(帯状)に延在する第1部分151の線幅を充分に確保することができる。
Further, in this modification, each contact hole Hb7, contact hole Hb6 (a portion where the
ところで、第2実施形態においては、電源線15の第1部分151と直交する方向にゲート電極521が延在する。したがって、ゲート電極521の長さ(より厳密には素子導通部72の部分721の長さ)が増加するほど第1部分151の線幅は縮小される。これに対し、本変形例においては、第1部分151と平行な方向にゲート電極521が延在するから、第1部分151の線幅を縮小することなくゲート電極521の長さを増加させることができる。ゲート電極521の長さは駆動トランジスタTdrのチャネル幅に相当するから、本変形例によれば、第1部分151の線幅を維持しながら駆動トランジスタTdrのチャネル幅を増大させることができる。このようにチャネル幅が大きい駆動トランジスタTdrによれば、電源線15から駆動トランジスタTdrを経由して発光素子Eに供給される電流量を充分に確保できるという利点がある。
By the way, in the second embodiment, the
<C:変形例>
以上の形態には様々な変形が加えられる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
<C: Modification>
Various modifications are added to the above embodiment. An example of a specific modification is as follows. In addition, you may combine each following aspect suitably.
<C−1:変形例1>
以上の各形態における単位素子Pの電気的な構成は適宜に変更される。本発明に適用される単位素子Pの具体的な態様を以下に例示する。
<C-1:
The electrical configuration of the unit element P in each of the above embodiments is appropriately changed. Specific embodiments of the unit element P applied to the present invention are exemplified below.
(1)図19に示すように、駆動トランジスタTdrと発光素子Eとの間にトランジスタ(以下「発光制御トランジスタ」という)Tcntが介在する構成としてもよい。この発光制御トランジスタTcntは、駆動トランジスタTdrのドレイン電極と発光素子Eの第1電極21との電気的な接続を、発光制御線14に供給される発光制御信号Scに応じて制御するスイッチング素子である。発光制御トランジスタTcntがオン状態に変化すると電源線15から発光素子Eへの電流の経路が形成されて発光素子Eの発光が許可され、発光制御トランジスタTcntがオフ状態に変化するとこの経路が遮断されて発光素子Eの発光が禁止される。したがって、この構成によれば、初期化期間や書込期間を除外した駆動期間のみにおいて発光制御トランジスタTcntをオン状態として発光素子Eを発光させるといった具合に、発光素子Eが実際に発光する期間を正確に規定することができる。
(1) As shown in FIG. 19, a transistor (hereinafter referred to as “light emission control transistor”) Tcnt may be interposed between the drive transistor Tdr and the light emitting element E. The light emission control transistor Tcnt is a switching element that controls the electrical connection between the drain electrode of the drive transistor Tdr and the
第1実施形態および第2実施形態の各々において、発光制御トランジスタTcntは、例えば駆動トランジスタTdrを挟んで容量素子C1とは反対側(すなわちY方向の負側)に配置される。この態様によれば、例えば発光制御トランジスタTcntが駆動トランジスタTdrと容量素子C1との間隙の領域に配置された構成と比較して、電源線15を駆動トランジスタTdrおよび容量素子C1の双方と重なり合うように幅広に形成できるという利点がある。
In each of the first embodiment and the second embodiment, the light emission control transistor Tcnt is disposed, for example, on the opposite side (that is, the negative side in the Y direction) from the capacitive element C1 across the drive transistor Tdr. According to this aspect, for example, the
(2)図20に示すように、駆動トランジスタTdrのゲート電極とソース電極(電源線15)との間に容量素子C2が介挿された構成としてもよい。この構成によれば、書込期間にて設定された駆動トランジスタTdrのゲート電位Vgを駆動期間にて容量素子C2に保持できるという利点がある。もっとも、駆動トランジスタTdrのゲート電極の面積(チャネル領域の面積)が充分に確保される構成においては、この駆動トランジスタTdrのゲート容量によってゲート電位Vgが保持される。したがって、第1実施形態および第2実施形態のように容量素子C2が配置されない構成であっても、駆動期間にてゲート電位Vgを保持することは可能である。 (2) As shown in FIG. 20, a capacitive element C2 may be interposed between the gate electrode and the source electrode (power supply line 15) of the drive transistor Tdr. According to this configuration, there is an advantage that the gate potential Vg of the driving transistor Tdr set in the writing period can be held in the capacitive element C2 in the driving period. However, in the configuration in which the area of the gate electrode (channel area) of the drive transistor Tdr is sufficiently secured, the gate potential Vg is held by the gate capacitance of the drive transistor Tdr. Therefore, the gate potential Vg can be held in the driving period even when the capacitor C2 is not disposed as in the first and second embodiments.
(3)図21に示す構成の単位素子Pも採用される。この単位素子Pにおいては、以上の各形態における容量素子C1や初期化トランジスタTint(初期化線12)が形成されず、駆動トランジスタTdrのゲート電極とデータ線13との電気的な接続が選択トランジスタTslによって制御される。また、駆動トランジスタTdrのゲート電極とソース電極(電源線15)との間には容量素子C2が介在する。
(3) The unit element P having the configuration shown in FIG. 21 is also adopted. In this unit element P, the capacitive element C1 and the initialization transistor Tint (initialization line 12) in each of the above embodiments are not formed, and the electrical connection between the gate electrode of the drive transistor Tdr and the
この構成において選択トランジスタTslがオン状態に変化すると、発光素子Eに指定された階調に応じたデータ電位Vdataがデータ線13から選択トランジスタTslを経由して駆動トランジスタTdrのゲート電極に供給される。このときに容量素子C2にはデータ電位Vdataに応じた電荷が蓄積されるから、選択トランジスタTslがオフ状態に変化しても、駆動トランジスタTdrのゲート電位Vgはデータ電位Vdataに維持される。したがって、発光素子Eには、駆動トランジスタTdrのゲート電位Vgに応じた電流(データ電位Vdataに応じた電流)が継続的に供給される。この電流の供給によって発光素子Eはデータ電位Vdataに応じた輝度で発光する。
In this configuration, when the selection transistor Tsl changes to the ON state, the data potential Vdata corresponding to the gradation designated for the light emitting element E is supplied from the
図21の容量素子C2は、例えば以上の各形態における容量素子C1と同様の態様で基板10の面上に配置される。この形態によっても第1実施形態から第2実施形態と同様の作用および効果が奏される。以上のように、駆動トランジスタTdrのゲート電極に接続される容量素子は、容量カップリングによって駆動トランジスタTdrのゲート電位Vgを設定するための容量素子C1であってもよいし、データ線13から駆動トランジスタTdrのゲート電極に供給されるデータ電位Vdataを保持するための容量素子C2であってもよい。
The capacitive element C2 in FIG. 21 is disposed on the surface of the
<C−2:変形例2>
以上の形態においては第1電極21が光反射性の材料によって形成された構成を例示したが、発光層23から基板10側への出射光が第1電極21とは別個の反射層によって基板10とは反対側に反射される構成としてもよい。この構成においては、光反射性の材料によって第1絶縁層L1の面上に反射層が形成され、この反射層を覆うように第1電極21が形成される。第1電極21は、ITOやIZOなどの光透過性の導電性材料によって形成される。また、以上の形態においては第2電極22が光透過性の材料によって形成された構成を例示したが、遮光性または光反射性を有する導電性材料を充分に薄く形成した電極が第2電極22とされた構成によっても発光層23からの放射光を透過させることができる。
<C-2: Modification 2>
In the above embodiment, the configuration in which the
もっとも、発光層23からの出射光が基板10を透過して出射するボトムエミッション型の発光装置にも本発明は適用される。この構成においては、例えば、光反射性の導電性材料によって第2電極22が形成されるとともに光透過性の導電性材料によって第1電極21が形成される。そして、発光層23から基板10側への出射光と、発光層23から基板10とは反対側に出射して第2電極22の表面にて反射した光とが、第1電極21および基板10を透過して出射する。
However, the present invention is also applied to a bottom emission type light emitting device in which light emitted from the
<C−3:変形例3>
第1実施形態や第2実施形態においては電源線15が選択トランジスタTslおよび初期化トランジスタTintの何れにも重なり合わない構成を例示したが、電源線15が選択トランジスタTslと重なり合う構成や電源線15が初期化トランジスタTintと重なり合う構成も採用される。
<C-3: Modification 3>
In the first and second embodiments, the configuration in which the
<C−4:変形例4>
第2実施形態においては、接続部62が選択トランジスタTslの第1ゲート電極111と第2ゲート電極112との間隙の領域に形成される構成を例示した。これと同様に、電源線15の第2部分152が初期化トランジスタTintの第1ゲート電極121と第2ゲート電極122との間隙の領域に形成されてもよい。
<C-4: Modification 4>
In the second embodiment, the configuration in which the connecting
<C−5:変形例5>
第1実施形態においては、電源線15がX方向に延在する部分(本発明における「第1部分」)のみを含む構成を例示したが、第2実施形態のように、これらの部分の各々を相互に連結するようにY方向に延在する部分(以下「第2部分」という)を電源線15が含む構成としてもよい。この第2部分は、例えば、図7に図示された接続部61と素子導通部71との間隙の領域や各単位素子Pの間隙の領域にてY方向に延在し、Y方向に隣接する各電源線15(第1部分)を相互に連結する。この構成によれば、第1実施形態と比較して電源線15の抵抗を低減することが可能である。
<C-5: Modification 5>
In the first embodiment, the configuration including only the portion (the “first portion” in the present invention) in which the
<C−6:変形例6>
以上の各形態においては、隔壁25の内周縁の内側の領域のみに発光層23が形成された構成を例示したが、基板10の全面(より詳細には第2絶縁層L2の全面)にわたって発光層23が連続に形成された構成としてもよい。この構成によれば、例えば、スピンコート法などの低廉な成膜技術を発光層23の形成に採用できるという利点がある。なお、第1電極21は発光素子Eごとに個別に形成されるから、発光層23が複数の発光素子Eにわたって連続するとは言っても、発光層23の光量は発光素子Eごとに個別に制御される。以上のように発光層23が複数の発光素子Eにわたって連続する構成においては隔壁25を省略してもよい。
<C-6: Modification 6>
In each of the above embodiments, the configuration in which the
なお、隔壁25で仕切られた各空間に発光材料の液滴を吐出するインクジェット法(液滴吐出法)で発光層23を形成する場合には、以上の各形態のように第2絶縁層L2の面上に隔壁25を配置した構成が好適に採用される。ただし、発光層23を発光素子Eごとに形成するための方法は適宜に変更される。より具体的には、基板10の全域に形成された発光材料の膜体を選択的に除去する方法や、レーザ転写(LITI: Laser-Induced Thermal Imaging)法など各種のパターニング技術によっても発光層23は発光素子Eごとに形成される。この場合には、隔壁25の形成を不要としながら発光素子Eごとに独立に発光層23を形成できる。以上のように、本発明の発光装置において隔壁25は必ずしも必要な要素ではない。
In the case where the
<C−7:変形例7>
以上の各形態においては有機EL材料からなる発光層23を含む発光素子Eを例示したが、本発明における発光素子はこれに限定されない。例えば、無機EL材料からなる発光層を含む発光素子やLED(Light Emitting Diode)素子など様々な発光素子を採用することができる。本発明における発光素子は、電気エネルギの供給(典型的には電流の供給)によって発光する素子であれば足り、その具体的な構造や材料の如何は不問である。
<C-7: Modification 7>
In each of the above embodiments, the light emitting element E including the
<D:応用例>
次に、本発明に係る発光装置を利用した電子機器の具体的な形態を説明する。図22は、以上に説明した何れかの形態に係る発光装置Dを表示装置として採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ2000は、表示装置としての発光装置Dと本体部2010とを備える。本体部2010には、電源スイッチ2001およびキーボード2002が設けられている。この発光装置Dは有機EL材料の発光層23を発光素子Eに使用しているので、視野角が広く見易い画面を表示できる。
<D: Application example>
Next, specific modes of electronic devices using the light-emitting device according to the present invention will be described. FIG. 22 is a perspective view showing the configuration of a mobile personal computer that employs the light-emitting device D according to any one of the embodiments described above as a display device. The
図23に、各形態に係る発光装置Dを適用した携帯電話機の構成を示す。携帯電話機3000は、複数の操作ボタン3001およびスクロールボタン3002、ならびに表示装置としての発光装置Dを備える。スクロールボタン3002を操作することによって、発光装置Dに表示される画面がスクロールされる。
FIG. 23 shows a configuration of a mobile phone to which the light emitting device D according to each embodiment is applied. A
図24に、各形態に係る発光装置Dを適用した携帯情報端末(PDA:Personal Digital Assistants)の構成を示す。情報携帯端末4000は、複数の操作ボタン4001および電源スイッチ4002、ならびに表示装置としての発光装置Dを備える。電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が発光装置Dに表示される。
FIG. 24 shows a configuration of a personal digital assistant (PDA) to which the light emitting device D according to each embodiment is applied. The information
なお、本発明に係る発光装置が適用される電子機器としては、図22から図24に示したもののほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る発光装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の発光装置を利用することができる。 Electronic devices to which the light emitting device according to the present invention is applied include those shown in FIGS. 22 to 24, digital still camera, television, video camera, car navigation device, pager, electronic notebook, electronic paper, calculator. , Word processors, workstations, videophones, POS terminals, printers, scanners, copiers, video players, devices equipped with touch panels, and the like. Further, the use of the light emitting device according to the present invention is not limited to the display of images. For example, in an image forming apparatus such as an optical writing type printer or an electronic copying machine, a writing head that exposes a photosensitive member according to an image to be formed on a recording material such as paper is used. The light emitting device of the present invention can also be used.
D……発光装置、P……単位素子、E……発光素子、10……基板、11……選択線、12……初期化線、13……データ線、15……電源線、21……第1電極、22……第2電極、23……発光層、31,32,41,42,45……半導体層、51,52……中間導電体、61,62……接続部、71,72……素子導通部、511,521……ゲート電極、Tdr……駆動トランジスタ、Tsl……選択トランジスタ、Tint……初期化トランジスタ、C1……容量素子、E1,E2……電極、L0……ゲート絶縁層、L1……第1絶縁層、L2……第2絶縁層。 D: Light emitting device, P: Unit element, E: Light emitting element, 10: Substrate, 11: Selection line, 12: Initialization line, 13 ... Data line, 15 ... Power line, 21 ... ... 1st electrode, 22 ... 2nd electrode, 23 ... Light emitting layer, 31, 32, 41, 42, 45 ... Semiconductor layer, 51, 52 ... Intermediate conductor, 61, 62 ... Connection part, 71 , 72... Element conducting portion, 511, 521... Gate electrode, Tdr... Driving transistor, Tsl... Selection transistor, Tint... Initialization transistor, C1 ... capacitance element, E1, E2. ... gate insulating layer, L1 ... first insulating layer, L2 ... second insulating layer.
ところで、以上の構成においては、発光素子の発光に関わる各要素を電気的に接続する必要となる。例えば、駆動トランジスタと初期化トランジ スタとを電気的に接続するための接続部や駆動トランジスタと発光素子とを電気的に接続するための素子導通部である。接続部や素子導通部は配線部分を有し、配線部分はコンタクトホールを介してトランジスタのドレインまたはソースと接続されるのが一般的である。 Incidentally, in the above configuration, the need to connect the elements involved in the light emission of the light emitting element electrically. For example, a connection part for electrically connecting the drive transistor and the initialization transistor and an element conduction part for electrically connecting the drive transistor and the light emitting element . In general, the connection portion and the element conduction portion have a wiring portion, and the wiring portion is generally connected to a drain or a source of a transistor through a contact hole.
また、接続部や素子導通部は、電源線などの他の要素を回避するように形成する必要がある。そして、このような制約から例えば電源線に充分な線幅を確保できず、この結果として電源線の抵抗が充分に低減されないといった問題が発生し得る。以上のような事情を背景として、本発明は、電源線の抵抗を抑制するという課題の解決を目的としている。 The connection portion and the electrical continuity portion needs to be formed so as to avoid the other components, such as power lines. Due to such restrictions, for example, a sufficient line width cannot be secured for the power supply line, and as a result, the resistance of the power supply line cannot be sufficiently reduced. Against the background of the above circumstances, the present invention aims to solve the problem of the resistance of the power line that suppress Wins.
本発明に係る発光装置は、発光素子と、電源線と、前記電源線と前記発光素子との間に電気的に接続された第1のトランジスタと、前記第1のトランジスタと前記発光素子とを電気的に接続する素子導通部と、前記第1のトランジスタのゲート電極と前記第1のトランジスタのドレインとの間に電気的に接続された第2のトランジスタと、前記第1のトランジスタのゲート電極と前記第2のトランジスタのソースまたはドレインとを電気的に接続する接続部と、を備え、前記電源線は、第1の方向に延在する第1の部分と、前記第1の方向と交差する第2の方向に延在する第2の部分と、を有し、前記素子導通部は、第1の配線部分を有し、前記第1のトランジスタのソースまたはドレインと前記第1の配線部分とは第1のコンタクトホールを介して電気的に接続され、前記接続部は、第2の配線部分を有し、前記第2のトランジスタのソースまたはドレインと前記第2の配線部分とは第2のコンタクトホールを介して電気的に接続され、平面視において、前記第1のコンタクトホールおよび前記第2のコンタクトホールは、前記第1の部分と前記第2の部分とで区画された複数の領域内のうち同じ領域内に位置している、ことを特徴とする。 A light emitting device according to the present invention includes a light emitting element, a power line, a first transistor electrically connected between the power line and the light emitting element, the first transistor, and the light emitting element. An electrically conductive element conducting portion, a second transistor electrically connected between a gate electrode of the first transistor and a drain of the first transistor, and a gate electrode of the first transistor And a connection portion for electrically connecting a source or a drain of the second transistor, and the power supply line crosses the first direction and a first portion extending in the first direction. A second portion extending in a second direction, wherein the element conduction portion has a first wiring portion, and the source or drain of the first transistor and the first wiring portion Is the first contact hole The connection portion has a second wiring portion, and the source or drain of the second transistor and the second wiring portion are electrically connected via a second contact hole. The first contact hole and the second contact hole are located in the same region among a plurality of regions partitioned by the first portion and the second portion in a plan view. It is characterized by that.
この構成によれば、第1のコンタクトホールおよび第2のコンタクトホールは、第1の部分と前記第2の部分とで区画された複数の領域内のうち同じ領域内に位置しているので、電源配線を第1のコンタクトホールおよび第2のコンタクトホールを迂回して引き回す必要がないから、電源線を充分な面積(あるいは線幅)に形成してその抵抗を抑制することができる。 According to this configuration, the first contact hole and the second contact hole are located in the same region among the plurality of regions partitioned by the first portion and the second portion. Since it is not necessary to route the power supply wiring around the first contact hole and the second contact hole, the power supply line can be formed in a sufficient area (or line width) and its resistance can be suppressed.
また、上述した発光装置では、平面視において、前記第1の配線部分および前記第2の配線部分は、前記第1の部分と前記第2の部分とで区画された複数の領域内のうち同じ領域内に位置している、ことが好ましい。In the above-described light emitting device, the first wiring portion and the second wiring portion are the same in a plurality of regions partitioned by the first portion and the second portion in a plan view. It is preferably located within the region.
また、上述した発光装置では、平面視において、前記素子導通部と前記接続部との間には、前記第2の部分が配置されることが好ましい。 In the above-described light emitting device, it is preferable that the second portion is disposed between the element conduction portion and the connection portion in plan view.
また、上述した発光装置では、平面視において、前記素子導通部および前記接続部は、前記第1の部分と前記第2の部分との間の領域に位置していることが好ましい。In the light emitting device described above, it is preferable that the element conduction portion and the connection portion are located in a region between the first portion and the second portion in a plan view.
本発明の好適な態様においては、駆動期間において、前記第1のトランジスタは前記発光素子に電流を供給し、前記駆動期間の前の期間において、前記第2のトランジスタがオン状態にあることで、前記第1のトランジスタがダイオード接続されることが好ましい。
また、前記発光素子は、第1の電極と、第2の電極と、を有し、前記第1の電極は、前記電源線と平面的に重なる部分を有することが好ましい。
さらに、前記第1の方向は、データ線が延在する方向であることが好ましい。
In a preferred aspect of the present invention, in the driving period, the first transistor supplies current to the light-emitting element, and in the period before the driving period, the second transistor is in an on state. The first transistor is preferably diode-connected.
The light-emitting element preferably includes a first electrode and a second electrode, and the first electrode has a portion that overlaps the power supply line in a planar manner.
Furthermore, it is preferable that the first direction is a direction in which the data line extends.
本発明に係る発光装置は、発光素子と、電源線と前記発光素子との間に電気的に接続された第1のトランジスタと、前記第1のトランジスタと前記発光素子とを電気的に接続する素子導通部と、前記第1のトランジスタのゲート電極と前記第1のトランジスタのドレインとの間に電気的に接続された第2のトランジスタと、前記第1のトランジスタのゲート電極と前記第2のトランジスタのソースまたはドレインとを電気的に接続する接続部と、を備え、前記電源線は、第1の方向に延在し、前記素子導通部は、第1の配線部分を有し、A light emitting device according to the present invention electrically connects a light emitting element, a first transistor electrically connected between a power supply line and the light emitting element, and the first transistor and the light emitting element. An element conduction portion; a second transistor electrically connected between a gate electrode of the first transistor and a drain of the first transistor; a gate electrode of the first transistor; A connection portion for electrically connecting a source or a drain of the transistor, the power supply line extends in a first direction, the element conduction portion has a first wiring portion,
前記第1のトランジスタのソースまたはドレインと前記第1の配線部分とは第1のコンタクトホールを介して電気的に接続され、前記接続部は、第2の配線部分を有し、前記第2のトランジスタのソースまたはドレインと前記第2の配線部分とは第2のコンタクトホールを介して電気的に接続され、平面視において、前記第1の方向に交差する第2の方向において、前記第1のコンタクトホールおよび前記第2のコンタクトホールは、前記電源線に対して前記第1のトランジスタが設けられた側に位置していることを特徴とする。The source or drain of the first transistor and the first wiring portion are electrically connected through a first contact hole, and the connection portion has a second wiring portion, and the second wiring portion The source or drain of the transistor and the second wiring portion are electrically connected via a second contact hole, and in the second direction intersecting the first direction in plan view, the first wiring The contact hole and the second contact hole are located on a side where the first transistor is provided with respect to the power supply line.
本発明に係る発光装置は、発光素子と、電源線と、前記電源線と前記発光素子との間に電気的に接続された第1のトランジスタと、前記第1のトランジスタと前記発光素子とを電気的に接続する素子導通部と、前記第1のトランジスタのゲート電極と前記第1のトランジスタのドレインとの間に電気的に接続された第2のトランジスタと、前記第1のトランジスタのゲート電極と前記第2のトランジスタのソースまたはドレインとを電気的に接続する接続部と、を備え、前記電源線は、第1の方向に延在する第1の部分と、前記第1の方向と交差する第2の方向に延在する第2の部分と、を有し、前記素子導通部は、第1の配線部分を有し、前記第1のトランジスタのソースまたはドレインと前記第1の配線部分とは第1のコンタクトホールを介して電気的に接続され、前記接続部は、第2の配線部分を有し、前記第2のトランジスタのソースまたはドレインと前記第2の配線部分とは第2のコンタクトホールを介して電気的に接続され、平面視において、前記第1のコンタクトホールおよび前記第2のコンタクトホールの各々は、前記第1の部分と前記第2の部分とで区画された複数の領域内のうちいずれかに位置している、ことを特徴とする。 A light emitting device according to the present invention includes a light emitting element, a power line, a first transistor electrically connected between the power line and the light emitting element, the first transistor, and the light emitting element. An electrically conductive element conducting portion, a second transistor electrically connected between a gate electrode of the first transistor and a drain of the first transistor, and a gate electrode of the first transistor And a connection portion for electrically connecting a source or a drain of the second transistor, and the power supply line crosses the first direction and a first portion extending in the first direction. A second portion extending in a second direction, wherein the element conduction portion has a first wiring portion, and the source or drain of the first transistor and the first wiring portion Is the first contact hole The connection portion has a second wiring portion, and the source or drain of the second transistor and the second wiring portion are electrically connected via a second contact hole. Each of the first contact hole and the second contact hole is in any one of a plurality of regions partitioned by the first portion and the second portion in a plan view. It is located.
この構成によれば、第1のコンタクトホールおよび第2のコンタクトホールの各々は、第1の部分と前記第2の部分とで区画された複数の領域内のうちいずれかに位置しているので、電源配線を第1のコンタクトホールおよび第2のコンタクトホールを迂回して引き回す必要がないから、電源線を充分な面積(あるいは線幅)に形成してその抵抗を抑制することができる。 According to this arrangement, each of the first contact hole and the second contact hole, so positioned in any of the plurality of the regions defined by the first portion and the second portion Since the power supply wiring does not need to be routed around the first contact hole and the second contact hole, the resistance can be suppressed by forming the power supply line with a sufficient area (or line width).
また、上述した発光装置では、平面視において、前記第1の配線部分および前記第2の配線部分の各々は、前記第1の部分と前記第2の部分とで区画された複数の領域内のうちいずれかに位置している、ことが好ましい。
また、上述した発光装置では、平面視において、前記素子導通部と前記接続部との間には、前記第1の部分が配置されることが好ましい。
また、上述した発光装置では、平面視において、前記素子導通部および前記接続部は、前記第1の部分と前記第2の部分との間の領域に位置していることが好ましい。
In the light emitting device described above , each of the first wiring portion and the second wiring portion is in a plurality of regions partitioned by the first portion and the second portion in a plan view. It is preferable that it is located in any one of them.
In the light emitting device described above, it is preferable that the first portion is disposed between the element conduction portion and the connection portion in plan view.
In the light emitting device described above, it is preferable that the element conduction portion and the connection portion are located in a region between the first portion and the second portion in a plan view.
本発明の好適な態様においては、駆動期間において、前記第1のトランジスタは前記発光素子に電流を供給し、前記駆動期間の前の期間において、前記第2のトランジスタがオン状態にあることで、前記第1のトランジスタがダイオード接続されることが好ましい。
また、前記発光素子は、第1の電極と、第2の電極と、を有し、前記第1の電極は、前記電源線と平面的に重なる部分を有することが好ましい。
さらに、前記第2の方向は、データ線が延在する方向であることが好ましい。
In a preferred aspect of the present invention, in the driving period, the first transistor supplies current to the light-emitting element, and in the period before the driving period, the second transistor is in an on state. The first transistor is preferably diode-connected.
The light-emitting element preferably includes a first electrode and a second electrode, and the first electrode has a portion that overlaps the power supply line in a planar manner.
Furthermore, it is preferable that the second direction is a direction in which the data line extends.
Claims (9)
前記電源線は、所定の方向に延在する第1部分を含み、
前記素子導通部および前記接続部は、前記電源線と同層から形成され、前記駆動トランジスタを挟んで前記第1部分の幅方向における一方の側に位置する
ことを特徴とする発光装置。 A drive transistor that controls the amount of current supplied from the power supply line to the light-emitting element, an element conduction portion that electrically connects the drive transistor and the light-emitting element, and diode-connecting the drive transistor by changing to an ON state A light emitting device in which an initialization transistor to be connected, and a connection portion that electrically connects the driving transistor and the initialization transistor are disposed on a substrate,
The power line includes a first portion extending in a predetermined direction,
The element conduction portion and the connection portion are formed from the same layer as the power supply line, and are located on one side in the width direction of the first portion with the driving transistor interposed therebetween.
前記容量素子は、前記駆動トランジスタを挟んで前記接続部および前記素子導通部の反対側に配置され、
前記電源線の第1部分は、前記容量素子と重なり合う
請求項1に記載の発光装置。 Comprising a capacitive element electrically connected to the gate electrode of the drive transistor;
The capacitive element is disposed on the opposite side of the connection part and the element conduction part across the drive transistor,
The light emitting device according to claim 1, wherein a first portion of the power supply line overlaps with the capacitor element.
前記駆動トランジスタのゲート電極は、オン状態となった前記選択トランジスタを介してデータ線から供給されるデータ信号に応じた電位に設定され、
前記選択トランジスタは、前記容量素子を挟んで前記駆動トランジスタとは反対側に配置される
請求項2に記載の発光装置。 A selection transistor that is turned on or off in response to a selection signal;
The gate electrode of the driving transistor is set to a potential according to a data signal supplied from a data line through the selection transistor that is turned on,
The light emitting device according to claim 2, wherein the selection transistor is disposed on the opposite side of the drive transistor with the capacitive element interposed therebetween.
前記選択トランジスタは、前記所定の方向に沿った一方の側に配置され、
前記初期化トランジスタは、前記所定の方向に沿った他方の側に配置される
請求項3に記載の発光装置。 A plurality of unit elements each including the drive transistor, the selection transistor, and the initialization transistor are arranged in a direction crossing the predetermined direction,
The selection transistor is disposed on one side along the predetermined direction,
The light emitting device according to claim 3, wherein the initialization transistor is disposed on the other side along the predetermined direction.
前記電源線は、所定の方向に延在する第1部分を含み、
前記素子導通部および前記接続部は、前記電源線と同層から形成され、
前記素子導通部は、前記駆動トランジスタを挟んで前記第1部分の幅方向における一方の側に位置し、前記接続部は、前記駆動トランジスタに対して前記第1部分の幅方向における他方の側に位置する
ことを特徴とする発光装置。 A drive transistor that controls the amount of current supplied from the power supply line to the light-emitting element, an element conduction portion that electrically connects the drive transistor and the light-emitting element, and diode-connecting the drive transistor by changing to an ON state A light emitting device in which an initialization transistor to be connected, and a connection portion that electrically connects the driving transistor and the initialization transistor are disposed on a substrate,
The power line includes a first portion extending in a predetermined direction,
The element conduction portion and the connection portion are formed from the same layer as the power line,
The element conduction portion is located on one side in the width direction of the first portion across the drive transistor, and the connection portion is on the other side in the width direction of the first portion with respect to the drive transistor. A light emitting device characterized by being positioned.
前記容量素子は、前記駆動トランジスタと前記接続部との間隙に配置され、
前記電源線の第1部分は、前記容量素子と重なり合う
請求項1に記載の発光装置。 Comprising a capacitive element electrically connected to the gate electrode of the drive transistor;
The capacitive element is disposed in a gap between the driving transistor and the connection portion,
The light emitting device according to claim 1, wherein a first portion of the power supply line overlaps with the capacitor element.
前記駆動トランジスタのゲート電極は、オン状態となった前記選択トランジスタを介してデータ線から供給されるデータ信号に応じた電位に設定され、
前記選択トランジスタは、前記容量素子を挟んで前記駆動トランジスタとは反対側に配置される
請求項6に記載の発光装置。 A selection transistor that is turned on or off in response to a selection signal;
The gate electrode of the driving transistor is set to a potential according to a data signal supplied from a data line through the selection transistor that is turned on,
The light emitting device according to claim 6, wherein the selection transistor is disposed on the opposite side of the driving transistor with the capacitive element interposed therebetween.
前記電源線は、前記各単位素子に対応する複数の前記第1部分と、相互に隣接する各第1部分を連結する第2部分とを含む
請求項1または請求項5に記載の発光装置。 A plurality of unit elements each including the drive transistor, the element conduction part, the initialization transistor, and the connection part are arranged in a direction intersecting the predetermined direction,
The light-emitting device according to claim 1, wherein the power supply line includes a plurality of the first portions corresponding to the unit elements and a second portion connecting the first portions adjacent to each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245314A JP5141812B2 (en) | 2011-11-09 | 2011-11-09 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011245314A JP5141812B2 (en) | 2011-11-09 | 2011-11-09 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010099622A Division JP2010160526A (en) | 2010-04-23 | 2010-04-23 | Light emitting device and electronic equipment |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012119382A Division JP2012190045A (en) | 2012-05-25 | 2012-05-25 | Light-emitting device and electronic apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012073629A true JP2012073629A (en) | 2012-04-12 |
JP5141812B2 JP5141812B2 (en) | 2013-02-13 |
Family
ID=46169780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011245314A Active JP5141812B2 (en) | 2011-11-09 | 2011-11-09 | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5141812B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014102321A (en) * | 2012-11-19 | 2014-06-05 | Sony Corp | Display device, manufacturing method thereof and electronic apparatus |
CN114582293A (en) * | 2022-03-10 | 2022-06-03 | 广东奥素液芯微纳科技有限公司 | Micro-fluidic active matrix driving circuit and micro-fluidic device |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003005709A (en) * | 2001-06-21 | 2003-01-08 | Hitachi Ltd | Image display device |
JP2003108068A (en) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | Display device |
JP2003167533A (en) * | 2001-12-04 | 2003-06-13 | Toshiba Corp | Display device |
JP2004004348A (en) * | 2002-05-31 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | Light emitting device, method for driving the same, and element substrate |
JP2004126559A (en) * | 2003-08-29 | 2004-04-22 | Seiko Epson Corp | Transistor circuit, array substrate, display panel, and electronic apparatus |
JP2004145011A (en) * | 2002-10-24 | 2004-05-20 | Seiko Epson Corp | Wiring board, circuit board, electro-optic device and method for manufacturing the same, electronic equipment |
JP2004245937A (en) * | 2003-02-12 | 2004-09-02 | Seiko Epson Corp | Driving method of electro-optical device, and electronic device |
WO2004086343A1 (en) * | 2003-03-26 | 2004-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Device substrate and light-emitting device |
JP2004341350A (en) * | 2003-05-16 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | Active matrix display |
JP2005062400A (en) * | 2003-08-11 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | Flat display device and method for manufacturing the same |
JP2007148217A (en) * | 2005-11-30 | 2007-06-14 | Seiko Epson Corp | Light emitting device and electronic equipment |
-
2011
- 2011-11-09 JP JP2011245314A patent/JP5141812B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003005709A (en) * | 2001-06-21 | 2003-01-08 | Hitachi Ltd | Image display device |
JP2003108068A (en) * | 2001-09-28 | 2003-04-11 | Toshiba Corp | Display device |
JP2003167533A (en) * | 2001-12-04 | 2003-06-13 | Toshiba Corp | Display device |
JP2004004348A (en) * | 2002-05-31 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | Light emitting device, method for driving the same, and element substrate |
JP2004145011A (en) * | 2002-10-24 | 2004-05-20 | Seiko Epson Corp | Wiring board, circuit board, electro-optic device and method for manufacturing the same, electronic equipment |
JP2004245937A (en) * | 2003-02-12 | 2004-09-02 | Seiko Epson Corp | Driving method of electro-optical device, and electronic device |
WO2004086343A1 (en) * | 2003-03-26 | 2004-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Device substrate and light-emitting device |
JP2004341350A (en) * | 2003-05-16 | 2004-12-02 | Toshiba Matsushita Display Technology Co Ltd | Active matrix display |
JP2005062400A (en) * | 2003-08-11 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | Flat display device and method for manufacturing the same |
JP2004126559A (en) * | 2003-08-29 | 2004-04-22 | Seiko Epson Corp | Transistor circuit, array substrate, display panel, and electronic apparatus |
JP2007148217A (en) * | 2005-11-30 | 2007-06-14 | Seiko Epson Corp | Light emitting device and electronic equipment |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014102321A (en) * | 2012-11-19 | 2014-06-05 | Sony Corp | Display device, manufacturing method thereof and electronic apparatus |
CN114582293A (en) * | 2022-03-10 | 2022-06-03 | 广东奥素液芯微纳科技有限公司 | Micro-fluidic active matrix driving circuit and micro-fluidic device |
CN114582293B (en) * | 2022-03-10 | 2023-08-04 | 广东奥素液芯微纳科技有限公司 | Microfluidic active matrix driving circuit and microfluidic device |
Also Published As
Publication number | Publication date |
---|---|
JP5141812B2 (en) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4939045B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP4661557B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5250960B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP2007148219A (en) | Light emitting device and electronic equipment | |
JP5533946B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5141812B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5429027B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5807694B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP2012190045A (en) | Light-emitting device and electronic apparatus | |
JP2010160526A (en) | Light emitting device and electronic equipment | |
JP5761308B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5114841B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5979272B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP5035455B2 (en) | LIGHT EMITTING DEVICE AND ELECTRONIC DEVICE | |
JP2013250565A (en) | Light-emitting device and electronic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120912 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120921 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121105 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5141812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |