JP2011250967A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2011250967A
JP2011250967A JP2010126361A JP2010126361A JP2011250967A JP 2011250967 A JP2011250967 A JP 2011250967A JP 2010126361 A JP2010126361 A JP 2010126361A JP 2010126361 A JP2010126361 A JP 2010126361A JP 2011250967 A JP2011250967 A JP 2011250967A
Authority
JP
Japan
Prior art keywords
led
board
driver
terminal
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010126361A
Other languages
Japanese (ja)
Inventor
Shinya Mizuno
晋弥 水野
Original Assignee
Takasago Electric Ind Co Ltd
高砂電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Takasago Electric Ind Co Ltd, 高砂電器産業株式会社 filed Critical Takasago Electric Ind Co Ltd
Priority to JP2010126361A priority Critical patent/JP2011250967A/en
Publication of JP2011250967A publication Critical patent/JP2011250967A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To achieve a prescribed performance effect by improving stability of high-speed communication without impairing an advantage of a serial communication system by a high-speed serial bus typified by I2C bus.SOLUTION: In a line connecting between a serial data line SDA of a microcontroller MST being master and a serial data line SDA of performance drivers LDr01, ... being slave, bidirectional bus buffer BUSB is connected, and in a line connecting between a serial clock line SCL of the microcontroller MST and a serial clock line SCL of the performance drivers LDr01, ..., a transmission element BD00 transmitting a serial clock line signal from the microcontroller MST to the performance drivers LDr01, ... through an alternative pathway without passing through the bus buffer BUSB and receiving elements BD01, ... are connected.

Description

本発明は、パチンコ遊技機、アレンジボール遊技機、じゃん玉遊技機、回胴式遊技機、スロットマシン等の遊技機に関する。   The present invention relates to a gaming machine such as a pachinko gaming machine, an arrangement ball gaming machine, a jade ball gaming machine, a revolving gaming machine, or a slot machine.
一般に、この種の遊技機は、遊技盤や筐体のフロント部分等に多数のLED(発光ダイオード)やランプによる電飾等の演出用デバイスを装備しており、機種毎に、独特の個性を放つ華やかな演出効果を現出させている。従来、遊技機の内部に設ける制御装置と電飾等の演出用デバイスを駆動する演出用ドライバとの間の通信にはパラレル通信方式が多く用いられてきたが、近年、信号線の本数を少なくし、ハーネス上のトラブルや不正行為に対するセキュリティを向上する等の観点から、少ない信号線で多くの演出用ドライバを駆動できる高速シリアルバスによるシリアル通信方式が注目されてきている。   Generally, this type of gaming machine is equipped with a large number of LEDs (light emitting diodes) and lighting devices such as lamps on the front of the game board and chassis, and each model has a unique personality. Bring out a gorgeous production effect. Conventionally, a parallel communication method has been used for communication between a control device provided inside a gaming machine and an effect driver for driving an effect device such as electric decoration. However, in recent years, the number of signal lines has been reduced. However, from the viewpoint of improving security against troubles and fraud on the harness, a serial communication system using a high-speed serial bus capable of driving many production drivers with a small number of signal lines has been attracting attention.
高速シリアルバスの代表例に、オランダのフィリップス社(Philips)が開発したI2C(Inter−Integrated Circuit、IIC又はICとも書く)バスがある。このI2Cバスは、シリアルクロックラインSCLとシリアルデータラインSDAの2本の信号線により双方向の通信を可能にした高速シリアルバスであり、ピン数や基板上の配線も少なく、低コスト化が可能であること、複数のデバイスを数珠繋ぎして負荷容量を変更可能であることや、各デバイスをアドレスで管理可能であることから、機種毎の要求仕様に柔軟に対応させることができ、しかも、ノイズに強い等、遊技機への適用に際して魅力的な特徴を有している。 A typical example of a high-speed serial bus is an I2C (also referred to as Inter-Integrated Circuit, IIC or I 2 C) bus developed by Philips, the Netherlands. This I2C bus is a high-speed serial bus that enables two-way communication using two signal lines, the serial clock line SCL and the serial data line SDA. The number of pins and wiring on the board is small, and the cost can be reduced. Because it is possible to change the load capacity by connecting multiple devices in a row, and each device can be managed by address, it can flexibly correspond to the required specifications for each model, and noise It has attractive features when applied to gaming machines, such as being resistant to damage.
I2Cバスによるシリアル通信方式を遊技機の分野に適用した例として、特許文献1や2等が知られている。   Patent Documents 1 and 2 are known as examples in which a serial communication system using an I2C bus is applied to the field of gaming machines.
特開2009−297167号公報JP 2009-297167 A
特開2006−15036号公報JP 2006-15036 A
ここで、以下の説明のために、I2Cバスで使用される用語を定義しておく。マスターとは、データ転送を開始し、クロック信号を生成し、データ転送を終了するデバイスをいう。スレーブとは、マスターからアドレス指定されるデバイスをいう。トランスミッタとは、データをバスに送信するデバイスをいう。レシーバとは、データをバスから受信するデバイスをいう。   Here, for the following explanation, terms used in the I2C bus are defined. The master is a device that starts data transfer, generates a clock signal, and ends data transfer. A slave is a device that is addressed by a master. A transmitter is a device that sends data to the bus. A receiver is a device that receives data from a bus.
特許文献1に記載されたものは、I2Cバスのマスターとなる送信装置を実装した副基板側とI2Cバスのスレーブとなる受信装置を実装した演出用のランプ基板側との間における、シリアルクロックラインSCLとシリアルデータラインSDAとの各データ伝送路に、光伝送手段を適用したことに固有の特徴を有する。   Patent Document 1 describes a serial clock line between a sub-board side on which a transmission device serving as an I2C bus master is mounted and an effect lamp board side on which a reception device serving as a slave of an I2C bus is mounted. It has a unique characteristic in that an optical transmission means is applied to each data transmission path between the SCL and the serial data line SDA.
しかし、この特許文献1に記載のものも、従来からの通常の用法に従い、マスターとなる送信装置を実装した副基板側のシリアルクロックラインSCLは、I2Cバス対応のバスバッファ(図中符号DR1、型番P82B96)のSCL用端子(実際には双方向にクロック信号を入出力させる入出力端子SY)と接続し、かつ、同副基板側のシリアルデータラインSDAは、同じバスバッファDR1のSDA用端子(実際には双方向にデータ信号を入出力させる入出力端子SX)と接続し、シリアルクロックラインSCL及びシリアルデータラインSDAの各信号レベルの安定化等を図っている。   However, the serial clock line SCL on the sub-board side on which the master transmitter is mounted is also a bus buffer (reference numeral DR1, in the figure) corresponding to the I2C bus in accordance with the conventional normal usage. The serial data line SDA on the same sub-board side is connected to the SCL terminal of the same bus buffer DR1. (In actuality, it is connected to an input / output terminal SX for bidirectionally inputting / outputting data signals) to stabilize the signal levels of the serial clock line SCL and the serial data line SDA.
特許文献2に記載されたものは、I2CバスのマスターとなるCPU及びバスコントローラをもつ主基板側とI2CバスのスレーブとなるLED等による表示部及びドライバをもつ副基板側との間における、シリアルクロックラインSCLとシリアルデータラインSDAとの各信号線路を、それぞれ送信専用と受信専用の2線に分けて合計4線(SCL−IN、SCL−OUT、SDA−IN、SDA−OUT)とすることに固有の特徴を有する。   Patent Document 2 describes a serial connection between a main board side having a CPU and a bus controller serving as an I2C bus master and a sub board side having a display unit and a driver such as an LED serving as an I2C bus slave. Each signal line of the clock line SCL and the serial data line SDA is divided into two lines dedicated for transmission and reception, respectively, for a total of four lines (SCL-IN, SCL-OUT, SDA-IN, SDA-OUT). Has unique features.
しかし、この特許文献2に記載のものも、従来からの通常の用法に従い、マスターとなる主基板側のシリアルクロックラインSCLは、I2Cバス対応のバスバッファ(図中符号110a2)のSCL用の双方向性の入出力端子と接続し、かつ、主基板側のシリアルデータラインSDAは、同じバスバッファ110a2のSDA用の双方向性の入出力端子と接続し、さらに、スレーブとなる副基板側のシリアルクロックラインSCLは、主基板側とは別個独立の副基板側のバスバッファ(図中符号110c)のSCL用の双方向性の入出力端子と接続し、かつ、副基板側のシリアルデータラインSDAは、副基板側のバスバッファ110cのSDA用の双方向性の入出力端子と接続し、シリアルクロックラインSCL及びシリアルデータラインSDAの各信号レベルの安定化等を図っている。   However, in the one described in Patent Document 2, the serial clock line SCL on the main board side serving as the master is both for the SCL of the bus buffer (reference numeral 110a2 in the figure) corresponding to the I2C bus, in accordance with the conventional normal usage. The serial data line SDA on the main board side connected to the directional input / output terminal is connected to the SDA bidirectional input / output terminal of the same bus buffer 110a2, and further on the sub board side serving as the slave. The serial clock line SCL is connected to a bidirectional input / output terminal for SCL of a bus buffer (reference numeral 110c in the figure) on the sub-board side that is independent from the main board side, and a serial data line on the sub-board side. The SDA is connected to the SDA bidirectional input / output terminal of the bus buffer 110c on the sub board side, and the serial clock line SCL and the serial data line are connected. And to stabilize the like of the signal levels of SDA.
すなわち、I2Cバスによるシリアル通信方式を遊技機の分野に適用する場合、通常、マスター側とスレーブ側との基板が物理的に異なり、各基板はそれぞれ離れた位置に別個独立に設置されるため、少なくとも、マスター側のシリアルクロックラインSCLは、スレーブ側と接続する前段においてI2Cバス対応のバスバッファのSCL用の双方向性の入出力端子(一般にSY)と接続し、該入出力端子SYから入力する信号を出力させる出力端子(一般にTY)及び同入出力端子SYから出力する信号を入力させる入力端子(一般にRY)をスレーブ側に接続すると共に、マスター側のシリアルデータラインSDAは、同様にスレーブ側と接続する前段において同じバスバッファのSDA用の双方向性の入出力端子(一般にSX)と接続し、該入出力端子SXから入力する信号を出力させる出力端子(一般にTX)及び同入出力端子SXから出力する信号を入力させる入力端子(一般にRX)をスレーブ側に接続するというのが通常の用法である。   In other words, when the serial communication system using the I2C bus is applied to the field of gaming machines, the boards on the master side and the slave side are usually physically different, and each board is installed separately at a separate position. At least the serial clock line SCL on the master side is connected to the bidirectional input / output terminal (generally SY) for the SCL of the bus buffer corresponding to the I2C bus at the previous stage connected to the slave side, and input from the input / output terminal SY. An output terminal (generally TY) for outputting a signal to be output and an input terminal (generally RY) for inputting a signal output from the input / output terminal SY are connected to the slave side, and the serial data line SDA on the master side is similarly connected to the slave side. Connected to the SDA bidirectional I / O terminal (generally SX) of the same bus buffer in the previous stage connected to the side In general, an output terminal (generally TX) for outputting a signal input from the input / output terminal SX and an input terminal (generally RX) for inputting a signal output from the input / output terminal SX are connected to the slave side. It is.
また、特許文献2のように信号線路の途中を4線としたり、あるいは、スレーブ側がマスタートランスミッタとして機能し、マスター側がレシーバとして機能する場合には、スレーブ側のシリアルクロックラインSCLは、マスター側と接続する前段においてI2Cバス対応のバスバッファのSCL用の双方向性の入出力端子(一般にSY)と接続し、該入出力端子SYから入力する信号を出力させる出力端子(一般にTY)及び同入出力端子SYから出力する信号を入力させる入力端子(一般にRY)をマスター側に接続すると共に、スレーブ側のシリアルデータラインSDAは、同様にマスター側と接続する前段において同じバスバッファのSDA用の双方向性の入出力端子(一般にSX)と接続し、該入出力端子SXから入力する信号を出力させる出力端子(一般にTX)及び同入出力端子SXから出力する信号を入力させる入力端子(一般にRX)をマスター側に接続するというのも通常の用法である。   Further, as in Patent Document 2, when the signal line is in the middle of four lines, or when the slave side functions as a master transmitter and the master side functions as a receiver, the slave side serial clock line SCL is connected to the master side. Connected to the SCL bidirectional I / O terminal (generally SY) of the bus buffer corresponding to the I2C bus at the previous stage of connection, and an output terminal (generally TY) and the same input for outputting a signal inputted from the I / O terminal SY An input terminal (generally RY) for inputting a signal output from the output terminal SY is connected to the master side, and the serial data line SDA on the slave side is also used for both SDA of the same bus buffer in the previous stage connected to the master side. A signal that is connected to a directional input / output terminal (generally SX) and input from the input / output terminal SX Also because it connects the output terminal to output (typically TX) and an input terminal for inputting a signal to be output from the output terminal SX (generally RX) to the master side which is common usage.
ところで、I2Cバスの仕様によれば、8ビットの双方向シリアルデータ転送を、標準モードでは最高100kbit/s、ファーストモードでは400kbit/s、ハイスピードモードでは3.4Mbit/sで行うことが可能であり、かつ、バスの静電容量が400pF以下であれば、一つのバス上にICをいくつでも接続することが可能であると謳われている。   By the way, according to the specification of the I2C bus, 8-bit bidirectional serial data transfer can be performed at a maximum of 100 kbit / s in the standard mode, 400 kbit / s in the fast mode, and 3.4 Mbit / s in the high speed mode. It is said that any number of ICs can be connected to one bus if the bus capacitance is 400 pF or less.
しかし、実際に遊技機を設計している段階において経験したことであるが、上記と同様にI2Cバス対応のバスバッファの通常の用法にしたがって、マスター側のシリアルクロックラインSCLを、スレーブ側と接続する前段においてI2Cバス対応のバスバッファのSCL用の双方向性の入出力端子(SY)と接続し、該入出力端子SYから入力する信号を出力させる出力端子(TY)及び同入出力端子SYから出力する信号を入力させる入力端子(RY)をスレーブ側に接続すると共に、マスター側のシリアルデータラインSDAを、同様にスレーブ側と接続する前段において同じバスバッファのSDA用の双方向性の入出力端子(SX)と接続し、該入出力端子SXから入力する信号を出力させる出力端子(TX)及び同入出力端子SXから出力する信号を入力させる入力端子(RY)をスレーブ側に接続するものとし、そのうえで、1MHzファーストモードプラスコンパチブルのI2Cバスインタフェースをもつテキサス社(TEXAS INSTRUMENTS)製の型番TLC8208FIのLEDドライバを40個程度用いてLEDの駆動回路を構築した場合、シリアルクロックラインSCLのクロック周波数が400kHzを超えると通信が不安定になる問題が発生した。   However, as experienced in the stage of actually designing the gaming machine, the master side serial clock line SCL is connected to the slave side in accordance with the normal usage of the bus buffer corresponding to the I2C bus as described above. The output terminal (TY) and the input / output terminal SY for outputting a signal input from the input / output terminal SY are connected to the bidirectional input / output terminal (SY) for SCL of the bus buffer corresponding to the I2C bus in the preceding stage. The input terminal (RY) for inputting a signal output from the slave side is connected to the slave side, and the serial data line SDA on the master side is connected to the slave side in the same stage as the bidirectional input for SDA of the same bus buffer. An output terminal (TX) connected to the output terminal (SX) and outputting a signal input from the input / output terminal SX and the input / output terminal S The input terminal (RY) for inputting the signal output from the slave is connected to the slave side, and 40 LED drivers of model number TLC8208FI manufactured by Texas (TEXAS INSTRUMENTS) having a 1 MHz fast mode plus compatible I2C bus interface are also provided. When the LED drive circuit is constructed using the above-mentioned degree, there is a problem that communication becomes unstable when the clock frequency of the serial clock line SCL exceeds 400 kHz.
バスの静電容量が400pF以下かどうかは、LEDドライバの数の他、マスターとスレーブとの間のケーブル仕様、マスター及びスレーブの基板上のプリント配線パターン等が複雑に関連し、厳密に正しく数値評価することは困難である。仮に厳密に正しく数値評価できたとしても、バスの静電容量を抑えるために、LEDドライバの数やLEDの数を減らすとなると、所定の電飾効果が犠牲にされる。予定するLEDドライバ及びLEDの数を減らさず所定の電飾効果を達成したいが、シリアルクロックラインSCLのクロック周波数が400kHzを超えると通信が不安定になるという本問題は、I2Cバス対応のバスバッファの伝達遅延の発生によるシリアルクロックラインSCLの信号波形の鈍りが原因であった。   Whether the capacitance of the bus is 400 pF or less is strictly related to the number of LED drivers, cable specifications between the master and slave, and the printed wiring pattern on the master and slave boards. It is difficult to evaluate. Even if the numerical evaluation can be performed strictly correctly, if the number of LED drivers and the number of LEDs are reduced in order to suppress the capacitance of the bus, a predetermined lighting effect is sacrificed. I want to achieve a predetermined lighting effect without reducing the number of LED drivers and LEDs to be scheduled, but this problem that the communication becomes unstable when the clock frequency of the serial clock line SCL exceeds 400 kHz is a bus buffer compatible with the I2C bus. This is caused by the dullness of the signal waveform of the serial clock line SCL due to the occurrence of the transmission delay of.
本発明の課題は、I2Cバスに代表される高速シリアルバスによるシリアル通信方式のメリットを損なうことなく、高速通信安定性を向上させ、所定の演出効果を達成できる遊技機を提供する点にある。   An object of the present invention is to provide a gaming machine capable of improving high-speed communication stability and achieving a predetermined effect without impairing the merits of a serial communication system using a high-speed serial bus typified by an I2C bus.
図7に例示するように、本発明は、シリアルクロックライン(SCL)とシリアルデータライン(SDA)との2ラインにてマスターとスレーブとの間で通信を行う高速シリアルバスにより、マスターとなるマイクロコントローラ(MST)とスレーブとなる複数の演出用ドライバ(LDr01・・・)との間を接続した遊技機を前提とする。   As illustrated in FIG. 7, the present invention is based on a high-speed serial bus that performs communication between a master and a slave on two lines of a serial clock line (SCL) and a serial data line (SDA). Assume a gaming machine in which a controller (MST) and a plurality of slave drivers (LDr01...) Are connected.
そして、前記マイクロコントローラ(MST)のシリアルデータライン(SDA)と、前記演出用ドライバ(LDr01・・・)のシリアルデータライン(SDA)との間を結ぶ線路中に、双方向に信号を入出力させる入出力端子と該入出力端子から入力する信号を出力させる出力端子及び前記入出力端子から出力する信号を入力させる入力端子をもつ双方向性のバスバッファ(BUSB)を接続している。   A bidirectional signal is input / output in a line connecting the serial data line (SDA) of the microcontroller (MST) and the serial data line (SDA) of the rendering driver (LDr01...). A bidirectional bus buffer (BUSB) having an input / output terminal to be output, an output terminal for outputting a signal input from the input / output terminal, and an input terminal for inputting a signal output from the input / output terminal is connected.
これと共に、前記マイクロコントローラ(MST)のシリアルクロックライン(SCL)と、前記演出用ドライバ(LDr01・・・)のシリアルクロックライン(SCL)との間を結ぶ線路中に、前記マイクロコントローラ(MST)からのシリアルクロックライン信号を前記バスバッファ(BUSB)を介さずに別経路で前記演出用ドライバ(LDr01・・・)に送信する送信素子(BD00)と、この送信素子(BD00)からの送信信号を受信する受信素子(BD01・・・)とを接続している。   At the same time, in the line connecting the serial clock line (SCL) of the microcontroller (MST) and the serial clock line (SCL) of the rendering driver (LDr01...), The microcontroller (MST) A transmission element (BD00) for transmitting the serial clock line signal from the transmission driver (LDr01...) Via another path without passing through the bus buffer (BUSB), and a transmission signal from the transmission element (BD00) Are connected to receiving elements (BD01...) That receive the signal.
図8に例示するように、前記バスバッファ(BUSB)は、第1信号を双方向に入出力させる第1入出力端子(SX)と第1信号を出力させる第1出力端子(TX)及び第1信号を入力させる第1入力端子(RX)、並びに、第2信号を双方向に入出力させる第2入出力端子(SY)と第2信号を出力させる第2出力端子(TY)及び第2信号を入力させる第2入力端子(RY)を具備している。   As illustrated in FIG. 8, the bus buffer (BUSB) includes a first input / output terminal (SX) for bidirectionally inputting / outputting a first signal, a first output terminal (TX) for outputting a first signal, and a first output. A first input terminal (RX) for inputting one signal, a second input / output terminal (SY) for bidirectionally inputting / outputting a second signal, a second output terminal (TY) for outputting a second signal, and a second A second input terminal (RY) for inputting a signal is provided.
図4に例示するように、前記演出用ドライバ(LDr01・・・)は、予め定めた所定の大分類にしたがってグループ分けした第1大グループに属するもの(LDr01〜LDr10,LDr20〜LDr28,LDr39〜LDr44)と、この第1大グループ以外の第2大グループに属するもの(LDr11〜LDr19,LDr29〜LDr38,LDr45〜LDr48)とを具備する。   As illustrated in FIG. 4, the effect drivers (LDr01...) Belong to a first large group (LDr01 to LDr10, LDr20 to LDr28, LDr39 to LD) grouped according to a predetermined large classification. LDr44) and those belonging to a second large group other than the first large group (LDr11 to LDr19, LDr29 to LDr38, LDr45 to LDr48).
図10に例示するように、前記第1入出力端子(SX)及び前記第2入出力端子(SY)を前記マイクロコントローラ(MST)のシリアルデータライン(SDA)に接続していると共に、
前記第1出力端子(TX)及び前記第1入力端子(RX)を前記第1大グループに属する演出用ドライバのシリアルデータライン(SDA1)に接続し、かつ、
前記第2出力端子(TY)及び前記第2入力端子(RY)を前記第2大グループに属する演出用ドライバのシリアルデータライン(SDA2)に接続している。
As illustrated in FIG. 10, the first input / output terminal (SX) and the second input / output terminal (SY) are connected to the serial data line (SDA) of the microcontroller (MST), and
Connecting the first output terminal (TX) and the first input terminal (RX) to a serial data line (SDA1) of an effect driver belonging to the first large group; and
The second output terminal (TY) and the second input terminal (RY) are connected to a serial data line (SDA2) of an effect driver belonging to the second large group.
図4に例示するように、前記演出用ドライバは、予め定めた所定の中分類にしたがって複数の中グループにグループ分けしている(LED基板群A,B,C,D,E,F)。   As illustrated in FIG. 4, the effect drivers are grouped into a plurality of middle groups according to a predetermined middle classification (LED board groups A, B, C, D, E, and F).
図6又は図7に例示するように、、
前記受信素子は、中グループ(LED基板群A,B,C,D,E,F)に対応させて中グループ毎に設けており(BD01,BD02,BD03,BD04,BD05,BD06)、
中グループ毎に設ける前記受信素子の出力端子を、その中グループに属する演出用ドライバのシリアルクロックライン(SCL)に接続している。
As illustrated in FIG. 6 or FIG.
The receiving element is provided for each middle group corresponding to the middle group (LED board groups A, B, C, D, E, F) (BD01, BD02, BD03, BD04, BD05, BD06),
The output terminal of the receiving element provided for each middle group is connected to the serial clock line (SCL) of the rendering driver belonging to the middle group.
図4に例示するように、一つの中グループ(LED基板群A,B,C,D,E,F)には、基板毎に分けた複数の小グループ(例えば、第2LED基板群Bなら、B01,B02,B03)を含み、
小グループを構成する基板毎に、その小グループに属する演出用ドライバ及びこれにより駆動する演出用デバイスを実装している(例えば、基板B01ならLDr11〜16及びこれらにより駆動するLED、基板B02ならLDr17,18及びこれらにより駆動するLED、基板B03ならLDr19及びこれにより駆動するLED)。
As illustrated in FIG. 4, one middle group (LED board group A, B, C, D, E, F) includes a plurality of small groups (for example, the second LED board group B) divided for each board. B01, B02, B03)
An effect driver belonging to the small group and an effect device driven thereby are mounted on each substrate constituting the small group (for example, LDr11 to 16 for the board B01 and LEDs driven by these, LDr17 for the board B02) , 18 and LEDs driven by them, and if the substrate B03 is LDr19 and LEDs driven thereby).
図25又は図26に例示するように、一つの中グループには、基板毎に分けた複数の小グループを含むが、図6又は図7のものと異なり、
中グループ毎に設ける前記受信素子(BD01,BD02,BD03,BD04,BD05,BD06)を実装する中グループ毎の中継基板(A00,B00,C00,D00,E00,F00)に、その中グループに含まれる小グループに属する演出用ドライバを実装するようにしてもよい(例えば、第2LED基板群Bなら、受信素子BD02を実装する中継基板B00に、LDr11〜19を実装)。
As illustrated in FIG. 25 or FIG. 26, one middle group includes a plurality of small groups divided for each substrate, but unlike the one in FIG. 6 or FIG.
A relay board (A00, B00, C00, D00, E00, F00) for each middle group on which the receiving elements (BD01, BD02, BD03, BD04, BD05, BD06) provided for each middle group are included in the middle group It is also possible to mount an effect driver belonging to a small group (for example, in the case of the second LED board group B, the LDr 11 to 19 are mounted on the relay board B00 on which the receiving element BD02 is mounted).
図19に例示するように、一つの前記演出用ドライバは、I2Cバス対応の多ビットLEDドライバ(型番TLC8208FI)から成り、
赤色発光端子(R)、緑色発光端子(G)、青色発光端子(B)をもつ一つの多色LEDを複数個集合させて(LED−758〜LED−765)、
各多色LEDの赤色発光端子(R)は、共通する一つの赤色発光用多ビットLEDドライバ(LDr39)の各出力端子に接続し、かつ、
各多色LEDの緑色発光端子(G)は、共通する別の一つの緑色発光用多ビットLEDドライバ(LDr40)の各出力端子に接続し、さらに、
各多色LEDの青色発光端子(B)は、共通する更に別の一つの青色発光用多ビットLEDドライバ(LDr41)の各出力端子に接続している。
As illustrated in FIG. 19, one rendering driver is a multi-bit LED driver (model number TLC8208FI) compatible with an I2C bus,
A plurality of one-color LEDs having a red light emitting terminal (R), a green light emitting terminal (G), and a blue light emitting terminal (B) are assembled (LED-758 to LED-765),
The red light emitting terminal (R) of each multicolor LED is connected to each output terminal of one common red light emitting multibit LED driver (LDr39), and
The green light emitting terminal (G) of each multicolor LED is connected to each output terminal of another common green light emitting multibit LED driver (LDr40),
The blue light emitting terminal (B) of each multicolor LED is connected to each output terminal of another common blue light emitting multibit LED driver (LDr41).
マイクロコントローラのシリアルデータラインと、演出用ドライバのシリアルデータラインとの間を結ぶ線路中に、双方向性のバスバッファを接続しているため、マスターとなるマイクロコントローラからスレーブとなる演出用ドライバにデータを送信でき、かつ、スレーブとなる演出用ドライバからマスターとなるマイクロコントローラにアクノリッジを返すことができる。しかも、マイクロコントローラのシリアルクロックラインと、演出用ドライバのシリアルクロックラインとの間を結ぶ線路中に、マイクロコントローラからのシリアルクロックライン信号をバスバッファを介さずに別経路で演出用ドライバに送信する送信素子と、この送信素子からの送信信号を受信する受信素子とを接続しているため、クロック信号の波形鈍りが生じるのを抑制でき、高速通信安定性を向上できる。   Since a bidirectional bus buffer is connected in the line connecting the serial data line of the microcontroller and the serial data line of the production driver, the master microcontroller can change to the slave production driver. Data can be transmitted, and an acknowledge can be returned from the rendering driver as the slave to the microcontroller as the master. In addition, the serial clock line signal from the microcontroller is transmitted to the effect driver via another path without going through the bus buffer in the line connecting the serial clock line of the microcontroller and the serial clock line of the effect driver. Since the transmitting element is connected to the receiving element that receives the transmission signal from the transmitting element, it is possible to suppress the waveform dullness of the clock signal and to improve high-speed communication stability.
ちなみに、シリアルクロックラインを双方向性のバスバッファに接続する従来の通常の用法によれば、シリアルクロックラインSCLのクロック周波数が400kHzを超えると通信が不安定となっていたが、同じ数及び構成をもつ演出用ドライバの駆動回路において、本発明によれば、シリアルクロックラインSCLのクロック周波数が694kHzまで安定に通信が行えた。   By the way, according to the conventional normal method of connecting the serial clock line to the bidirectional bus buffer, the communication becomes unstable when the clock frequency of the serial clock line SCL exceeds 400 kHz. According to the present invention, it is possible to stably communicate up to the clock frequency of the serial clock line SCL up to 694 kHz.
ところで、データ転送を行う場合、アドレス指定されたスレーブからマスターにアクノリッジ(acknowledge)が返る必要がある。アクノリッジ用のクロックパルスはマスターとなるマイクロコントローラで生成され、このアクノリッジ用のクロックパルスが生成されるとマスターはシリアルデータラインを開放し、スレーブとなる演出用ドライバは、アクノリッジ用のクロックパルスがH(ハイ又は論理1)状態のときにシリアルデータラインがL(ロー又は論理0)状態で安定するように、アクノリッジ用のクロックパルスの出力に合わせてシリアルデータラインをL(ロー又は論理0)状態にする。これにより、スレーブとなる演出用ドライバからマスターとなるマイクロコントローラに正常にアクノリッジが返る。   Incidentally, when performing data transfer, it is necessary to return an acknowledge from the addressed slave to the master. The acknowledge clock pulse is generated by the master microcontroller, and when the acknowledge clock pulse is generated, the master releases the serial data line, and the slave effect driver receives the acknowledge clock pulse at H level. In order to stabilize the serial data line in the L (low or logic 0) state when in the (high or logic 1) state, the serial data line is in the L (low or logic 0) state according to the output of the acknowledge clock pulse. To. As a result, an acknowledgment is returned normally from the slave effect driver to the master microcontroller.
ただし、スレーブとなる演出用ドライバがアドレス確認を行うことができない場合(例えば、リアルタイム機能を実行しているために受信できないような場合)、あるいは、アドレスを確認した場合でも、途中でデータバイトを受信できなくなったときには、マスターによってデータ転送が途中で打ち切られることが必要となる。この場合、スレーブとなる演出用ドライバは、次に送られてくる最初のデータバイトに対してアクノリッジを生成しないこと、すなわち非アクノリッジによってそのことを示す。この非アクノリッジを示す場合、演出用ドライバは、アクノリッジ用のクロックパルスがH(ハイ又は論理1)状態のときにシリアルデータラインがH(ハイ又は論理1)状態に維持されるように、シリアルデータラインをH(ハイ又は論理1)状態に保つ。   However, even if the driver for production that is a slave cannot confirm the address (for example, if it cannot be received because the real-time function is being executed), or even if the address is confirmed, the data byte will be halfway When it becomes impossible to receive data, it is necessary for the data transfer to be aborted by the master. In this case, the effect driver serving as a slave does not generate an acknowledge for the first data byte sent next, that is, indicates that by a non-acknowledgement. In the case of indicating this non-acknowledgement, the effect driver outputs the serial data so that the serial data line is maintained in the H (high or logic 1) state when the acknowledge clock pulse is in the H (high or logic 1) state. Keep the line in the H (high or logic 1) state.
非アクノリッジが返った場合、マスターとなるマイクロコントローラは、シリアルクロックラインがH(ハイ又は論理1)のときに、シリアルデータラインをL(ロー又は論理0)からH(ハイ又は論理1)に変化させてストップコンディション(Stop condition)を生成し、データ送信を中止したり、シリアルクロックラインがH(ハイ又は論理1)のときに、シリアルデータラインをH(ハイ又は論理1)からL(ロー又は論理0)に変化させてスタートコンディション(Start condition)を生成し、再度又は新たなデータ送信を始めることができる。   If no acknowledge is returned, the master microcontroller changes the serial data line from L (low or logic 0) to H (high or logic 1) when the serial clock line is H (high or logic 1). To generate a stop condition to stop data transmission or when the serial clock line is H (high or logic 1), the serial data line is changed from H (high or logic 1) to L (low or low). It can be changed to logic 0) to generate a start condition and start again or new data transmission.
アクノリッジ又は非アクノリッジを返すルートは、シリアルデータラインの線路中に接続した双方向性のバスバッファにより安定的に担保され、遊技機の演出用ドライバを駆動させるのに何らの障害もない。従って、シリアル通信方式のメリットを損なうことなく、かつ、高速通信安定性を向上させたえうで、所定の演出効果を達成することができる。   The route for returning the acknowledge or non-acknowledge is stably secured by a bidirectional bus buffer connected in the line of the serial data line, and there is no obstacle to driving the game driver for the game machine. Therefore, a predetermined effect can be achieved without impairing the merit of the serial communication method and improving the high-speed communication stability.
バスバッファの第1入出力端子及び第2入出力端子をマイクロコントローラのシリアルデータラインに接続し、バスバッファの第1出力端子及び第1入力端子を第1大グループに属する演出用ドライバのシリアルデータラインに接続し、かつ、バスバッファの第2出力端子及び第2入力端子を第2大グループに属する演出用ドライバのシリアルデータラインに接続した場合には、バスバッファの第1入出力端子、第1出力端子及び第1入力端子側には、第1大グループに属する数だけの、すなわち全体よりも少ない数の演出用ドライバがぶら下がり、バスバッファの第2入出力端子並びに第2出力端子及び第2入力端子側には、第2大グループに属する数だけの、すなわち同様に全体よりも少ない数の演出用ドライバがぶら下がり、それぞれ一本のシリアルデータラインから枝分かれするファンアウト数を抑制でき、バスバッファの効率的な利用を図ることができると共に、シリアルデータラインの信号の安定性を良好に保つことができる。   The first input / output terminal and the second input / output terminal of the bus buffer are connected to the serial data line of the microcontroller, and the first output terminal and the first input terminal of the bus buffer are serial data of the rendering driver belonging to the first large group. When the second output terminal and the second input terminal of the bus buffer are connected to the serial data line of the rendering driver belonging to the second large group, the first input / output terminal of the bus buffer, As many output drivers as the number belonging to the first large group, that is, the number smaller than the whole, are hung on one output terminal and the first input terminal side, and the second input / output terminal, the second output terminal and the second output terminal of the bus buffer. On the two input terminals side, there are as many production drivers as the number belonging to the second large group, that is, the number of production drivers that are smaller than the whole, respectively. Can suppress the number of fan-out branching from the serial data line, it is possible to achieve efficient use of the bus buffers, it is possible to maintain the stability of the serial data line of the signal satisfactorily.
シリアルクロックラインの線路中に接続する受信素子を、中グループに対応させて中グループ毎に設け、中グループ毎の受信素子の出力端子を、その中グループに属する演出用ドライバのシリアルクロックラインに接続した場合には、一つの受信素子の出力端子から演出用ドライバの接続のために枝分かれするファンアウト数を抑制でき、シリアルクロックラインの信号を一層の安定化することができる。   A receiving element connected to the line of the serial clock line is provided for each middle group corresponding to the middle group, and the output terminal of the receiving element for each middle group is connected to the serial clock line of the stage driver belonging to the middle group. In this case, it is possible to suppress the number of fan-outs branched for connection of the production driver from the output terminal of one receiving element, and the signal on the serial clock line can be further stabilized.
一つの中グループには、基板毎に分けた複数の小グループを含み、小グループを構成する基板毎に、その小グループに属する演出用ドライバ及びこれにより駆動する演出用デバイスを実装する場合には、小グループを構成する基板には、基本的に、シリアルクロックラインとシリアルデータラインの2ラインを入力させることで足り、少ない本数のハーネス構成にできる。   When one middle group includes a plurality of small groups divided for each board, and for each board constituting the small group, an effect driver belonging to the small group and an effect device driven thereby are mounted. Basically, it is sufficient to input two lines of the serial clock line and the serial data line to the boards constituting the small group, and the number of harnesses can be reduced.
一方、中グループ毎に設ける受信素子を実装する中グループ毎の中継基板に、その中グループに含まれる小グループに属する演出用ドライバを実装する場合には、中継基板と演出用デバイスを実装する基板との間のハーネスの本数は増えるが、中継基板のオンボード内で、シリアルクロックライン及びシリアルデータラインの配線パターンをクローズドに形成でき、通信の信頼性を向上することができる。   On the other hand, when mounting a stage driver belonging to a small group included in the middle group on a relay board for each middle group on which a receiving element provided for each middle group is mounted, a board on which the relay board and the stage device are mounted. However, the wiring pattern of the serial clock line and the serial data line can be closed in the on-board of the relay board, and the communication reliability can be improved.
一つの演出用ドライバは、I2Cバス対応の多ビットLEDドライバから成り、赤色発光端子、緑色発光端子、青色発光端子をもつ一つの多色LEDを複数個集合させて、 各多色LEDの赤色発光端子は、共通する一つの赤色発光用多ビットLEDドライバの各出力端子に接続し、かつ、各多色LEDの緑色発光端子は、共通する別の一つの緑色発光用多ビットLEDドライバの各出力端子に接続し、さらに、各多色LEDの青色発光端子は、共通する更に別の一つの青色発光用多ビットLEDドライバの各出力端子に接続した場合には、多色LEDの集合体を、特定の色で統一的に点灯させることができ、エラー報知等の遊技状態の表示装置等として好適なものにできる。   One production driver consists of a multi-bit LED driver compatible with I2C bus, and a plurality of one multicolor LED having a red light emitting terminal, a green light emitting terminal, and a blue light emitting terminal are assembled, and each multicolor LED emits red light. The terminal is connected to each output terminal of one common red light emitting multi-bit LED driver, and the green light emitting terminal of each multi-color LED is each output of another common green light emitting multi-bit LED driver. In addition, when the blue light emitting terminal of each multi-color LED is connected to each output terminal of another common multi-bit LED driver for blue light emission, It can be lit uniformly with a specific color, and can be suitable as a display device for a gaming state such as error notification.
図1は、本発明にかかる遊技機の正面図である。FIG. 1 is a front view of a gaming machine according to the present invention. 図2は、遊技盤部分の正面図である。FIG. 2 is a front view of the game board portion. 図3は、電飾の演出用デバイスとなるLEDを実装するセンター飾りユニット部分のLED基板群の正面図である。FIG. 3 is a front view of the LED board group of the center decoration unit portion on which the LED serving as a lighting device is mounted. 図4は、LEDドライバのグループ分けテーブルである。FIG. 4 is an LED driver grouping table. 図5は、LEDドライバに用いるI2Cバス対応の8ビットLEDドライバ(TLC8208FI)の内部の要部ブロック図であって、日本テキサスインスツルメンツ株式会社発行のTLC8208FIの資料から引用した図である。FIG. 5 is a block diagram of the main part of an I2C bus compatible 8-bit LED driver (TLC8208FI) used for the LED driver, and is a figure quoted from TLC8208FI material issued by Texas Instruments Incorporated. 図6は、遊技機の内部に設ける制御装置の第1実施例にかかる全体ブロック図である。FIG. 6 is an overall block diagram according to the first embodiment of the control device provided inside the gaming machine. 図7は、I2Cバスによる高速シリアルバスを遊技機の制御装置における周辺制御部とLEDドライバとの間に適用した第1実施例にかかる要部回路図である。FIG. 7 is a main part circuit diagram according to the first embodiment in which a high-speed serial bus using an I2C bus is applied between the peripheral control unit and the LED driver in the control device of the gaming machine. 図8は、シリアルデータラインに接続する双方向性のバスバッファ(TL9600PW)の内部の回路図である。FIG. 8 is an internal circuit diagram of a bidirectional bus buffer (TL9600PW) connected to the serial data line. 図9は、シリアルクロックラインに接続する送信素子及び受信素子に用いる汎用ロジックIC(SN74AHCT541PWR)の内部の回路図である。FIG. 9 is an internal circuit diagram of a general-purpose logic IC (SN74AHCT541PWR) used for a transmitting element and a receiving element connected to a serial clock line. 図10は、I2Cバスのマスターとなるマイクロコントローラ側の基板の要部回路図である。FIG. 10 is a circuit diagram of the main part of the substrate on the microcontroller side which becomes the master of the I2C bus. 図11は、第1LED基板群Aの第1回路図である。FIG. 11 is a first circuit diagram of the first LED board group A. FIG. 図12は、第1LED基板群Aの第2回路図である。12 is a second circuit diagram of the first LED board group A. FIG. 図13は、第2LED基板群Bの第1回路図である。FIG. 13 is a first circuit diagram of the second LED board group B. FIG. 図14は、第2LED基板群Bの第2回路図である。FIG. 14 is a second circuit diagram of the second LED board group B. FIG. 図15は、第3LED基板群Cの第1回路図である。FIG. 15 is a first circuit diagram of the third LED substrate group C. FIG. 図16は、第3LED基板群Cの第2回路図である。FIG. 16 is a second circuit diagram of the third LED substrate group C. FIG. 図17は、第4LED基板群Dの第1回路図である。FIG. 17 is a first circuit diagram of the fourth LED board group D. FIG. 図18は、第4LED基板群Dの第2回路図である。FIG. 18 is a second circuit diagram of the fourth LED substrate group D. As shown in FIG. 図19は、第5LED基板群Eの第1回路図である。FIG. 19 is a first circuit diagram of the fifth LED board group E. FIG. 図20は、第5LED基板群Eの第2回路図である。20 is a second circuit diagram of the fifth LED board group E. FIG. 図21は、第6LED基板群Fの回路図である。FIG. 21 is a circuit diagram of the sixth LED substrate group F. 図22は、スレーブとなるLEDドライバの第1アドレスマップである。FIG. 22 is a first address map of the LED driver serving as a slave. 図23は、スレーブとなるLEDドライバの第2アドレスマップである。FIG. 23 is a second address map of the LED driver serving as a slave. 図24は、I2Cバスのシリアルクロックラインとシリアルデータラインによるデータ転送を説明するタイムチャートである。FIG. 24 is a time chart for explaining data transfer by the serial clock line and serial data line of the I2C bus. 図25は、遊技機の内部に設ける制御装置の第2実施例にかかる全体ブロック図である。FIG. 25 is an overall block diagram according to the second embodiment of the control device provided inside the gaming machine. 図26は、I2Cバスによる高速シリアルバスを遊技機の制御装置における周辺制御部とLEDドライバとの間に適用した第2実施例にかかる要部回路図である。FIG. 26 is a main part circuit diagram according to a second embodiment in which a high-speed serial bus using an I2C bus is applied between a peripheral control unit and an LED driver in a control device of a gaming machine. 図27は、シリアルクロックラインに接続する送信素子及び受信素子に用いる変形バリエーションを示す回路図である。FIG. 27 is a circuit diagram showing a variation used for the transmitting element and the receiving element connected to the serial clock line.
図1は本発明を適用するパチンコ遊技機1を示し、遊技枠10に本体11を開扉可能に支持している。本体11の前面上部には、丸窓12にガラス13を嵌めたフロント扉14を有し、その内方に遊技盤2を備える。フロント扉14の下には、貸玉及び賞玉を受ける上受皿31、内方で溢れた玉を受ける下受皿32、遊技盤2に1分間について100個に近い数のパチンコ玉を連続的に打ち出し、回転操作角度によりパチンコ玉の打ち出し強さを調整できる発射ハンドル4、効果音やBGM等を出音する左右スピーカ51,52を備える。40は、発射ハンドル4の回転操作中に玉の打ち出しを一時休止させる発射停止ボタンである。   FIG. 1 shows a pachinko gaming machine 1 to which the present invention is applied, and a game frame 10 supports a main body 11 so that the door can be opened. A front door 14 in which a glass 13 is fitted to a round window 12 is provided at the upper front portion of the main body 11, and the game board 2 is provided inside the front door 14. Under the front door 14, an upper tray 31 for receiving balls and prize balls, a lower tray 32 for receiving balls overflowing inward, and a number of pachinko balls close to 100 pieces per minute on the game board 2 are continuously provided. The launching handle 4 can adjust the launching strength of the pachinko ball according to the launching and rotating operation angle, and the left and right speakers 51 and 52 for producing sound effects and BGM. Reference numeral 40 denotes a firing stop button for temporarily stopping the launch of the ball during the rotation operation of the firing handle 4.
フロント扉14には、独特の意匠を凝らした半透明樹脂素材から成る装飾ランプカバー61,62,63,64,65を備え、内蔵する前扉右上飾りLED基板E01、前扉右下飾りLED基板E02、前扉左下飾りLED基板E03、前扉左上飾りLED基板E04に各々実装する演出用デバイスたる多数のLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。これと共に、エラー発生時には、前扉右上飾りLED基板E01に実装したLEDにより、右上の装飾ランプカバー63をそのエラー種別に応じた色及び点滅態様で点灯させ、異常が生じた旨を遊技者及び遊技場係員に知らせる。   The front door 14 includes decorative lamp covers 61, 62, 63, 64, 65 made of a translucent resin material with a unique design. The built-in front door upper right LED board E01, front door lower right LED board E02, front door lower left decoration LED board E03, and front door upper left decoration LED board E04, each of which is a production device mounted on the front door left upper decoration LED board E04, gives a predetermined electrical decoration effect during the game and in the game waiting state. At the same time, when an error occurs, the LED mounted on the front door upper right decoration LED board E01 causes the upper right decorative lamp cover 63 to be lit in a color and blinking mode according to the error type, and the player and the fact that an abnormality has occurred Inform the amusement hall staff.
尚、遊技待ち状態時の電飾演出は、遊技時の遊技状態に応じた華やかな電飾演出と異なり、大半のLEDは消灯(オフ)、又は、所定の省エネモードでの点灯となる。以下、他のLED基板による、遊技待ち状態時の電飾演出においても同様である。   Unlike the gorgeous lighting effect according to the gaming state during the game, most of the LEDs are turned off (off) or turned on in a predetermined energy saving mode. Hereinafter, the same applies to the lighting decoration effect in the game waiting state by other LED boards.
上受皿31は、主要部分を全体的に半透明樹脂素材で形成しており、内蔵する受皿左飾りLED基板F01、受皿中飾りLED基板F02、受皿右飾りLED基板F03、受皿下飾りLED基板F04に各々実装する演出用デバイスたる多数のLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。   The upper tray 31 is formed entirely of a translucent resin material, and the built-in tray left decoration LED substrate F01, tray inner decoration LED substrate F02, tray right decoration LED substrate F03, saucer lower decoration LED substrate F04 A large number of LEDs, each of which is an effect device to be mounted on each, produce a predetermined illumination effect during the game and in the game waiting state.
図2に示すように、遊技盤2には、次の1)〜8)の遊技部品を備える。
1)センター飾りユニット7
このセンター飾りユニット7は、中央部に比較的大型のカラー液晶表示器から成る演出表示装置70を備え、この表示装置70を取り囲むように、タイトル表示部等をもつ上装飾部71、ワープルート玉入口等をもつ左装飾部72、右サイド飾りと一体化させた右装飾部73、玉ステージ及び玉出口等をもつ下装飾部74から成る半透明樹脂製装飾枠700を有する。
As shown in FIG. 2, the game board 2 includes the following game components 1) to 8).
1) Center decoration unit 7
The center decoration unit 7 includes an effect display device 70 composed of a relatively large color liquid crystal display at the center, and an upper decoration portion 71 having a title display portion and the like, a warp root ball so as to surround the display device 70. It has a translucent resin decorative frame 700 comprising a left decorative portion 72 having an entrance, a right decorative portion 73 integrated with a right side ornament, and a lower decorative portion 74 having a ball stage and a ball outlet.
上装飾部71は、内蔵するセンター飾りLED基板1(A01)、センター飾りLED基板2(A02)、センター飾りLED基板3(A03)、センター飾りLED基板4(A04)、センター飾りLED基板5(B01)及びセンター飾りLED基板6(B02)に各実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。   The upper decoration part 71 includes a built-in center decoration LED board 1 (A01), center decoration LED board 2 (A02), center decoration LED board 3 (A03), center decoration LED board 4 (A04), center decoration LED board 5 ( B01) and the LEDs mounted on the center decoration LED board 6 (B02) provide a predetermined electrical decoration effect during the game and in the game waiting state.
左装飾部72は、内蔵するセンター飾りLED基板7(B03)に実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。   The left decoration portion 72 has a predetermined electrical decoration effect during the game and in the game waiting state by the LED mounted on the built-in center decoration LED board 7 (B03).
右装飾部73は、内蔵するセンター飾りLED基板8(C01)及びセンター飾りLED基板9(C02)に各実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。   The right decoration portion 73 has a predetermined electrical decoration effect during the game and in the game waiting state by the LEDs mounted on the center decoration LED board 8 (C01) and the center decoration LED board 9 (C02).
下装飾部74は、内蔵するセンター飾りLED基板10(D01)、センター飾りLED基板11(D02)及びセンター飾りLED基板12(D03)に各実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。   The lower decoration portion 74 is provided with a built-in center decoration LED board 10 (D01), center decoration LED board 11 (D02), and center decoration LED board 12 (D03). The electric lighting production is done.
演出表示装置70は、後記始動口81,82へのパチンコ玉の入賞を契機に、後記特別図柄表示装置SDでの特別図柄の変動及び停止と同期して、その画面上に、左演出図柄、中演出図柄、右演出図柄を変動及び停止させる。また、これらの演出図柄の背景には、動画及び又は静止画からなる所定の背景を表示させる。   The effect display device 70 is synchronized with the change and stop of the special symbol on the special symbol display device SD described later on the occasion of the pachinko ball winning in the starting openings 81 and 82 described later, The middle production symbol and the right production symbol are changed and stopped. In addition, a predetermined background consisting of a moving image and / or a still image is displayed on the background of these effect symbols.
また、所定条件下、各演出図柄の変動中に、左右の演出図柄を同一図柄で仮停止させた状態で中演出図柄の変動と共に背景に発展性のある動画を展開させることにより、大当たりの当選を期待させるリーチ演出を出現させる。さらに、所定条件下、主に遊技機の内部状態、すなわち低確遊技か高確遊技か、時短状態か非時短状態かの違いに応じて、演出図柄の背景表示を変更させる。   In addition, the winner of the jackpot is won by developing a video with development in the background along with changes in the middle effect design with the left and right effect designs temporarily stopped with the same design during the change of each effect design. Reach production that makes you expect. Further, the background display of the effect symbols is changed mainly depending on the internal state of the gaming machine, that is, the low probability game or the high probability game, the time-short state or the non-time-short state, under a predetermined condition.
2)上始動口81及び下始動口82
上始動口81は、常時玉一個の受入れを許す通常入賞口から成る。
2) Upper start port 81 and lower start port 82
The upper start opening 81 is composed of a normal winning opening that always accepts one ball.
下始動口82は、上始動口81の直下に配置され、左右一対の花弁8a,8bをもつ電動チューリップから成る。常時、一対の花弁8a,8bは起立状態にあり、上始動口81と共に外部に対して壁を形成して、内部へのパチンコ玉の受入れを阻止し、図示のとおり左の花弁8aが左に、右の花弁8bが右にそれぞれ倒れる開放状態となって、初めて内部へのパチンコ玉の受入れを許す。その開放状態は、後記ゲートGTに対する玉の通過時に起動する普通図柄抽選での当選を条件に生起させるが、その当選がし難く且つ当選しても極短時間しか開放状態とならない相対的に入賞困難な非時短状態時の開放作動態様と、その当選がし易く且つ当選時に十分長い開放状態となる相対的に入賞容易な時短状態時の開放作動態様とに作動変更可能としている。   The lower start port 82 is arranged directly below the upper start port 81 and is composed of an electric tulip having a pair of left and right petals 8a and 8b. The pair of petals 8a and 8b is always standing, and forms a wall with the upper start port 81 to the outside to prevent the pachinko ball from being received inside. When the right petal 8b is opened to the right, the pachinko balls are allowed to be received inside. The open state occurs under the condition that a normal symbol lottery that is activated when a ball passes through the gate GT, which will be described later, is a condition that is difficult to win and is open for a very short time even if it is won. It is possible to change the operation between an open operation mode in a difficult non-short-time state and an open operation mode in a short-time state that is easy to win and is in a sufficiently long open state when winning.
各始動口81,82へのパチンコ玉の入賞すなわち始動入賞が一個あるごとに、所定数例えば3個の賞玉を払出すと共に、例えば最大4個とした所定の保留上限内で、大当たりの当否を決める特別図柄抽選を起動し、例えば0〜598の所定範囲内で高速更新する後記主制御部MCで定義する大当たり抽選用乱数庫から一つの大当たり抽選用乱数を取得し、後記主制御部MCの所定記憶エリアに取得順に記憶する。   Each time there is one pachinko ball winning at each starting port 81, 82, that is, one starting winning prize, a predetermined number, for example, three prize balls are paid out, and the success or failure of the big hit is within a predetermined holding upper limit of, for example, a maximum of four A special symbol lottery is determined, and for example, a single jackpot lottery random number is acquired from the jackpot lottery random number warehouse defined by the postscript main control unit MC that is updated at a high speed within a predetermined range of 0 to 598, and the postscript main control unit MC Are stored in the predetermined storage area in the order of acquisition.
記憶された大当たり抽選用乱数は、最先のものから順に大当たり判定処理の対象となる。この判定処理が実行されると、大当たり抽選用乱数の記憶エリアに空をつくり、所定の保留上限内で、新たに生じる始動入賞時に取得した大当たり抽選用乱数が後詰めで記憶される。保留上限いっぱいまで抽選データが貯まった状態で、新たに生じる始動入賞は、賞玉を払出す対象にはなるが、大当たり抽選の対象からは除外される。   The stored jackpot lottery random numbers are subjected to jackpot determination processing in order from the earliest one. When this determination process is executed, the jackpot lottery random number storage area is emptied, and the jackpot lottery random number acquired at the time of a newly generated start prize is stored within the predetermined hold upper limit. The newly-started winning prize with lottery data accumulated up to the upper limit for holding is a target for paying out prize balls, but is excluded from the target of the big hit lottery.
大当たりの当選確率を相対的に低値とした低確遊技下、大当たり抽選用乱数が、大当たり抽選用乱数の取り得る599個の数値範囲(0〜598)内で予め特定した3種類の大当たり当選数値の何れかに一致している判定がされると、大当たりの当選、これ以外は大当たりの非当選の外れとなる。低確遊技下、大当たりの当選確率は3/599=1/199.67、約1/200である。   Under a low probability game with a relatively low jackpot winning probability, the jackpot lottery random numbers are three types of jackpot winnings specified in advance within the range of 599 numbers (0 to 598) that the jackpot lottery random numbers can take. If a determination is made that matches any of the numbers, the jackpot is won, otherwise the jackpot is not won. Under low probability game, the winning probability of jackpot is 3/599 = 1 / 199.67, about 1/200.
一方、大当たりの当選確率を相対的に高値とした高確遊技下、大当たり抽選用乱数が、大当たり抽選用乱数の取り得る数値範囲内で予め特定した12種類の大当たり当選数値の何れかに一致している判定がされると、大当たりの当選、これ以外は大当たりの非当選の外れとなる。高確遊技下、大当たりの当選確率は12/599=1/49.92、約1/50である。   On the other hand, under a highly probable game with a relatively high jackpot winning probability, the jackpot lottery random number matches one of the twelve types of jackpot winning numbers specified in advance within the numerical range that the jackpot lottery random number can take. If a decision is made, the jackpot will be won, otherwise the jackpot will not be won. Under the high probability game, the winning probability of jackpot is 12/599 = 1 / 49.92, about 1/50.
上始動口81及び下始動口82は、内蔵する始動口飾りLED基板(D06)に実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。   The upper start port 81 and the lower start port 82 are provided with a predetermined electrical decoration effect during the game and in the game waiting state by the LEDs mounted on the built-in start port decoration LED board (D06).
3)大入賞口9
大入賞口9は、下始動口82の直下に位置する遊技盤2の下領域に配置され、特別図柄表示装置SD上の特別図柄による大当たり停止、及び、この停止と同時にされる演出表示装置70上での左、中、右の演出図柄の三つ揃い等による大当たり停止により大当たりの当選が導出され、この大当たりの当選導出後の大当たり遊技時に、前方を覆うアタッカー型の可動部材90を手前に倒すことにより開かれ、パチンコ玉の入賞を著しく容易にする。大入賞口9への入賞一個につき所定数例えば13個の賞玉を払出す。
3) Grand Prize Winner 9
The big winning opening 9 is arranged in the lower area of the game board 2 located immediately below the lower starting opening 82, and the big hit stop by the special symbol on the special symbol display device SD and the effect display device 70 which is made simultaneously with this stop. The big hit win is derived by the big hit stop by the triple arrangement of the left, middle and right production symbols above, and the attacker type movable member 90 covering the front is at the front during the big hit game after this big hit win is derived Opened by defeating, making it easier to win a pachinko ball. A predetermined number, for example, 13 prize balls are paid out for each winning prize in the big winning opening 9.
大入賞口9は、所定の最大開放時間にわたる1ラウンドの開放毎に、所定の最大入賞数例えば10個のパチンコ玉の入賞を許容する。最大入賞数に達する入賞があるか又は最大開放時間例えば30秒を経過すると1ラウンドが終了して、大入賞口9は一旦閉鎖され、2秒程度の所定インターバルを経て再度開放され、所定の最大継続ラウンド数について繰り返す。   The big winning opening 9 allows a predetermined maximum number of winnings, for example, 10 pachinko balls to be awarded every time one round is opened over a predetermined maximum opening time. When there is a prize that reaches the maximum number of prizes or when the maximum opening time, for example, 30 seconds elapses, one round is completed, the big prize opening 9 is temporarily closed, and it is opened again after a predetermined interval of about 2 seconds. Repeat for the number of continuation rounds.
始動入賞時、大当たり抽選用乱数の取得に続いて、例えば0〜99の所定範囲内で高速更新する主制御部MCで定義する振分抽選用乱数庫から一つの振分抽選用乱数を取得し、大当たり抽選用乱数と共に取得順に記憶エリアに記憶させている。大当たりの当選が判定された時、取得した振分抽選用乱数により、所定の振分率に応じて、大当たり遊技時の最大継続ラウンド数を、2ラウンド、4ラウンド、8ラウンドの何れかに振り分けると共に、大当たり遊技後の遊技状態を、低確遊技か高確遊技か、非時短状態か時短状態かに各振り分ける。   At the time of starting winning, following the acquisition of random numbers for lottery lottery, for example, one random lottery for randomization is acquired from the random lottery for distribution lottery defined in the main control unit MC that updates at high speed within a predetermined range of 0 to 99 These are stored in the storage area together with the jackpot lottery random numbers in the order of acquisition. When the winning of the jackpot is determined, the maximum number of consecutive rounds in the jackpot game is divided into 2 rounds, 4 rounds, or 8 rounds according to a predetermined allocation rate by using the obtained random number for the lottery. At the same time, the game state after the jackpot game is divided into a low-probability game, a high-probability game, a non-short-time state, and a short-time state.
大入賞口9は、内蔵する大入賞口飾りLED基板(D05)に実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。   The special winning opening 9 has a predetermined electrical decoration effect during the game and in the game waiting state by the LED mounted on the built-in special prize opening decoration LED board (D05).
4)ゲートGT
ゲートGTへの玉通過(上から入った玉は下に抜けて遊技盤2に放たれる)により、例えば最大4個とした所定の普図保留上限内で普通図柄抽選を起動し、例えば0〜250の所定範囲内で高速更新する主制御部MCで定義する普通図柄抽選用乱数庫から一つの普通図柄抽選用乱数を取得し、主制御部MCの所定記憶エリアに取得順に記憶する。
4) Gate GT
By passing the ball to the gate GT (the ball entered from above is released downward and released to the game board 2), for example, the normal symbol lottery is activated within a predetermined upper limit of the normal figure holding, for example, up to four. One normal symbol lottery random number is acquired from the normal symbol lottery random number warehouse defined by the main control unit MC that is updated at high speed within a predetermined range of ˜250, and is stored in the predetermined storage area of the main control unit MC in the order of acquisition.
普通図柄抽選用乱数は、最先のものから順に普通図柄の当り判定処理の対象となる。この判定処理が実行されると、記憶エリアに空をつくり、普図保留上限内で、新たに生じるゲートGTへの玉通過に基づく普通図柄抽選用乱数が後詰めで記憶される。普図保留上限いっぱいまで抽選データが貯まった状態で、新たに生じるゲートGTへの玉通過は、普通図柄抽選の対象から除外される。   The random numbers for the normal symbol lottery are subjected to the normal symbol hit determination process in order from the earliest one. When this determination process is executed, the storage area is emptied, and the normal symbol lottery random number based on the newly generated ball passage to the gate GT is stored in the last order within the upper limit of the usual figure hold. In the state where the lottery data is accumulated up to the upper limit of the usual figure hold, the newly generated ball passing to the gate GT is excluded from the normal symbol lottery.
普通図柄抽選が起動されると、後記普通図柄表示装置NDでの緑ランプGLと赤ランプRLの交互点灯による普通図柄の変動及びその変動の停止により当否が導出される。緑ランプGLでの点灯停止により当選が導出されると、下始動口82の花弁8a,8bが開かれる。赤ランプRLでの点灯停止は外れであり、花弁8a,8bは開かない。非時短状態時の開放作動態様、時短状態時の開放作動態様は次のI)II)のとおりである。   When the normal symbol lottery is activated, whether or not the normal symbol display device ND, which will be described later, is activated is determined by the change in the normal symbol due to the alternate lighting of the green lamp GL and the red lamp RL and the stop of the change. When winning is derived by stopping the lighting of the green lamp GL, the petals 8a and 8b of the lower start opening 82 are opened. The stop of lighting with the red lamp RL is out of order, and the petals 8a and 8b are not opened. The opening operation mode in the non-short-time state and the opening operation mode in the time-short state are as described in the following I) II).
I)非時短状態時の開放作動態様
普通図柄抽選での当選確率は、2/251=1/125.5、普通図柄表示装置ND上の普通図柄の変動時間は、低確遊技時2.24秒、高確遊技時0.5秒、当選時の下始動口82の開放仕様は、0.2秒の開放を1回についてだけする。従って、非時短状態時、下始動口82はあまり開かず、開いたとしても入賞は容易でなく、下始動口82への入賞はほとんど期待できない。
I) Opening operation mode in non-short-time state The winning probability in the normal symbol lottery is 2/251 = 1 / 115.5, and the variation time of the normal symbol on the normal symbol display device ND is 2.24 in the low probability game. The opening specification of the lower start port 82 at the time of winning, 0.5 seconds at the time of high probability game, and winning is 0.2 seconds only once. Therefore, the lower start opening 82 does not open so much in the non-time-short state, and even if it is opened, it is not easy to win a prize and almost no win to the lower start opening 82 can be expected.
II)時短状態時の開放作動態様
普通図柄抽選での当選確率は、249/251=1/1.008、普通図柄表示装置ND上の普通図柄の変動時間は、低確遊技時も高確遊技時も0.5秒、当選時の下始動口82の開放仕様は、1秒の開放を例えば0.748秒の閉鎖期間を挟んで最大5回について繰り返す。ただし、普通図柄抽選の当選一回についての最大入賞数例えば10個の入賞があると、その時点で開放作動は打ち切られる。時短状態時は、下始動口82が頻繁に開き、入賞も容易になる。
II) Opening operation mode in the short-time state The winning probability in the normal symbol lottery is 249/251 = 1 / 1.008, and the variation time of the normal symbol on the normal symbol display device ND is high probability game even in low probability game The opening specification of the lower start port 82 at the time of winning is 0.5 seconds, and the opening of 1 second is repeated for a maximum of 5 times with a closing period of 0.748 seconds, for example. However, if there is a maximum number of winnings, for example, 10 winnings per winning of the normal symbol lottery, the opening operation is terminated at that time. In the short time state, the lower start opening 82 is frequently opened, and winning becomes easy.
5)左サイド入賞ユニット91
この左サイド入賞ユニット91には、入賞1個につき所定数例えば10個の賞玉を払出す左上入賞口24、同左中入賞口25、同左下入賞口26を備える。この入賞ユニット91は、内蔵する左サイド飾りLED基板(D04)に実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。
5) Left side winning unit 91
The left side winning unit 91 includes a left upper winning port 24, a left middle winning port 25, and a lower left winning port 26 for paying out a predetermined number, for example, ten prize balls per winning. The winning unit 91 is provided with a built-in LED on the left side decoration LED board (D04), and gives a predetermined lighting effect during the game and in the game waiting state.
6)右サイド入賞ユニット92
この右サイド入賞ユニット92には、入賞1個につき所定数例えば10個の賞玉を払出す右入賞口27を備える。この入賞ユニット92は、センター飾りユニット7の右下に連続的に設けられ、内蔵する右サイド飾りLED基板(D07)に実装するLEDにより、遊技中及び遊技待ち状態時、所定の電飾演出がされる。
6) Right side winning unit 92
The right side winning unit 92 includes a right winning port 27 for paying out a predetermined number, for example, ten prize balls for each winning prize. The winning unit 92 is continuously provided at the lower right of the center decoration unit 7 and has a predetermined electric decoration effect during the game and in the game waiting state by the LED mounted on the built-in right side decoration LED board (D07). Is done.
7)表示器ボード93
この表示器ボード93には、7セグメントLED(七つの構成点灯線分の組合せにより表示パターンを変化させる発光ダイオード)から成る特別図柄表示装置SD、緑ランプGLと赤ランプRLとから成る普通図柄表示装置ND、大当たり抽選用乱数の保留記憶数を表示させる複数のランプから成る特別図柄保留玉表示器M、普通図柄抽選用乱数の保留記憶数を表示させる複数のランプから成る普通図柄保留玉表示器J、遊技状態が、低確遊技か高確遊技か、非時短状態か時短状態か、正常かエラーか等を表示させる複数のランプから成る遊技状態表示器Kを備える。この表示器ボード93は、センター飾りユニット7の右装飾部73の下方に設けている。
7) Display board 93
This display board 93 has a special symbol display device SD composed of 7-segment LEDs (light emitting diodes that change the display pattern by a combination of seven constituent lighting lines), and a normal symbol display composed of a green lamp GL and a red lamp RL. Device ND, special symbol holding ball display M consisting of a plurality of lamps for displaying the number of stored random numbers for jackpot lottery random numbers, normal symbol holding ball display consisting of a plurality of lamps for displaying the number of stored random numbers for normal symbol lottery J, a game status indicator K comprising a plurality of lamps for displaying whether the game status is low probability game or high probability game, non-short-time state or short-time state, normal or error, etc. The display board 93 is provided below the right decoration portion 73 of the center decoration unit 7.
8)その他
その他、遊技盤2には、略円形の遊技領域200を区画し且つ発射ハンドル4により打出すパチンコ玉を導くレール21、玉戻り防止片22、玉止め23、パチンコ玉の流下方向を変化させる風車28、入賞を逃したパチンコ玉を排出するアウト口29を備える。また、遊技領域200には独特のゲージに従い、多数の遊技釘20が打たれている。
8) Other In addition, the game board 2 has a rail 21 for guiding a pachinko ball that divides a substantially circular game area 200 and is launched by the launch handle 4, a ball return prevention piece 22, a ball stopper 23, and a flow direction of the pachinko ball. A windmill 28 to be changed and an out port 29 for discharging a pachinko ball that has missed the prize are provided. A large number of game nails 20 are struck in the game area 200 according to a unique gauge.
図3に、センター飾りユニット7の各装飾部71,72,73,74の背後に対応させて内蔵するセンター飾りLED基板A01〜A12の物理的配置図を示す。   FIG. 3 shows a physical layout of the center decoration LED substrates A01 to A12 incorporated in correspondence with the back of the decoration portions 71, 72, 73, 74 of the center decoration unit 7. FIG.
センター飾りLED基板1(A01)には、赤色LEDを8個(LED−R01〜LED−R08)、青色LEDを12個(LED−B01〜LED−B12)、多色LEDを4個(LED−701〜LED−704)実装している。赤色LEDは、赤の発光色をもつLEDである。青色LEDは、青の発光色をもつLEDである。多色LEDは、赤色発光端子、緑色発光端子、青色発光端子をもち、7色乃至フルカラーの発光色に制御可能なLEDである。以下、同様である。   The center ornament LED board 1 (A01) has 8 red LEDs (LED-R01 to LED-R08), 12 blue LEDs (LED-B01 to LED-B12), and 4 multicolor LEDs (LED- 701-LED-704). The red LED is an LED having a red emission color. The blue LED is an LED having a blue emission color. The multi-color LED is an LED having a red light emitting terminal, a green light emitting terminal, and a blue light emitting terminal, which can be controlled to 7 colors or full colors. The same applies hereinafter.
センター飾りLED基板2(A02)には、多色LEDを7個(LED−705〜LED−711)実装している。センター飾りLED基板3(A03)には、多色LEDを1個(LED−712)実装している。センター飾りLED基板4(A04)には、多色LEDを8個(LED−713〜LED−720)実装している。   Seven multi-color LEDs (LED-705 to LED-711) are mounted on the center decoration LED substrate 2 (A02). One multicolor LED (LED-712) is mounted on the center decoration LED substrate 3 (A03). On the center decoration LED substrate 4 (A04), 8 multi-color LEDs (LED-713 to LED-720) are mounted.
センター飾りLED基板5(B01)には、多色LEDを16個(LED−721〜LED−736)実装している。センター飾りLED基板6(B02)には、多色LEDを2個(LED−737,LED−738)、白色LEDを7個(LED−W01〜LED−W07)、青色LEDを3個(LED−B13〜LED−B15)実装している。センター飾りLED基板7(B03)には、白色LEDを5個(LED−W08〜LED−W12)、緑色LEDを3個(LED−G01〜LED−G03)実装している。白色LEDは、白の発光色をもつLEDである。緑色LEDは、緑の発光色をもつLEDである。以下、同様である。   Sixteen multicolor LEDs (LED-721 to LED-736) are mounted on the center decorative LED board 5 (B01). On the center decoration LED substrate 6 (B02), two multicolor LEDs (LED-737, LED-738), seven white LEDs (LED-W01 to LED-W07), and three blue LEDs (LED- B13 to LED-B15) are mounted. On the center decoration LED board 7 (B03), five white LEDs (LED-W08 to LED-W12) and three green LEDs (LED-G01 to LED-G03) are mounted. The white LED is an LED having a white emission color. The green LED is an LED having a green emission color. The same applies hereinafter.
センター飾りLED基板8(C01)には、白色LEDを16個(LED−W13〜LED−W28)実装している。センター飾りLED基板9(C02)には、白色LEDを18個(LED−W29〜LED−W46)、多色LEDを12個(LED−739〜LED−750)、緑色LEDを2個(LED−G04,LED−G05)実装している。   Sixteen white LEDs (LED-W13 to LED-W28) are mounted on the center decorative LED board 8 (C01). On the center decoration LED board 9 (C02), 18 white LEDs (LED-W29 to LED-W46), 12 multicolored LEDs (LED-739 to LED-750), and 2 green LEDs (LED- G04, LED-G05).
センター飾りLED基板10(D01)には、多色LEDを7個(LED−751〜LED−757)、緑色LEDを3個(LED−G06〜LED−G08)実装している。センター飾りLED基板11(D02)には、青色LEDを8個(LED−B16〜LED−B23)実装している。センター飾りLED基板12(D03)には、青色LEDを8個(LED−B24〜LED−B31)実装している。   On the center decoration LED substrate 10 (D01), seven multicolor LEDs (LED-751 to LED-757) and three green LEDs (LED-G06 to LED-G08) are mounted. Eight blue LEDs (LED-B16 to LED-B23) are mounted on the center decorative LED board 11 (D02). Eight blue LEDs (LED-B24 to LED-B31) are mounted on the center decorative LED board 12 (D03).
なお、基板図は省略したが、左サイド飾りLED基板(D04)には、赤色LEDを4個(LED−R09〜LED−R12)、緑色LEDを4個(LED−G09〜LED−G12)、青色LEDを4個(LED−B32〜LED−B35)、白色LEDを4個(LED−W47〜LED−W50)実装している。大入賞口飾りLED基板(D05)には、赤色LEDを2個(LED−R13,LED−R14)、緑色LEDを2個(LED−G13,LED−G14)、青色LEDを2個(LED−B36,LED−B37)、白色LEDを2個(LED−W51,LED−W52)実装している。   Although the board diagram is omitted, the left side decoration LED board (D04) has four red LEDs (LED-R09 to LED-R12), four green LEDs (LED-G09 to LED-G12), Four blue LEDs (LED-B32 to LED-B35) and four white LEDs (LED-W47 to LED-W50) are mounted. On the grand prize opening decoration LED board (D05), two red LEDs (LED-R13, LED-R14), two green LEDs (LED-G13, LED-G14), and two blue LEDs (LED- B36, LED-B37) and two white LEDs (LED-W51, LED-W52) are mounted.
また、始動口飾りLED基板(D06)には、赤色LEDを2個(LED−R15,LED−R16)、緑色LEDを2個(LED−G15,LED−G16)、青色LEDを2個(LED−B38,LED−B39)、白色LEDを2個(LED−W53,LED−W54)実装している。右サイド飾りLED基板(D07)には、赤色LEDを2個(LED−R17,LED−R18)、緑色LEDを2個(LED−G17,LED−G18)、青色LEDを2個(LED−B40,LED−B41)、白色LEDを2個(LED−W55,LED−W56)実装している。   In addition, two red LEDs (LED-R15, LED-R16), two green LEDs (LED-G15, LED-G16), and two blue LEDs (LED -B38, LED-B39) and two white LEDs (LED-W53, LED-W54) are mounted. On the right side decoration LED board (D07), two red LEDs (LED-R17, LED-R18), two green LEDs (LED-G17, LED-G18), and two blue LEDs (LED-B40) LED-B41) and two white LEDs (LED-W55, LED-W56) are mounted.
さらに、前扉右上飾りLED基板(E01)には、多色LEDを8個(LED−758〜LED−765)実装している。前扉右下飾りLED基板(E02)には、赤色LEDを2個(LED−R19,LED−R20)、緑色LEDを2個(LED−G19,LED−G20)、青色LEDを2個(LED−B42,LED−B43)、白色LEDを2個(LED−W57,LED−W58)実装している。   Further, eight multi-color LEDs (LED-758 to LED-765) are mounted on the front door upper right decoration LED board (E01). Two red LEDs (LED-R19, LED-R20), two green LEDs (LED-G19, LED-G20), and two blue LEDs (LED -B42, LED-B43) and two white LEDs (LED-W57, LED-W58) are mounted.
前扉左下飾りLED基板(E03)には、赤色LEDを2個(LED−R21,LED−R22)、緑色LEDを2個(LED−G21,LED−G22)、青色LEDを2個(LED−B44,LED−B45)、白色LEDを2個(LED−W59,LED−W60)実装している。前扉左上飾りLED基板(E04)には、赤色LEDを2個(LED−R23,LED−R24)、緑色LEDを2個(LED−G23,LED−G24)、青色LEDを2個(LED−B46,LED−B47)、白色LEDを2個(LED−W61,LED−W62)実装している。   Two red LEDs (LED-R21, LED-R22), two green LEDs (LED-G21, LED-G22), and two blue LEDs (LED-) B44, LED-B45) and two white LEDs (LED-W59, LED-W60) are mounted. On the front door upper left decorative LED board (E04), two red LEDs (LED-R23, LED-R24), two green LEDs (LED-G23, LED-G24), and two blue LEDs (LED- B46, LED-B47) and two white LEDs (LED-W61, LED-W62) are mounted.
受皿左飾りLED基板(F01)には、赤色LEDを2個(LED−R25,LED−R26)、緑色LEDを2個(LED−G25,LED−G26)、青色LEDを2個(LED−B48,LED−B49)、白色LEDを2個(LED−W63,LED−W64)実装している。受皿中飾りLED基板(F02)には、赤色LEDを2個(LED−R27,LED−R28)、緑色LEDを2個(LED−G27,LED−G28)、青色LEDを2個(LED−B50,LED−B51)、白色LEDを2個(LED−W65,LED−W66)実装している。   On the saucer left decorative LED board (F01), two red LEDs (LED-R25, LED-R26), two green LEDs (LED-G25, LED-G26), and two blue LEDs (LED-B48) LED-B49) and two white LEDs (LED-W63, LED-W64) are mounted. Two red LEDs (LED-R27, LED-R28), two green LEDs (LED-G27, LED-G28), and two blue LEDs (LED-B50) on the saucer-decorating LED board (F02) LED-B51) and two white LEDs (LED-W65, LED-W66) are mounted.
受皿右飾りLED基板(F03)には、赤色LEDを2個(LED−R29,LED−R30)、緑色LEDを2個(LED−G29,LED−G30)、青色LEDを2個(LED−B52,LED−B53)、白色LEDを2個(LED−W67,LED−W68)実装している。受皿下飾りLED基板(F04)には、赤色LEDを2個(LED−R31,LED−R32)、緑色LEDを2個(LED−G31,LED−G32)、青色LEDを2個(LED−B54,LED−B55)、白色LEDを2個(LED−W69,LED−W70)実装している。   On the saucer right decoration LED board (F03), two red LEDs (LED-R29, LED-R30), two green LEDs (LED-G29, LED-G30), and two blue LEDs (LED-B52) LED-B53) and two white LEDs (LED-W67, LED-W68) are mounted. On the saucer underlay LED board (F04), two red LEDs (LED-R31, LED-R32), two green LEDs (LED-G31, LED-G32), and two blue LEDs (LED-B54) LED-B55) and two white LEDs (LED-W69, LED-W70) are mounted.
すなわち、集計すると、
多色LEDは、LED−701〜LED−765の65個あり、
赤色LEDは、LED−R01〜LED−R32の32個あり、
緑色LEDは、LED−G01〜LED−G32の32個あり、
青色LEDは、LED−B01〜LED−B55の55個あり、
白色LEDは、LED−W01〜LED−W70の70個あり、
全部でLEDは254個ある。
In other words,
There are 65 multi-color LEDs, LED-701 to LED-765,
There are 32 red LEDs, LED-R01 to LED-R32.
There are 32 green LEDs, LED-G01 to LED-G32.
There are 55 blue LEDs, LED-B01 to LED-B55,
There are 70 white LEDs, LED-W01 to LED-W70,
There are 254 LEDs in total.
図4に示すように、上記した各々のセンター飾りLED基板1〜12(A01〜04,B01〜03,C01〜02,D01〜03)、並びに、左サイド飾りLED基板(D04)、大入賞口飾りLED基板(D05)、始動口飾りLED基板(D06)、右サイド飾りLED基板(D07)、前扉右上飾りLED基板(E01)、前扉右下飾りLED基板(E02)、前扉左下飾りLED基板(E03)、前扉左上飾りLED基板(E04)、受皿左飾りLED基板(F01)、受皿中飾りLED基板(F02)、受皿右飾りLED基板(F03)、受皿下飾りLED基板(F04)は、基板毎に分かれる小グループを構成している。   As shown in FIG. 4, each of the center decoration LED boards 1 to 12 (A01 to 04, B01 to 03, C01 to 02, D01 to 03), the left side decoration LED board (D04), and a prize winning opening. Decoration LED board (D05), Start opening decoration LED board (D06), Right side decoration LED board (D07), Front door upper right decoration LED board (E01), Front door lower right decoration LED board (E02), Front door lower left decoration LED board (E03), front door upper left decoration LED board (E04), saucer left decoration LED board (F01), saucer middle decoration LED board (F02), saucer right decoration LED board (F03), saucer lower decoration LED board (F04) ) Constitutes a small group divided for each substrate.
原則的に、各小グループ毎すなわち各基板毎に実装するLEDの駆動に必要な信号端子数に応じて、演出用ドライバたるLEDドライバ(LDr01〜LDr48)を各基板毎に対応づけて設けている。ただし、例外的に、センター飾りLED基板3(A03)には多色LED(LED−712)を1個のみ実装しているだけであるため、このセンター飾りLED基板3(A03)の多色LED(LED−712)は、センター飾りLED基板2(A02)に対応づけて設けるLEDドライバ(LDr07)にて駆動している。   In principle, LED drivers (LDr01 to LDr48) as rendering drivers are provided in association with each board according to the number of signal terminals necessary for driving the LEDs mounted on each small group, that is, on each board. . However, since only one multicolor LED (LED-712) is mounted on the center decoration LED board 3 (A03), the multicolor LED of the center decoration LED board 3 (A03) is exceptional. (LED-712) is driven by an LED driver (LDr07) provided in association with the center decoration LED substrate 2 (A02).
センター飾りLED基板1(A01)、センター飾りLED基板2(A02)、センター飾りLED基板3(A03)、センター飾りLED基板4(A04)は、センター飾りユニット7の上装飾部71の背後に互いに近接状に配置され、かつ、演出上の関連性も密接で、しかも、これらの基板に含まれるLEDドライバ(LDr01〜10)の数も10個と適正範囲内であるため、配置及び演出上の関連性並びにLEDドライバの数を考慮して中分類した中グループの一つのである第1LED基板群Aを構成している。   The center ornament LED substrate 1 (A01), the center ornament LED substrate 2 (A02), the center ornament LED substrate 3 (A03), and the center ornament LED substrate 4 (A04) are mutually behind the upper ornament portion 71 of the center ornament unit 7. Arranged in close proximity and closely related in production, and the number of LED drivers (LDr01 to 10) included in these boards is within an appropriate range of 10; The first LED board group A, which is one of the medium groups classified in consideration of the relevance and the number of LED drivers, is configured.
センター飾りLED基板5(B01)、センター飾りLED基板6(B02)、センター飾りLED基板7(B03)は、センター飾りユニット7の上装飾部71及び左装飾部72の背後に互いに近接状に配置され、かつ、演出上の関連性も密接で、しかも、これらの基板に含まれるLEDドライバ(LDr11〜19)の数も9個と適正範囲内であるため、中グループの一つのである第2LED基板群Bを構成している。   The center ornament LED substrate 5 (B01), the center ornament LED substrate 6 (B02), and the center ornament LED substrate 7 (B03) are arranged close to each other behind the upper ornament portion 71 and the left ornament portion 72 of the center ornament unit 7. Moreover, since the relevance in production is also close, and the number of LED drivers (LDr11 to 19) included in these boards is within an appropriate range of nine, the second LED which is one of the middle group A substrate group B is configured.
センター飾りLED基板8(C01)、センター飾りLED基板9(C02)は、センター飾りユニット7の右装飾部73の背後に互いに近接状に配置され、かつ、演出上の関連性も密接で、しかも、これらの基板に含まれるLEDドライバ(LDr20〜28)の数も9個と適正範囲内であるため、中グループの一つのである第3LED基板群Cを構成している。   The center decoration LED board 8 (C01) and the center decoration LED board 9 (C02) are arranged in close proximity to each other behind the right decoration portion 73 of the center decoration unit 7 and are closely related in production. Since the number of LED drivers (LDr20 to 28) included in these substrates is also within an appropriate range of nine, the third LED substrate group C, which is one of the middle groups, is configured.
センター飾りLED基板10(D01)、センター飾りLED基板11(D02)、センター飾りLED基板12(D03)、左サイド飾りLED基板(D04)、大入賞口飾りLED基板(D05)、始動口飾りLED基板(D06)、右サイド飾りLED基板(D07)は、センター飾りユニット7の下装飾部74の背後に互いに近接状あるいは下装飾部74と比較的近い位置に配置され、かつ、演出上の関連性も密接あるいは無関係ではなく、しかも、これらの基板に含まれるLEDドライバ(LDr29〜38)の数も10個と適正範囲内であるため、中グループの一つのである第4LED基板群Dを構成している。   Center decoration LED board 10 (D01), Center decoration LED board 11 (D02), Center decoration LED board 12 (D03), Left side decoration LED board (D04), Grand prize opening decoration LED board (D05), Start opening decoration LED The board (D06) and the right side decoration LED board (D07) are arranged behind the lower decoration part 74 of the center decoration unit 7 in a close proximity to each other or at a position relatively close to the lower decoration part 74, and related in terms of production. In addition, the number of LED drivers (LDr29 to 38) included in these substrates is within an appropriate range of 10 so that the fourth LED substrate group D, which is one of the middle groups, is configured. is doing.
前扉右上飾りLED基板(E01)、前扉右下飾りLED基板(E02)、前扉左下飾りLED基板(E03)、前扉左上飾りLED基板(E04)は、フロント扉14の装飾ランプカバー61,62,63,64,65の背後に配置され、かつ、演出上の関連性も密接で、しかも、これらの基板に含まれるLEDドライバ(LDr39〜44)の数も6個と適正範囲内であるため、中グループの一つのである第5LED基板群Eを構成している。   Front door upper right decoration LED board (E01), front door lower right decoration LED board (E02), front door lower left decoration LED board (E03), front door upper left decoration LED board (E04) are decorative lamp cover 61 of front door 14. , 62, 63, 64, 65 are closely related to each other in production, and the number of LED drivers (LDr39 to 44) included in these boards is within an appropriate range of six. Therefore, the fifth LED substrate group E, which is one of the middle groups, is configured.
受皿左飾りLED基板(F01)、受皿中飾りLED基板(F02)、受皿右飾りLED基板(F03)、受皿下飾りLED基板(F04)は、上受皿31の内部に配置され、かつ、演出上の関連性も密接で、しかも、これらの基板に含まれるLEDドライバ(LDr45〜48)の数も4個と適正範囲内であるため、中グループの一つのである第6LED基板群Fを構成している。   The saucer left decoration LED board (F01), the saucer middle decoration LED board (F02), the saucer right decoration LED board (F03), and the saucer lower decoration LED board (F04) are arranged inside the upper saucer 31 and are used for production. Since the number of LED drivers (LDr45 to 48) included in these boards is also within the appropriate range of four, the sixth LED board group F, which is one of the middle groups, is formed. ing.
以上、6つに中分類した基板群A〜Fのうち、基板群A,B,C,Dは、遊技盤2の電飾に当てられ、基板群E,Fは、遊技盤2以外の電飾に当てられる。遊技盤2の盤面替え等に柔軟に対応させるため、遊技盤2の電飾に当てる基板群A,B,C,Dに着目し、これらに含まれるLEDドライバの数がほぼ半分ずつになるように2つに大別し、例えば、第1LED基板群A及び第3LED基板群Cの合計19個のLEDドライバを含む第1大グループと、第2LED基板群B及び第4LED基板群Dの合計19個のLEDドライバを含む第2大グループとに大分類している。そして、各大グループに、遊技盤2以外の電飾に当てる基板群E,Fを二分して各一つを含ませている。   As described above, among the board groups A to F classified into the six groups, the board groups A, B, C, and D are applied to the electrical decoration of the game board 2, and the board groups E and F are the electric boards other than the game board 2. Hit the decoration. In order to respond flexibly to the change of the board surface of the game board 2, attention is paid to the board groups A, B, C, D applied to the electrical decoration of the game board 2, so that the number of LED drivers included therein is almost halved. For example, a first large group including a total of 19 LED drivers of the first LED substrate group A and the third LED substrate group C, and a total of 19 of the second LED substrate group B and the fourth LED substrate group D. It is roughly classified into a second large group including LED drivers. Then, each large group is divided into two board groups E and F to be applied to electrical decorations other than the game board 2, and each one is included.
したがって、第1大グループは、第1LED基板群A、第3LED基板群C、第5LED基板群Eから成り、第1大グループ以外の第2大グループは、第2LED基板群B、第4LED基板群D、第6LED基板群Fから成る。第1大グループには、I2Cバスの後記バスバッファBUSBの2系統のシリアルデータラインSDA1,SDA2のうち、SDA1を接続している。また、第2大グループには、SDA2を接続している。   Accordingly, the first large group includes the first LED substrate group A, the third LED substrate group C, and the fifth LED substrate group E, and the second large group other than the first large group includes the second LED substrate group B and the fourth LED substrate group. D, comprising a sixth LED substrate group F. Of the two serial data lines SDA1 and SDA2 of the bus buffer BUSB, which will be described later, to the first large group, SDA1 is connected. The SDA2 is connected to the second large group.
図5に示すように、LEDドライバLDR01〜48には、1MHzファーストモードプラスコンパチブルのI2Cバスインタフェースをもつテキサス社(TEXAS INSTRUMENTS)製の型番TLC8208FIのI2Cバス制御8ビットLEDドライバを用いている。   As shown in FIG. 5, for the LED drivers LDR01 to LDR48, an I2C bus control 8-bit LED driver manufactured by Texas (TEXAS INSTRUMENTS) having a 1 MHz first mode plus compatible I2C bus interface is used.
このLEDドライバの内部において、I2CバスのシリアルクロックラインSCLとシリアルデータラインSDAとは、ノイズフィルタ(INPUT FILTER)を介してI2Cバスコントローラ(I2C−BUS CONTROL)に接続される。I2Cバスコントローラ(I2C−BUS CONTROL)に入力させる3つのハードウェアアドレス端子(A0,A1,A2)により、64のプログラム可能なスレーブアドレスを実現可能にしている。   Inside the LED driver, the serial clock line SCL and serial data line SDA of the I2C bus are connected to an I2C bus controller (I2C-BUS CONTROL) via a noise filter (INPUT FILTER). 64 programmable slave addresses can be realized by three hardware address terminals (A0, A1, A2) input to the I2C bus controller (I2C-BUS CONTROL).
25MHzの内部発振器(25MHz OSCILLATOR)より生成する97kHzで動作する8ビット分解能の固定周波数PWMコントローラ(PWM REGISTER X BRIGHTNESS CONTROL)、並びに、24.3kHzより調製する190Hzの固定周波数と、24Hz〜10.73秒に1回の範囲で調整可能なグループ周波数(GRPFREQ REGISTER)とをもつ8ビット分解能のグループPWMコントローラ(GRPPWM REGISTER)、LEDステートセレクトレジスタ(LED STATE SELECT REGISTER)を有する。   8-bit resolution fixed frequency PWM controller (PWM REGISTER X BRIGHTNESS CONTROL) operating at 97 kHz generated from a 25 MHz internal oscillator (25 MHz OSCILLATOR), and a fixed frequency of 190 Hz prepared from 24.3 kHz, and 24 Hz to 10.73. It has an 8-bit resolution group PWM controller (GRPPWM REGISTER) with a group frequency (GRPFREQ REGISTER) that can be adjusted once per second, and an LED state select register (LED STATE SELECT REGISTER).
出力側には、出力ドライバ(OUTPUT DRIVER)を介して8個のオープンドレインLED出力(OUT0バー〜OUT7バー)を有し、該各LED出力は、オン/オフ(permanently ON/permanently OFF)させることができると共に、PWM制御により、LED出力毎に輝度を完全オフから最大輝度まで調光可能にしていると共に、グループ輝度制御により完全オフから最大輝度までの全体調光やグループ点滅を可能にしている。   On the output side, 8 open drain LED outputs (OUT0 bar to OUT7 bar) are provided via an output driver (OUTPUT DRIVER), and each LED output is turned on / off (permanently ON / permanently OFF). In addition, the PWM control makes it possible to dimm the brightness from fully off to the maximum brightness for each LED output, and the group brightness control enables the entire dimming from full off to the maximum brightness and group blinking. .
なお、アクティブローリセット入力(RESETバー)から入力するローレベル信号によりパワーオンリセットコントローラ(POWER ON RESET CNTL)を介して外部リセットを可能にしていると共に、I2Cバスからのソフトウェアリセットも可能にしている。VCCは直流+5Vの電源、GNDは0Vのグランドである。   An external reset is enabled via a power-on reset controller (POWER ON RESET CNTL) by a low level signal input from an active low reset input (RESET bar), and a software reset from the I2C bus is also enabled. . VCC is a DC + 5V power supply, and GND is a 0V ground.
図6に示すように、遊技機の内部に設ける制御装置CNは、互いに独立した基板で構成する主制御部MC、第1周辺制御部SC1、第2周辺制御部SC2及び第3周辺制御部SC3から成る。発射玉関連、賞玉の払出し関連、玉貸ユニットやホールコンピュータ等との接続関連、電源関連、セキュリティ関連の各構成は、省略して描いている。   As shown in FIG. 6, the control device CN provided inside the gaming machine includes a main control unit MC, a first peripheral control unit SC1, a second peripheral control unit SC2, and a third peripheral control unit SC3 that are configured by mutually independent boards. Consists of. The components related to the projecting ball, the prize payout, the connection with the ball lending unit and the hall computer, the power supply, and the security are not shown.
主制御部MCには、ROM/RAM一体型の遊技制御用マイクロコンピュータCPU0を実装しており、その入力側には、上始動口81への入賞玉を検出する上始動口スイッチSW1、下始動口82への入賞玉を検出する下始動口スイッチSW2、大入賞口9への入賞玉を検出する大入賞口スイッチSW3、ゲートGTへの通過玉を検出するゲートスイッチSW4、左上入賞口24への入賞玉を検出する左上入賞口スイッチSW5、左中入賞口25への入賞玉を検出する左中入賞口スイッチSW6、左下入賞口26への入賞玉を検出する左下入賞口スイッチSW7、右入賞口27への入賞玉を検出する右入賞口スイッチSW8を入力させている。   The main control unit MC is equipped with a ROM / RAM integrated game control microcomputer CPU0, on its input side, an upper start switch SW1 for detecting a winning ball to the upper start port 81, a lower start Lower start port switch SW2 for detecting a winning ball to the mouth 82, large winning port switch SW3 for detecting a winning ball to the big winning port 9, a gate switch SW4 for detecting a passing ball to the gate GT, and an upper left winning port 24 Upper left winning hole switch SW5 for detecting the winning ball of the left, left middle winning port switch SW6 for detecting the winning ball to the left middle winning port 25, lower left winning port switch SW7 for detecting the winning ball to the lower left winning port 26, right winning prize A right winning port switch SW8 for detecting a winning ball to the mouth 27 is input.
主制御部MCの遊技制御用マイクロコンピュータCPU0は、ドライバ回路Dr1を介して特別図柄表示装置SDを、ドライバ回路Dr2を介して普通図柄表示装置NDを、ドライバ回路Dr3を介して特別図柄保留玉表示器Mを、ドライバ回路Dr4を介して普通図柄保留玉表示器Jを、ドライバ回路Dr5を介して遊技状態表示器Kを、ドライバ回路Dr7を介して下始動口82の花弁8a,8bを開閉させる電チューソレノイドS1を、ドライバ回路Dr8を介して大入賞口9の可動部材90を開閉させる大入賞口ソレノイドS2を各制御している。   The game control microcomputer CPU0 of the main control unit MC displays the special symbol display device SD via the driver circuit Dr1, the normal symbol display device ND via the driver circuit Dr2, and the special symbol holding ball display via the driver circuit Dr3. Opening and closing the petals 8a and 8b of the lower start opening 82 through the driver M, the normal symbol holding ball display J through the driver circuit Dr4, the gaming state display K through the driver circuit Dr5, and the driver circuit Dr7. The electric winning solenoid S1 controls the large winning opening solenoid S2 that opens and closes the movable member 90 of the large winning opening 9 via the driver circuit Dr8.
主制御部MCから各周辺制御部SC1,SC2,SC3へは、中継基板CTを介して一方通行的に、主制御部MCでの入力及び又は該主制御部MCで実行する抽選結果に従ったコマンドを、例えば8ビット8本のデータ信号線と1本のストローブ信号線をもつパラレル通信方式により送信している。周辺制御部SC1,SC2,SC3相互間は、双方向性のパラレル通信方式等により、双方向的にデータを送受信している。   From the main control unit MC to the peripheral control units SC1, SC2 and SC3, one-way via the relay board CT, according to the input at the main control unit MC and / or the lottery result executed by the main control unit MC The command is transmitted by a parallel communication system having, for example, 8 bits of 8 data signal lines and one strobe signal line. The peripheral controllers SC1, SC2, and SC3 exchange data bidirectionally by a bidirectional parallel communication method or the like.
第1周辺制御部SC1には、ROM/RAM一体型の第1演出用マイクロコンピュータCPU1を実装している。このマイクロコンピュータCPU1からは、ドライバ回路Dr9を介して演出表示装置70を制御しており、主制御部MCから受信するコマンドに応じた左、中、右の各演出図柄の変動及び停止並びに背景の動画展開を含む表示関連の演出を実行している。   The first peripheral control unit SC1 is equipped with a ROM / RAM integrated first effect microcomputer CPU1. The microcomputer CPU1 controls the effect display device 70 via the driver circuit Dr9, and changes, stops, and background effects of the left, middle, and right effect symbols according to the command received from the main control unit MC. Display-related effects including video development are being executed.
第2周辺制御部SC2には、ROM/RAM一体型の第2演出用マイクロコンピュータCPU2を実装している。このマイクロコンピュータCPU2は、I2CバスのマスターとなるマイクロコントローラMSTとして機能する。その入出力ポートには、I2CバスのシリアルクロックラインSCLとシリアルデータラインSDAを定義しており、これら2ラインによるシリアル通信方式により、各LED基板A01,A02,A03,A04,B01,B02,B03,C01,C02,D01,D02,D03,D04,D05,D06,D07,E01,E02,E03,E04,F01,F02,F03,F04に各々実装したLEDを制御している。   The second peripheral control unit SC2 is equipped with a ROM / RAM integrated type second effect microcomputer CPU2. The microcomputer CPU2 functions as a microcontroller MST serving as a master of the I2C bus. The input / output ports define an I2C bus serial clock line SCL and a serial data line SDA, and each of the LED boards A01, A02, A03, A04, B01, B02, B03 by a serial communication system using these two lines. , C01, C02, D01, D02, D03, D04, D05, D06, D07, E01, E02, E03, E04, F01, F02, F03, and F04 are controlled.
第3周辺制御部SC3には、ROM/RAM一体型の第3演出用マイクロコンピュータCPU3を実装している。このマイクロコンピュータCPU3からは、ドライバ回路Dr10を介して、スピーカ51,52から出音する効果音及びBGMを制御している。   The third peripheral controller SC3 is equipped with a ROM / RAM integrated third effect microcomputer CPU3. The microcomputer CPU3 controls sound effects and BGM output from the speakers 51 and 52 via the driver circuit Dr10.
主制御部MCから送信するコマンドに応じて、第1周辺制御部SC1による演出表示装置70の表示演出を実行すると共に、この表示演出とリンクさせて、第2周辺制御部SC2による電飾演出、第3周辺制御部SC3による効果音演出を各実行する。主制御部MCでは、サブ側となる周辺制御部SC1,SC2,SC3側に送信するコマンドで特定される演出時間の経過をタイマ管理し、主制御部MC側の制御とサブ側の制御とが整合するようにしている。   In response to the command transmitted from the main control unit MC, the display effect of the effect display device 70 by the first peripheral control unit SC1 is executed, and linked to this display effect, the electric effect effect by the second peripheral control unit SC2; Each of the sound effects produced by the third peripheral controller SC3 is executed. In the main control unit MC, the elapsed time specified by the command transmitted to the peripheral control units SC1, SC2 and SC3 on the sub side is timer-managed, and the control on the main control unit MC side and the control on the sub side are Try to be consistent.
図7に示すように、第1LED基板群Aにおいて、センター飾りLED基板1(A01)には、この基板に実装するLEDを駆動するLEDドライバLDr01〜04を実装している。センター飾りLED基板2(A02)には、この基板に実装するLED並びにセンター飾りLED基板3(A03)に実装するLED−712を駆動するLEDドライバLDr05〜07を実装している。センター飾りLED基板4(A04)には、この基板に実装するLEDを駆動するLEDドライバLDr08〜10を実装している。   As shown in FIG. 7, in the first LED board group A, LED drivers LDr01 to 04 for driving the LEDs mounted on this board are mounted on the center decoration LED board 1 (A01). The center decoration LED board 2 (A02) is mounted with LED drivers LDr05 to 07 that drive the LEDs mounted on the board and the LED-712 mounted on the center decoration LED board 3 (A03). The center decorative LED board 4 (A04) is mounted with LED drivers LDr08-10 for driving the LEDs mounted on the board.
第2LED基板群Bにおいて、センター飾りLED基板5(B01)には、この基板に実装するLEDを駆動するLEDドライバLDr11〜16を実装している。センター飾りLED基板6(B02)には、この基板に実装するLEDを駆動するLEDドライバLDr17,18を実装している。センター飾りLED基板7(B03)には、この基板に実装するLEDを駆動するLEDドライバLDr19を実装している。   In the second LED board group B, the center decorative LED board 5 (B01) is mounted with LED drivers LDr11 to 16 for driving the LEDs mounted on the board. The center decoration LED board 6 (B02) is mounted with LED drivers LDr17 and 18 for driving the LEDs mounted on the board. On the center decoration LED board 7 (B03), an LED driver LDr19 for driving an LED mounted on the board is mounted.
第3LED基板群Cにおいて、センター飾りLED基板8(C01)には、この基板に実装するLEDを駆動するLEDドライバLDr20,21を実装している。センター飾りLED基板9(C02)には、この基板に実装するLEDを駆動するLEDドライバLDr22〜28を実装している。   In the third LED board group C, LED drivers LDr20 and 21 for driving LEDs mounted on the board are mounted on the center decorative LED board 8 (C01). On the center decoration LED board 9 (C02), LED drivers LDr22 to 28 for driving LEDs mounted on the board are mounted.
第4LED基板群Dにおいて、センター飾りLED基板10(D01)には、この基板に実装するLEDを駆動するLEDドライバLDr29〜31を実装している。センター飾りLED基板11(D02)には、この基板に実装するLEDを駆動するLEDドライバLDr32を実装している。センター飾りLED基板12(D03)には、この基板に実装するLEDを駆動する実装するLEDを駆動するLEDドライバLDr33を実装している。   In the fourth LED board group D, LED drivers LDr29 to 31 for driving the LEDs mounted on this board are mounted on the center decorative LED board 10 (D01). The center decoration LED substrate 11 (D02) is mounted with an LED driver LDr32 that drives an LED mounted on the substrate. The center decoration LED board 12 (D03) is mounted with an LED driver LDr33 for driving the mounted LED for driving the LED mounted on the board.
左サイド飾りLED基板(D04)には、この基板に実装するLEDを駆動するLEDドライバLDr34,35を実装している。大入賞口飾りLED基板(D05)には、この基板に実装するLEDを駆動するLEDドライバLDr36を実装している。始動口飾りLED基板(D06)には、この基板に実装するLEDを駆動するLEDドライバLDr37を実装している。右サイド飾りLED基板(D07)には、この基板に実装するLEDを駆動するLEDドライバLDr38を実装している。   LED drivers LDr34 and 35 for driving LEDs mounted on the board are mounted on the left side decoration LED board (D04). An LED driver LDr36 for driving the LED mounted on the board is mounted on the special prize opening decoration LED board (D05). An LED driver LDr37 for driving an LED mounted on the board is mounted on the start opening decoration LED board (D06). On the right side decoration LED substrate (D07), an LED driver LDr38 for driving the LED mounted on the substrate is mounted.
第5LED基板群Eにおいて、前扉右上飾りLED基板(E01)には、この基板に実装するLEDを駆動するLEDドライバLDr39〜41を実装している。前扉右下飾りLED基板(E02)には、この基板に実装するLEDを駆動するLEDドライバLDr42を実装している。前扉左下飾りLED基板(E03)には、この基板に実装するLEDを駆動するLEDドライバLDr43を実装している。前扉左上飾りLED基板(E04)には、この基板に実装するLEDを駆動するLEDドライバLDr44を実装している。   In the fifth LED board group E, LED drivers LDr39 to 41 for driving LEDs to be mounted on this board are mounted on the front door upper right decoration LED board (E01). An LED driver LDr42 for driving the LED mounted on this board is mounted on the front door lower right decoration LED board (E02). An LED driver LDr43 for driving the LED mounted on the board is mounted on the front door lower left decoration LED board (E03). An LED driver LDr44 for driving the LED mounted on the board is mounted on the front door upper left decorative LED board (E04).
第6LED基板群Fにおいて、受皿左飾りLED基板(F01)には、この基板に実装するLEDを駆動するLEDドライバLDr45を実装している。受皿中飾りLED基板(F02)には、この基板に実装するLEDを駆動するLEDドライバLDr46を実装している。受皿右飾りLED基板(F03)には、この基板に実装するLEDを駆動するLEDドライバLDr47を実装している。受皿下飾りLED基板(F04)には、この基板に実装するLEDを駆動するLEDドライバLDr48を実装している。   In the sixth LED board group F, an LED driver LDr45 for driving LEDs mounted on the board is mounted on the tray left decoration LED board (F01). An LED driver LDr46 for driving the LED mounted on this substrate is mounted on the saucer-interior decoration LED substrate (F02). An LED driver LDr47 for driving the LED mounted on this board is mounted on the saucer right decoration LED board (F03). An LED driver LDr48 for driving the LED mounted on this board is mounted on the saucer underlay LED board (F04).
I2CバスのマスターとなるマイクロコントローラMST(第2演出用マイクロコンピュータCPU2)の入出力ポートに定義したシリアルデータラインSDAと、I2CバスのスレーブとなるLEDドライバLDr01〜LDr48のシリアルデータラインSDAとの間を結ぶ線路中に、双方向に信号を入出力させる入出力端子と該入出力端子から入力する信号を出力させる出力端子及び前記入出力端子から出力する信号を入力させる入力端子をもつ双方向性のバスバッファBUSBを接続している。   Between the serial data line SDA defined at the input / output port of the microcontroller MST (second rendering microcomputer CPU2) serving as the master of the I2C bus and the serial data lines SDA of the LED drivers LDr01 to LDr48 serving as slaves of the I2C bus A bidirectional line having an input / output terminal for inputting / outputting a signal bidirectionally, an output terminal for outputting a signal input from the input / output terminal, and an input terminal for inputting a signal output from the input / output terminal. Bus buffer BUSB.
これと共に、I2CバスのマスターとなるマイクロコントローラMST(第2演出用マイクロコンピュータCPU2)の入出力ポートに定義したシリアルクロックラインSCLと、I2CバスのスレーブとなるLEDドライバLDr01〜LDr48のシリアルクロックラインSCLとの間を結ぶ線路中に、マイクロコントローラMSTからのシリアルクロックライン信号をバスバッファBUSBを介さずに別経路でスレーブ側のLEDドライバLDr01〜LDr48に送信する送信素子BD00と、この送信素子BD00からの送信信号を受信する受信素子BD01,BD02,BD03,BD04,BD05,BD06とを接続している。   At the same time, the serial clock line SCL defined in the input / output port of the microcontroller MST (second rendering microcomputer CPU2) serving as the master of the I2C bus, and the serial clock lines SCL of the LED drivers LDr01 to LDr48 serving as slaves of the I2C bus. And a transmission element BD00 for transmitting a serial clock line signal from the microcontroller MST to the LED drivers LDr01 to LDr48 on the slave side through another path without passing through the bus buffer BUSB, and a line from the transmission element BD00 Are connected to receiving elements BD01, BD02, BD03, BD04, BD05, and BD06.
第1LED基板群Aに対応して設ける受信素子BD01は、第1LED基板群Aに対してシリアルクロックラインSCL及びシリアルデータラインSDAの各信号を中継する第1中継基板A00に実装しており、シリアルクロックラインSCL及びシリアルデータラインSDAは、第1中継基板A00からセンター飾りLED基板1(A01)に、センター飾りLED基板1(A01)からセンター飾りLED基板2(A02)に、センター飾りLED基板1(A01)からセンター飾りLED基板4(A04)に各接続される。   The receiving element BD01 provided corresponding to the first LED board group A is mounted on the first relay board A00 that relays the signals of the serial clock line SCL and the serial data line SDA to the first LED board group A, The clock line SCL and the serial data line SDA are connected from the first relay board A00 to the center decoration LED board 1 (A01), from the center decoration LED board 1 (A01) to the center decoration LED board 2 (A02), and to the center decoration LED board 1 Each connection is made from (A01) to the center decoration LED substrate 4 (A04).
第2LED基板群Bに対応して設ける受信素子BD02は、第2LED基板群Bに対してシリアルクロックラインSCL及びシリアルデータラインSDAの各信号を中継する第2中継基板B00に実装しており、シリアルクロックラインSCL及びシリアルデータラインSDAは、第2中継基板B00からセンター飾りLED基板5(B01)に、センター飾りLED基板5(B01)からセンター飾りLED基板6(B02)に、センター飾りLED基板6(B02)からセンター飾りLED基板7(B03)に各接続される。   The receiving element BD02 provided corresponding to the second LED board group B is mounted on the second relay board B00 that relays the signals of the serial clock line SCL and the serial data line SDA to the second LED board group B. The clock line SCL and the serial data line SDA are connected from the second relay board B00 to the center decoration LED board 5 (B01), from the center decoration LED board 5 (B01) to the center decoration LED board 6 (B02), and to the center decoration LED board 6 (B02) to each center decoration LED substrate 7 (B03).
第3LED基板群Cに対応して設ける受信素子BD03は、第3LED基板群Cに対してシリアルクロックラインSCL及びシリアルデータラインSDAの各信号を中継する第3中継基板C00に実装しており、シリアルクロックラインSCL及びシリアルデータラインSDAは、第3中継基板C00からセンター飾りLED基板8(C01)に、センター飾りLED基板8(C01)からセンター飾りLED基板9(C02)に各接続される。   The receiving element BD03 provided corresponding to the third LED board group C is mounted on the third relay board C00 that relays the signals of the serial clock line SCL and the serial data line SDA to the third LED board group C, and is serially connected. The clock line SCL and the serial data line SDA are connected from the third relay board C00 to the center decoration LED board 8 (C01) and from the center decoration LED board 8 (C01) to the center decoration LED board 9 (C02).
第4LED基板群Dに対応して設ける受信素子BD04は、第4LED基板群Dに対してシリアルクロックラインSCL及びシリアルデータラインSDAの各信号を中継する第4中継基板D00に実装しており、シリアルクロックラインSCL及びシリアルデータラインSDAは、第4中継基板D00からセンター飾りLED基板10(D01)に、センター飾りLED基板10(D01)からセンター飾りLED基板11(D02)に、センター飾りLED基板10(D01)からセンター飾りLED基板12(D03)に、センター飾りLED基板10(D01)から左サイド飾りLED基板(D04)に、センター飾りLED基板10(D01)から大入賞口飾りLED基板(D05)に、大入賞口飾りLED基板(D05)から始動口飾りLED基板(D06)に、始動口飾りLED基板(D06)から右サイド飾りLED基板(D07)に各接続される。   The receiving element BD04 provided corresponding to the fourth LED board group D is mounted on the fourth relay board D00 that relays each signal of the serial clock line SCL and the serial data line SDA to the fourth LED board group D, The clock line SCL and the serial data line SDA are connected from the fourth relay board D00 to the center decoration LED board 10 (D01), from the center decoration LED board 10 (D01) to the center decoration LED board 11 (D02), and to the center decoration LED board 10. (D01) to the center decoration LED board 12 (D03), the center decoration LED board 10 (D01) to the left side decoration LED board (D04), and the center decoration LED board 10 (D01) to the grand prize opening decoration LED board (D05). ), Starting from the grand prize winning LED board (D05) The decorative LED substrate (D06), are each connected from the starting opening ornament LED substrate (D06) to the right side decoration LED substrate (D07).
第5LED基板群Eに対応して設ける受信素子BD05は、第5LED基板群Eに対してシリアルクロックラインSCL及びシリアルデータラインSDAの各信号を中継する第5中継基板E00に実装しており、シリアルクロックラインSCL及びシリアルデータラインSDAは、第5中継基板E00から前扉右上飾りLED基板(E01)に、第5中継基板E00から前扉右下飾りLED基板(E02)に、第5中継基板E00から前扉左下飾りLED基板(E03)に、第5中継基板E00から前扉左上飾りLED基板(E04)に各接続される。   The receiving element BD05 provided corresponding to the fifth LED board group E is mounted on the fifth relay board E00 that relays the signals of the serial clock line SCL and the serial data line SDA to the fifth LED board group E. The clock line SCL and the serial data line SDA are connected from the fifth relay board E00 to the front door upper right decoration LED board (E01), from the fifth relay board E00 to the front door right lower decoration LED board (E02), and to the fifth relay board E00. To the front door lower left decorative LED board (E03) and from the fifth relay board E00 to the front door upper left decorative LED board (E04).
第6LED基板群Fに対応して設ける受信素子BD06は、第6LED基板群Fに対してシリアルクロックラインSCL及びシリアルデータラインSDAの各信号を中継する第6中継基板F00に実装しており、シリアルクロックラインSCL及びシリアルデータラインSDAは、第6中継基板F00から受皿左飾りLED基板(F01)に、第6中継基板F00から受皿中飾りLED基板(F02)に、第6中継基板F00から受皿右飾りLED基板(F03)に、第6中継基板F00から受皿下飾りLED基板(F04)に各接続される。   The receiving element BD06 provided corresponding to the sixth LED board group F is mounted on the sixth relay board F00 that relays the signals of the serial clock line SCL and the serial data line SDA to the sixth LED board group F. The clock line SCL and the serial data line SDA are from the sixth relay board F00 to the saucer left decoration LED board (F01), from the sixth relay board F00 to the saucer center decoration LED board (F02), and from the sixth relay board F00 to the saucer right. The decorative LED board (F03) is connected to the under-basket LED board (F04) from the sixth relay board F00.
図8に示すように、前記バスバッファBUSBには、型番TL9600PWのICを用いており、このバスバッファBUSBは、第1信号を双方向に入出力させる第1入出力端子SXと第1信号を出力させる第1出力端子TX及び第1信号を入力させる第1入力端子RX、並びに、第2信号を双方向に入出力させる第2入出力端子SYと第2信号を出力させる第2出力端子TY及び第2信号を入力させる第2入力端子RYを具備している。   As shown in FIG. 8, the bus buffer BUSB uses an IC of model number TL9600PW. The bus buffer BUSB receives a first input / output terminal SX for inputting / outputting a first signal bidirectionally and a first signal. The first output terminal TX for outputting, the first input terminal RX for inputting the first signal, the second input / output terminal SY for bidirectionally inputting and outputting the second signal, and the second output terminal TY for outputting the second signal. And a second input terminal RY for inputting the second signal.
本来、第1入出力端子SXは、I2CバスのシリアルデータラインSDAの双方向端子として、第1出力端子TXは、シリアルデータラインSDAの出力端子として、第1入力端子RXは、シリアルデータラインSDAの入力端子としてそれぞれ予定され、第2入出力端子SYは、I2CバスのシリアルクロックラインSCLの双方向端子として、第2出力端子TYは、シリアルクロックラインSCLの出力端子として、第2入力端子RYは、シリアルクロックラインSCLの入力端子としてそれぞれ予定されている。   Originally, the first input / output terminal SX is a bidirectional terminal of the serial data line SDA of the I2C bus, the first output terminal TX is an output terminal of the serial data line SDA, and the first input terminal RX is the serial data line SDA. The second input / output terminal SY is a bidirectional terminal of the serial clock line SCL of the I2C bus, the second output terminal TY is an output terminal of the serial clock line SCL, and the second input terminal RY. Are planned as input terminals of the serial clock line SCL, respectively.
このバスバッファBUSBは、型番P82B96のICでもよく、TL9600シリーズのものと同様の機能をもつICに置換してもよい。   The bus buffer BUSB may be an IC of model number P82B96, or may be replaced with an IC having the same function as that of the TL9600 series.
図9に示すように、前記送信素子BD00及び受信素子BD01,BD02,BD03,BD04,BD05,BD06には、型番SN74AHCT541PWRの汎用ロジックICを用いており、この汎用ロジックICは、H(ハイ又は論理1)、L(ロー又は論理0)、Z(ハイインピーダンス状態)の3ステート(3状態)の出力仕様をもつ8ビットのバッファ/ドライバである。   As shown in FIG. 9, a general-purpose logic IC of model number SN74AHCT541PWR is used for the transmitting element BD00 and the receiving elements BD01, BD02, BD03, BD04, BD05, and BD06. 1) An 8-bit buffer / driver having an output specification of three states (three states) of L (low or logic 0) and Z (high impedance state).
本来、出力イネーブルOE1バー及びOE2バーが共にL(ロー又は論理0)のとき、各入力A1〜A8がL(ロー又は論理0)なら対応する各出力Y1〜Y8もL(ロー又は論理0)、各入力A1〜A8がH(ハイ又は論理1)なら対応する各出力Y1〜Y8もH(ハイ又は論理1)となり、出力イネーブルOE1バー又はOE2バーの少なくとも一つがH(ハイ又は論理1)のとき、各入力A1〜A8の如何にかかわらず、各出力Y1〜Y8はZ(ハイインピーダンス状態)となる仕様をもつ。   Originally, when the output enable OE1 bar and OE2 bar are both L (low or logic 0), if the inputs A1 to A8 are L (low or logic 0), the corresponding outputs Y1 to Y8 are also L (low or logic 0). If the inputs A1 to A8 are H (high or logic 1), the corresponding outputs Y1 to Y8 are also H (high or logic 1), and at least one of the output enable OE1 bar or OE2 bar is H (high or logic 1). In this case, the outputs Y1 to Y8 have a specification of Z (high impedance state) regardless of the inputs A1 to A8.
図10に示すように、I2CバスのマスターとなるマイクロコントローラMSTとなる第2演出用マイクロコンピュータCPU2を実装する基板に、前記バスバッファBUSBを実装し、その第1入出力端子SX及び第2入出力端子SYを互いに結合して、マイクロコントローラMSTの入出力ポートに定義したシリアルデータラインSDAに、基板上に設けるプリント配線パターンにより接続している。   As shown in FIG. 10, the bus buffer BUSB is mounted on a board on which the second effect microcomputer CPU2 serving as the microcontroller MST serving as the master of the I2C bus is mounted, and the first input / output terminal SX and the second input The output terminals SY are coupled to each other and connected to a serial data line SDA defined as an input / output port of the microcontroller MST by a printed wiring pattern provided on the substrate.
また、前記バスバッファBUSBの第1出力端子TX及び第1入力端子RXをプリント配線パターンにより互いに結合して、第1大グループに属する第1LED基板群A、第3LED基板群C、第5LED基板群Dに含まれる各LEDドライバのシリアルデータラインと接続するための第1種別のシリアルデータラインSDA(SDA1)の端子を取り出している。   In addition, the first output terminal TX and the first input terminal RX of the bus buffer BUSB are coupled to each other by a printed wiring pattern, and the first LED board group A, the third LED board group C, and the fifth LED board group belonging to the first large group. The terminal of the first type serial data line SDA (SDA1) for connecting to the serial data line of each LED driver included in D is taken out.
さらに、前記バスバッファBUSBの第2出力端子TY及び第2入力端子RYをプリント配線パターンにより互いに結合して、第2大グループに属する第2LED基板群B、第4LED基板群D、第6LED基板群Fに含まれる各LEDドライバのシリアルデータラインと接続するための第2種別のシリアルデータラインSDA(SDA2)の端子を取り出している。   Further, the second output terminal TY and the second input terminal RY of the bus buffer BUSB are coupled to each other by a printed wiring pattern, and the second LED board group B, the fourth LED board group D, and the sixth LED board group belonging to the second large group. The terminal of the second type serial data line SDA (SDA2) for connecting to the serial data line of each LED driver included in F is taken out.
一方、マイクロコントローラMSTの入出力ポートに定義したシリアルクロックラインSCLにから出力するクロック信号は、前記バスバッファBUSBを介さずに別経路でスレーブとなるLEDドライバ側に送信するようにしており、その送信素子BD00は、第2演出用マイクロコンピュータCPU2を実装する基板に、前記バスバッファBUSBとは別個独立に実装している。   On the other hand, the clock signal output from the serial clock line SCL defined in the input / output port of the microcontroller MST is transmitted to the LED driver side as a slave by another path without passing through the bus buffer BUSB. The transmitting element BD00 is mounted on the board on which the second effect microcomputer CPU2 is mounted independently from the bus buffer BUSB.
そして、送信素子BD00の一つの入力A8を、マイクロコントローラMSTの入出力ポートにおけるシリアルクロックラインSCLに、基板上に設けるプリント配線パターンにより接続し、この入力A8に対応する出力Y8を、各LED基板群A〜Fに対応して設ける各受信素子BD01〜BD06と接続する端子として取り出している。   Then, one input A8 of the transmitting element BD00 is connected to the serial clock line SCL at the input / output port of the microcontroller MST by a printed wiring pattern provided on the substrate, and an output Y8 corresponding to this input A8 is connected to each LED substrate It is taken out as a terminal connected to each receiving element BD01 to BD06 provided corresponding to the groups A to F.
なお、送信素子BD00の他の入力A1〜A7及び各出力イネーブルOE1バー,OE2バーはGNDに接地し、L(ロー又は論理0)に固定している。この送信素子BD00は、専ら、シリアルクロックラインSCLのクロック信号のみをスレーブ側に送信する一方向性のバッファ/ドライバとして機能する。   The other inputs A1 to A7 of the transmitting element BD00 and the output enables OE1 bar and OE2 bar are grounded to GND and fixed to L (low or logic 0). The transmission element BD00 functions exclusively as a unidirectional buffer / driver that transmits only the clock signal of the serial clock line SCL to the slave side.
図10中、R1は、送信素子BD00の入力側すなわちマイクロコントローラMST側のシリアルクロックラインSCLを+3.3VのマイクロコントローラMST側の電源ラインにプルアップする抵抗、R2は、送信素子BD00の出力側のシリアルクロックラインSCLを+5Vの電源ラインVCCにプルアップする抵抗である。   In FIG. 10, R1 is a resistor that pulls up the serial clock line SCL on the input side of the transmission element BD00, that is, the microcontroller MST side to the power line on the + 3.3V microcontroller MST side, and R2 is the output side of the transmission element BD00. The serial clock line SCL is pulled up to the power supply line VCC of + 5V.
また、R3は、バスバッファBUSBの入出力端子側すなわちマイクロコントローラMST側のシリアルデータラインSDAを+3.3VのマイクロコントローラMST側の電源ラインにプルアップする抵抗、R4,R5は、バスバッファBUSBの出力端子及び入力端子側の各シリアルデータラインSDA1,SDA2を+5Vの電源ラインVCCにプルアップする抵抗である。C1,C2は、+5Vの電源ラインVCCとGNDとの間のノイズキラーコンデンサである。   R3 is a resistor for pulling up the serial data line SDA on the input / output terminal side of the bus buffer BUSB, that is, the microcontroller MST side, to the power supply line on the + 3.3V microcontroller MST side, and R4 and R5 are the resistors of the bus buffer BUSB. The resistors pull up the serial data lines SDA1 and SDA2 on the output terminal and input terminal side to the + 5V power supply line VCC. C1 and C2 are noise killer capacitors between the + 5V power supply line VCC and GND.
図11に示すように、第1LED基板群Aに対応して設けるシリアルクロックラインSCLの受信素子BD01は、その入力A8に、送信素子BD00からのシリアルクロックラインSCLを信号ケーブルを介して接続し、その出力Y8を、第1LED基板群Aに含まれる各LEDドライバLDr01〜LDr10のシリアルクロックラインSCLに接続している。受信素子BD01の他の入力A1〜A7及び各出力イネーブルOE1バー,OE2バーはGNDに接地し、L(ロー又は論理0)に固定している。この受信素子BD01は、専ら、シリアルクロックラインSCLのクロック信号をマスター側から受信して第1LED基板群Aに属する各LEDドライバLDr01〜LDr10に送信する一方向性のバッファ/ドライバとして機能する。   As shown in FIG. 11, the receiving element BD01 of the serial clock line SCL provided corresponding to the first LED board group A connects the serial clock line SCL from the transmitting element BD00 to the input A8 via a signal cable. The output Y8 is connected to the serial clock line SCL of each LED driver LDr01 to LDr10 included in the first LED board group A. The other inputs A1 to A7 of the receiving element BD01 and the output enables OE1 bar and OE2 bar are grounded to GND and fixed to L (low or logic 0). This receiving element BD01 functions exclusively as a unidirectional buffer / driver that receives the clock signal of the serial clock line SCL from the master side and transmits it to the LED drivers LDr01 to LDr10 belonging to the first LED board group A.
第1LED基板群Aに対応するシリアルデータラインSDA(SDA1)は、双方向性のバスバッファBUSBの第1出力端子TX及び第1入力端子RXの結合ラインと信号ケーブルを介して結ばれる。第1LED基板群Aに含まれる各LEDドライバLDr01〜LDr10のシリアルデータラインSDAは、マスターとなるマイクロコントローラMSTの基板に実装したバスバッファBUSBと信号ケーブルにより直接的に接続されることになる。   The serial data line SDA (SDA1) corresponding to the first LED board group A is connected to the coupling line of the first output terminal TX and the first input terminal RX of the bidirectional bus buffer BUSB via a signal cable. The serial data lines SDA of the LED drivers LDr01 to LDr10 included in the first LED board group A are directly connected to the bus buffer BUSB mounted on the board of the microcontroller MST as a master by a signal cable.
なお、必要に応じて、第1LED基板群Aの中継基板A00等に、前記バスバッファBUSBと同様な双方向性のスレーブ側バスバッファを実装し、このスレーブ側バスバッファの第1出力端子TX及び第1入力端子RXの結合ラインをマスター側のバスバッファBUSBの第1出力端子TX及び第1入力端子RXの結合ラインと信号ケーブルを介して接続し、スレーブ側バスバッファの第1入出端子SXを第1LED基板群Aに属する各LEDドライバLDr01〜LDr10のシリアルデータラインSDAと接続してもよい。   If necessary, a bidirectional slave side bus buffer similar to the bus buffer BUSB is mounted on the relay board A00 of the first LED board group A, and the first output terminal TX of the slave side bus buffer and The coupling line of the first input terminal RX is connected to the first output terminal TX of the master side bus buffer BUSB and the coupling line of the first input terminal RX via a signal cable, and the first input / output terminal SX of the slave side bus buffer is connected. The LED drivers LDr01 to LDr10 belonging to the first LED substrate group A may be connected to the serial data line SDA.
R11は、スレーブとなるLEDドライバLDr01〜LDr10のシリアルデータラインSDA(SDA1)を+5Vの電源ラインVCCにプルアップする抵抗、R12は、スレーブとなるLEDドライバLDr01〜LDr10のシリアルクロックラインSCLを+5Vの電源ラインVCCにプルアップする抵抗である。   R11 is a resistor for pulling up the serial data line SDA (SDA1) of the LED drivers LDr01 to LDr10 serving as slaves to a power supply line VCC of + 5V, and R12 is a serial clock line SCL of the LED drivers LDr01 to LDr10 serving as slaves of + 5V. This resistor pulls up to the power supply line VCC.
各LEDドライバLDr01・・・のアクティブローリセット入力(RESETバー)に対する回路図は省略している。また、ハードウェアアドレス端子A0,A1,A2は、結線図としては省略しているが、後述するように、0VのGND、+5VのVCC、シリアルクロックラインSCL、シリアルデータラインSDAの何れかに各々接続し、LEDドライバ毎に異なるスレーブアドレスを割り付けている。各オープンドレインLED出力(OUT0バー〜OUT7バー)には、各直列抵抗R001・・・を介して各LEDを接続している。LEDのアノード側は+5VのVCCに接続している。オープンドレインLED出力ライン毎に、ライン番号001・・・を併記している。これらのことは、全てのLEDドライバについての共通事項である。   A circuit diagram for the active low reset input (RESET bar) of each LED driver LDr01... Is omitted. The hardware address terminals A0, A1 and A2 are omitted in the connection diagram, but as described later, each of the hardware address terminals A0, A1 and A2 is connected to any one of 0V GND, + 5V VCC, serial clock line SCL and serial data line SDA. A different slave address is assigned for each LED driver. Each LED is connected to each open drain LED output (OUT0 bar to OUT7 bar) via each series resistor R001. The anode side of the LED is connected to + 5V VCC. Line numbers 001... Are written for each open drain LED output line. These are common matters for all LED drivers.
第1LEDドライバLDr01は、8個の赤色LED(LED−R01〜LED−R08)を制御している。第2LEDドライバLDr02は、8個の青色LED(LED−B01〜LED−B08)を制御している。第3LEDドライバLDr03は、4個の青色(LED−B09〜LED−B12)と、1個の多色LED(LED−701)と、ドライバ間をクロスオーバーする1個の多色LED(LED−702)の赤色発光端子(カソード側赤端子R、以下、単にRと記す)を制御している。第4LEDドライバLDr04は、ドライバ間をクロスオーバーする多色LED(LED−702)の緑色発光端子(カソード側緑端子G、以下、単にGと記す)及び青色発光端子(カソード側青端子B、以下、単にBと記す)と、2個の多色LED(LED−703,LED−704)を制御している。なお、多色LEDは、アノード側を共通にしたアノードコモンのものを用いてもよい(以下、同様)。   The first LED driver LDr01 controls eight red LEDs (LED-R01 to LED-R08). The second LED driver LDr02 controls eight blue LEDs (LED-B01 to LED-B08). The third LED driver LDr03 includes four blue (LED-B09 to LED-B12), one multicolor LED (LED-701), and one multicolor LED (LED-702) that crosses over between the drivers. ) Red light emitting terminal (cathode side red terminal R, hereinafter simply referred to as R). The fourth LED driver LDr04 includes a green light emitting terminal (cathode side green terminal G, hereinafter simply referred to as G) and a blue light emitting terminal (cathode side blue terminal B, hereinafter) of a multicolor LED (LED-702) that crosses over the drivers. , Simply B) and two multicolor LEDs (LED-703, LED-704) are controlled. In addition, you may use the thing of the anode common which made the anode side common as a multicolor LED (hereinafter the same).
図12に示すように、第5LEDドライバLDr05は、2個の多色LED(LED−705,LED−706)と、ドライバ間をクロスオーバーする1個の多色LED(LED−707)の赤色発光端子(R)及び緑色発光端子(G)を制御している。第6LEDドライバLDr06は、ドライバ間をクロスオーバーする多色LED(LED−707)の青色発光端子(B)と、2個の多色LED(LED−708,LED−709)と、ドライバ間をクロスオーバーする他の1個の多色LED(LED−710)の赤色発光端子(R)を制御している。第7LEDドライバLDr07は、ドライバ間をクロスオーバーする多色LED(LED−710)の緑色発光端子(G)及び青色発光端子(B)と、2個の多色LED(LED−711,LED−712)を制御している。   As shown in FIG. 12, the fifth LED driver LDr05 emits red light from two multicolor LEDs (LED-705, LED-706) and one multicolor LED (LED-707) crossing over between the drivers. The terminal (R) and the green light emitting terminal (G) are controlled. The sixth LED driver LDr06 crosses between the drivers, the blue light emitting terminal (B) of the multicolor LED (LED-707) that crosses over between the drivers, and the two multicolor LEDs (LED-708, LED-709). The red light emitting terminal (R) of the other multicolor LED (LED-710) that is over is controlled. The seventh LED driver LDr07 includes a green light emitting terminal (G) and a blue light emitting terminal (B) of a multicolor LED (LED-710) that crosses over between the drivers, and two multicolor LEDs (LED-711, LED-712). ) Is controlling.
第8LEDドライバLDr08は、2個の多色LED(LED−713,LED−714)と、ドライバ間をクロスオーバーする1個の多色LED(LED−715)の赤色発光端子(R)及び緑色発光端子(G)を制御している。第9LEDドライバLDr09は、ドライバ間をクロスオーバーする多色LED(LED−715)の青色発光端子(B)と、2個の多色LED(LED−716,LED−717)と、ドライバ間をクロスオーバーする他の1個の多色LED(LED−718)の赤色発光端子(R)を制御している。第10LEDドライバLDr10は、ドライバ間をクロスオーバーする多色LED(LED−718)の緑色発光端子(G)及び青色発光端子(B)と、2個の多色LED(LED−719,LED−720)を制御している。   The eighth LED driver LDr08 includes two multi-color LEDs (LED-713, LED-714), a red light-emitting terminal (R) of one multi-color LED (LED-715) that crosses over between the drivers, and green light emission. The terminal (G) is controlled. The ninth LED driver LDr09 crosses between the drivers, the blue light emitting terminal (B) of the multicolor LED (LED-715) that crosses over the drivers, two multicolor LEDs (LED-716, LED-717), and the driver. The red light emitting terminal (R) of the other multicolor LED (LED-718) that is over is controlled. The tenth LED driver LDr10 includes a green light emitting terminal (G) and a blue light emitting terminal (B) of a multicolor LED (LED-718) that crosses over the drivers, and two multicolor LEDs (LED-719, LED-720). ) Is controlling.
図13に示すように、第2LED基板群Bに対応して設けるシリアルクロックラインSCLの受信素子BD02は、その入力A8に、送信素子BD00からのシリアルクロックラインSCLを信号ケーブルを介して接続し、その出力Y8を、第2LED基板群Bに含まれる各LEDドライバLDr11〜LDr19のシリアルクロックラインSCLに接続している。受信素子BD02の他の入力A1〜A7及び各出力イネーブルOE1バー,OE2バーはGNDに接地し、L(ロー又は論理0)に固定している。この受信素子BD02は、専ら、シリアルクロックラインSCLのクロック信号をマスター側から受信して第2LED基板群Bに属する各LEDドライバLDr11〜LDr19に送信する一方向性のバッファ/ドライバとして機能する。   As shown in FIG. 13, the receiving element BD02 of the serial clock line SCL provided corresponding to the second LED board group B is connected to the input A8 of the serial clock line SCL from the transmitting element BD00 via a signal cable. The output Y8 is connected to the serial clock lines SCL of the LED drivers LDr11 to LDr19 included in the second LED board group B. The other inputs A1 to A7 of the receiving element BD02 and the output enables OE1 bar and OE2 bar are grounded to GND and fixed to L (low or logic 0). The receiving element BD02 functions exclusively as a unidirectional buffer / driver that receives the clock signal of the serial clock line SCL from the master side and transmits it to the LED drivers LDr11 to LDr19 belonging to the second LED board group B.
第2LED基板群Bに対応するシリアルデータラインSDA(SDA2)は、双方向性のバスバッファBUSBの第2出力端子TY及び第2入力端子RYの結合ラインと信号ケーブルを介して結ばれる。第2LED基板群Bに含まれる各LEDドライバLDr11〜LDr19のシリアルデータラインSDAは、マスターとなるマイクロコントローラMSTの基板に実装したバスバッファBUSBと信号ケーブルにより直接的に接続されることになる。   The serial data line SDA (SDA2) corresponding to the second LED board group B is connected to the coupling line of the second output terminal TY and the second input terminal RY of the bidirectional bus buffer BUSB via a signal cable. The serial data lines SDA of the LED drivers LDr11 to LDr19 included in the second LED board group B are directly connected to the bus buffer BUSB mounted on the board of the master microcontroller MST by a signal cable.
なお、必要に応じて、第2LED基板群Bの中継基板B00等に、前記バスバッファBUSBと同様な双方向性のスレーブ側バスバッファを実装し、このスレーブ側バスバッファの第1出力端子TX及び第1入力端子RXの結合ラインをマスター側のバスバッファBUSBの第2出力端子TY及び第2入力端子RYの結合ラインと信号ケーブルを介して接続し、スレーブ側バスバッファの第1入出端子SXを第2LED基板群Bに属する各LEDドライバLDr11〜LDr19のシリアルデータラインSDAと接続してもよい。   If necessary, a bidirectional slave side bus buffer similar to the bus buffer BUSB is mounted on the relay board B00 of the second LED board group B, and the first output terminal TX of the slave side bus buffer and The coupling line of the first input terminal RX is connected to the second output terminal TY of the bus buffer BUSB on the master side and the coupling line of the second input terminal RY via a signal cable, and the first input / output terminal SX of the slave bus buffer is connected. The LED drivers LDr11 to LDr19 belonging to the second LED board group B may be connected to the serial data line SDA.
R21は、スレーブとなるLEDドライバLDr11〜LDr19のシリアルデータラインSDA(SDA2)を+5Vの電源ラインVCCにプルアップする抵抗、R22は、スレーブとなるLEDドライバLDr11〜LDr19のシリアルクロックラインSCLを+5Vの電源ラインVCCにプルアップする抵抗である。   R21 is a resistor that pulls up the serial data line SDA (SDA2) of the LED drivers LDr11 to LDr19 serving as slaves to a power supply line VCC of + 5V, and R22 is a serial clock line SCL of the LED drivers LDr11 to LDr19 serving as slaves that is + 5V. This resistor pulls up to the power supply line VCC.
第11LEDドライバLDr11は、2個の多色LED(LED−721,LED−722)と、ドライバ間をクロスオーバーする1個の多色LED(LED−723)の赤色発光端子(R)及び緑色発光端子(G)を制御している。第12LEDドライバLDr12は、ドライバ間をクロスオーバーする多色LED(LED−723)の青色発光端子(B)と、2個の多色LED(LED−724,LED−725)と、ドライバ間をクロスオーバーする他の1個の多色LED(LED−726)の赤色発光端子(R)を制御している。第13LEDドライバLDr10は、ドライバ間をクロスオーバーする多色LED(LED−726)の緑色発光端子(G)及び青色発光端子(B)と、2個の多色LED(LED−727,LED−728)を制御している。   The eleventh LED driver LDr11 includes two multi-color LEDs (LED-721, LED-722) and a red light-emitting terminal (R) and green light-emitting of one multi-color LED (LED-723) that crosses over between the drivers. The terminal (G) is controlled. The twelfth LED driver LDr12 crosses between the drivers, the blue light emitting terminal (B) of the multicolor LED (LED-723), two multicolor LEDs (LED-724, LED-725) crossing over the drivers. The red light emitting terminal (R) of the other multicolor LED (LED-726) that is over is controlled. The thirteenth LED driver LDr10 includes a green light emitting terminal (G) and a blue light emitting terminal (B) of a multicolor LED (LED-726) that crosses over between the drivers, and two multicolor LEDs (LED-727, LED-728). ) Is controlling.
図14に示すように、第14LEDドライバLDr14は、2個の多色LED(LED−729,LED−730)と、ドライバ間をクロスオーバーする1個の多色LED(LED−731)の赤色発光端子(R)及び緑色発光端子(G)を制御している。第15LEDドライバLDr15は、ドライバ間をクロスオーバーする多色LED(LED−731)の青色発光端子(B)と、2個の多色LED(LED−732,LED−733)と、ドライバ間をクロスオーバーする他の1個の多色LED(LED−734)の赤色発光端子(R)を制御している。第16LEDドライバLDr10は、ドライバ間をクロスオーバーする多色LED(LED−734)の緑色発光端子(G)及び青色発光端子(B)と、2個の多色LED(LED−735,LED−736)を制御している。   As shown in FIG. 14, the fourteenth LED driver LDr14 emits red light from two multicolor LEDs (LED-729, LED-730) and one multicolor LED (LED-731) crossing over between the drivers. The terminal (R) and the green light emitting terminal (G) are controlled. The fifteenth LED driver LDr15 crosses between the drivers, the blue light emitting terminal (B) of the multicolor LED (LED-731) crossing over the drivers, the two multicolor LEDs (LED-732, LED-733), and the driver. The red light emitting terminal (R) of the other multi-color LED (LED-734) is controlled. The sixteenth LED driver LDr10 includes a green light emitting terminal (G) and a blue light emitting terminal (B) of a multicolor LED (LED-734) that crosses over the drivers, and two multicolor LEDs (LED-735, LED-736). ) Is controlling.
第17LEDドライバLDr17は、2個の多色LED(LED−737,LED−738)と、2個の白色LED(LED−W01,LED−W02)を制御している。第18LEDドライバLDr18は、5個の白色LED(LED−W03〜LED−W07)と、3個の青色LED(LED−B13〜LED−B15)を制御している。第19LEDドライバLDr19は、5個の白色LED(LED−W08〜LED−W12)と、3個の緑色LED(LED−G01〜LED−G03)を制御している。   The seventeenth LED driver LDr17 controls two multicolor LEDs (LED-737, LED-738) and two white LEDs (LED-W01, LED-W02). The eighteenth LED driver LDr18 controls five white LEDs (LED-W03 to LED-W07) and three blue LEDs (LED-B13 to LED-B15). The nineteenth LED driver LDr19 controls five white LEDs (LED-W08 to LED-W12) and three green LEDs (LED-G01 to LED-G03).
図15に示すように、第3LED基板群Cに対応して設けるシリアルクロックラインSCLの受信素子BD03は、その入力A8に、送信素子BD00からのシリアルクロックラインSCLを信号ケーブルを介して接続し、その出力Y8を、第3LED基板群Cに含まれる各LEDドライバLDr20〜LDr28のシリアルクロックラインSCLに接続している。受信素子BD03の他の入力A1〜A7及び各出力イネーブルOE1バー,OE2バーはGNDに接地し、L(ロー又は論理0)に固定している。この受信素子BD03は、専ら、シリアルクロックラインSCLのクロック信号をマスター側から受信して第3LED基板群Cに属する各LEDドライバLDr20〜LDr28に送信する一方向性のバッファ/ドライバとして機能する。   As shown in FIG. 15, the receiving element BD03 of the serial clock line SCL provided corresponding to the third LED substrate group C connects the input clock A8 to the serial clock line SCL from the transmitting element BD00 via a signal cable. The output Y8 is connected to the serial clock lines SCL of the LED drivers LDr20 to LDr28 included in the third LED board group C. The other inputs A1 to A7 of the receiving element BD03 and each output enable OE1 bar and OE2 bar are grounded to GND and fixed to L (low or logic 0). The receiving element BD03 functions exclusively as a unidirectional buffer / driver that receives the clock signal of the serial clock line SCL from the master side and transmits it to the LED drivers LDr20 to LDr28 belonging to the third LED board group C.
第3LED基板群Cに対応するシリアルデータラインSDA(SDA1)は、双方向性のバスバッファBUSBの第1出力端子TX及び第1入力端子RXの結合ラインと信号ケーブルを介して結ばれる。第3LED基板群Cに含まれる各LEDドライバLDr20〜LDr28のシリアルデータラインSDAは、マスターとなるマイクロコントローラMSTの基板に実装したバスバッファBUSBと信号ケーブルにより直接的に接続されることになる。   The serial data line SDA (SDA1) corresponding to the third LED board group C is connected to the coupling line of the first output terminal TX and the first input terminal RX of the bidirectional bus buffer BUSB via a signal cable. The serial data lines SDA of the LED drivers LDr20 to LDr28 included in the third LED board group C are directly connected to the bus buffer BUSB mounted on the board of the microcontroller MST as a master by a signal cable.
なお、必要に応じて、第3LED基板群Cの中継基板C00等に、前記バスバッファBUSBと同様な双方向性のスレーブ側バスバッファを実装し、このスレーブ側バスバッファの第1出力端子TX及び第1入力端子RXの結合ラインをマスター側のバスバッファBUSBの第1出力端子TX及び第1入力端子RXの結合ラインと信号ケーブルを介して接続し、スレーブ側バスバッファの第1入出端子SXを第3LED基板群Cに属する各LEDドライバLDr20〜LDr28のシリアルデータラインSDAと接続してもよい。   If necessary, a bi-directional slave side bus buffer similar to the bus buffer BUSB is mounted on the relay board C00 of the third LED board group C, and the first output terminal TX of the slave side bus buffer and The coupling line of the first input terminal RX is connected to the first output terminal TX of the master side bus buffer BUSB and the coupling line of the first input terminal RX via a signal cable, and the first input / output terminal SX of the slave side bus buffer is connected. You may connect with the serial data line SDA of each LED driver LDr20-LDr28 which belongs to the 3rd LED board group C.
R31は、スレーブとなるLEDドライバLDr20〜LDr28のシリアルデータラインSDA(SDA1)を+5Vの電源ラインVCCにプルアップする抵抗、R32は、スレーブとなるLEDドライバLDr20〜LDr28のシリアルクロックラインSCLを+5Vの電源ラインVCCにプルアップする抵抗である。   R31 is a resistor that pulls up the serial data line SDA (SDA1) of the LED drivers LDr20 to LDr28 serving as slaves to a power supply line VCC of + 5V, and R32 is a serial clock line SCL of the LED drivers LDr20 to LDr28 serving as slaves that is + 5V. This resistor pulls up to the power supply line VCC.
第20LEDドライバLDr20は、8個の白色LED(LED−W13〜LED−W20)を制御している。第21LEDドライバLDr21は、8個の白色LED(LED−W21〜LED−W28)を制御している。   The twentieth LED driver LDr20 controls eight white LEDs (LED-W13 to LED-W20). The twenty-first LED driver LDr21 controls eight white LEDs (LED-W21 to LED-W28).
図16に示すように、第22LEDドライバLDr22は、8個の白色LED(LED−W29〜LED−W36)を制御している。第23LEDドライバLDr23は、8個の白色LED(LED−W37〜LED−W44)を制御している。第24LEDドライバLDr24は、2個の白色LED(LED−W45,LED−W46)と、2個の多色LED(LED−739,LED−740)を制御している。   As shown in FIG. 16, the twenty-second LED driver LDr22 controls eight white LEDs (LED-W29 to LED-W36). The 23rd LED driver LDr23 controls eight white LEDs (LED-W37 to LED-W44). The twenty-fourth LED driver LDr24 controls two white LEDs (LED-W45, LED-W46) and two multicolor LEDs (LED-739, LED-740).
第25LEDドライバLDr25は、2個の多色LED(LED−741,LED−742)と、ドライバ間をクロスオーバーする1個の多色LED(LED−743)の赤色発光端子(R)及び緑色発光端子(G)を制御している。第26LEDドライバLDr26は、ドライバ間をクロスオーバーする多色LED(LED−743)の青色発光端子(B)と、2個の多色LED(LED−744,LED−745)と、ドライバ間をクロスオーバーする他の1個の多色LED(LED−746)の赤色発光端子(R)を制御している。第27LEDドライバLDr27は、ドライバ間をクロスオーバーする多色LED(LED−746)の緑色発光端子(G)及び青色発光端子(B)と、2個の多色LED(LED−747,LED−748)を制御している。第28LEDドライバLDr28は、2個の多色LED(LED−749,LED−750)と、2個の緑色LED(LED−G04,LED−G05)を制御している。   The 25th LED driver LDr25 includes two multi-color LEDs (LED-741, LED-742), and a red light-emitting terminal (R) and a green light-emitting of one multi-color LED (LED-743) that crosses over between the drivers. The terminal (G) is controlled. The 26th LED driver LDr26 crosses between the drivers of the blue light emitting terminal (B) of the multicolor LED (LED-743) crossing over the drivers, the two multicolor LEDs (LED-744, LED-745). It controls the red light emitting terminal (R) of one other multicolor LED (LED-746) that is over. The 27th LED driver LDr27 includes a green light emitting terminal (G) and a blue light emitting terminal (B) of a multicolor LED (LED-746) crossing over between the drivers, and two multicolor LEDs (LED-747, LED-748). ) Is controlling. The 28th LED driver LDr28 controls two multi-color LEDs (LED-749, LED-750) and two green LEDs (LED-G04, LED-G05).
図17に示すように、第4LED基板群Dに対応して設けるシリアルクロックラインSCLの受信素子BD04は、その入力A8に、送信素子BD00からのシリアルクロックラインSCLを信号ケーブルを介して接続し、その出力Y8を、第4LED基板群Dに含まれる各LEDドライバLDr29〜LDr38のシリアルクロックラインSCLに接続している。受信素子BD04の他の入力A1〜A7及び各出力イネーブルOE1バー,OE2バーはGNDに接地し、L(ロー又は論理0)に固定している。この受信素子BD04は、専ら、シリアルクロックラインSCLのクロック信号をマスター側から受信して第4LED基板群Dに属する各LEDドライバLDr29〜LDr38に送信する一方向性のバッファ/ドライバとして機能する。   As shown in FIG. 17, the receiving element BD04 of the serial clock line SCL provided corresponding to the fourth LED board group D is connected to the input A8 of the serial clock line SCL from the transmitting element BD00 via a signal cable. The output Y8 is connected to the serial clock line SCL of each LED driver LDr29 to LDr38 included in the fourth LED board group D. The other inputs A1 to A7 of the receiving element BD04 and the output enables OE1 and OE2 are grounded to GND and fixed to L (low or logic 0). This receiving element BD04 functions exclusively as a unidirectional buffer / driver that receives the clock signal of the serial clock line SCL from the master side and transmits it to the LED drivers LDr29 to LDr38 belonging to the fourth LED board group D.
第4LED基板群Dに対応するシリアルデータラインSDA(SDA2)は、双方向性のバスバッファBUSBの第2出力端子TY及び第2入力端子RYの結合ラインと信号ケーブルを介して結ばれる。第4LED基板群Dに含まれる各LEDドライバLDr29〜LDr38のシリアルデータラインSDAは、マスターとなるマイクロコントローラMSTの基板に実装したバスバッファBUSBと信号ケーブルにより直接的に接続されることになる。   The serial data line SDA (SDA2) corresponding to the fourth LED board group D is connected to the coupling line of the second output terminal TY and the second input terminal RY of the bidirectional bus buffer BUSB via a signal cable. The serial data lines SDA of the LED drivers LDr29 to LDr38 included in the fourth LED board group D are directly connected to the bus buffer BUSB mounted on the board of the microcontroller MST as a master by a signal cable.
なお、必要に応じて、第4LED基板群Dの中継基板D00等に、前記バスバッファBUSBと同様な双方向性のスレーブ側バスバッファを実装し、このスレーブ側バスバッファの第1出力端子TX及び第1入力端子RXの結合ラインをマスター側のバスバッファBUSBの第2出力端子TY及び第2入力端子RYの結合ラインと信号ケーブルを介して接続し、スレーブ側バスバッファの第1入出端子SXを第4LED基板群Dに属する各LEDドライバLDr29〜LDr38のシリアルデータラインSDAと接続してもよい。   If necessary, a bidirectional slave side bus buffer similar to the bus buffer BUSB is mounted on the relay board D00 of the fourth LED board group D, and the first output terminal TX of the slave side bus buffer and The coupling line of the first input terminal RX is connected to the second output terminal TY of the bus buffer BUSB on the master side and the coupling line of the second input terminal RY via a signal cable, and the first input / output terminal SX of the slave bus buffer is connected. You may connect with the serial data line SDA of each LED driver LDr29-LDr38 which belongs to the 4th LED board group D.
R41は、スレーブとなるLEDドライバLDr29〜LDr38のシリアルデータラインSDA(SDA2)を+5Vの電源ラインVCCにプルアップする抵抗、R42は、スレーブとなるLEDドライバLDr29〜LDr38のシリアルクロックラインSCLを+5Vの電源ラインVCCにプルアップする抵抗である。   R41 is a resistor that pulls up the serial data line SDA (SDA2) of the LED drivers LDr29 to LDr38 serving as slaves to a power line VCC of + 5V, and R42 is a serial clock line SCL of the LED drivers LDr29 to LDr38 serving as slaves that is + 5V. This resistor pulls up to the power supply line VCC.
第29LEDドライバLDr29は、1個の緑色LED(LED−G06)と、2個の多色LED(LED−751,LED−752)と、ドライバ間をクロスオーバーする1個の多色LED(LED−753)の赤色発光端子(R)を制御している。第30LEDドライバLDr30は、ドライバ間をクロスオーバーする多色LED(LED−753)の緑色発光端子(G)及び青色発光端子(B)と、2個の多色LED(LED−754,LED−755)を制御している。第31LEDドライバLDr31は、2個の多色LED(LED−756,LED−757)と、2個の緑色LED(LED−G07,LED−G08)を制御している。   The 29th LED driver LDr29 includes one green LED (LED-G06), two multicolor LEDs (LED-751 and LED-752), and one multicolor LED (LED-) that crosses over between the drivers. 753) the red light emitting terminal (R) is controlled. The 30th LED driver LDr30 includes a green light emitting terminal (G) and a blue light emitting terminal (B) of a multicolor LED (LED-753) that crosses over between the drivers, and two multicolor LEDs (LED-754, LED-755). ) Is controlling. The thirty-first LED driver LDr31 controls two multi-color LEDs (LED-756, LED-757) and two green LEDs (LED-G07, LED-G08).
図18に示すように、第32LEDドライバLDr32は、8個の青色LED(LED−B16〜LED−B23)を制御している。第33LEDドライバLDr33は、8個の青色LED(LED−B24〜LED−B31)を制御している。第34LEDドライバLDr34は、4個の赤色LED(LED−R09〜LED−R12)と、4個の緑色LED(LED−G09〜LED−G12)を制御している。第35LEDドライバLDr35は、4個の青色LED(LED−B32〜LED−B35)と、4個の白色LED(LED−W47〜LED−W50)を制御している。   As shown in FIG. 18, the 32nd LED driver LDr32 controls eight blue LEDs (LED-B16 to LED-B23). The thirty-third LED driver LDr33 controls eight blue LEDs (LED-B24 to LED-B31). The 34th LED driver LDr34 controls four red LEDs (LED-R09 to LED-R12) and four green LEDs (LED-G09 to LED-G12). The 35th LED driver LDr35 controls four blue LEDs (LED-B32 to LED-B35) and four white LEDs (LED-W47 to LED-W50).
第36LEDドライバLDr36は、2個の赤色LED(LED−R13,LED−R14)と、2個の緑色LED(LED−G13,LED−G14)と、2個の青色LED(LED−B36,LED−B37)と、2個の白色LED(LED−W51,LED−W52)を制御している。第37LEDドライバLDr37は、2個の赤色LED(LED−R15,LED−R16)と、2個の緑色LED(LED−G15,LED−G16)と、2個の青色LED(LED−B38,LED−B39)と、2個の白色LED(LED−W53,LED−W54)を制御している。 第38LEDドライバLDr38は、2個の赤色LED(LED−R17,LED−R18)と、2個の緑色LED(LED−G17,LED−G18)と、2個の青色LED(LED−B40,LED−B41)と、2個の白色LED(LED−W55,LED−W56)を制御している。   The thirty-sixth LED driver LDr36 includes two red LEDs (LED-R13, LED-R14), two green LEDs (LED-G13, LED-G14), and two blue LEDs (LED-B36, LED- B37) and two white LEDs (LED-W51, LED-W52) are controlled. The 37th LED driver LDr37 includes two red LEDs (LED-R15, LED-R16), two green LEDs (LED-G15, LED-G16), and two blue LEDs (LED-B38, LED- B39) and two white LEDs (LED-W53, LED-W54) are controlled. The 38th LED driver LDr38 includes two red LEDs (LED-R17, LED-R18), two green LEDs (LED-G17, LED-G18), and two blue LEDs (LED-B40, LED- B41) and two white LEDs (LED-W55, LED-W56) are controlled.
図19に示すように、第5LED基板群Eに対応して設けるシリアルクロックラインSCLの受信素子BD05は、その入力A8に、送信素子BD00からのシリアルクロックラインSCLを信号ケーブルを介して接続し、その出力Y8を、第5LED基板群Eに含まれる各LEDドライバLDr39〜LDr44のシリアルクロックラインSCLに接続している。受信素子BD05の他の入力A1〜A7及び各出力イネーブルOE1バー,OE2バーはGNDに接地し、L(ロー又は論理0)に固定している。この受信素子BD05は、専ら、シリアルクロックラインSCLのクロック信号をマスター側から受信して第5LED基板群Eに属する各LEDドライバLDr39〜LDr44に送信する一方向性のバッファ/ドライバとして機能する。   As shown in FIG. 19, the receiving element BD05 of the serial clock line SCL provided corresponding to the fifth LED board group E connects the serial clock line SCL from the transmitting element BD00 to the input A8 via a signal cable. The output Y8 is connected to the serial clock line SCL of each of the LED drivers LDr39 to LDr44 included in the fifth LED board group E. The other inputs A1 to A7 of the receiving element BD05 and the output enables OE1 bar and OE2 bar are grounded to GND and fixed to L (low or logic 0). The receiving element BD05 functions exclusively as a unidirectional buffer / driver that receives the clock signal of the serial clock line SCL from the master side and transmits it to the LED drivers LDr39 to LDr44 belonging to the fifth LED board group E.
第5LED基板群Eに対応するシリアルデータラインSDA(SDA1)は、双方向性のバスバッファBUSBの第1出力端子TX及び第1入力端子RXの結合ラインと信号ケーブルを介して結ばれる。第5LED基板群Eに含まれる各LEDドライバLDr39〜LDr44のシリアルデータラインSDAは、マスターとなるマイクロコントローラMSTの基板に実装したバスバッファBUSBと信号ケーブルにより直接的に接続されることになる。   The serial data line SDA (SDA1) corresponding to the fifth LED board group E is connected to the coupling line of the first output terminal TX and the first input terminal RX of the bidirectional bus buffer BUSB via a signal cable. The serial data lines SDA of the LED drivers LDr39 to LDr44 included in the fifth LED board group E are directly connected to the bus buffer BUSB mounted on the board of the microcontroller MST as a master by a signal cable.
なお、必要に応じて、第5LED基板群Eの中継基板E00等に、前記バスバッファBUSBと同様な双方向性のスレーブ側バスバッファを実装し、このスレーブ側バスバッファの第1出力端子TX及び第1入力端子RXの結合ラインをマスター側のバスバッファBUSBの第1出力端子TX及び第1入力端子RXの結合ラインと信号ケーブルを介して接続し、スレーブ側バスバッファの第1入出端子SXを第5LED基板群Eに属する各LEDドライバLDr39〜LDr44のシリアルデータラインSDAと接続してもよい。   If necessary, a bidirectional slave side bus buffer similar to the bus buffer BUSB is mounted on the relay board E00 of the fifth LED board group E, and the first output terminal TX of the slave side bus buffer and The coupling line of the first input terminal RX is connected to the first output terminal TX of the master side bus buffer BUSB and the coupling line of the first input terminal RX via a signal cable, and the first input / output terminal SX of the slave side bus buffer is connected. You may connect with the serial data line SDA of each LED driver LDr39-LDr44 which belongs to the 5th LED board group E.
R51は、スレーブとなるLEDドライバLDr39〜LDr44のシリアルデータラインSDA(SDA1)を+5Vの電源ラインVCCにプルアップする抵抗、R52は、スレーブとなるLEDドライバLDr39〜LDr44のシリアルクロックラインSCLを+5Vの電源ラインVCCにプルアップする抵抗である。   R51 is a resistor that pulls up the serial data line SDA (SDA1) of the LED drivers LDr39 to LDr44 serving as slaves to a power line VCC of + 5V, and R52 is a serial clock line SCL of the LED drivers LDr39 to LDr44 serving as slaves that is + 5V. This resistor pulls up to the power supply line VCC.
第39LEDドライバLDr39、第40LEDドライバLDr40、第41LEDドライバLDr41は、多色LEDを8個集合させたLED群(LED−758〜LED−765)を制御している。このLED群の各赤色発光端子(R)は、共通する一つの赤色発光用多ビットLEDドライバとして割り付けた第39LEDドライバLDr39の各出力端子(OUT0バー〜OUT7バー)に接続している。また、このLED群の各緑色発光端子(G)は、共通する別の一つの緑色発光用多ビットLEDドライバとして割り付けた第40LEDドライバLDr40の各出力端子(OUT0バー〜OUT7バー)に接続している。さらに、このLED群の各青色発光端子(B)は、共通する更に別の一つの青色発光用多ビットLEDドライバとして割り付けた第41LEDドライバLDr41の各出力端子(OUT0バー〜OUT7バー)に接続している。   The 39th LED driver LDr39, the 40th LED driver LDr40, and the 41st LED driver LDr41 control an LED group (LED-758 to LED-765) in which eight multicolor LEDs are assembled. Each red light emitting terminal (R) of this LED group is connected to each output terminal (OUT0 bar to OUT7 bar) of the 39th LED driver LDr39 assigned as one common red light emitting multi-bit LED driver. Further, each green light emitting terminal (G) of this LED group is connected to each output terminal (OUT0 bar to OUT7 bar) of the 40th LED driver LDr40 assigned as another common green light emitting multi-bit LED driver. Yes. Further, each blue light emitting terminal (B) of this LED group is connected to each output terminal (OUT0 bar to OUT7 bar) of the 41st LED driver LDr41 assigned as another common multi-bit LED driver for blue light emission. ing.
したがって、一つの第39LEDドライバLDr39により、8個の多色LEDを集合させたLED群(LED−758〜LED−765)の全部又は任意の一部を容易に赤色に点灯できる。また、一つの第40LEDドライバLDr40により、8個の多色LEDを集合させたLED群(LED−758〜LED−765)の全部又は任意の一部を容易に緑色に点灯できる。さらに、一つの第41LEDドライバLDr41により、8個の多色LEDを集合させたLED群(LED−758〜LED−765)の全部又は任意の一部を容易に青色に点灯できる。この他、第39LEDドライバLDr39、第40LEDドライバLDr40、第41LEDドライバLDr41の三つ又は任意の二つの組み合わせにより、8個の多色LEDを集合させたLED群(LED−758〜LED−765)の全部又は任意の一部を任意の色に容易に点灯できる。   Therefore, all or any part of the LED group (LED-758 to LED-765) in which eight multicolor LEDs are assembled can be easily lit in red by one 39th LED driver LDr39. In addition, with one 40th LED driver LDr40, it is possible to easily illuminate all or any part of an LED group (LED-758 to LED-765) in which eight multicolor LEDs are assembled. Furthermore, the entire LED group (LED-758 to LED-765) in which eight multi-color LEDs are assembled can be easily lit in blue by one forty-one LED driver LDr41. In addition, the entire LED group (LED-758 to LED-765) in which eight multicolor LEDs are assembled by three or any two combinations of the 39th LED driver LDr39, the 40th LED driver LDr40, and the 41st LED driver LDr41. Or any part can be easily lit in any color.
このLED群(LED−758〜LED−765)は、前扉右上飾りLED基板E01に実装しており、エラー発生時には、直ちに、遊技機1の正面右上の装飾ランプカバー63をそのエラー種別に応じた色及び点滅態様で点灯させ、異常が生じた旨を遊技者及び遊技場係員に迅速かつ的確に知らせる。   This LED group (LED-758 to LED-765) is mounted on the front door upper right decoration LED board E01, and when an error occurs, the decoration lamp cover 63 on the upper right front of the gaming machine 1 is immediately selected according to the error type. It is lit in the selected color and flashing mode to inform the player and the game hall staff quickly and accurately that an abnormality has occurred.
図20に示すように、第42LEDドライバLDr42は、2個の赤色LED(LED−R19,LED−R20)と、2個の緑色LED(LED−G19,LED−G20)と、2個の青色LED(LED−B42,LED−B43)と、2個の白色LED(LED−W57,LED−W58)を制御している。第43LEDドライバLDr43は、2個の赤色LED(LED−R21,LED−R22)と、2個の緑色LED(LED−G21,LED−G22)と、2個の青色LED(LED−B44,LED−B45)と、2個の白色LED(LED−W59,LED−W60)を制御している。第44LEDドライバLDr44は、2個の赤色LED(LED−R23,LED−R24)と、2個の緑色LED(LED−G23,LED−G24)と、2個の青色LED(LED−B46,LED−B47)と、2個の白色LED(LED−W61,LED−W62)を制御している。   As shown in FIG. 20, the forty-second LED driver LDr42 includes two red LEDs (LED-R19, LED-R20), two green LEDs (LED-G19, LED-G20), and two blue LEDs. (LED-B42, LED-B43) and two white LEDs (LED-W57, LED-W58) are controlled. The 43rd LED driver LDr43 includes two red LEDs (LED-R21, LED-R22), two green LEDs (LED-G21, LED-G22), and two blue LEDs (LED-B44, LED- B45) and two white LEDs (LED-W59, LED-W60) are controlled. The 44th LED driver LDr44 includes two red LEDs (LED-R23, LED-R24), two green LEDs (LED-G23, LED-G24), and two blue LEDs (LED-B46, LED- B47) and two white LEDs (LED-W61, LED-W62) are controlled.
図21に示すように、第6LED基板群Fに対応して設けるシリアルクロックラインSCLの受信素子BD06は、その入力A8に、送信素子BD00からのシリアルクロックラインSCLを信号ケーブルを介して接続し、その出力Y8を、第6LED基板群Fに含まれる各LEDドライバLDr45〜LDr48のシリアルクロックラインSCLに接続している。受信素子BD06の他の入力A1〜A7及び各出力イネーブルOE1バー,OE2バーはGNDに接地し、L(ロー又は論理0)に固定している。この受信素子BD06は、専ら、シリアルクロックラインSCLのクロック信号をマスター側から受信して第6LED基板群Fに属する各LEDドライバLDr45〜LDr48に送信する一方向性のバッファ/ドライバとして機能する。   As shown in FIG. 21, the receiving element BD06 of the serial clock line SCL provided corresponding to the sixth LED board group F has the input A8 connected to the serial clock line SCL from the transmitting element BD00 via a signal cable. The output Y8 is connected to the serial clock line SCL of each LED driver LDr45 to LDr48 included in the sixth LED board group F. The other inputs A1 to A7 of the receiving element BD06 and the output enables OE1 bar and OE2 bar are grounded to GND and fixed to L (low or logic 0). The receiving element BD06 functions exclusively as a unidirectional buffer / driver that receives the clock signal of the serial clock line SCL from the master side and transmits it to the LED drivers LDr45 to LDr48 belonging to the sixth LED board group F.
第6LED基板群Fに対応するシリアルデータラインSDA(SDA2)は、双方向性のバスバッファBUSBの第2出力端子TY及び第2入力端子RYの結合ラインと信号ケーブルを介して結ばれる。第6LED基板群Fに含まれる各LEDドライバLDr45〜LDr48のシリアルデータラインSDAは、マスターとなるマイクロコントローラMSTの基板に実装したバスバッファBUSBと信号ケーブルにより直接的に接続されることになる。   The serial data line SDA (SDA2) corresponding to the sixth LED board group F is connected to the coupling line of the second output terminal TY and the second input terminal RY of the bidirectional bus buffer BUSB via a signal cable. The serial data lines SDA of the LED drivers LDr45 to LDr48 included in the sixth LED board group F are directly connected to the bus buffer BUSB mounted on the board of the microcontroller MST as a master by a signal cable.
なお、必要に応じて、第6LED基板群Fの中継基板F00等に、前記バスバッファBUSBと同様な双方向性のスレーブ側バスバッファを実装し、このスレーブ側バスバッファの第1出力端子TX及び第1入力端子RXの結合ラインをマスター側のバスバッファBUSBの第2出力端子TY及び第2入力端子RYの結合ラインと信号ケーブルを介して接続し、スレーブ側バスバッファの第1入出端子SXを第6LED基板群Fに属する各LEDドライバLDr45〜LDr48のシリアルデータラインSDAと接続してもよい。   If necessary, a bidirectional slave side bus buffer similar to the bus buffer BUSB is mounted on the relay board F00 of the sixth LED board group F, and the first output terminal TX of the slave side bus buffer and The coupling line of the first input terminal RX is connected to the second output terminal TY of the bus buffer BUSB on the master side and the coupling line of the second input terminal RY via a signal cable, and the first input / output terminal SX of the slave bus buffer is connected. The LED drivers LDr45 to LDr48 belonging to the sixth LED board group F may be connected to the serial data line SDA.
R61は、スレーブとなるLEDドライバLDr45〜LDr48のシリアルデータラインSDA(SDA2)を+5Vの電源ラインVCCにプルアップする抵抗、R62は、スレーブとなるLEDドライバLDr45〜LDr48のシリアルクロックラインSCLを+5Vの電源ラインVCCにプルアップする抵抗である。   R61 is a resistor for pulling up the serial data line SDA (SDA2) of the LED drivers LDr45 to LDr48 serving as slaves to a power supply line VCC of + 5V, and R62 is a serial clock line SCL of the LED drivers LDr45 to LDr48 serving as slaves of + 5V. This resistor pulls up to the power supply line VCC.
第45LEDドライバLDr45は、2個の赤色LED(LED−R25,LED−R26)と、2個の緑色LED(LED−G25,LED−G26)と、2個の青色LED(LED−B48,LED−B49)と、2個の白色LED(LED−W63,LED−W64)を制御している。第46LEDドライバLDr46は、2個の赤色LED(LED−R27,LED−R28)と、2個の緑色LED(LED−G27,LED−G28)と、2個の青色LED(LED−B50,LED−B51)と、2個の白色LED(LED−W65,LED−W66)を制御している。第47LEDドライバLDr47は、2個の赤色LED(LED−R29,LED−R30)と、2個の緑色LED(LED−G29,LED−G30)と、2個の青色LED(LED−B52,LED−B53)と、2個の白色LED(LED−W67,LED−W68)を制御している。第48LEDドライバLDr48は、2個の赤色LED(LED−R31,LED−R32)と、2個の緑色LED(LED−G31,LED−G32)と、2個の青色LED(LED−B54,LED−B55)と、2個の白色LED(LED−W69,LED−W70)を制御している。   The 45th LED driver LDr45 includes two red LEDs (LED-R25, LED-R26), two green LEDs (LED-G25, LED-G26), and two blue LEDs (LED-B48, LED- B49) and two white LEDs (LED-W63, LED-W64) are controlled. The 46th LED driver LDr46 includes two red LEDs (LED-R27, LED-R28), two green LEDs (LED-G27, LED-G28), and two blue LEDs (LED-B50, LED- B51) and two white LEDs (LED-W65, LED-W66) are controlled. The 47th LED driver LDr47 includes two red LEDs (LED-R29, LED-R30), two green LEDs (LED-G29, LED-G30), and two blue LEDs (LED-B52, LED- B53) and two white LEDs (LED-W67, LED-W68) are controlled. The 48th LED driver LDr48 includes two red LEDs (LED-R31, LED-R32), two green LEDs (LED-G31, LED-G32), and two blue LEDs (LED-B54, LED- B55) and two white LEDs (LED-W69, LED-W70) are controlled.
図22及び図23に示すように、各LEDドライバLDr01〜LDr48のそれぞれの3つのハードウェアアドレス端子(アドレス入力A0,A1,A2)は、0VのGND、+5VのVCC、シリアルクロックラインSCL、シリアルデータラインSDAの何れかと接続している。これにより、I2CバスのマスターとなるマイクロコントローラMSTからのスタートコンディションに続く最初のバイトで指定する7ビットのアドレスA6,A5,A4,A3,A2,A1,A0により、LEDドライバLDr01〜LDr48毎に異なるスレーブアドレス20h,22h・・・を確定させている。   As shown in FIG. 22 and FIG. 23, the three hardware address terminals (address inputs A0, A1, A2) of the LED drivers LDr01 to LDr48 are 0V GND, + 5V VCC, serial clock line SCL, serial It is connected to one of the data lines SDA. Thus, for each LED driver LDr01 to LDr48, the 7-bit addresses A6, A5, A4, A3, A2, A1, and A0 specified by the first byte following the start condition from the microcontroller MST serving as the master of the I2C bus are used. Different slave addresses 20h, 22h,... Are determined.
図24に示すように、I2CバスのマスターとなるマイクロコントローラMSTから、I2Cバスのスレーブとなる各LEDドライバLDr01〜LDr48へのI2Cバス上のデータ転送は、スタートコンディションS(シリアルクロックラインSCLがH(ハイ又は論理1)のときに、シリアルデータラインSDAをH(ハイ又は論理1)からL(ロー又は論理0)に変化させること)の後、スレーブアドレスがMSB(最上位ビット)から送信される。   As shown in FIG. 24, data transfer on the I2C bus from the microcontroller MST serving as the master of the I2C bus to each of the LED drivers LDr01 to LDr48 serving as slaves of the I2C bus is performed in the start condition S (the serial clock line SCL is H After changing the serial data line SDA from H (high or logic 1) to L (low or logic 0) when (high or logic 1), the slave address is transmitted from the MSB (most significant bit) The
このスレーブアドレスは7ビットで構成され(A6,A5,A4,A3,A2,A1,A0)、8ビット目にはデータ方向ビットR/Wが続く。このデータ方向ビットR/Wが論理0であれば送信(書き込み)、論理1であればデータ要求(読み込み)を示すが、LEDドライバは、内部レジスタを読み出すスレーブトランスミッタとして使用することもできるが、通常、オン/オフデータや内部レジスタに書き込むデータを送信するため、データ方向ビットR/Wは論理0(送信(書き込み))となる。   This slave address is composed of 7 bits (A6, A5, A4, A3, A2, A1, A0), and the data direction bit R / W follows the 8th bit. If this data direction bit R / W is logic 0, it indicates transmission (write), and if it is logic 1, it indicates a data request (read), but the LED driver can also be used as a slave transmitter that reads the internal register, Normally, data direction bit R / W becomes logic 0 (transmission (write)) in order to transmit on / off data and data to be written to the internal register.
スレーブアドレスが送信されると、各LEDドライバLDr01〜LDr48は、スタートコンディションSの後の最初の7ビットをそれぞれ各自のアドレスと比較し、アドレスが一致した場合、そのLEDドライバはスレーブレシーバとしてマスターからアドレス指定されたと判断する。   When the slave address is transmitted, each of the LED drivers LDr01 to LDr48 compares the first 7 bits after the start condition S with the address of each, and if the addresses match, the LED driver serves as a slave receiver from the master. Judge that the address was specified.
シリアルデータラインSDAに出力される各バイトの長さは必ず8ビットとなり、一回の転送で伝送できるバイト数には制限はない。スレーブアドレスの送信に続き、これによってアドレス指定するLEDドライバの制御態様に応じて、必要なデータバイト(データ1〜データN)を8ビット(1バイト)ずつ送ることになる。各バイト(スレーブアドレス+R/W,データ1,データ2,・・・データN)の後にはアクノリッジビットACKが必要になる。データ(D7,D6,D5,D4,D3,D2,D1,D0)はMSB(最上位ビット)から順に送信される。   The length of each byte output to the serial data line SDA is always 8 bits, and the number of bytes that can be transmitted in one transfer is not limited. Following the transmission of the slave address, the necessary data bytes (data 1 to data N) are sent 8 bits (1 byte) at a time according to the control mode of the LED driver to be addressed. An acknowledge bit ACK is required after each byte (slave address + R / W, data 1, data 2,... Data N). Data (D7, D6, D5, D4, D3, D2, D1, D0) are transmitted in order from the MSB (most significant bit).
制御しようとするLEDドライバの制御態様に応じたデータバイト(データ1〜データN)により、アドレス指定されたLEDドライバに内蔵された、固定周波数PWMコントローラ(PWM REGISTER X BRIGHTNESS CONTROL)、グループPWMコントローラ(GRPPWM REGISTER)、LEDステートセレクトレジスタ(LED STATE SELECT REGISTER)の各内部レジスタを必要に応じて設定し、8個のオープンドレインLED出力(OUT0バー〜OUT7バー)に接続する各LEDを、個別に又はグループで、オンオフはもちろんのこと、完全オフから最大輝度までの範囲内で調光等するようにしている。   A fixed frequency PWM controller (PWM REGISTER X BRIGHTNESS CONTROL), a group PWM controller (incorporated in the addressed LED driver by data bytes (data 1 to data N) according to the control mode of the LED driver to be controlled Set each internal register of GRPPWM REGISTER) and LED state select register (LED STATE SELECT REGISTER) as necessary, and connect each LED connected to 8 open drain LED outputs (OUT0 bar to OUT7 bar) individually or In a group, light control is performed within a range from full off to maximum luminance as well as on / off.
スレーブとなるLEDドライバが、データバイトの受信中、例えば、データN−1のバイトを受信できなくなったときには、次に送られてくるデータNのバイトに対して非アクノリッジを示す。この場合、LEDドライバは、シリアルクロックラインSCLのアクノリッジ用のクロックパルスがH(ハイ又は論理1)状態のときにシリアルデータラインSDAがH(ハイ又は論理1)状態に維持されるように、シリアルデータラインSDAをH(ハイ又は論理1)状態に保つ。   For example, when the LED driver serving as the slave cannot receive the byte of the data N-1 during the reception of the data byte, it indicates a non-acknowledgement for the byte of the data N to be sent next. In this case, the LED driver is configured so that the serial data line SDA is maintained in the H (high or logic 1) state when the acknowledge clock pulse of the serial clock line SCL is in the H (high or logic 1) state. Data line SDA is kept in the H (high or logic 1) state.
非アクノリッジ(ハイ又は論理1)が返った場合、マスターとなるマイクロコントローラMSTは、シリアルクロックラインSCLがH(ハイ又は論理1)のときに、シリアルデータラインSDAをL(ロー又は論理0)からH(ハイ又は論理1)に変化させてストップコンディションPを生成し、データ送信を中止するか、又は、反復してスタートコンディションSを生成し、再度又は新たなデータ送信をすることになる。   When a non-acknowledge (high or logic 1) is returned, the master microcontroller MST changes the serial data line SDA from L (low or logic 0) when the serial clock line SCL is H (high or logic 1). By changing to H (high or logic 1), the stop condition P is generated and the data transmission is stopped, or the start condition S is repeatedly generated and the data is transmitted again or again.
I2Cバス上のデータ転送は、マスターとなるマイクロコントローラMSTが生成するストップコンディションPによって終了するが、同一又は異なるLEDドライバとの間でデータ転送を続ける場合、ストップコンディションPを生成することなく、反復スタートコンディションSを生成し、同一又は異なるスレーブアドレスを指定して、そのLEDドライバとの間でデータ転送を行う。   The data transfer on the I2C bus is terminated by the stop condition P generated by the master microcontroller MST. However, when the data transfer is continued with the same or different LED driver, the transfer is repeated without generating the stop condition P. A start condition S is generated, the same or different slave address is designated, and data transfer is performed with the LED driver.
実施例1では、小グループを構成する各LED基板A01・・・毎に、各基板に実装するLEDと共にそのLEDを駆動するLEDドライバLDr01・・・を実装したが、実施例2では、中グループを構成する各LED基板群A・・・毎の中継基板A00・・・に、シリアルクロックラインSCLの受信素子BD01・・・と共にその中グループに含まれる小グループに属するLEDドライバLDr01・・・を実装している。   In the first embodiment, each LED board A01... Constituting the small group is mounted with the LED driver LDr01... Driving the LED together with the LED mounted on each board. LED driver LDr01... Belonging to a small group included in the middle group together with receiving elements BD01... Of serial clock line SCL are connected to relay board A00. Implemented.
図25及び図26に示すように、第1LED基板群Aに対応する第1中継基板A00には、シリアルクロックラインSCLの受信素子BD01を実装していると共に、第1LEDドライバLDr01〜第10LEDドライバLDr10を実装している。第1中継基板A00と、LEDを実装する各基板A01,A02,A03,A04との間は、各LEDドライバのオープンドレインLED出力(OUT0バー〜OUT7バー)に接続する各直列抵抗R001・・・の他端子から延びるハーネスで結ばれる。   As shown in FIGS. 25 and 26, the first relay board A00 corresponding to the first LED board group A is mounted with the receiving element BD01 of the serial clock line SCL, and the first LED driver LDr01 to the tenth LED driver LDr10. Has been implemented. Between the first relay board A00 and the boards A01, A02, A03, A04 on which the LEDs are mounted, each series resistor R001 connected to the open drain LED output (OUT0 bar to OUT7 bar) of each LED driver. Connected with a harness extending from the other terminal.
第2LED基板群Bに対応する第2中継基板B00には、シリアルクロックラインSCLの受信素子BD02を実装していると共に、第11LEDドライバLDr11〜第19LEDドライバLDr19を実装している。第2中継基板B00と、LEDを実装する各基板B01,B02,B03との間は、各LEDドライバのオープンドレインLED出力(OUT0バー〜OUT7バー)に接続する各直列抵抗R081・・・の他端子から延びるハーネスで結ばれる。   On the second relay board B00 corresponding to the second LED board group B, the receiving element BD02 of the serial clock line SCL is mounted, and the eleventh LED driver LDr11 to the nineteenth LED driver LDr19 are mounted. Between the second relay board B00 and the boards B01, B02, B03 on which the LEDs are mounted, in addition to the series resistors R081... Connected to the open drain LED outputs (OUT0 bar to OUT7 bar) of each LED driver. Connected with a harness extending from the terminal.
第3LED基板群Cに対応する第3中継基板C00には、シリアルクロックラインSCLの受信素子BD03を実装していると共に、第20LEDドライバLDr20〜第28LEDドライバLDr28を実装している。第3中継基板C00と、LEDを実装する各基板C01,C02との間は、各LEDドライバのオープンドレインLED出力(OUT0バー〜OUT7バー)に接続する各直列抵抗R153・・・の他端子から延びるハーネスで結ばれる。   On the third relay board C00 corresponding to the third LED board group C, the receiving element BD03 of the serial clock line SCL is mounted, and the 20th LED driver LDr20 to the 28th LED driver LDr28 are mounted. Between the third relay board C00 and the boards C01 and C02 on which the LEDs are mounted, from the other terminals of the series resistors R153 connected to the open drain LED outputs (OUT0 bar to OUT7 bar) of the LED drivers. Connected with an extended harness.
第4LED基板群Dに対応する第4中継基板D00には、シリアルクロックラインSCLの受信素子BD04を実装していると共に、第29LEDドライバLDr29〜第38LEDドライバLDr38を実装している。第4中継基板D00と、LEDを実装する各基板D01,D02,D03,D04,D05,D06,D07との間は、各LEDドライバのオープンドレインLED出力(OUT0バー〜OUT7バー)に接続する各直列抵抗R225・・・の他端子から延びるハーネスで結ばれる。   On the fourth relay board D00 corresponding to the fourth LED board group D, the receiving element BD04 of the serial clock line SCL is mounted, and the 29th LED driver LDr29 to the 38th LED driver LDr38 are mounted. Between the fourth relay board D00 and the boards D01, D02, D03, D04, D05, D06 and D07 on which the LEDs are mounted, each connected to the open drain LED output (OUT0 bar to OUT7 bar) of each LED driver. The series resistors R225 are connected by a harness extending from the other terminal.
第5LED基板群Eに対応する第5中継基板E00には、シリアルクロックラインSCLの受信素子BD05を実装していると共に、第39LEDドライバLDr39〜第44LEDドライバLDr44を実装している。第5中継基板E00と、LEDを実装する各基板E01,E02,E03,E04との間は、各LEDドライバのオープンドレインLED出力(OUT0バー〜OUT7バー)に接続する各直列抵抗R305・・・の他端子から延びるハーネスで結ばれる。   On the fifth relay board E00 corresponding to the fifth LED board group E, the receiving element BD05 of the serial clock line SCL is mounted, and the 39th LED driver LDr39 to the 44th LED driver LDr44 are mounted. Between the fifth relay board E00 and the boards E01, E02, E03, E04 on which the LEDs are mounted, the series resistors R305 connected to the open drain LED outputs (OUT0 bar to OUT7 bar) of the LED drivers. Connected with a harness extending from the other terminal.
第6LED基板群Fに対応する第6中継基板F00には、シリアルクロックラインSCLの受信素子BD06を実装していると共に、第45LEDドライバLDr45〜第48LEDドライバLDr48を実装している。第6中継基板F00と、LEDを実装する各基板F01,F02,F03,F04との間は、各LEDドライバのオープンドレインLED出力(OUT0バー〜OUT7バー)に接続する各直列抵抗R353・・・の他端子から延びるハーネスで結ばれる。   On the sixth relay board F00 corresponding to the sixth LED board group F, the receiving element BD06 of the serial clock line SCL is mounted, and the 45th LED driver LDr45 to the 48th LED driver LDr48 are mounted. Between the sixth relay board F00 and the boards F01, F02, F03, F04 on which the LEDs are mounted, each series resistor R353 connected to the open drain LED output (OUT0 bar to OUT7 bar) of each LED driver. Connected with a harness extending from the other terminal.
図27(a)に示すように、シリアルクロックラインSCLの前記送信素子BD00及び前記受信素子BD01・・・は、それぞれ、一つのバッファゲートG1で置換してもよい。   As shown in FIG. 27A, each of the transmission element BD00 and the reception elements BD01... Of the serial clock line SCL may be replaced with one buffer gate G1.
図27(b)に示すように、シリアルクロックラインSCLの前記送信素子BD00及び前記受信素子BD01・・・は、それぞれ、二つのインバータゲートG2,G3の直列接続回路で置換してもよい。   As shown in FIG. 27 (b), the transmitting element BD00 and the receiving elements BD01... Of the serial clock line SCL may be replaced by a series connection circuit of two inverter gates G2, G3, respectively.
図27(c)に示すように、シリアルクロックラインSCLの前記送信素子BD00及び前記受信素子BD01・・・は、それぞれ、二つのトランジスタQ1,Q2及び二つの抵抗Rp1,Rp2で構成する多段接続回路で置換してもよい。   As shown in FIG. 27 (c), the transmission element BD00 and the reception element BD01... Of the serial clock line SCL are each composed of two transistors Q1, Q2 and two resistors Rp1, Rp2. May be substituted.
図27(d)に示すように、シリアルクロックラインSCLの前記送信素子BD00及び前記受信素子BD01・・・は、それぞれ、二つのFET(電界効果トランジスタ)Q3,Q4及び二つの抵抗Rp3,Rp4で構成する多段接続回路で置換してもよい。   As shown in FIG. 27 (d), the transmitting element BD00 and the receiving element BD01... Of the serial clock line SCL are respectively composed of two FETs (field effect transistors) Q3 and Q4 and two resistors Rp3 and Rp4. It may be replaced by a multistage connection circuit.
演出用ドライバは、LEDドライバに代え、また、LEDドライバと併用し、モータドライバや、ソレノイドドライバ等を用いてもよい。   The effect driver may be replaced with the LED driver, or may be used in combination with the LED driver, and a motor driver, a solenoid driver, or the like may be used.
主に、風俗営業等の規制及び業務の適正化等に関する法律第2条第1項第7号のぱちんこ屋や同8号の店舗等の営業に供される遊技機の産業分野において有用である。   Mainly useful in the industrial field of amusement machines that are used for business such as pachinko shops in Article 2, Paragraph 1, Item 7 of the Law Concerning Regulations on Customs Business and Optimization of Business, etc. .
A;第1LED基板群
B;第2LED基板群
C;第3LED基板群
D;第4LED基板群
E;第5LED基板群
F;第6LED基板群
A01;センター飾りLED基板1
A02;センター飾りLED基板2
A03;センター飾りLED基板3
A04;センター飾りLED基板4
B01;センター飾りLED基板5
B02;センター飾りLED基板6
B03;センター飾りLED基板7
C01;センター飾りLED基板8
C02;センター飾りLED基板9
D01;センター飾りLED基板10
D02;センター飾りLED基板11
D03;センター飾りLED基板12
D04;左サイド飾りLED基板
D05;大入賞口飾りLED基板
D06;始動口飾りLED基板
D07;右サイド飾りLED基板
E01;前扉右上飾りLED基板
E02;前扉右下飾りLED基板
E03;前扉左下飾りLED基板
E04;前扉左上飾りLED基板
F01;受皿左飾りLED基板
F02;受皿中飾りLED基板
F03;受皿右飾りLED基板
F04;受皿下飾りLED基板
SCL;シリアルクロックライン
SDA;シリアルデータライン
MST;マイクロコントローラ
LDr01〜48;LEDドライバ(演出用ドライバ)
BUSB;双方向性のバスバッファ
BD00;送信素子
BD01〜06;受信素子
SX;第1入出力端子
TX;第1出力端子
RX;第1入力端子
SY;第2入出力端子
TY;第2出力端子
RY;第2入力端子
A; first LED board group B; second LED board group C; third LED board group D; fourth LED board group E; fifth LED board group F; sixth LED board group A01;
A02: Center decoration LED board 2
A03: Center decoration LED board 3
A04: Center decoration LED board 4
B01: Center decoration LED board 5
B02; Center decoration LED board 6
B03; Center decoration LED board 7
C01; Center decoration LED board 8
C02; Center decoration LED board 9
D01: Center decoration LED board 10
D02; Center decoration LED board 11
D03; Center decoration LED board 12
D04; left side decoration LED board D05; grand prize opening decoration LED board D06; start opening decoration LED board D07; right side decoration LED board E01; front door upper right decoration LED board E02; front door right lower decoration LED board E03; Bottom left LED board E04; Front door left top LED board F01; Dish left decoration LED board F02; Dish middle decoration LED board F03; Dish right decoration LED board F04; Dish bottom decoration LED board SCL; Serial clock line SDA; Serial data line MST; microcontrollers LDr01 to 48; LED driver (stage driver)
BUSB; bidirectional bus buffer BD00; transmitting elements BD01 to 06; receiving element SX; first input / output terminal TX; first output terminal RX; first input terminal SY; second input / output terminal TY; RY: Second input terminal

Claims (6)

  1. シリアルクロックラインとシリアルデータラインとの2ラインにてマスターとスレーブとの間で通信を行う高速シリアルバスにより、マスターとなるマイクロコントローラとスレーブとなる複数の演出用ドライバとの間を接続した遊技機において、
    前記マイクロコントローラのシリアルデータラインと、前記演出用ドライバのシリアルデータラインとの間を結ぶ線路中に、双方向に信号を入出力させる入出力端子と該入出力端子から入力する信号を出力させる出力端子及び前記入出力端子から出力する信号を入力させる入力端子をもつ双方向性のバスバッファを接続していると共に、
    前記マイクロコントローラのシリアルクロックラインと、前記演出用ドライバのシリアルクロックラインとの間を結ぶ線路中に、前記マイクロコントローラからのシリアルクロックライン信号を前記バスバッファを介さずに別経路で前記演出用ドライバに送信する送信素子と、この送信素子からの送信信号を受信する受信素子とを接続している
    ことを特徴とする遊技機。
    A game machine in which a master microcontroller and a plurality of presentation drivers as slaves are connected by a high-speed serial bus that communicates between the master and slaves via two lines, a serial clock line and a serial data line. In
    In a line connecting the serial data line of the microcontroller and the serial data line of the rendering driver, an input / output terminal for bidirectionally inputting / outputting a signal and an output for outputting a signal input from the input / output terminal A bidirectional bus buffer having a terminal and an input terminal for inputting a signal output from the input / output terminal; and
    In the line connecting the serial clock line of the microcontroller and the serial clock line of the rendering driver, the rendering driver passes the serial clock line signal from the microcontroller through another path without going through the bus buffer. A gaming machine characterized in that a transmitting element for transmitting to a receiving element and a receiving element for receiving a transmission signal from the transmitting element are connected.
  2. 前記バスバッファは、第1信号を双方向に入出力させる第1入出力端子と第1信号を出力させる第1出力端子及び第1信号を入力させる第1入力端子、並びに、第2信号を双方向に入出力させる第2入出力端子と第2信号を出力させる第2出力端子及び第2信号を入力させる第2入力端子を具備し、
    前記演出用ドライバは、予め定めた所定の大分類にしたがってグループ分けした第1大グループに属するものと、この第1大グループ以外の第2大グループに属するものとを具備し、
    前記第1入出力端子及び前記第2入出力端子を前記マイクロコントローラのシリアルデータラインに接続していると共に、
    前記第1出力端子及び前記第1入力端子を前記第1大グループに属する演出用ドライバのシリアルデータラインに接続し、かつ、
    前記第2出力端子及び前記第2入力端子を前記第2大グループに属する演出用ドライバのシリアルデータラインに接続している
    ことを特徴とする請求項1記載の遊技機。
    The bus buffer has both a first input / output terminal for bidirectionally inputting and outputting a first signal, a first output terminal for outputting a first signal, a first input terminal for inputting a first signal, and a second signal. A second input / output terminal that inputs / outputs in the direction, a second output terminal that outputs the second signal, and a second input terminal that inputs the second signal,
    The stage driver includes those belonging to a first large group divided into groups according to a predetermined large classification, and those belonging to a second large group other than the first large group,
    Connecting the first input / output terminal and the second input / output terminal to a serial data line of the microcontroller;
    Connecting the first output terminal and the first input terminal to a serial data line of an effect driver belonging to the first large group; and
    The gaming machine according to claim 1, wherein the second output terminal and the second input terminal are connected to a serial data line of an effect driver belonging to the second large group.
  3. 前記演出用ドライバは、予め定めた所定の中分類にしたがって複数の中グループにグループ分けしており、
    前記受信素子は、中グループに対応させて中グループ毎に設けており、
    中グループ毎に設ける前記受信素子の出力端子を、その中グループに属する演出用ドライバのシリアルクロックラインに接続している
    ことを特徴とする請求項1又は2記載の遊技機。
    The stage drivers are grouped into a plurality of middle groups according to a predetermined middle class.
    The receiving element is provided for each middle group corresponding to the middle group,
    The gaming machine according to claim 1 or 2, wherein an output terminal of the receiving element provided for each middle group is connected to a serial clock line of an effect driver belonging to the middle group.
  4. 一つの中グループには、基板毎に分けた複数の小グループを含み、
    小グループを構成する基板毎に、その小グループに属する演出用ドライバ及びこれにより駆動する演出用デバイスを実装している
    ことを特徴とする請求項3記載の遊技機。
    One middle group includes a plurality of small groups divided for each board.
    4. The gaming machine according to claim 3, wherein an effect driver belonging to the small group and an effect device driven thereby are mounted on each board constituting the small group.
  5. 一つの中グループには、基板毎に分けた複数の小グループを含み、
    中グループ毎に設ける前記受信素子を実装する中グループ毎の中継基板に、その中グループに含まれる小グループに属する演出用ドライバを実装している
    ことを特徴とする請求項3記載の遊技機。
    One middle group includes a plurality of small groups divided for each board.
    The gaming machine according to claim 3, wherein a production driver belonging to a small group included in the middle group is mounted on a relay board for each middle group on which the receiving element provided for each middle group is mounted.
  6. 一つの前記演出用ドライバは、I2Cバス対応の多ビットLEDドライバから成り、
    赤色発光端子、緑色発光端子、青色発光端子をもつ一つの多色LEDを複数個集合させて、
    各多色LEDの赤色発光端子は、共通する一つの赤色発光用多ビットLEDドライバの各出力端子に接続し、かつ、
    各多色LEDの緑色発光端子は、共通する別の一つの緑色発光用多ビットLEDドライバの各出力端子に接続し、さらに、
    各多色LEDの青色発光端子は、共通する更に別の一つの青色発行用多ビットLEDドライバの各出力端子に接続している
    ことを特徴とする請求項1〜5何れか一項に記載の遊技機。
    One rendering driver is composed of an I2C bus compatible multi-bit LED driver,
    By assembling a plurality of one multicolor LED having a red light emitting terminal, a green light emitting terminal, and a blue light emitting terminal,
    The red light emitting terminal of each multicolor LED is connected to each output terminal of one common red light emitting multibit LED driver, and
    The green light emitting terminal of each multicolor LED is connected to each output terminal of another common green light emitting multibit LED driver,
    The blue light emitting terminal of each multi-color LED is connected to each output terminal of another common multi-bit LED driver for issuing blue light, according to any one of claims 1 to 5. Gaming machine.
JP2010126361A 2010-06-01 2010-06-01 Game machine Pending JP2011250967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010126361A JP2011250967A (en) 2010-06-01 2010-06-01 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010126361A JP2011250967A (en) 2010-06-01 2010-06-01 Game machine

Publications (1)

Publication Number Publication Date
JP2011250967A true JP2011250967A (en) 2011-12-15

Family

ID=45415431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010126361A Pending JP2011250967A (en) 2010-06-01 2010-06-01 Game machine

Country Status (1)

Country Link
JP (1) JP2011250967A (en)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128548A (en) * 2011-12-20 2013-07-04 Sophia Co Ltd Game machine
JP2014050643A (en) * 2012-09-10 2014-03-20 Sankyo Co Ltd Game machine
JP2014050644A (en) * 2012-09-10 2014-03-20 Sankyo Co Ltd Game machine
JP2015120072A (en) * 2015-04-01 2015-07-02 株式会社藤商事 Game machine
JP2015126766A (en) * 2013-12-27 2015-07-09 株式会社大都技研 Game machine
JP2015126769A (en) * 2013-12-27 2015-07-09 株式会社大都技研 Game machine
JP2015159911A (en) * 2014-02-26 2015-09-07 株式会社三洋物産 Game machine
JP2015163246A (en) * 2015-05-12 2015-09-10 株式会社藤商事 Game machine
JP2015163247A (en) * 2015-05-12 2015-09-10 株式会社藤商事 Game machine
JP2015163248A (en) * 2015-05-12 2015-09-10 株式会社藤商事 Game machine
JP2015213800A (en) * 2015-07-27 2015-12-03 株式会社藤商事 Game machine
JP2015213799A (en) * 2015-07-27 2015-12-03 株式会社藤商事 Game machine
JP2015221314A (en) * 2015-08-07 2015-12-10 株式会社三共 Game machine
JP2015226721A (en) * 2014-06-02 2015-12-17 株式会社三共 Game machine
JP2015226719A (en) * 2014-06-02 2015-12-17 株式会社三共 Game machine
JP2016005696A (en) * 2015-09-10 2016-01-14 株式会社藤商事 Game machine
JP2016036573A (en) * 2014-08-08 2016-03-22 株式会社三共 Game machine
JP2016116920A (en) * 2016-02-19 2016-06-30 株式会社ソフイア Game machine
JP2016155025A (en) * 2016-06-09 2016-09-01 株式会社三共 Game machine
JP2016214992A (en) * 2016-09-27 2016-12-22 株式会社大都技研 Game machine
JP2016214991A (en) * 2016-09-27 2016-12-22 株式会社大都技研 Game machine
JP2018175788A (en) * 2017-04-21 2018-11-15 株式会社三共 Game machine

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153307A (en) * 1997-08-08 1999-02-26 Mitsubishi Electric Corp Serial interface bus transmitting and receiving circuit
JP2000285070A (en) * 1999-03-30 2000-10-13 Kawasaki Steel Corp Serial data transfer device
JP2005158438A (en) * 2003-11-25 2005-06-16 Jamco Corp Drive circuit for light-emitting diode for lighting
JP2007007148A (en) * 2005-06-30 2007-01-18 Heiwa Corp Game machine
JP2008220409A (en) * 2007-03-08 2008-09-25 Heiwa Corp Game machine

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1153307A (en) * 1997-08-08 1999-02-26 Mitsubishi Electric Corp Serial interface bus transmitting and receiving circuit
JP2000285070A (en) * 1999-03-30 2000-10-13 Kawasaki Steel Corp Serial data transfer device
JP2005158438A (en) * 2003-11-25 2005-06-16 Jamco Corp Drive circuit for light-emitting diode for lighting
JP2007007148A (en) * 2005-06-30 2007-01-18 Heiwa Corp Game machine
JP2008220409A (en) * 2007-03-08 2008-09-25 Heiwa Corp Game machine

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013128548A (en) * 2011-12-20 2013-07-04 Sophia Co Ltd Game machine
JP2014050643A (en) * 2012-09-10 2014-03-20 Sankyo Co Ltd Game machine
JP2014050644A (en) * 2012-09-10 2014-03-20 Sankyo Co Ltd Game machine
JP2015126766A (en) * 2013-12-27 2015-07-09 株式会社大都技研 Game machine
JP2015126769A (en) * 2013-12-27 2015-07-09 株式会社大都技研 Game machine
JP2015159911A (en) * 2014-02-26 2015-09-07 株式会社三洋物産 Game machine
JP2015226719A (en) * 2014-06-02 2015-12-17 株式会社三共 Game machine
JP2015226721A (en) * 2014-06-02 2015-12-17 株式会社三共 Game machine
JP2016036573A (en) * 2014-08-08 2016-03-22 株式会社三共 Game machine
JP2015120072A (en) * 2015-04-01 2015-07-02 株式会社藤商事 Game machine
JP2015163247A (en) * 2015-05-12 2015-09-10 株式会社藤商事 Game machine
JP2015163248A (en) * 2015-05-12 2015-09-10 株式会社藤商事 Game machine
JP2015163246A (en) * 2015-05-12 2015-09-10 株式会社藤商事 Game machine
JP2015213800A (en) * 2015-07-27 2015-12-03 株式会社藤商事 Game machine
JP2015213799A (en) * 2015-07-27 2015-12-03 株式会社藤商事 Game machine
JP2015221314A (en) * 2015-08-07 2015-12-10 株式会社三共 Game machine
JP2016005696A (en) * 2015-09-10 2016-01-14 株式会社藤商事 Game machine
JP2016116920A (en) * 2016-02-19 2016-06-30 株式会社ソフイア Game machine
JP2016155025A (en) * 2016-06-09 2016-09-01 株式会社三共 Game machine
JP2016214992A (en) * 2016-09-27 2016-12-22 株式会社大都技研 Game machine
JP2016214991A (en) * 2016-09-27 2016-12-22 株式会社大都技研 Game machine
JP2018175788A (en) * 2017-04-21 2018-11-15 株式会社三共 Game machine

Similar Documents

Publication Publication Date Title
JP2011250967A (en) Game machine
JP5572821B2 (en) Game machine
JP5286489B2 (en) Game machine
JP5390962B2 (en) Game machine
JP5286491B2 (en) Game machine
JP5286490B2 (en) Game machine
JP4782234B2 (en) Game machine
JP5906232B2 (en) Game machine
JP6040411B2 (en) Game machine
JP6286719B2 (en) Game machine
JP6040413B2 (en) Game machine
JP6040412B2 (en) Game machine
JP6202171B1 (en) Game machine
JP5421672B2 (en) Game machine
JP6231052B2 (en) Game machine
JP6231053B2 (en) Game machine
JP6149202B2 (en) Game machine
JP5568731B2 (en) Game machine
JP5787967B2 (en) Game machine
JP6393295B2 (en) Game machine
JP6649587B2 (en) Gaming machine
JP5787966B2 (en) Game machine
JP6340517B2 (en) Gaming machine
JP6240851B2 (en) Game machine
JP6518180B2 (en) Gaming machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141126