JP2011228548A - Ferroelectric device - Google Patents

Ferroelectric device Download PDF

Info

Publication number
JP2011228548A
JP2011228548A JP2010098204A JP2010098204A JP2011228548A JP 2011228548 A JP2011228548 A JP 2011228548A JP 2010098204 A JP2010098204 A JP 2010098204A JP 2010098204 A JP2010098204 A JP 2010098204A JP 2011228548 A JP2011228548 A JP 2011228548A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
ferroelectric
formed
buffer layer
lower electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010098204A
Other languages
Japanese (ja)
Other versions
JP5632643B2 (en )
Inventor
Koichi Aizawa
Tomoaki Matsushima
Junya Ogawa
Norihiro Yamauchi
純矢 小川
規裕 山内
朝明 松嶋
浩一 相澤
Original Assignee
Panasonic Electric Works Co Ltd
パナソニック電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L41/00Piezo-electric devices in general; Electrostrictive devices in general; Magnetostrictive devices in general; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L41/08Piezo-electric or electrostrictive devices
    • H01L41/113Piezo-electric or electrostrictive devices with mechanical input and electrical output, e.g. generators, sensors
    • H01L41/1134Beam type
    • H01L41/1136Cantilevers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065Mechanical properties
    • B81C1/00658Treatments for improving the stiffness of a vibrating element
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRA-RED, VISIBLE OR ULTRA-VIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry
    • G01J5/02Details
    • G01J5/04Casings Mountings
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRA-RED, VISIBLE OR ULTRA-VIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry
    • G01J5/02Details
    • G01J5/04Casings Mountings
    • G01J5/046Materials; Selection of thermal materials
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01JMEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRA-RED, VISIBLE OR ULTRA-VIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00Radiation pyrometry
    • G01J5/10Radiation pyrometry using electric radiation detectors
    • G01J5/34Radiation pyrometry using electric radiation detectors using capacitors, e.g. pyroelectric elements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/09Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by piezo-electric pick-up
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L37/00Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using Nernst-Ettinghausen effect; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L37/02Thermoelectric devices without a junction of dissimilar materials; Thermomagnetic devices, e.g. using Nernst-Ettinghausen effect; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof using thermal change of dielectric constant, e.g. working above and below Curie point, e.g. pyroelectric devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L41/00Piezo-electric devices in general; Electrostrictive devices in general; Magnetostrictive devices in general; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L41/08Piezo-electric or electrostrictive devices
    • H01L41/0805Piezo-electric or electrostrictive devices based on piezo-electric or electrostrictive films or coatings
    • H01L41/081Piezo-electric or electrostrictive devices based on piezo-electric or electrostrictive films or coatings characterised by the underlying base, e.g. substrates
    • H01L41/0815Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02NELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00Electric machines in general using piezo-electric effect, electrostriction or magnetostriction
    • H02N2/18Electric machines in general using piezo-electric effect, electrostriction or magnetostriction producing electrical output from mechanical input, e.g. generators
    • H02N2/186Vibration harvesters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/03Microengines and actuators
    • B81B2201/032Bimorph and unimorph actuators, e.g. piezo and thermo
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0828Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends

Abstract

PROBLEM TO BE SOLVED: To provide a ferroelectric device including a ferroelectric film with improved crystallinity and property and further enhancing device characteristics.SOLUTION: A ferroelectric device includes a bottom electrode 14a formed on a surface of a silicon substrate 10, a ferroelectric film 14b formed on the bottom electrode 14a and opposite side thereof to the first substrate 10, and an upper electrode 14c formed on the ferroelectric film 14b and opposite side thereof to the bottom electrode 14a. The ferroelectric film 14b consists of a ferroelectric material which have a different lattice constant from silicon. A buffer layer 14d is provided immediately beneath the bottom electrode 14a and consisted of a material whose lattice constant is closer to the ferroelectric film 14b than silicon. A through hole 10a is formed in the first substrate 10 to expose a surface of the buffer layer 14d opposite to the bottom electrode 14a.

Description

本発明は、強誘電体膜の圧電効果や焦電効果を利用する強誘電体デバイスに関するものである。 The present invention relates to a ferroelectric device utilizing a piezoelectric effect and pyroelectric effect of the ferroelectric film.

従来から、強誘電体膜の圧電効果や焦電効果を利用する強誘電体デバイスが注目されている。 Conventionally, ferroelectric devices utilizing piezoelectric effect and pyroelectric effect of the ferroelectric film has attracted attention.

この種の強誘電体デバイスとしては、低コスト化、機械的強度などの観点から、シリコン基板の一表面側に強誘電体膜を含む機能部を備えたMEMS(micro electro mechanical systems)デバイスが提案されている。 As this type of ferroelectric device, cost reduction, from the viewpoint of mechanical strength, MEMS (micro electro mechanical systems) having a function unit which includes a ferroelectric film on the one surface side of the silicon substrate devices proposed It is. この種のMEMSデバイスとしては、例えば、強誘電体膜の圧電効果を利用する発電デバイス(例えば、非特許文献1)やアクチュエータ、強誘電体膜の焦電効果を利用する焦電型赤外線センサなどの焦電デバイスが各所で研究開発されている。 As this kind of MEMS devices, for example, a ferroelectric film generation devices utilizing piezoelectric effects (e.g., Non-Patent Document 1) and actuators, ferroelectric pyroelectric infrared sensor utilizes the pyroelectric effect of the film, such as pyroelectric device has been researched and developed in many places of. なお、圧電効果および焦電効果を示す強誘電体材料としては、例えば、鉛系の酸化物強誘電体の一種であるPZT(:Pb(Zr,Ti)O 3 )などが広く知られている。 As the ferroelectric material exhibiting a piezoelectric effect and pyroelectric effect, for example, PZT is a kind of oxide ferroelectric lead-based (: Pb (Zr, Ti) O 3) , etc. are widely known .

非特許文献1に開示された発電デバイスは、図6に示すように、シリコン基板10'を用いて形成されたデバイス本体1'を備えている。 Harvesting device disclosed in Non-Patent Document 1, as shown in FIG. 6, and includes a 'device body 1 formed by using the' silicon substrate 10. このデバイス本体1'は、フレーム部11'と、フレーム部11'の内側に配置されフレーム部11'に揺動自在に支持されたカンチレバー部(ビーム)12'と、カンチレバー部12'の先端部に設けられた錘部13'とを備えている。 The device body 1 ', the frame part 11' and, cantilever portion swingably supported on 'disposed inside the frame part 11 of the' frame portion 11 ', a cantilever portion 12' (beam) 12 the tip portion of the and a weight portion 13 'and provided. また、デバイス本体1'は、カンチレバー部12'に、カンチレバー部12'の振動に応じて交流電圧を発生する発電部を構成する機能部14'が形成されている。 Further, the device main body 1 ', the cantilever portion 12', the 'operation part 14 constituting the power generation unit for generating an AC voltage in response to vibration of' the cantilever portion 12 is formed.

機能部14'は、Pt膜からなる下部電極14a'と、下部電極14a'におけるカンチレバー部12'側とは反対側に形成されたAlN薄膜もしくはPZT薄膜からなる強誘電体膜(圧電膜)14b'と、強誘電体膜14b'における下部電極14a'側とは反対側に形成されたAl膜からなる上部電極14c'とで構成されている。 Function unit 14 ', the lower electrode 14a made of Pt film' and consists of AlN thin film or PZT thin film is formed on the side opposite to the side 'cantilever portion 12' in the lower electrode 14a ferroelectric film (piezoelectric film) 14b 'and, ferroelectric film 14b' is composed out with 'upper electrode 14c made of Al film formed on the side opposite to the side' lower electrode 14a in.

なお、非特許文献1では、発電デバイスの出力を高めるために、強誘電体膜14b'である圧電膜の材料として、比誘電率が小さく、かつ圧電定数e 31が大きな圧電材料を採用することが提案されている。 In Non-Patent Document 1, in order to increase the output of the generator device, as the material of the piezoelectric film is a ferroelectric film 14b ', the dielectric constant is small and the piezoelectric constant e 31 adopts a large piezoelectric material There has been proposed.

また、上述の発電デバイスは、第1のガラス基板20a'を用いて形成されデバイス本体1'の一表面側(図6の上面側)においてフレーム部11'が固着された第1のカバー基板2'と、第2のガラス基板30a'を用いて形成されデバイス本体1'の他表面側(図6の下面側)においてフレーム部11'が固着された第2のカバー基板3'とを備えている。 Further, the power generation device described above, the first cover substrate one surface of the first glass substrate 20a 'device body 1 is formed by using a' frame portion 11 in (upper side in FIG. 6) 'are fixed 2 comprises' and, second glass substrate 30a 'and a device main body 1 is formed with a second cover substrate 3 are fixed' the other surface side of the frame portion 11 in (lower side in FIG. 6) '' there.

なお、各カバー基板2',3'と、デバイス本体1'のカンチレバー部12'と錘部13'とからなる可動部との間には、当該可動部の変位空間26',36'が形成されている。 Each cover substrate 2 ', 3' and, 'between the movable portion consisting of a displacement space 26 of the movable portion' and the weight portion 13 'cantilever portion 12' of the device main body 1, 36 'are formed It is.

特開平8−321640号公報 JP-8-321640 discloses

ところで、図6に示した構成の発電デバイスのデバイス本体1'は、シリコン基板10'の上記一表面側に下部電極14a'と強誘電体膜14b'と上部電極14c'とからなる機能部14'を反応性スパッタ法などにより形成している。 Incidentally, the device main body 1 of the power generation device of the configuration shown in FIG. 6 ', the silicon substrate 10' function unit 14 on the first surface side of consisting the lower electrode 14a 'and the ferroelectric film 14b' and the upper electrode 14c ' They are formed by a reactive sputtering method '.

しかしながら、一般的に、シリコン基板の一表面側にスパッタ法などの各種の薄膜形成技術により成膜されるPZT薄膜は多結晶であり、シリコン基板に比べて非常に高価な単結晶MgO基板の一表面側や単結晶SrTiO 3基板の一表面側に成膜される単結晶のPZT薄膜に比べて、結晶性が劣り、圧電定数e 31も低い。 However, in general, PZT thin film formed by various thin film formation techniques such as sputtering on one surface side of the silicon substrate is polycrystalline, very expensive single crystal MgO substrate than silicon substrate- compared to the PZT thin film of a single crystal to be formed on one surface side of the surface side and the single-crystal SrTiO 3 substrate, crystallinity inferior, the piezoelectric constant e 31 is low. なお、単結晶のシリコン基板の一表面側に結晶性の優れたPZT薄膜を形成する方法については各所で研究開発が行われているが、充分な結晶性を有するPZT薄膜は得られていないのが現状である。 Incidentally, No research and development in various places is being performed, not PZT thin film obtained with sufficient crystallinity method of forming a crystalline excellent PZT thin film on one surface side of the silicon substrate a single crystal There is at present.

そこで、シリコン基板の一表面側に強誘電体膜を含む機能部を備えた発電デバイスや焦電型赤外線センサなどの強誘電体デバイスにおいては、下部電極と強誘電体膜との間に緩衝層を設けることで特性の向上を図る研究が行われている。 Therefore, in the ferroelectric device, such as an electrical device or a pyroelectric infrared sensor having a function unit which includes a ferroelectric film on the one surface side of the silicon substrate, a buffer layer between the lower electrode and the ferroelectric film studies have been conducted to improve the characteristics of the by providing.

しかしながら、一般的に、シリコン基板の一表面側に下部電極と強誘電体膜と上部電極とを具備する機能部を形成して、シリコン基板の他表面側から機能部に対応する部位を所定深さまでエッチングすることによってシリコン基板に空洞を形成することで製造される発電デバイスや焦電型赤外線センサなどの強誘電体デバイスでは、シリコン基板において機能部の直下の残す薄肉部(図6の例では、カンチレバー部12')の厚みの再現性が低く、シリコン基板のもととなるシリコンウェハでの薄肉部の面内ばらつきが大きいため、製造歩留まりが低くコストが高くなってしまう。 However, in general, on one surface side of the silicon substrate to form a functional unit comprising a lower electrode, a ferroelectric film and an upper electrode, a predetermined depth of the portion corresponding to the functional unit from the other surface side of the silicon substrate the ferroelectric device, such as a power generation device and a pyroelectric type infrared sensor manufactured by forming a cavity in the silicon substrate by etching in summary, the thin portion to leave just under the functional unit in the silicon substrate (in the example of FIG. 6 , cantilever portion 12 ') is low repeatability of the thickness of, for plane variation of the thin portion of a silicon wafer which is the basis of the silicon substrate is large, the manufacturing yield becomes high cost low. また、強誘電体デバイスが焦電型赤外線センサである場合には、薄肉部の熱容量に起因してデバイス特性(応答速度など)が低下してしまう。 Also, strong when the dielectric device is pyroelectric infrared sensor, the device characteristics due to the thermal capacity of the thin portion (such as response speed) is lowered.

そこで、シリコン基板に代えてSOI(silicon on insulator)基板を用いる、つまり、製造時に、シリコンウェハに代えてSOIウェハを用いることも考えられるが、SOIウェハはシリコンウェハに比べて非常に高価であり、コストが高くなってしまう。 Therefore, instead of the silicon substrate using an SOI (silicon on insulator) substrate, i.e., at the time of manufacture, it is considered to use an SOI wafer in place of the silicon wafer, the SOI wafer is very expensive compared to the silicon wafer , cost is increased.

本発明は上記事由に鑑みて為されたものであり、その目的は、強誘電体膜の結晶性および性能の向上を図れ、且つ、低コストでデバイス特性の向上を図れる強誘電体デバイスを提供することにある。 The present invention has been made in view of the above circumstances, and its object is Hakare improved crystallinity and the performance of the ferroelectric film, and, provide a ferroelectric device thereby improving the device characteristics at a low cost It is to.

本発明の強誘電体デバイスは、シリコン基板の一表面側に形成された下部電極と、前記下部電極における前記基板側とは反対側に形成された強誘電体膜と、前記強誘電体膜における前記下部電極側とは反対側に形成された上部電極とを備え、前記強誘電体膜が、シリコンとは格子定数差のある強誘電体材料により形成された強誘電体デバイスであって、前記下部電極の直下に、シリコンに比べて前記強誘電体膜との格子整合性の良い材料からなる緩衝層が設けられ、前記基板は、前記緩衝層における前記下部電極側とは反対の表面を露出させる空洞が形成されてなることを特徴とする。 Ferroelectric device of the present invention includes a lower electrode formed on one surface side of the silicon substrate, a ferroelectric film formed on the opposite side to the substrate side of the lower electrode, in the ferroelectric film wherein an upper electrode formed on the side opposite to the lower electrode side, the ferroelectric film, the silicon a ferroelectric device formed by a ferroelectric material with a lattice constant difference, the immediately below the lower electrode, it provided the buffer layer made of a material having good lattice matching with the ferroelectric film in comparison with silicon, the substrate, exposing the opposite surface from that of the lower electrode side of the buffer layer wherein the cavity is formed thereon.

この強誘電体デバイスにおいて、前記基板の前記一表面側に、前記緩衝層と前記下部電極と前記強誘電体膜と前記上部電極とを具備する積層構造の少なくとも一部に積層されて前記積層構造を補強する補強層を備えることが好ましい。 In the ferroelectric devices, the one surface of the substrate, the laminated structure is laminated on at least a portion of the laminated structure comprising the buffer layer and the lower electrode and the ferroelectric film and said upper electrode preferably comprises a reinforcing layer for reinforcing a.

この強誘電体デバイスにおいて、前記緩衝層からなる第1の緩衝層とは別に、前記強誘電体膜と前記下部電極との間に、前記下部電極に比べて前記強誘電体膜との格子整合性の良い材料からなる第2の緩衝層を設けてなることが好ましい。 In the ferroelectric devices, the separately from the buffer layer and the first buffer layer made of, between the lower electrode and the ferroelectric film, lattice matching with the ferroelectric film as compared with the lower electrode it is preferable that the provided second buffer layer made of sexual good material.

この強誘電体デバイスにおいて、前記緩衝層の前記材料が導電性材料であることが好ましい。 In the ferroelectric devices, it is preferable that the material of the buffer layer is a conductive material.

この強誘電体デバイスにおいて、前記強誘電体膜が焦電体膜であり、前記強誘電体膜との格子整合性の良い前記材料の熱伝導率がシリコンの熱伝導率よりも小さいことが好ましい。 In the ferroelectric devices, the ferroelectric film is pyroelectric film, it is preferable thermal conductivity of the good lattice matching with the ferroelectric film the material is less than the thermal conductivity of silicon .

本発明の強誘電体デバイスにおいては、強誘電体膜の結晶性および性能の向上を図れ、且つ、低コストでデバイス特性の向上を図れる。 In the ferroelectric device of the present invention, the crystallinity of the ferroelectric film and Hakare the performance improvement, and, thereby improving the device characteristics at a low cost.

実施形態1の強誘電体デバイスの要部を示し、(a)は概略平面図、(b)は(a)のA−A'概略断面図である。 Shows the main part of the ferroelectric device of the embodiment 1 is an A-A 'schematic sectional view of (a) is a schematic plan view, (b) (a). 同上の強誘電体デバイスの概略断面図である。 It is a schematic cross-sectional view of the ferroelectric device of the same. 同上の強誘電体デバイスの概略分解斜視図である。 It is a schematic exploded perspective view of the ferroelectric device of the same. 実施形態2の強誘電体デバイスの概略断面図である。 It is a schematic cross-sectional view of the ferroelectric device of the second embodiment. 実施形態3の強誘電体デバイスの概略断面図である。 It is a schematic cross-sectional view of the ferroelectric device of the third embodiment. 従来例を示す強誘電体デバイスの概略断面図である。 It is a schematic cross-sectional view of a ferroelectric device showing a conventional example.

(実施形態1) (Embodiment 1)
まず、本実施形態の強誘電体デバイスについて図1〜図3を参照しながら説明する。 First, it will be described with reference to FIGS. 1 to 3 for the ferroelectric device of the present embodiment.

強誘電体デバイスのデバイス本体1は、シリコン基板(以下、第1のシリコン基板と称する)10と、第1のシリコン基板10の一表面側に形成された下部電極14aと、下部電極14aにおける第1のシリコン基板10側とは反対側に形成された強誘電体膜14bと、強誘電体膜14bにおける下部電極14a側とは反対側に形成された上部電極14cとを備える。 Ferroelectric device body 1 of the device, the silicon substrate (hereinafter, the first silicon substrate referred to as a) 10, and the lower electrode 14a formed on one surface of the first silicon substrate 10, first in the lower electrode 14a the first silicon substrate 10 and the ferroelectric film 14b formed on the opposite side, the lower electrode 14a side of the ferroelectric film 14b and an upper electrode 14c formed on the opposite side. ここで、第1のシリコン基板10としては、上記一表面が(100)面の単結晶のシリコン基板を用いており、強誘電体膜14bは、シリコンとは格子定数差のある強誘電体材料により形成されている。 Here, as the first silicon substrate 10, the first surface has a silicon substrate of a single crystal of (100) plane, the ferroelectric film 14b is ferroelectric material with a lattice constant difference from silicon It is formed by.

本実施形態の強誘電体デバイスは、車の振動や人の動きによる振動などの任意の振動に起因した振動エネルギを電気エネルギに変換する発電デバイスであり、上述の強誘電体膜14bが圧電膜を構成している。 Ferroelectric device of the present embodiment is a power generation device that converts vibration energy due to any vibration, such as vibration due to car vibrations or movement of people into electrical energy, the ferroelectric film 14b described above piezoelectric film constitute a.

また、デバイス本体1は、下部電極14aの直下に、シリコンに比べて強誘電体膜14bとの格子整合性の良い材料からなる緩衝層14dが設けられている。 Further, the device body 1, directly under the lower electrode 14a, the buffer layer 14d is provided comprising a lattice-match well material of the ferroelectric film 14b than silicon. また、デバイス本体1は、第1のシリコン基板10に、緩衝層14dにおける下部電極14a側とは反対の表面を露出させる空洞10aが形成されている。 Further, the device main body 1, the first silicon substrate 10, a cavity 10a for exposing the opposite surface is formed from the lower electrode 14a side in the buffer layer 14d.

ここで、デバイス本体1は、第1のシリコン基板10の上記一表面側および他表面側それぞれにシリコン酸化膜からなる絶縁膜19a,19b(以下、第1の絶縁膜19a、第2の絶縁膜19bと称する)が形成され、第1のシリコン基板10の上記一表面側の第1の絶縁膜19aの表面側に緩衝層14dが形成されている。 Here, the device main body 1, an insulating film 19a made of silicon oxide film on the first surface side and the other surface side of the first silicon substrate 10, respectively, 19b (hereinafter, the first insulating film 19a, the second insulating film referred to 19b) are formed, the buffer layer 14d is formed on the surface side of the first insulating film 19a of the first surface side of the first silicon substrate 10. そして、デバイス本体1は、マイクロマシンニング技術などを利用して形成されており、枠状のフレーム部11と、フレーム部11の内側に配置された錘部13とを備え、錘部13が第1のシリコン基板10の上記一表面側のカンチレバー部12を介してフレーム部11に揺動自在に支持されている。 Then, the device main body 1 is formed by using, for example micromachining techniques, it includes a frame-shaped frame portion 11, and a weight portion 13 disposed inside the frame part 11, the weight portion 13 is first It is swingably supported on the frame portion 11 through the one surface of the cantilever portion 12 of the silicon substrate 10. また、デバイス本体1は、カンチレバー部12に、上述の下部電極14aと強誘電体膜14bと上部電極14cとを具備する機能部14が形成されている。 Further, the device main body 1, the cantilever section 12, operation part 14 comprising the upper electrode 14c lower electrode 14a and the ferroelectric film 14b described above is formed. ここにおいて、本実施形態の強誘電体デバイスでは、機能部14が、カンチレバー部12の振動に応じて交流電圧を発生する発電部(圧電変換部)を構成している。 Here, the ferroelectric device of the present embodiment, the functional unit 14 constitute the power generation unit for generating an AC voltage in response to vibration of the cantilever section 12 (piezoelectric conversion portion).

上述のフレーム部11と錘部13とは、第2の絶縁膜19b、第1のシリコン基板10、第1の絶縁膜19aおよび緩衝層14dそれぞれの一部により構成され、カンチレバー部12は、緩衝層14dにより構成されている。 The frame portion 11 and the weight portion 13 described above, the second insulating film 19b, the first silicon substrate 10, is constituted by a first insulating film 19a and a portion of the buffer layer 14d respectively, the cantilever section 12, a buffer It is constituted by a layer 14d.

デバイス本体1は、第1のシリコン基板10の上記一表面側に、下部電極14aおよび上部電極14cそれぞれに金属配線16a,16cを介して電気的に接続されたパッド17a,17cが、フレーム部11に対応する部位で形成されている。 Device body 1, on the one surface of the first silicon substrate 10, a metal wire 16a to each lower electrode 14a and the upper electrode 14c, which are electrically connected to pads 17a through 16c, 17c is a frame portion 11 It is formed at the site corresponding to.

また、デバイス本体1は、第1のシリコン基板10の上記一表面側に、上部電極14cと強誘電体膜14bとの接するエリアを規定し且つ上部電極14cに電気的に接続される金属配線16cと下部電極14aとの短絡を防止する絶縁層18が、下部電極14aおよび強誘電体膜14bそれぞれの周部を覆うように形成されている。 Further, the device main body 1, on the one surface of the first silicon substrate 10, a metal wire 16c which is electrically connected to and the upper electrode 14c defines a contact area between the upper electrode 14c and the ferroelectric film 14b an insulating layer 18 to prevent a short circuit between the lower electrode 14a is formed so as to cover the peripheral portion of each lower electrode 14a and the ferroelectric film 14b. また、絶縁層18は、フレーム部11の広い範囲に亘って形成されており、上述の両パッド17a,17cが絶縁層18上に形成されている。 The insulating layer 18 is formed over a wide range of frame portion 11, two pads 17a of the above, 17c are formed on the insulating layer 18. 絶縁層18は、シリコン酸化膜により構成してあるが、シリコン酸化膜に限らず、例えば、シリコン窒化膜により構成してもよい。 Insulating layer 18 is are constituted by silicon oxide film is not limited to the silicon oxide film, for example, it may be formed of a silicon nitride film. また、第1のシリコン基板10と機能部14とは、第1の絶縁膜19aにより電気的に絶縁されている。 Further, the first silicon substrate 10 and the functional portion 14 are electrically insulated by a first insulating film 19a.

また、デバイス本体1は、第1のシリコン基板10の上記一表面側に、緩衝層14dと下部電極14aと強誘電体膜14bと上部電極14cとを具備する積層構造に積層されて当該積層構造を補強する補強層15を備えている(なお、図1(a)および図3では、補強層15の図示を省略してある)。 Further, the device main body 1, on the one surface of the first silicon substrate 10 is laminated on the laminated structure comprising the buffer layer 14d and the lower electrode 14a and the ferroelectric film 14b and the upper electrode 14c and the multilayer structure and a reinforcing layer 15 for reinforcing the (in FIG. 1 (a) and FIG. 3 are not shown in the reinforcing layer 15). この補強層15は、機能部14の周部とフレーム部11と錘部13とに跨って形成されている。 The reinforcing layer 15 is formed astride the peripheral portion and the frame portion 11 and the weight portion 13 of the functional unit 14. 補強層15は、いわゆる半導体プロセスとの整合性の良い材料を用いることが好ましく、例えば、ポリイミドやフッ素系樹脂などからなる絶縁材料により形成すればよい。 Reinforcing layer 15, it is preferable to use a consistent good material so-called semiconductor process, for example, may be formed of an insulating material made of polyimide or fluororesin.

また、強誘電体デバイスは、デバイス本体1の一表面側においてフレーム部11に固着された第1のカバー基板2を備えている。 Further, the ferroelectric device is provided with a first cover substrate 2 which is fixed to the frame portion 11 in one surface of the device body 1. また、強誘電体デバイスは、デバイス本体1の他表面側においてフレーム部11に固着された第2のカバー基板3を備えている。 Further, the ferroelectric device is provided with a second cover substrate 3 which is fixed to the frame portion 11 in other surface side of the device body 1.

第1のカバー基板2は、第2のシリコン基板20を用いて形成されている。 First cover substrate 2 is formed using the second silicon substrate 20. そして、第1のカバー基板2は、第2のシリコン基板20におけるデバイス本体1側の一表面に、カンチレバー部12と錘部13とからなる可動部123の変位空間をデバイス本体1との間に形成するための凹所20bが形成されている。 Then, the first cover substrate 2, on one surface of the device body 1 side of the second silicon substrate 20, the displacement space of the movable portion 123 consisting of the cantilever portion 12 and the weight portion 13. Between the device body 1 recesses 20b for forming is formed.

また、第1のカバー基板2は、第2のシリコン基板20の他表面側に、機能部14に電気的に接続される外部接続電極25,25が形成されている。 The first cover substrate 2, on the other surface side of the second silicon substrate 20, the external connection electrodes 25, 25 are electrically connected to the functional portion 14 is formed. ここで、外部接続電極25,25は、機能部14である発電部で発生した交流電圧を外部へ供給するための出力用電極として機能する。 Here, the external connection electrodes 25, 25 functions as an output electrode for supplying an AC voltage generated by the power generating unit is a functional unit 14 to the outside.

第1のカバー基板2は、各外部接続電極25,25と、第2のシリコン基板20の上記一表面側に形成された連絡用電極24,24とが、第2のシリコン基板20の厚み方向に貫設された貫通孔配線23,23を介して電気的に接続されている。 First cover substrate 2, each external connection electrodes 25, 25, and second contact electrodes 24, 24 formed on the first surface side of the silicon substrate 20, the thickness direction of the second silicon substrate 20 It is electrically connected via the through-hole interconnection 23, 23 formed through the. ここで、第1のカバー基板20は、各連絡用電極24,24が、デバイス本体1のパッド17a,17cと接合されて電気的に接続されている。 Here, the first cover substrate 20, each contact electrodes 24 and 24, are bonded in the pad 17a the device body 1, 17c and are electrically connected. なお、本実施形態では、各外部接続電極25,25および各連絡用電極24,24をTi膜とAu膜との積層膜により構成してあるが、これらの材料は特に限定するものではない。 In the present embodiment, the external connection electrodes 25, 25 and the contact electrodes 24, 24 are constituted by a laminated film of a Ti film and an Au film, these materials are not particularly limited. また、各貫通孔配線23,23の材料としてはCuを採用しているが、これに限らず、例えば、Ni、Alなどを採用してもよい。 Although as the material of the through holes wires 23, 23 have adopted the Cu, not limited to this, for example, it may be used Ni, Al and the like.

第1のカバー基板2は、2つの外部接続電極25,25同士の短絡を防止するためのシリコン酸化膜からなる絶縁膜22が、第2のシリコン基板20の上記一表面側および上記他表面側と、貫通孔配線23,23が内側に形成された貫通孔21の内周面とに跨って形成されている。 First cover substrate 2, an insulating film 22 made of a silicon oxide film for preventing a short circuit between two external connection electrodes 25 and 25, the first surface side and the other surface side of the second silicon substrate 20 When, through hole wiring 23 is formed across the inner circumferential surface of the through hole 21 formed on the inner side. なお、第1のカバー基板2は、第2のシリコン基板20に代えてガラス基板のような絶縁性基板を用いて形成してもよく、この場合は絶縁膜22を設ける必要はない。 The first cover substrate 2 may be in place of the second silicon substrate 20 is formed using an insulating substrate such as a glass substrate, in this case it is not necessary to provide the insulating film 22.

また、第2のカバー基板3は、第3のシリコン基板30を用いて形成されている。 The second cover substrate 3 is formed by using a third silicon substrate 30. 第2のカバー基板3は、第3のシリコン基板30におけるデバイス本体1側の一表面には、可動部123の変位空間をデバイス本体1との間に形成するための凹所30bが形成されている。 The second cover substrate 3, on one surface of the third device body 1 side of the silicon substrate 30, with recesses 30b for forming a displacement space of the movable portion 123 between the device body 1 is formed there. なお、第2のカバー基板3は、第3のシリコン基板30に代えてガラス基板のような絶縁性基板を用いて形成してもよい。 The second cover substrate 3 may be formed by using a an insulating substrate such as a glass substrate in place of the third silicon substrate 30.

また、デバイス本体1は、第1のシリコン基板10の上記一表面側に、第1のカバー基板2と接合するための第1の接合用金属層118が形成されており、第1のカバー基板2は、第2のシリコン基板20の上記一表面側に、第1の接合用金属層118に接合される第2の接合用金属層128(図2参照)が形成されている。 Further, the device main body 1, on the one surface of the first silicon substrate 10, a first bonding metal layer 118 for bonding the first cover substrate 2 is formed, the first cover substrate 2, on the one surface of the second silicon substrate 20, the second bonding metal layer 128 which is joined to the first bonding metal layer 118 (see FIG. 2) is formed. ここで、第1の接合用金属層118の材料としては、パッド17cと同じ材料を採用しており、第1の接合用金属層118は、第1のシリコン基板10の上記一表面側においてパッド17cと同じ厚さに形成されている。 Here, as a material of the first bonding metal layer 118 employs the same material as the pad 17c, the first bonding metal layer 118, the pad in the first surface side of the first silicon substrate 10 It is formed to have the same thickness as the 17c. また、第1の接合用金属層118は、絶縁層18上に形成されている。 The first bonding metal layer 118 is formed on the insulating layer 18.

デバイス本体1と各カバー基板2,3とは、常温接合法により接合してあるが、常温接合法に限らず、例えば、適宜の加熱を行う直接接合法でもよいし、エポキシ樹脂などを用いた樹脂接合法や、陽極接合法などにより接合してもよい。 The device body 1 and the cover substrate 2 and 3, but are joined by a room-temperature bonding method is not limited to the room temperature bonding method, for example, it may be a direct bonding method for performing an appropriate heat, using, for example, epoxy resin and resin bonding method, may be bonded by anodic bonding method. 樹脂接合法では、常温硬化型の樹脂接着剤(例えば、2液常温硬化型のエポキシ樹脂系接着剤、1液常温硬化型のエポキシ樹脂系接着剤)を用いれば、熱硬化型の樹脂接着剤(例えば、熱硬化型のエポキシ樹脂系接着剤など)を用いる場合に比べて、接合温度の低温化を図れる。 The resin bonding method, a room temperature curable resin adhesive (e.g., two-liquid normal temperature curing type epoxy resin adhesive, one-pack room temperature curing type epoxy resin adhesive) by using the thermosetting resin adhesive (e.g., a thermosetting epoxy resin-based adhesive, etc.) as compared with the case of using, thereby the lowering the bonding temperature.

以上説明した発電デバイスでは、機能部14が下部電極14aと圧電膜である強誘電体膜14bと上部電極14cとで構成されているから、カンチレバー部12の振動によって機能部14の強誘電体膜14bが応力を受け上部電極14cと下部電極14aとに電荷の偏りが発生し、機能部14において交流電圧が発生する。 In the above power generation device described, since function unit 14 is constituted by the ferroelectric film 14b and the upper electrode 14c serving as the lower electrode 14a and the piezoelectric film, the ferroelectric film of the functional unit 14 by the vibration of the cantilever portion 12 14b is generated a bias charge to the upper electrode 14c and the lower electrode 14a stressed, alternating voltage is generated in the functional unit 14.

ところで、本実施形態の強誘電体デバイスは、強誘電体膜14bの強誘電体材料として、鉛系の酸化物強誘電体の一種であるPZTを採用しており、第1のシリコン基板10として、上記一表面が(100)面の単結晶のシリコン基板を用いている。 Incidentally, the ferroelectric device of the present embodiment, as the ferroelectric material of the ferroelectric film 14b, employs a PZT which is a kind of oxide ferroelectric lead-based, as the first silicon substrate 10 uses a single crystal silicon substrate of the one surface (100) plane. ここにおいて、鉛系の酸化物強誘電体は、PZTに限らず、例えば、PZT−PMN(:Pb(Mn,Nb)O 3 )やその他の不純物を添加したPZTなどを採用してもよい。 Here, oxide ferroelectric lead-based is not limited to PZT, for example, PZT-PMN (: Pb ( Mn, Nb) O 3) and other impurities PZT or the like may be employed with the addition. いずれにしても、強誘電体膜14bの強誘電体材料は、シリコンとは格子定数差のある強誘電体材料(PZT、PZT−PMN、不純物を添加したPZTなどの鉛系の酸化物強誘電体)である。 In any event, the ferroelectric material of the ferroelectric film 14b is ferroelectric material with a lattice constant difference from silicon (PZT, PZT-PMN, oxide ferroelectric lead-based, such as PZT with added impurities it is a body).

また、本実施形態では、下部電極14aの材料としてPt、上部電極14cの材料としてAuを採用しているが、これらの材料は特に限定するものではなく、下部電極14aの材料としては、例えば、Au、Al、Irを採用してもよく、上部電極14cの材料としては、例えば、Mo、Al、Ptなどを採用してもよい。 Further, in the present embodiment, Pt as the material of the lower electrode 14a, is adopted Au as the material of the upper electrode 14c, these materials are not particularly limited, the material of the lower electrode 14a, for example, au, Al, may be employed Ir, as the material of the upper electrode 14c, for example, Mo, Al, may be employed such as Pt.

また、緩衝層14dの材料としては、SrRuO 3を採用しているが、これに限らず、例えば、(Pb,La)TiO 3やPbTiO 3 、MgO、LaNiO などを採用してもよい。 The material of the buffer layer 14d, adopts a SrRuO 3, not limited to this, for example, (Pb, La) TiO 3 or PbTiO 3, MgO, may be employed, such as LaNiO 3. また、緩衝層14dは、例えば、Pt膜とSrRuO 3膜との積層膜により構成してもよい。 Further, the buffer layer 14d may, for example, may be constituted by a laminated film of a Pt film and SrRuO 3 film.

なお、本実施形態の強誘電体デバイス(発電デバイス)では、緩衝層14dの厚みを2μm、下部電極14aの厚みを500nm、強誘電体膜14bの厚みを600nm、上部電極14cの厚みを100nmに設定してあるが、これらの数値は一例であって特に限定するものではない。 In ferroelectric device of the present embodiment (power device), the thickness of the buffer layer 14d 2 [mu] m, 500 nm the thickness of the lower electrode 14a, the thickness of the ferroelectric film 14b 600 nm, the thickness of the upper electrode 14c to 100nm It is set, but these values ​​are not particularly limited merely an example. また、強誘電体膜14bの比誘電率をε、発電指数をPとすると、P∝e 31 2 /εの関係が成り立ち、発電指数Pが大きいほど発電効率が大きくなる。 Further, the relative dielectric constant of the ferroelectric film 14b epsilon, when a power index and P, holds the relationship of Pαe 31 2 / ε, the power generation efficiency increases as the power index P is greater. ここで、e 31は、強誘電体膜14bの圧電定数e 31である。 Here, e 31 is a piezoelectric constant e 31 of the ferroelectric film 14b.

以下、本実施形態の強誘電体デバイスである発電デバイスの製造方法について簡単に説明する。 A brief description will be given of a manufacturing method of a ferroelectric device is generating device of the present embodiment.

まず、第1のシリコン基板10の上記一表面側および上記他表面側それぞれの全面にシリコン酸化膜からなる絶縁膜19a,19bを熱酸化法により形成する。 First, the first the first surface side of the silicon substrate 10 and a silicon oxide film on said other surface of the side respectively entire insulating film 19a, and 19b are formed by thermal oxidation. その後、第1のシリコン基板10の上記一表面側(ここでは、第1の絶縁膜19a上)の全面に、緩衝層14dをスパッタ法、CVD法、蒸着法などにより成膜する。 Thereafter, the first surface side of the first silicon substrate 10 (here, on the first insulating film 19a) on the entire surface of, sputtering buffer layers 14d, CVD method is deposited by vapor deposition or the like. 続いて、緩衝層14dにおける第1のシリコン基板10側とは反対側の全面に下部電極14aをスパッタ法、CVD法、蒸着法などにより成膜し、下部電極14aにおける緩衝層14d側とは反対側の全面に強誘電体膜14bをスパッタ法、CVD法、ゾルゲル法などにより成膜する。 Subsequently, the buffer layer sputtering the lower electrode 14a on the side opposite the entire surface of the first silicon substrate 10 side of the 14d, CVD method, is formed by vapor deposition or the like, contrary to the buffer layer 14d side of the lower electrode 14a sputtering the entire surface of the ferroelectric film 14b side, CVD method is deposited by a sol-gel method.

強誘電体膜14bを成膜した後、フォトリソグラフィ技術およびエッチング技術を利用して強誘電体膜14bをパターニングし、続いて、フォトリソグラフィ技術およびエッチング技術を利用して下部電極14aをパターニングすることで所定形状の下部電極14aとパターニング前の下部電極14aの一部からなる金属配線16aとを形成する。 After forming the ferroelectric film 14b, patterning the ferroelectric film 14b by using photolithography and etching, followed by patterning the lower electrode 14a by using photolithography and etching techniques that in forming a metal wiring 16a consisting of a portion of the lower electrode 14a and before patterning of the lower electrode 14a having a predetermined shape. なお、パターニング後の下部電極14aと金属配線16aとで1つの下部電極14aとみなすこともできる。 It is also possible to between the lower electrode 14a and the metal wire 16a after the patterning regarded as one of the lower electrode 14a.

金属配線16aを形成した後、第1のシリコン基板10の上記一表面側に所定形状の絶縁層18を形成し、続いて、上部電極14c、金属配線16c、各パッド17a,17cおよび第1の接合用金属層118をスパッタ法やCVD法などの薄膜形成技術、フォトリソグラフィ技術、エッチング技術を利用して形成する。 After forming the metal wiring 16a, on the one surface of the first silicon substrate 10 to form a predetermined shape of the insulating layer 18, followed by the upper electrode 14c, the metal wire 16c, the pads 17a, 17c and the first thin film formation technique such as a bonding metal layer 118 sputtering or CVD, photolithography, formed by using an etching technique. その後、ポリイミド層からなる補強層15を形成する。 Thereafter, a reinforcing layer 15 made of polyimide layer. 所定形状の絶縁層18の形成にあたっては、第1のシリコン基板10の上記一表面側の全面に絶縁層18をCVD法などにより成膜してからフォトリソグラフィ技術およびエッチング技術を利用してパターニングしているが、リフトオフ法を利用して絶縁層18を形成するようにしてもよい。 In forming the predetermined shape of the insulating layer 18, an insulating layer 18 was deposited by a CVD method and patterned using photolithography and etching from the entire surface of the first surface side of the first silicon substrate 10 and that is, using a lift-off method may be formed an insulating layer 18. また、補強層15の形成にあたっては、補強層15の材料として例えば感光性のポリイミドを採用する場合、ポリイミドの塗布、露光、現像、キュアなどを順次行えばよい。 Also, in the formation of the reinforcing layer 15, in the case of employing the material as for example a photosensitive polyimide of the reinforcing layer 15, coating of polyimide, exposure, development, may be such as sequentially performed cure. なお、補強層15の材料および形成方法は、一例であり、特に限定するものではない。 The material and forming method of the reinforcing layer 15 is an example, is not particularly limited.

補強層15を形成した後、フォトリソグラフィ技術およびエッチング技術などを利用して第1のシリコン基板10および各絶縁膜19a,19bを加工してフレーム部11、カンチレバー部12および錘部13を形成することによりデバイス本体1を形成する。 After the formation of the reinforcing layer 15, the first silicon substrate 10 and the insulating film 19a, the frame portion 11 by processing 19b by using a photolithography technique and an etching technique, to form the cantilever section 12 and the weight portion 13 forming a device main body 1 by. この加工にあたっては、エッチングガスとしてSF ガスなどを用いた反応性イオンエッチングにより、第1のシリコン基板10を上記他表面側からエッチングするようにし、第1の絶縁膜19aをエッチングストッパ層として利用した選択エッチングを行う。 In this process, a reactive ion etching using SF 6 gas as an etching gas, the first silicon substrate 10 so as to etching from the other surface side, using the first insulating film 19a as an etching stopper layer carry out the selective etching. 続いて、エッチングガスとしてフッ素系ガスもしくは塩素系ガスなどを用いた反応性異方性エッチングにより、第1の絶縁膜19aを第1のシリコン基板10の上記他表面側からエッチングするようにし、緩衝層14dをエッチングストッパ層として利用した選択エッチングを行う。 Then, by reactive anisotropic etching using a fluorine-based gas or a chlorine-based gas as an etching gas, the first insulating film 19a to be etched from the other surface side of the first silicon substrate 10, a buffer performing selective etching using the layer 14d as an etching stopper layer. また、緩衝層14dの不要部分のエッチングに際しては、エッチングガスとしてアルゴンガスのみを用いた物理的なエッチング(スパッタエッチング)により、緩衝層14dをエッチングする。 Further, when etching the unnecessary portion of the buffer layer 14d is by physical etching using argon gas alone as the etching gas (sputter etching), etching the buffer layer 14d.

デバイス本体1を形成した後、デバイス本体1に各カバー基板2,3を接合することによって、図2に示す構造の強誘電体デバイスを得る。 After forming the device body 1, by joining the cover substrate 2 to the device body 1, to obtain a ferroelectric device of the structure shown in FIG. ここにおいて、デバイス本体1に各カバー基板2,3を接合する工程が終了するまでをウェハレベルで行ってから(つまり、各シリコン基板10,20,30それぞれについてシリコンウェハを用いる)、ダイシング工程を行うことで個々の強誘電体デバイスに分割するようにしている。 Here, the steps up to the step of bonding the respective cover substrates 2 and 3 in the device main body 1 is completed after performing the wafer level (i.e., a silicon wafer for each of the silicon substrates 10, 20, 30), the dicing step It is to be divided into individual ferroelectric device by performing. デバイス本体1に接合する各カバー基板2,3は、フォトリソグラフィ工程、エッチング工程、薄膜形成工程、めっき工程などの周知の工程を適宜適用して形成すればよい。 Each cover substrate 2 and 3 to be bonded to the device body 1, a photolithography process, an etching process, a thin film forming process, known processes such as plating process may be suitably applied to form. なお、強誘電体デバイスは、必ずしも各カバー基板2,3を備えている必要はなく、両カバー基板2,3の一方のみを備えていてもよいし、両カバー基板2,3を備えていないものでもよい。 Incidentally, the ferroelectric devices are not necessarily need not be provided with a respective cover substrates 2 and 3 may be provided with only one of the covers substrates 2 and 3, with both the cover substrate 2 and 3 it may be the one.

上述の強誘電体デバイスの製造方法では、空洞10aを形成する際のエッチングストッパ層として緩衝層14dを利用することができるので、第1のシリコン基板10に比べて非常に高価なSOI基板を用いることなく、下部電極14aと強誘電体膜14bと上部電極14cとを具備する機能部14の直下に形成される部位(ここでは、緩衝層14d)の厚みの再現性を高めることができるとともに、多数のデバイス本体1を形成した1枚のシリコンウェハの面内での機能部14の直下の部位(ここでは、緩衝層14dのみ)の厚みのばらつきを低減することができる。 In the method of manufacturing the above ferroelectric device, it is possible to use a buffer layer 14d as an etching stopper layer when forming the cavity 10a, use very expensive SOI substrate as compared to the first silicon substrate 10 it not, together with (in this case, the buffer layer 14d) site formed directly under the functional unit 14 which includes a lower electrode 14a and the ferroelectric film 14b and the upper electrode 14c can increase the reproducibility of the thickness of, (here, the buffer layer 14d only) site immediately below the functional unit 14 in the plane of the number of devices one silicon wafer formed with the main body 1 can reduce variation in the thickness of. すなわち、空洞10aを形成する際に、最終的に緩衝層14dをエッチングストッパ層とした選択エッチングを行っているので、機能部14の直下の部位の厚みの面内ばらつきは、ほぼ、緩衝層14dの成膜時の厚みの面内ばらつきにより決まる。 That is, when forming the cavity 10a, since the final buffer layer 14d is performed selective etching as an etching stopper layer, in-plane variation of the site of the thickness directly under the functional portion 14 is substantially a buffer layer 14d determined by the in-plane variation in the thickness at the time of film formation.

以上説明した本実施形態の強誘電体デバイスは、第1のシリコン基板10の上記一表面側に形成された下部電極14aと、下部電極14aにおける第1のシリコン基板10側とは反対側に形成された強誘電体膜14bと、強誘電体膜14bにおける下部電極14a側とは反対側に形成された上部電極14cとを備え、強誘電体膜14bが、シリコンとは格子定数差のある強誘電体材料により形成された強誘電体デバイスであって、下部電極14aの直下に、シリコンに比べて強誘電体膜14bとの格子整合性の良い材料からなる緩衝層14dが設けられ、第1のシリコン基板10に、緩衝層14dにおける下部電極14a側とは反対の表面を露出させる空洞10aが形成されているので、強誘電体膜14bの結晶性および性能(ここでは、圧 Ferroelectric device of the present embodiment described above, formed on the side opposite to the lower electrode 14a formed on the first surface side of the first silicon substrate 10, a first silicon substrate 10 side of the lower electrode 14a strength is the lower electrode 14a side and an upper electrode 14c formed on the opposite side, the ferroelectric film 14b is a lattice constant difference from the silicon in to the ferroelectric film 14b was, ferroelectric film 14b a ferroelectric device formed of a dielectric material, directly under the lower electrodes 14a, the buffer layer 14d is provided comprising a lattice-match well material of the ferroelectric film 14b than silicon, the first the silicon substrate 10 of, the cavity 10a to expose the opposite surface is formed from the lower electrode 14a side in the buffer layer 14d, crystalline and performance of the ferroelectric film 14b (here, pressure 定数e 31 )の向上を図れ、且つ、低コストでデバイス特性である発電特性(発電効率など)の向上を図れる。 Hakare improved constant e 31), and, thereby improving the power generation characteristics of a device characteristic of low-cost (such as power generation efficiency).

また、本実施形態の強誘電体デバイスは、第1のシリコン基板10の上記一表面側に、緩衝層14dと下部電極14aと強誘電体膜14bと上部電極14cとを具備する積層構造の少なくとも一部に積層されて当該積層構造を補強する補強層15を備えているので、振動に起因して緩衝層14d、下部電極14a、強誘電体膜14b、上部電極14cの各薄膜が破損したり当該各薄膜に亀裂が入るのを防止することが可能となる。 Further, the ferroelectric device of the present embodiment, the first surface side of the first silicon substrate 10, at least a laminated structure comprising a buffer layer 14d and the lower electrode 14a and the ferroelectric film 14b and the upper electrode 14c since the laminated part has a reinforcing layer 15 for reinforcing the laminate structure, the buffer layer 14d due to the vibration, the lower electrode 14a, the ferroelectric film 14b, each thin film of the upper electrode 14c damaged it is possible to prevent the crack in the respective thin films. 特に、本実施形態の強誘電体デバイスである発電デバイスにおいては、緩衝層14dの一部により構成されるカンチレバー部12が破損するのを防止することができ、信頼性を高めることが可能となる。 In particular, the power generation device is a ferroelectric device of the present embodiment, it is possible to cantilever unit 12 constituted by a part of the buffer layer 14d is prevented from being damaged, it is possible to enhance the reliability .

また、本実施形態の強誘電体デバイスでは、緩衝層14dの材料として例えばSrRuO 3などの導電性材料を採用しているので、カンチレバー部12の振動時のひずみによって生じる電界を効率良く取り出すことができ、デバイス特性である発電特性が向上する。 Further, the ferroelectric device of the present embodiment, because it uses a conductive material such as a material of the buffer layer 14d example SrRuO 3, be taken out efficiently electric field generated by the strain during vibration of the cantilever portion 12 can be improved power generation characteristic is a device characteristic.

また、緩衝層14dの材料として絶縁材料を採用するような場合には、上述の第1の絶縁膜19aは必ずしも設ける必要はなく、この場合は、第1のシリコン基板10を上記他表面側からエッチングする際に緩衝層14dをエッチングストッパ層として、第1のシリコン基板10を選択エッチングすればよい。 Further, when the material of the buffer layer 14d so as to adopt an insulating material, a first insulating film 19a described above is not necessarily provided, in this case, the first silicon substrate 10 from the other surface side the buffer layer 14d in etching as an etching stopper layer, the first silicon substrate 10 may be selectively etched. また、緩衝層14dの材料として導電性材料を採用した場合でも、下部電極14aと第1のシリコン基板10とが同電位でもよい場合には、第1の絶縁膜19aは設ける必要はない。 Further, even when employing a conductive material as a material of the buffer layer 14d, when the lower electrode 14a and the first silicon substrate 10 may be the same potential, the first insulating film 19a need not be provided. また、複数の機能部14を1つの第1のシリコン基板10の上記一表面側に設けて、これら複数の機能部14の下部電極14a同士を共通電位とするような場合も、第1の絶縁膜19aを設けなくてもよい。 Further, by providing a plurality of functional portions 14 to the first surface side of the one first silicon substrate 10 of, even when the lower electrode 14a to each other of the plurality of functional portions 14 such that the common potential, the first insulating the film 19a may not be provided.

(実施形態2) (Embodiment 2)
本実施形態の強誘電体デバイスの基本構成は実施形態1と略同じであり、図4に示すように、下部電極14a直下の緩衝層(以下、第1の緩衝層と称する)14dとは別に、強誘電体膜14bと下部電極14aとの間に、下部電極14aに比べて強誘電体膜14bとの格子整合性の良い材料からなる第2の緩衝層14eを設けてある点が相違するだけである。 The basic structure of the ferroelectric device of the present embodiment is substantially the same as that in Embodiment 1, as shown in FIG. 4, a buffer layer directly under the lower electrodes 14a (hereinafter, referred to as a first buffer layer) 14d separately from the , between the ferroelectric layer 14b and the lower electrode 14a, that is provided with a second buffer layer 14e made of a lattice-match well material between the ferroelectric film 14b is different compared to the lower electrode 14a only. なお、実施形態1と同様の構成要素には同一の符号を付して説明を省略する。 Incidentally, the same components as in Embodiment 1 will not be described are denoted by the same reference numerals.

本実施形態の強誘電体デバイスの製造方法は実施形態1において説明した製造方法と略同じであり、シリコン基板10の上記一表面側の全面に下部電極14aを形成した後、シリコン基板10の上記一表面側の全面に第2の緩衝層14eを形成してから、シリコン基板10の上記一表面側の全面に強誘電体膜14bを形成するようにしている点などが相違する。 Method for manufacturing a ferroelectric device of the present embodiment is substantially the same as the manufacturing method described in Embodiment 1, after forming the lower electrode 14a on the entire surface of the first surface side of the silicon substrate 10, the above silicon substrate 10 after forming the second buffer layer 14e on the entire surface of one surface, such that it so as to form a ferroelectric film 14b on the entire surface of the first surface side of the silicon substrate 10 is different. 第2の緩衝層14eの材料は、第1の緩衝層14dと同じ材料でもよいし、異なる材料でもよい。 The material of the second buffer layer 14e may be the same material as the first buffer layer 14d, or may be different materials. ただし、少なくとも第2の緩衝層14eは、導電性材料であることが好ましい。 However, at least a second buffer layer 14e is preferably a conductive material.

本実施形態の強誘電体デバイスでは、強誘電体膜14bの直下に第2の緩衝層14eを備えているので、実施形態1に比べて、強誘電体膜14bの結晶性をより向上できる。 The ferroelectric device of the present embodiment is provided with the second buffer layer 14e directly below the ferroelectric film 14b, as compared with the embodiment 1, it is possible to further improve the crystallinity of the ferroelectric film 14b.

(実施形態3) (Embodiment 3)
以下、本実施形態の強誘電体デバイスについて図5を参照しながら説明する。 It will be described below with reference to FIG. 5 ferroelectric device of the present embodiment.

本実施形態の強誘電体デバイスは、シリコン基板10と、このシリコン基板10の一表面側に形成された下部電極14aと、下部電極14aにおけるシリコン基板10側とは反対側に形成された強誘電体膜14bと、強誘電体膜14bにおける下部電極14a側とは反対側に形成された上部電極14cとを備える。 Ferroelectric device of the present embodiment includes a silicon substrate 10, and the lower electrode 14a formed on one surface side of the silicon substrate 10, the intensity is formed on the opposite side of the silicon substrate 10 side of the lower electrode 14a dielectric and body film 14b, the lower electrode 14a side of the ferroelectric film 14b and an upper electrode 14c formed on the opposite side. ここで、シリコン基板10としては、上記一表面が(100)面の単結晶のシリコン基板を用いており、強誘電体膜14bは、Siとは格子定数差のある強誘電体材料により形成されている。 Here, as the silicon substrate 10, the first surface has a silicon substrate of the (100) plane of the single crystal, the ferroelectric film 14b is formed by a ferroelectric material with a lattice constant difference from the Si ing. なお、強誘電体デバイスとして実施形態1と同様の構成要素には、同一の符号を付してある。 Incidentally, the same elements as those in the embodiment 1 as a ferroelectric device, are denoted by the same reference numerals.

本実施形態における強誘電体デバイスは、焦電型赤外線センサであり、強誘電体膜14bが焦電体膜を構成している。 Ferroelectric device in the present embodiment is a pyroelectric infrared sensor, a ferroelectric film 14b constitutes a pyroelectric film.

また、強誘電体デバイスは、下部電極14aの直下に、シリコンに比べて強誘電体膜14bとの格子整合性の良い材料からなる緩衝層14dが設けられている。 Further, ferroelectric devices, directly under the lower electrodes 14a, the buffer layer 14d is provided comprising a lattice-match well material of the ferroelectric film 14b than silicon. また、強誘電体デバイスは、シリコン基板10に、緩衝層14dにおける下部電極14a側とは反対の表面を露出させる空洞10aが形成されている。 Further, ferroelectric devices, the silicon substrate 10, a cavity 10a for exposing the opposite surface is formed from the lower electrode 14a side in the buffer layer 14d.

ここで、強誘電体デバイスは、シリコン基板10の上記一表面側および他表面側それぞれにシリコン酸化膜からなる絶縁膜19a,19b(以下、第1の絶縁膜19a、第2の絶縁膜19bと称する)が形成され、シリコン基板10の上記一表面側の第1の絶縁膜19aの表面側に緩衝層14dが形成されている。 Here, ferroelectric devices, an insulating film 19a made of silicon oxide film in each of the above one surface and the other surface side of the silicon substrate 10, 19b (hereinafter, the first insulating film 19a, a second insulating film 19b referred) is formed, the buffer layer 14d is formed on the surface side of the first insulating film 19a of the first surface side of the silicon substrate 10.

本実施形態の強誘電体デバイスは、強誘電体膜14bの強誘電体材料(焦電材料)として、鉛系の酸化物強誘電体の一種であるPZTを採用しているが、鉛系の酸化物強誘電体は、PZTに限らず、例えば、PZT−PLT、PLTやPZT−PMNなどやその他の不純物を添加したPZT系強誘電体などを採用してもよい。 Ferroelectric device of the present embodiment, the strength as the ferroelectric material for the dielectric film 14b (pyroelectric) adopts the PZT which is a kind of oxide ferroelectric lead-based, lead-based oxide ferroelectric is not limited to PZT, for example, PZT-PLT, may be employed such as PLT and PZT-PMN like or other PZT-based strong was doped dielectric. いずれにしても、強誘電体膜14bの焦電材料は、シリコン基板10の材料であるシリコンとは格子定数差のある強誘電体材料(PZT、PZT−PMN、不純物を添加したPZTなどの鉛系の酸化物強誘電体)である。 Anyway, strong pyroelectric material of the dielectric film 14b is ferroelectric material with a lattice constant difference from the silicon which is the material of the silicon substrate 10 (PZT, such as PZT-PMN, PZT added with impurity Pb is a system oxide ferroelectrics). これに対して、緩衝層14dの材料としては、SrRuO 3を採用しているが、これに限らず、例えば、(Pb,La)TiO 3やPbTiO 3 、MgO、LaNiO などを採用してもよい。 In contrast, as the material of the buffer layer 14d, it adopts a SrRuO 3, not limited to this, for example, (Pb, La) TiO 3 or PbTiO 3, MgO, be employed such as LaNiO 3 good. また、緩衝層14dは、例えば、Pt膜とSrRuO 3膜との積層膜により構成してもよい。 Further, the buffer layer 14d may, for example, may be constituted by a laminated film of a Pt film and SrRuO 3 film.

また、本実施形態では、下部電極14aの材料として、Ptを採用し、上部電極14cの材料として、Ni−Cr、Ni、金黒などの導電性を有する赤外線吸収材料を採用しており、下部電極14aと焦電体薄膜14bと上部電極14cとでセンシングエレメントからなる機能部14を構成しているが、これらの材料は特に限定するものではなく、下部電極14aの材料としては、例えば、Au、Al、Cuなどを採用してもよい。 Further, in the present embodiment, as the material of the lower electrode 14a, it adopts Pt, as a material of the upper electrode 14c, Ni-Cr, Ni, adopts an infrared absorbing material having conductivity such as gold, black, lower Although constitute the functional portion 14 consisting of the sensing element by the electrode 14a and the pyroelectric thin film 14b and the upper electrode 14c, these materials are not particularly limited, the material of the lower electrode 14a, for example, Au , it may be employed Al, Cu and the like. ここで、上部電極14cの材料として、上述の導電性を有する赤外線吸収材料を採用した場合、上部電極14cが赤外線吸収膜を兼ねることとなる。 Here, as a material of the upper electrode 14c, the case of employing an infrared absorbing material having conductivity above, so that the upper electrode 14c also serves as an infrared absorption film. また、本実施形態では、空洞10aが、機能部14とシリコン基板10との熱絶縁用の空洞を構成する。 Further, in the present embodiment, the cavity 10a constitutes a cavity for heat insulation between the functional portion 14 and the silicon substrate 10.

また、強誘電体デバイスは、シリコン基板10の上記一表面側に、緩衝層14dと下部電極14aと強誘電体膜14bと上部電極14cとを具備する積層構造に積層されて当該積層構造を補強する補強層15を備えている。 Also, the ferroelectric devices to the one surface of the silicon substrate 10, are stacked in the stacked structure comprising the buffer layer 14d and the lower electrode 14a and the ferroelectric film 14b and the upper electrode 14c reinforce the laminate structure and a reinforcing layer 15. この補強層15は、機能部14の周部とシリコン基板10における空洞10aの周部とに跨って形成されている。 The reinforcing layer 15 is formed astride the peripheral portion of the cavity 10a in the peripheral portion and the silicon substrate 10 of the functional unit 14. 補強層15は、いわゆる半導体プロセスとの整合性の良い材料を用いることが好ましく、例えば、ポリイミドやフッ素系樹脂などからなる絶縁材料により形成すればよい。 Reinforcing layer 15, it is preferable to use a consistent good material so-called semiconductor process, for example, may be formed of an insulating material made of polyimide or fluororesin.

ところで、本実施形態の強誘電体デバイスのような焦電型赤外線センサでは、センサ特性の向上を図るためには、機能部14とシリコン基板10との間の断熱性を高める必要があるので、緩衝層14dの材料としては、シリコンよりも熱伝導率の小さな材料が好ましい。 Incidentally, in the pyroelectric infrared sensor, such as a ferroelectric device of the present embodiment, in order to improve sensor characteristics, it is necessary to increase the thermal insulation between the functional portion 14 and the silicon substrate 10, the material of the buffer layer 14d, small material thermal conductivity are preferred over silicon. ここにおいて、シリコンの熱伝導率は、145〜156W/m・K程度であるのに対して、SrRuO 3の熱伝導率は、5.97W/m・K程度であることが知られている。 Here, the thermal conductivity of silicon is that the range of about 145~156W / m · K, the thermal conductivity of SrRuO 3 is known to be about 5.97W / m · K.

なお、本実施形態の焦電デバイスでは、緩衝層14dの厚みを1〜2μm、下部電極24aの厚みを100nm、強誘電体膜24bの厚みを1μm〜3μm、上部電極24cの厚みを50nmに設定してあるが、これらの数値は一例であって特に限定するものではない。 In the pyroelectric device of the present embodiment, setting the thickness of the buffer layer 14d 1 to 2 [mu] m, 100 nm the thickness of the lower electrode 24a, the thickness of the ferroelectric film 24b 1Myuemu~3myuemu, the thickness of the upper electrode 24c to 50nm are then, these figures are not particularly limited merely an example.

本実施形態の強誘電体デバイスは、上述のように焦電型赤外線センサであり、強誘電体膜14bの焦電係数をγ〔C/(cm 2・K)〕、誘電率をε、焦電型赤外線センサ(焦電デバイス)の性能指数をF γ 〔C/(cm 2・J)〕とすると、F γ ∝γ/εの関係が成り立ち、強誘電体膜14bの焦電係数γが大きいほど、性能指数F γが大きくなる。 Ferroelectric device of the present embodiment is a pyroelectric infrared sensor, as described above, the pyroelectric coefficient γ of the ferroelectric film 14b [C / (cm 2 · K)], the dielectric constant epsilon, focus When the conductivity type performance index of the infrared sensor (pyroelectric device) F gamma and [C / (cm 2 · J)], holds the relationship of F γ αγ / ε, pyroelectric coefficient of the ferroelectric film 14b gamma is the larger, it increases the performance index F γ.

以下、本実施形態の強誘電体デバイスである焦電型赤外線センサの製造方法について説明するが、実施形態1で説明した強誘電体デバイスの製造方法と同様の工程については説明を適宜省略する。 Hereinafter, a method for manufacturing a ferroelectric device is a pyroelectric type infrared sensor of the present embodiment will be appropriately omitted for the same steps as the manufacturing method of a ferroelectric device described in Embodiment 1.

まず、シリコン基板10の上記一表面側および上記他表面側それぞれの全面にシリコン酸化膜からなる絶縁膜19a,19bを熱酸化法により形成する。 First, the first surface side and the insulating film 19a made of silicon oxide film on said other surface side each entire surface of the silicon substrate 10, and 19b is formed by thermal oxidation. その後、シリコン基板10の上記一表面側(ここでは、第1の絶縁膜19a上)の全面に、緩衝層14dをスパッタ法、CVD法、蒸着法などにより成膜する。 Thereafter, the first surface side of the silicon substrate 10 (in this case, the first insulating film 19a) on the entire surface of, sputtering buffer layers 14d, CVD method is deposited by vapor deposition or the like. 続いて、緩衝層14dにおけるシリコン基板10側とは反対側の全面に下部電極14aをスパッタ法、CVD法、蒸着法などにより成膜し、下部電極14aにおける緩衝層14d側とは反対側の全面に強誘電体膜14bをスパッタ法、CVD法、ゾルゲル法などにより成膜する。 Subsequently, sputtering the lower electrode 14a on the side opposite the entire surface to the silicon substrate 10 side of the buffer layer 14d, CVD method, is formed by vapor deposition or the like, the entire surface opposite to the buffer layer 14d side of the lower electrode 14a sputtering a ferroelectric film 14b to, CVD method is deposited by a sol-gel method.

強誘電体膜14bを成膜した後、フォトリソグラフィ技術およびエッチング技術を利用して強誘電体膜14bをパターニングし、続いて、フォトリソグラフィ技術およびエッチング技術を利用して下部電極14aをパターニングする。 After forming the ferroelectric film 14b, patterning the ferroelectric film 14b by using photolithography and etching, followed by patterning the lower electrode 14a by using photolithography and etching.

その後、シリコン基板10の上記一表面側に所定形状の上部電極14cをスパッタ法やCVD法などの薄膜形成技術、フォトリソグラフィ技術、エッチング技術を利用して形成する。 Thereafter, a thin film formation technique such as sputtering, CVD and the upper electrode 14c having a predetermined shape on the first surface side of the silicon substrate 10, photolithography is formed by using an etching technique. その後、ポリイミド層からなる補強層15を形成する。 Thereafter, a reinforcing layer 15 made of polyimide layer. 補強層15の形成にあたっては、補強層15の材料として例えば感光性のポリイミドを採用する場合、ポリイミドの塗布、露光、現像、キュアなどを順次行えばよい。 In forming the reinforcing layer 15, when employing materials as for example, a photosensitive polyimide of the reinforcing layer 15, coating of polyimide, exposure, development, may be such as sequentially performed cure. なお、補強層15の材料および形成方法は、一例であり、特に限定するものではない。 The material and forming method of the reinforcing layer 15 is an example, is not particularly limited.

補強層15を形成した後、フォトリソグラフィ技術およびエッチング技術などを利用してシリコン基板10および各絶縁膜19a,19bを加工して空洞10aを形成する。 After the formation of the reinforcing layer 15 to form a cavity 10a by processing the silicon substrate 10 and the insulating film 19a, and 19b by using a photolithography technique and an etching technique. この加工にあたっては、エッチングガスとしてSF ガスなどを用いた反応性イオンエッチングにより、シリコン基板10を上記他表面側からエッチングするようにし、第1の絶縁膜19aをエッチングストッパ層として利用した選択エッチングを行う。 In this process, a reactive ion etching using SF 6 gas as an etching gas, a silicon substrate 10 so as to etching from the other surface side, selective etching using the first insulating film 19a as an etching stopper layer I do. 続いて、エッチングガスとしてフッ素系ガスもしくは塩素系ガスなどを用いた反応性異方性エッチングにより、第1の絶縁膜19aをシリコン基板10の上記他表面側からエッチングするようにし、緩衝層14dをエッチングストッパ層として利用した選択エッチングを行う。 Then, by reactive anisotropic etching using a fluorine-based gas or a chlorine-based gas as an etching gas, the first insulating film 19a so as to etching from the other surface side of the silicon substrate 10, the buffer layer 14d performing selective etching utilizing as an etching stopper layer.

ここにおいて、空洞10aを形成する工程が終了するまでをウェハレベルで行ってから(つまり、シリコンウェハに多数の強誘電体デバイスを形成してから)、ダイシング工程を行うことで個々の強誘電体デバイスに分割するようにしている。 Here, the steps up to the step of forming the cavity 10a is finished after performing the wafer level (i.e., after forming a plurality of ferroelectric devices on a silicon wafer), each of the ferroelectric by dicing step and it is divided into a device.

上述の強誘電体デバイスの製造方法では、空洞10aを形成する際のエッチングストッパ層として緩衝層14dを利用することができるので、シリコン基板10に比べて非常に高価なSOI基板を用いることなく、下部電極14aと強誘電体膜14bと上部電極14cとを具備する機能部14の直下に形成される部位(ここでは、緩衝層14d)の厚みの再現性を高めることができるとともに、多数の焦電型赤外線センサを形成した1枚のシリコンウェハの面内での機能部14の直下の部位(ここでは、緩衝層14dのみ)の厚みのばらつきを低減することができる。 In the method of manufacturing the above ferroelectric device, it is possible to use a buffer layer 14d as an etching stopper layer when forming the cavity 10a, without using very expensive SOI substrate as compared to the silicon substrate 10, (here, the buffer layer 14d) site formed directly under the functional unit 14 which includes a lower electrode 14a and the ferroelectric film 14b and the upper electrode 14c it is possible to increase the reproducibility of the thickness of a number of focus electrodynamic site just below the infrared functional portion 14 of the sensor in the plane of one silicon wafer formed (here, a buffer layer 14d only) can reduce variation in the thickness of. すなわち、空洞10aを形成する際に、最終的に緩衝層14dをエッチングストッパ層とした選択エッチングを行っているので、機能部14の直下の部位の厚みの面内ばらつきは、ほぼ、緩衝層14dの成膜時の厚みの面内ばらつきにより決まる。 That is, when forming the cavity 10a, since the final buffer layer 14d is performed selective etching as an etching stopper layer, in-plane variation of the site of the thickness directly under the functional portion 14 is substantially a buffer layer 14d determined by the in-plane variation in the thickness at the time of film formation.

以上説明した本実施形態の強誘電体デバイスは、シリコン基板10の上記一表面側に形成された下部電極14aと、下部電極14aにおけるシリコン基板10側とは反対側に形成された強誘電体膜14bと、強誘電体膜14bにおける下部電極14a側とは反対側に形成された上部電極14cとを備え、強誘電体膜14bが、シリコンとは格子定数差のある強誘電体材料により形成された強誘電体デバイスであって、下部電極14aの直下に、シリコンに比べて強誘電体膜14bとの格子整合性の良い材料からなる緩衝層14dが設けられ、シリコン基板10に、緩衝層14dにおける下部電極14a側とは反対の表面を露出させる空洞10aが形成されているので、強誘電体膜14bの結晶性および性能(ここでは、焦電係数γ)の向上を Above ferroelectric device of the present embodiment described, the ferroelectric film formed on the side opposite to the lower electrode 14a formed on the first surface side of the silicon substrate 10, the silicon substrate 10 side of the lower electrode 14a and 14b, and an upper electrode 14c formed on the side opposite to the lower electrode 14a side of the ferroelectric film 14b, the ferroelectric film 14b is, the silicon is formed by a ferroelectric material with a lattice constant difference a ferroelectric device was, directly under the lower electrodes 14a, the buffer layer 14d is provided comprising a lattice-match well material of the ferroelectric film 14b than silicon, the silicon substrate 10, a buffer layer 14d since the cavity 10a to expose the opposite surface is formed from the lower electrode 14a side of (in this case, pyroelectric coefficient gamma) crystallinity and the performance of the ferroelectric film 14b to improve the れ、且つ、低コストでデバイス特性(ここでは、性能指数や、応答速度など)の向上を図れる。 It is, and the device characteristic (here, and the performance index, the response speed, etc.) at low cost thereby improving the.

また、本実施形態の強誘電体デバイスは、シリコン基板10の上記一表面側に、緩衝層14dと下部電極14aと強誘電体膜14bと上部電極14cとを具備する積層構造の少なくとも一部に積層されて当該積層構造を補強する補強層15を備えているので、振動などに起因して緩衝層14d、下部電極14a、強誘電体膜14b、上部電極14cの各薄膜が破損したり当該各薄膜に亀裂が入るのを防止することが可能となる。 Further, the ferroelectric device of the present embodiment, the first surface side of the silicon substrate 10, at least a portion of the laminated structure comprising the buffer layer 14d and the lower electrode 14a and the ferroelectric film 14b and the upper electrode 14c since being stacked and a reinforcing layer 15 for reinforcing the laminate structure, the buffer layer 14d due to vibration, the lower electrode 14a, the ferroelectric film 14b, each thin film or the respective breakage of the upper electrode 14c it is possible to prevent the cracking of the thin film.

また、本実施形態の強誘電体デバイスでは、緩衝層14dの材料として例えばSrRuO 3などの導電性材料を採用しているので、デバイス特性が向上する。 Further, a ferroelectric device of the present embodiment, because it uses as a material of the buffer layer 14d example a conductive material such as SrRuO 3, the device characteristics are improved.

また、緩衝層14dの材料として絶縁材料を採用するような場合には、上述の第1の絶縁膜19aは必ずしも設ける必要はなく、この場合は、シリコン基板10を上記他表面側からエッチングする際に緩衝層14dをエッチングストッパ層として、シリコン基板10を選択エッチングすればよい。 Further, when the material of the buffer layer 14d so as to adopt an insulating material, a first insulating film 19a described above is not necessarily provided, in this case, when etching the silicon substrate 10 from the other surface side the buffer layer 14d as an etching stopper layer may be selectively etched silicon substrate 10 in. また、緩衝層14dの材料として導電性材料を採用した場合でも、下部電極14aとシリコン基板10とが同電位でもよい場合には、第1の絶縁膜19aは設ける必要はない。 Further, even when employing a conductive material as a material of the buffer layer 14d, when the lower electrode 14a and the silicon substrate 10 may be the same potential, the first insulating film 19a need not be provided. また、複数の機能部14を1つのシリコン基板10の上記一表面側に設けて、これら複数の機能部14の下部電極14a同士を共通電位とするような場合も、第1の絶縁膜19aを設けなくてもよい。 Further, by providing a plurality of functional portions 14 to the first surface side of the single silicon substrate 10, even when the lower electrode 14a to each other of the plurality of functional portions 14 such that a common potential, the first insulating film 19a it may not be provided.

上述の図5に示した構成の強誘電体デバイスは、センシングエレメントである機能部14を1つだけ備えた焦電型赤外線センサであるが、これに限らず、例えば、複数の機能部14が2次元アレイ状に配列された焦電型赤外線アレイセンサでもよい。 Ferroelectric device of the configuration shown in FIG. 5 described above, although the functional unit 14 is a sensing element is a pyroelectric infrared sensor having only one, it is not limited to this, for example, a plurality of functional portions 14 it may be a pyroelectric infrared array sensors arranged in a two-dimensional array.

また、本実施形態の強誘電体デバイスにおいても、実施形態2と同様、下部電極14a直下の緩衝層(以下、第1の緩衝層と称する)14dとは別に、強誘電体膜14bと下部電極14aとの間に、下部電極14aに比べて強誘電体膜14bとの格子整合性の良い材料からなる第2の緩衝層14eを設けてもよい。 Also in the ferroelectric device of the present embodiment, as in Embodiment 2, a buffer layer directly under the lower electrodes 14a (hereinafter, referred to as a first buffer layer) 14d separately from the ferroelectric film 14b and the lower electrode between 14a, it may be provided second buffer layer 14e made of a lattice-match well material between the ferroelectric film 14b than in the lower electrode 14a.

10 シリコン基板 10a 空洞 14a 下部電極 14b 強誘電体膜 14c 上部電極 14d 緩衝層(第1の緩衝層) Strong 10 silicon substrate 10a cavities 14a lower electrode 14b dielectric film 14c upper electrode 14d buffer layer (first buffer layer)
14e 第2の緩衝層 15 補強層 14e second buffer layer 15 reinforcing layer

Claims (5)

  1. シリコン基板の一表面側に形成された下部電極と、前記下部電極における前記基板側とは反対側に形成された強誘電体膜と、前記強誘電体膜における前記下部電極側とは反対側に形成された上部電極とを備え、前記強誘電体膜が、シリコンとは格子定数差のある強誘電体材料により形成された強誘電体デバイスであって、前記下部電極の直下に、シリコンに比べて前記強誘電体膜との格子整合性の良い材料からなる緩衝層が設けられ、前記基板は、前記緩衝層における前記下部電極側とは反対の表面を露出させる空洞が形成されてなることを特徴とする強誘電体デバイス。 A lower electrode formed on one surface side of the silicon substrate, wherein the ferroelectric film formed on the opposite side to the substrate side of the lower electrode, the side opposite to the lower electrode side of the ferroelectric film and a formed upper electrode, the ferroelectric film, the silicon a ferroelectric device formed by a ferroelectric material with a lattice constant difference, immediately below the lower electrode, as compared to silicon the ferroelectric film and the buffer layer made of lattice-match well material is provided Te, the substrate may be formed a cavity to expose the opposite surface and the lower electrode side of the buffer layer ferroelectric device characterized.
  2. 前記基板の前記一表面側に、前記緩衝層と前記下部電極と前記強誘電体膜と前記上部電極とを具備する積層構造の少なくとも一部に積層されて前記積層構造を補強する補強層を備えることを特徴とする請求項1記載の強誘電体デバイス。 On the one surface side of the substrate, comprising a reinforcing layer for reinforcing the laminate structure is laminated on at least a portion of the laminated structure comprising the buffer layer and the lower electrode and the ferroelectric film and the upper electrode ferroelectric device of claim 1, wherein a.
  3. 前記緩衝層からなる第1の緩衝層とは別に、前記強誘電体膜と前記下部電極との間に、前記下部電極に比べて前記強誘電体膜との格子整合性の良い材料からなる第2の緩衝層を設けてなることを特徴とする請求項1記載の強誘電体デバイス。 Apart from the first buffer layer composed of the buffer layer, the first between the lower electrode and the ferroelectric film, made of a material having good lattice matching with the ferroelectric film as compared with the lower electrode ferroelectric device according to claim 1, characterized by being provided with a second buffer layer.
  4. 前記緩衝層の前記材料が導電性材料であることを特徴とする請求項1ないし請求項3のいずれか1項に記載の強誘電体デバイス。 Ferroelectric device according to any one of claims 1 to 3, characterized in that the material of the buffer layer is a conductive material.
  5. 前記強誘電体膜が焦電体膜であり、前記強誘電体膜との格子整合性の良い前記材料の熱伝導率がシリコンの熱伝導率よりも小さいことを特徴とする請求項1ないし請求項4のいずれか1項に記載の強誘電体デバイス。 The ferroelectric film is pyroelectric film, claims 1 to thermal conductivity of the good lattice matching with the ferroelectric film it said material being less than the thermal conductivity of silicon ferroelectric device according to any one of claim 4.
JP2010098204A 2010-04-21 2010-04-21 Ferroelectric device Expired - Fee Related JP5632643B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010098204A JP5632643B2 (en) 2010-04-21 2010-04-21 Ferroelectric device

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2010098204A JP5632643B2 (en) 2010-04-21 2010-04-21 Ferroelectric device
PCT/JP2011/059521 WO2011132636A1 (en) 2010-04-21 2011-04-18 Ferroelectric device
US13642208 US20130032906A1 (en) 2010-04-21 2011-04-18 Ferroelectric device
KR20127027356A KR101382516B1 (en) 2010-04-21 2011-04-18 Ferroelectric device
EP20110771971 EP2562837A4 (en) 2010-04-21 2011-04-18 Ferroelectric device
CN 201180019864 CN102859735B (en) 2010-04-21 2011-04-18 Ferroelectric device
TW100113808A TWI437741B (en) 2010-04-21 2011-04-20 Ferroelectric device

Publications (2)

Publication Number Publication Date
JP2011228548A true true JP2011228548A (en) 2011-11-10
JP5632643B2 JP5632643B2 (en) 2014-11-26

Family

ID=44834155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010098204A Expired - Fee Related JP5632643B2 (en) 2010-04-21 2010-04-21 Ferroelectric device

Country Status (6)

Country Link
US (1) US20130032906A1 (en)
EP (1) EP2562837A4 (en)
JP (1) JP5632643B2 (en)
KR (1) KR101382516B1 (en)
CN (1) CN102859735B (en)
WO (1) WO2011132636A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013077301A1 (en) * 2011-11-24 2013-05-30 パナソニック株式会社 Power generating apparatus
JP2013123291A (en) * 2011-12-09 2013-06-20 Kohei Hayamizu Vibration-force power generator
WO2013145260A1 (en) * 2012-03-30 2013-10-03 富士通株式会社 Electronic device and method for manufacturing same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023244B1 (en) * 2012-01-13 2012-09-12 株式会社音力発電 Vibration power generator
JP2013195212A (en) * 2012-03-19 2013-09-30 Ngk Insulators Ltd Thin plate vibration element and manufacturing method of the same
US9511994B2 (en) * 2012-11-28 2016-12-06 Invensense, Inc. Aluminum nitride (AlN) devices with infrared absorption structural layer
US9114977B2 (en) * 2012-11-28 2015-08-25 Invensense, Inc. MEMS device and process for RF and low resistance applications
US20150357375A1 (en) * 2012-11-28 2015-12-10 Invensense, Inc. Integrated piezoelectric microelectromechanical ultrasound transducer (pmut) on integrated circuit (ic) for fingerprint sensing
US9618405B2 (en) 2014-08-06 2017-04-11 Invensense, Inc. Piezoelectric acoustic resonator based sensor
US9574959B2 (en) * 2014-09-02 2017-02-21 Apple Inc. Various stress free sensor packages using wafer level supporting die and air gap technique
US9862592B2 (en) * 2015-03-13 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS transducer and method for manufacturing the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04262582A (en) * 1991-02-15 1992-09-17 Canon Inc Manufacture of cantilever
JPH08167740A (en) * 1994-12-10 1996-06-25 Horiba Ltd Pyroelectric infrared thin film element
JPH08264669A (en) * 1995-03-22 1996-10-11 Samsung Electron Co Ltd Ferroelectric memory device and its manufacture
JP2002214038A (en) * 2001-01-17 2002-07-31 Matsushita Electric Ind Co Ltd Production method for pyroelectric infrared ray detector element
JP2005294452A (en) * 2004-03-31 2005-10-20 Fujitsu Ltd Thin film laminate, actuator element using the same, filter element, ferroelectric memory and optical deflection element
JP2008028030A (en) * 2006-07-19 2008-02-07 Seiko Epson Corp Piezoelectric element and liquid injection head
JP2008232896A (en) * 2007-03-22 2008-10-02 Hioki Ee Corp Thin film infrared detecting element, and manufacturing method therefor
JP2009201101A (en) * 2008-01-21 2009-09-03 Panasonic Electric Works Co Ltd Baw resonator and manufacturing method thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3409944B2 (en) 1995-05-26 2003-05-26 松下電器産業株式会社 Ferroelectric device and a manufacturing method thereof
JP2004006722A (en) * 2002-03-27 2004-01-08 Seiko Epson Corp Piezoelectric actuator, ink-jet head, and jetting mechanism
US7268472B2 (en) * 2002-11-11 2007-09-11 Seiko Epson Corporation Piezoelectric device, liquid jetting head, ferroelectric device, electronic device and methods for manufacturing these devices
JP4058018B2 (en) * 2003-12-16 2008-03-05 松下電器産業株式会社 Piezoelectric element and a manufacturing method thereof and an inkjet head, an ink jet recording apparatus and an angular velocity sensor having the piezoelectric element,
JP4192794B2 (en) * 2004-01-26 2008-12-10 セイコーエプソン株式会社 A piezoelectric element, a piezoelectric actuator, an ink jet recording head, an ink jet printer, a surface acoustic wave device, a frequency filter, an oscillator, an electronic circuit, the FBAR, and an electronic apparatus
JP5391395B2 (en) * 2007-10-15 2014-01-15 日立金属株式会社 The piezoelectric thin-film-coated substrate and the piezoelectric element
CA2664969C (en) * 2008-05-02 2011-09-20 Francis V. Smith High tonnage trailer combination, trailer components, and method of use
JP5115330B2 (en) * 2008-05-22 2013-01-09 セイコーエプソン株式会社 The liquid jet head and a liquid ejecting apparatus including the same
US8058779B2 (en) * 2008-12-08 2011-11-15 Hitachi Cable, Ltd. Piezoelectric thin film element
JP5452115B2 (en) * 2009-07-22 2014-03-26 パナソニック株式会社 Power generation device
JP2011071467A (en) * 2009-08-28 2011-04-07 Panasonic Electric Works Co Ltd Method of manufacturing ferroelectric device
KR101561662B1 (en) * 2009-09-29 2015-10-21 삼성전자주식회사 Piezoelectric micro-speaker having a lead wire and a method of manufacturing curved
JP2011091318A (en) * 2009-10-26 2011-05-06 Panasonic Electric Works Co Ltd Power generation device
JP2011091319A (en) * 2009-10-26 2011-05-06 Panasonic Electric Works Co Ltd Power generation device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04262582A (en) * 1991-02-15 1992-09-17 Canon Inc Manufacture of cantilever
JPH08167740A (en) * 1994-12-10 1996-06-25 Horiba Ltd Pyroelectric infrared thin film element
JPH08264669A (en) * 1995-03-22 1996-10-11 Samsung Electron Co Ltd Ferroelectric memory device and its manufacture
JP2002214038A (en) * 2001-01-17 2002-07-31 Matsushita Electric Ind Co Ltd Production method for pyroelectric infrared ray detector element
JP2005294452A (en) * 2004-03-31 2005-10-20 Fujitsu Ltd Thin film laminate, actuator element using the same, filter element, ferroelectric memory and optical deflection element
JP2008028030A (en) * 2006-07-19 2008-02-07 Seiko Epson Corp Piezoelectric element and liquid injection head
JP2008232896A (en) * 2007-03-22 2008-10-02 Hioki Ee Corp Thin film infrared detecting element, and manufacturing method therefor
JP2009201101A (en) * 2008-01-21 2009-09-03 Panasonic Electric Works Co Ltd Baw resonator and manufacturing method thereof

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014010894; R. van Schaijk et.al: '"Piezoelectric AlN energy harvesters for wireless autonomous transducer solutions"' IEEE SENSOR 2008 Conference , 200810, p.45-48, IEEE *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013077301A1 (en) * 2011-11-24 2013-05-30 パナソニック株式会社 Power generating apparatus
JP2013123291A (en) * 2011-12-09 2013-06-20 Kohei Hayamizu Vibration-force power generator
WO2013145260A1 (en) * 2012-03-30 2013-10-03 富士通株式会社 Electronic device and method for manufacturing same

Also Published As

Publication number Publication date Type
US20130032906A1 (en) 2013-02-07 application
CN102859735A (en) 2013-01-02 application
KR101382516B1 (en) 2014-04-07 grant
JP5632643B2 (en) 2014-11-26 grant
CN102859735B (en) 2015-04-15 grant
KR20120139825A (en) 2012-12-27 application
WO2011132636A1 (en) 2011-10-27 application
EP2562837A1 (en) 2013-02-27 application
EP2562837A4 (en) 2014-03-19 application

Similar Documents

Publication Publication Date Title
US8402831B2 (en) Monolithic integrated CMUTs fabricated by low-temperature wafer bonding
US6512323B2 (en) Piezoelectric actuator device
US7053456B2 (en) Electronic component having micro-electrical mechanical system
JP2008232896A (en) Thin film infrared detecting element, and manufacturing method therefor
US20110073968A1 (en) Element array, electromechanical conversion device, and process for producing the same
WO2012017978A2 (en) Electromechanical transducer and method of producing the same
US20040106221A1 (en) Integrated driver process flow
JP2010068643A (en) Electrostatic induction type power generation device and method for manufacturing the same
US20080143216A1 (en) Piezoelectric composite apparatus and related methods
JP2006140271A (en) Semiconductor apparatus
US20090302716A1 (en) Piezoelectric device
JP2011035203A (en) Thermoelectric conversion module
US20100254547A1 (en) Piezoelectric mems microphone
US20100072860A1 (en) Piezoelectric microspeaker and method of fabricating the same
JP2008229833A (en) Semiconductor device and its manufacturing method
US7489067B2 (en) Component with a piezoelectric functional layer
US8405279B2 (en) Coupling piezoelectric material generated stresses to devices formed in integrated circuits
US20070222338A1 (en) Ultrasonic transducer, ultrasonic probe and method for fabricating the same
US20110210554A1 (en) High-Efficiency MEMS Micro-Vibrational Energy Harvester And Process For Manufacturing Same
Yen et al. Corrugated aluminum nitride energy harvesters for high energy conversion effectiveness
US20100156238A1 (en) Piezoelectric acoustic transducer and method of fabricating the same
US6750452B1 (en) Thermal type-infrared detection device and method for manufacturing the same, and array of thermal type-infrared detection device
JPH06281503A (en) Pyroelectric infrared sensor and its production method
JP2007074263A (en) Ultrasonic transducer and manufacturing method therefor
US20130069480A1 (en) Electromechanical transducer and method of manufacturing the electromechanical transducer

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141010

LAPS Cancellation because of no payment of annual fees