JP2011221400A - Liquid crystal display and method for manufacturing liquid crystal display - Google Patents

Liquid crystal display and method for manufacturing liquid crystal display Download PDF

Info

Publication number
JP2011221400A
JP2011221400A JP2010092420A JP2010092420A JP2011221400A JP 2011221400 A JP2011221400 A JP 2011221400A JP 2010092420 A JP2010092420 A JP 2010092420A JP 2010092420 A JP2010092420 A JP 2010092420A JP 2011221400 A JP2011221400 A JP 2011221400A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
sub
crystal display
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010092420A
Other languages
Japanese (ja)
Inventor
Yuichi Inoue
雄一 井ノ上
Shunichi Suwa
俊一 諏訪
Mikiji Miyakawa
幹司 宮川
Masahiko Nakamura
真彦 仲村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2010092420A priority Critical patent/JP2011221400A/en
Publication of JP2011221400A publication Critical patent/JP2011221400A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display capable of improving transmittance, while maintaining excellent voltage response characteristics.SOLUTION: A pixel electrode 12 has a first sub electrode 12A, a dielectric layer 13, and a second sub electrode 12B in order from a liquid crystal layer 15 side in a liquid crystal display 1. A magnitude relation between an applied voltage to an area A right above a slit in a liquid crystal layer 15 and an applied voltage to an area B without the slit in the liquid crystal layer 15 may be controllable according to a purpose by optionally setting electric potentials Va and Vb supplied to the first sub electrode 12A and the second sub electrode 12B, respectively. Driving is carried out to reduce an electric field distortion in the whole liquid crystal layer 15 when displaying an image to suppress a decrease in local transmittance due to the slit position. In a manufacturing process (pretilt imparting process), electric field distortion (lateral electric field) favorable to imparting a pretilt is generated.

Description

本発明は、例えばVAモードの液晶を用いた液晶表示装置およびその製造方法に関する。   The present invention relates to a liquid crystal display device using, for example, a VA mode liquid crystal and a method for manufacturing the same.

近年、液晶表示装置(LCD:Liquid Crystal Display)では、例えばVA(Vertical Alignment)モードの液晶が用いられている。このような液晶表示装置では、画素電極を有する基板と対向電極を有する基板と間に、垂直配向膜を介して液晶層が封止されるが、この液晶層が、負の誘電率異方性、即ち液晶分子の誘電率がその短軸方向よりも長軸方向において小さい、という性質を有している。このような構造により、液晶は、電圧無印加時(オフ状態)には液晶分子の長軸方向が基板面に対して垂直な方向に沿った配向となるが、電圧印加時(オン状態)には、その電圧の大きさに応じて液晶分子が倒れた(傾いた)配向となる。   2. Description of the Related Art In recent years, for example, VA (Vertical Alignment) mode liquid crystal is used in a liquid crystal display (LCD). In such a liquid crystal display device, a liquid crystal layer is sealed through a vertical alignment film between a substrate having a pixel electrode and a substrate having a counter electrode. This liquid crystal layer has a negative dielectric anisotropy. That is, it has the property that the dielectric constant of the liquid crystal molecules is smaller in the major axis direction than in the minor axis direction. With such a structure, the liquid crystal is aligned along the direction in which the major axis direction of the liquid crystal molecules is perpendicular to the substrate surface when no voltage is applied (OFF state), but when the voltage is applied (ON state). Is an orientation in which the liquid crystal molecules are tilted (tilted) in accordance with the magnitude of the voltage.

ところが、電圧無印加の状態において液晶層に電圧が印加されると、基板面に垂直に配向していた液晶分子が倒れるが、その倒れる方向は任意である。このため、液晶分子の配向が乱れ、電圧に対する応答が遅くなる、あるいは所望の透過率を得にくい等の弊害が生じる。   However, when a voltage is applied to the liquid crystal layer when no voltage is applied, the liquid crystal molecules aligned perpendicular to the substrate surface fall down, but the direction of the fall is arbitrary. As a result, the alignment of the liquid crystal molecules is disturbed and the response to the voltage is delayed, or the desired transmittance is hardly obtained.

そこで、電圧応答時における液晶分子の倒れる方向を規制するために、予め液晶分子を特定の方向に傾けて配列させておく(いわゆるプレチルトを付与する)手法が利用されている。即ち、例えば配向膜を布等で擦り一定方向に沿った溝を形成するラビング方式や、電極に所定の間隔でスリットやリブ(突起)等を設けたMVA(Multi-domain Vertical Alignment)方式、PVA(Patterned Vertical Alignment)方式等である。また、この他にも、一方の基板側を垂直配向、もう一方の基板側を水平配向としたHAN型(ハイブリッド配向型)のものも提案されている(例えば、特許文献1)。   Therefore, in order to regulate the direction in which the liquid crystal molecules fall during voltage response, a technique is used in which the liquid crystal molecules are pre-tilted in a specific direction (so-called pretilt is provided). That is, for example, a rubbing method in which an alignment film is rubbed with a cloth or the like to form grooves along a certain direction, an MVA (Multi-domain Vertical Alignment) method in which electrodes are provided with slits or ribs (projections) at a predetermined interval, PVA (Patterned Vertical Alignment) method. In addition, a HAN type (hybrid alignment type) has been proposed in which one substrate side is vertically aligned and the other substrate side is horizontally aligned (for example, Patent Document 1).

更に最近では、画素電極に複数のスリットを設け、対向電極をベタ形成(スリットなし)すると共に、ポリマーにより液晶分子をプレチルト状態に保持したPSA(Polymer Sustained Alignment)方式も提案されている(特許文献2)。このようなプレチルトを用いた手法によれば、液晶分子の電圧に対する応答特性を改善できる。   More recently, a PSA (Polymer Sustained Alignment) system in which a plurality of slits are provided in the pixel electrode, the counter electrode is solid (no slit), and liquid crystal molecules are held in a pretilt state by a polymer has been proposed (Patent Document). 2). According to such a method using pretilt, the response characteristics of the liquid crystal molecules to the voltage can be improved.

特開2003−202575号公報JP 2003-202575 A 米国特許7145622号公報US Pat. No. 7,145,622

しかしながら、上記特許文献2の手法では、電圧応答特性を改善することはできるものの、液晶層のうち、画素電極のスリットに対応する部分(スリットの直上)では、他の部分(スリットのない部分)に比べ十分な電圧が印加されにくい。また、特にスリットのエッジ付近において電界歪み(横電界)が生じるために、液晶が捩れながら配向する。このため、駆動時には、スリット位置に対応して暗線(局所的に光透過量の少ない部分)が生じ、高透過率を得にくいという問題がある。   However, although the voltage response characteristic can be improved by the method of Patent Document 2, the portion corresponding to the slit of the pixel electrode (immediately above the slit) in the liquid crystal layer is the other portion (the portion having no slit). It is difficult to apply a sufficient voltage compared to. In addition, since electric field distortion (lateral electric field) occurs particularly near the edge of the slit, the liquid crystal is aligned while being twisted. For this reason, at the time of driving, there is a problem that a dark line (a portion where the amount of light transmission is locally small) is generated corresponding to the slit position and it is difficult to obtain high transmittance.

本発明はかかる問題点に鑑みてなされたもので、その目的は、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能な液晶表示装置および液晶表示装置の製造方法を提供することにある。   The present invention has been made in view of such problems, and an object of the present invention is to provide a liquid crystal display device and a method for manufacturing the liquid crystal display device that can improve the transmittance while maintaining good voltage response characteristics. There is.

本発明の液晶表示装置は、液晶層と、液晶層を挟んで対向配置された一対の基板と、一対の基板のうち一方の基板の液晶層側に設けられた複数の画素電極と、複数の画素電極に対向して他方の基板に設けられた対向電極とを備えたものである。各画素電極は、液晶層の側から順に、1または複数のスリットを有する第1のサブ電極と、誘電体層と、少なくとも第1のサブ電極のスリットに対向する領域に配置された第2のサブ電極とを有している。   A liquid crystal display device according to the present invention includes a liquid crystal layer, a pair of substrates opposed to each other with the liquid crystal layer interposed therebetween, a plurality of pixel electrodes provided on the liquid crystal layer side of one of the pair of substrates, And a counter electrode provided on the other substrate so as to face the pixel electrode. Each pixel electrode, in order from the liquid crystal layer side, a first sub-electrode having one or a plurality of slits, a dielectric layer, and at least a second sub-electrode disposed in a region facing the slit of the first sub-electrode. And a sub-electrode.

本発明の液晶表示装置の製造方法は、一対の基板のうち一方の基板に複数の画素電極を形成する工程と、他方の基板に対向電極を形成する工程と、一対の基板間に液晶層を封止する工程と、画素電極と対向電極とを通じて液晶層に電圧を印加しつつ液晶層を露光することにより、液晶層にプレチルトを付与する工程とを含むものである。複数の画素電極を形成する工程では、各画素電極として一方の基板側から、第2のサブ電極と、誘電体層と、第2のサブ電極に対向して1または複数のスリットを有する第1のサブ電極とをこの順に形成する。   The method for manufacturing a liquid crystal display device according to the present invention includes a step of forming a plurality of pixel electrodes on one of a pair of substrates, a step of forming a counter electrode on the other substrate, and a liquid crystal layer between the pair of substrates. And a step of applying a pretilt to the liquid crystal layer by exposing the liquid crystal layer while applying a voltage to the liquid crystal layer through the pixel electrode and the counter electrode. In the step of forming a plurality of pixel electrodes, each pixel electrode includes a second sub-electrode, a dielectric layer, and a first slit having one or a plurality of slits facing the second sub-electrode from one substrate side. The sub-electrodes are formed in this order.

本発明の液晶表示装置および液晶表示装置の製造方法では、画素電極を、スリットを有する第1のサブ電極と、少なくともそのスリットに対向配置された第2のサブ電極との2層電極構造とすると共に、これら第1および第2のサブ電極間に誘電体層を設ける。このため、例えば各電極への供給電位を適宜設定することによって、液晶層のうちスリット直上の領域に印加される電圧と、スリットのない領域に印加される電圧との大小関係を自在に制御可能となる。従って、映像表示時には、液晶層全体で電界歪みを軽減するような駆動が可能となり、この結果、例えばスリット位置に起因した局部的な透過率低下が抑制される。一方、製造プロセスでは、プレチルト付与に有利な電界歪み(横電界)を発生させることができるようになる。   In the liquid crystal display device and the manufacturing method of the liquid crystal display device of the present invention, the pixel electrode has a two-layer electrode structure including a first sub-electrode having a slit and at least a second sub-electrode disposed to face the slit. In addition, a dielectric layer is provided between the first and second sub-electrodes. For this reason, for example, by appropriately setting the supply potential to each electrode, the magnitude relationship between the voltage applied to the region immediately above the slit in the liquid crystal layer and the voltage applied to the region without the slit can be freely controlled. It becomes. Accordingly, when displaying an image, it is possible to drive the entire liquid crystal layer so as to reduce the electric field distortion. As a result, a local decrease in transmittance due to, for example, the slit position is suppressed. On the other hand, in the manufacturing process, it is possible to generate electric field distortion (lateral electric field) advantageous for pretilt application.

具体的には、映像表示時おいては(液晶表示装置では)、駆動部が、各画素電極および対向電極に対し、例えば次のような電位供給を行うことが望ましい。即ち、液晶層のスリット直上の第1領域への印加電圧(第1のサブ電極と対向電極との電位差に応じた電圧)と、スリットのない第2領域への印加電圧(第2のサブ電極と対向電極との電位差に応じた電圧)との差が低減されるように、より望ましくは同等となるように電位供給を行うのがよい。   Specifically, at the time of video display (in a liquid crystal display device), it is desirable that the drive unit supplies the following potential to each pixel electrode and the counter electrode, for example. That is, the voltage applied to the first region immediately above the slit of the liquid crystal layer (voltage corresponding to the potential difference between the first sub-electrode and the counter electrode) and the voltage applied to the second region without the slit (second sub-electrode) It is preferable to supply the potential so that the difference is more preferably equal so that the difference between the voltage and the voltage corresponding to the potential difference between the counter electrode and the counter electrode is reduced.

一方、製造プロセスでは(液晶表示装置の製造方法では)、プレチルト付与工程において、液晶層に対し、例えば次のような電圧を印加することが望ましい。即ち、スリット直上の第1領域への印加電圧(第1のサブ電極と対向電極との電位差に応じた電圧)と、スリットのない第2領域への印加電圧(第2のサブ電極と対向電極との電位差に応じた電圧)とを互いに異なるようにするのがよい。   On the other hand, in the manufacturing process (in the manufacturing method of the liquid crystal display device), it is desirable to apply, for example, the following voltage to the liquid crystal layer in the pretilt providing step. That is, the voltage applied to the first region immediately above the slit (voltage corresponding to the potential difference between the first sub-electrode and the counter electrode) and the voltage applied to the second region without the slit (second sub-electrode and counter electrode) The voltage according to the potential difference between the first and second potentials is preferably different from each other.

本発明の液晶表示装置およびその製造方法によれば、画素電極が、スリットを有する第1のサブ電極と、誘電体層と、少なくともそのスリットに対向する第2のサブ電極とを有するので、液晶層における電界分布を目的に応じて制御可能となる。例えば、映像表示時には電界歪みを抑制して局所的に透過率が下がることを抑制する一方、製造プロセスでは、電界歪みを発生させてプレチルト付与を効率的に行うことができる。よって、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能となる。   According to the liquid crystal display device and the method of manufacturing the same of the present invention, the pixel electrode includes the first sub-electrode having a slit, the dielectric layer, and at least the second sub-electrode facing the slit. The electric field distribution in the layer can be controlled according to the purpose. For example, during image display, electric field distortion is suppressed to suppress local reduction in transmittance, while in the manufacturing process, pretilt can be efficiently applied by generating electric field distortion. Therefore, it is possible to improve the transmittance while maintaining good voltage response characteristics.

本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。1 is a block diagram illustrating an overall configuration of a liquid crystal display device according to an embodiment of the present invention. 図1に示した画素の一部領域の断面図である。It is sectional drawing of the partial area | region of the pixel shown in FIG. 液晶分子のプレチルト角を説明するための模式図である。It is a schematic diagram for demonstrating the pretilt angle of a liquid crystal molecule. 図2に示した第1サブ電極および第2サブ電極の平面図である。FIG. 3 is a plan view of a first sub electrode and a second sub electrode shown in FIG. 2. 図2に示した画素電極および対向電極への電位供給の概要を説明するための断面模式図である。FIG. 3 is a schematic cross-sectional view for explaining an outline of potential supply to the pixel electrode and the counter electrode shown in FIG. 2. 図5に示した画素電極および対向電極間の回路構成図である。FIG. 6 is a circuit configuration diagram between a pixel electrode and a counter electrode illustrated in FIG. 5. 図1に示した液晶表示装置の製造方法(プレチルト付加工程)を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the manufacturing method (pretilt addition process) of the liquid crystal display device shown in FIG. 実施例1の電界分布(等電位分布)を表した特性図である。FIG. 3 is a characteristic diagram illustrating an electric field distribution (equipotential distribution) of Example 1. 実施例1の電界分布(等電位分布)を表した特性図である。FIG. 3 is a characteristic diagram illustrating an electric field distribution (equipotential distribution) of Example 1. 比較例に係る液晶表示装置における画素の一部領域の断面図である。It is sectional drawing of the one part area | region of the pixel in the liquid crystal display device which concerns on a comparative example. 比較例の電界分布(等電位分布)を表した特性図、および液晶分子の配向状態を表す平面模式図である。It is the characteristic view showing the electric field distribution (equipotential distribution) of the comparative example, and the plane schematic diagram showing the orientation state of a liquid crystal molecule. 実施例2の第2サブ電極への供給電位と透過率との関係(T=200nm)を表す特性図である。FIG. 10 is a characteristic diagram illustrating a relationship (T = 200 nm) between a supply potential to a second sub electrode and transmittance in Example 2. 実施例2の第2サブ電極への供給電位と透過率との関係(T=400nm)を表す特性図である。FIG. 10 is a characteristic diagram illustrating a relationship (T = 400 nm) between a supply potential to a second sub electrode and transmittance in Example 2. 実施例2の第2サブ電極への供給電位と透過率との関係(T=1000nm)を表す特性図である。FIG. 6 is a characteristic diagram illustrating a relationship (T = 1000 nm) between a supply potential to a second sub electrode and transmittance in Example 2. 実施例3の電界分布(等電位分布)を表した特性図である。FIG. 6 is a characteristic diagram showing an electric field distribution (equipotential distribution) of Example 3. 実施例3の透過率分布の測定結果を表した平面図である。6 is a plan view showing a measurement result of transmittance distribution of Example 3. FIG.

以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

実施の形態(画素電極を、2つの電極で誘電体膜を挟んだ積層構造とした例)
1.液晶表示装置の構成
2.液晶表示装置の製造方法(プレチルト付与時の電位Va,Vbの設定例)
3.液晶表示装置の作用(映像表示時の電位Va,Vbの設定例)
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The description will be given in the following order.

Embodiment (Example in which a pixel electrode has a laminated structure in which a dielectric film is sandwiched between two electrodes)
1. 1. Configuration of liquid crystal display device Manufacturing method of liquid crystal display device (setting example of potentials Va and Vb when pretilt is applied)
3. Operation of liquid crystal display device (setting example of potentials Va and Vb during video display)

<実施の形態>
[液晶表示装置1の構成]
図1は、本発明の一実施の形態に係る液晶表示装置(液晶表示装置1)の全体構成を表すものである。液晶表示装置1は、例えば液晶表示パネル2、バックライト3、データドライバ51、ゲートドライバ52、タイミング制御部61およびバックライト駆動部62を備え、外部入力信号Dinに基づいて映像表示を行うものである。
<Embodiment>
[Configuration of Liquid Crystal Display Device 1]
FIG. 1 shows an overall configuration of a liquid crystal display device (liquid crystal display device 1) according to an embodiment of the present invention. The liquid crystal display device 1 includes, for example, a liquid crystal display panel 2, a backlight 3, a data driver 51, a gate driver 52, a timing control unit 61, and a backlight driving unit 62, and performs video display based on an external input signal Din. is there.

バックライト3は、液晶表示パネル2に向けて光を照射する光源であり、液晶表示パネル2の背面(後述の入射側偏光板19側の面)側に配置される。このバックライト3は、例えばLED(Light Emitting Diode:発光ダイオード)やCCFL(Cold Cathode Fluorescent Lamp)等を含むものである。バックライト駆動部62は、そのバックライト3の点灯動作(発光動作)を制御するものである。   The backlight 3 is a light source that emits light toward the liquid crystal display panel 2, and is disposed on the back surface (surface on the incident side polarizing plate 19 side described later) side of the liquid crystal display panel 2. The backlight 3 includes, for example, an LED (Light Emitting Diode) and a CCFL (Cold Cathode Fluorescent Lamp). The backlight drive unit 62 controls the lighting operation (light emission operation) of the backlight 3.

タイミング制御部61は、ゲートドライバ52、データドライバ51およびバックライト駆動部62の駆動タイミングを制御すると共に、外部入力信号Dinに基づく映像信号をデータドライバ51へ供給するものである。   The timing control unit 61 controls driving timings of the gate driver 52, the data driver 51, and the backlight driving unit 62, and supplies a video signal based on the external input signal Din to the data driver 51.

ゲートドライバ52は、タイミング制御部61によるタイミング制御に従って、液晶表示パネル2内の各画素10を駆動するものである。データドライバ51は、タイミング制御部61から供給される映像信号(外部入力信号Dinに基づく映像信号)に対してD/A変換を施すと共に、そのD/A変換後の映像信号を液晶表示パネル2の各画素10へ出力するものである。ゲートドライバ52およびデータドライバ51からの各駆動信号により選択された画素10に、映像信号に応じて設定された電位Va,Vb(詳細は後述)がそれぞれ供給されるようになっている。   The gate driver 52 drives each pixel 10 in the liquid crystal display panel 2 according to timing control by the timing control unit 61. The data driver 51 performs D / A conversion on the video signal supplied from the timing control unit 61 (video signal based on the external input signal Din) and converts the D / A converted video signal to the liquid crystal display panel 2. Are output to each pixel 10. Potentials Va and Vb (details will be described later) set in accordance with the video signal are supplied to the pixels 10 selected by the drive signals from the gate driver 52 and the data driver 51, respectively.

液晶表示パネル2は、ゲートドライバ52から供給される駆動信号およびデータドライバ51から供給される映像信号に基づき、バックライト3から発せられる光を変調するものである。この液晶表示パネル2は、全体としてマトリクス状に配置された複数の画素10を含む。   The liquid crystal display panel 2 modulates the light emitted from the backlight 3 based on the drive signal supplied from the gate driver 52 and the video signal supplied from the data driver 51. The liquid crystal display panel 2 includes a plurality of pixels 10 arranged in a matrix as a whole.

図2は、液晶表示パネル2の断面構成を表すものである。但し、図2では、画素10の一部領域のみを示している。液晶表示パネル2は、駆動基板11と対向基板18との間に液晶層15を挟み込んだものであり、駆動基板11および対向基板18の外側には、入射側偏光板19および出射側偏光板20が貼り合わせられている。駆動基板11の液晶層15側の面には、画素電極12が画素毎に配設されており、この画素電極12の表面を覆って配向膜14が形成されている。対向基板18の液晶層15側の面には、有効表示領域のほぼ全面に渡って対向電極17が配設され、この対向電極17の表面を覆って配向膜16が形成されている。   FIG. 2 shows a cross-sectional configuration of the liquid crystal display panel 2. However, FIG. 2 shows only a partial region of the pixel 10. The liquid crystal display panel 2 has a liquid crystal layer 15 sandwiched between a drive substrate 11 and a counter substrate 18. An incident side polarizing plate 19 and an output side polarizing plate 20 are disposed outside the drive substrate 11 and the counter substrate 18. Are pasted together. A pixel electrode 12 is provided for each pixel on the surface of the driving substrate 11 on the liquid crystal layer 15 side, and an alignment film 14 is formed so as to cover the surface of the pixel electrode 12. On the surface of the counter substrate 18 on the liquid crystal layer 15 side, a counter electrode 17 is disposed over almost the entire effective display area, and an alignment film 16 is formed to cover the surface of the counter electrode 17.

駆動基板11は、例えばガラス基板上に画素10を駆動するための駆動回路、例えば前述したゲートドライバ52、データドライバ51、タイミング制御部61およびバックライト制御部62等が配設されたものである。この駆動基板11上において、各画素電極12には、ゲートドライバ52およびデータドライバ51からの各駆動信号が伝送されるゲート線やソース線等の配線と、TFT(薄膜トランジスタ)(いずれも図示せず)等が接続されている。このTFTは、画素10毎に1つあるいは2つ配設されている。詳細は後述するが、本実施の形態において画素電極12は、第1サブ電極12Aおよび第2サブ電極12Bの2つの電極層を有する。このため、これらの第1サブ電極12Aおよび第2サブ電極12Bへ互いに同一の電位を供給する場合には、TFTは1つとする。第1サブ電極12Aおよび第2サブ電極12Bへ互いに異なる電位を供給する場合には、第1サブ電極12Aおよび第2サブ電極12BにTFTおよび配線が別々に設けられる。   The drive substrate 11 is, for example, a drive circuit for driving the pixels 10 on a glass substrate, for example, the gate driver 52, the data driver 51, the timing control unit 61, the backlight control unit 62, and the like described above are disposed. . On the drive substrate 11, each pixel electrode 12 has a gate line, a source line, or the like for transmitting drive signals from the gate driver 52 and the data driver 51, and a TFT (thin film transistor) (not shown). ) Etc. are connected. One or two TFTs are provided for each pixel 10. Although details will be described later, in the present embodiment, the pixel electrode 12 has two electrode layers, a first sub-electrode 12A and a second sub-electrode 12B. Therefore, when supplying the same potential to the first sub electrode 12A and the second sub electrode 12B, the number of TFTs is one. When different potentials are supplied to the first sub electrode 12A and the second sub electrode 12B, TFTs and wirings are separately provided on the first sub electrode 12A and the second sub electrode 12B.

対向基板18は、ガラス基板の表面(対向電極17側の面または出射側偏光板20側の面)に、例えば赤(R)、緑(G)、青(B)のフィルタが配列してなるカラーフィルタ(図示せず)を有するものである。   The counter substrate 18 is formed by arranging, for example, red (R), green (G), and blue (B) filters on the surface of the glass substrate (the surface on the counter electrode 17 side or the surface on the output side polarizing plate 20 side). It has a color filter (not shown).

対向電極17は、例えばITO等の透明導電膜からなり、各画素10に共通の電極として(全ての画素電極12と対向して)設けられている。この対向電極17は、所定の電位、例えばグランド電位に保持されている。   The counter electrode 17 is made of, for example, a transparent conductive film such as ITO, and is provided as an electrode common to each pixel 10 (opposing all the pixel electrodes 12). The counter electrode 17 is held at a predetermined potential, for example, a ground potential.

配向膜14,16は、例えば垂直配向膜であり、液晶層15内の液晶分子(詳細には配向膜14,16近傍の液晶分子)を、その長軸方向(ダイレクタ)が基板面に対してほぼ垂直となるように配向させるものである。このような配向膜14,16としては、例えばポリイミドやポリシロキサン等の垂直配向剤が用いられる。   The alignment films 14 and 16 are, for example, vertical alignment films, and the liquid crystal molecules in the liquid crystal layer 15 (specifically, liquid crystal molecules in the vicinity of the alignment films 14 and 16) have their major axis direction (director) with respect to the substrate surface. It is oriented so as to be almost vertical. As such alignment films 14 and 16, for example, a vertical alignment agent such as polyimide or polysiloxane is used.

液晶層15は、例えば垂直配向型の液晶分子を含むものである。この液晶層15では、液晶分子が、例えば長軸および短軸をそれぞれ中心軸として回転対称な形状をなし、負の誘電率異方性(長軸方向における誘電率が短軸方向よりも小さい性質)を示す。   The liquid crystal layer 15 includes, for example, vertical alignment type liquid crystal molecules. In the liquid crystal layer 15, the liquid crystal molecules have a rotationally symmetric shape with the major axis and the minor axis as central axes, for example, and have negative dielectric anisotropy (the property that the dielectric constant in the major axis direction is smaller than that in the minor axis direction). ).

この液晶層15では、図3に示したように、配向膜14,16との界面近傍の液晶分子(液晶分子15a)が、配向膜14,16からの規制により長軸方向D1が基板面に略垂直となるように配向しつつ、その垂直方向から僅かに傾いた状態で保持されている。即ち、液晶層15の配向膜14,16との界面近傍では、いわゆるプレチルトが付与されており、液晶分子15aの垂直方向からの傾き角(プレチルト角)θは、例えば0°〜3°程度である。このようなプレチルトは、液晶層15の配向膜14,16との界面近傍においてポリマーによって保持されており、この界面近傍の液晶分子の配向に倣って他の液晶分子(例えば液晶層15の厚み方向における中央付近の液晶分子)も同等の方向に配向している。   In the liquid crystal layer 15, as shown in FIG. 3, liquid crystal molecules (liquid crystal molecules 15 a) in the vicinity of the interface with the alignment films 14 and 16 have a major axis direction D 1 on the substrate surface due to the restriction from the alignment films 14 and 16. While being oriented so as to be substantially vertical, it is held in a state slightly tilted from the vertical direction. That is, a so-called pretilt is given in the vicinity of the interface between the liquid crystal layer 15 and the alignment films 14 and 16, and the tilt angle (pretilt angle) θ of the liquid crystal molecules 15a from the vertical direction is, for example, about 0 ° to 3 °. is there. Such a pretilt is held by the polymer in the vicinity of the interface between the liquid crystal layer 15 and the alignment films 14 and 16, and other liquid crystal molecules (for example, in the thickness direction of the liquid crystal layer 15) follow the alignment of the liquid crystal molecules in the vicinity of the interface. The liquid crystal molecules in the vicinity of the center in FIG.

入射側偏光板19および出射側偏光板20は、例えば互いにクロスニコルの状態で配置されており、バックライト3からの光を電圧無印加状態(オフ状態)では遮断、電圧印加状態(オン状態)では透過させるようになっている。即ち、ノーマリーブラックとなるように、入射側偏光板19および出射側偏光板20が駆動基板11および対向基板18に貼り合わせられている。   The incident-side polarizing plate 19 and the outgoing-side polarizing plate 20 are arranged, for example, in a crossed Nicols state, and light from the backlight 3 is blocked in a voltage non-application state (off state) and a voltage application state (on state). Then, it is made to transmit. That is, the incident side polarizing plate 19 and the outgoing side polarizing plate 20 are bonded to the drive substrate 11 and the counter substrate 18 so as to be normally black.

(画素電極12の構成)
画素電極12は、駆動基板11の側から順に、第2サブ電極12B、誘電体層13および第1サブ電極12Aを積層したものである。
(Configuration of pixel electrode 12)
The pixel electrode 12 is formed by laminating a second sub electrode 12B, a dielectric layer 13, and a first sub electrode 12A in order from the drive substrate 11 side.

図4(A)は、第1サブ電極12Aの平面構成を模式的に表したものである。第1サブ電極12Aには、複数の線状のスリット12a1が所定のパターンで設けられている。例えば、スリット12a1は、電極面内の複数の方向(ここでは4つの方向A1〜A4)に沿って延在して設けられている。このようなスリットパターンを有することにより、画素10内に配向方向の異なる領域が形成(配向分割)されるため、視野角特性が向上する。このような第1サブ電極12Aは、例えばITO(インジウム錫酸化物)等の透明導電膜からなり、厚みは例えば50nm〜200nmである。スリット12a1の幅Sは、例えば2nm〜8nmであり、このスリット12a1と同方向に延在する電極部分12a2の幅Lは、例えば2nm〜8nmである。   FIG. 4A schematically shows a planar configuration of the first sub electrode 12A. The first sub-electrode 12A is provided with a plurality of linear slits 12a1 in a predetermined pattern. For example, the slit 12a1 is provided so as to extend along a plurality of directions (here, four directions A1 to A4) in the electrode surface. By having such a slit pattern, regions having different alignment directions are formed (alignment division) in the pixel 10, so that viewing angle characteristics are improved. The first sub-electrode 12A is made of a transparent conductive film such as ITO (indium tin oxide), and has a thickness of 50 nm to 200 nm, for example. The width S of the slit 12a1 is 2 nm to 8 nm, for example, and the width L of the electrode portion 12a2 extending in the same direction as the slit 12a1 is 2 nm to 8 nm, for example.

尚、スリット12a1のパターンとしては、このような4方向に沿って延在するパターンに限らず、例えばストライプ状やV字状など様々なパターンを採用できる。また、スリット12a1の幅Sやその数、電極部分12a2の幅Lやその数についても任意に設定可能である。   Note that the pattern of the slits 12a1 is not limited to the pattern extending along the four directions, and various patterns such as a stripe shape and a V shape can be employed. Further, the width S and the number of the slits 12a1 and the width L and the number of the electrode portions 12a2 can be arbitrarily set.

図4(B)は、第2サブ電極12Bの平面構成を模式的に表したものである。第2サブ電極12Bは、第1サブ電極12Aの全域に渡って設けられており、ここでは、スリットや間隙等のない電極となっている。以下では、このような第2サブ電極12Bを、 “ベタ電極”と称して説明する。但し、第2サブ電極12Bは、少なくとも第1サブ電極12Aのスリット12a1に対向する領域(スリット12a1の直下の領域)に形成されていればよい。つまり、第2サブ電極12Bは、必ずしもベタ電極でなければならない訳ではなく、第1サブ電極12Aの電極部分12a2に対向する領域(電極部分12a2の直下の領域)には、スリットや間隙等が設けられていてもよい。このような第2サブ電極12Bは、例えばITO等の透明導電膜からなり、厚みは例えば50nm〜200nmである。尚、図4(A),(B)のI−I線における断面構成が図2における第1サブ電極12Aおよび第2サブ電極12Bの構成に対応している。   FIG. 4B schematically shows a planar configuration of the second sub-electrode 12B. The second sub electrode 12B is provided over the entire area of the first sub electrode 12A. Here, the second sub electrode 12B is an electrode having no slit or gap. Hereinafter, the second sub electrode 12B will be described as a “solid electrode”. However, the second sub electrode 12B may be formed at least in a region facing the slit 12a1 of the first sub electrode 12A (a region immediately below the slit 12a1). That is, the second sub-electrode 12B does not necessarily have to be a solid electrode, and there are slits, gaps, and the like in the region facing the electrode portion 12a2 of the first sub-electrode 12A (the region immediately below the electrode portion 12a2). It may be provided. The second sub electrode 12B is made of a transparent conductive film such as ITO, and has a thickness of 50 nm to 200 nm, for example. 4A and 4B corresponds to the configuration of the first sub electrode 12A and the second sub electrode 12B in FIG.

誘電体層13は、画素10毎に、あるいは有効表示領域の全域に渡って、第1サブ電極12Aおよび第2サブ電極12B間に挿設されている。この誘電体層13は、例えば窒化シリコン(SiN)等の無機絶縁膜あるいは有機絶縁膜よりなり、誘電率が例えば3〜7である場合には、厚みが例えば0.01μm〜10μmであり、望ましくは0.1μm〜3μmである。   The dielectric layer 13 is inserted between the first sub electrode 12A and the second sub electrode 12B for each pixel 10 or over the entire effective display area. The dielectric layer 13 is made of, for example, an inorganic insulating film or an organic insulating film such as silicon nitride (SiN). When the dielectric constant is 3 to 7, for example, the thickness is 0.01 μm to 10 μm, which is desirable. Is 0.1 μm to 3 μm.

上記のように、画素電極12は、誘電体層13を介して第1サブ電極12Aおよび第2サブ電極12Bが積層された2層電極構造を有する。このような電極構造において、液晶層15に近い側の第1サブ電極12Aが複数のスリット12a1を有し、液晶層15に遠い側の第2サブ電極12Bがベタ電極となっている。   As described above, the pixel electrode 12 has a two-layer electrode structure in which the first sub-electrode 12A and the second sub-electrode 12B are stacked with the dielectric layer 13 interposed therebetween. In such an electrode structure, the first sub electrode 12A closer to the liquid crystal layer 15 has a plurality of slits 12a1, and the second sub electrode 12B far from the liquid crystal layer 15 is a solid electrode.

これらの第1サブ電極12Aおよび第2サブ電極12Bにはそれぞれ、前述のタイミング制御部61、ゲートドライバ52およびデータドライバ51の駆動により、互いに同一のまたは異なる電位を供給可能である。例えば、図5に示したように、第1サブ電極12Aには電位Va、第2サブ電極12Bには電位Vbがそれぞれ供給可能であると共に、対向電極17は、例えばグランド電位に設定されている。これにより、液晶層15のスリット12a1の直上の領域(領域A)には、対向電極17と第2サブ電極12Bとの電位差(Vb)に応じた電圧が印加されるようになっている。一方、液晶層15の電極部分12a2の直上の領域(領域B)には、対向電極17と第1サブ電極12Aとの電位差(Va)に応じた電圧が印加されるようになっている。図6に、領域A,Bにおける回路構成を示す。但し、CLCを第1サブ電極12Aおよび対向電極17間の静電容量、CINSを第1サブ電極12Aおよび第2サブ電極12B間の静電容量とする。静電容量CLCは、電極部分12a2の中心部、静電容量CINSは、スリット12a1の中心部をそれぞれ想定したものである。 The first sub-electrode 12A and the second sub-electrode 12B can be supplied with the same or different potential by driving the timing control unit 61, the gate driver 52, and the data driver 51, respectively. For example, as shown in FIG. 5, the potential Va can be supplied to the first sub-electrode 12A and the potential Vb can be supplied to the second sub-electrode 12B, and the counter electrode 17 is set to a ground potential, for example. . Thus, a voltage corresponding to the potential difference (Vb) between the counter electrode 17 and the second sub electrode 12B is applied to the region (region A) immediately above the slit 12a1 of the liquid crystal layer 15. On the other hand, a voltage corresponding to the potential difference (Va) between the counter electrode 17 and the first sub electrode 12A is applied to a region (region B) immediately above the electrode portion 12a2 of the liquid crystal layer 15. FIG. 6 shows a circuit configuration in the areas A and B. However, CLC is a capacitance between the first sub electrode 12A and the counter electrode 17, and C INS is a capacitance between the first sub electrode 12A and the second sub electrode 12B. The electrostatic capacity C LC assumes the center part of the electrode part 12a2, and the electrostatic capacity C INS assumes the center part of the slit 12a1.

電位Va,Vbは、互いに同一であってもよいし異なっていてもよいが、同一電位とする場合には、上述のように、TFTは各画素10に1つ配設されていればよい。一方、電位Va,Vbを同一電位に限らず、互いに異なる電位にも設定可能にする場合には、各画素10に2つのTFTを配設すればよい。   The potentials Va and Vb may be the same or different from each other. However, when the same potential is used, one TFT may be provided for each pixel 10 as described above. On the other hand, when the potentials Va and Vb are not limited to the same potential but can be set to different potentials, two TFTs may be provided for each pixel 10.

このような画素電極12の電極構造により、後述する製造プロセス(プレチルト付与時)および映像表示時の各場合に応じて、第1サブ電極12Aおよび第2サブ電極12Bのそれぞれに所望の電位が供給されるようになっている。 With such an electrode structure of the pixel electrode 12, a desired potential is supplied to each of the first sub electrode 12A and the second sub electrode 12B in accordance with each case of a manufacturing process (when pretilt is applied) and an image display described later. It has come to be.

[液晶表示装置1の製造方法]
(1.パネル封止工程)
液晶表示装置1は、例えば次のようにして製造することができる。即ち、まず、駆動基板11の表面に、2つのTFTを公知の薄膜プロセスにより形成した後、そのTFTが形成された表面を覆うように、絶縁膜よりなる平坦化膜を成膜する。この平坦化膜上に、第2サブ電極12Bを例えば蒸着法やスパッタ法により成膜した後、フォトリソグラフィ法により画素10毎に矩形状にパターニングする。続いて、この第2サブ電極12B上に、誘電体層13を例えばプラズマCVD法により、所望の厚みとなるように成膜する。次いで、誘電体層13上に、第1サブ電極12Aを、例えば蒸着法やスパッタ法により成膜した後、フォトリソグラフィ法により複数のスリット12a1をパターン形成する。尚、誘電体層13および平坦化膜にはコンタクトホールを設け、このコンタクトホールを介して第1サブ電極12Aおよび第2サブ電極12Bをそれぞれ、駆動基板11上に形成されたTFTに電気的に接続するようにする。このようにして形成した画素電極12の表面、具体的には、第1サブ電極12Aの電極部分12a2の表面、およびスリット12a1により露出した誘電体層13の表面を覆うように、垂直配向剤を例えばスピンコート法により塗布し、ベークすることにより、配向膜14を形成する。
[Method of Manufacturing Liquid Crystal Display Device 1]
(1. Panel sealing process)
The liquid crystal display device 1 can be manufactured, for example, as follows. That is, first, after forming two TFTs on the surface of the drive substrate 11 by a known thin film process, a planarizing film made of an insulating film is formed so as to cover the surface on which the TFTs are formed. On the planarizing film, the second sub electrode 12B is formed by, for example, vapor deposition or sputtering, and then patterned into a rectangular shape for each pixel 10 by photolithography. Subsequently, the dielectric layer 13 is formed on the second sub electrode 12B so as to have a desired thickness by, for example, plasma CVD. Next, after the first sub-electrode 12A is formed on the dielectric layer 13 by, for example, vapor deposition or sputtering, a plurality of slits 12a1 are patterned by photolithography. A contact hole is provided in the dielectric layer 13 and the planarizing film, and the first sub-electrode 12A and the second sub-electrode 12B are electrically connected to the TFT formed on the drive substrate 11 through the contact hole, respectively. Try to connect. A vertical alignment agent is applied so as to cover the surface of the pixel electrode 12 thus formed, specifically, the surface of the electrode portion 12a2 of the first sub-electrode 12A and the surface of the dielectric layer 13 exposed by the slit 12a1. For example, the alignment film 14 is formed by applying and baking by a spin coat method.

一方、対向基板18の表面に、対向電極17を例えば蒸着法やスパッタ法により成膜した後、この対向電極17の表面に垂直配向剤を、例えばスピンコート法により塗布し、ベークすることにより、配向膜16を形成する。   On the other hand, after the counter electrode 17 is formed on the surface of the counter substrate 18 by, for example, vapor deposition or sputtering, a vertical alignment agent is applied to the surface of the counter electrode 17 by, for example, spin coating, and baked. An alignment film 16 is formed.

この後、駆動基板11の周縁領域に、例えばUV硬化性や熱硬化性のシール部を印刷し、このシール部に囲まれた領域に、例えばUV硬化性のモノマーを混入させた液晶を滴下注入することにより液晶層15を形成する。この後、駆動基板11上に、対向基板18を、例えば感光性のアクリル樹脂よりなるスペーサを介して重ね合わせ、シール部を硬化させる。このようにして、駆動基板11および対向基板18間に液晶層15が封止されたパネル封止体が形成される。   Thereafter, for example, a UV curable or thermosetting seal portion is printed on the peripheral region of the drive substrate 11, and a liquid crystal mixed with, for example, a UV curable monomer is dropped into the region surrounded by the seal portion. As a result, the liquid crystal layer 15 is formed. Thereafter, the counter substrate 18 is overlaid on the drive substrate 11 via a spacer made of, for example, a photosensitive acrylic resin, and the seal portion is cured. In this manner, a panel sealing body in which the liquid crystal layer 15 is sealed between the driving substrate 11 and the counter substrate 18 is formed.

(2.プレチルト付加工程)
続いて、上記のようにして形成したパネル封止体において、液晶層15に電圧を印加しつつ露光(UV照射)することにより、液晶層15にプレチルトを付加する。具体的には、図7(A)に示したように、対向電極17をグランド電位に保持しつつ、画素電極12の第1サブ電極12Aに電位Va、第2サブ電極12Bに電位Vbをそれぞれ供給する。但し、この際、領域A,Bのそれぞれに印加される電圧が異なるように、電位Va,Vbを設定する。具体的には、電位Va,Vbを以下の式(5)を満足するように設定すればよい。
Vb≠Va×(CINS+CLC)/CINS ………(5)
(2. Pretilt addition process)
Subsequently, in the panel sealing body formed as described above, a pretilt is added to the liquid crystal layer 15 by exposure (UV irradiation) while applying a voltage to the liquid crystal layer 15. Specifically, as shown in FIG. 7A, the potential Va is applied to the first sub-electrode 12A of the pixel electrode 12 and the potential Vb is applied to the second sub-electrode 12B while the counter electrode 17 is held at the ground potential. Supply. However, at this time, the potentials Va and Vb are set so that the voltages applied to the regions A and B are different. Specifically, the potentials Va and Vb may be set so as to satisfy the following expression (5).
Vb ≠ Va × (C INS + C LC ) / C INS (5)

これにより、液晶層15には、電界歪み(横電界)が発生し、液晶分子15aがスリット12a1のパターンに応じて傾倒し易くなる。そして、この液晶分子15aが傾いた状態で、UV照射を行うことにより、液晶層15に混入したモノマーが、配向膜14,16との界面近傍において硬化する。この後、図7(B)に示したように、第1サブ電極12Aおよび第2サブ電極12Bをグランド電位とし、液晶層15を電圧無印加状態に戻すと、その界面近傍に形成されたポリマーが液晶分子15aを垂直方向から僅かに傾けた状態で保持する。このようにして、液晶分子15aには、図3に示したようなプレチルト角θが付与される。   As a result, electric field distortion (lateral electric field) is generated in the liquid crystal layer 15, and the liquid crystal molecules 15a are easily tilted according to the pattern of the slits 12a1. Then, UV irradiation is performed in a state where the liquid crystal molecules 15 a are tilted, whereby the monomer mixed in the liquid crystal layer 15 is cured in the vicinity of the interface with the alignment films 14 and 16. Thereafter, as shown in FIG. 7B, when the first sub-electrode 12A and the second sub-electrode 12B are set to the ground potential, and the liquid crystal layer 15 is returned to the no-voltage application state, the polymer formed in the vicinity of the interface is formed. Holds the liquid crystal molecules 15a slightly tilted from the vertical direction. In this way, the pretilt angle θ as shown in FIG. 3 is given to the liquid crystal molecules 15a.

尚、電位Va,Vbは、上記式(5)に満足するものであれば、互いに異なっていてもよいが、互いに同一となるように、即ち以下の式(6)を満足するように設定してもよい。式(6)を満足する場合、上述したように第1サブ電極12Aおよび第2サブ電極12Bを駆動するためのTFTを1つ配設すれば足りるため、装置構成が簡易化する。
Vb=Va ………(6)
The potentials Va and Vb may be different from each other as long as they satisfy the above expression (5), but are set to be the same as each other, that is, to satisfy the following expression (6). May be. When Expression (6) is satisfied, as described above, it is sufficient to provide one TFT for driving the first sub electrode 12A and the second sub electrode 12B, so that the device configuration is simplified.
Vb = Va (6)

図8(A)〜(C)および図9(A),(B)に、上記の式(5)を満足する電位Va,Vbにより、液晶層15に形成される電界分布(等電位分布)についての実施例(実施例1)を示す。但し、各図において、X(μm)は基板面においてスリット12a1の延在方向と直交する方向におけるスケールを示している。Z(μm)は、液晶層15の厚み方向におけるスケールであり、Z=0を第1サブ電極12A側(配向膜14側)、Z=3.5μmを対向電極側(配向膜16側)とする。   8A to 8C and FIGS. 9A and 9B, the electric field distribution (equipotential distribution) formed in the liquid crystal layer 15 by the potentials Va and Vb satisfying the above formula (5). (Example 1) about is shown. However, in each figure, X (μm) indicates a scale in a direction orthogonal to the extending direction of the slit 12a1 on the substrate surface. Z (μm) is a scale in the thickness direction of the liquid crystal layer 15, where Z = 0 is the first sub-electrode 12A side (alignment film 14 side), and Z = 3.5 μm is the counter electrode side (alignment film 16 side). To do.

実施例1では、上記のようなパネル封止体において、第1サブ電極12Aのスリット12a1の幅Sを4μm、電極部分12a2の幅Lを4μmとし、誘電体層13には誘電率ε=6および厚みT=200nmのSiNを用いた。配向膜14,16は、垂直配向膜(JALS2131−R6:JSR製)を、第1サブ電極12A上に塗布し、ホットプレート上で80℃、80秒間乾燥させた後、窒素雰囲気のクリーンオーブン内で200℃、60分間ベークすることにより形成した。液晶層15としては、誘電率ε(⊥)=6.2、ε(‖)=3.0、厚みが3.5μmのVA液晶を用い、アクリルモノマー(A−BP−2E:新中村化学製)を0.3wt%混入した。また、このような構成により、静電容量CLCは15.8×10-12F、静電容量CINSは267×10-12F(面積は1μm2換算)となった。尚、真空の誘電率ε0は8.9×10-12Fとした。 In Example 1, in the panel sealing body as described above, the width S of the slit 12a1 of the first sub-electrode 12A is 4 μm, the width L of the electrode portion 12a2 is 4 μm, and the dielectric layer 13 has a dielectric constant ε = 6. And SiN having a thickness T = 200 nm was used. For the alignment films 14 and 16, a vertical alignment film (JALS2131-R6: manufactured by JSR) is applied on the first sub-electrode 12A, dried on a hot plate at 80 ° C. for 80 seconds, and then in a clean oven in a nitrogen atmosphere. And was baked at 200 ° C. for 60 minutes. As the liquid crystal layer 15, VA liquid crystal having a dielectric constant ε (⊥) = 6.2, ε (‖) = 3.0 and a thickness of 3.5 μm is used, and an acrylic monomer (A-BP-2E: manufactured by Shin-Nakamura Chemical Co., Ltd.). ) Was mixed by 0.3 wt%. Further, with such a configuration, the capacitance C LC was 15.8 × 10 −12 F, and the capacitance C INS was 267 × 10 −12 F (the area was converted to 1 μm 2 ). The vacuum dielectric constant ε0 was 8.9 × 10 −12 F.

このようなパネル封止体に対し、電位Vaを10V(一定)に設定し、電位Vbを変化させつつ液晶層15に電圧を印加した。具体的には、電位Vbの電位Vaに対する比(Vb/Va)を、それぞれ0、0.5、0.75、1、1.2となるように設定した。実施例1では、上記式(5)を満足して電位Va,Vbを設定することにより、液晶層15には、プレチルト付与に有効な電界歪みが生じ、また電位Va,Vbの比率によって、電界歪みの発生具合が異なることがわかる。ここでは、図8(C)に示したVb/Va=0.75の場合が、プレチルト形成に理想的な電界分布となっている。但し、電位Va,Vbの組み合わせは、これに限定されず、所望のプレチルト角、液晶層15の液晶材料や厚み、モノマー材料、第1サブ電極12Aのスリット12a1および電極部分12a2のスケール、誘電体層13の材料や厚み等に応じて、適宜設定すればよい。   For such a panel sealing body, the potential Va was set to 10 V (constant), and a voltage was applied to the liquid crystal layer 15 while changing the potential Vb. Specifically, the ratio of the potential Vb to the potential Va (Vb / Va) was set to be 0, 0.5, 0.75, 1, and 1.2, respectively. In Example 1, by setting the potentials Va and Vb so as to satisfy the above formula (5), an electric field distortion effective for providing a pretilt is generated in the liquid crystal layer 15, and the electric field is changed depending on the ratio of the potentials Va and Vb. It can be seen that the degree of distortion is different. Here, the case of Vb / Va = 0.75 shown in FIG. 8C is an ideal electric field distribution for pretilt formation. However, the combination of the potentials Va and Vb is not limited to this. The desired pretilt angle, the liquid crystal material and thickness of the liquid crystal layer 15, the monomer material, the scale of the slit 12a1 and the electrode portion 12a2 of the first sub-electrode 12A, the dielectric What is necessary is just to set suitably according to the material, thickness, etc. of the layer 13. FIG.

上記のようにしてプレチルト付与後のパネル封止体の駆動基板11の裏面に、入射側偏光板19、対向基板18の表面に出射側偏光板20を、互いにクロスニコル配置となるように貼り合わせる。これにより、図1に示した液晶表示装置1が完成する。   As described above, the incident-side polarizing plate 19 and the output-side polarizing plate 20 are bonded to the back surface of the drive substrate 11 of the panel sealing body after the pretilt is imparted so as to have a crossed Nicols arrangement. . Thereby, the liquid crystal display device 1 shown in FIG. 1 is completed.

[液晶表示装置1の作用]
(映像表示動作)
液晶表示装置1では、以下の要領で画素電極12と対向電極17との間に、外部入力信号Dinに基づく駆動電圧を印加することにより、映像が表示される。具体的には、タイミング制御部61の制御に応じて、ゲートドライバ52が、各画素10に接続されたゲート線に走査信号を順次供給すると共に、データドライバ51が、外部入力信号Dinに基づく映像信号を、所定のソース線に供給する。これにより、映像信号が供給されたソース線と走査信号が供給されたゲート線との交差点に位置する画素10が選択され、その画素10に駆動電圧が印加されることとなる。
[Operation of the liquid crystal display device 1]
(Video display operation)
In the liquid crystal display device 1, an image is displayed by applying a driving voltage based on the external input signal Din between the pixel electrode 12 and the counter electrode 17 in the following manner. Specifically, under the control of the timing control unit 61, the gate driver 52 sequentially supplies scanning signals to the gate lines connected to the pixels 10, and the data driver 51 displays video based on the external input signal Din. A signal is supplied to a predetermined source line. As a result, the pixel 10 located at the intersection of the source line supplied with the video signal and the gate line supplied with the scanning signal is selected, and the drive voltage is applied to the pixel 10.

選択された画素10では、駆動電圧が印加されると、液晶層15に含まれる液晶分子15aの配向状態が、画素電極12と対向電極17との間の電位差に応じて変化する。具体的には、電圧無印加状態から駆動電圧が印加されることにより、配向膜14,16の近傍に位置する液晶分子15aが倒れ、その動作に倣うように、液晶層15の厚み方向中央部に向かって、順次液晶分子15aが倒れていく。この際、液晶分子15aにプレチルト角が付与されていることにより、液晶分子15aがその自らの傾き方向に倒れ易くなることから、駆動電圧に対する応答時間が短くなる。その結果、液晶層15における光学的特性が変化し、バックライト3から液晶表示パネル2へ入射した光は、変調されて出射する。液晶表示装置1では、このようにして映像が表示される。   In the selected pixel 10, when a driving voltage is applied, the alignment state of the liquid crystal molecules 15 a included in the liquid crystal layer 15 changes according to the potential difference between the pixel electrode 12 and the counter electrode 17. Specifically, when a driving voltage is applied from the state in which no voltage is applied, the liquid crystal molecules 15a located in the vicinity of the alignment films 14 and 16 are tilted, and the central portion in the thickness direction of the liquid crystal layer 15 so as to follow the operation. In turn, the liquid crystal molecules 15a fall down sequentially. At this time, since the pretilt angle is given to the liquid crystal molecules 15a, the liquid crystal molecules 15a are easily tilted in the tilt direction of the liquid crystal molecules 15a, so that the response time to the driving voltage is shortened. As a result, the optical characteristics of the liquid crystal layer 15 change, and the light incident on the liquid crystal display panel 2 from the backlight 3 is modulated and emitted. In the liquid crystal display device 1, an image is displayed in this way.

ここで、比較例に係る液晶表示装置の映像表示動作について説明する。図10は、比較例に係る液晶表示装置の画素の一部領域の断面構成を表したものである。この液晶表示装置は、駆動基板101と対向基板107との間に液晶層104を挟み込んだものであり、駆動基板101および対向基板107の外側には、入射側偏光板108および出射側偏光板109が貼り合わせられている。駆動基板101の液晶層104側の面には、画素電極102が画素毎に配設されており、この画素電極102の表面を覆って配向膜103が形成されている。対向基板107の液晶層104側の面には、有効表示領域のほぼ全面に渡って対向電極106が配設され、この対向電極106の表面を覆って配向膜105が形成されている。即ち、比較例の液晶表示装置では、画素電極103が、複数のスリット102a1を有する、いわゆるファインスリット構造が採用されている。   Here, an image display operation of the liquid crystal display device according to the comparative example will be described. FIG. 10 illustrates a cross-sectional configuration of a partial region of a pixel of a liquid crystal display device according to a comparative example. In this liquid crystal display device, a liquid crystal layer 104 is sandwiched between a driving substrate 101 and a counter substrate 107, and an incident side polarizing plate 108 and an output side polarizing plate 109 are disposed outside the driving substrate 101 and the counter substrate 107. Are pasted together. A pixel electrode 102 is provided for each pixel on the surface of the driving substrate 101 on the liquid crystal layer 104 side, and an alignment film 103 is formed to cover the surface of the pixel electrode 102. On the surface of the counter substrate 107 on the liquid crystal layer 104 side, a counter electrode 106 is disposed over almost the entire effective display area, and an alignment film 105 is formed to cover the surface of the counter electrode 106. In other words, the liquid crystal display device of the comparative example employs a so-called fine slit structure in which the pixel electrode 103 has a plurality of slits 102a1.

図11(A)に、上記比較例の映像表示時における電界分布、図11(B)は、その際の液晶分子(液晶分子104a)の配向状態を模式的に示す。但し、図11(B)において、Y(μm)は基板面においてスリット12a1の延在方向におけるスケールを示しており、Y軸において破線で囲った部分よりも上方が画素電極102のスリット102a1、下方が電極部分102a2に対応している。また、液晶分子104aを、円形部分と棒状部分とを用いて模式的に表しているが、棒状部分は液晶分子の長軸方向(ダイレクタ)を示し、円形部分はその長軸方向先端(液晶分子の“頭”)を示している。例えば、円形部分のみで示されている液晶分子104aは、基板面に対してほぼ垂直な方向に沿って立っている姿勢であることを表しており、棒状部分がより長く示されている液晶分子104a程、基板面に垂直な方向からより大きな角度で倒れていることを表している。尚、画素電極以外の構成条件およびプロセス条件は、上記実施例1と同様とした。   FIG. 11A schematically shows the electric field distribution during video display of the comparative example, and FIG. 11B schematically shows the alignment state of the liquid crystal molecules (liquid crystal molecules 104a) at that time. However, in FIG. 11B, Y (μm) indicates the scale in the extending direction of the slit 12a1 on the substrate surface, and the upper side of the portion surrounded by the broken line on the Y axis is the slit 102a1 of the pixel electrode 102 and the lower side. Corresponds to the electrode portion 102a2. In addition, the liquid crystal molecules 104a are schematically represented by using a circular portion and a rod-shaped portion, and the rod-shaped portion indicates the major axis direction (director) of the liquid crystal molecules, and the circular portion indicates the major axis direction tip (liquid crystal molecule). "Head"). For example, the liquid crystal molecules 104a shown only in a circular portion represent a posture standing along a direction substantially perpendicular to the substrate surface, and the liquid crystal molecules in which the rod-like portion is shown longer. About 104a, it represents that it has fallen at a larger angle from the direction perpendicular to the substrate surface. The configuration conditions and process conditions other than the pixel electrode were the same as those in Example 1.

比較例では、図11(A),(B)に示したように、液晶層104において、スリット102a1の直上の領域Aと、電極部分102a2の直上の領域Bとの間で、印加電圧に差が発生し易い(電界歪みが生じ易い)。このため、領域Aでは、領域Bに比べ、液晶分子104aが倒れにくい。この結果、映像表示の際には、領域Aでは領域Bに比べて透過光量が少なくなることから、スリット位置に起因して局部的に輝度の低い箇所(暗線)が生じ、透過率が低下してしまう。また、輝度分布も不均一なものとなるため、表示画質が低下する。   In the comparative example, as shown in FIGS. 11A and 11B, in the liquid crystal layer 104, there is a difference in applied voltage between the region A immediately above the slit 102a1 and the region B directly above the electrode portion 102a2. (Electric field distortion is likely to occur). For this reason, in the region A, the liquid crystal molecules 104a are less likely to fall than in the region B. As a result, when the image is displayed, the transmitted light amount in the region A is smaller than that in the region B. Therefore, a locally low-luminance portion (dark line) is generated due to the slit position, and the transmittance is reduced. End up. In addition, since the luminance distribution is not uniform, the display image quality is deteriorated.

これに対し、本実施の形態では、画素電極12が、複数のスリット12a1を有する第1サブ電極12Aと、ベタ形成された第2サブ電極12Bとの2層電極構造とされ、これらの第1サブ電極12Aおよび第2サブ電極12B間に誘電体層13が挿設されている。これにより、対向電極17、第1サブ電極12Aおよび第2サブ電極12Bの各電極への供給電位を適宜設定することにより、液晶層15のうち領域Aへ印加される電圧と、領域Bへ印加される電圧との大小関係を自在に制御可能となる。   On the other hand, in the present embodiment, the pixel electrode 12 has a two-layer electrode structure including a first sub electrode 12A having a plurality of slits 12a1 and a solidly formed second sub electrode 12B. A dielectric layer 13 is inserted between the sub electrode 12A and the second sub electrode 12B. Thereby, the voltage applied to the region A in the liquid crystal layer 15 and the voltage applied to the region B are set by appropriately setting the supply potential to each electrode of the counter electrode 17, the first sub electrode 12A, and the second sub electrode 12B. The magnitude relationship with the applied voltage can be freely controlled.

従って、映像表示の際には、液晶層15全体で電界歪みの発生を軽減させるような駆動が可能となる。このため、本実施の形態では、例えばスリット12a1のパターンに起因して透過率が低下することが抑制される。   Accordingly, when displaying an image, it is possible to drive so as to reduce the occurrence of electric field distortion in the entire liquid crystal layer 15. For this reason, in this Embodiment, it is suppressed that the transmittance | permeability falls, for example due to the pattern of slit 12a1.

(映像表示時における電位Va,Vbの設定)
詳細には、領域Aおよび領域Bにそれぞれ印加される電圧同士の差が低減されるように、第1サブ電極12Aへ供給する電位Vaと、第2サブ電極12Bに供給する電位Vbとをそれぞれ設定する。尚、ここでは、例えば電位Vaを映像信号に基づく電位とし、この電位Vaの値に応じて電位Vbを設定する場合を例に挙げて説明するが、逆に電位Vbを映像信号に基づく電位として、これに応じて電位Vaを設定するようにしてもよい。
(Setting of potential Va and Vb during video display)
Specifically, the potential Va supplied to the first sub-electrode 12A and the potential Vb supplied to the second sub-electrode 12B are reduced so that the difference between the voltages applied to the region A and the region B is reduced. Set. Note that here, for example, the case where the potential Va is a potential based on a video signal and the potential Vb is set according to the value of the potential Va will be described as an example, but conversely the potential Vb is a potential based on a video signal. Depending on this, the potential Va may be set.

電位Vbは、以下の式(1)および式(2)を満足するように設定するとよい。理想的には、以下の式(3)を満足することが望ましい。式(1),(2)を満足することにより、上述の単層構造の画素電極102を有する比較例(図8)よりも高透過率を得られる。更に、式(3)を満足することにより、領域A,B間の各電圧を略同一とすることができるため、液晶層15に形成される電界がフラットとなり、画素電極12を実質的にスリットや凹凸のないベタ電極と見做すことができる。従って、より透過率を高めることができ、また、輝度分布が均一化されるため、良好な表示画質を実現できる。
0.8{Va×(CINS+CLC)/CINS}≦Vb ………(1)
Vb≦1.2{Va×(CINS+CLC)/CINS} ………(2)
Vb=Va×(CINS+CLC)/CINS ………(3)
The potential Vb is preferably set so as to satisfy the following expressions (1) and (2). Ideally, it is desirable to satisfy the following expression (3). By satisfying the expressions (1) and (2), a higher transmittance can be obtained than in the comparative example (FIG. 8) having the pixel electrode 102 having the single layer structure described above. Furthermore, since the voltages between the regions A and B can be made substantially equal by satisfying the expression (3), the electric field formed in the liquid crystal layer 15 becomes flat, and the pixel electrode 12 is substantially slit. It can be regarded as a solid electrode with no unevenness. Accordingly, the transmittance can be further increased, and the luminance distribution is made uniform, so that a good display image quality can be realized.
0.8 {Va × (C INS + C LC ) / C INS } ≦ Vb (1)
Vb ≦ 1.2 {Va × (C INS + C LC ) / C INS } (2)
Vb = Va × (C INS + C LC ) / C INS (3)

ここで、上記式(1),(2)の導出について説明する。図12〜図14に、実施例2として、電位Vaを10V(一定)とした場合の、電位Vbと透過率との関係を示す。尚、画素電極12、液晶層15、配向膜14,16についての構成条件およびプロセス条件については、上記実施例1と同様とした。但し、誘電体層13の厚みTを、図12では200nm、図13では400nm、図14では1000nmとした。また、透過率は、出射光量/入射光量とし、最大透過率を1として記載している。尚、上述の単層構造の画素電極102を有する比較例(図10)における透過率は、画素電極102に電位10V(一定)を供給した場合、各図に点線で示したように0.88となった。また、T=200nmのとき、CLC=15.8×10-12F、CINS=267×10-12F、T=400nmのとき、CLC=15.8×10-12F、CINS=134×10-12F、T=1000nmのときには、CLC=15.8×10-12F、CINS=26.7×10-12Fとなった。 Here, the derivation of the above formulas (1) and (2) will be described. 12 to 14 show the relationship between the potential Vb and the transmittance when the potential Va is 10 V (constant) as Example 2. FIG. The configuration conditions and process conditions for the pixel electrode 12, the liquid crystal layer 15, and the alignment films 14 and 16 were the same as in Example 1 above. However, the thickness T of the dielectric layer 13 was 200 nm in FIG. 12, 400 nm in FIG. 13, and 1000 nm in FIG. Further, the transmittance is described as the amount of emitted light / the amount of incident light, and the maximum transmittance is described as 1. Note that the transmittance in the comparative example (FIG. 10) having the pixel electrode 102 having the single-layer structure described above is 0.88 when a potential of 10 V (constant) is supplied to the pixel electrode 102 as shown by the dotted line in each figure. It became. When T = 200 nm, C LC = 15.8 × 10 −12 F, C INS = 267 × 10 −12 F, and when T = 400 nm, C LC = 15.8 × 10 −12 F, C INS When C = 134 × 10 −12 F and T = 1000 nm, C LC = 15.8 × 10 −12 F and C INS = 26.7 × 10 −12 F.

実施例2では、誘電体層13の厚みTの大きさに応じて静電容量CINSが変化するため、電位Vbに対する透過率特性は異なってくるが、いずれのケースにおいても、比較例の透過率(0.88)を上回る透過率を実現することが望ましい。表1に、誘電体層13の厚みTが200nm,400nm,1000nmの各場合における理想的な電位(上記式(3)を満たす電位)Vb0、透過率が0.88となる電位(比較例と同等の透過率となる電位)Vb1、およびこれらの比(Vb1/Vb0)を示す。 In Example 2, since the capacitance C INS changes according to the thickness T of the dielectric layer 13, the transmittance characteristics with respect to the potential Vb are different. In any case, the transmission of the comparative example is different. It is desirable to achieve a transmittance that exceeds the rate (0.88). Table 1 shows an ideal potential (potential satisfying the above formula (3)) Vb0 and a potential at which the transmittance becomes 0.88 (in comparison with the comparative example) when the thickness T of the dielectric layer 13 is 200 nm, 400 nm, and 1000 nm. A potential Vb1 having an equivalent transmittance and a ratio thereof (Vb1 / Vb0) are shown.

Figure 2011221400
Figure 2011221400

表1に示したように、厚みT=200nmの場合、電位Vb0が10.6V、電位Vb1が8.2Vとなり、厚みT=400nmの場合、電位Vb0が11.2V、電位Vb1が8.9Vとなり、厚みT=1000nmの場合、電位Vb0が13.0V、電位Vb1が9.6Vとなった。また、Vb1/Vb0は、それぞれ0.77、0.80、0.75となり、理想的な電位Vb0に対する電位Vb1の変動幅はそれぞれ、23%、20%、25%となった。これらの結果から、比較例よりも高透過率を実現するためには、理想的な電位Vb0に対する変動幅が20%以内となるように、電位Vbを設定することが望ましいことがわかる。即ち、上記式(3)によって与えられる電位Vbが理想的な値ではあるが、その0.8倍以上1.2倍以下であれば(つまり、上記式(1),(2)を満足すれば)、比較例よりも高透過率を実現可能となる。 As shown in Table 1, when the thickness T = 200 nm, the potential Vb0 is 10.6V and the potential Vb1 is 8.2V. When the thickness T = 400 nm, the potential Vb0 is 11.2V and the potential Vb1 is 8.9V. Thus, when the thickness T = 1000 nm, the potential Vb0 was 13.0V and the potential Vb1 was 9.6V. Vb1 / Vb0 was 0.77, 0.80, and 0.75, respectively, and the fluctuation range of the potential Vb1 with respect to the ideal potential Vb0 was 23%, 20%, and 25%, respectively. From these results, it can be seen that it is desirable to set the potential Vb so that the fluctuation range with respect to the ideal potential Vb0 is within 20% in order to achieve higher transmittance than the comparative example. That is, the potential Vb given by the above equation (3) is an ideal value, but if it is 0.8 times or more and 1.2 times or less (that is, the above equations (1) and (2) are satisfied). A higher transmittance than in the comparative example.

図15(A)〜(D)には、上記の式(1),(2)を満足する電位Va,Vbにより、液晶層15に形成される電界分布(等電位分布)についての実施例(実施例3)を示す。但し、各図において、X(μm)は基板面においてスリット12a1の延在方向と直交する方向におけるスケールを示している。Z(μm)は、液晶層15の厚み方向におけるスケールであり、Z=0を第1サブ電極12A側(配向膜14側)、Z=3.5μmを対向電極側(配向膜16側)とする。また、液晶表示パネル2において、第1サブ電極12A、誘電体層13、配向膜14,16および液晶層15の構成要件およびプロセス条件を上記実施例1と同様とした。これにより、実施例3においても、CLC=15.8×10-12F、CINS=267×10-12Fとなった。 15A to 15D show examples of electric field distributions (equipotential distributions) formed in the liquid crystal layer 15 by the potentials Va and Vb satisfying the above expressions (1) and (2). Example 3) is shown. However, in each figure, X (μm) indicates a scale in a direction orthogonal to the extending direction of the slit 12a1 on the substrate surface. Z (μm) is a scale in the thickness direction of the liquid crystal layer 15, where Z = 0 is the first sub-electrode 12A side (alignment film 14 side), and Z = 3.5 μm is the counter electrode side (alignment film 16 side). To do. In the liquid crystal display panel 2, the configuration requirements and process conditions of the first sub-electrode 12A, the dielectric layer 13, the alignment films 14 and 16, and the liquid crystal layer 15 were the same as those in Example 1. Thereby, also in Example 3, it was set to CLC = 15.8 * 10 < -12 > F and CINS = 267 * 10 < -12 > F.

このような液晶表示パネル2に対し、電位Vaを10V(一定)に設定し、電位Vbを変化させつつ液晶層15に電圧を印加した。具体的には、電位Vbの電位Vaに対する比(Vb/Va)を、それぞれ1、1.05、1.1、1.2となるように設定した。図15(A)〜(D)に示したように、上記式(1),(2)を満足して電位Va,Vbを設定することにより、液晶層15では、上記比較例における電界分布(図11(A))と比べ、領域A,B間での電圧差が低減され、電界歪みが軽減されていることがわかる。これにより、スリット12a1に起因して生じる暗線の発生が抑制され、高透過率が実現される(図16(A)〜(D))。図16(A)〜(D)は、実施例3におけるXY平面における透過率分布の測定結果である。   For such a liquid crystal display panel 2, the potential Va was set to 10 V (constant), and a voltage was applied to the liquid crystal layer 15 while changing the potential Vb. Specifically, the ratio of the potential Vb to the potential Va (Vb / Va) was set to be 1, 1.05, 1.1, and 1.2, respectively. As shown in FIGS. 15A to 15D, by setting the potentials Va and Vb while satisfying the above expressions (1) and (2), the liquid crystal layer 15 has the electric field distribution ( Compared with FIG. 11A, it can be seen that the voltage difference between the regions A and B is reduced, and the electric field distortion is reduced. Thereby, generation | occurrence | production of the dark line resulting from the slit 12a1 is suppressed, and high transmittance | permeability is implement | achieved (FIG. 16 (A)-(D)). 16A to 16D are measurement results of the transmittance distribution on the XY plane in Example 3. FIG.

また、ここでは、図15(B)に示したVb/Va=1.05(Vb=10.5V)の場合が、上記式(3)を満たすVb=10.6Vと近く、ほぼ理想的な電界分布(フラットな電界分布)となっている。但し、電位Va,Vbの組み合わせは、これに限定されず、映像信号に基づく電位、液晶層15の液晶材料や厚み、モノマー材料、第1サブ電極12Aのスリット12a1および電極部分12a2のスケール、誘電体層13の材料や厚み等に応じて、適宜設定すればよい。   Further, here, the case of Vb / Va = 1.05 (Vb = 10.5 V) shown in FIG. 15B is close to Vb = 10.6 V satisfying the above formula (3), which is almost ideal. It has an electric field distribution (flat electric field distribution). However, the combination of the potentials Va and Vb is not limited to this. The potential based on the video signal, the liquid crystal material and thickness of the liquid crystal layer 15, the monomer material, the scale of the slit 12a1 and the electrode portion 12a2 of the first sub-electrode 12A, the dielectric What is necessary is just to set suitably according to the material, thickness, etc. of the body layer 13. FIG.

尚、上記式(3)の代わりに、上記製造プロセスにおいて式(6)を満足するように電位Va,Vbを設定する場合と同様の理由から、電位Va,Vbを互いに等しく、即ち、以下の式(4)を満足するようにしてもよい。
Vb=Va ………(4)
Instead of the above formula (3), the potentials Va and Vb are equal to each other for the same reason as the case where the potentials Va and Vb are set so as to satisfy the formula (6) in the manufacturing process. Expression (4) may be satisfied.
Vb = Va (4)

以上説明したように、本実施の形態では、画素電極12が、第1サブ電極12Aと第2サブ電極12Bとの2層電極構造とすると共に、これらの第1サブ電極12Aおよび第2サブ電極12B間に誘電体層13を設ける。このため、第1サブ電極12Aおよび第2サブ電極12Bへ供給する電位Va,Vbを適宜設定することで、液晶層15のうちのスリット直上の領域Aへの印加電圧と、スリットのない領域Bへの印加電圧との大小関係を目的に応じて自在に制御可能となる。例えば、映像表示時には、スリット12a1からの影響を極力低減して液晶層15全体で電界歪みを軽減するような駆動を行うことができ、この結果、例えばスリット位置に起因した局部的な透過率低下を抑制できる。一方で、製造プロセス(プレチルト付与工程)においては、スリット12a1の機能を効果的に発揮させ、プレチルト付与に有利な電界歪み(横電界)を発生させることができる。よって、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能となる。   As described above, in the present embodiment, the pixel electrode 12 has a two-layer electrode structure of the first sub electrode 12A and the second sub electrode 12B, and the first sub electrode 12A and the second sub electrode. A dielectric layer 13 is provided between 12B. Therefore, by appropriately setting the potentials Va and Vb to be supplied to the first sub electrode 12A and the second sub electrode 12B, the applied voltage to the region A immediately above the slit in the liquid crystal layer 15 and the region B without the slit The magnitude relationship with the applied voltage can be freely controlled according to the purpose. For example, at the time of displaying an image, it is possible to perform driving so as to reduce the electric field distortion in the entire liquid crystal layer 15 by reducing the influence from the slit 12a1 as much as possible. As a result, for example, a local transmittance decrease due to the slit position Can be suppressed. On the other hand, in the manufacturing process (pretilt imparting step), the function of the slit 12a1 can be effectively exhibited, and an electric field distortion (lateral electric field) advantageous for imparting the pretilt can be generated. Therefore, it is possible to improve the transmittance while maintaining good voltage response characteristics.

以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、第1サブ電極12Aへの供給電位Vaを10V(一定)とし、この電位Vaと上記式(1)〜(6)のいずれかに基づいて、電位Vbを設定する場合を例に挙げて説明したが、電位Vaは勿論10Vに限らず、他の値としてもよい。   Although the present invention has been described with reference to the embodiments and examples, the present invention is not limited to these embodiments and the like, and various modifications are possible. For example, in the above-described embodiment, the supply potential Va to the first sub-electrode 12A is set to 10V (constant), and the potential Vb is set based on this potential Va and any one of the above formulas (1) to (6). However, the potential Va is of course not limited to 10 V, and may be other values.

また、映像表示時には、電位Vaを映像信号に基づく電位として説明したが、映像信号に基づく電位を電位Vbとしてもよく、あるいは、映像信号に応じて電位Va,Vbの双方を上記(1)〜(4)に基づいて適切な値にそれぞれ設定してもよい。   Further, in the video display, the potential Va is described as the potential based on the video signal. However, the potential based on the video signal may be set as the potential Vb, or both of the potentials Va and Vb are set in the above (1) to An appropriate value may be set based on (4).

更に、本発明の液晶表示装置における各層の材料や厚み、寸法等は、上述したものに限定されない。例えば、液晶層15や誘電体層13については、その材料や厚み等の選定の仕方により、各電極間の静電容量CLC,CINSが変化するが、上記式(1)〜(6)のいずれかに基づいて電位Va,Vbを設定すればよい。また、第1サブ電極12Aでは、スリットの幅Sと電極部分の幅Lとが互いに等しい(S=L=4μm)である場合を例に挙げて説明したが、スリットの幅Sと電極部分の幅Lとは互いに異なっていてもよい。 Furthermore, the material, thickness, dimensions, and the like of each layer in the liquid crystal display device of the present invention are not limited to those described above. For example, for the liquid crystal layer 15 and the dielectric layer 13, the capacitances C LC and C INS between the electrodes vary depending on the method of selecting the material, thickness, etc., but the above formulas (1) to (6) The potentials Va and Vb may be set based on one of the above. In the first sub-electrode 12A, the case where the slit width S and the electrode portion width L are equal to each other (S = L = 4 μm) has been described as an example. However, the slit width S and the electrode portion The width L may be different from each other.

1…液晶表示装置、2…液晶表示パネル、3…バックライト、10…画素、11…駆動基板、12…画素電極、12A…第1サブ電極、12a1…スリット、12a2…電極部分、12B…第2サブ電極、13…誘電体層、14,16…配向膜、15…液晶層、15a…液晶分子、17…対向電極、18…対向基板、19…入射側偏光板、20…出射側偏光板、51…データドライバ、52…ゲートドライバ、61…タイミング制御部、62…バックライト駆動部、Va,Vb…電位、CLC,CINS…静電容量、θ…プレチルト角、D1…長軸方向(ダイレクタ)。 DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device, 2 ... Liquid crystal display panel, 3 ... Backlight, 10 ... Pixel, 11 ... Drive board, 12 ... Pixel electrode, 12A ... 1st sub electrode, 12a1 ... Slit, 12a2 ... Electrode part, 12B ... 1st 2 sub-electrodes, 13 ... dielectric layer, 14, 16 ... alignment film, 15 ... liquid crystal layer, 15a ... liquid crystal molecule, 17 ... counter electrode, 18 ... counter substrate, 19 ... incident side polarizing plate, 20 ... outgoing side polarizing plate , 51 ... Data driver, 52 ... Gate driver, 61 ... Timing controller, 62 ... Backlight drive unit, Va, Vb ... Potential, C LC , C INS ... Capacitance, θ ... Pretilt angle, D1 ... Long axis direction (Director).

Claims (14)

液晶層と、
前記液晶層を挟んで対向配置された一対の基板と、
前記一対の基板のうち一方の基板の前記液晶層側に設けられた複数の画素電極と、
前記複数の画素電極に対向して、他方の基板に設けられた対向電極とを備え、
各画素電極は、前記液晶層の側から順に、1または複数のスリットを有する第1のサブ電極と、誘電体層と、少なくとも前記スリットに対向する領域に配置された第2のサブ電極とを有する
液晶表示装置。
A liquid crystal layer;
A pair of substrates disposed opposite to each other with the liquid crystal layer interposed therebetween;
A plurality of pixel electrodes provided on the liquid crystal layer side of one of the pair of substrates;
A counter electrode provided on the other substrate facing the plurality of pixel electrodes,
Each pixel electrode includes, in order from the liquid crystal layer side, a first sub-electrode having one or a plurality of slits, a dielectric layer, and a second sub-electrode disposed at least in a region facing the slits. A liquid crystal display device.
各画素電極および前記対向電極に対し電位供給を行う駆動部を備え、
前記液晶層は、前記第1のサブ電極と前記対向電極との電位差に応じた電圧が印加される第1領域と、前記第2のサブ電極と前記対向電極との電位差に応じた電圧が印加される第2領域とを含み、
前記駆動部は、前記液晶層の前記第1領域および前記第2領域に印加される各電圧同士の差が低減されるように、前記対向電極、前記第1および第2のサブ電極のそれぞれに電位供給を行う
請求項1に記載の液晶表示装置。
A drive unit for supplying a potential to each pixel electrode and the counter electrode;
The liquid crystal layer is applied with a voltage according to a potential difference between the first sub electrode and the counter electrode, a first region to which a voltage according to a potential difference between the first sub electrode and the counter electrode is applied, and a potential difference between the second sub electrode and the counter electrode. A second region to be
The driving unit applies each of the counter electrode and the first and second sub-electrodes so that a difference between voltages applied to the first region and the second region of the liquid crystal layer is reduced. The liquid crystal display device according to claim 1, wherein electric potential is supplied.
前記駆動部は、以下の式(1)および式(2)を満足するように電位供給を行う
請求項2に記載の液晶表示装置。
0.8{Va×(CINS+CLC)/CINS}<Vb ………(1)
Vb<1.2{Va×(CINS+CLC)/CINS} ………(2)
但し、
Va:第1のサブ電極と対向電極との間の電位差
Vb:第2のサブ電極と対向電極との間の電位差
INS:第1および第2のサブ電極間の静電容量
LC:第1のサブ電極および対向電極間の静電容量
とする。
The liquid crystal display device according to claim 2, wherein the driving unit supplies a potential so as to satisfy the following expressions (1) and (2).
0.8 {Va × (C INS + C LC ) / C INS } <Vb (1)
Vb <1.2 {Va × (C INS + C LC ) / C INS } (2)
However,
Va: potential difference between the first sub-electrode and the counter electrode Vb: potential difference between the second sub-electrode and the counter electrode C INS : capacitance C LC between the first and second sub-electrodes: first The capacitance between one sub-electrode and the counter electrode.
更に、以下の式(3)を満足する請求項3に記載の液晶表示装置。
Vb=Va×(CINS+CLC)/CINS ………(3)
Furthermore, the liquid crystal display device of Claim 3 which satisfies the following formula | equation (3).
Vb = Va × (C INS + C LC ) / C INS (3)
更に、以下の式(4)を満足する請求項3に記載の液晶表示装置。
Vb=Va ………(4)
Furthermore, the liquid crystal display device of Claim 3 which satisfies the following formula | equation (4).
Vb = Va (4)
各画素電極において、前記第1のサブ電極は複数のスリットを有する
請求項1ないし請求項5のいずれか1項に記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein in each pixel electrode, the first sub-electrode has a plurality of slits.
前記第2のサブ電極は、前記第1のサブ電極の全域に渡って設けられている
請求項6に記載の液晶表示装置。
The liquid crystal display device according to claim 6, wherein the second sub electrode is provided over the entire area of the first sub electrode.
前記液晶層では、前記画素電極および前記対向電極の近傍においてプレチルトが付与されている
請求項1に記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein a pretilt is applied in the vicinity of the pixel electrode and the counter electrode in the liquid crystal layer.
一対の基板のうち一方の基板に複数の画素電極を形成する工程と、
他方の基板に対向電極を形成する工程と、
前記一対の基板間に液晶層を封止する工程と、
前記画素電極と前記対向電極とを通じて前記液晶層に電圧を印加しつつ、前記液晶層を露光することにより、前記液晶層にプレチルトを付与する工程とを含み、
前記複数の画素電極を形成する工程では、
各画素電極として前記一方の基板側から、第2のサブ電極と、誘電体層と、第2のサブ電極に対向して1または複数のスリットを有する第1のサブ電極とをこの順に形成する
液晶表示装置の製造方法。
Forming a plurality of pixel electrodes on one of the pair of substrates;
Forming a counter electrode on the other substrate;
Sealing a liquid crystal layer between the pair of substrates;
Applying a pre-tilt to the liquid crystal layer by exposing the liquid crystal layer while applying a voltage to the liquid crystal layer through the pixel electrode and the counter electrode,
In the step of forming the plurality of pixel electrodes,
As each pixel electrode, a second sub-electrode, a dielectric layer, and a first sub-electrode having one or a plurality of slits are formed in this order so as to face the second sub-electrode from the one substrate side. A method for manufacturing a liquid crystal display device.
前記液晶層は、前記第1のサブ電極および前記対向電極間の電位差に応じた電圧が印加される第1領域と、前記第2のサブ電極および前記対向電極間の電位差に応じた電圧が印加される第2領域とを含み、
前記プレチルトを付与する工程では、前記液晶層の前記第1領域および前記第2領域に互いに異なる電圧を印加する
請求項9に記載の液晶表示装置の製造方法。
The liquid crystal layer is applied with a voltage according to a potential difference between the first sub electrode and the counter electrode, a first region to which a voltage according to the potential difference between the first sub electrode and the counter electrode is applied, and a potential difference between the second sub electrode and the counter electrode. A second region to be
The method for manufacturing a liquid crystal display device according to claim 9, wherein in the step of applying the pretilt, different voltages are applied to the first region and the second region of the liquid crystal layer.
以下の式(5)を満足するように、前記液晶層に電圧を印加する
請求項10に記載の液晶表示装置の製造方法。
Vb≠Va×(CINS+CLC)/CINS ………(5)
但し、
Va:第1のサブ電極と対向電極との間の電位差
Vb:第2のサブ電極と対向電極との間の電位差
INS:第1および第2のサブ電極間の静電容量
LC:第1のサブ電極および対向電極間の静電容量
とする。
The method for manufacturing a liquid crystal display device according to claim 10, wherein a voltage is applied to the liquid crystal layer so as to satisfy the following expression (5).
Vb ≠ Va × (C INS + C LC ) / C INS (5)
However,
Va: potential difference between the first sub-electrode and the counter electrode Vb: potential difference between the second sub-electrode and the counter electrode C INS : capacitance C LC between the first and second sub-electrodes: first The capacitance between one sub-electrode and the counter electrode.
更に、以下の式(6)を満足する
請求項11に記載の液晶表示装置の製造方法。
Vb=Va ………(6)
Furthermore, the manufacturing method of the liquid crystal display device of Claim 11 which satisfies the following formula | equation (6).
Vb = Va (6)
前記複数の画素電極を形成する工程では、
前記第1のサブ電極に複数のスリットを形成する
請求項9ないし請求項12のいずれか1項に記載の液晶表示装置の製造方法。
In the step of forming the plurality of pixel electrodes,
The method for manufacturing a liquid crystal display device according to claim 9, wherein a plurality of slits are formed in the first sub-electrode.
前記第2のサブ電極を前記第1のサブ電極の全域に渡って形成する
請求項13に記載の液晶表示装置の製造方法。
The method for manufacturing a liquid crystal display device according to claim 13, wherein the second sub-electrode is formed over the entire area of the first sub-electrode.
JP2010092420A 2010-04-13 2010-04-13 Liquid crystal display and method for manufacturing liquid crystal display Pending JP2011221400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010092420A JP2011221400A (en) 2010-04-13 2010-04-13 Liquid crystal display and method for manufacturing liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010092420A JP2011221400A (en) 2010-04-13 2010-04-13 Liquid crystal display and method for manufacturing liquid crystal display

Publications (1)

Publication Number Publication Date
JP2011221400A true JP2011221400A (en) 2011-11-04

Family

ID=45038428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010092420A Pending JP2011221400A (en) 2010-04-13 2010-04-13 Liquid crystal display and method for manufacturing liquid crystal display

Country Status (1)

Country Link
JP (1) JP2011221400A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566158A (en) * 2011-12-05 2012-07-11 深圳市华星光电技术有限公司 Liquid crystal substrate and method for making same
WO2013054745A1 (en) * 2011-10-14 2013-04-18 シャープ株式会社 Liquid crystal driving method and liquid crystal display device
US20140063428A1 (en) * 2012-09-05 2014-03-06 Samsung Display Co., Ltd. Display panel and method for manufacturing the same
JP2014149524A (en) * 2013-01-30 2014-08-21 Samsung Display Co Ltd Liquid Crystal Display
US9274392B2 (en) 2012-08-09 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display
KR20160112926A (en) 2015-03-18 2016-09-28 제이에스알 가부시끼가이샤 Liquid crystal display device and manufacturing method thereof, and liquid crystal aligning agent
US9459499B2 (en) 2013-10-08 2016-10-04 Samsung Display Co., Ltd. Liquid crystal display
JP2018077452A (en) * 2016-10-28 2018-05-17 Jnc株式会社 Liquid crystal display device and display

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013054745A1 (en) * 2011-10-14 2013-04-18 シャープ株式会社 Liquid crystal driving method and liquid crystal display device
JPWO2013054745A1 (en) * 2011-10-14 2015-03-30 シャープ株式会社 Liquid crystal driving method and liquid crystal display device
CN102566158A (en) * 2011-12-05 2012-07-11 深圳市华星光电技术有限公司 Liquid crystal substrate and method for making same
WO2013082755A1 (en) * 2011-12-05 2013-06-13 深圳市华星光电技术有限公司 Liquid crystal substrate and manufacturing method therefor
CN102566158B (en) * 2011-12-05 2014-12-17 深圳市华星光电技术有限公司 Liquid crystal substrate and method for making same
US9274392B2 (en) 2012-08-09 2016-03-01 Samsung Display Co., Ltd. Liquid crystal display
US20140063428A1 (en) * 2012-09-05 2014-03-06 Samsung Display Co., Ltd. Display panel and method for manufacturing the same
US9069217B2 (en) 2012-09-05 2015-06-30 Samsung Display Co., Ltd. Display panel and method for manufacturing the same
JP2014149524A (en) * 2013-01-30 2014-08-21 Samsung Display Co Ltd Liquid Crystal Display
US9459499B2 (en) 2013-10-08 2016-10-04 Samsung Display Co., Ltd. Liquid crystal display
KR20160112926A (en) 2015-03-18 2016-09-28 제이에스알 가부시끼가이샤 Liquid crystal display device and manufacturing method thereof, and liquid crystal aligning agent
JP2018077452A (en) * 2016-10-28 2018-05-17 Jnc株式会社 Liquid crystal display device and display

Similar Documents

Publication Publication Date Title
JP4543006B2 (en) Liquid crystal display element and manufacturing method thereof
CN107255895B (en) Array substrate, liquid crystal display device and driving method
JP5403459B2 (en) Liquid crystal panel and liquid crystal display device
US9612486B2 (en) Liquid crystal display device
JP2011221400A (en) Liquid crystal display and method for manufacturing liquid crystal display
TWI584032B (en) Liquid crystal display device
US8614782B2 (en) Liquid crystal lens and image display device including the same
US8482501B2 (en) Liquid crystal display device with controllable viewing angle and driving method thereof
TWI383204B (en) Multi-domain vertical alignment liquid crystal displays and method for manufacturing the same
CN107193164B (en) Array substrate, liquid crystal display device and driving method
KR20090060197A (en) Liquid crystal display and method of manufacturing the same
CN110032009A (en) Display panel, display device and anti-peeping method
CN102804036B (en) Liquid crystal display device
JP2017037135A (en) Liquid crystal display device
US7667804B2 (en) In-plane switching mode liquid crystal display device
JP3542023B2 (en) Liquid crystal display
US20110222010A1 (en) Display device and method of manufacturing the same
US8284359B2 (en) Liquid crystal panel and liquid crystal display device
JP5250014B2 (en) Liquid crystal display device and driving method thereof
JP2013120257A (en) Liquid crystal display
JP2019032431A (en) Liquid crystal display device
JP2018205588A (en) Liquid crystal display device
KR20110071642A (en) Liquid crystal display device excepting light polarizer
WO2014171202A1 (en) Liquid crystal display device
JP2001255524A (en) Liquid crystal display element