JP2011165776A - Three-terminal capacitor and method of mounting the same - Google Patents

Three-terminal capacitor and method of mounting the same Download PDF

Info

Publication number
JP2011165776A
JP2011165776A JP2010024866A JP2010024866A JP2011165776A JP 2011165776 A JP2011165776 A JP 2011165776A JP 2010024866 A JP2010024866 A JP 2010024866A JP 2010024866 A JP2010024866 A JP 2010024866A JP 2011165776 A JP2011165776 A JP 2011165776A
Authority
JP
Japan
Prior art keywords
electrode
ground
hole
terminal capacitor
chip body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010024866A
Other languages
Japanese (ja)
Inventor
Kanji Tanaka
寛司 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010024866A priority Critical patent/JP2011165776A/en
Publication of JP2011165776A publication Critical patent/JP2011165776A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a three-terminal capacitor, along with a method of mounting the same, capable of preventing a short circuit between lands in a mounting part, and capable of enhancing the mounting quality. <P>SOLUTION: The three-terminal capacitor 1-1 includes a chip 2 involving a through-electrode 3 and ground electrodes 4-1 and 4-2, external electrodes 5-1 and 5-2, and a ground external electrode 6. Further, the central part of the three-terminal capacitor 1-1 is provided with a through-bore 7 penetrating the central part of the ground external electrode 6 and the chip 2. By this arrangement, when such a situation that a solder 300 is lifted up from a through-hole 210 is caused, the lifted-up solder is allowed to escape into the through-bore 7, thereby preventing short circuit between a ground-side connecting land and a hot-side connecting land in which the three-terminal capacitor 1-1 is mounted. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

この発明は、基板の1対のホット側接続ランドと1つのグランド側接続ランド上に実装する貫通型の3端子コンデンサ及びその実装方法に関するものである。   The present invention relates to a feedthrough type three-terminal capacitor mounted on a pair of hot-side connection lands and one ground-side connection land on a substrate, and a mounting method thereof.

従来、この種の3端子コンデンサは、高速ICの電源の電荷供給用に使用する場合等に、その等価直列インダクタンス(ESL)を小さくするために、その実装構造に種々の工夫を施している。
図17は、一従来例に係る3端子コンデンサその実装構造を一部破断して示す斜視図である。
図17に示す3端子コンデンサの実装構造は、特許文献1に開示の技術であり、グランド側接続ランド上を流れる電流の方向を規制することで、構造全体の等価直列インダクタンスを低減化する。
具体的には、3端子コンデンサ100の中央の胴部を巻く周回形状のグランド外部電極101の下側に、グランド側接続ランド203を配し、図示しないグランドに下端が接続されたスルーホール210を、グランド側接続ランド203の中央部に形成している。そして、リフロー処理により、3端子コンデンサ100のグランド外部電極101とグランド側接続ランド203とを半田にて接続させている。
これにより、3端子コンデンサ100のグランド外部電極101から流出したノイズ電流I1,I2が互いに逆方向からスルーホール210に向かって流れ、スルーホール210に流入して、図示しないグランドに排出される。
したがって、ノイズ電流I1,I2が互いに逆方向から向かい合うように流れるので、それぞれの電流が発生する磁界が互いに打ち消し合い、グランド外部電極101とグランド側接続ランド203とスルーホール210との間の等価直列インダクタンスが小さくなる。この結果、3端子コンデンサ100と基板とを含むトータルの等価直列インダクタンスを小さくすることができる。
Conventionally, in order to reduce the equivalent series inductance (ESL) of this type of three-terminal capacitor when used for supplying electric power to a power supply of a high-speed IC, various mounting devices have been devised.
FIG. 17 is a perspective view showing a partially broken three-terminal capacitor mounting structure according to a conventional example.
The three-terminal capacitor mounting structure shown in FIG. 17 is a technique disclosed in Patent Document 1, and the equivalent series inductance of the entire structure is reduced by regulating the direction of the current flowing on the ground side connection land.
Specifically, a ground-side connection land 203 is arranged below the circumferential ground external electrode 101 that wraps around the central body of the three-terminal capacitor 100, and a through-hole 210 whose lower end is connected to a ground (not shown). , Formed at the center of the ground side connection land 203. Then, the ground external electrode 101 of the three-terminal capacitor 100 and the ground side connection land 203 are connected by soldering by reflow processing.
Thereby, the noise currents I1 and I2 flowing out from the ground external electrode 101 of the three-terminal capacitor 100 flow from opposite directions toward the through hole 210, flow into the through hole 210, and are discharged to the ground (not shown).
Therefore, since the noise currents I1 and I2 flow so as to face each other in opposite directions, the magnetic fields generated by the respective currents cancel each other, and an equivalent series between the ground external electrode 101, the ground side connection land 203, and the through hole 210 is obtained. Inductance is reduced. As a result, the total equivalent series inductance including the three-terminal capacitor 100 and the substrate can be reduced.

特開2003−282348号公報JP 2003-282348 A

しかし、上記した従来の技術では、次のような問題がある。
図18は、従来技術の問題点を説明するための断面図である。
図17において、3端子コンデンサ100の実装面の真裏の位置に、図示しないランドを設けて、スルーホール210をこのランドに接続した構造をとる場合がある。このような構造において、3端子コンデンサ100を実装した状態で、図示しない3端子コンデンサ等のチップ部品をリフロー処理によって基板裏側のランドに半田付けしようとすると、図18に示すように、このランド上の溶けた半田300がスルーホール210に流入して、3端子コンデンサ100側の開口からに隆起することがある。このような現象が起こると、隆起した半田300が3端子コンデンサ100の下面で押され、グランド側接続ランド203の両側(図18の左右側)からホット側接続ランド201,202に向かって広がり、グランド側接続ランド203とホット側接続ランド201,202とをショートさせてしまうおそれがある。
なお、この従来技術では、周回形状のグランド外部電極101を3端子コンデンサ100に適用して、このグランド外部電極101とグランド側接続ランド203との接続を図るようにしているが、図19に示すように、断面コの字状の1対のグランド外部電極101′,101′を用いた3端子コンデンサ100′の場合にも、半田300がスルーホール210から隆起して、上記と同様に、ショート事故が発生するおそれがある。
However, the conventional techniques described above have the following problems.
FIG. 18 is a cross-sectional view for explaining the problems of the prior art.
In FIG. 17, there may be a structure in which a land (not shown) is provided at a position directly behind the mounting surface of the three-terminal capacitor 100 and the through hole 210 is connected to the land. In such a structure, when a three-terminal capacitor 100 is mounted and a chip component such as a three-terminal capacitor (not shown) is to be soldered to the land on the back side of the substrate by reflow processing, the land on the land is shown in FIG. The melted solder 300 may flow into the through hole 210 and protrude from the opening on the three-terminal capacitor 100 side. When such a phenomenon occurs, the raised solder 300 is pushed by the lower surface of the three-terminal capacitor 100 and spreads from both sides (left and right sides in FIG. 18) of the ground side connection land 203 toward the hot side connection lands 201 and 202. There is a possibility that the ground side connection land 203 and the hot side connection lands 201 and 202 are short-circuited.
In this prior art, the circular ground external electrode 101 is applied to the three-terminal capacitor 100 to connect the ground external electrode 101 and the ground-side connection land 203, as shown in FIG. As described above, also in the case of the three-terminal capacitor 100 ′ using a pair of ground external electrodes 101 ′ and 101 ′ having a U-shaped cross section, the solder 300 protrudes from the through hole 210 and is short-circuited as described above. An accident may occur.

この発明は、上述した課題を解決するためになされたもので、実装部におけるランド間のショートを防止して、実装品質の向上を図ることができる3端子コンデンサ及びその実装方法を提供することを目的とする。   The present invention has been made to solve the above-described problem, and provides a three-terminal capacitor capable of preventing a short circuit between lands in a mounting portion and improving the mounting quality, and a mounting method thereof. Objective.

上記課題を解決するために、請求項1の発明は、絶縁性部材で形成したチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、チップ体の前面及び後面にそれぞれ形成され且つ貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部を巻くように設けられ且つグランド電極の両端に電気的に接続された周回形状のグランド外部電極とを備える3端子コンデンサであって、グランド外部電極の下面中央部からチップ体の胴部上下方向に貫通する貫通孔を設け、貫通電極を抜ける孔を、貫通孔よりも大径に設定すると共に、この孔内に位置する貫通孔の外側と貫通電極の孔の内側との間に、絶縁性部材を介在させて、貫通電極が貫通孔内に露出しないように設定した構成とする。
かかる構成により、基板上に、第1及び第2のホット側接続ランドが所定間隔で配設され、中央部にスルーホールを有するグランド側接続ランドがこれら第1及び第2のホット側接続ランドの間の中央のスペースに配設されている場合に、この発明の3端子コンデンサを、これらグランド側接続ランドと第1及び第2のホット側接続ランドとに実装することができる。
具体的には、3端子コンデンサの第1及び第2の外部電極を、第1及び第2のホット側接続ランド上に載置し、貫通孔をスルーホールの真上に位置させた状態で、グランド外部電極を、グランド側接続ランドに載置する。しかる後、リフロー処理を行うことで、第1及び第2の外部電極を第1及び第2のホット側接続ランド上に接続し、グランド外部電極をグランド側接続ランドに接続することができる。これにより、3端子コンデンサの実装が完了する。
ところで、当該3端子コンデンサの実装面の真裏の位置に、ランドが設けられ、スルーホールがこのランドにも接続されている場合がある。このような場合に、3端子コンデンサを実装した状態で、3端子コンデンサ等のチップ部品をリフロー処理によってそのランドに半田付けしようとすると、その溶けた半田が、スルーホールから流入することがある。すると、この半田は、当該3端子コンデンサが接続されているグランド側接続ランドのスルーホール開口から隆起し、第1及び第2のホット側接続ランド側に広がろうとする。
しかし、この発明の3端子コンデンサを上記のように実装することで、スルーホールから隆起した半田は、グランド外部電極の下面中央部に位置する貫通孔の開口から貫通孔内に入り込み、第1及び第2のホット側接続ランド側に広がることはない。したがって、裏面側のリフロー処理時に、半田が広がって、グランド側接続ランドと第1及び第2のホット側接続ランドとをショートさせるという事態は生じない。
また、この発明の3端子コンデンサでは、貫通電極を抜ける孔を、貫通孔よりも大径に設定すると共に、この孔内に位置する貫通孔の外側と貫通電極の孔の内側との間に、絶縁性部材を介在させて、貫通電極が貫通孔内に露出しないように設定した構成をとっているので、貫通孔内に入った半田が貫通電極と接触することはない。
3端子コンデンサを実装した状態で、ノイズ電流が第1及び第2のホット側接続ランドが接続された配線に発生すると、ノイズ電流は、3端子コンデンサの第1及び第2の外部電極の一方から貫通電極に流れ込み、これと対向するグランド電極を通じてグランド外部電極からグランド側接続ランドへと排出される。このとき、ノイズ電流はグランド側接続ランド上を互いに逆方向から中央のスルーホールに向かって流れるので、それぞれの電流が発生する磁界が互いに打ち消し合い、グランド外部電極とグランド側接続ランドとスルーホールとの間の等価直列インダクタンスが小さくなる。
In order to solve the above-described problems, the invention of claim 1 includes a chip body formed of an insulating member, a through electrode embedded in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body, A ground electrode facing the through electrode in the vertical direction and having both ends exposed on both side surfaces of the chip body, and first and second electrodes formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode, respectively. A three-terminal capacitor comprising a second external electrode and a circular ground external electrode provided so as to wrap around the center of the body of the chip body and electrically connected to both ends of the ground electrode, A through hole that penetrates from the center of the lower surface of the electrode in the vertical direction of the body portion of the chip body is provided. Between the inner hole of the through electrode, by interposing an insulating member, the through electrode is configured to set so as not to be exposed in the through hole.
With such a configuration, the first and second hot-side connection lands are arranged on the substrate at a predetermined interval, and the ground-side connection land having a through hole at the center is formed by the first and second hot-side connection lands. When disposed in the central space between them, the three-terminal capacitor of the present invention can be mounted on these ground side connection lands and the first and second hot side connection lands.
Specifically, the first and second external electrodes of the three-terminal capacitor are placed on the first and second hot-side connection lands, and the through hole is positioned directly above the through hole. The ground external electrode is placed on the ground side connection land. Thereafter, by performing a reflow process, the first and second external electrodes can be connected to the first and second hot-side connection lands, and the ground external electrode can be connected to the ground-side connection lands. This completes the mounting of the three-terminal capacitor.
Incidentally, a land may be provided at a position directly behind the mounting surface of the three-terminal capacitor, and a through hole may be connected to this land. In such a case, if a chip component such as a three-terminal capacitor is to be soldered to the land by a reflow process with the three-terminal capacitor mounted, the melted solder may flow from the through hole. Then, this solder rises from the through-hole opening of the ground side connection land to which the three-terminal capacitor is connected, and tends to spread toward the first and second hot side connection lands.
However, by mounting the three-terminal capacitor of the present invention as described above, the solder raised from the through hole enters the through hole from the opening of the through hole located at the center of the lower surface of the ground external electrode, and the first and It does not spread to the second hot side connection land side. Therefore, during the reflow process on the back surface side, there is no situation where the solder spreads and the ground side connection land and the first and second hot side connection lands are short-circuited.
Further, in the three-terminal capacitor of the present invention, the hole through the through electrode is set to have a larger diameter than the through hole, and between the outside of the through hole located in the hole and the inside of the through electrode hole, Since the insulating member is interposed so that the through electrode is not exposed in the through hole, the solder that has entered the through hole does not come into contact with the through electrode.
When a noise current is generated in the wiring to which the first and second hot side connection lands are connected in a state where the three-terminal capacitor is mounted, the noise current is generated from one of the first and second external electrodes of the three-terminal capacitor. It flows into the through electrode and is discharged from the ground external electrode to the ground side connection land through the ground electrode opposite to the through electrode. At this time, since the noise current flows on the ground side connection land from opposite directions toward the center through hole, the magnetic fields generated by the respective currents cancel each other, and the ground external electrode, the ground side connection land, and the through hole The equivalent series inductance between is reduced.

請求項2の発明は、絶縁性部材で形成したチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、チップ体の前面及び後面にそれぞれ形成され且つ貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部において一方の側面から少なくとも下面縁部に渡って形成され且つグランド電極の一方端部に接続された折曲形状の第1のグランド外部電極と、チップ体の胴部中央部において他方の側面から少なくとも下面縁部に渡って形成され且つグランド電極の他方端部に接続された折曲形状の第2のグランド外部電極とを備える3端子コンデンサであって、チップ体の胴部下面中央部から上下方向に貫通する貫通孔を設け、貫通電極を抜ける孔を、貫通孔よりも大径に設定すると共に、この孔内に位置する貫通孔の外側と貫通電極の孔の内側との間に、絶縁性部材を介在させて、貫通電極が貫通孔内に露出しないように設定した構成とする。
かかる構成により、3端子コンデンサの第1及び第2の外部電極を、第1及び第2のホット側接続ランド上に載置し、貫通孔をスルーホールの真上に位置させた状態で、第1及び第2のグランド外部電極を、グランド側接続ランドに載置することができる。しかる後、リフロー処理を行うことで、第1及び第2の外部電極を第1及び第2のホット側接続ランド上に接続し、第1及び第2のグランド外部電極をグランド側接続ランドに接続することができる。
また、半田がスルーホールから隆起するような事態が生じたとしても、その半田は、チップ体の胴部下面中央部に位置する貫通孔の開口から貫通孔内に入り込むので、半田が、第1及び第2のホット側接続ランド側に広がって、グランド側接続ランドと第1及び第2のホット側接続ランドとをショートさせるという事態は生じない。
また、この3端子コンデンサも、貫通電極を抜ける孔が、貫通孔よりも大径に設定されているので、貫通孔内に入った半田が貫通電極と接触することはない。
According to a second aspect of the present invention, there is provided a chip body formed of an insulating member, a through electrode embedded in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body, and opposed to the through electrode in the vertical direction. A ground electrode having both ends exposed on both side surfaces of the chip body; first and second external electrodes formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode; A bent first ground external electrode formed from one side surface to at least a lower surface edge portion and connected to one end portion of the ground electrode in the center portion of the body body, and the body center portion of the chip body And a bent second ground external electrode formed from the other side surface to at least the lower surface edge and connected to the other end of the ground electrode. A through hole penetrating in the vertical direction from the central portion of the bottom surface of the body portion is provided, and the hole extending through the through electrode is set to have a larger diameter than the through hole, and the outside of the through hole located in the hole and the through electrode An insulating member is interposed between the inside of the through hole and the through electrode is set not to be exposed in the through hole.
With such a configuration, the first and second external electrodes of the three-terminal capacitor are placed on the first and second hot side connection lands, and the through hole is positioned directly above the through hole. The first and second ground external electrodes can be placed on the ground-side connection land. Thereafter, by performing a reflow process, the first and second external electrodes are connected to the first and second hot-side connection lands, and the first and second ground external electrodes are connected to the ground-side connection land. can do.
Further, even if a situation occurs in which the solder rises from the through hole, the solder enters the through hole from the opening of the through hole located at the center of the lower surface of the body portion of the chip body. There is no situation where the ground side connection land and the first and second hot side connection lands are short-circuited by spreading to the second hot side connection land side.
Also, in this three-terminal capacitor, the hole through the through electrode is set to have a larger diameter than the through hole, so that the solder that has entered the through hole does not come into contact with the through electrode.

請求項3の発明は、請求項2に記載の3端子コンデンサにおいて、貫通孔の内壁に、導電膜を付着させて、当該導電膜と上記グランド電極とを電気的に接続した構成とする。
かかる構成により、半田がスルーホールから隆起するような事態が生じた場合には、その半田が、チップ体の胴部下面中央部に位置する貫通孔の開口から貫通孔内に入り込み、導電膜を通じて、グランド電極と電気的に接続するので、チップ体内部のグランド電極と外部のスルーホールとが、半田を介して電気的に接続されることとなる。
According to a third aspect of the present invention, in the three-terminal capacitor according to the second aspect, a conductive film is attached to the inner wall of the through hole, and the conductive film and the ground electrode are electrically connected.
With this configuration, when a situation occurs in which the solder rises from the through hole, the solder enters the through hole from the opening of the through hole located at the center of the lower surface of the body portion of the chip body and passes through the conductive film. Since it is electrically connected to the ground electrode, the ground electrode inside the chip body and the external through-hole are electrically connected via solder.

請求項4の発明は、絶縁性のチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、チップ体の前面及び後面にそれぞれ形成され且つ貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部を巻くように設けられ且つグランド電極の両端に電気的に接続された周回形状のグランド外部電極とを備える3端子コンデンサであって、グランド外部電極の下面中央部からチップ体の胴部下面に渡って上方向に所定高さだけ凹む凹部を設けた構成とする。
かかる構成により、3端子コンデンサの第1及び第2の外部電極を、第1及び第2のホット側接続ランド上に載置し、凹部をスルーホールの真上に位置させた状態で、グランド外部電極を、グランド側接続ランドに載置することができる。しかる後、リフロー処理を行うことで、第1及び第2の外部電極を第1及び第2のホット側接続ランド上に接続し、グランド外部電極をグランド側接続ランドに接続することができる。
また、半田がスルーホールから隆起するような事態が生じたとしても、その半田は、グランド外部電極の下面中央部に位置する凹部内に入り込むので、半田が、第1及び第2のホット側接続ランド側に広がって、グランド側接続ランドと第1及び第2のホット側接続ランドとをショートさせるという事態は生じない。
According to a fourth aspect of the present invention, there is provided an insulating chip body, a through electrode embedded in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body, opposite to the through electrode in the vertical direction, and both ends thereof A ground electrode exposed on each side of the chip body; first and second external electrodes formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode; and the body of the chip body A three-terminal capacitor that is provided so as to wrap around the central portion of the ground electrode and is electrically connected to both ends of the ground electrode. It is set as the structure which provided the recessed part dented only predetermined height upwards over the lower surface.
With this configuration, the first and second external electrodes of the three-terminal capacitor are placed on the first and second hot-side connection lands, and the concave portion is positioned directly above the through hole. The electrode can be placed on the ground side connection land. Thereafter, by performing a reflow process, the first and second external electrodes can be connected to the first and second hot-side connection lands, and the ground external electrode can be connected to the ground-side connection lands.
Even if the solder is raised from the through hole, the solder enters the recess located at the center of the lower surface of the ground external electrode, so that the solder is connected to the first and second hot-side connections. There is no situation where the ground side connection land and the first and second hot side connection lands are short-circuited.

請求項5の発明は、絶縁性のチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、チップ体の前面及び後面にそれぞれ形成され且つ貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部において一方の側面から少なくとも下面縁部に渡って形成され且つグランド電極の一方端部に接続された折曲形状の第1のグランド外部電極と、チップ体の胴部中央部において他方の側面から少なくとも下面縁部に渡って形成され且つグランド電極の他方端部に接続された折曲形状の第2のグランド外部電極とを備える3端子コンデンサであって、チップ体の胴部下面中央部から上方向に所定高さだけ凹む凹部を設けた構成とする。
かかる構成により、3端子コンデンサの第1及び第2の外部電極を、第1及び第2のホット側接続ランド上に載置し、凹部をスルーホールの真上に位置させた状態で、第1及び第2のグランド外部電極をグランド側接続ランドに載置することができる。しかる後、リフロー処理を行うことで、第1及び第2の外部電極を第1及び第2のホット側接続ランド上に接続し、第1及び第2のグランド外部電極をグランド側接続ランドに接続することができる。
また、半田がスルーホールから隆起するような事態が生じたとしても、その半田は、チップ体の胴部下面中央部に位置する凹部に入り込むので、半田が、第1及び第2のホット側接続ランド側に広がって、グランド側接続ランドと第1及び第2のホット側接続ランドとをショートさせるという事態は生じない。
According to a fifth aspect of the present invention, there is provided an insulating chip body, a through electrode embedded in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body, opposite to the through electrode in the vertical direction, and both ends thereof A ground electrode exposed on each side of the chip body; first and second external electrodes formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode; and the body of the chip body A bent first ground external electrode formed from one side surface to at least a lower surface edge portion and connected to one end portion of the ground electrode in the central portion of the chip portion, and the other in the central portion of the body portion of the chip body. A three-terminal capacitor comprising a bent second ground external electrode formed at least from the side surface to the lower surface edge and connected to the other end of the ground electrode, the body of the chip body A structure in which a concave portion concaved by a predetermined height upward from the plane central part.
With this configuration, the first and second external electrodes of the three-terminal capacitor are placed on the first and second hot-side connection lands, and the concave portion is positioned directly above the through hole. The second ground external electrode can be placed on the ground-side connection land. Thereafter, by performing a reflow process, the first and second external electrodes are connected to the first and second hot-side connection lands, and the first and second ground external electrodes are connected to the ground-side connection land. can do.
Further, even if a situation in which the solder rises from the through hole occurs, the solder enters the recess located at the center of the lower surface of the body portion of the chip body, so that the solder is connected to the first and second hot side connections. There is no situation where the ground side connection land and the first and second hot side connection lands are short-circuited.

請求項6の発明は、3端子コンデンサを、基板上に所定間隔で配設された第1及び第2のホット側接続ランドと、これら第1及び第2のホット側接続ランドの間の中央のスペースに配設され且つその中央部にスルーホールを有するグランド側接続ランドとに実装する3端子コンデンサの実装方法であって、3端子コンデンサとして、請求項1ないし請求項3のいずれかに記載の3端子コンデンサを用い、3端子コンデンサの第1及び第2の外部電極を、第1及び第2のホット側接続ランド上に接続し、貫通孔をスルーホールの真上に位置させた状態で、グランド外部電極をグランド側接続ランドに接続した構成とする。
かかる構成により、半田がスルーホールから隆起するような事態が生じたとしても、その半田は、貫通孔の開口から3端子コンデンサの貫通孔内に入り込むので、半田が、第1及び第2のホット側接続ランド側に広がって、グランド側接続ランドと第1及び第2のホット側接続ランドとをショートさせるという事態は生じない。
According to the invention of claim 6, a three-terminal capacitor is provided at the center between the first and second hot side connection lands disposed at a predetermined interval on the substrate and the first and second hot side connection lands. A 3-terminal capacitor mounting method for mounting on a ground-side connection land that is disposed in a space and has a through hole in the center thereof, wherein the 3-terminal capacitor is as claimed in any one of claims 1 to 3. Using a three-terminal capacitor, the first and second external electrodes of the three-terminal capacitor are connected to the first and second hot side connection lands, and the through hole is positioned directly above the through hole. The ground external electrode is connected to the ground side connection land.
With such a configuration, even if a situation occurs in which the solder rises from the through hole, the solder enters the through hole of the three-terminal capacitor from the opening of the through hole. There is no situation where the ground side connection land and the first and second hot side connection lands are short-circuited by spreading to the side connection land side.

請求項7の発明は、3端子コンデンサを、基板上に所定間隔で配設された第1及び第2のホット側接続ランドと、これら第1及び第2のホット側接続ランドの間の中央のスペースに配設され且つその中央部にスルーホールを有するグランド側接続ランドとに実装する3端子コンデンサの実装方法であって、3端子コンデンサとして、請求項4又は請求項5に記載の3端子コンデンサを用い、3端子コンデンサの第1及び第2の外部電極を、第1及び第2のホット側接続ランド上に接続し、凹部をスルーホールの真上に位置させた状態で、グランド外部電極をグランド側接続ランドに接続した構成とする。
かかる構成により、半田がスルーホールから隆起するような事態が生じたとしても、その半田は、3端子コンデンサの凹部内に入り込むので、半田が、第1及び第2のホット側接続ランド側に広がって、グランド側接続ランドと第1及び第2のホット側接続ランドとをショートさせるという事態は生じない。
According to the seventh aspect of the present invention, a three-terminal capacitor is provided at the center between the first and second hot-side connection lands disposed at a predetermined interval on the substrate and the first and second hot-side connection lands. A three-terminal capacitor mounting method for mounting on a ground-side connection land disposed in a space and having a through hole in the center thereof, wherein the three-terminal capacitor is a three-terminal capacitor. The first and second external electrodes of the three-terminal capacitor are connected to the first and second hot-side connection lands, and the ground external electrode is connected with the recess positioned right above the through hole. It is configured to be connected to the ground side connection land.
With such a configuration, even if a situation occurs in which the solder rises from the through hole, the solder enters the recess of the three-terminal capacitor, so that the solder spreads to the first and second hot-side connection lands. Thus, a situation in which the ground side connection land and the first and second hot side connection lands are short-circuited does not occur.

以上詳しく説明したように、この発明によれば、実装状態の3端子コンデンサに向かってスルーホールから隆起した半田を、当該3端子コンデンサに設けた貫通孔内や凹部に逃がして、グランド側接続ランドと第1及び第2のホット側接続ランドとのショートを防止するので、高品質の3端子コンデンサ実装基板を提供することができるという優れた効果がある。   As described above in detail, according to the present invention, the solder protruding from the through-hole toward the mounted three-terminal capacitor is released into the through-hole or the recess provided in the three-terminal capacitor, so that the ground side connection land And the first and second hot-side connection lands are prevented from being short-circuited, so that a high-quality three-terminal capacitor mounting board can be provided.

この発明の第1実施例に係る3端子コンデンサの内部を透過して示す斜視図である。It is a perspective view which permeate | transmits and shows the inside of the 3 terminal capacitor | condenser which concerns on 1st Example of this invention. 3端子コンデンサを示す分解斜視図である。It is a disassembled perspective view which shows a 3 terminal capacitor | condenser. 図1の矢視A−A断面図である。It is arrow AA sectional drawing of FIG. 図2の矢視B−B断面図である。It is arrow BB sectional drawing of FIG. 3端子コンデンサの実装方法を示す斜視図である。It is a perspective view which shows the mounting method of a 3 terminal capacitor | condenser. 3端子コンデンサの実装方法を示す断面図である。It is sectional drawing which shows the mounting method of a 3 terminal capacitor. 3端子コンデンサによるショート防止効果を説明するための断面図である。It is sectional drawing for demonstrating the short-circuit prevention effect by a 3 terminal capacitor | condenser. 等価直列インダクタンス低減効果を示す断面図である。It is sectional drawing which shows an equivalent series inductance reduction effect. この発明の第2実施例に係る3端子コンデンサを示す斜視図である。It is a perspective view which shows the 3 terminal capacitor based on 2nd Example of this invention. 図9の矢視C−C断面図である。FIG. 10 is a sectional view taken along the line CC in FIG. 9. 3端子コンデンサのショート防止効果を説明するための断面図である。It is sectional drawing for demonstrating the short-circuit prevention effect of a 3 terminal capacitor | condenser. この発明の第3実施例に係る3端子コンデンサを示す斜視図である。It is a perspective view which shows the 3 terminal capacitor | condenser which concerns on 3rd Example of this invention. 図12の矢視D−D断面図である。It is arrow DD sectional drawing of FIG. 3端子コンデンサのショート防止効果を説明するための断面図である。It is sectional drawing for demonstrating the short-circuit prevention effect of a 3 terminal capacitor. この発明の第4実施例に係る3端子コンデンサを示す斜視図である。It is a perspective view which shows the 3 terminal capacitor based on 4th Example of this invention. 図15の矢視E−E断面図である。It is arrow EE sectional drawing of FIG. 一従来例に係る3端子コンデンサその実装構造を一部破断して示す斜視図である。FIG. 10 is a perspective view showing a part of a mounting structure of a three-terminal capacitor according to a conventional example. 従来技術の問題点を説明するための断面図である。It is sectional drawing for demonstrating the problem of a prior art. 他の従来例に係る3端子コンデンサその実装構造を一部破断して示す斜視図である。FIG. 11 is a perspective view showing a partially broken three-terminal capacitor mounting structure according to another conventional example.

以下、この発明の最良の形態について図面を参照して説明する。   The best mode of the present invention will be described below with reference to the drawings.

図1は、この発明の第1実施例に係る3端子コンデンサの内部を透過して示す斜視図であり、図2は、3端子コンデンサを示す分解斜視図であり、図3は、図1の矢視A−A断面図であり、図4は、図2の矢視B−B断面図である。   1 is a perspective view showing the interior of a three-terminal capacitor according to a first embodiment of the present invention, FIG. 2 is an exploded perspective view showing the three-terminal capacitor, and FIG. FIG. 4 is a cross-sectional view taken along the line AA, and FIG. 4 is a cross-sectional view taken along the line BB in FIG.

図1に示すように、この実施例の3端子コンデンサ1−1は、貫通電極3及びグランド電極4−1,4−2を内包したチップ体2と、第1の外部電極としての外部電極5−1及び第2の外部電極としての外部電極5−2と、グランド外部電極6とを備えている。   As shown in FIG. 1, the three-terminal capacitor 1-1 of this embodiment includes a chip body 2 including a through electrode 3 and ground electrodes 4-1 and 4-2, and an external electrode 5 as a first external electrode. -1 and an external electrode 5-2 as a second external electrode, and a ground external electrode 6.

チップ体2は、絶縁性素材で形成されており、貫通電極3とグランド電極4−1,4−2は、このチップ体2内に積層形成されている。
具体的には、図2に示すように、グランド電極4−1をチップ体2を構成する絶縁層21上に形成し、絶縁層22をグランド電極4−1上に積層した。そして、貫通電極3を絶縁層22上に生成し、絶縁層23を貫通電極3上に積層した。しかる後、グランド電極4−2を絶縁層23上に形成し、最後に、絶縁層24をグランド電極4−2上に積層することにより、貫通電極3とグランド電極4−1,4−2を内包したチップ体2を形成した。
このように形成された貫通電極3では、図3に示すように、その前端3a及び後端3bをチップ体2の前面2a及び後面2bに露出させている。
一方、グランド電極4−1は、図4に示すように、この貫通電極3と下側に位置して対向し、その両端4a,4bをチップ体2の両側面2c,2dにそれぞれ露出させている。
また、グランド電極4−2は、貫通電極3と上側に位置して対向し、その両端4a,4bをチップ体2の両側面2c,2dにそれぞれ露出させている。
The chip body 2 is formed of an insulating material, and the through electrode 3 and the ground electrodes 4-1 and 4-2 are laminated in the chip body 2.
Specifically, as shown in FIG. 2, the ground electrode 4-1 was formed on the insulating layer 21 constituting the chip body 2, and the insulating layer 22 was stacked on the ground electrode 4-1. And the penetration electrode 3 was produced | generated on the insulating layer 22, and the insulating layer 23 was laminated | stacked on the penetration electrode 3. FIG. Thereafter, the ground electrode 4-2 is formed on the insulating layer 23, and finally the insulating layer 24 is laminated on the ground electrode 4-2, whereby the through electrode 3 and the ground electrodes 4-1 and 4-2 are formed. The included chip body 2 was formed.
In the through electrode 3 formed in this way, the front end 3a and the rear end 3b are exposed on the front surface 2a and the rear surface 2b of the chip body 2 as shown in FIG.
On the other hand, as shown in FIG. 4, the ground electrode 4-1 is positioned on the lower side and faces the through electrode 3, and both ends 4 a and 4 b are exposed on both side surfaces 2 c and 2 d of the chip body 2. Yes.
Further, the ground electrode 4-2 is located on the upper side and faces the through electrode 3, and both ends 4a and 4b thereof are exposed on both side surfaces 2c and 2d of the chip body 2, respectively.

外部電極5−1,5−2は、図1に示すように、チップ体2の前面2a側,後面2b側(図3参照)にそれぞれ形成され、貫通電極3に接続されている。
具体的には、外部電極5−1,5−2は、図3に示すように、断面コ字状をなし、チップ体2の前面2a,後面2bにおいて、貫通電極3の両端3a,3bにそれぞれ電気的に接続されている。
As shown in FIG. 1, the external electrodes 5-1 and 5-2 are respectively formed on the front surface 2 a side and the rear surface 2 b side (see FIG. 3) of the chip body 2 and are connected to the through electrode 3.
Specifically, as shown in FIG. 3, the external electrodes 5-1 and 5-2 have a U-shaped cross section, and are formed on both ends 3 a and 3 b of the through electrode 3 on the front surface 2 a and the rear surface 2 b of the chip body 2. Each is electrically connected.

一方、グランド外部電極6は、図1及び図2に示すように、周回状を成し、チップ体2の胴部中央部を巻くように設けられている。そして、このグランド外部電極6は、図4に示すように、チップ体2の両側面2c,2dに露出したグランド電極4−1,4−2の両端4a,4bに電気的に接続されている。   On the other hand, as shown in FIGS. 1 and 2, the ground external electrode 6 has a circular shape and is provided so as to wrap around the central portion of the body of the chip body 2. The ground external electrode 6 is electrically connected to both ends 4a and 4b of the ground electrodes 4-1 and 4-2 exposed on both side surfaces 2c and 2d of the chip body 2, as shown in FIG. .

この実施例では、このような3端子コンデンサ1−1に、図1に示すように貫通孔7を設けている。
すなわち、図4に示すように、貫通孔7が、グランド外部電極6の下面6aの中央部からチップ体2の胴部上方向に貫通し、グランド外部電極6の上面6bで開口している。
具体的には、図2に示すように、連通する同径の孔7a〜7dを、絶縁層21とグランド電極4−1、絶縁層22と貫通電極3、絶縁層23とグランド電極4−2、絶縁層24にそれぞれ形成し、これら孔7a〜7dに連通する孔7e,7fをグランド外部電極6の下面6a,上面6bにそれぞれ形成した。
In this embodiment, such a three-terminal capacitor 1-1 is provided with a through hole 7 as shown in FIG.
That is, as shown in FIG. 4, the through-hole 7 penetrates from the center of the lower surface 6 a of the ground external electrode 6 toward the upper portion of the body of the chip body 2 and opens at the upper surface 6 b of the ground external electrode 6.
Specifically, as shown in FIG. 2, the holes 7a to 7d having the same diameter communicated with the insulating layer 21 and the ground electrode 4-1, the insulating layer 22 and the through electrode 3, and the insulating layer 23 and the ground electrode 4-2. The holes 7e and 7f that are formed in the insulating layer 24 and communicate with the holes 7a to 7d are formed on the lower surface 6a and the upper surface 6b of the ground external electrode 6, respectively.

また、図2に示すように、絶縁層22と貫通電極3には、貫通孔7を構成する孔7bを形成したが、貫通電極3にも、直径がこの孔7bよりも大きな孔30を形成している。そして、孔30を孔7bよりも大径に設定すると共に、孔7bの外側と孔30の内側との間に、チップ体2を形成する絶縁性部材20を介在させて、貫通電極3が孔7b内に露出しないようにしている。   Further, as shown in FIG. 2, the insulating layer 22 and the through electrode 3 are formed with the hole 7b constituting the through hole 7, but the through electrode 3 is also formed with the hole 30 having a diameter larger than that of the hole 7b. is doing. The hole 30 is set to have a diameter larger than that of the hole 7b, and an insulating member 20 that forms the chip body 2 is interposed between the outer side of the hole 7b and the inner side of the hole 30 so that the through electrode 3 has a hole. 7b is not exposed.

次に、この実施例の3端子コンデンサの実装方法について説明する。
図5は、3端子コンデンサ1−1の実装方法を示す斜視図であり、図6は、3端子コンデンサ1−1の実装方法を示す断面図である。
図5に示すように、3端子コンデンサ1−1を実装する基板200上には、例えば、図示しない外部電源に接続されたホット側接続ランド201と、図示しないICの電源端子に接続されたホット側接続ランド202とが所定間隔で設けられている。そして、グランド側接続ランド203が、ホット側接続ランド201,202の間の中央のスペースに配設されている。また、等価直列インダクタンス低減用のスルーホール210が、グランド側接続ランド203の中央部に設けられ、図示しないグランドと接続されている。
Next, a method for mounting the three-terminal capacitor of this embodiment will be described.
FIG. 5 is a perspective view illustrating a mounting method of the three-terminal capacitor 1-1, and FIG. 6 is a cross-sectional view illustrating a mounting method of the three-terminal capacitor 1-1.
As shown in FIG. 5, on the board 200 on which the three-terminal capacitor 1-1 is mounted, for example, a hot-side connection land 201 connected to an external power source (not shown) and a hot side connected to a power source terminal of an IC (not shown). Side connection lands 202 are provided at predetermined intervals. The ground side connection land 203 is disposed in a central space between the hot side connection lands 201 and 202. Further, a through hole 210 for reducing equivalent series inductance is provided at the center of the ground side connection land 203 and connected to a ground (not shown).

3端子コンデンサ1−1をかかる基板200に実装するには、図6に示すように、3端子コンデンサ1−1の外部電極5−1,5−2を、ホット側接続ランド201,202上に載置し、貫通孔7をスルーホール210の真上に位置させた状態で、グランド外部電極6を、グランド側接続ランド203に載置する。
しかる後、リフロー処理を行うことで、外部電極5−1,5−2をホット側接続ランド201,202上に接続すると共に、グランド外部電極6をグランド側接続ランド203に接続することで、3端子コンデンサ1−1の実装が終わる。
In order to mount the three-terminal capacitor 1-1 on the board 200, as shown in FIG. 6, the external electrodes 5-1 and 5-2 of the three-terminal capacitor 1-1 are placed on the hot-side connection lands 201 and 202. The ground external electrode 6 is placed on the ground-side connection land 203 with the through hole 7 positioned right above the through hole 210.
Thereafter, by performing a reflow process, the external electrodes 5-1 and 5-2 are connected to the hot-side connection lands 201 and 202, and the ground external electrode 6 is connected to the ground-side connection land 203 to obtain 3 The terminal capacitor 1-1 is completely mounted.

図7は、3端子コンデンサ1−1によるショート防止効果を説明するための断面図である。
ところで、上記実装状態において、スルーホール210が、3端子コンデンサ1−1実装面の真裏に設けられた図示しないランドに接続され、図示しない3端子コンデンサ等のチップ部品がそのランド上にリフロー処理で半田付けされる場合がある。このような場合には、スルーホール210当該ランド側の開口から溶けた半田300が流入し、図7に示すように、グランド側接続ランド203のスルーホール210の開口210aから流出して隆起し、ホット側接続ランド201,202側に広がるおそれがある。
上記実装状態では、3端子コンデンサ1−1の貫通孔7が、グランド外部電極6の下面6aの中央部からチップ体2の胴部上方向に貫通しているので、この貫通孔7はスルーホール210の真上に位置する。したがって、スルーホール210の開口210aから隆起した半田300は、真上で開口するグランド外部電極6の下面6aの孔7eから貫通孔7内に入り込む。このため、半田300が、スルーホール210から溢れ、グランド外部電極6の下面6aの両側からスペースS1,S2上に広がることはない。
したがって、この実施例の3端子コンデンサ1−1を用いることで、隆起した半田300によって、グランド側接続ランド203及びホット側接続ランド201,202間がショートするという事態の発生を防止することができる。
FIG. 7 is a cross-sectional view for explaining the short-circuit preventing effect of the three-terminal capacitor 1-1.
By the way, in the mounting state, the through-hole 210 is connected to a land (not shown) provided directly behind the mounting surface of the 3-terminal capacitor 1-1, and chip parts such as a 3-terminal capacitor (not shown) are reflowed on the land. May be soldered. In such a case, the melted solder 300 flows in from the through-hole 210 through the land-side opening, and as shown in FIG. 7, flows out from the opening 210a in the through-hole 210 of the ground-side connection land 203 and rises. There is a risk of spreading to the hot-side connection lands 201 and 202 side.
In the mounted state, the through hole 7 of the three-terminal capacitor 1-1 penetrates from the center portion of the lower surface 6a of the ground external electrode 6 in the upward direction of the body portion of the chip body 2, so that the through hole 7 is a through hole. Located just above 210. Therefore, the solder 300 raised from the opening 210a of the through hole 210 enters the through hole 7 from the hole 7e on the lower surface 6a of the ground external electrode 6 opened right above. For this reason, the solder 300 does not overflow from the through hole 210 and spread on the spaces S1 and S2 from both sides of the lower surface 6a of the ground external electrode 6.
Therefore, by using the three-terminal capacitor 1-1 of this embodiment, it is possible to prevent the occurrence of a situation in which the ground-side connection land 203 and the hot-side connection lands 201 and 202 are short-circuited by the raised solder 300. .

上記のように、スルーホール210から溢れた半田300は、3端子コンデンサ1−1の貫通孔7に入り込みグランド外部電極6の上面6b側に向かうので、図7の破線で示すように、半田300が、グランド電極4−1,4−2に接触した状態になる場合がある。このような場合には、グランド電極4−1,4−2が半田300を通じてスルーホール210に直接接続した状態になる。
これに対して、半田300が、貫通電極3に接触すると、貫通電極3とグランド電極4−1,4−2とがショートした状態になり、好ましくはない。しかし、この実施例の3端子コンデンサ1−1では、貫通電極3の孔30を、貫通孔7の孔7bよりも大径に設定すると共に、孔7bの外側と孔30の内側との間に、チップ体2を形成する絶縁性部材20を介在させて、貫通電極3が孔7b内に露出しないようにしているので、貫通孔7内に入った半田300が貫通電極3と接触することはない。
As described above, the solder 300 overflowing from the through-hole 210 enters the through-hole 7 of the three-terminal capacitor 1-1 and heads toward the upper surface 6b of the ground external electrode 6. Therefore, as shown by the broken line in FIG. However, it may be in a state of being in contact with the ground electrodes 4-1 and 4-2. In such a case, the ground electrodes 4-1 and 4-2 are directly connected to the through hole 210 through the solder 300.
On the other hand, when the solder 300 contacts the through electrode 3, the through electrode 3 and the ground electrodes 4-1 and 4-2 are short-circuited, which is not preferable. However, in the three-terminal capacitor 1-1 of this embodiment, the hole 30 of the through electrode 3 is set to have a larger diameter than the hole 7b of the through hole 7, and between the outside of the hole 7b and the inside of the hole 30. Since the insulating member 20 forming the chip body 2 is interposed so that the through electrode 3 is not exposed in the hole 7b, the solder 300 entering the through hole 7 is in contact with the through electrode 3. Absent.

図8は、等価直列インダクタンス低減効果を示す断面図である。
3端子コンデンサ1−1の上記実装状態において、ICのスイッチング動作等によって高周波のノイズ電流が、ICの電源端子に生じると、ノイズ電流は、図7において、ホット側接続ランド201から3端子コンデンサ1−1の外部電極5−1を通じて貫通電極3に流れ込む。そして、図8に示すように、ノイズ電流I1,I2が、グランド電極4−1,4−2を通じてグランド外部電極6からグランド側接続ランド203へと排出される。このとき、矢印で示すように、ノイズ電流I1,I2が、グランド側接続ランド203上を互いに逆方向から中央のスルーホール210に向かって流れる。この結果、それぞれの電流I1,I2が発生する磁界が互いに打ち消し合い、グランド外部電極6とグランド側接続ランド203とスルーホール210との間の等価直列インダクタンスが小さくなる。
FIG. 8 is a cross-sectional view showing an equivalent series inductance reduction effect.
In the mounted state of the three-terminal capacitor 1-1, when a high-frequency noise current is generated at the power supply terminal of the IC due to an IC switching operation or the like, the noise current is changed from the hot-side connection land 201 to the three-terminal capacitor 1 in FIG. -1 through the through electrode 3 through the external electrode 5-1. As shown in FIG. 8, noise currents I1 and I2 are discharged from the ground external electrode 6 to the ground-side connection land 203 through the ground electrodes 4-1 and 4-2. At this time, as indicated by arrows, the noise currents I1 and I2 flow on the ground side connection land 203 from opposite directions toward the central through hole 210. As a result, the magnetic fields generated by the respective currents I1 and I2 cancel each other, and the equivalent series inductance between the ground external electrode 6, the ground side connection land 203, and the through hole 210 is reduced.

以上のように、この実施例によれば、スルーホール210から隆起した半田300を、3端子コンデンサ1−1の貫通孔7内や凹部に逃がし、グランド側接続ランド203とホット側接続ランド201,202とのショートを防止するので、高品質の3端子コンデンサ実装基板を提供することができる。   As described above, according to this embodiment, the solder 300 raised from the through hole 210 is released into the through hole 7 and the recess of the three-terminal capacitor 1-1, and the ground side connection land 203 and the hot side connection land 201, Since a short circuit with 202 is prevented, a high-quality three-terminal capacitor mounting board can be provided.

次に、この発明の第2実施例について説明する。
図9は、この発明の第2実施例に係る3端子コンデンサを示す斜視図であり、図10は、図9の矢視C−C断面図である。
この実施例は、グランド外部電極の構成が上記第1実施例と異なる。
すなわち、図9に示すように、この実施例の3端子コンデンサ1−2は、1対のグランド外部電極6−1,6−2を有する。
具体的には、図10に示すように、第1のグランド外部電極としてのグランド外部電極6−1が、チップ体2の胴部中央部において側面2cから上面2e及び下面2fの縁部に渡って形成され、全体として断面コ字状の折曲形状を成している。そして、このグランド外部電極6−1が、グランド電極4−1,4−2の端部4aに接続されて、グランド外部電極6−1とグランド電極4−1,4−2との電気的接続が図られている。
また、第2のグランド外部電極としてのグランド外部電極6−2が、チップ体2の胴部中央部において側面2dから上面2e及び下面2fの縁部に渡って形成され、このグランド外部電極6−2も全体として断面コ字状の折曲形状を成している。そして、このグランド外部電極6−2も、グランド電極4−1,4−2の端部4bに接続されて、グランド外部電極6−2とグランド電極4−1,4−2との電気的接続が図られている。
Next explained is the second embodiment of the invention.
FIG. 9 is a perspective view showing a three-terminal capacitor according to a second embodiment of the present invention, and FIG. 10 is a sectional view taken along the line CC in FIG.
This embodiment is different from the first embodiment in the configuration of the ground external electrode.
That is, as shown in FIG. 9, the three-terminal capacitor 1-2 of this embodiment has a pair of ground external electrodes 6-1 and 6-2.
Specifically, as shown in FIG. 10, the ground external electrode 6-1 as the first ground external electrode extends from the side surface 2 c to the edge of the upper surface 2 e and the lower surface 2 f at the center of the body portion of the chip body 2. As a whole, it forms a folded shape with a U-shaped cross section. The ground external electrode 6-1 is connected to the ends 4a of the ground electrodes 4-1 and 4-2, and the electrical connection between the ground external electrode 6-1 and the ground electrodes 4-1 and 4-2 is established. Is planned.
Further, a ground external electrode 6-2 as a second ground external electrode is formed from the side surface 2d to the edge of the upper surface 2e and the lower surface 2f at the center of the body portion of the chip body 2, and the ground external electrode 6-6. 2 also has a folded shape with a U-shaped cross section as a whole. The ground external electrode 6-2 is also connected to the ends 4b of the ground electrodes 4-1 and 4-2, and electrical connection between the ground external electrode 6-2 and the ground electrodes 4-1 and 4-2 is performed. Is planned.

このようなグランド外部電極6−1,6−2を有する3端子コンデンサ1−2においては、貫通孔7は、チップ体2にのみ形成されている。
具体的には、貫通孔7は、チップ体2の胴部下面2fの中央部から上面2e側に貫通している。
そして、導電膜70が、貫通孔7の内壁に付着形成され、導電膜70とグランド電極4−1,4−2とが電気的に接続されている。なお、導電膜70を貫通孔7の内壁に形成するか否かは任意であり、導電膜70を貫通孔7の内壁に形成しない3端子コンデンサもこの発明の一態様であり、発明の範囲に含まれることは勿論である。
In the three-terminal capacitor 1-2 having such ground external electrodes 6-1 and 6-2, the through hole 7 is formed only in the chip body 2.
Specifically, the through-hole 7 penetrates from the center of the body lower surface 2f of the chip body 2 to the upper surface 2e side.
A conductive film 70 is formed on the inner wall of the through hole 7, and the conductive film 70 and the ground electrodes 4-1 and 4-2 are electrically connected. Note that whether or not the conductive film 70 is formed on the inner wall of the through hole 7 is arbitrary, and a three-terminal capacitor in which the conductive film 70 is not formed on the inner wall of the through hole 7 is also an embodiment of the present invention, and is within the scope of the invention. Of course, it is included.

次に、この実施例の3端子コンデンサ1−2の実装方法について説明する。
図11は、3端子コンデンサ1−2のショート防止効果を説明するための断面図である。
図11に示すように、3端子コンデンサ1−2の場合も、上記第1実施例の3端子コンデンサ1−1と同様に、外部電極5−1,5−2(図9参照)を、基板200上のホット側接続ランド201,202(図5及び図6参照)上に載置し、貫通孔7をスルーホール210の真上に位置させた状態で、グランド外部電極6−1,6−2を、グランド側接続ランド203に載置させることができる。この状態で、リフロー処理を行うことにより、外部電極5−1,5−2をホット側接続ランド201,202上に接続し、グランド外部電極6−1,6−2をグランド側接続ランド203に接続することができる。
また、半田300がスルーホール210から隆起するような事態が生じたとしても、スルーホール210から隆起した半田300は、チップ体2の貫通孔7の開口から貫通孔7内に入り込むので、グランド側接続ランド203とホット側接続ランド201,202との間のショートを防止することができる。
Next, a method for mounting the three-terminal capacitor 1-2 of this embodiment will be described.
FIG. 11 is a cross-sectional view for explaining the short-circuit preventing effect of the three-terminal capacitor 1-2.
As shown in FIG. 11, in the case of the three-terminal capacitor 1-2, as in the case of the three-terminal capacitor 1-1 of the first embodiment, the external electrodes 5-1 and 5-2 (see FIG. 9) are connected to the substrate. 200, and placed on the hot-side connection lands 201 and 202 (see FIGS. 5 and 6) on the ground 200, and with the through holes 7 positioned directly above the through holes 210, the ground external electrodes 6-1 and 6- 2 can be placed on the ground side connection land 203. In this state, by performing reflow processing, the external electrodes 5-1 and 5-2 are connected to the hot-side connection lands 201 and 202, and the ground external electrodes 6-1 and 6-2 are connected to the ground-side connection land 203. Can be connected.
Even if the solder 300 is raised from the through hole 210, the solder 300 raised from the through hole 210 enters the through hole 7 from the opening of the through hole 7 of the chip body 2. A short circuit between the connection land 203 and the hot-side connection lands 201 and 202 can be prevented.

また、この実施例の3端子コンデンサ1−2では、導電膜70が貫通孔7の内壁に形成されているので、半田300が貫通孔7内に入り込むと、グランド電極4−1,4−2が、導電膜70及び半田300を通じて外部のスルーホール210に電気的に接続された状態になる。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
In the three-terminal capacitor 1-2 of this embodiment, since the conductive film 70 is formed on the inner wall of the through hole 7, if the solder 300 enters the through hole 7, the ground electrodes 4-1 and 4-2 Is electrically connected to the external through hole 210 through the conductive film 70 and the solder 300.
Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.

次に、この発明の第3実施例について説明する。
図12は、この発明の第3実施例に係る3端子コンデンサを示す斜視図であり、図13は、図12の矢視D−D断面図である。
この実施例は、貫通孔7の代わりに凹部を設けた点が、上記第1実施例と異なる。
すなわち、図12に示すように、この実施例の3端子コンデンサ1−3は、下側に凹部8を有する。
具体的には、図13に示すように、グランド外部電極6の下面6aとチップ体2の下面2fとを上方向に所定高さだけ凹ませることで、3端子コンデンサ1−3の下側に凹部8を形成した。
Next explained is the third embodiment of the invention.
12 is a perspective view showing a three-terminal capacitor according to a third embodiment of the present invention, and FIG. 13 is a sectional view taken along the line DD in FIG.
This embodiment differs from the first embodiment in that a recess is provided instead of the through hole 7.
That is, as shown in FIG. 12, the three-terminal capacitor 1-3 of this embodiment has a recess 8 on the lower side.
Specifically, as shown in FIG. 13, the lower surface 6a of the ground external electrode 6 and the lower surface 2f of the chip body 2 are recessed upward by a predetermined height so that the lower side of the three-terminal capacitor 1-3 is lowered. A recess 8 was formed.

次に、この実施例の3端子コンデンサ1−3の実装方法について説明する。
図14は、3端子コンデンサ1−3のショート防止効果を説明するための断面図である。
図14に示すように、3端子コンデンサ1−3の外部電極5−1,5−2(図12参照)を、ホット側接続ランド201,202(図5参照)上に接続し、凹部8をスルーホール210の真上に位置させた状態で、グランド外部電極6を、グランド側接続ランド203に接続する。
かかる状態で、リフロー処理することで、3端子コンデンサ1−3を実装することができる。
また、半田300がスルーホール210から隆起するような事態が生じたとしても、スルーホール210から隆起した半田300が、グランド外部電極6の下面中央部に位置する凹部8内に入り込むので、グランド側接続ランド203とホット側接続ランド201,202とのショートは防止される。
その他の構成、作用及び効果は、上記第1実施例と同様であるので、その記載は省略する。
Next, a method for mounting the three-terminal capacitor 1-3 of this embodiment will be described.
FIG. 14 is a cross-sectional view for explaining the short-circuit preventing effect of the three-terminal capacitor 1-3.
As shown in FIG. 14, the external electrodes 5-1 and 5-2 (see FIG. 12) of the three-terminal capacitor 1-3 are connected on the hot-side connection lands 201 and 202 (see FIG. 5), and the recess 8 is formed. The ground external electrode 6 is connected to the ground-side connection land 203 while being positioned directly above the through hole 210.
In such a state, the three-terminal capacitor 1-3 can be mounted by performing a reflow process.
Even if the solder 300 is raised from the through hole 210, the solder 300 raised from the through hole 210 enters the recess 8 located at the center of the lower surface of the ground external electrode 6. A short circuit between the connection land 203 and the hot-side connection lands 201 and 202 is prevented.
Since other configurations, operations, and effects are the same as those in the first embodiment, description thereof is omitted.

次に、この発明の第4実施例について説明する。
図15は、この発明の第4実施例に係る3端子コンデンサを示す斜視図であり、図16は、図15の矢視E−E断面図である。
この実施例は、貫通孔7の代わりに凹部を用いた点が、上記第2実施例と異なる。
すなわち、図15に示すように、この実施例の3端子コンデンサ1−4は、チップ体2の下側に凹部8′を有する。
具体的には、図16に示すように、チップ体2の下面2fの中央部を上方向に所定高さだけ凹ませることで、3端子コンデンサ1−4の下側に、凹部8′を形成した。
その他の構成、作用及び効果は、上記第2実施例と同様であるので、その記載は省略する。
Next explained is the fourth embodiment of the invention.
15 is a perspective view showing a three-terminal capacitor according to a fourth embodiment of the present invention, and FIG. 16 is a cross-sectional view taken along line EE in FIG.
This embodiment differs from the second embodiment in that a recess is used instead of the through hole 7.
That is, as shown in FIG. 15, the three-terminal capacitor 1-4 of this embodiment has a recess 8 ′ on the lower side of the chip body 2.
Specifically, as shown in FIG. 16, a concave portion 8 'is formed below the three-terminal capacitor 1-4 by denting the central portion of the lower surface 2f of the chip body 2 by a predetermined height upward. did.
Other configurations, operations, and effects are the same as those of the second embodiment, and thus description thereof is omitted.

1−1〜1−4…3端子コンデンサ、 2…チップ体、 2a…前面、 2b…後面、 2c,2d…側面、 2e,6b…上面、 2f,6a…下面、 3…貫通電極、 3a…前端、 3b…後端、 4−1,4−2…グランド電極、 4a,4b…端部、 5−1,5−2…外部電極、 6,6−1,6−2…グランド外部電極、 7…貫通孔、 7a〜7f,30…孔、 8,8′…凹部、 20…絶縁性部材、 21〜24…絶縁層、 70…導電膜、 200…基板、 201,202…ホット側接続ランド、 203…グランド側接続ランド、 210…スルーホール、 300…半田。   1-1 to 1-4: 3-terminal capacitor, 2 ... chip body, 2a ... front surface, 2b ... rear surface, 2c, 2d ... side surface, 2e, 6b ... upper surface, 2f, 6a ... lower surface, 3 ... through electrode, 3a ... Front end, 3b ... Rear end, 4-1, 4-2 ... Ground electrode, 4a, 4b ... End, 5-1, 5-2 ... External electrode, 6, 6-1, 6-2 ... Ground external electrode, 7 ... Through hole, 7a-7f, 30 ... hole, 8,8 '... recess, 20 ... insulating member, 21-24 ... insulating layer, 70 ... conductive film, 200 ... substrate, 201,202 ... hot side connection land 203 ... Ground side connection land 210 ... Through hole 300 ... Solder.

Claims (7)

絶縁性部材で形成したチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、上記チップ体の前面及び後面にそれぞれ形成され且つ上記貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部を巻くように設けられ且つ上記グランド電極の両端に電気的に接続された周回形状のグランド外部電極とを備える3端子コンデンサであって、
上記グランド外部電極の下面中央部からチップ体の胴部上下方向に貫通する貫通孔を設け、
上記貫通電極を抜ける孔を、上記貫通孔よりも大径に設定すると共に、この孔内に位置する上記貫通孔の外側と貫通電極の孔の内側との間に、上記絶縁性部材を介在させて、上記貫通電極が上記貫通孔内に露出しないように設定した、
ことを特徴とする3端子コンデンサ。
A chip body formed of an insulating member; a through electrode embedded in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body; and opposed to the through electrode in the vertical direction and both ends at both sides of the chip body A ground electrode exposed on the surface, first and second external electrodes formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode, respectively, and the center of the body of the chip body A three-terminal capacitor provided with a circular external ground electrode provided so as to wind a part and electrically connected to both ends of the ground electrode,
Providing a through hole penetrating in the vertical direction of the body of the chip body from the center of the lower surface of the ground external electrode,
The hole extending through the through electrode is set to have a diameter larger than that of the through hole, and the insulating member is interposed between the outside of the through hole located in the hole and the inside of the through electrode. The through electrode is set not to be exposed in the through hole.
A three-terminal capacitor.
絶縁性部材で形成したチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、上記チップ体の前面及び後面にそれぞれ形成され且つ上記貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部において一方の側面から少なくとも下面縁部に渡って形成され且つ上記グランド電極の一方端部に接続された折曲形状の第1のグランド外部電極と、チップ体の胴部中央部において他方の側面から少なくとも下面縁部に渡って形成され且つ上記グランド電極の他方端部に接続された折曲形状の第2のグランド外部電極とを備える3端子コンデンサであって、
上記チップ体の胴部下面中央部から上下方向に貫通する貫通孔を設け、
上記貫通電極を抜ける孔を、上記貫通孔よりも大径に設定すると共に、この孔内に位置する上記貫通孔の外側と貫通電極の孔の内側との間に、上記絶縁性部材を介在させて、上記貫通電極が上記貫通孔内に露出しないように設定した、
ことを特徴とする3端子コンデンサ。
A chip body formed of an insulating member; a through electrode embedded in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body; and opposed to the through electrode in the vertical direction and both ends at both sides of the chip body A ground electrode exposed on the surface, first and second external electrodes formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode, respectively, and the center of the body of the chip body A bent first ground external electrode formed from one side surface to at least a lower surface edge portion and connected to one end portion of the ground electrode, and the other side surface in the center portion of the body portion of the chip body. And a folded second ground external electrode formed over at least a lower surface edge and connected to the other end of the ground electrode,
Providing a through hole penetrating in the vertical direction from the center of the lower surface of the body of the chip body,
The hole extending through the through electrode is set to have a diameter larger than that of the through hole, and the insulating member is interposed between the outside of the through hole located in the hole and the inside of the through electrode. The through electrode is set not to be exposed in the through hole.
A three-terminal capacitor.
請求項2に記載の3端子コンデンサにおいて、
上記貫通孔の内壁に、導電膜を付着させて、当該導電膜と上記グランド電極とを電気的に接続した、
ことを特徴とする3端子コンデンサ。
The three-terminal capacitor according to claim 2,
A conductive film was attached to the inner wall of the through hole, and the conductive film and the ground electrode were electrically connected.
A three-terminal capacitor.
絶縁性のチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、上記チップ体の前面及び後面にそれぞれ形成され且つ上記貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部を巻くように設けられ且つ上記グランド電極の両端に電気的に接続された周回形状のグランド外部電極とを備える3端子コンデンサであって、
上記グランド外部電極の下面中央部から上記チップ体の胴部下面に渡って上方向に所定高さだけ凹む凹部を設けた、
ことを特徴とする3端子コンデンサ。
Insulating chip body, penetrating electrodes included in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body, and facing the penetrating electrodes in the vertical direction and both ends on both side surfaces of the chip body, respectively Winding the exposed ground electrode, first and second external electrodes respectively formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode, and the central part of the body of the chip body A three-terminal capacitor including a circular ground external electrode provided so as to be electrically connected to both ends of the ground electrode,
Provided with a recess that is recessed by a predetermined height upward from the center of the bottom surface of the ground external electrode to the bottom surface of the body of the chip body,
A three-terminal capacitor.
絶縁性のチップ体と、このチップ体に内包され前端及び後端がチップ体の前面及び後面に露出した貫通電極と、この貫通電極と上下方向で対向し且つ両端がチップ体の両側面にそれぞれ露出したグランド電極と、上記チップ体の前面及び後面にそれぞれ形成され且つ上記貫通電極の両端にそれぞれ電気的に接続された第1及び第2の外部電極と、チップ体の胴部中央部において一方の側面から少なくとも下面縁部に渡って形成され且つ上記グランド電極の一方端部に接続された折曲形状の第1のグランド外部電極と、チップ体の胴部中央部において他方の側面から少なくとも下面縁部に渡って形成され且つ上記グランド電極の他方端部に接続された折曲形状の第2のグランド外部電極とを備える3端子コンデンサであって、
上記チップ体の胴部下面中央部から上方向に所定高さだけ凹む凹部を設けた、
ことを特徴とする3端子コンデンサ。
Insulating chip body, penetrating electrodes included in the chip body and having front and rear ends exposed at the front and rear surfaces of the chip body, and facing the penetrating electrodes in the vertical direction and both ends on both side surfaces of the chip body, respectively One of the exposed ground electrode, the first and second external electrodes formed on the front and rear surfaces of the chip body and electrically connected to both ends of the through electrode, respectively, at the center of the body of the chip body A bent first ground external electrode formed over at least the lower surface edge from the side surface and connected to one end of the ground electrode, and at least the lower surface from the other side surface in the center of the body portion of the chip body A three-terminal capacitor comprising a bent second ground external electrode formed over the edge and connected to the other end of the ground electrode,
Provided with a recess recessed by a predetermined height upward from the center of the lower surface of the body of the chip body,
A three-terminal capacitor.
3端子コンデンサを、基板上に所定間隔で配設された第1及び第2のホット側接続ランドと、これら第1及び第2のホット側接続ランドの間の中央のスペースに配設され且つその中央部にスルーホールを有するグランド側接続ランドとに実装する3端子コンデンサの実装方法であって、
上記3端子コンデンサとして、請求項1ないし請求項3のいずれかに記載の3端子コンデンサを用い、
当該3端子コンデンサの第1及び第2の外部電極を、上記第1及び第2のホット側接続ランド上に接続し、上記貫通孔を上記スルーホールの真上に位置させた状態で、グランド外部電極を上記グランド側接続ランドに接続した、
ことを特徴とする3端子コンデンサの実装方法。
A three-terminal capacitor is disposed in a central space between the first and second hot side connection lands disposed at a predetermined interval on the substrate, and the first and second hot side connection lands. A mounting method of a three-terminal capacitor to be mounted on a ground side connection land having a through hole in a central portion,
The three-terminal capacitor according to any one of claims 1 to 3 is used as the three-terminal capacitor.
The first and second external electrodes of the three-terminal capacitor are connected to the first and second hot-side connection lands, and the through hole is positioned directly above the through hole. The electrode was connected to the ground side connection land,
A mounting method for a three-terminal capacitor, characterized in that:
3端子コンデンサを、基板上に所定間隔で配設された第1及び第2のホット側接続ランドと、これら第1及び第2のホット側接続ランドの間の中央のスペースに配設され且つその中央部にスルーホールを有するグランド側接続ランドとに実装する3端子コンデンサの実装方法であって、
上記3端子コンデンサとして、請求項4又は請求項5に記載の3端子コンデンサを用い、
当該3端子コンデンサの第1及び第2の外部電極を、上記第1及び第2のホット側接続ランド上に接続し、上記凹部を上記スルーホールの真上に位置させた状態で、グランド外部電極を上記グランド側接続ランドに接続した、
ことを特徴とする3端子コンデンサの実装方法。
A three-terminal capacitor is disposed in a central space between the first and second hot side connection lands disposed at a predetermined interval on the substrate, and the first and second hot side connection lands. A mounting method of a three-terminal capacitor to be mounted on a ground side connection land having a through hole in a central portion,
As the three-terminal capacitor, the three-terminal capacitor according to claim 4 or claim 5,
The first and second external electrodes of the three-terminal capacitor are connected to the first and second hot-side connection lands, and the concave portion is positioned directly above the through hole. Connected to the ground side connection land,
A mounting method for a three-terminal capacitor, characterized in that:
JP2010024866A 2010-02-05 2010-02-05 Three-terminal capacitor and method of mounting the same Pending JP2011165776A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010024866A JP2011165776A (en) 2010-02-05 2010-02-05 Three-terminal capacitor and method of mounting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010024866A JP2011165776A (en) 2010-02-05 2010-02-05 Three-terminal capacitor and method of mounting the same

Publications (1)

Publication Number Publication Date
JP2011165776A true JP2011165776A (en) 2011-08-25

Family

ID=44596130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010024866A Pending JP2011165776A (en) 2010-02-05 2010-02-05 Three-terminal capacitor and method of mounting the same

Country Status (1)

Country Link
JP (1) JP2011165776A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468187B2 (en) 2016-08-05 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
US10629378B2 (en) 2017-11-10 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US10720280B2 (en) 2016-08-05 2020-07-21 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
US10840024B2 (en) 2017-11-10 2020-11-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11380487B2 (en) 2019-08-19 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10468187B2 (en) 2016-08-05 2019-11-05 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
US10720280B2 (en) 2016-08-05 2020-07-21 Samsung Electro-Mechanics Co., Ltd. Thin-film ceramic capacitor having capacitance forming portions separated by separation slit
US10629378B2 (en) 2017-11-10 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US10840024B2 (en) 2017-11-10 2020-11-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11380487B2 (en) 2019-08-19 2022-07-05 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11955290B2 (en) 2019-08-19 2024-04-09 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Similar Documents

Publication Publication Date Title
US9560764B2 (en) Chip-component structure
JP5459445B2 (en) Electronic components
JP5472230B2 (en) Chip component structure and manufacturing method
US9620288B2 (en) Chip-component structure
JP2007141570A (en) Mounting structure of female connector
JP5415846B2 (en) Electronic circuit unit
US9245829B2 (en) Substrate structure, method of mounting semiconductor chip, and solid state relay
JP2011165776A (en) Three-terminal capacitor and method of mounting the same
JP4433058B2 (en) Electronic device and manufacturing method thereof
JP4760393B2 (en) Printed wiring board and semiconductor device
JP2016025690A (en) Electronic module
US9414492B2 (en) Printed wiring board and electric tool switch provided therewith
WO2016035513A1 (en) Method for mounting surface mount component and mounted structure
JP2004207287A (en) Soldering land and printed wiring board
JP4233233B2 (en) Chip type solid electrolytic capacitor
JP2005038929A (en) Surface-mounting electronic circuit module
JP3124191U (en) Printed wiring board having mounting position deviation prevention structure
JPH0462817A (en) Chip-type electrolytic capacitor
JP2011044670A (en) Back electrode structure of electronic component and electronic component including the back electrode structure
JP6028762B2 (en) Circuit assembly and electrical junction box
JP2003179333A (en) Printed circuit board
JP4677865B2 (en) Circuit board
JPH11330661A (en) Surface mounting module
JP2007201261A (en) Circuit module
JP2007103547A (en) Multilayer wiring substrate for mounting components