JP2011124402A - Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same - Google Patents

Semiconductor device, method of manufacturing the same, circuit board, and method of manufacturing the same Download PDF

Info

Publication number
JP2011124402A
JP2011124402A JP2009281206A JP2009281206A JP2011124402A JP 2011124402 A JP2011124402 A JP 2011124402A JP 2009281206 A JP2009281206 A JP 2009281206A JP 2009281206 A JP2009281206 A JP 2009281206A JP 2011124402 A JP2011124402 A JP 2011124402A
Authority
JP
Japan
Prior art keywords
region
electrode
circuit board
conductive material
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009281206A
Other languages
Japanese (ja)
Other versions
JP5482170B2 (en
Inventor
Taiji Sakai
泰治 酒井
Nobuhiro Imaizumi
延弘 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009281206A priority Critical patent/JP5482170B2/en
Publication of JP2011124402A publication Critical patent/JP2011124402A/en
Application granted granted Critical
Publication of JP5482170B2 publication Critical patent/JP5482170B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers

Abstract

<P>PROBLEM TO BE SOLVED: To improve connection reliability between a circuit board and a semiconductor element. <P>SOLUTION: The circuit board 20 and a semiconductor element 10 are electrically connected to each other through projecting electrodes 13 formed on the semiconductor element 10. The tip 13a of each projecting electrode 13 of the semiconductor element 10 is joined to a first region 25a of an electrode part 25 formed on the circuit board 20. A conductive part 50 is joined to a second region 25b of the electrode part 25 around the first region 25a and side faces 13b of the projecting electrode 13. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、半導体素子を含む半導体装置及びその製造方法、並びに半導体装置に用いられる回路基板及びその製造方法に関する。   The present invention relates to a semiconductor device including a semiconductor element and a manufacturing method thereof, a circuit board used in the semiconductor device, and a manufacturing method thereof.

半導体素子と回路基板との接続形態の１つに、半導体素子と回路基板の電極同士を、突起電極（バンプ）を介して電気的に接続する、フリップチップ接続がある。
フリップチップ接続では、例えば、半導体素子の電極に接続された突起電極を、スズ（Ｓｎ）や半田等を含む中間層を介して、回路基板の電極に接続する。また、半導体素子の突起電極を熱圧着等によって回路基板の電極に接合する方法や、突起電極との間で成分の拡散性が異なる複数種の材料を用いて形成した回路基板の電極に、突起電極を熱圧着等によって接合する方法も知られている。 One connection form between a semiconductor element and a circuit board is a flip-chip connection in which the electrodes of the semiconductor element and the circuit board are electrically connected through bump electrodes.
In the flip-chip connection, for example, the protruding electrode connected to the electrode of the semiconductor element is connected to the electrode of the circuit board through an intermediate layer containing tin (Sn), solder, or the like. In addition, a method of bonding a protruding electrode of a semiconductor element to an electrode of a circuit board by thermocompression bonding, etc., or an electrode of a circuit board formed using a plurality of types of materials having different component diffusibility with the protruding electrode A method of joining electrodes by thermocompression bonding or the like is also known.

特開２００２−０４３３６５号公報JP 2002-043365 A

フリップチップ接続では、半導体素子と回路基板の接続部における突起電極と中間層との接合界面、中間層と電極との接合界面、或いは突起電極と電極との接合界面に、それらの材料の組み合わせや接合条件により、化合物が形成される場合がある。このような化合物の形成された接合界面を含む接続部に、熱ストレス等によって応力が発生すると、接合界面を起点とするクラックや接合界面の剥離等が発生し、半導体素子と回路基板の間に接続不良が発生してしまう場合がある。   In flip-chip connection, a combination of these materials can be used at the bonding interface between the protruding electrode and the intermediate layer, the bonding interface between the intermediate layer and the electrode, or the bonding interface between the protruding electrode and the electrode at the connection portion between the semiconductor element and the circuit board. Depending on the bonding conditions, a compound may be formed. When stress is generated due to thermal stress or the like in the connection portion including the bonding interface in which such a compound is formed, cracks originating from the bonding interface, separation of the bonding interface, and the like occur, and the semiconductor element and the circuit board are separated. Connection failure may occur.

本発明の一観点によれば、電極部を有する回路基板と、前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、を含む半導体装置が提供される。   According to one aspect of the present invention, a semiconductor device having a circuit board having an electrode portion, a protruding electrode facing the electrode portion, and a tip of the protruding electrode joined to a first region of the electrode portion; There is provided a semiconductor device including a conductive portion joined to a second region around the first region of the electrode portion and a side surface of the protruding electrode.

開示の半導体装置によれば、回路基板と半導体素子の間の接続信頼性を向上させることが可能になる。   According to the disclosed semiconductor device, the connection reliability between the circuit board and the semiconductor element can be improved.

第１の実施の形態に係る半導体装置の一例の断面模式図である。1 is a schematic cross-sectional view of an example of a semiconductor device according to a first embodiment. 第１の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図である。It is a principal part cross-sectional schematic diagram of the connection part of the semiconductor element which concerns on 1st Embodiment, and a circuit board. 半導体素子と回路基板の接合例の説明図である。It is explanatory drawing of the example of joining of a semiconductor element and a circuit board. 第１の組み合わせ例を示す図である。It is a figure which shows the 1st example of a combination. 第２の組み合わせ例を示す図である。It is a figure which shows the 2nd example of a combination. 第３の組み合わせ例を示す図である。It is a figure which shows the 3rd example of a combination. 第４の組み合わせ例を示す図である。It is a figure which shows the 4th example of a combination. 第１の実施の形態に係る配線パターン形成工程の一例の説明図である。It is explanatory drawing of an example of the wiring pattern formation process which concerns on 1st Embodiment. 第１の実施の形態に係る保護膜形成工程の一例の説明図である。It is explanatory drawing of an example of the protective film formation process which concerns on 1st Embodiment. 第１の実施の形態に係る導電材形成工程の一例の説明図である。It is explanatory drawing of an example of the electrically-conductive material formation process which concerns on 1st Embodiment. 第１の実施の形態に係るリフロー処理工程の一例の説明図である。It is explanatory drawing of an example of the reflow process process which concerns on 1st Embodiment. 第１の実施の形態に係る導電材選択的除去工程の一例の説明図である。It is explanatory drawing of an example of the electrically conductive material selective removal process which concerns on 1st Embodiment. 第１の実施の形態に係るフリップチップ接続第１工程の一例の説明図である。It is explanatory drawing of an example of the flip chip connection 1st process which concerns on 1st Embodiment. 第１の実施の形態に係るフリップチップ接続第２工程の一例の説明図である。It is explanatory drawing of an example of the flip chip connection 2nd process which concerns on 1st Embodiment. 第２の実施の形態に係る半導体装置の一例の断面模式図である。It is a cross-sectional schematic diagram of an example of the semiconductor device which concerns on 2nd Embodiment. 第２の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図である。It is a principal part cross-sectional schematic diagram of the connection part of the semiconductor element which concerns on 2nd Embodiment, and a circuit board. 第２の実施の形態に係る配線パターン形成工程の一例の説明図である。It is explanatory drawing of an example of the wiring pattern formation process which concerns on 2nd Embodiment. 第２の実施の形態に係る保護膜形成工程の一例の説明図である。It is explanatory drawing of an example of the protective film formation process which concerns on 2nd Embodiment. 第２の実施の形態に係る導電材形成工程の一例の説明図である。It is explanatory drawing of an example of the electrically-conductive material formation process which concerns on 2nd Embodiment. 第２の実施の形態に係るリフロー処理工程の一例の説明図である。It is explanatory drawing of an example of the reflow processing process which concerns on 2nd Embodiment. 第２の実施の形態に係るフリップチップ接続第１工程の一例の説明図である。It is explanatory drawing of an example of the flip chip connection 1st process which concerns on 2nd Embodiment. 第２の実施の形態に係るフリップチップ接続第２工程の一例の説明図である。It is explanatory drawing of an example of the flip chip connection 2nd process which concerns on 2nd Embodiment.

まず、第１の実施の形態について説明する。
図１は第１の実施の形態に係る半導体装置の一例の断面模式図である。
図１に示す半導体装置１は、フリップチップ接続により電気的に接続された半導体素子１０と回路基板２０を含んでいる。半導体素子１０と回路基板２０の間には、アンダーフィル３０が充填され、回路基板２０の半導体素子１０搭載面側は、モールド樹脂４０によって封止されている。 First, the first embodiment will be described.
FIG. 1 is a schematic cross-sectional view of an example of a semiconductor device according to the first embodiment.
A semiconductor device 1 shown in FIG. 1 includes a semiconductor element 10 and a circuit board 20 that are electrically connected by flip-chip connection. An underfill 30 is filled between the semiconductor element 10 and the circuit board 20, and the semiconductor element 10 mounting surface side of the circuit board 20 is sealed with a mold resin 40.

この半導体装置１において、半導体素子１０は、その一方の面（回路基板２０と対向する面）に、電極１１を有している。電極１１には、例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）等の導電性材料を用いることができる。   In this semiconductor device 1, the semiconductor element 10 has an electrode 11 on one surface (a surface facing the circuit board 20). For the electrode 11, for example, a conductive material such as aluminum (Al) or copper (Cu) can be used.

半導体素子１０の内部には、ここでは図示を省略するが、トランジスタ、抵抗、容量等の素子、及びそのような素子に電気的に接続された配線及びビアが含まれており、電極１１は、そのような配線及びビアに電気的に接続されている。電極１１は、その一部又は全部が保護膜１２から露出するように、形成されている。保護膜１２には、例えば、シリコン酸化膜、シリコン窒化膜等の無機系絶縁材料を用いることができる。   Although not shown here, the semiconductor element 10 includes elements such as transistors, resistors, and capacitors, and wirings and vias electrically connected to such elements. It is electrically connected to such wiring and vias. The electrode 11 is formed so that part or all of the electrode 11 is exposed from the protective film 12. For the protective film 12, for example, an inorganic insulating material such as a silicon oxide film or a silicon nitride film can be used.

このような半導体素子１０の電極１１には、突起電極１３が接続されている。図１には、突起電極１３の一例として、スタッドバンプ（ボールバンプ）を例示している。
突起電極１３には、金（Ａｕ）又はＣｕを用いることができる。例えば、突起電極１３には、その全体をＡｕ又はＣｕによって形成したもののほか、導電性を有する突起状の電極表面にＡｕ又はＣｕの表面処理を施したものを用いることができる。 A protruding electrode 13 is connected to the electrode 11 of such a semiconductor element 10. FIG. 1 illustrates a stud bump (ball bump) as an example of the protruding electrode 13.
Gold (Au) or Cu can be used for the protruding electrode 13. For example, as the protruding electrode 13, in addition to the whole formed of Au or Cu, a surface of a protruding electrode having conductivity and subjected to a surface treatment of Au or Cu can be used.

回路基板２０は、絶縁層２１、配線２２、ビア２３、及び保護膜２４を有している。絶縁層２１には、例えば、樹脂等の有機系絶縁材料、シリコン酸化膜等の無機系絶縁材料を用いることができる。配線２２及びビア２３には、例えば、Ｃｕ等の導電性材料を用いることができる。保護膜２４には、例えば、樹脂（ソルダレジスト）等の有機系絶縁材料を用いることができる。   The circuit board 20 includes an insulating layer 21, wirings 22, vias 23, and a protective film 24. For the insulating layer 21, for example, an organic insulating material such as a resin or an inorganic insulating material such as a silicon oxide film can be used. For the wiring 22 and the via 23, for example, a conductive material such as Cu can be used. For the protective film 24, for example, an organic insulating material such as resin (solder resist) can be used.

回路基板２０の各配線２２は、それぞれ所定のパターンで形成される。異なる層の配線２２間は、それらの間にある絶縁層２１を貫通するビア２３によって電気的に接続されている。保護膜２４は、この第１の実施の形態では、最外層に形成された配線２２の一部が露出するように、形成されている。回路基板２０の一方の面側（半導体素子１０と対向する面側）において、この保護膜２４から露出する最外層の配線２２の一部が、電極部２５として用いられるようになっている。   Each wiring 22 of the circuit board 20 is formed in a predetermined pattern. The wirings 22 of different layers are electrically connected by vias 23 penetrating the insulating layer 21 between them. In the first embodiment, the protective film 24 is formed so that a part of the wiring 22 formed in the outermost layer is exposed. A part of the outermost layer wiring 22 exposed from the protective film 24 is used as the electrode portion 25 on one surface side of the circuit board 20 (surface side facing the semiconductor element 10).

尚、電極部２５には、その表面に、例えばニッケル（Ｎｉ）とＡｕを順に積層した表面処理層を形成することもできる。
このような回路基板２０の電極部２５と、上記した半導体素子１０の電極１１及び突起電極１３とは、互いに対応する位置に形成されている。半導体素子１０は、回路基板２０の上方に、対応する突起電極１３と電極部２５との位置合わせを行って配置され、突起電極１３を介して回路基板２０に電気的に接続される。 For example, a surface treatment layer in which nickel (Ni) and Au are sequentially laminated can be formed on the surface of the electrode portion 25.
The electrode part 25 of the circuit board 20 and the electrodes 11 and the protruding electrodes 13 of the semiconductor element 10 are formed at positions corresponding to each other. The semiconductor element 10 is arranged above the circuit board 20 by aligning the corresponding protruding electrode 13 and the electrode portion 25, and is electrically connected to the circuit board 20 through the protruding electrode 13.

図２は第１の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図であって、（Ａ）は接続部の一例を示す図、（Ｂ）は接続部の別例を示す図である。尚、図２（Ａ），（Ｂ）は、図１のＸ部に相当する部分の断面模式図である（アンダーフィル３０は図示を省略）。   2A and 2B are schematic cross-sectional views of a main part of a connection portion between the semiconductor element and the circuit board according to the first embodiment, where FIG. 2A is a diagram illustrating an example of the connection portion, and FIG. 2B is another example of the connection portion. FIG. 2A and 2B are schematic cross-sectional views of a portion corresponding to the portion X in FIG. 1 (the underfill 30 is not shown).

上記図１及びこの図２（Ａ），（Ｂ）に示すように、半導体素子１０は、その突起電極１３の先端１３ａが、回路基板２０の電極部２５における一部（中央部）の領域（第１領域）２５ａに接合されている。突起電極１３の先端１３ａと、電極部２５の第１領域２５ａとは、突起電極１３及び第１領域２５ａをいずれも固相状態のまま拡散接合する、固相拡散接合によって接合されている。   As shown in FIG. 1 and FIGS. 2 (A) and 2 (B), the semiconductor element 10 has a tip 13a of the protruding electrode 13 in a part (center portion) of the electrode portion 25 of the circuit board 20 ( The first region 25a is joined. The tip 13a of the protruding electrode 13 and the first region 25a of the electrode portion 25 are joined by solid phase diffusion bonding in which both the protruding electrode 13 and the first region 25a are diffusion bonded while being in a solid state.

また、上記図１及びこの図２（Ａ），（Ｂ）に示すように、電極部２５の第１領域２５ａ周辺（外側）の領域（第２領域）２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が接合されている。導電部５０には、例えば、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストを用いることができる。第２領域２５ｂと導電部５０、及び突起電極１３の側面１３ｂと導電部５０は、まずその導電部５０となる固相状態の導電材（半田等）を一度液相状態にし、それを再び固相状態にすることで拡散接合する、液相拡散接合によって接合されている。或いは、導電部５０に導電性ペーストを用いる場合、第２領域２５ｂと導電部５０、及び突起電極１３の側面１３ｂと導電部５０は、導電性ペーストに含まれる樹脂を介して密着されると共に金属フィラーによる接触接合によって接合されている。   Further, as shown in FIG. 1 and FIGS. 2A and 2B, the region (second region) 25b around (outside) the first region 25a of the electrode portion 25 and the side surface 13b of the protruding electrode 13 are formed. The conductive part 50 is joined. For the conductive portion 50, for example, Sn, solder containing Sn, or a conductive paste made of a metal filler and a resin can be used. The second region 25b and the conductive portion 50, and the side surface 13b and the conductive portion 50 of the bump electrode 13 are first made solid phase conductive material (solder or the like) to be the conductive portion 50 once in a liquid phase state and then fixed again. It joins by the liquid phase diffusion joining which carries out diffusion joining by making it a phase state. Alternatively, when a conductive paste is used for the conductive portion 50, the second region 25b and the conductive portion 50, and the side surface 13b of the bump electrode 13 and the conductive portion 50 are in close contact with each other via a resin contained in the conductive paste and are metal. Bonded by contact bonding with a filler.

液相拡散接合の場合、突起電極１３の側面１３ｂと導電部５０との接合界面、及び電極部２５の第２領域２５ｂと導電部５０との接合界面には、それらの材質や接合条件により、図２（Ｂ）に示したように化合物５１，５２が形成され得る。   In the case of liquid phase diffusion bonding, the bonding interface between the side surface 13b of the protruding electrode 13 and the conductive portion 50, and the bonding interface between the second region 25b of the electrode portion 25 and the conductive portion 50, depending on their materials and bonding conditions, Compounds 51 and 52 may be formed as shown in FIG.

例えば、上記のように、突起電極１３の全体又は表面にＡｕを用い、導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、化合物５１として、ＡｕＳｎ4，ＡｕＳｎ2，ＡｕＳｎといったＡｕxＳｎyの金属間化合物が形成され得る。また、突起電極１３の全体又は表面にＣｕを用い、導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、化合物５１として、Ｃｕ3Ｓｎ，Ｃｕ6Ｓｎ5といったＣｕxＳｎyの金属間化合物が形成され得る。一方、電極部２５にＣｕを用い、導電部５０にＳｎを含む半田を用いた場合には、化合物５２として、上記のようなＣｕxＳｎyの金属間化合物が形成され得る。また、電極部２５の表面にＡｕを用い、導電部５０にＳｎを含む半田を用いた場合には、化合物５２として、上記のようなＡｕxＳｎyの金属間化合物が形成され得る。 For example, as described above, when Au is used for the whole or the surface of the protruding electrode 13 and solder containing Sn or Sn is used for the conductive portion 50, the compound 51 is made of Au x such as AuSn 4 , AuSn 2 , and AuSn. intermetallic compounds sn y can be formed. Further, using a Cu to all or a surface of the bump 13, in the case of using a solder containing Sn or Sn in the conductive portion 50, as compound 51, Cu 3 Sn, Cu x Sn y of metals such Cu 6 Sn 5 Intermetallic compounds can be formed. On the other hand, when Cu is used for the electrode portion 25 and solder containing Sn is used for the conductive portion 50, the Cu x Sn y intermetallic compound as described above can be formed as the compound 52. In addition, when Au is used for the surface of the electrode portion 25 and solder containing Sn is used for the conductive portion 50, the above-described Au x Sn y intermetallic compound can be formed as the compound 52.

尚、導電部５０（導電材）に、電極１１、突起電極１３及び電極部２５の材料よりも低融点の材料を用いると、その導電材が液相状態となったときも、電極１１、突起電極１３及び電極部２５は固相状態に維持される。そのため、電極部２５の第１領域２５ａと突起電極１３の先端１３ａとを固相拡散接合によって接合し、導電部５０と電極部２５の第２領域２５ｂ及び突起電極１３の側面１３ｂとを液相拡散接合によって接合することができる。   If a material having a melting point lower than that of the electrode 11, the protruding electrode 13 and the electrode portion 25 is used for the conductive portion 50 (conductive material), the electrode 11 and the protrusion can be formed even when the conductive material is in a liquid phase. The electrode 13 and the electrode part 25 are maintained in a solid state. Therefore, the first region 25a of the electrode portion 25 and the tip 13a of the protruding electrode 13 are joined by solid phase diffusion bonding, and the conductive portion 50, the second region 25b of the electrode portion 25, and the side surface 13b of the protruding electrode 13 are liquid-phased. Bonding can be performed by diffusion bonding.

以上説明したように、上記の半導体装置１では、半導体素子１０と回路基板２０の接続部において、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに接合され、その周辺の第２領域２５ｂと突起電極１３の側面１３ｂとに導電部５０が接合される。これにより、突起電極１３の先端１３ａと第１領域２５ａとの接合を、導電部５０によって補強し、半導体素子１０と回路基板２０との間の接続信頼性を確保することができる。   As described above, in the semiconductor device 1 described above, the tip 13a of the protruding electrode 13 is joined to the first region 25a of the electrode portion 25 at the connection portion between the semiconductor element 10 and the circuit substrate 20, and the peripheral second region is formed. The conductive portion 50 is joined to 25 b and the side surface 13 b of the protruding electrode 13. Thereby, the junction between the tip 13a of the protruding electrode 13 and the first region 25a can be reinforced by the conductive portion 50, and the connection reliability between the semiconductor element 10 and the circuit board 20 can be ensured.

ここで、接合する突起電極１３と第１領域２５ａ（配線２２又はその表面処理層）には、接合時に原子相互拡散が起き難い若しくは起きない材料、又は起きても脆弱な化合物を形成しない材料を用いることが望ましい。それにより、接合界面に形成される化合物が起点となって生じるようなクラックを、効果的に抑えることができる。例えば、突起電極１３にＡｕやＣｕを用い、第１領域２５ａにＣｕやＮｉ／Ａｕを用いた場合には、そのようなクラックの発生を効果的に抑えることができる。   Here, the protruding electrode 13 and the first region 25a (the wiring 22 or the surface treatment layer) to be bonded are made of a material that hardly or does not cause atomic interdiffusion at the time of bonding, or a material that does not form a fragile compound even if it occurs. It is desirable to use it. Thereby, the crack which arises from the compound formed in a joining interface can be suppressed effectively. For example, when Au or Cu is used for the protruding electrode 13 and Cu or Ni / Au is used for the first region 25a, the occurrence of such cracks can be effectively suppressed.

また、導電部５０は、半導体素子１０と回路基板２０の間の導通に寄与すると共に、突起電極１３の先端１３ａと第１領域２５ａとの接合を補強してそれらの接合界面の剥離抑制に寄与する。更に、この導電部５０により、熱ストレス等によって半導体素子１０と回路基板２０の接続部に発生する応力を緩和し、突起電極１３の先端１３ａと第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。例えば、突起電極１３にＡｕやＣｕを用い、第１領域２５ａにＣｕやＮｉ／Ａｕを用い、更に導電部５０にＳｎ又はＳｎを含む半田を用いた場合には、その導電部５０により、突起電極１３と第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。   In addition, the conductive portion 50 contributes to conduction between the semiconductor element 10 and the circuit board 20, and reinforces the bonding between the tip 13a of the protruding electrode 13 and the first region 25a, thereby contributing to suppression of separation at the bonding interface. To do. Further, the conductive portion 50 relieves stress generated in the connection portion between the semiconductor element 10 and the circuit board 20 due to thermal stress or the like, and effectively peels off the bonding interface between the tip 13a of the protruding electrode 13 and the first region 25a. Can be suppressed. For example, when Au or Cu is used for the protruding electrode 13, Cu or Ni / Au is used for the first region 25 a and solder containing Sn or Sn is used for the conductive portion 50, the conductive portion 50 causes the protrusion Separation of the bonding interface between the electrode 13 and the first region 25a can be effectively suppressed.

そこで比較のため、半導体素子１０と回路基板２０の接続部の別例について説明する。
図３は半導体素子と回路基板の接合例の説明図であって、（Ａ）は液相拡散接合による接合例を示す図、（Ｂ）は固相拡散接合による接合例を示す図である。 Therefore, for comparison, another example of the connection portion between the semiconductor element 10 and the circuit board 20 will be described.
3A and 3B are explanatory diagrams of a bonding example of a semiconductor element and a circuit board, in which FIG. 3A is a diagram illustrating a bonding example by liquid phase diffusion bonding, and FIG. 3B is a diagram illustrating a bonding example by solid phase diffusion bonding.

図３（Ａ）には、半導体素子１０の突起電極１３と、回路基板２０の電極部２５とが、中間層１００を介して電気的に接続されている場合を例示している。このような接続部は、液相拡散接合によって得ることができる。即ち、中間層１００を溶融し、そのような溶融（液相）状態を経て、中間層１００と突起電極１３、及び中間層１００と電極部２５を接合する。   FIG. 3A illustrates a case where the protruding electrode 13 of the semiconductor element 10 and the electrode portion 25 of the circuit board 20 are electrically connected via the intermediate layer 100. Such a connection can be obtained by liquid phase diffusion bonding. That is, the intermediate layer 100 is melted, and the intermediate layer 100 and the protruding electrode 13 and the intermediate layer 100 and the electrode portion 25 are joined through such a molten (liquid phase) state.

このとき、例えば、突起電極１３にＡｕを用い、中間層１００にＳｎを含む半田を用いている場合には、それらの接合界面に、ＡｕxＳｎyの化合物１０１が形成される。また、突起電極１３にＣｕを用いている場合には、中間層１００との接合界面に、ＣｕxＳｎyの化合物１０１が形成される。一方、電極部２５にＣｕを用い、中間層１００にＳｎを含む半田を用いている場合には、それらの接合界面に、ＣｕxＳｎyの化合物１０２が形成される。 In this case, for example, using Au in the protruding electrode 13, the case of using a solder comprising Sn in the intermediate layer 100, their bonding interface, compound 101 of Au x Sn y is formed. When Cu is used for the protruding electrode 13, a Cu x Sn y compound 101 is formed at the bonding interface with the intermediate layer 100. On the other hand, when Cu is used for the electrode portion 25 and solder containing Sn is used for the intermediate layer 100, the Cu x Sn y compound 102 is formed at the bonding interface between them.

このような化合物１０１，１０２を含む半導体素子１０と回路基板２０の接続部に、熱ストレス等によって応力が発生すると、化合物１０１，１０２を起点にクラック１０３が発生してしまう場合がある。また、このように中間層１００にＳｎを含む半田を用いている場合には、電極１１及び突起電極１３の微細化・狭ピッチ化によって接続部に流れる電流の電流密度が増大すると、Ｓｎ原子のエレクトロマイグレーションが発生しやすくなる。その結果、中間層１００内にＳｎ密度の低下した部分が生じ、そのような部分で抵抗増加や断線等が発生してしまう場合がある。   When stress is generated at the connecting portion between the semiconductor element 10 including the compounds 101 and 102 and the circuit board 20 due to thermal stress or the like, the crack 103 may be generated starting from the compounds 101 and 102. In addition, when the solder containing Sn is used for the intermediate layer 100 as described above, if the current density of the current flowing through the connection portion increases due to the miniaturization / narrow pitch of the electrodes 11 and the protruding electrodes 13, the Sn atoms Electromigration tends to occur. As a result, a portion where the Sn density is reduced occurs in the intermediate layer 100, and an increase in resistance or disconnection may occur in such a portion.

また、図３（Ｂ）には、半導体素子１０の突起電極１３と、回路基板２０の電極部２５とが、固相拡散接合によって接合されている場合を例示している。このような接続部は、突起電極１３を電極部２５に密着させ、加熱及び加圧を行うことで得ることができる。   FIG. 3B illustrates a case where the protruding electrode 13 of the semiconductor element 10 and the electrode portion 25 of the circuit board 20 are bonded by solid phase diffusion bonding. Such a connection portion can be obtained by bringing the protruding electrode 13 into close contact with the electrode portion 25 and performing heating and pressurization.

このとき、突起電極１３と電極部２５（全体或いは一部）の材料によっては、それらの接合界面（全体或いは一部）に脆弱な化合物２０１が形成され、その結果、熱ストレス等による応力によってクラック２０３が発生してしまう場合がある。一方、突起電極１３と電極部２５の材料を適当に選択すれば、それらの接合界面における化合物２０１の形成を抑えることもできる。しかし、このような接続部の構造のみでは、熱ストレス等による応力が発生した場合、その応力を十分に緩和することができず、接合界面の剥離が生じてしまう場合がある。   At this time, depending on the material of the protruding electrode 13 and the electrode portion 25 (whole or part), a fragile compound 201 is formed at the bonding interface (whole or part), and as a result, cracks are caused by stress due to thermal stress or the like. 203 may occur. On the other hand, if the material of the protruding electrode 13 and the electrode portion 25 is appropriately selected, the formation of the compound 201 at the bonding interface between them can be suppressed. However, when a stress due to thermal stress or the like is generated only with such a connection portion structure, the stress cannot be sufficiently relaxed, and the joint interface may be peeled off.

図３（Ａ），（Ｂ）において、突起電極１３及び電極部２５のサイズが比較的大きい場合には、クラック１０３，２０３や断線の発生を抑え、半導体素子１０と回路基板２０との一定の接続信頼性を確保することも可能である。しかし、半導体素子１０、回路基板２０の小型化が進み、電極１１、突起電極１３及び電極部２５の微細化・狭ピッチ化が進むと、クラック１０３，２０３や断線により、半導体素子１０と回路基板２０との接続不良が発生し易くなる。   3A and 3B, when the size of the protruding electrode 13 and the electrode portion 25 is relatively large, the occurrence of cracks 103 and 203 and disconnection is suppressed, and a certain amount of the semiconductor element 10 and the circuit board 20 is fixed. It is also possible to ensure connection reliability. However, when the semiconductor element 10 and the circuit board 20 are downsized, and the electrodes 11, the protruding electrodes 13, and the electrode portions 25 are miniaturized and the pitch is reduced, the semiconductor element 10 and the circuit board are caused by cracks 103 and 203 and disconnection. 20 is likely to cause a connection failure.

これに対し、上記半導体装置１の半導体素子１０と回路基板２０の接続部では、突起電極１３の先端１３ａと電極部２５の第１領域２５ａとの接合を、電極部２５の第２領域２５ｂと突起電極１３の側面１３ｂとに接合した導電部５０によって補強している。   On the other hand, at the connection portion between the semiconductor element 10 of the semiconductor device 1 and the circuit board 20, the junction between the tip 13 a of the protruding electrode 13 and the first region 25 a of the electrode portion 25 is connected to the second region 25 b of the electrode portion 25. The conductive portion 50 is reinforced with the side surface 13 b of the protruding electrode 13.

このとき、突起電極１３の先端１３ａと第１領域２５ａとの接合界面において脆弱な化合物の形成を抑えるようにすれば、それらの接合界面におけるクラックの発生や、それらの接合界面の剥離を、効果的に抑えることができる。   At this time, if the formation of a fragile compound is suppressed at the bonding interface between the tip 13a of the protruding electrode 13 and the first region 25a, the generation of cracks at the bonding interface and the peeling of the bonding interface are effective. Can be suppressed.

また、導電部５０を設けることにより、突起電極１３の先端１３ａと第１領域２５ａとの接合界面に化合物が形成されるような場合にも、それらの接合強度を確保し、接合界面の剥離を効果的に抑えることができる。更に、熱ストレス等で発生する応力を、この導電部５０によって緩和することができ、突起電極１３の先端１３ａと第１領域２５ａとの接合界面の剥離を効果的に抑えることができる。   Further, by providing the conductive portion 50, even when a compound is formed at the bonding interface between the tip 13a of the protruding electrode 13 and the first region 25a, the bonding strength is ensured and the bonding interface is peeled off. It can be effectively suppressed. Furthermore, stress generated by thermal stress or the like can be relieved by the conductive portion 50, and separation of the bonding interface between the tip 13a of the protruding electrode 13 and the first region 25a can be effectively suppressed.

また、突起電極１３の先端１３ａと第１領域２５ａとの接合界面に、ＳｎやＳｎを含む半田を含めないようにすることで、Ｓｎのエレクトロマイグレーション、及びそれによる断線を効果的に抑え、電流経路を確保することができる。   Further, by preventing Sn or Sn-containing solder from being included in the bonding interface between the tip 13a of the protruding electrode 13 and the first region 25a, Sn electromigration and resulting disconnection can be effectively suppressed, A route can be secured.

上記半導体装置１によれば、半導体素子１０と回路基板２０の接続部のサイズが比較的大きい場合のほか、接続部が微細化・狭ピッチ化された場合であっても、半導体素子１０と回路基板２０の間の接続信頼性を向上させることが可能になる。   According to the semiconductor device 1 described above, the semiconductor element 10 and the circuit are connected even when the size of the connection portion between the semiconductor element 10 and the circuit board 20 is relatively large, or when the connection portion is miniaturized and narrowed. The connection reliability between the substrates 20 can be improved.

尚、半導体素子１０の突起電極１３と回路基板２０の電極部２５の具体的な組み合わせの例としては、次の図４乃至図７に示すようなものが挙げられる。
図４は第１の組み合わせ例を示す図、図５は第２の組み合わせ例を示す図、図６は第３の組み合わせ例を示す図、図７は第４の組み合わせ例を示す図である。尚、図４乃至図７において、（Ａ）は突起電極にＡｕを用いた場合の要部断面模式図、（Ｂ）は突起電極にＣｕを用いた場合の要部断面模式図である。 Examples of specific combinations of the protruding electrodes 13 of the semiconductor element 10 and the electrode portions 25 of the circuit board 20 include those shown in FIGS.
4 is a diagram showing a first combination example, FIG. 5 is a diagram showing a second combination example, FIG. 6 is a diagram showing a third combination example, and FIG. 7 is a diagram showing a fourth combination example. 4 to 7, (A) is a schematic cross-sectional view of the main part when Au is used for the protruding electrode, and (B) is a schematic cross-sectional view of the main part when Cu is used for the protruding electrode.

図４（Ａ）には、回路基板２０にＣｕ電極部２５Ａ（保護膜２４から露出する配線２２の一部）が設けられており、半導体素子１０の電極１１にＡｕボールバンプ１３Ａが接続されている場合を例示している。Ａｕボールバンプ１３Ａの先端１３ＡａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＡｕボールバンプ１３Ａの側面１３Ａｂに半田５０Ａが接合されている。   In FIG. 4A, a Cu electrode portion 25A (a part of the wiring 22 exposed from the protective film 24) is provided on the circuit board 20, and the Au ball bump 13A is connected to the electrode 11 of the semiconductor element 10. The case is shown as an example. The tip 13Aa of the Au ball bump 13A is joined to the first region 25Aa of the Cu electrode portion 25A, and the solder 50A is joined to the second region 25Ab around it and the side surface 13Ab of the Au ball bump 13A.

一方、図４（Ｂ）には、図４（Ａ）のＡｕボールバンプ１３Ａに替えて、Ｃｕボールバンプ１３Ｂを用いた場合を例示している。Ｃｕボールバンプ１３Ｂの先端１３ＢａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＣｕボールバンプ１３Ｂの側面１３Ｂｂに半田５０Ａが接合されている。   On the other hand, FIG. 4B illustrates a case where a Cu ball bump 13B is used instead of the Au ball bump 13A of FIG. 4A. The tip 13Ba of the Cu ball bump 13B is joined to the first region 25Aa of the Cu electrode portion 25A, and the solder 50A is joined to the second region 25Ab around it and the side surface 13Bb of the Cu ball bump 13B.

尚、Ａｕボールバンプ１３Ａ及びＣｕボールバンプ１３Ｂは、例えば、ワイヤの先端部を溶融し、それを電極１１に接着した後、そのワイヤを引きちぎることで、形成することができる。   The Au ball bump 13A and the Cu ball bump 13B can be formed, for example, by melting the tip of the wire and bonding it to the electrode 11 and then tearing the wire.

図４（Ａ），（Ｂ）に示した構成によれば、Ａｕボールバンプ１３Ａ又はＣｕボールバンプ１３Ｂと、第１領域２５Ａａとの接合強度を確保することができ、更に、半田５０Ａにより、それらの接合界面の剥離を抑制することができる。   According to the configuration shown in FIGS. 4A and 4B, the bonding strength between the Au ball bump 13A or the Cu ball bump 13B and the first region 25Aa can be ensured. The peeling of the bonding interface can be suppressed.

また、図５（Ａ）には、回路基板２０にＣｕ電極部２５Ａが設けられており、半導体素子１０の電極１１に柱状のＡｕメッキバンプ１３Ｃが接続されている場合を例示している。Ａｕメッキバンプ１３Ｃの先端１３ＣａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＡｕメッキバンプ１３Ｃの側面１３Ｃｂに半田５０Ａが接合されている。   FIG. 5A illustrates a case where the Cu electrode portion 25 </ b> A is provided on the circuit board 20 and the columnar Au plating bump 13 </ b> C is connected to the electrode 11 of the semiconductor element 10. The tip 13Ca of the Au plating bump 13C is joined to the first region 25Aa of the Cu electrode portion 25A, and the solder 50A is joined to the second region 25Ab around it and the side surface 13Cb of the Au plating bump 13C.

一方、図５（Ｂ）には、図５（Ａ）のＡｕメッキバンプ１３Ｃに替えて、Ｃｕメッキバンプ１３Ｄを用いた場合を例示している。Ｃｕメッキバンプ１３Ｄの先端１３ＤａがＣｕ電極部２５Ａの第１領域２５Ａａに接合され、その周辺の第２領域２５Ａｂ及びＣｕメッキバンプ１３Ｄの側面１３Ｄｂに半田５０Ａが接合されている。   On the other hand, FIG. 5B illustrates a case where a Cu plating bump 13D is used instead of the Au plating bump 13C of FIG. 5A. The tip 13Da of the Cu plating bump 13D is joined to the first area 25Aa of the Cu electrode portion 25A, and the solder 50A is joined to the second area 25Ab around the Cu plating bump 13D and the side face 13Db of the Cu plating bump 13D.

尚、Ａｕメッキバンプ１３Ｃ及びＣｕメッキバンプ１３Ｄは、例えば、半導体素子１０の電極１１の形成面側に、電極１１に通じる開口部を有するマスクを形成し、その状態からメッキ処理を行い、その後マスクを除去することによって形成することができる。   The Au plating bump 13C and the Cu plating bump 13D are formed, for example, by forming a mask having an opening leading to the electrode 11 on the surface of the semiconductor element 10 where the electrode 11 is formed. Can be formed by removing.

図５（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
また、図６（Ａ）には、回路基板２０に、Ｃｕ電極部２５Ａの表面にＮｉメッキ２５Ｂ及びＡｕメッキ２５Ｃが施された電極部が設けられており、半導体素子１０の電極１１にＡｕボールバンプ１３Ａが接続されている場合を例示している。Ａｕボールバンプ１３Ａの先端１３ＡａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＡｕボールバンプ１３Ａの側面１３Ａｂに半田５０Ａが接合されている。 The same effects as described above can also be obtained by the configuration shown in FIGS.
Further, in FIG. 6A, the circuit board 20 is provided with an electrode part having Ni plating 25B and Au plating 25C on the surface of the Cu electrode part 25A. The case where the bump 13A is connected is illustrated. The tip 13Aa of the Au ball bump 13A is joined to the first region 25Ca of the Au plating 25C, and the solder 50A is joined to the peripheral second region 25Cb and the side surface 13Ab of the Au ball bump 13A.

一方、図６（Ｂ）には、図６（Ａ）のＡｕボールバンプ１３Ａに替えて、Ｃｕボールバンプ１３Ｂを用いた場合を例示している。Ｃｕボールバンプ１３Ｂの先端１３ＢａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＣｕボールバンプ１３Ｂの側面１３Ｂｂに半田５０Ａが接合されている。   On the other hand, FIG. 6B illustrates a case where a Cu ball bump 13B is used instead of the Au ball bump 13A of FIG. 6A. The tip 13Ba of the Cu ball bump 13B is joined to the first region 25Ca of the Au plating 25C, and the solder 50A is joined to the peripheral second region 25Cb and the side surface 13Bb of the Cu ball bump 13B.

図６（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
また、図７（Ａ）には、回路基板２０に、Ｃｕ電極部２５Ａの表面にＮｉメッキ２５Ｂ及びＡｕメッキ２５Ｃが施された電極部が設けられており、半導体素子１０の電極１１に柱状のＡｕメッキバンプ１３Ｃが接続されている場合を例示している。Ａｕメッキバンプ１３Ｃの先端１３ＣａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その外側の第２領域２５Ｃｂ及びＡｕメッキバンプ１３Ｃの側面１３Ｃｂに半田５０Ａが接合されている。 The same effects as described above can also be obtained by the configuration shown in FIGS. 6 (A) and 6 (B).
Further, in FIG. 7A, the circuit board 20 is provided with an electrode part having Ni plating 25B and Au plating 25C on the surface of the Cu electrode part 25A, and the electrode 11 of the semiconductor element 10 has a columnar shape. The case where the Au plating bump 13C is connected is illustrated. The tip 13Ca of the Au plating bump 13C is joined to the first region 25Ca of the Au plating 25C, and the solder 50A is joined to the second region 25Cb outside the Au plating bump 13C and the side surface 13Cb of the Au plating bump 13C.

一方、図７（Ｂ）には、図７（Ａ）のＡｕメッキバンプ１３Ｃに替えて、Ｃｕメッキバンプ１３Ｄを用いた場合を例示している。Ｃｕメッキバンプ１３Ｄの先端１３ＤａがＡｕメッキ２５Ｃの第１領域２５Ｃａに接合され、その周辺の第２領域２５Ｃｂ及びＣｕメッキバンプ１３Ｄの側面１３Ｄｂに半田５０Ａが接合されている。   On the other hand, FIG. 7B illustrates a case where a Cu plating bump 13D is used instead of the Au plating bump 13C of FIG. 7A. The tip 13Da of the Cu plating bump 13D is joined to the first region 25Ca of the Au plating 25C, and the solder 50A is joined to the peripheral second region 25Cb and the side surface 13Db of the Cu plating bump 13D.

図７（Ａ），（Ｂ）に示した構成によっても、上記同様の効果を得ることができる。
尚、上記の図４乃至図７に例示したような組み合わせのほか、例えば、上記図１及び図２に示した突起電極１３と電極部２５（全部又は表面）について、双方にＳｎ又はＳｎを含む材料を用いることもできる。その場合、導電部５０には、突起電極１３及び電極部２５よりも、低融点の材料を用いる。このようにすると、電極部２５の第１領域２５ａと突起電極１３の先端１３ａとを固相拡散接合によって接合すると共に、導電部５０と電極部２５の第２領域２５ｂ及び突起電極１３の側面１３ｂとを液相拡散接合によって接合することができる。 The same effects as described above can also be obtained by the configuration shown in FIGS.
In addition to the combinations illustrated in FIGS. 4 to 7 described above, for example, the protruding electrode 13 and the electrode portion 25 (all or the surface) shown in FIGS. 1 and 2 both include Sn or Sn. Materials can also be used. In that case, a material having a lower melting point than that of the protruding electrode 13 and the electrode portion 25 is used for the conductive portion 50. In this way, the first region 25a of the electrode portion 25 and the tip 13a of the protruding electrode 13 are joined by solid phase diffusion bonding, and the conductive portion 50, the second region 25b of the electrode portion 25, and the side surface 13b of the protruding electrode 13 are joined. Can be bonded by liquid phase diffusion bonding.

続いて、第１の実施の形態に係る半導体装置１の形成方法の一例について説明する。
図８は第１の実施の形態に係る配線パターン形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ８−Ｌ８断面模式図である。 Next, an example of a method for forming the semiconductor device 1 according to the first embodiment will be described.
8A and 8B are explanatory views of an example of the wiring pattern forming process according to the first embodiment. FIG. 8A is a schematic plan view of a main part, and FIG. .

ここでは、半導体素子１０については、その形成が終了しているものとする。また、回路基板２０については、最外層の配線２２の形成前まで終了しているものとし、以下では、回路基板２０の最外層の配線２２を形成する工程以後の工程について説明する。   Here, it is assumed that the formation of the semiconductor element 10 has been completed. Further, the circuit board 20 is assumed to be completed before the formation of the outermost layer wiring 22, and the steps after the step of forming the outermost layer wiring 22 of the circuit board 20 will be described below.

回路基板２０の最外層の配線２２として、この図８（Ａ）に示すような、一部に括れた部分（括れ部）２２ａを有する平面形状の配線２２を形成する。ここでは一例として、絶縁層２１上に、括れ部２２ａを有する３本の配線２２が並設されている部分を図示している。また、ここでは一例として、配線２２にＣｕを用いる。括れ部２２ａは、例えば、その幅Ｗ１を２０μｍとする。また、括れ部２２ａの周辺部２２ｂの幅Ｗ２は、例えば、４０μｍとする。   As the wiring 22 on the outermost layer of the circuit board 20, a planar wiring 22 having a part (constricted part) 22 a constricted as shown in FIG. 8A is formed. Here, as an example, a portion where three wirings 22 each having a constricted portion 22a are arranged on the insulating layer 21 is illustrated. Here, as an example, Cu is used for the wiring 22. For example, the narrow portion 22a has a width W1 of 20 μm. The width W2 of the peripheral portion 22b of the constricted portion 22a is, for example, 40 μm.

最外層の配線２２の括れ部２２ａは、後に半導体素子１０の突起電極１３の先端１３ａを接合する位置に形成する。即ち、括れ部２２ａは、上記及び後述する電極部２５の第１領域２５ａに相当する位置に形成する。   The constricted portion 22 a of the outermost wiring 22 is formed at a position where the tip 13 a of the protruding electrode 13 of the semiconductor element 10 is joined later. That is, the constricted portion 22a is formed at a position corresponding to the first region 25a of the electrode portion 25 described above and later.

図９は第１の実施の形態に係る保護膜形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ９−Ｌ９断面模式図である。
配線２２の形成後は、回路基板２０の表面に保護膜２４を形成する。ここでは一例として、保護膜２４にソルダレジストを用いる。 FIGS. 9A and 9B are explanatory views of an example of a protective film forming process according to the first embodiment, in which FIG. 9A is a schematic plan view of an essential part, and FIG. 9B is a schematic cross-sectional view taken along line L9-L9 in FIG. .
After the wiring 22 is formed, a protective film 24 is formed on the surface of the circuit board 20. Here, as an example, a solder resist is used for the protective film 24.

保護膜２４の形成では、まず、回路基板２０の表面に保護膜２４を形成した後、括れ部２２ａとその周辺部２２ｂを含む領域に通じる開口部２４ａを形成する。開口部２４ａは、例えば、フォトリソグラフィ技術及びエッチング技術を利用して、形成することができる。   In the formation of the protective film 24, first, the protective film 24 is formed on the surface of the circuit board 20, and then an opening 24a leading to the region including the constricted portion 22a and the peripheral portion 22b is formed. The opening 24a can be formed using, for example, a photolithography technique and an etching technique.

この保護膜２４の開口部２４ａから露出する配線２２の部分が電極部２５となる。即ち、開口部２４ａから露出する配線２２の括れ部２２ａとその周辺部２２ｂは、それぞれ電極部２５の第１領域２５ａとその周辺の第２領域２５ｂとなる。   The portion of the wiring 22 exposed from the opening 24 a of the protective film 24 becomes the electrode portion 25. That is, the constricted portion 22a of the wiring 22 exposed from the opening 24a and the peripheral portion 22b thereof become the first region 25a of the electrode portion 25 and the second region 25b around it, respectively.

図１０は第１の実施の形態に係る導電材形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１０−Ｌ１０断面模式図である。
保護膜２４の形成後は、その開口部２４ａから露出する電極部２５（配線２２）の第１領域２５ａ及び第２領域２５ｂ（括れ部２２ａ及び周辺部２２ｂ）の表面に、導電材５０ａを形成する。ここでは一例として、導電材５０ａにＳｎ（純Ｓｎ）を用いる。 10A and 10B are explanatory views of an example of the conductive material forming process according to the first embodiment, wherein FIG. 10A is a schematic plan view of an essential part, and FIG. 10B is a schematic cross-sectional view taken along line L10-L10 in FIG. .
After the formation of the protective film 24, the conductive material 50a is formed on the surfaces of the first region 25a and the second region 25b (the constricted portion 22a and the peripheral portion 22b) of the electrode portion 25 (wiring 22) exposed from the opening 24a. To do. Here, as an example, Sn (pure Sn) is used for the conductive material 50a.

導電材５０ａは、例えば、保護膜２４及びその開口部２４ａを形成した後の回路基板２０を、導電材５０ａの成分を含むメッキ液に浸漬し、電極部２５に通電してその表面に導電材５０ａをメッキする電解メッキ法を用いて、形成することができる。   The conductive material 50a is formed by, for example, immersing the circuit board 20 after forming the protective film 24 and the opening 24a in a plating solution containing a component of the conductive material 50a, and energizing the electrode portion 25 to form a conductive material on the surface. It can be formed using an electrolytic plating method of plating 50a.

また、導電材５０ａは、電極部２５への通電を伴わない無電解メッキ法を用いて、形成することもできる。更にまた、導電材５０ａは、電極部２５の形状に相当する開口部を設けたマスクを利用し、ペースト状の導電材５０ａを電極部２５上に印刷する印刷法を用いて、形成することもできる。   The conductive material 50a can also be formed using an electroless plating method that does not energize the electrode portion 25. Furthermore, the conductive material 50 a may be formed by using a printing method in which a paste-like conductive material 50 a is printed on the electrode portion 25 using a mask provided with an opening corresponding to the shape of the electrode portion 25. it can.

図１１は第１の実施の形態に係るリフロー処理工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１１−Ｌ１１断面模式図である。
導電材５０ａの形成後は、その表面にフラックスを塗布し（図示せず）、リフロー処理を行って導電材５０ａを溶融させる。リフロー処理の温度、雰囲気は、用いる導電材５０ａの材質を基に設定すればよい。 FIG. 11 is an explanatory diagram of an example of the reflow processing step according to the first embodiment, in which (A) is a schematic plan view of an essential part, and (B) is a schematic cross-sectional view taken along line L11-L11 in (A).
After the conductive material 50a is formed, a flux is applied to the surface (not shown), and a reflow process is performed to melt the conductive material 50a. The temperature and atmosphere of the reflow process may be set based on the material of the conductive material 50a to be used.

このリフロー処理によって溶融した導電材５０ａは、その表面張力により、電極部２５のうち、面積の大きい第２領域２５ｂに集まるようになる。その結果、面積の小さい第１領域２５ａの導電材５０ａが減り、その膜厚が薄くなる。また、リフロー処理前の導電材５０ａにボイドが含まれている場合には、このリフロー処理により、そのようなボイドが除去されるようになる。   Due to the surface tension, the conductive material 50a melted by the reflow process gathers in the second region 25b having a large area in the electrode portion 25. As a result, the conductive material 50a in the first area 25a having a small area is reduced, and the film thickness is reduced. In addition, when voids are included in the conductive material 50a before the reflow process, such voids are removed by the reflow process.

図１２は第１の実施の形態に係る導電材選択的除去工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１２−Ｌ１２断面模式図である。
リフロー処理を行った後は、電極部２５の第１領域２５ａに薄く残っている導電材５０ａを選択的に除去する。この導電材５０ａの選択的除去には、ウェットエッチング、ドライエッチング、レーザトリミング等の方法を用いることができる。 FIGS. 12A and 12B are explanatory views of an example of the conductive material selective removing process according to the first embodiment, where FIG. 12A is a schematic plan view of a main part, and FIG. 12B is a schematic cross-sectional view taken along line L12-L12 in FIG. It is.
After performing the reflow process, the conductive material 50a remaining thinly in the first region 25a of the electrode portion 25 is selectively removed. For the selective removal of the conductive material 50a, methods such as wet etching, dry etching, and laser trimming can be used.

例えば、ウェットエッチングの場合には、まずフラックス洗浄を行った後、回路基板２０を所定のエッチング液に浸漬する。電極部２５の第１領域２５ａに残る導電材５０ａは、第２領域２５ｂに集まっている導電材５０ａに比べて薄く、このようにエッチング液に浸漬することで、第２領域２５ｂに導電材５０ａを残しつつ、第１領域２５ａの導電材５０ａを除去することができる。ドライエッチングの場合には、回路基板２０の全面に対し、又は電極部２５の第１領域２５ａの導電材５０ａに対し、エッチングを行うことで、第１領域２５ａの導電材５０ａを選択的に除去する。レーザトリミングの場合には、電極部２５の第１領域２５ａの導電材５０ａにレーザを照射し、その導電材５０ａを選択的に除去する。   For example, in the case of wet etching, flux cleaning is first performed, and then the circuit board 20 is immersed in a predetermined etching solution. The conductive material 50a remaining in the first region 25a of the electrode part 25 is thinner than the conductive material 50a gathered in the second region 25b. Thus, the conductive material 50a is immersed in the second region 25b by being immersed in the etching solution. The conductive material 50a in the first region 25a can be removed while leaving In the case of dry etching, the conductive material 50a in the first region 25a is selectively removed by etching the entire surface of the circuit board 20 or the conductive material 50a in the first region 25a of the electrode portion 25. To do. In the case of laser trimming, the conductive material 50a in the first region 25a of the electrode portion 25 is irradiated with laser, and the conductive material 50a is selectively removed.

このように、第１領域２５ａの導電材５０ａを選択的に除去することで、電極部２５の第１領域２５ａには導電材５０ａがなく、その周辺の第２領域２５ｂに導電材５０ａが選択的に形成された回路基板２０を得ることができる。このような回路基板２０に半導体素子１０をフリップチップ接続する。   As described above, by selectively removing the conductive material 50a in the first region 25a, the first region 25a of the electrode portion 25 does not have the conductive material 50a, and the conductive material 50a is selected in the second region 25b around the first region 25a. The circuit board 20 formed automatically can be obtained. The semiconductor element 10 is flip-chip connected to such a circuit board 20.

図１３は第１の実施の形態に係るフリップチップ接続第１工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１３−Ｌ１３断面模式図である。
半導体素子１０の電極１１には、突起電極１３が接続されている。ここでは一例として、突起電極１３にＡｕボールバンプを用いている。 FIGS. 13A and 13B are explanatory diagrams of an example of the first flip-chip connection process according to the first embodiment, where FIG. 13A is a schematic plan view of a main part, and FIG. 13B is a schematic cross-sectional view taken along line L13-L13 in FIG. It is.
A protruding electrode 13 is connected to the electrode 11 of the semiconductor element 10. Here, as an example, Au ball bumps are used for the protruding electrodes 13.

このような半導体素子１０を、上記のようにして形成した回路基板２０にフリップチップ接続する場合には、まず、その突起電極１３の配設面を回路基板２０の電極部２５の配設面に対向させ、対応する突起電極１３と電極部２５の位置合わせを行う。半導体素子１０は、その突起電極１３の先端１３ａの位置と、電極部２５の導電材５０ａが形成されていない第１領域２５ａの位置を合わせて配置する。このような半導体素子１０の配置には、例えば、フリップチップボンダーを用いることができる。   In the case where such a semiconductor element 10 is flip-chip connected to the circuit board 20 formed as described above, first, the arrangement surface of the protruding electrode 13 is set to the arrangement surface of the electrode portion 25 of the circuit board 20. The corresponding protruding electrodes 13 and the electrode portions 25 are aligned with each other. The semiconductor element 10 is arranged by aligning the position of the tip 13a of the protruding electrode 13 with the position of the first region 25a where the conductive material 50a of the electrode portion 25 is not formed. For example, a flip chip bonder can be used for the arrangement of the semiconductor element 10.

そして、突起電極１３の先端１３ａを電極部２５の第１領域２５ａに接触させた状態で、導電材５０ａの融点未満の温度での加熱、更に加圧（押圧）を行い、突起電極１３の先端１３ａと第１領域２５ａとを、固相拡散接合によって接合する。このときの接合条件は、例えば、加熱温度２００℃、１個の突起電極１３当たりの荷重１５ｇｆ、加熱・加圧時間１５秒とすることができる。   Then, with the tip 13 a of the protruding electrode 13 in contact with the first region 25 a of the electrode portion 25, heating at a temperature lower than the melting point of the conductive material 50 a and further pressing (pressing) are performed, and the tip of the protruding electrode 13 is 13a and the first region 25a are bonded by solid phase diffusion bonding. The bonding conditions at this time can be, for example, a heating temperature of 200 ° C., a load of 15 gf per protruding electrode 13 and a heating / pressurizing time of 15 seconds.

図１４は第１の実施の形態に係るフリップチップ接続第２工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１４−Ｌ１４断面模式図である。
突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合による接合後、今度は導電材５０ａの融点以上の温度での加熱を行いながら、加圧（押圧）を行う。このときの接合条件は、例えば、加熱温度２４５℃、１個の突起電極１３当たりの荷重１０ｇｆ、加熱・加圧時間５秒とすることができる。 FIGS. 14A and 14B are explanatory views of an example of the second flip-chip connection step according to the first embodiment. FIG. 14A is a schematic plan view of a main part, and FIG. 14B is a schematic cross-sectional view taken along line L14-L14 in FIG. It is.
After joining the tip 13a of the protruding electrode 13 and the first region 25a by solid phase diffusion bonding, pressure (pressing) is performed while heating at a temperature equal to or higher than the melting point of the conductive material 50a. The bonding conditions at this time can be, for example, a heating temperature of 245 ° C., a load of 10 gf per protruding electrode 13, and a heating / pressurizing time of 5 seconds.

この加熱及び加圧により、突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合が更に進展する。また、加圧が行われているため、突起電極１３の先端１３ａと第１領域２５ａとの間への、溶融した導電材５０ａの浸入を防ぐことができる。   By this heating and pressurization, the solid phase diffusion bonding between the tip 13a of the protruding electrode 13 and the first region 25a further progresses. Further, since the pressurization is performed, it is possible to prevent the molten conductive material 50a from entering between the tip 13a of the protruding electrode 13 and the first region 25a.

一方、加熱により溶融した導電材５０ａは、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに濡れ広がる。尚、その際、溶融した導電材５０ａは、突起電極１３の側面１３ｂを全周にわたって被覆するように濡れ広がる場合があるほか、突起電極１３の側面１３ｂのうち、第２領域２５ｂ側に面した一部の側面１３ｂのみを被覆するように濡れ広がる場合もある。   On the other hand, the conductive material 50a melted by heating spreads wet on the side surface 13b of the bump electrode 13 and the second region 25b around the first region 25a. At that time, the melted conductive material 50a may spread out so as to cover the side surface 13b of the protruding electrode 13 over the entire circumference, and the side surface 13b of the protruding electrode 13 faces the second region 25b side. There is a case where it spreads wet so as to cover only a part of the side surface 13b.

溶融して濡れ広がった導電材５０ａは、その後冷却されて凝固される。それにより、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに液相拡散接合によって接合された導電部５０が形成される。   The conductive material 50a melted and spreads is then cooled and solidified. As a result, the conductive portion 50 joined to the side surface 13b of the protruding electrode 13 and the second region 25b around the first region 25a by liquid phase diffusion bonding is formed.

以上の工程により、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに固相拡散接合によって接合され、導電部５０が第１領域２５ａ周辺の第２領域２５ｂ及び突起電極１３の側面１３ｂに液相拡散接合によって接合された状態を得ることができる。   Through the above steps, the tip 13a of the protruding electrode 13 is joined to the first region 25a of the electrode portion 25 by solid phase diffusion bonding, and the conductive portion 50 is connected to the second region 25b around the first region 25a and the side surface 13b of the protruding electrode 13. It is possible to obtain a bonded state by liquid phase diffusion bonding.

このようにして半導体素子１０と回路基板２０とをフリップチップ接続した後は、半導体素子１０と回路基板２０の間隙にアンダーフィル３０を充填し、更に回路基板２０の半導体素子１０搭載面側をモールド樹脂４０で封止する。これにより、上記図１に示したような半導体装置１を得ることができる。   After flip-chip connection of the semiconductor element 10 and the circuit board 20 in this manner, the gap between the semiconductor element 10 and the circuit board 20 is filled with an underfill 30 and the semiconductor element 10 mounting surface side of the circuit board 20 is molded. Seal with resin 40. Thereby, the semiconductor device 1 as shown in FIG. 1 can be obtained.

尚、電極部２５の表面にＮｉ／Ａｕ表面処理層（Ｎｉメッキ及びＡｕメッキ）を施す場合には、図９に示した保護膜２４及びその開口部２４ａの形成後、図１０に示した導電材５０ａの形成前に、Ｎｉ／Ａｕ表面処理層の形成を行うようにすればよい。   When a Ni / Au surface treatment layer (Ni plating and Au plating) is applied to the surface of the electrode portion 25, the conductive film shown in FIG. 10 is formed after the protective film 24 and the opening 24a shown in FIG. 9 are formed. The Ni / Au surface treatment layer may be formed before the material 50a is formed.

また、上記形成方法の例では、図１１に示したリフロー処理後、図１２に示したような導電材５０ａの選択的除去を行うようにしたが、リフロー処理で導電材５０ａを選択的に第２領域２５ｂに形成可能であれば、導電材５０ａの選択的除去工程は省略してもよい。その場合は、図１１に示したリフロー処理後に、図１３及び図１４に示したようにしてフリップチップ接続を行うようにすればよい。   In the example of the forming method, the conductive material 50a as shown in FIG. 12 is selectively removed after the reflow process shown in FIG. 11, but the conductive material 50a is selectively removed by the reflow process. If it can be formed in the two regions 25b, the step of selectively removing the conductive material 50a may be omitted. In that case, after the reflow process shown in FIG. 11, flip-chip connection may be performed as shown in FIGS.

次に、第２の実施の形態について説明する。
図１５は第２の実施の形態に係る半導体装置の一例の断面模式図である。
第２の実施の形態に係る半導体装置１ａは、保護膜２４から露出する電極部２５が、突起電極１３の先端１３ａが接合される第１領域２５ａと、その第１領域２５ａと電気的に分離された第２領域２５ｂとを有している。この半導体装置１ａの電極部２５の第１領域２５ａは、第２領域２５ｂと絶縁層２１で絶縁されて島（アイランド）状に形成されており、ビア２３を介して下層の配線２２に電気的に接続されている。 Next, a second embodiment will be described.
FIG. 15 is a schematic cross-sectional view of an example of a semiconductor device according to the second embodiment.
In the semiconductor device 1a according to the second embodiment, the electrode portion 25 exposed from the protective film 24 is electrically separated from the first region 25a to which the tip 13a of the protruding electrode 13 is joined, and the first region 25a. Second region 25b. The first region 25 a of the electrode portion 25 of the semiconductor device 1 a is formed in an island shape by being insulated by the second region 25 b and the insulating layer 21, and is electrically connected to the lower wiring 22 through the via 23. It is connected to the.

図１６は第２の実施の形態に係る半導体素子と回路基板の接続部の要部断面模式図であって、（Ａ）は接続部の一例を示す図、（Ｂ）は接続部の別例を示す図である。尚、図１６（Ａ），（Ｂ）は、図１５のＹ部に相当する部分の断面模式図である。   FIGS. 16A and 16B are schematic cross-sectional views of a main part of a connection portion between a semiconductor element and a circuit board according to the second embodiment. FIG. 16A is a diagram illustrating an example of the connection portion, and FIG. FIG. 16A and 16B are schematic cross-sectional views of a portion corresponding to the Y portion in FIG.

この半導体装置１ａでは、図１６（Ａ），（Ｂ）に示すように、突起電極１３の先端１３ａが、電極部２５のアイランド状の第１領域２５ａに固相拡散接合によって接合されている。第１領域２５ａの周辺に絶縁層２１を挟んで設けられた第２領域２５ｂ、及び突起電極１３の側面１３ｂには、導電部５０が液相拡散接合によって接合されている。突起電極１３の側面１３ｂと導電部５０との接合界面、及び電極部２５の第２領域２５ｂと導電部５０との接合界面には、それらの材質や接合条件により、図１６（Ｂ）に示したように、化合物５１，５２が形成され得る。   In this semiconductor device 1a, as shown in FIGS. 16A and 16B, the tip 13a of the protruding electrode 13 is joined to the island-shaped first region 25a of the electrode portion 25 by solid phase diffusion bonding. The conductive portion 50 is bonded to the second region 25b provided around the first region 25a with the insulating layer 21 interposed therebetween and the side surface 13b of the protruding electrode 13 by liquid phase diffusion bonding. The bonding interface between the side surface 13b of the protruding electrode 13 and the conductive portion 50 and the bonding interface between the second region 25b of the electrode portion 25 and the conductive portion 50 are shown in FIG. As such, compounds 51 and 52 can be formed.

尚、この第２の実施の形態に係る半導体装置１ａでは、上記第１の実施の形態に係る半導体装置１に関して述べたのと同様の材料を用いて、突起電極１３、電極部２５（第１領域２５ａ及び第２領域２５ｂ）、導電部５０を形成することができる。例えば、この第２の実施の形態に係る半導体装置１ａにおいても、上記の図４乃至図７等に例示したような組み合わせを適用することができる。   In the semiconductor device 1a according to the second embodiment, the protruding electrode 13 and the electrode portion 25 (first electrode) are formed using the same materials as those described for the semiconductor device 1 according to the first embodiment. The region 25a and the second region 25b) and the conductive part 50 can be formed. For example, also in the semiconductor device 1a according to the second embodiment, the combinations as illustrated in FIGS. 4 to 7 and the like can be applied.

この第２の実施の形態に係る半導体装置１ａによっても、突起電極１３の先端１３ａと電極部２５の第１領域２５ａとの接合を、突起電極１３の側面１３ｂ、及び電極部２５の第２領域２５ｂに接合した導電部５０によって補強することができる。   Also in the semiconductor device 1a according to the second embodiment, the tip 13a of the protruding electrode 13 and the first region 25a of the electrode portion 25 are joined together by the side surface 13b of the protruding electrode 13 and the second region of the electrode portion 25. It can reinforce by the conductive part 50 joined to 25b.

続いて、第２の実施の形態に係る半導体装置１ａの形成方法の一例について説明する。
図１７は第２の実施の形態に係る配線パターン形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１７−Ｌ１７断面模式図である。 Next, an example of a method for forming the semiconductor device 1a according to the second embodiment will be described.
FIGS. 17A and 17B are explanatory views of an example of a wiring pattern forming process according to the second embodiment. FIG. 17A is a schematic plan view of a main part, and FIG. 17B is a schematic cross-sectional view taken along line L17-L17 in FIG. .

回路基板２０には、この図１７（Ａ）に示すように、アイランド状の部分（アイランド部）２２ｃ、及びアイランド部２２ｃを挟む一対のリード部２２ｄを形成する。アイランド部２２ｃとリード部２２ｄとは、絶縁層２１によって電気的に分離し、アイランド部２２ｃは、下層の配線２２に接続されたビア２３上に形成する。ここでは一例として、アイランド部２２ｃとそれを挟む一対のリード部２２ｄが３組並設されている部分を図示している。また、ここでは一例として、アイランド部２２ｃ及びリード部２２ｄにＣｕを用いる。   As shown in FIG. 17A, the circuit board 20 is formed with an island-shaped portion (island portion) 22c and a pair of lead portions 22d sandwiching the island portion 22c. The island portion 22c and the lead portion 22d are electrically separated by the insulating layer 21, and the island portion 22c is formed on the via 23 connected to the lower wiring line 22. Here, as an example, a portion where three sets of an island portion 22c and a pair of lead portions 22d sandwiching the island portion 22c are arranged is illustrated. Here, as an example, Cu is used for the island portion 22c and the lead portion 22d.

アイランド部２２ｃは、後に半導体素子１０の突起電極１３の先端１３ａを接合する位置、即ち上記及び後述する電極部２５の第１領域２５ａに相当する位置に形成する。
図１８は第２の実施の形態に係る保護膜形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１８−Ｌ１８断面模式図である。 The island portion 22c is formed at a position where the tip 13a of the protruding electrode 13 of the semiconductor element 10 is joined later, that is, a position corresponding to the first region 25a of the electrode portion 25 described above and later.
18A and 18B are explanatory views of an example of a protective film forming process according to the second embodiment, in which FIG. 18A is a schematic plan view of an essential part, and FIG. .

アイランド部２２ｃ及びリード部２２ｄの形成後は、回路基板２０の表面に保護膜２４を形成する。ここでは一例として、保護膜２４にソルダレジストを用いる。
保護膜２４の形成では、まず、回路基板２０の表面に保護膜２４を形成した後、例えばフォトリソグラフィ技術及びエッチング技術を利用して、アイランド部２２ｃとリード部２２ｄの一部とを含む領域に通じる開口部２４ａを形成する。 After the formation of the island portion 22c and the lead portion 22d, the protective film 24 is formed on the surface of the circuit board 20. Here, as an example, a solder resist is used for the protective film 24.
In forming the protective film 24, first, the protective film 24 is formed on the surface of the circuit board 20, and then, for example, in a region including the island part 22c and a part of the lead part 22d by using a photolithography technique and an etching technique. An opening 24a that communicates is formed.

この保護膜２４の開口部２４ａから露出するアイランド部２２ｃとリード部２２ｄの一部とが電極部２５となる。即ち、開口部２４ａから露出するアイランド部２２ｃとリード部２２ｄの一部とは、それぞれ電極部２５の第１領域２５ａとその周辺の第２領域２５ｂとなる。   The island portion 22 c exposed from the opening 24 a of the protective film 24 and a part of the lead portion 22 d become the electrode portion 25. That is, the island portion 22c and a part of the lead portion 22d exposed from the opening 24a become the first region 25a of the electrode portion 25 and the second region 25b around it, respectively.

図１９は第２の実施の形態に係る導電材形成工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ１９−Ｌ１９断面模式図である。
開口部２４ａを有する保護膜２４の形成後は、開口部２４ａから露出する電極部２５の第２領域２５ｂ（リード部２２ｄの一部）に選択的に、導電材５０ａを形成する。ここでは一例として、導電材５０ａにＳｎ（純Ｓｎ）を用いる。 FIG. 19 is an explanatory diagram of an example of a conductive material forming process according to the second embodiment, where (A) is a schematic plan view of a main part, and (B) is a schematic cross-sectional view taken along line L19-L19 in (A). .
After the formation of the protective film 24 having the opening 24a, the conductive material 50a is selectively formed in the second region 25b (a part of the lead portion 22d) of the electrode part 25 exposed from the opening 24a. Here, as an example, Sn (pure Sn) is used for the conductive material 50a.

導電材５０ａは、電解メッキ法を用いて形成する。即ち、保護膜２４形成後の回路基板２０を、導電材５０ａの成分を含むメッキ液に浸漬し、リード部２２ｄに通電することで、保護膜２４から露出する電極部２５の第２領域２５ｂ（リード部２２ｄの一部）に導電材５０ａを形成する。この電解メッキ時には、電極部２５の第１領域２５ａ（アイランド部２２ｃ）がリード部２２ｄと電気的に分離されているため、保護膜２４から露出する電極部２５の第２領域２５ｂに選択的に導電材５０ａがメッキされる。   The conductive material 50a is formed using an electrolytic plating method. That is, the circuit board 20 after the formation of the protective film 24 is immersed in a plating solution containing a component of the conductive material 50a, and the lead portion 22d is energized, whereby the second region 25b of the electrode portion 25 exposed from the protective film 24 ( A conductive material 50a is formed on a part of the lead portion 22d. At the time of this electrolytic plating, the first region 25a (island portion 22c) of the electrode portion 25 is electrically separated from the lead portion 22d, so that the second region 25b of the electrode portion 25 exposed from the protective film 24 is selectively selected. The conductive material 50a is plated.

図２０は第２の実施の形態に係るリフロー処理工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２０−Ｌ２０断面模式図である。
電極部２５の第２領域２５ｂに導電材５０ａを形成した後は、リフロー処理を行って導電材５０ａを溶融させる。溶融した導電材５０ａは、第２領域２５ｂに留まり、絶縁層２１を挟んで形成されている第１領域２５ａへの流出は抑えられる。また、このようなリフロー処理を行うことで、リフロー処理前の導電材５０ａに含まれている可能性のあるボイドを除去することができる。 FIG. 20 is an explanatory diagram of an example of a reflow process according to the second embodiment, in which (A) is a schematic plan view of a relevant part, and (B) is a schematic cross-sectional view taken along line L20-L20 of (A).
After the conductive material 50a is formed in the second region 25b of the electrode part 25, a reflow process is performed to melt the conductive material 50a. The melted conductive material 50a remains in the second region 25b, and the outflow to the first region 25a formed with the insulating layer 21 interposed therebetween is suppressed. Moreover, by performing such a reflow process, the void which may be contained in the electrically-conductive material 50a before a reflow process can be removed.

図２１は第２の実施の形態に係るフリップチップ接続第１工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２１−Ｌ２１断面模式図である。
半導体素子１０の電極１１には、突起電極１３の一例としてＡｕボールバンプが接続されている。 FIG. 21 is an explanatory diagram of an example of the first flip-chip connection process according to the second embodiment, in which (A) is a schematic plan view of an essential part, and (B) is a schematic cross-sectional view taken along line L21-L21 in (A). It is.
An Au ball bump as an example of the protruding electrode 13 is connected to the electrode 11 of the semiconductor element 10.

このような半導体素子１０を、上記のようにして形成した回路基板２０にフリップチップ接続する。その場合は、まず、突起電極１３の先端１３ａを電極部２５の第１領域２５ａに接触させた状態で、導電材５０ａの融点未満の温度での加熱、更に加圧（押圧）を行い、突起電極１３の先端１３ａと第１領域２５ａとを、固相拡散接合によって接合する。このときの接合条件は、例えば、加熱温度２００℃、１個の突起電極１３当たりの荷重１５ｇｆ、加熱・加圧時間１５秒とすることができる。   Such a semiconductor element 10 is flip-chip connected to the circuit board 20 formed as described above. In that case, first, with the tip 13a of the protruding electrode 13 in contact with the first region 25a of the electrode portion 25, heating at a temperature lower than the melting point of the conductive material 50a and further pressurization (pressing) are performed. The tip 13a of the electrode 13 and the first region 25a are joined by solid phase diffusion bonding. The bonding conditions at this time can be, for example, a heating temperature of 200 ° C., a load of 15 gf per protruding electrode 13 and a heating / pressurizing time of 15 seconds.

図２２は第２の実施の形態に係るフリップチップ接続第２工程の一例の説明図であって、（Ａ）は要部平面模式図、（Ｂ）は（Ａ）のＬ２２−Ｌ２２断面模式図である。
突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合による接合後は、導電材５０ａの融点以上の温度での加熱を行いながら、加圧（押圧）を行う。このときの接合条件は、例えば、加熱温度２４５℃、１個の突起電極１３当たりの荷重１０ｇｆ、加熱・加圧時間５秒とすることができる。 FIGS. 22A and 22B are explanatory diagrams of an example of the second flip-chip connection step according to the second embodiment, where FIG. 22A is a schematic plan view of the main part, and FIG. It is.
After joining by the solid phase diffusion joining of the tip 13a of the protruding electrode 13 and the first region 25a, pressurization (pressing) is performed while heating at a temperature equal to or higher than the melting point of the conductive material 50a. The bonding conditions at this time can be, for example, a heating temperature of 245 ° C., a load of 10 gf per protruding electrode 13, and a heating / pressurizing time of 5 seconds.

この加熱及び加圧により、突起電極１３の先端１３ａと第１領域２５ａとの固相拡散接合が更に進展する。一方、加熱により溶融した導電材５０ａは、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに濡れ広がる。尚、その際、溶融した導電材５０ａは、突起電極１３の側面１３ｂを全周にわたって被覆するように濡れ広がる場合があるほか、突起電極１３の側面１３ｂのうち、第２領域２５ｂ側に面した一部の側面１３ｂのみを被覆するように濡れ広がる場合もある。   By this heating and pressurization, the solid phase diffusion bonding between the tip 13a of the protruding electrode 13 and the first region 25a further progresses. On the other hand, the conductive material 50a melted by heating spreads wet on the side surface 13b of the bump electrode 13 and the second region 25b around the first region 25a. At that time, the melted conductive material 50a may spread out so as to cover the side surface 13b of the protruding electrode 13 over the entire circumference, and the side surface 13b of the protruding electrode 13 faces the second region 25b side. There is a case where it spreads wet so as to cover only a part of the side surface 13b.

溶融して濡れ広がった導電材５０ａは、その後冷却されて凝固される。それにより、突起電極１３の側面１３ｂ、及び第１領域２５ａ周辺の第２領域２５ｂに液相拡散接合によって接合された導電部５０が形成される。   The conductive material 50a melted and spreads is then cooled and solidified. As a result, the conductive portion 50 joined to the side surface 13b of the protruding electrode 13 and the second region 25b around the first region 25a by liquid phase diffusion bonding is formed.

以上の工程により、突起電極１３の先端１３ａが電極部２５の第１領域２５ａに固相拡散接合によって接合され、導電部５０が第１領域２５ａ周辺の第２領域２５ｂ及び突起電極１３の側面１３ｂに液相拡散接合によって接合された状態を得ることができる。   Through the above steps, the tip 13a of the protruding electrode 13 is joined to the first region 25a of the electrode portion 25 by solid phase diffusion bonding, and the conductive portion 50 is connected to the second region 25b around the first region 25a and the side surface 13b of the protruding electrode 13. It is possible to obtain a bonded state by liquid phase diffusion bonding.

このようにして半導体素子１０と回路基板２０とをフリップチップ接続した後は、半導体素子１０と回路基板２０の間隙にアンダーフィル３０を充填し、更に回路基板２０の半導体素子１０搭載面側をモールド樹脂４０で封止する。これにより、上記図１５に示したような半導体装置１ａを得ることができる。   After flip-chip connection of the semiconductor element 10 and the circuit board 20 in this manner, the gap between the semiconductor element 10 and the circuit board 20 is filled with an underfill 30 and the semiconductor element 10 mounting surface side of the circuit board 20 is molded. Seal with resin 40. Thereby, the semiconductor device 1a as shown in FIG. 15 can be obtained.

尚、電極部２５の表面にＮｉ／Ａｕ表面処理層（Ｎｉメッキ及びＡｕメッキ）を施す場合には、図１８に示した保護膜２４及びその開口部２４ａの形成後、図１９に示した導電材５０ａの形成前に、Ｎｉ／Ａｕ表面処理層の形成を行うようにすればよい。   When the Ni / Au surface treatment layer (Ni plating and Au plating) is applied to the surface of the electrode portion 25, the conductive film shown in FIG. 19 is formed after the formation of the protective film 24 and the opening 24a shown in FIG. The Ni / Au surface treatment layer may be formed before the material 50a is formed.

また、上記形成方法の例では、図１９に示した導電材５０ａの形成後、図２０に示したようにリフロー処理を行うようにしたが、導電材５０ａに含まれ得るボイドの影響が無視し得るものであれば、このリフロー処理は省略してもよい。その場合は、図１９に示した導電材５０ａの形成後に、図２１及び図２２に示したようにしてフリップチップ接続を行うようにすればよい。   Further, in the example of the above forming method, after the conductive material 50a shown in FIG. 19 is formed, the reflow process is performed as shown in FIG. 20, but the influence of voids that can be included in the conductive material 50a is ignored. If possible, this reflow process may be omitted. In that case, flip chip connection may be performed as shown in FIGS. 21 and 22 after the conductive material 50a shown in FIG. 19 is formed.

以上、半導体素子１０と回路基板２０とをフリップチップ接続した半導体装置１，１ａについて説明した。尚、上記の手法は、半導体装置１，１ａを、マザーボード等、更に別の回路基板に接続する場合にも、同様に適用可能である。また、上記の手法を用いて形成したこのような半導体装置１，１ａ等を、他の部品と組み合わせ、それらを内部に含む情報処理装置（パーソナルコンピュータ、サーバコンピュータ等）、携帯情報処理端末（携帯電話等）等の電子装置を製造することが可能である。   The semiconductor devices 1 and 1a in which the semiconductor element 10 and the circuit board 20 are flip-chip connected have been described above. The above-described method can be similarly applied to the case where the semiconductor devices 1 and 1a are connected to another circuit board such as a mother board. In addition, such semiconductor devices 1, 1a and the like formed using the above-described method are combined with other components, and an information processing device (personal computer, server computer, etc.) including them inside, a portable information processing terminal (portable) Electronic devices such as telephones can be manufactured.

以上説明した実施の形態に関し、更に以下の付記を開示する。
（付記１） 電極部を有する回路基板と、
前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、
前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、
を含むことを特徴とする半導体装置。 Regarding the embodiment described above, the following additional notes are further disclosed.
(Supplementary note 1) a circuit board having an electrode part;
A semiconductor element having a protruding electrode facing the electrode portion, the tip of the protruding electrode being bonded to the first region of the electrode portion;
A conductive portion bonded to a second region around the first region of the electrode portion and a side surface of the protruding electrode;
A semiconductor device comprising:

（付記２） 前記導電部は、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストであることを特徴とする付記１に記載の半導体装置。
（付記３） 前記第１領域と前記第２領域とは、直線状に連続して形成されていることを特徴とする付記１又は２に記載の半導体装置。 (Supplementary note 2) The semiconductor device according to supplementary note 1, wherein the conductive portion is a conductive paste made of Sn, solder containing Sn, or a metal filler and a resin.
(Supplementary Note 3) The semiconductor device according to Supplementary Note 1 or 2, wherein the first region and the second region are formed continuously in a straight line.

（付記４） 前記第１領域の幅が、前記第２領域の幅よりも狭いことを特徴とする付記３に記載の半導体装置。
（付記５） 前記第１領域は、島状に形成され、前記第２領域と電気的に分離されていることを特徴とする付記１又は２に記載の半導体装置。 (Additional remark 4) The semiconductor device of Additional remark 3 characterized by the width | variety of the said 1st area | region being narrower than the width | variety of the said 2nd area | region.
(Supplementary Note 5) The semiconductor device according to Supplementary Note 1 or 2, wherein the first region is formed in an island shape and is electrically separated from the second region.

（付記６） 前記導電部と前記第２領域との接合界面に、前記導電部の成分と前記電極部の成分とを含む第１化合物が形成され、前記導電部と前記側面との接合界面に、前記導電部の成分と前記突起電極の成分とを含む第２化合物が形成されていることを特徴とする付記１乃至５のいずれかに記載の半導体装置。   (Additional remark 6) The 1st compound containing the component of the said electroconductive part and the component of the said electrode part is formed in the joining interface of the said electroconductive part and the said 2nd area | region, and the joint interface of the said electroconductive part and the said side surface is formed. The semiconductor device according to any one of appendices 1 to 5, wherein a second compound including a component of the conductive portion and a component of the protruding electrode is formed.

（付記７） 回路基板の電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
突起電極を有する半導体素子を、前記突起電極の先端を前記第１領域に接合する工程と、
前記導電材を用いて前記第２領域と前記突起電極の側面とに接合された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 (Appendix 7) A step of selectively forming a conductive material in the second region among the first region and the second region around the first region of the electrode portion of the circuit board;
Bonding a semiconductor element having a protruding electrode to the first region, the tip of the protruding electrode;
Forming a conductive portion bonded to the second region and the side surface of the protruding electrode using the conductive material;
A method for manufacturing a semiconductor device, comprising:

（付記８） 前記先端を、前記第１領域に、固相拡散接合によって接合し、前記導電部を、前記第２領域と前記側面とに、液相拡散接合によって接合することを特徴とする付記７に記載に半導体装置の製造方法。   (Additional remark 8) The said front-end | tip is joined to the said 1st area | region by solid phase diffusion bonding, and the said electroconductive part is joined to the said 2nd area | region and the said side surface by liquid phase diffusion bonding. 8. A method for manufacturing a semiconductor device according to item 7.

（付記９） 前記導電部は、前記電極部及び前記突起電極よりも融点が低く、
前記先端を前記第１領域に接合する際には、前記先端を前記第１領域に、前記導電材の融点よりも低温で加熱しながら押圧し、
前記第２領域と前記側面とに接合された前記導電部を形成する際には、前記導電材の融点よりも高温で加熱して前記導電材を溶融した後、前記導電材を凝固することを特徴とする付記７又は８に記載の半導体装置の製造方法。 (Supplementary Note 9) The conductive portion has a lower melting point than the electrode portion and the protruding electrode,
When joining the tip to the first region, press the tip to the first region while heating at a temperature lower than the melting point of the conductive material,
When forming the conductive portion bonded to the second region and the side surface, the conductive material is solidified after being heated at a temperature higher than the melting point of the conductive material to melt the conductive material. 9. A method for manufacturing a semiconductor device according to appendix 7 or 8, wherein

（付記１０） 電極部と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に形成された導電材と、
を含むことを特徴とする回路基板。 (Supplementary Note 10) an electrode part;
A conductive material selectively formed in the second region among the first region and the second region around the first region of the electrode portion;
A circuit board comprising:

（付記１１） 電極部を形成する工程と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
を含むことを特徴とする回路基板の製造方法。 (Additional remark 11) The process of forming an electrode part,
A step of selectively forming a conductive material in the second region out of the first region and the second region around the first region of the electrode portion;
A method for manufacturing a circuit board, comprising:

１，１ａ 半導体装置
１０ 半導体素子
１１ 電極
１２ 保護膜
１３ 突起電極
１３Ａ Ａｕボールバンプ
１３Ｂ Ｃｕボールバンプ
１３Ｃ Ａｕメッキバンプ
１３Ｄ Ｃｕメッキバンプ
１３ａ，１３Ａａ，１３Ｂａ，１３Ｃａ，１３Ｄａ 先端
１３ｂ，１３Ａｂ，１３Ｂｂ，１３Ｃｂ，１３Ｄｂ 側面
２０ 回路基板
２１ 絶縁層
２２ 配線
２２ａ 括れ部
２２ｂ 周辺部
２２ｃ アイランド部
２２ｄ リード部
２３ ビア
２４ 保護膜
２４ａ 開口部
２５ 電極部
２５Ａ Ｃｕ電極部
２５Ｂ Ｎｉメッキ
２５Ｃ Ａｕメッキ
２５ａ，２５Ａａ，２５Ｃａ 第１領域
２５ｂ，２５Ａｂ，２５Ｃｂ 第２領域
３０ アンダーフィル
４０ モールド樹脂
５０ 導電部
５０ａ 導電材
５０Ａ 半田
５１，５２，１０１，１０２，２０１ 化合物
１００ 中間層
１０３，２０３ クラック
Ｗ１，Ｗ２ 幅 DESCRIPTION OF SYMBOLS 1,1a Semiconductor device 10 Semiconductor element 11 Electrode 12 Protective film 13 Projection electrode 13A Au ball bump 13B Cu ball bump 13C Au plating bump 13D Cu plating bump 13a, 13Aa, 13Ba, 13Ca, 13Da Tip 13b, 13Ab, 13Bb, 13Cb 13Db Side 20 Circuit board 21 Insulating layer 22 Wiring 22a Constricted part 22b Peripheral part 22c Island part 22d Lead part 23 Via 24 Protective film 24a Opening part 25 Electrode part 25A Cu electrode part 25B Ni plating 25C Au plating 25a, 25Aa, 25Ca First Region 25b, 25Ab, 25Cb Second region 30 Underfill 40 Mold resin 50 Conductive portion 50a Conductive material 50A Solder 51, 52, 101, 102, 201 Compound 100 Intermediate layer 103, 2 3 cracks W1, W2 width

Claims (8)

電極部を有する回路基板と、
前記電極部と対向する突起電極を有し、前記突起電極の先端が前記電極部の第１領域に接合された半導体素子と、
前記電極部の前記第１領域周辺の第２領域と前記突起電極の側面とに接合された導電部と、
を含むことを特徴とする半導体装置。 A circuit board having an electrode part;
A semiconductor element having a protruding electrode facing the electrode portion, the tip of the protruding electrode being bonded to the first region of the electrode portion;
A conductive portion bonded to a second region around the first region of the electrode portion and a side surface of the protruding electrode;
A semiconductor device comprising: 前記導電部は、Ｓｎ、Ｓｎを含む半田、又は金属フィラーと樹脂からなる導電性ペーストであることを特徴とする請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the conductive portion is Sn, solder containing Sn, or a conductive paste made of a metal filler and a resin. 前記第１領域と前記第２領域とは、直線状に連続して形成されていることを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first region and the second region are formed continuously in a straight line. 前記第１領域の幅が、前記第２領域の幅よりも狭いことを特徴とする請求項３に記載の半導体装置。   The semiconductor device according to claim 3, wherein a width of the first region is narrower than a width of the second region. 前記第１領域は、島状に形成され、前記第２領域と電気的に分離されていることを特徴とする請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the first region is formed in an island shape and is electrically separated from the second region. 回路基板の電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
突起電極を有する半導体素子を、前記突起電極の先端を前記第１領域に接合する工程と、
前記導電材を用いて前記第２領域と前記突起電極の側面とに接合された導電部を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 A step of selectively forming a conductive material in the second region among the first region and the second region around the first region of the electrode portion of the circuit board;
Bonding a semiconductor element having a protruding electrode to the first region, the tip of the protruding electrode;
Forming a conductive portion bonded to the second region and the side surface of the protruding electrode using the conductive material;
A method for manufacturing a semiconductor device, comprising: 電極部と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に形成された導電材と、
を含むことを特徴とする回路基板。 An electrode part;
A conductive material selectively formed in the second region among the first region and the second region around the first region of the electrode portion;
A circuit board comprising: 電極部を形成する工程と、
前記電極部の、第１領域と前記第１領域周辺の第２領域のうち、前記第２領域に選択的に導電材を形成する工程と、
を含むことを特徴とする回路基板の製造方法。 Forming an electrode portion;
A step of selectively forming a conductive material in the second region out of the first region and the second region around the first region of the electrode portion;
A method for manufacturing a circuit board, comprising:
JP2009281206A 2009-12-11 2009-12-11 Semiconductor device, semiconductor device manufacturing method, circuit board, and circuit board manufacturing method Expired - Fee Related JP5482170B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009281206A JP5482170B2 (en) 2009-12-11 2009-12-11 Semiconductor device, semiconductor device manufacturing method, circuit board, and circuit board manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009281206A JP5482170B2 (en) 2009-12-11 2009-12-11 Semiconductor device, semiconductor device manufacturing method, circuit board, and circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2011124402A true JP2011124402A (en) 2011-06-23
JP5482170B2 JP5482170B2 (en) 2014-04-23

Family

ID=44287996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009281206A Expired - Fee Related JP5482170B2 (en) 2009-12-11 2009-12-11 Semiconductor device, semiconductor device manufacturing method, circuit board, and circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP5482170B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019031A (en) * 2019-07-18 2021-02-15 住友ベークライト株式会社 Packaging structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135674A (en) * 1997-10-29 1999-05-21 Nec Kansai Ltd Semiconductor device and manufacture thereof
JP2003017531A (en) * 2001-07-02 2003-01-17 Toshiba Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11135674A (en) * 1997-10-29 1999-05-21 Nec Kansai Ltd Semiconductor device and manufacture thereof
JP2003017531A (en) * 2001-07-02 2003-01-17 Toshiba Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021019031A (en) * 2019-07-18 2021-02-15 住友ベークライト株式会社 Packaging structure
JP7338287B2 (en) 2019-07-18 2023-09-05 住友ベークライト株式会社 package structure

Also Published As

Publication number Publication date
JP5482170B2 (en) 2014-04-23

Similar Documents

Publication Publication Date Title
JP4660643B2 (en) Semiconductor package substrate for forming pre-solder structure, semiconductor package substrate on which pre-solder structure is formed, and manufacturing method thereof
JP5664392B2 (en) Semiconductor device, method for manufacturing semiconductor device, and method for manufacturing wiring board
KR101140518B1 (en) Wiring b0ard and semic0nduct0r device
US20110193223A1 (en) Semiconductor device, chip-on-chip mounting structure, method of manufacturing the semiconductor device, and method of forming the chip-on-chip mounting structure
TWI493672B (en) Semiconductor device, electronic device, and semiconductor device manufacturing method
JP2007317979A (en) Method for manufacturing semiconductor device
TW200926379A (en) Package substrate having electrical connecting structure and method of fabricating the same
KR20110109848A (en) Configuration and manufacturing method of semiconductor device
JP2006279062A (en) Semiconductor element and semiconductor device
US20110049707A1 (en) Semiconductor device and method of manufacturing the semiconductor device
JP2006237151A (en) Wiring board and semiconductor apparatus
JP2009200067A (en) Semiconductor chip and semiconductor device
JP5942074B2 (en) Wiring board
JP2021034600A (en) Semiconductor device
JP2008177619A (en) Chip carrier, semiconductor device and method of manufacturing the chip carrier
JP5482170B2 (en) Semiconductor device, semiconductor device manufacturing method, circuit board, and circuit board manufacturing method
TW201944505A (en) Wiring board semiconductor device and method of manufacturing wiring board
JP6702108B2 (en) Terminal structure, semiconductor device, electronic device, and method for forming terminal
JP2004014854A (en) Semiconductor device
JP6593119B2 (en) Electrode structure, bonding method, and semiconductor device
JP7382170B2 (en) semiconductor equipment
US20120126397A1 (en) Semiconductor substrate and method thereof
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP2005026364A (en) Hybrid integrated circuit
JP7416607B2 (en) semiconductor equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140203

R150 Certificate of patent or registration of utility model

Ref document number: 5482170

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees