JP2011100772A - Group iii nitride laminated substrate - Google Patents
Group iii nitride laminated substrate Download PDFInfo
- Publication number
- JP2011100772A JP2011100772A JP2009252982A JP2009252982A JP2011100772A JP 2011100772 A JP2011100772 A JP 2011100772A JP 2009252982 A JP2009252982 A JP 2009252982A JP 2009252982 A JP2009252982 A JP 2009252982A JP 2011100772 A JP2011100772 A JP 2011100772A
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- iii nitride
- superlattice laminate
- laminate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、III族窒化物積層基板に関し、特に、電子デバイス等に用いられるIII族窒化物積層基板に関する。 The present invention relates to a group III nitride multilayer substrate, and more particularly to a group III nitride multilayer substrate used for electronic devices and the like.
一般に、Al、Ga、InなどのIII族元素と窒素との化合物であるIII族窒化物半導体は、発光素子やHEMT等の電子デバイスに広く用いられている。このようなデバイスの特性は、III族窒化物半導体の結晶性に大きく影響されるため、結晶性の高いIII族窒化物半導体が求められている。 In general, a group III nitride semiconductor, which is a compound of a group III element such as Al, Ga, and In and nitrogen, is widely used in electronic devices such as light emitting elements and HEMTs. Since the characteristics of such a device are greatly influenced by the crystallinity of the group III nitride semiconductor, a group III nitride semiconductor having high crystallinity is required.
III族窒化物半導体の成長用基板としては、サファイアを用いるのが一般的であったが、近年、安価で比較的放熱性が良い等の理由から、シリコン基板を用いる技術が開発されている。このようなシリコン基板は、上記サファイア基板と比較してIII族窒化物半導体との格子定数差が大きいため、結晶性の高いIII族窒化物半導体を得ることは困難であった。 As a substrate for growing a group III nitride semiconductor, sapphire is generally used. However, in recent years, a technique using a silicon substrate has been developed for reasons such as low cost and relatively good heat dissipation. Since such a silicon substrate has a larger lattice constant difference from the group III nitride semiconductor than the sapphire substrate, it is difficult to obtain a group III nitride semiconductor having high crystallinity.
特許文献1には、シリコン基板とIII族窒化物半導体との間にAl組成の低いAlGaN層とAl組成の高いAlGaN層とを交互に積層した超格子積層体を設けることにより、表面が平坦で割れのないIII族窒化物半導体を得る技術が開示されているが、このIII族窒化物半導体の結晶性については、何ら考慮されていなかった。 In Patent Document 1, a superlattice laminate in which an AlGaN layer having a low Al composition and an AlGaN layer having a high Al composition are alternately laminated between a silicon substrate and a group III nitride semiconductor is provided, so that the surface is flat. Although a technique for obtaining a group III nitride semiconductor without cracks has been disclosed, no consideration has been given to the crystallinity of the group III nitride semiconductor.
本発明の目的は、III族窒化物半導体の割れの発生を抑制し、かつ結晶性の高いIII族窒化物積層基板を提供することにある。 An object of the present invention is to provide a group III nitride laminated substrate that suppresses the occurrence of cracks in a group III nitride semiconductor and has high crystallinity.
上記目的を達成するため、本発明の要旨構成は以下のとおりである。
(1)シリコン基板と、該シリコン基板上に形成した歪超格子積層体と、該歪超格子積層体上に成長したIII族窒化物積層体とを具えるIII族窒化物積層基板であって、
前記歪超格子積層体は、少なくとも前記シリコン基板側から順に第1超格子積層体と第2超格子積層体とを有し、前記第1超格子積層体は、AlN層とGaN層とを交互に積層してなり、前記第2超格子積層体は、AlN層とAlxGa1-xN(0<x<1)層とを交互に積層してなり、かつ前記第1超格子積層体の総厚が1μmを超えることを特徴とするIII族窒化物積層基板。
In order to achieve the above object, the gist of the present invention is as follows.
(1) A group III nitride laminated substrate comprising a silicon substrate, a strained superlattice laminate formed on the silicon substrate, and a group III nitride laminate grown on the strained superlattice laminate. ,
The strained superlattice laminate has a first superlattice laminate and a second superlattice laminate in order from at least the silicon substrate side, and the first superlattice laminate has alternating AlN layers and GaN layers. The second superlattice laminate is formed by alternately laminating AlN layers and Al x Ga 1-x N (0 <x <1) layers, and the first superlattice laminate. A group III nitride multilayer substrate characterized by having a total thickness of more than 1 μm.
(2)前記歪超格子積層体は、前記シリコン基板上にバッファ層を介して形成される上記(1)に記載のIII族窒化物積層基板。 (2) The group III nitride laminated substrate according to (1), wherein the strained superlattice laminate is formed on the silicon substrate via a buffer layer.
(3)前記歪超格子積層体は、前記シリコン基板上に直接形成される上記(1)に記載のIII族窒化物積層基板。 (3) The group III nitride multilayer substrate according to (1), wherein the strained superlattice laminate is directly formed on the silicon substrate.
(4)前記第1超格子積層体の前記AlN層および前記GaN層の組数は、50〜120の範囲である上記(1)、(2)または(3)に記載のIII族窒化物積層基板。 (4) The group III nitride laminate according to (1), (2), or (3), wherein the number of sets of the AlN layer and the GaN layer of the first superlattice laminate is in the range of 50 to 120. substrate.
(5)前記第2超格子積層体のAl組成比xは、0<x<0.4の範囲である上記(1)〜(4)のいずれか一に記載のIII族窒化物積層基板。 (5) The group III nitride multilayer substrate according to any one of (1) to (4), wherein an Al composition ratio x of the second superlattice laminate is in a range of 0 <x <0.4.
(6)前記第2超格子積層体の前記AlN層および前記AlxGa1-xN(0<x<1)層の組数は、50〜120の範囲である上記(1)〜(5)のいずれか一に記載のIII族窒化物積層基板。 (6) The number of sets of the AlN layer and the Al x Ga 1-x N (0 <x <1) layer of the second superlattice laminate is in the range of 50 to 120 (1) to (5 3) a group III nitride multilayer substrate according to any one of the above.
本発明によれば、シリコン基板上に適切な歪超格子積層体を設けることにより、その上に積層するIII族窒化物半導体の割れの発生を抑制し、かつ結晶性を向上させることができる。 According to the present invention, by providing an appropriate strained superlattice laminate on a silicon substrate, generation of cracks in a group III nitride semiconductor laminated thereon can be suppressed and crystallinity can be improved.
次に、本発明のIII族窒化物積層基板の実施形態について図面を参照しながら説明する。図1は、本発明に従うIII族窒化物積層基板の断面構造を模式的に示したものであって、説明の便宜上、厚さ方向が誇張して描かれている。 Next, an embodiment of the group III nitride multilayer substrate of the present invention will be described with reference to the drawings. FIG. 1 schematically shows a cross-sectional structure of a group III nitride laminated substrate according to the present invention, and the thickness direction is exaggerated for convenience of explanation.
本発明に従うIII族窒化物積層基板100は、一例として図1に示すように、シリコン基板110と、このシリコン基板110上に形成した歪超格子積層体120と、この歪超格子積層体120上に成長したIII族窒化物積層体130とを具え、歪超格子積層体120は、少なくともシリコン基板110側から順に第1超格子積層体121と第2超格子積層体122とを有し、第1超格子積層体121は、AlN層121aとGaN層121bとを交互に積層してなり、第2超格子積層体122は、AlN層122aとAlxGa1-xN(0<x<1)層122bとを交互に積層してなり、かつ第1超格子積層体121の総厚が1μmを超えることを特徴とし、かかる構成を有することにより、III族窒化物半導体130の割れの発生を抑制し、かつ結晶性を向上させることができるものである。
As shown in FIG. 1 as an example, a group III nitride laminated
ここで、III族窒化物半導体130の結晶性とは、III族窒化物半導体130の特定の結晶面のX線ロッキングカーブの半値幅で評価されるものとする。特に、III族窒化物半導体130がGaN層の場合には、C軸方向のずれとらせん転位密度を(0004)面のロッキングカーブで評価し、A軸方向のずれと刃状転位密度を(20-24)面のロッキングカーブで評価する。
Here, the crystallinity of the group III
HEMT等の縦方向に電流を流さないデバイスに対して、歪超格子積層体120は、一例として図2に示すように、シリコン基板110上にバッファ層140を介して形成することができる。シリコン基板上でIII族窒化物半導体層の結晶核生成とその後の平滑なエピタキシャル成長をしやすくするためである。このバッファ層140は、例えばAlN層、またはこのAlN層上にAlyGa1-yN(0<y<1)層を形成したものとすることができる。これはAlN層がGaとSiの反応を抑制し、いわゆるメルトバックエッチングを抑えやすくし、かつAlN層成長時の凹凸を、その上に形成したAlyGa1-yN(0<y<1)層により平滑にするためである。また、上記AlN層の厚さは、5〜200nmの範囲であるのが好ましく、上記AlyGa1-yN層の厚さは100nm以下とするのが好ましい。上記AlN層の厚さが5nm未満だと、上記メルトバックエッチングを引き起こし多結晶化するなど、デバイスの作製に供するには不適切な状態となるおそれがあり、上記AlN層の厚さが200nm超えおよび/または上記AlyGa1-yN層の厚さが100nmを超えると、反りが大きくなったり割れが発生しやすくなったりするおそれがあるためである。
As an example, the
これに対し、縦方向に電流を流すデバイスに対しては、歪超格子積層体120は、シリコン基板110上に直接形成することもできる。この場合、成長面に対して垂直方向に余計な抵抗が入らないため、電流降下を抑制することができる。ただし、この場合の第1超格子積層体121の最初の層はAlN層121aとする。
On the other hand, the
III族窒化物積層体130に割れが発生するのを抑制するため、第1超格子積層体121の総厚は1μmより大きく、第1超格子積層体121のAlN層121aおよびGaN層121bの組数は、50〜120の範囲であるのが好ましい。組数が50未満だと、割れが発生したりIII族窒化物積層体130の結晶性が悪化するおそれがあり、組数が120を超えると、積層体中の応力が大きくなることで反りが大きくなったり割れが発生するおそれがあるためである。また、上記AlN層121aの各々の厚さは4〜6nmの範囲であるのがより好ましく、GaN層121bの各々の厚さは17〜25nmの範囲であるのがより好ましい。上記AlN層121aの厚さが4nm未満および/または上記GaN層121bの厚さが17nm未満だと、積層体中の応力を十分緩和出来ないことにより転位密度の増大、すなわち結晶性の悪化となるおそれがあり、上記AlN層121aの厚さが6nm超えおよび/または上記GaN層121bの厚さが25nmを超えると、やはり積層体中の応力を十分緩和出来ずに反りが大きくなったり、積層体中に割れが入ったりするおそれがあるためである。
In order to suppress the occurrence of cracks in group III
また、III族窒化物積層体130に割れが発生するのを抑制するため、第2超格子積層体122のAl組成比xは、0<x<0.4の範囲であるのが好ましく、0.05<x<0.4の範囲であるのがより好ましい。Al組成比xが0だと第1超格子積層を適性組数以上積んだ場合と同じく、積層体中の応力が大きくなることで反りが大きくなったり割れが発生したりするおそれがあり、Al組成比xが0.4を超えるとやはり結晶性の悪化、反り増大につながるおそれがあるためである。
In order to suppress the occurrence of cracks in the group III
さらに、III族窒化物積層体130に割れが発生するのを抑制するため、第2超格子積層体122のAlN層122aおよびAlxGa1-xN(0<x<1)層122bの組数は、50〜120の範囲であるのが好ましい。組数が50未満だと、積層体中の応力を十分緩和出来ないことにより転位密度の増大、すなわち結晶性の悪化となるおそれがあり、組数が120を超えると、やはり積層体中の応力を十分緩和出来ずに反りが大きくなったり、積層体中に割れが入ったりするおそれがあるためである。また、AlN層122aの各々の厚さは5〜15nmの範囲であるのがより好ましく、AlxGa1-xN(0<x<1)層122bの厚さは20〜40nmの範囲であるのがより好ましい。上記AlN層122aの厚さが5nm未満および/または上記AlxGa1-xN(0<x<1)層122bの厚さが20nm未満だと、積層体中の応力を十分緩和出来ないことにより転位密度の増大、すなわち結晶性の悪化となるおそれがあり、上記AlN層122aの厚さが15nm超えおよび/または上記AlxGa1-xN(0<x<1)層122bの厚さが40nmを超えると、やはり積層体中の応力を十分緩和出来ずに反りが大きくなったり、積層体中に割れが入ったりするおそれがあるためである。
上記の第1超格子積層体121および第2超格子積層体122の構成により、シリコン基板110とIII族窒化物積層体130との間の格子定数差、熱膨張係数差により積層内に発生する応力を、歪超格子積層体120で緩和し、転位の発生・増殖を抑えることにより、結晶性を向上させことができる。
Further, in order to suppress the generation of cracks in the group III
Due to the configuration of the
シリコン基板110は、用途に応じて適宜選択することができるが、GaN系の場合、GaNの高温安定層は六方晶であり、両者の格子定数からみた適合性という点で、(111)面を使用するのがより好ましい。
The
また、上記第1超格子積層体121の総厚は、3μm以下であるのが好ましい。総厚が3μmを超えると、積層体中の応力を十分緩和出来ずに、III族窒化物積層体130に割れが発生するおそれがあるためである。
The total thickness of the
歪超格子積層体120上に成長されるIII族窒化物積層体130は、GaN層であるのが好ましく、AlGaN層とすることもできる。このIII族窒化物積層体130の厚さは、0.25〜2.0μmの範囲であるのが好ましい。
The group
なお、III族窒化物積層体130は、図1および図2に示したように単層でもよく、また、図には示されないが、複数のIII族窒化物層を積層した積層体としてもよい。例えばGaN層の上にAlGaN層を設けた構成とすることができる。
The group III nitride laminated
なお、図1および図2は、代表的な実施形態の例を示したものであって、本発明はこの実施形態に限定されるものではない。例えば、各層の間に本発明の効果に悪影響を与えない程度の中間層を挿入したり、他の超格子層を挿入したり、組成に傾斜をつけたりすることもできる。また、基盤の表面に、窒化膜、炭化膜、Al層などを形成することもできる。 1 and 2 show examples of typical embodiments, and the present invention is not limited to these embodiments. For example, an intermediate layer that does not adversely affect the effects of the present invention can be inserted between the layers, another superlattice layer can be inserted, or the composition can be inclined. Further, a nitride film, a carbide film, an Al layer, or the like can be formed on the surface of the substrate.
(実施例1)
図2に示すように、4インチのシリコン単結晶基板110(厚さ:625μm)の(111)面上に、MOCVD法を用いて、バッファ層140としてAlN層(厚さ:100nm)およびAl0.3Ga0.7N層(厚さ:3μm)を形成し、歪超格子積層体120として、第1超格子積層体121(AlN層,厚さ:5nmおよびGaN層,厚さ:20nmを120組、総厚:3μm)および第2超格子積層体122(AlN層,厚さ:10nmおよびAl0.15Ga0.85N層,厚さ:30nmを75組、総厚:3μm)を順に形成し、その上に、III族窒化物積層体としてGaN層130(厚さ:1μm)を形成してIII族窒化物積層基板100を作製した。
Example 1
As shown in FIG. 2, an AlN layer (thickness: 100 nm) and Al 0.3 are formed as a
(実施例2)
上記バッファ層140を形成しないこと以外は、実施例1と同様の方法によりIII族窒化物積層基板100を作製した。
(Example 2)
A group III
(比較例1)
歪超格子積層体120として、第2超格子積層体 (AlN層,厚さ:10nmおよびAl0.15Ga0.85N層,厚さ:30nmを75組、総厚:3μm)および第1超格子積層体 (AlN層,厚さ:5nmおよびGaN層,厚さ:20nmを120組、総厚:3μm)を順に形成したこと以外は、実施例1と同様の方法によりIII族窒化物積層基板を作製した。
(Comparative Example 1)
As the
(比較例2)
歪超格子積層体120として、第1超格子積層体121(AlN層,厚さ:5nmおよびGaN層,厚さ:20nmを40組、総厚:1μm)および第2超格子積層体122(AlN層,厚さ:10nmおよびAl0.15Ga0.85N層,厚さ:30nmを125組、総厚:5μm)を順に形成したこと以外は、実施例1と同様の方法によりIII族窒化物積層基板100を作製した。
(Comparative Example 2)
As the
(比較例3)
歪超格子積層体120として、第2超格子積層体122(AlN層,厚さ:10nmおよびAl0.15Ga0.85N層,厚さ:30nmを125組、総厚:5μm)および第1超格子積層体121(AlN層,厚さ:5nmおよびGaN層,厚さ:20nmを40組、総厚:1μm)を順に形成したこと以外は、実施例1と同様の方法によりIII族窒化物積層基板を作製した。
(Comparative Example 3)
As the
(比較例4)
歪超格子積層体120として、第2超格子積層体(AlN層,厚さ:5nmおよびAl0.15Ga0.85N層,厚さ:20nmを240組、総厚:6μm)を形成したこと以外は、実施例1と同様の方法によりIII族窒化物積層基板を作製した。
(Comparative Example 4)
Except for forming a second superlattice laminate (AlN layer, thickness: 5 nm and Al 0.15 Ga 0.85 N layer, thickness: 240 pairs, total thickness: 6 μm) as the
(結晶性評価)
上記実施例1〜2および比較例1〜4について、X線回折装置(フィリップス社製、X’Peart-MRD)を用い、歪超格子積層体上に形成したGaN層の(0004)面および(20-24)面のX線ロッキングカーブを測定した。結果を表1に示す。
(Crystallinity evaluation)
With respect to Examples 1 to 2 and Comparative Examples 1 to 4, the (0004) plane of the GaN layer formed on the strained superlattice laminate using an X-ray diffraction apparatus (manufactured by Philips, X'Peart-MRD) and ( The X-ray rocking curve of the 20-24) plane was measured. The results are shown in Table 1.
表1から、本発明に従う実施例1および実施例2は、(20-24)面の半値幅の値が小さく、結晶性がよいことがわかり、また、割れの発生もないことがわかる。一方、比較例2は、半値幅の値は小さく、結晶性は良いものの、割れが発生してしまっていることがわかる。 From Table 1, it can be seen that in Examples 1 and 2 according to the present invention, the value of the half width of the (20-24) plane is small, the crystallinity is good, and there is no occurrence of cracks. On the other hand, Comparative Example 2 has a small half-value width and good crystallinity, but it can be seen that cracking has occurred.
(評価2)
図3および図4にそれぞれ示すように、上記実施例1および実施例2について、歪超格子積層体220上に、n型GaN層231、活性層232、p型AlGaN層233およびp型GaN層234を形成し、これらを一対の電極250a,250bで挟んだ発光素子を作製し、垂直方向の電流-電圧特性を調べた。
(Evaluation 2)
As shown in FIG. 3 and FIG. 4, for Example 1 and Example 2 above, on the
実施例1では、注入電流:20mAでの動作電圧が7.0V、直列抵抗が100Ωであったが、実施例2では、動作電圧が4.0V、直列抵抗が30Ωとなり、実施例1に比べて実施例2では動作電圧および直列抵抗を低減することができ、電圧ドロップを抑制できることが分かる。 In Example 1, the operating voltage at an injection current of 20 mA was 7.0 V and the series resistance was 100Ω, but in Example 2, the operating voltage was 4.0 V and the series resistance was 30Ω, which was implemented as compared to Example 1. In Example 2, it can be seen that the operating voltage and series resistance can be reduced, and voltage drop can be suppressed.
本発明によれば、シリコン基板上に適切な歪超格子積層体を設けることにより、その上に積層するIII族窒化物半導体の割れの発生を抑制し、かつ結晶性を向上させることができる。 According to the present invention, by providing an appropriate strained superlattice laminate on a silicon substrate, generation of cracks in a group III nitride semiconductor laminated thereon can be suppressed and crystallinity can be improved.
100 III族窒化物積層基板
110 シリコン基板
120 歪超格子積層体
121 第1超格子積層体
122 第2超格子積層体
130 III族窒化物半導体
100 Group III nitride laminated
Claims (6)
前記歪超格子積層体は、少なくとも前記シリコン基板側から順に第1超格子積層体と第2超格子積層体とを有し、
前記第1超格子積層体は、AlN層とGaN層とを交互に積層してなり、
前記第2超格子積層体は、AlN層とAlxGa1-xN(0<x<1)層とを交互に積層してなり、かつ
前記第1超格子積層体の総厚が1μmを超えることを特徴とするIII族窒化物積層基板。 A group III nitride laminated substrate comprising a silicon substrate, a strained superlattice laminate formed on the silicon substrate, and a group III nitride laminate grown on the strained superlattice laminate,
The strained superlattice laminate includes a first superlattice laminate and a second superlattice laminate in order from at least the silicon substrate side,
The first superlattice laminate is formed by alternately laminating AlN layers and GaN layers,
The second superlattice laminate is formed by alternately laminating AlN layers and Al x Ga 1-x N (0 <x <1) layers, and the total thickness of the first superlattice laminate is 1 μm. A group III nitride laminated substrate characterized by exceeding.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009252982A JP5334057B2 (en) | 2009-11-04 | 2009-11-04 | Group III nitride multilayer substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009252982A JP5334057B2 (en) | 2009-11-04 | 2009-11-04 | Group III nitride multilayer substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011100772A true JP2011100772A (en) | 2011-05-19 |
JP5334057B2 JP5334057B2 (en) | 2013-11-06 |
Family
ID=44191748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009252982A Active JP5334057B2 (en) | 2009-11-04 | 2009-11-04 | Group III nitride multilayer substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5334057B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074211A (en) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | Semiconductor device |
JP2013084957A (en) * | 2012-10-05 | 2013-05-09 | Toshiba Corp | Semiconductor light-emitting element |
JP2013128103A (en) * | 2011-11-17 | 2013-06-27 | Sanken Electric Co Ltd | Nitride semiconductor device and nitride semiconductor device manufacturing method |
JP2013165261A (en) * | 2012-01-13 | 2013-08-22 | Dowa Electronics Materials Co Ltd | Group iii nitride epitaxial substrate and deep ultraviolet light emitting element including the same |
WO2013137476A1 (en) * | 2012-03-16 | 2013-09-19 | 次世代パワーデバイス技術研究組合 | Semiconductor multi-layer substrate, semiconductor element, and production method therefor |
JP2014022685A (en) * | 2012-07-23 | 2014-02-03 | Nagoya Institute Of Technology | Semiconductor laminate structure and semiconductor element using the same |
WO2014046527A1 (en) * | 2012-09-24 | 2014-03-27 | 엘지이노텍 주식회사 | Light-emitting element |
JP5462377B1 (en) * | 2013-01-04 | 2014-04-02 | Dowaエレクトロニクス株式会社 | Group III nitride epitaxial substrate and manufacturing method thereof |
JP2016100508A (en) * | 2014-11-25 | 2016-05-30 | サンケン電気株式会社 | Epitaxial wafer, semiconductor element, method for manufacturing epitaxial wafer, and method for manufacturing semiconductor element |
JP2016149410A (en) * | 2015-02-10 | 2016-08-18 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic device and high electron mobility transistor, and methods of manufacturing them |
JP2019208022A (en) * | 2018-05-28 | 2019-12-05 | アイメック・ヴェーゼットウェーImec Vzw | Iii-n semiconductor structure and formation method of iii-n semiconductor structure |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004048076A (en) * | 2003-10-30 | 2004-02-12 | Sanyo Electric Co Ltd | Semiconductor element and its manufacturing method |
JP2004349387A (en) * | 2003-05-21 | 2004-12-09 | Sanken Electric Co Ltd | Semiconductor substrate and its manufacturing method |
JP2005235911A (en) * | 2004-02-18 | 2005-09-02 | Osaka Gas Co Ltd | GaN-BASED COMPOUND SEMICONDUCTOR LIGHT RECEIVING ELEMENT |
JP2007067077A (en) * | 2005-08-30 | 2007-03-15 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor device and method of manufacturing same |
JP2007142397A (en) * | 2005-11-14 | 2007-06-07 | Palo Alto Research Center Inc | Superlattice strain relief layer for semiconductor device |
JP2007258230A (en) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | Semiconductor substrate and semiconductor device |
JP2008205117A (en) * | 2007-02-19 | 2008-09-04 | Sanken Electric Co Ltd | Semiconductor wafer, semiconductor element, and manufacturing method |
JP2008251704A (en) * | 2007-03-29 | 2008-10-16 | Furukawa Electric Co Ltd:The | Silicon board and manufacturing method therefor |
WO2009084431A1 (en) * | 2007-12-27 | 2009-07-09 | Dowa Electronics Materials Co., Ltd. | Semiconductor material, method for manufacturing semiconductor material, and semiconductor element |
JP2010251738A (en) * | 2009-03-27 | 2010-11-04 | Covalent Materials Corp | Nitride semiconductor epitaxial substrate |
-
2009
- 2009-11-04 JP JP2009252982A patent/JP5334057B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004349387A (en) * | 2003-05-21 | 2004-12-09 | Sanken Electric Co Ltd | Semiconductor substrate and its manufacturing method |
JP2004048076A (en) * | 2003-10-30 | 2004-02-12 | Sanyo Electric Co Ltd | Semiconductor element and its manufacturing method |
JP2005235911A (en) * | 2004-02-18 | 2005-09-02 | Osaka Gas Co Ltd | GaN-BASED COMPOUND SEMICONDUCTOR LIGHT RECEIVING ELEMENT |
JP2007067077A (en) * | 2005-08-30 | 2007-03-15 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor device and method of manufacturing same |
JP2007142397A (en) * | 2005-11-14 | 2007-06-07 | Palo Alto Research Center Inc | Superlattice strain relief layer for semiconductor device |
JP2007258230A (en) * | 2006-03-20 | 2007-10-04 | Dowa Holdings Co Ltd | Semiconductor substrate and semiconductor device |
JP2008205117A (en) * | 2007-02-19 | 2008-09-04 | Sanken Electric Co Ltd | Semiconductor wafer, semiconductor element, and manufacturing method |
JP2008251704A (en) * | 2007-03-29 | 2008-10-16 | Furukawa Electric Co Ltd:The | Silicon board and manufacturing method therefor |
WO2009084431A1 (en) * | 2007-12-27 | 2009-07-09 | Dowa Electronics Materials Co., Ltd. | Semiconductor material, method for manufacturing semiconductor material, and semiconductor element |
JP2010251738A (en) * | 2009-03-27 | 2010-11-04 | Covalent Materials Corp | Nitride semiconductor epitaxial substrate |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013074211A (en) * | 2011-09-28 | 2013-04-22 | Fujitsu Ltd | Semiconductor device |
JP2013128103A (en) * | 2011-11-17 | 2013-06-27 | Sanken Electric Co Ltd | Nitride semiconductor device and nitride semiconductor device manufacturing method |
JP2013165261A (en) * | 2012-01-13 | 2013-08-22 | Dowa Electronics Materials Co Ltd | Group iii nitride epitaxial substrate and deep ultraviolet light emitting element including the same |
US9653589B2 (en) | 2012-03-16 | 2017-05-16 | Furukawa Electric Co., Ltd. | Semiconductor multi-layer substrate, semiconductor device, and method for manufacturing the same |
WO2013137476A1 (en) * | 2012-03-16 | 2013-09-19 | 次世代パワーデバイス技術研究組合 | Semiconductor multi-layer substrate, semiconductor element, and production method therefor |
JPWO2013137476A1 (en) * | 2012-03-16 | 2015-08-03 | 古河電気工業株式会社 | Semiconductor laminated substrate, semiconductor element, and manufacturing method thereof |
JP2014022685A (en) * | 2012-07-23 | 2014-02-03 | Nagoya Institute Of Technology | Semiconductor laminate structure and semiconductor element using the same |
CN104662676A (en) * | 2012-09-24 | 2015-05-27 | Lg伊诺特有限公司 | Light-emitting element |
WO2014046527A1 (en) * | 2012-09-24 | 2014-03-27 | 엘지이노텍 주식회사 | Light-emitting element |
US9312433B2 (en) | 2012-09-24 | 2016-04-12 | Lg Innotek Co., Ltd. | Light emitting element |
JP2013084957A (en) * | 2012-10-05 | 2013-05-09 | Toshiba Corp | Semiconductor light-emitting element |
JP5462377B1 (en) * | 2013-01-04 | 2014-04-02 | Dowaエレクトロニクス株式会社 | Group III nitride epitaxial substrate and manufacturing method thereof |
CN104885198A (en) * | 2013-01-04 | 2015-09-02 | 同和电子科技有限公司 | Group-iii nitride epitaxial substrate and method for producing same |
JP2014132607A (en) * | 2013-01-04 | 2014-07-17 | Dowa Electronics Materials Co Ltd | Group iii nitride epitaxial substrate and manufacturing method of the same |
WO2014106875A1 (en) * | 2013-01-04 | 2014-07-10 | Dowaエレクトロニクス株式会社 | Group-iii nitride epitaxial substrate and method for producing same |
JP2016100508A (en) * | 2014-11-25 | 2016-05-30 | サンケン電気株式会社 | Epitaxial wafer, semiconductor element, method for manufacturing epitaxial wafer, and method for manufacturing semiconductor element |
WO2016084311A1 (en) * | 2014-11-25 | 2016-06-02 | サンケン電気株式会社 | Epitaxial wafer, semiconductor element, epitaxial wafer manufacturing method, and semiconductor element manufacturing method |
CN107004579A (en) * | 2014-11-25 | 2017-08-01 | 三垦电气株式会社 | Epitaxial wafer, semiconductor element, the manufacture method of the manufacture method of epitaxial wafer and semiconductor element |
JP2016149410A (en) * | 2015-02-10 | 2016-08-18 | Dowaエレクトロニクス株式会社 | Epitaxial substrate for electronic device and high electron mobility transistor, and methods of manufacturing them |
JP2019208022A (en) * | 2018-05-28 | 2019-12-05 | アイメック・ヴェーゼットウェーImec Vzw | Iii-n semiconductor structure and formation method of iii-n semiconductor structure |
JP7216615B2 (en) | 2018-05-28 | 2023-02-01 | アイメック・ヴェーゼットウェー | III-N semiconductor structures and methods of forming III-N semiconductor structures |
Also Published As
Publication number | Publication date |
---|---|
JP5334057B2 (en) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5334057B2 (en) | Group III nitride multilayer substrate | |
JP4592742B2 (en) | Semiconductor material, method for manufacturing semiconductor material, and semiconductor element | |
KR101358633B1 (en) | Epitaxially laminated iii-nitride substrate | |
JP5665676B2 (en) | Group III nitride epitaxial substrate and manufacturing method thereof | |
JP6239499B2 (en) | Semiconductor laminated substrate, semiconductor element, and manufacturing method thereof | |
WO2011024979A1 (en) | Nitride semiconductor element and process for production thereof | |
JP6592524B2 (en) | Compound semiconductor substrate with SiC layer | |
JP2015035536A (en) | Group iii nitride semiconductor epitaxial substrate, group iii nitride semiconductor light-emitting element, and manufacturing methods thereof | |
EP2581929A1 (en) | Epitaxial substrate and method for producing epitaxial substrate | |
JP2014053611A (en) | Semiconductor buffer structure and semiconductor element including the same, and manufacturing method of the same | |
JP2013014450A (en) | Nitride semiconductor epitaxial substrate and nitride semiconductor device | |
JP2007258230A (en) | Semiconductor substrate and semiconductor device | |
JPH11145514A (en) | Gallium nitride semiconductor device and manufacture thereof | |
JP6265328B2 (en) | Semiconductor laminated structure and semiconductor element using the same | |
JP6512669B2 (en) | Semiconductor laminated structure and semiconductor device using the same | |
JP6126906B2 (en) | Nitride semiconductor epitaxial wafer | |
JP5159858B2 (en) | Gallium nitride compound semiconductor substrate and manufacturing method thereof | |
JP6226627B2 (en) | Group III nitride semiconductor epitaxial substrate and manufacturing method thereof | |
JP2014022685A (en) | Semiconductor laminate structure and semiconductor element using the same | |
KR20130120430A (en) | Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer | |
JP2008288532A (en) | Nitride semiconductor device | |
JP2004048076A (en) | Semiconductor element and its manufacturing method | |
JP5546133B2 (en) | Semiconductor electronic device | |
JP2015084453A (en) | Group iii nitride semiconductor light emitting element and manufacturing method of the same | |
US20160118486A1 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120904 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20120904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130627 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130723 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |