JP2011082291A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011082291A JP2011082291A JP2009232333A JP2009232333A JP2011082291A JP 2011082291 A JP2011082291 A JP 2011082291A JP 2009232333 A JP2009232333 A JP 2009232333A JP 2009232333 A JP2009232333 A JP 2009232333A JP 2011082291 A JP2011082291 A JP 2011082291A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- semiconductor device
- thickness
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】半導体装置は、半導体基板10と、半導体基板10を貫通する貫通孔11と、貫通孔11の側壁12を覆う絶縁膜20と、半導体基板10の一方の面13側に形成された配線パターン30と、半導体基板10の他方の面14側に形成された電極パッド50と、絶縁膜20に接するように貫通孔11に充填され、配線パターン30と電極パッド50とを接続する貫通電極部60とを備え、貫通孔11の一方の面13側の端部15における絶縁膜20の厚さT1が、他方の面14側の端部16における絶縁膜20の厚さT2より厚く形成されていることを特徴とする。
【選択図】図1
Description
この場合には、貫通孔の軸方向において、貫通孔の端部の径方向の大きさが小さい方から大きい方へ引っ張る外力に対する貫通電極部の固定強度が、貫通孔の側壁に傾斜がない場合と比較して僅かながら低くなる虞がある。
これにより、半導体装置は、通常の使用状態より過酷な使用状態を想定した温度サイクル試験などの長期信頼性評価試験において、僅かながら性能が低下する虞がある。
後者により、半導体装置は、絶縁膜に接するように貫通孔に充填された貫通電極部の形状を、貫通孔の中間部の一部における径方向の大きさが、この一部を挟む両端部側の部分における径方向の大きさより、大きくまたは小さくなるように形成できることから、貫通孔の軸方向における引っ張り力に対する貫通電極部の固定強度を、他方の面側から一方の面側へ、及び一方の面側から他方の面側への両方向において向上させることができる。
これらの結果、半導体装置は、長期信頼性の向上を図ることができる。
これにより、半導体装置は、絶縁膜に接するように貫通孔に充填された貫通電極部の形状を、半導体基板の一方の面側の径方向の大きさが他方の面側の径方向の大きさより小さくなるように、貫通電極部の側壁に傾斜を持たせて形成できる。
この結果、半導体装置は、貫通孔の軸方向における他方の面側から一方の面側への引っ張り力に対する貫通電極部の固定強度を向上させることができる。
これにより、半導体装置は、絶縁膜に接するように貫通孔に充填された貫通電極部の形状を、貫通孔の中間部の途中において、一方の面側の径方向の大きさが他方の面側の径方向の大きさより小さくなるように、貫通電極部に段差(くびれ)を形成できる。
この結果、半導体装置は、貫通孔の軸方向における他方の面側から一方の面側への引っ張り力に対する貫通電極部の固定強度を向上させることができる。
(第1の実施形態)
図1は、第1の実施形態の半導体装置の要部断面を示す模式断面図である。なお、便宜的に各構成要素のサイズの比率は異ならせてある。
加えて、半導体装置1は、配線パターン30を覆うレジスト層31と、電極パッド50を覆う樹脂層51とを備えている。
なお、貫通孔11は、側壁12に傾斜がないように、一方の面13側の孔径と他方の面14側の孔径とが略等しく形成されてもよい。
絶縁膜20は、貫通孔11の一方の面13側の端部15における厚さT1が、他方の面14側の端部16における厚さT2より厚く形成されている。
詳述すると、絶縁膜20の厚さは、一方の面13側の端部15から他方の面14側の端部16に向かうに連れて、厚さT1から厚さT2になるように次第に薄く形成されている。
貫通電極部60は、上記のように、絶縁膜20の厚さが一方の面13側の端部15から他方の面14側の端部16に向かうに連れて、厚さT1から厚さT2になるように次第に薄く形成されていることから、一方の面13側の端部15における径方向の大きさD1が、他方の面14側の端部16における径方向の大きさD2より小さく形成されている。
配線パターン30には、Cuなどの金属が用いられている。配線パターン30は、一方の面13側の図示しない外部接続端子や外部素子実装用のランドなどに接続されている。なお、配線パターン30は、貫通電極部60の形成の際に、貫通電極部60と一体に形成されてもよい。
電極パッド50と配線パターン30とは、貫通電極部60を介して電気的に接続されている。
図2、図3、図4は、半導体装置の製造方法について、順を追って示す模式断面図である。
[再配置配線層形成工程]
ここでは、絶縁層40、電極パッド50、樹脂層51を含んで再配置配線層といい、まず、図2(a)に示すように、半導体基板10の他方の面14側に再配置配線層を形成する。なお、この際、半導体基板10は、個片状態、ウエハー状態のいずれでもよい。
ついで、図2(b)に示すように、再配置配線層の樹脂層51に、ガラスなどの剛性の高いサポート部材70を貼付し、半導体基板10の一方の面13側を所望の厚さ(一例として、100μm程度)になるまで研磨する。
ついで、図2(c)に示すように、半導体基板10を反転して、半導体基板10の一方の面13にレジスト17を塗布し、露光して貫通孔11の平面形状パターンを形成し、半導体基板10をエッチングして貫通孔11を形成する。
この際、エッチングには、ドライエッチングを用いるのが好ましい。また、ドライエッチングのプロセスは、反応性イオンエッチング(RIE:Reactive Ion Etching)で行うのが好ましい。さらに具体的には、深堀RIE(DeepRIE)を行うためのボッシュプロセス(Bosch Process)を用いることが好ましい。
貫通孔11は、一方の面13側の孔径が他方の面14側の孔径より大きくなるように形成されるのが好ましい。これにより、貫通孔11は、側壁12が傾斜して形成され、絶縁膜20の成膜性が向上する。
なお、貫通孔11は、側壁12に傾斜がないように、一方の面13側の孔径と他方の面14側の孔径とが略等しく形成されてもよい。
なお、貫通孔11は、所望の個数を所望の径寸法で一括して形成可能である。
ついで、図3(d)に示すように、貫通孔11の形成により露出した絶縁層40をエッチングして、電極パッド50を露出させる。この際、エッチングには、CF系ガス(例えば、CF4ガス)によるドライエッチングを用いるのが好ましい。この後、レジスト17(図2(c)参照)を剥離する。
なお、絶縁層40のエッチングには、ウエットエッチングを用いてもよい。
ついで、図3(e)に示すように、半導体基板10の一方の面13、及び貫通孔11の側壁12を覆うように絶縁膜20を形成する。絶縁膜20の形成方法には、スピンコートを用いる。
詳述すると、有機系樹脂を含んでなるコート液をスピンコートする。このとき、コート液の濃度は、一方の面13側の端部15から有機系樹脂を含んでなるコート液内の溶剤が滞留し易い貫通孔11の他方の面14側の端部16に行くに連れて、次第に薄くなっていく。
詳述すると、絶縁膜20の厚さは、一方の面13側の端部15から他方の面14側の端部16に向かうに連れて、厚さT1から厚さT2になるように次第に薄く形成されている。
換言すれば、絶縁膜20を含んだ貫通孔11の一方の面13側の端部15における径方向の大きさD1が、他方の面14側の端部16における径方向の大きさD2より小さく形成されていることになる。
なお、絶縁膜20において、一方の面13側の端部15の貫通電極部60側の角部には、丸みがついていてもよい。
ついで、図3(f)に示すように、貫通孔11内を含む絶縁膜20の表面及び電極パッド50の露出面に、貫通電極部60の下地層(導電層)60’をTiNまたはTi/W合金、Cuを用いてスパッタなどにより形成する。
ついで、図4(g)に示すように、下地層60’にレジスト18を塗布し、所望の配線パターン形状にパターニングし、下地層60’の貫通電極部60相当部分と配線パターン30相当部分とを露出させる。
なお、配線パターン30は、後工程で貫通電極部60に積層されるように形成されてもよい。
これにより、貫通孔11に充填された貫通電極部60は、一方の面13側の端部15における径方向の大きさD1が、他方の面14側の端部16における径方向の大きさD2より小さく形成される。
ついで、図4(h)に示すように、レジスト18を剥離し、エッチングにより不要な箇所の下地層60’を除去する。この際、配線パターン30も一緒にエッチングされるが、Cuが厚付けされていることから、エッチング終了時点で所望の厚さに収まる。
ついで、レジスト層31をソルダーレジストなどを用いて形成し、貫通電極部60及び配線パターン30の必要部分を覆い保護する。
その後、サポート部材70を剥離して、ウエハー状態であれば個片に分割することで、図1に示すような、半導体装置1が得られる。
この結果、半導体装置1は、貫通孔11の軸方向における他方の面14側から一方の面13側への引っ張り力に対する貫通電極部60の固定強度を向上させることができる。
これにより、半導体装置1は、長期信頼性の向上を図ることができる。
図5は、第2の実施形態の半導体装置の要部断面を示す模式断面図である。なお、便宜的に各構成要素のサイズの比率は異ならせてある。また、第1の実施形態との共通部分については、同一符号を付して説明を省略し、第1の実施形態と異なる部分を中心に説明する。
これにより、半導体装置101は、貫通孔11の中間部の途中において、貫通電極部160の、一方の面13側の径方向の大きさD11が、他方の面14側の径方向の大きさD12より小さくなるように、貫通電極部160に段差(くびれ)を形成できる。
この結果、半導体装置101は、貫通孔11の軸方向における他方の面14側から一方の面13側への引っ張り力に対する貫通電極部160の固定強度を向上させることができる。
これにより、半導体装置101は、長期信頼性の向上を図ることができる。
ここで、第2の実施形態の半導体装置の変形例について説明する。
図6は、半導体装置の変形例を示す模式断面図である。なお、便宜的に各構成要素のサイズの比率は異ならせてある。また、第2の実施形態との共通部分については、同一符号を付して説明を省略し、第2の実施形態と異なる部分を中心に説明する。
つまり、半導体装置201は、貫通孔11の両端部15,16間に挟まれた中間部の一部における絶縁膜220の厚さT22が、中間部の一部を挟む両端部15,16側の部分における絶縁膜220の厚さT21,T23より薄く形成されている。
この結果、半導体装置201は、貫通孔11の軸方向における引っ張り力に対する貫通電極部260の固定強度を、他方の面14側から一方の面13側へ、及び一方の面13側から他方の面14側への両方向において向上させることができる。
これにより、半導体装置201は、長期信頼性の向上を図ることができる。
つまり、半導体装置301は、貫通孔11の両端部15,16間に挟まれた中間部の一部における絶縁膜320の厚さT32が、中間部の一部を挟む両端部15,16側の部分における絶縁膜320の厚さT31,T33より厚く形成されている。
この結果、半導体装置301は、貫通孔11の軸方向における引っ張り力に対する貫通電極部360の固定強度を、他方の面14側から一方の面13側へ、及び一方の面13側から他方の面14側への両方向において向上させることができる。
これにより、半導体装置301は、長期信頼性の向上を図ることができる。
なお、上記変形例は、貫通孔11の側壁12に傾斜があっても適用可能であり、第1の実施形態にも適用できる。
また、上記各半導体装置(1など)は、一方の面13側に配線パターン30を経由して電歪素子などの外部素子を実装することにより、長期信頼性に優れた電子デバイスを提供することができる。
Claims (4)
- 半導体基板と、
前記半導体基板を貫通する貫通孔と、
前記貫通孔の側壁を覆う絶縁膜と、
前記半導体基板の一方の面側に形成された配線パターンと、
前記半導体基板の他方の面側に形成された電極パッドと、
前記絶縁膜に接するように前記貫通孔に充填され、前記配線パターンと前記電極パッドとを接続する貫通電極部とを備え、
前記絶縁膜は、前記貫通孔の前記一方の面側の端部における厚さが、前記他方の面側の端部における厚さより厚く形成されている、または前記両端部間に挟まれた中間部の一部における厚さが、前記一部を挟む前記両端部側の部分における厚さより薄くまたは厚く形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、前記絶縁膜の厚さが、前記一方の面側の端部から前記他方の面側の端部に向かうに連れて薄く形成されていることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記絶縁膜の厚さが、前記中間部の途中から前記他方の面側の端部まで、前記一方の面側の端部における厚さより薄く形成されていることを特徴とする半導体装置。
- 請求項1〜3のいずれか一項に記載の半導体装置において、前記絶縁膜が有機系樹脂を含んでなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009232333A JP5600919B2 (ja) | 2009-10-06 | 2009-10-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009232333A JP5600919B2 (ja) | 2009-10-06 | 2009-10-06 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014166413A Division JP5871038B2 (ja) | 2014-08-19 | 2014-08-19 | 半導体装置及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011082291A true JP2011082291A (ja) | 2011-04-21 |
JP5600919B2 JP5600919B2 (ja) | 2014-10-08 |
Family
ID=44076051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009232333A Active JP5600919B2 (ja) | 2009-10-06 | 2009-10-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5600919B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253254A (ja) * | 2011-06-06 | 2012-12-20 | Tdk Corp | 半導体チップおよびその製造方法 |
JP2015142113A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US10083893B2 (en) | 2014-01-30 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
JP2020174188A (ja) * | 2020-06-25 | 2020-10-22 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子装置 |
TWI836378B (zh) * | 2021-04-12 | 2024-03-21 | 奧地利商Ams有限公司 | 具有密封tsv之半導體裝置及其製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032695A (ja) * | 2004-07-16 | 2006-02-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2006165112A (ja) * | 2004-12-03 | 2006-06-22 | Sharp Corp | 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置 |
JP2006261323A (ja) * | 2005-03-16 | 2006-09-28 | Sharp Corp | 半導体装置及びその製造方法 |
JP2006269968A (ja) * | 2005-03-25 | 2006-10-05 | Sharp Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-10-06 JP JP2009232333A patent/JP5600919B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006032695A (ja) * | 2004-07-16 | 2006-02-02 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
JP2006165112A (ja) * | 2004-12-03 | 2006-06-22 | Sharp Corp | 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置 |
JP2006261323A (ja) * | 2005-03-16 | 2006-09-28 | Sharp Corp | 半導体装置及びその製造方法 |
JP2006269968A (ja) * | 2005-03-25 | 2006-10-05 | Sharp Corp | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253254A (ja) * | 2011-06-06 | 2012-12-20 | Tdk Corp | 半導体チップおよびその製造方法 |
JP2015142113A (ja) * | 2014-01-30 | 2015-08-03 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
US10083893B2 (en) | 2014-01-30 | 2018-09-25 | Toshiba Memory Corporation | Semiconductor device and semiconductor device manufacturing method |
JP2020174188A (ja) * | 2020-06-25 | 2020-10-22 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子装置 |
JP7022174B2 (ja) | 2020-06-25 | 2022-02-17 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、および電子装置 |
TWI836378B (zh) * | 2021-04-12 | 2024-03-21 | 奧地利商Ams有限公司 | 具有密封tsv之半導體裝置及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5600919B2 (ja) | 2014-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6667551B2 (en) | Semiconductor device and manufacturing thereof, including a through-hole with a wider intermediate cavity | |
JP5600919B2 (ja) | 半導体装置 | |
JP2005294577A (ja) | 半導体装置およびその製造方法 | |
JP5423572B2 (ja) | 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 | |
JP2005294582A (ja) | 半導体装置の製造方法 | |
JP2010103467A (ja) | 半導体パッケージ及びその製造方法 | |
US20110291263A1 (en) | Ic having dielectric polymeric coated protruding features having wet etched exposed tips | |
TWI591764B (zh) | 晶片封裝體及其製造方法 | |
JP6058268B2 (ja) | インターポーザ及びその形成方法 | |
TW202027245A (zh) | 半導體封裝體 | |
US9076796B2 (en) | Interconnection structure for package and fabrication method thereof | |
JP2009177072A (ja) | 半導体装置及びその製造方法 | |
JP5871038B2 (ja) | 半導体装置及び電子デバイス | |
JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
TWI437689B (zh) | 半導體裝置 | |
JP4506767B2 (ja) | 半導体装置の製造方法 | |
US20080303167A1 (en) | Device having high aspect-ratio via structure in low-dielectric material and method for manufacturing the same | |
JP7230462B2 (ja) | 半導体装置およびその製造方法 | |
JP5834563B2 (ja) | 半導体装置の製造方法 | |
JP2008085238A (ja) | 貫通電極付き基板の製造方法、及び貫通電極付き基板 | |
TW201021180A (en) | Semiconductor device including columnar electrodes having planar size greater than that of connection pad portion of wiring line, and manufacturing method thereof | |
US20110084411A1 (en) | Semiconductor die | |
JP6730495B2 (ja) | 電子装置 | |
JP3003394B2 (ja) | 突起電極の製造方法 | |
JP2011018750A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120719 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140722 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5600919 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |