JP2011054774A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2011054774A
JP2011054774A JP2009202572A JP2009202572A JP2011054774A JP 2011054774 A JP2011054774 A JP 2011054774A JP 2009202572 A JP2009202572 A JP 2009202572A JP 2009202572 A JP2009202572 A JP 2009202572A JP 2011054774 A JP2011054774 A JP 2011054774A
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor device
manufacturing
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009202572A
Other languages
Japanese (ja)
Other versions
JP5563258B2 (en
Inventor
Kenji Nakamura
健二 中村
Tetsuo Toyama
哲男 外山
Kenji Takigawa
賢司 瀧川
Yasuhiko Hayashi
靖彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Nagoya Institute of Technology NUC
Original Assignee
Denso Corp
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Nagoya Institute of Technology NUC filed Critical Denso Corp
Priority to JP2009202572A priority Critical patent/JP5563258B2/en
Publication of JP2011054774A publication Critical patent/JP2011054774A/en
Application granted granted Critical
Publication of JP5563258B2 publication Critical patent/JP5563258B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device by which selective coating using a template is performed even when a semiconductor material has a high molecular weight. <P>SOLUTION: In a state wherein a gate insulating film 2 and films of a source electrode 3c and a drain electrode 3d are formed on a substrate 1, a first self-assembled monolayer (first SAM film 5) having a perfluoroalkyl group is formed on a surface of the substrate 1. Then a region 5a of the first SAM film 5 to be coated with a polymeric organic semiconductor film is removed through ozone processing, and a second self-assembled monolayer (second SAM film 6) having a phenethyl group is formed in the region 5a. Then, the substrate 1 is preheated at 40°C, dipped in a poly(3-hexylthiophene)(P3HT) 0.5 wt.% dichlorobenzene solution 8 temperature-controlled to 40°C, and then lifted vertically to manufacture a thin film transistor. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、有機半導体材料を用いた半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device using an organic semiconductor material.

近年、薄膜トランジスタなどの半導体装置に有機半導体材料を用いる技術が研究されている。有機半導体材料を用いた半導体装置は、半導体膜を低温で形成することが可能であるため、プラスチックなどの耐熱性の低い基板上への形成も可能となり、例えば従来にないフレキシブルなデバイスの作成が可能となる。   In recent years, techniques using organic semiconductor materials for semiconductor devices such as thin film transistors have been studied. Since a semiconductor device using an organic semiconductor material can form a semiconductor film at a low temperature, it can be formed on a substrate having low heat resistance such as plastic. For example, an unprecedented flexible device can be created. It becomes possible.

有機半導体材料として低分子材料を用いる場合、シャドウマスクや逆テーパー形状をした構造物を用いた真空蒸着法によって、所望の領域への有機半導体膜の製膜が可能である。   In the case of using a low molecular weight material as the organic semiconductor material, the organic semiconductor film can be formed in a desired region by a vacuum deposition method using a shadow mask or a structure with a reverse taper shape.

また、接触角の異なる複数の自己組織化単分子膜をテンプレートとして用い、低分子有機半導体材料を塗分けることで、所望の領域に有機半導体膜を製膜する技術も提案されている(非特許文献1参照)。この技術は、製膜部分を規定するバンクなどの構造物を形成しておく必要が無く、またバンクによる微細化の阻害が無いため利便性が高い。   In addition, a technique for forming an organic semiconductor film in a desired region by using a plurality of self-assembled monolayers with different contact angles as a template and separately coating a low molecular organic semiconductor material has been proposed (non-patent document). Reference 1). This technique is highly convenient because there is no need to form a structure such as a bank that defines the film forming portion, and there is no hindrance to miniaturization by the bank.

Patterned Growth of Large Oriented Organic Semiconductor Single Crystals on Self-Assenmbled Monolayer Templates, Alejandro L. Briseno et. al., J. Am. Chem. Soc., 2005, 127(35), 12164-12165Patterned Growth of Large Oriented Organic Semiconductor Single Crystals on Self-Assenmbled Monolayer Templates, Alejandro L. Briseno et.al., J. Am. Chem. Soc., 2005, 127 (35), 12164-12165

有機半導体材料として高分子材料を用いる場合には、真空蒸着法による製膜は不可能であるため、各種印刷法による製膜が一般的に行われている。
しかしながら、従来の印刷法では微細化が難しく、また現在の通常の印刷技術では位置ずれが生じやすいため、製膜部分を規定するバンクなどの構造物を形成した上で製膜部のみに塗布する必要があり、それによりさらに微細化が阻害されていた。
When a polymer material is used as the organic semiconductor material, film formation by vacuum deposition is impossible, and film formation by various printing methods is generally performed.
However, since it is difficult to miniaturize by the conventional printing method, and the current normal printing technology tends to cause displacement, it is applied only to the film forming part after forming a structure such as a bank for defining the film forming part. There was a need, and further miniaturization was inhibited.

また、上述した非特許文献1の技術では、自己組織化単分子膜を微細化することで微細な塗りわけが可能となるが、半導体材料として高分子材料を用いた場合、分子の長さと分子量が低分子材料に比べ大きいことから、流動性が低くなり、テンプレートに沿った塗分けが出来なかった。   Further, in the technique of Non-Patent Document 1 described above, fine coating can be performed by miniaturizing the self-assembled monolayer, but when a polymer material is used as a semiconductor material, the length and molecular weight of the molecule. Is larger than that of low molecular weight materials, the fluidity is low, and it is impossible to separate the paint along the template.

本発明は、上述した問題に鑑みてなされたものであり、その目的は、半導体材料が高分子量であっても、テンプレートを用いた塗り分けを可能とする半導体装置の製造方法を提供することである。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device that enables separate coating using a template even if the semiconductor material has a high molecular weight. is there.

上述した問題を解決するためになされた請求項1に記載の発明は、有機半導体膜が所定の領域に製膜された基板を備える半導体装置の製造方法であって、この製造方法は、被覆工程と、除去工程と、を少なくとも有する。   The invention according to claim 1, which has been made to solve the above-described problem, is a method for manufacturing a semiconductor device including a substrate on which an organic semiconductor film is formed in a predetermined region, and the manufacturing method includes a covering step. And a removing step.

被覆工程は、第1の自己組織化単分子膜が形成された第1の領域と、所定の溶媒との接触角が上記第1の自己組織化単分子膜よりも小さい第2の自己組織化単分子膜が形成された第2の領域と、を有する基板を、所定温度以上とした状態で、上記溶媒と有機半導体材料とからなる溶液を上記基板に被覆する工程である。   The coating step includes a second self-assembly in which a contact angle between the first region where the first self-assembled monolayer is formed and a predetermined solvent is smaller than that of the first self-assembled monolayer. A step of coating the substrate with a solution made of the solvent and the organic semiconductor material in a state where the substrate having the second region where the monomolecular film is formed is at a predetermined temperature or higher.

また、除去工程は、上記第1の領域を被覆した前記溶液を除去する工程である。
このような半導体装置の製造方法においては、基板が所定温度以上となっていることに起因して、溶液の第1の領域と第2の領域との塗り分けが促進される。よって、除去工程を経た後、溶液は第2の領域を被覆している状態となる。
Moreover, a removal process is a process of removing the said solution which coat | covered the said 1st area | region.
In such a method for manufacturing a semiconductor device, the first region and the second region of the solution are separately applied due to the substrate being at a predetermined temperature or higher. Therefore, after the removal step, the solution is in a state of covering the second region.

このように、上記製造方法であれば、有機半導体材料が高分子量であっても、第1の領域と第2の領域とをテンプレートとした塗り分けが可能となる。
その結果、有機半導体材料の分子量にかかわらず、第2の領域に有機半導体膜を製膜した半導体装置を製造することができるようになる。
As described above, according to the above manufacturing method, even when the organic semiconductor material has a high molecular weight, it is possible to separately coat the first region and the second region as a template.
As a result, a semiconductor device in which an organic semiconductor film is formed in the second region can be manufactured regardless of the molecular weight of the organic semiconductor material.

また、有機半導体膜の大きさは第2の領域の大きさによって定まるため、第2の領域の大きさを変化させることで、有機半導体膜の大きさを変化させることができる。よって、第2の領域を微細に形成することにより、従来の印刷法よりも微細に製膜することが可能となる。   In addition, since the size of the organic semiconductor film is determined by the size of the second region, the size of the organic semiconductor film can be changed by changing the size of the second region. Therefore, by forming the second region finely, it becomes possible to form a film finer than the conventional printing method.

また、製膜部分を規定するバンク等の構造物が不要となり、それらによる微細化の阻害が無くなるため、製膜の微細化が容易になる。
なお、自己組織化単分子膜とは、有機分子の溶液に固体を浸漬することにより、有機分子が固体表面に吸着して自主的に形成する単分子膜を意味する。
Further, a structure such as a bank for defining the film forming portion is not necessary, and the obstruction of the miniaturization by them is eliminated, so that the film can be easily miniaturized.
The self-assembled monomolecular film means a monomolecular film that is formed autonomously by adsorbing organic molecules on the solid surface by immersing the solid in a solution of organic molecules.

請求項2に記載の発明は、請求項1に記載の半導体装置の製造方法であって、有機半導体材料が、高分子有機半導体材料であることを特徴とする。
このような半導体装置の製造方法であれば、高分子有機半導体材料であっても適切にテンプレートに沿った塗り分けを実行することができる。
The invention according to claim 2 is the method for manufacturing a semiconductor device according to claim 1, wherein the organic semiconductor material is a polymer organic semiconductor material.
With such a manufacturing method of a semiconductor device, even with a polymer organic semiconductor material, it is possible to appropriately perform coating along the template.

なお、高分子有機半導体材料は低分子有機半導体材料と比較して、有機溶媒などを用いて溶液化しやすく、塗布工程に向くという利点がある。インクジェットや輪転機などの印刷プロセスが適応できることから,低コスト化とサイズアップ(大画面化など)が容易になる。   In addition, compared with a low molecular organic semiconductor material, a high molecular organic semiconductor material has an advantage that it is easily formed into a solution using an organic solvent and is suitable for a coating process. Since printing processes such as inkjet and rotary press can be applied, cost reduction and size increase (large screen, etc.) become easy.

請求項3に記載の発明は、請求項1または請求項2に記載の半導体装置の製造方法であって、被覆工程が、基板を溶液中に浸漬する工程であることを特徴とする。
このような半導体装置の製造方法であれば、第2の領域への溶液の被覆を容易に実現することができる。
The invention described in claim 3 is the method of manufacturing a semiconductor device according to claim 1 or 2, wherein the covering step is a step of immersing the substrate in a solution.
With such a method of manufacturing a semiconductor device, the solution coating on the second region can be easily realized.

請求項4に記載の発明は、請求項1または請求項2に記載の半導体装置の製造方法であって、被覆工程が、ディップコート法、ドロップキャスト法、スプレーコーティング法、スクリーン印刷、グラビア印刷、フレキソ印刷、インクジェット印刷の群から選択される1以上の方法を用いて、溶液を基板に被覆する工程であることを特徴とする。   Invention of Claim 4 is a manufacturing method of the semiconductor device of Claim 1 or Claim 2, Comprising: A coating process is a dip coat method, a drop cast method, a spray coating method, screen printing, gravure printing, It is a step of coating a substrate with a solution using one or more methods selected from the group of flexographic printing and inkjet printing.

このような半導体装置の製造方法であれば、第2の領域への溶液の被覆を容易に実現することができる。
請求項5に記載の発明は、請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法において、被覆工程における溶液の温度が上記所定温度以上であることを特徴とする。
With such a method of manufacturing a semiconductor device, the solution coating on the second region can be easily realized.
According to a fifth aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the first to fourth aspects, the temperature of the solution in the covering step is equal to or higher than the predetermined temperature.

このような半導体装置の製造方法であれば、基板が溶液に触れた際に基板の温度が低下してしまうことを抑制できるため、テンプレートに沿った塗り分けができなくなることを防止できる。   With such a method for manufacturing a semiconductor device, it is possible to prevent the temperature of the substrate from being lowered when the substrate touches the solution, so that it is possible to prevent the color separation along the template from being disabled.

請求項6に記載の発明は、請求項1から請求項5のいずれか1項に記載の半導体装置の製造方法において、被覆工程における基板の温度が30℃以上であることを特徴とする。
このような半導体装置の製造方法であれば、高い精度でテンプレートにそった塗り分けを行うことができる。なお、基板の温度を溶液の沸点以下にしておけば、基板に溶液が接触した際の溶液の沸騰が抑制される。
According to a sixth aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the first to fifth aspects, the temperature of the substrate in the covering step is 30 ° C. or higher.
With such a method of manufacturing a semiconductor device, it is possible to perform coating along the template with high accuracy. In addition, if the temperature of a board | substrate shall be below the boiling point of a solution, boiling of the solution at the time of a solution contacting a board | substrate will be suppressed.

ところで、上述した除去工程において、第1の領域を被覆した溶液を除去するための具体的な手法は特に限定されない。例えば、エアブロー、吸引などが考えられる。またそれ以外に、請求項7に記載の方法を用いてもよい。   By the way, the specific method for removing the solution which coat | covered the 1st area | region in the removal process mentioned above is not specifically limited. For example, air blow or suction can be considered. In addition, the method described in claim 7 may be used.

請求項7に記載の発明は、請求項1から請求項6のいずれか1項に記載の半導体装置の製造方法において、除去工程が、基板のうち少なくとも上記第1の領域を水平面に対して傾斜させる工程であることを特徴とする。   According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor device according to any one of the first to sixth aspects, the removing step inclines at least the first region of the substrate with respect to the horizontal plane. It is a process to make it feature.

このような半導体装置の製造方法であれば、第1の領域を被覆した溶液が自重により移動することを利用して、第1の領域から除去することができる。なお、この除去工程は、その他の除去方法と併せて行ってもよい。   With such a method for manufacturing a semiconductor device, the solution covering the first region can be removed from the first region by utilizing the fact that the solution moving due to its own weight. This removal step may be performed in combination with other removal methods.

請求項8に記載の発明は、請求項7に記載の半導体装置の製造方法において、除去工程における第1の領域の水平面に対する傾斜角度が20°以上であることを特徴とする。
このような半導体装置の製造方法であれば、溶液が第1の領域から移動しやすくなるため、溶液の第1の領域からの除去をスムーズに行うことができる。
According to an eighth aspect of the present invention, in the method for manufacturing a semiconductor device according to the seventh aspect, the inclination angle of the first region with respect to the horizontal plane in the removing step is 20 ° or more.
With such a method for manufacturing a semiconductor device, the solution can easily move from the first region, so that the solution can be smoothly removed from the first region.

請求項9に記載の発明は、請求項7に記載の半導体装置の製造方法において、以下の特徴を有する。まず、除去工程において、第1の領域の水平面に対する傾斜角度が30°以上である。また、所定の温度が、40℃以上であって、かつ、溶媒の沸点以下の温度である。そして、所定の温度をX℃、傾斜角度をY°としたとき、X+Y≧120を満たすものである。   The invention according to claim 9 has the following characteristics in the method of manufacturing a semiconductor device according to claim 7. First, in the removing step, the inclination angle of the first region with respect to the horizontal plane is 30 ° or more. Further, the predetermined temperature is a temperature of 40 ° C. or higher and the boiling point of the solvent or lower. And X + Y ≧ 120 is satisfied when the predetermined temperature is X ° C. and the inclination angle is Y °.

このような半導体装置の製造方法であれば、基板の温度と傾斜角度が適切な範囲に含まれることとなるため、溶液の第1領域からの除去をスムーズに行うことができる。
請求項10に記載の発明は、請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法において、上記半導体装置が薄膜トランジスタであり、上記有機半導体膜が薄膜トランジスタにおけるチャネル部であることを特徴とする。
With such a method for manufacturing a semiconductor device, the temperature and inclination angle of the substrate are included in an appropriate range, so that the solution can be smoothly removed from the first region.
According to a tenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to ninth aspects, the semiconductor device is a thin film transistor, and the organic semiconductor film is a channel portion in the thin film transistor. It is characterized by that.

このような半導体装置の製造方法であれば、上述した請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法を利用して薄膜トランジスタのチャネル部を形成することができる。   With such a method for manufacturing a semiconductor device, the channel portion of the thin film transistor can be formed by using the method for manufacturing a semiconductor device according to any one of claims 1 to 9 described above.

請求項11に記載の発明は、請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法において、上記半導体装置が有機エレクトロルミネッセンス素子であり、上記有機半導体膜が有機エレクトロルミネッセンス素子における透明電極と接する層であることを特徴とする。   The invention according to claim 11 is the method of manufacturing a semiconductor device according to any one of claims 1 to 9, wherein the semiconductor device is an organic electroluminescence element, and the organic semiconductor film is organic electroluminescence. It is a layer in contact with the transparent electrode in the element.

このような半導体装置の製造方法であれば、上述した請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法を利用して有機エレクトロルミネッセンス素子の透明電極と接する層を形成することができる。   If it is the manufacturing method of such a semiconductor device, the layer which contact | connects the transparent electrode of an organic electroluminescent element will be formed using the manufacturing method of the semiconductor device of any one of Claim 1-9 mentioned above. can do.

なお、透明電極と接する層とは、有機エレクトロルミネッセンス素子における正孔注入層や、発光画素規定用の絶縁層などが該当する。
請求項12に記載の発明は、請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法において、上記半導体装置が太陽電池であり、上記有機半導体膜が太陽電池における透明電極と接する層であることを特徴とする。
Note that the layer in contact with the transparent electrode corresponds to a hole injection layer in an organic electroluminescence element, an insulating layer for defining a light emitting pixel, or the like.
The invention according to claim 12 is the method for manufacturing a semiconductor device according to any one of claims 1 to 9, wherein the semiconductor device is a solar cell, and the organic semiconductor film is a transparent electrode in the solar cell. It is a layer which touches.

このような半導体装置の製造方法であれば、上述した請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法を利用して太陽電池の透明電極と接する層を形成することができる。   If it is the manufacturing method of such a semiconductor device, the layer which contacts the transparent electrode of a solar cell will be formed using the manufacturing method of the semiconductor device of any one of Claim 1 to Claim 9 mentioned above. Can do.

実施例1における薄膜トランジスタの作製過程を示す断面図および上面図Sectional views and top views showing a manufacturing process of the thin film transistor in Embodiment 1. 実施例1における薄膜トランジスタの作製過程を示す断面図および上面図Sectional views and top views showing a manufacturing process of the thin film transistor in Embodiment 1. 実施例1における薄膜トランジスタの作製過程を示す断面図および上面図Sectional views and top views showing a manufacturing process of the thin film transistor in Embodiment 1. 実施例1における自己組織化単分子膜のパターニングの概略図Schematic of patterning of self-assembled monolayer in Example 1 実施例1における薄膜トランジスタの作製過程を示す断面図および上面図Sectional views and top views showing a manufacturing process of the thin film transistor in Embodiment 1. 実施例1におけるディップコーティング法の概略図Schematic of dip coating method in Example 1 実施例1にて作製された薄膜トランジスタを示す断面図および上面図Sectional view and top view of the thin film transistor manufactured in Example 1 実施例2にて作製された薄膜トランジスタを示す断面図および上面図Sectional drawing and top view showing the thin film transistor manufactured in Example 2 実施例3におけるディップコーティング法の概略図Schematic diagram of dip coating method in Example 3 実施例6におけるドロップキャスト法の概略図Schematic of the drop cast method in Example 6 変形例の薄膜トランジスタを示す図The figure which shows the thin-film transistor of a modification 実施例9における有機エレクトロルミネッセンス素子の作製過程を示す断面図Sectional drawing which shows the preparation process of the organic electroluminescent element in Example 9 実施例9における自己組織化単分子膜のパターニングの概略図Schematic of patterning of self-assembled monolayer in Example 9 実施例9にて作製された有機エレクトロルミネッセンス素子を示す断面図および上面図Sectional drawing and top view which show the organic electroluminescent element produced in Example 9

以下に本発明の実施形態を図面と共に説明する。
[薄膜トランジスタの作製]
Embodiments of the present invention will be described below with reference to the drawings.
[Production of Thin Film Transistor]

本実施例では、以下の工程1〜工程6により、自己組織化単分子膜によって高分子有機半導体膜の製膜領域が規定されたチャネル部を有する薄膜トランジスタを作製した。
(工程1)
基板1としてN型シリコン(Si)ウェハを用い、熱酸化により250nmの酸化シリコン(SiO2)膜(ゲート絶縁膜2)を表面に形成し、洗浄を施した。
In this example, a thin film transistor having a channel portion in which a film formation region of a polymer organic semiconductor film was defined by a self-assembled monomolecular film was manufactured by the following steps 1 to 6.
(Process 1)
An N-type silicon (Si) wafer was used as the substrate 1, and a 250 nm silicon oxide (SiO 2 ) film (gate insulating film 2) was formed on the surface by thermal oxidation, followed by cleaning.

続いて、抵抗加熱式真空蒸着法により、ゲート絶縁膜2上に5nm厚のクロム(Cr)3a、および50nm厚の金(Au)3bを連続製膜した。
この状態の基板1の断面図および上面図を図1(a),(b)に示す。この図1(a)は、図1(b)のA−A断面である。なお、この断面図および上面図は基板1を模式的に示すものであり、厚さの比率など正確でない部分がある。以下の図面も同様である。
(工程2)
工程1の製膜面にノボラック樹脂を主成分とするフォトレジストを塗布した。その後、所望のパターンが得られるようにフォトマスクを用いた露光、現像によりフォトレジストのパターンを形成し、金(Au)を金(Au)ヨウ化カリウムとヨウ素を含む専用エッチング液を用いてエッチングし、同様にクロム(Cr)を、硝酸を主成分とする専用エッチング液を用いてエッチングした。その後、専用のレジスト剥離液を用いてレジスト膜を剥離した。
Subsequently, 5 nm thick chromium (Cr) 3a and 50 nm thick gold (Au) 3b were continuously formed on the gate insulating film 2 by resistance heating vacuum deposition.
A sectional view and a top view of the substrate 1 in this state are shown in FIGS. FIG. 1A is an AA cross section of FIG. Note that the cross-sectional view and the top view schematically show the substrate 1 and there are inaccurate portions such as the thickness ratio. The same applies to the following drawings.
(Process 2)
Photoresist mainly composed of novolak resin was applied to the film-forming surface of step 1. After that, a photoresist pattern is formed by exposure and development using a photomask so that a desired pattern can be obtained, and gold (Au) is etched using a dedicated etching solution containing gold (Au) potassium iodide and iodine. Similarly, chromium (Cr) was etched using a dedicated etchant mainly composed of nitric acid. Thereafter, the resist film was stripped using a dedicated resist stripping solution.

このように、クロム(Cr)3aおよび金(Au)3bを積層してなるソース電極3c、およびドレイン電極3dを形成した。この状態の基板1の断面図および上面図を図2(a),(b)に示す。なお、以下の図面においては、便宜上、ソース電極3cおよびドレイン電極3dとしてのみ表示し、クロム(Cr)3aと金(Au)3bとの積層構造は明示しない。
(工程3)
オゾン処理装置を用いて基板1の表面を洗浄した。この時の基板1表面の水に対する接触角は3°以下であった。
Thus, the source electrode 3c and the drain electrode 3d formed by laminating chromium (Cr) 3a and gold (Au) 3b were formed. 2A and 2B are a cross-sectional view and a top view of the substrate 1 in this state. In the following drawings, only the source electrode 3c and the drain electrode 3d are shown for convenience, and the laminated structure of chromium (Cr) 3a and gold (Au) 3b is not clearly shown.
(Process 3)
The surface of the substrate 1 was cleaned using an ozone treatment apparatus. At this time, the contact angle of the surface of the substrate 1 with respect to water was 3 ° or less.

続いて、パーフルオロクロロシラン化合物CF3(CF2)5CH2SiCl3をトルエン中に分散した溶液に基板1を浸漬し、パーフルオロアルキル基を有する第1の自己組織化単分子膜(第1SAM膜5)を基板1表面に形成した。 Subsequently, the substrate 1 is immersed in a solution in which the perfluorochlorosilane compound CF 3 (CF 2 ) 5 CH 2 SiCl 3 is dispersed in toluene, and a first self-assembled monolayer film having a perfluoroalkyl group (first SAM) A film 5) was formed on the surface of the substrate 1.

この状態の基板1の断面図および上面図を図3(a),(b)に示す。図3(b)に示すように、ゲート絶縁膜2上に第1SAM膜5が形成される。具体的には、ゲート絶縁膜2表面の水酸基(-OH)とパーフルオロクロロシラン化合物とが結合し、基板1表面(ゲート絶縁膜2表面)にパーフルオロシラン基(CF3(CF2)5CH2Si-)を持つ膜が形成されて撥液性となる。このときの基板1表面(第1SAM膜5表面)の水に対する接触角は113°、同様にジクロロベンゼンに対する接触角は83.4°であった。
(工程4)
第1SAM膜5における高分子有機半導体膜を塗布すべき領域5aを、図4に示すように、メタルマスク7を基板1と密着させてオゾン処理を施すことで削除した。
(工程5)
フェネチルシラン化合物(β-phen:C6H5(CH2)2SiCl3)をトルエン中に分散した溶液に基板1を浸漬し、フェネチル基を有する第2の自己組織化単分子膜(第2SAM膜6)を領域5aに形成した。この状態の基板1の断面図および上面図を図5(a),(b)に示す。
3A and 3B are a sectional view and a top view of the substrate 1 in this state. As shown in FIG. 3B, the first SAM film 5 is formed on the gate insulating film 2. Specifically, a hydroxyl group (—OH) on the surface of the gate insulating film 2 and a perfluorochlorosilane compound are bonded to each other, and a perfluorosilane group (CF 3 (CF 2 ) 5 CH is bonded to the surface of the substrate 1 (the surface of the gate insulating film 2). 2 Si-) film is formed and becomes liquid repellent. At this time, the contact angle with respect to water of the surface of the substrate 1 (the surface of the first SAM film 5) was 113 °, and similarly, the contact angle with respect to dichlorobenzene was 83.4 °.
(Process 4)
The region 5a to be coated with the polymer organic semiconductor film in the first SAM film 5 was deleted by applying ozone treatment with the metal mask 7 in close contact with the substrate 1 as shown in FIG.
(Process 5)
A substrate 1 is immersed in a solution in which a phenethylsilane compound (β-phen: C 6 H 5 (CH 2 ) 2 SiCl 3 ) is dispersed in toluene, and a second self-assembled monolayer having a phenethyl group (second SAM) A film 6) was formed in region 5a. A cross-sectional view and a top view of the substrate 1 in this state are shown in FIGS.

このとき、第2SAM膜6表面の水に対する接触角は84.4°、同様にジクロロベンゼンに対する接触角は6.0°であり、第1SAM膜5を形成した領域と比較して高い親液性を示した。
(工程6)
図6に示すように、分子量Mw=34,000のポリ(3−ヘキシルチオフェン)(P3HT)0.5重量パーセントジクロロベンゼン溶液8を用いてディップコーティング法を実施した。ここでは、基板1を予め40℃に加熱しておき、40℃に温度制御された溶液8に基板1を浸漬して溶液8を基板1に被覆した(本発明における被覆工程)。その後、基板1を垂直に引き上げ、基板1における第1SAM膜5を形成した領域を被覆した溶液8を除去した(本発明における除去工程)。
At this time, the contact angle with respect to water of the surface of the second SAM film 6 was 84.4 °, and similarly the contact angle with dichlorobenzene was 6.0 °, which showed higher lyophilicity than the region where the first SAM film 5 was formed.
(Step 6)
As shown in FIG. 6, the dip coating method was performed using a poly (3-hexylthiophene) (P3HT) 0.5 weight percent dichlorobenzene solution 8 having a molecular weight Mw = 34,000. Here, the substrate 1 was heated to 40 ° C. in advance, and the substrate 1 was immersed in the solution 8 temperature-controlled at 40 ° C. to coat the substrate 1 with the solution 8 (a coating step in the present invention). Thereafter, the substrate 1 was pulled up vertically, and the solution 8 covering the region where the first SAM film 5 was formed on the substrate 1 was removed (removal step in the present invention).

この結果、基板1上の所望の領域(第2SAM膜6を形成した領域)に高分子有機半導体膜4を得ることに成功した。このように作製された薄膜トランジスタの断面図および上面図を図7(a),(b)に示す。   As a result, the polymer organic semiconductor film 4 was successfully obtained in a desired region on the substrate 1 (region where the second SAM film 6 was formed). 7A and 7B are a cross-sectional view and a top view of the thin film transistor manufactured as described above.

上記のようにして作製した薄膜トランジスタに於いて、N型シリコン(Si)ウェハ(基板1)をゲート電極とし、高分子有機半導体膜4を活性層としたP型トランジスタとして動作させたところ、移動度1×10-3cm2/V/secであった。 When the thin film transistor manufactured as described above was operated as a P-type transistor having an N-type silicon (Si) wafer (substrate 1) as a gate electrode and a polymer organic semiconductor film 4 as an active layer, mobility It was 1 × 10 −3 cm 2 / V / sec.

なお、比較例として、工程2の後、高分子有機半導体膜をスピンコート法にて製膜し、不要部分の高分子有機半導体膜を除去して薄膜トランジスタを作製した。この薄膜トランジスタの移動度は、0.89×10-3cm2/V/secであった。 As a comparative example, after step 2, a polymer organic semiconductor film was formed by a spin coating method, and unnecessary portions of the polymer organic semiconductor film were removed to produce a thin film transistor. The mobility of this thin film transistor was 0.89 × 10 −3 cm 2 / V / sec.

スピンコート法などを用いて製膜し、不要部分の高分子半導体膜を除去すると、除去した部分の高分子有機半導体材料が無駄になってしまうが、本実施例では第2SAM膜6にのみ製膜されるため、材料の無駄が無い。   When the film is formed by using a spin coat method or the like and the unnecessary portion of the polymer semiconductor film is removed, the removed portion of the polymer organic semiconductor material is wasted, but in this embodiment, only the second SAM film 6 is formed. Since the film is formed, there is no waste of material.

本実施例では、実施例1の製造方法から、ソース電極3cおよびドレイン電極3dを製膜するタイミングを高分子有機半導体膜4の製膜後に変更した。
具体的には、上記工程1において基板1にゲート絶縁膜2(酸化シリコン(SiO2)膜)を形成した後、クロム、金を製膜する工程および工程2を行わずに、工程6まで同様に作製した。次にシャドウマスクを用いた真空蒸着法にて金を所定の領域に製膜し、ソース電極3c・ドレイン電極3dとした。
In this example, the timing for forming the source electrode 3 c and the drain electrode 3 d was changed from the manufacturing method of Example 1 after the polymer organic semiconductor film 4 was formed.
Specifically, after forming the gate insulating film 2 (silicon oxide (SiO 2 ) film) on the substrate 1 in the above step 1, the same steps up to step 6 are performed without performing the step of forming chromium and gold and the step 2. It was prepared. Next, gold was deposited in a predetermined region by a vacuum deposition method using a shadow mask to form a source electrode 3c and a drain electrode 3d.

作製した薄膜トランジスタの断面図および上面図を図8(a),(b)に示す。この薄膜トランジスタを実施例1と同様にP型トランジスタとして動作させたところ、移動度4×10-3cm2/V/secであった。 8A and 8B are a cross-sectional view and a top view of the manufactured thin film transistor. When this thin film transistor was operated as a P-type transistor in the same manner as in Example 1, the mobility was 4 × 10 −3 cm 2 / V / sec.

なお、比較例として、上記工程1において基板1にゲート絶縁膜2を形成した後、高分子有機半導体膜をスピンコート法にて製膜し、その後シャドウマスクを用いた真空蒸着法にて金を所定の領域に製膜し、ソース電極3c・ドレイン電極3dとした薄膜トランジスタを作製した。この薄膜トランジスタの移動度は1.4×10-3cm2/V/secであった。 As a comparative example, after forming the gate insulating film 2 on the substrate 1 in the above step 1, a polymer organic semiconductor film is formed by spin coating, and then gold is deposited by vacuum deposition using a shadow mask. A thin film transistor was formed by forming a film in a predetermined region and using the source electrode 3c and the drain electrode 3d. The mobility of this thin film transistor was 1.4 × 10 −3 cm 2 / V / sec.

本実施例では、高分子有機半導体膜4の製膜条件を変化させて薄膜トランジスタを作製した。
上記実施例1と工程5まで同様の工程を経た基板1に対し、図9に示すように、工程6において、分子量Mw=34,000のP3HTの0.75重量パーセントジクロロベンゼン溶液8aを用いてディップコーティング法を実施した。このとき、基板1の温度は、30℃、40℃、60℃、80℃、100℃のいずれかに設定した。また、基板1の引き上げ時の角度(水平面に対する傾斜角度)は、10°、20°、30°、40°、60°、80°、90°のいずれかに設定した。溶液8aの温度は、基板1の温度と同じになるように設定した。
In this example, thin film transistors were manufactured by changing the film forming conditions of the polymer organic semiconductor film 4.
As shown in FIG. 9, the substrate 1 subjected to the same steps as in Example 1 and Step 5 is subjected to a dip coating method in Step 6 using a 0.75 weight percent dichlorobenzene solution 8a of P3HT having a molecular weight Mw = 34,000. Carried out. At this time, the temperature of the substrate 1 was set to 30 ° C., 40 ° C., 60 ° C., 80 ° C., or 100 ° C. In addition, the angle at which the substrate 1 was pulled up (inclination angle with respect to the horizontal plane) was set to any of 10 °, 20 °, 30 °, 40 °, 60 °, 80 °, and 90 °. The temperature of the solution 8 a was set to be the same as the temperature of the substrate 1.

高分子有機半導体膜4の第2SAM膜6を形成した領域への製膜結果を表1に示す。製膜結果の判定基準は以下の通りとする。
良好:メタルマスク7とほぼ同様のパターンが形成されている
一部不可:第1SAM膜5上に高分子有機半導体膜4が部分的に形成されている
不可:基板1上のある部分において、第1SAM膜5上に高分子有機半導体膜4が形成されており、第2SAM膜6上の高分子有機半導体膜4と連続膜が形成されている
なお、参考例として、基板1の温度が20℃の場合と、傾斜角度が0°、5°の場合の製膜結果も併せて示す。
Table 1 shows the results of forming the polymer organic semiconductor film 4 in the region where the second SAM film 6 was formed. The criteria for determining the film formation result are as follows.
Good: Partially the same pattern as that of the metal mask 7 is not possible: Partially the polymer organic semiconductor film 4 is not formed on the first SAM film 5: In a certain part on the substrate 1, The polymer organic semiconductor film 4 is formed on the 1 SAM film 5, and the polymer organic semiconductor film 4 and the continuous film are formed on the second SAM film 6. As a reference example, the temperature of the substrate 1 is 20 ° C. The film formation results when the inclination angle is 0 ° and 5 ° are also shown.

傾斜角度が10°の場合、基板温度が100℃以上の場合のみ製膜可能であり、傾斜角度が20°以上となると広い温度範囲で製膜が可能となる。しかしながら、良好に製膜するためには30°以上であることが望まれる。 When the tilt angle is 10 °, the film can be formed only when the substrate temperature is 100 ° C. or higher. When the tilt angle is 20 ° or higher, the film can be formed in a wide temperature range. However, in order to form a film satisfactorily, it is desired to be 30 ° or more.

基板温度は、30℃以上となると製膜が可能となるが、良好に製膜するためには40℃以上であることが望まれる。
特に、傾斜角度が30°以上、基板温度が40℃であって、基板温度をX℃、傾斜角度をY°としたとき、X+Y≧120を満たす場合には、高分子有機半導体膜4を良好に製膜することができた。
Film formation is possible when the substrate temperature is 30 ° C. or higher, but it is desirable that the substrate temperature be 40 ° C. or higher for good film formation.
In particular, when the tilt angle is 30 ° or more, the substrate temperature is 40 ° C., the substrate temperature is X ° C., and the tilt angle is Y °, X + Y ≧ 120 is satisfied. It was possible to form a film.

本実施例では、実施例1とは異なる材料で第2SAM膜6を製膜し、高分子有機半導体膜4の製膜条件を変化させて薄膜トランジスタを作製した。
上記実施例1と工程4まで同様の工程を経た基板1を、工程5において、アミノプロピルシラン化合物NH2(CH2)3Si(OC2H5)3(APTES)をトルエン中に分散した溶液中に浸漬し、アミノ基を有する第2の自己組織化単分子膜(第2SAM膜6)を領域5aに形成した。この時、第2SAM膜6表面の水に対する接触角は33°、同様にジクロロベンゼンに対する接触角は7.1°であった。
In this example, the second SAM film 6 was formed using a material different from that in Example 1, and the thin film transistor was manufactured by changing the film forming conditions of the polymer organic semiconductor film 4.
Substrate 1 that has undergone the same steps as in Example 1 and Step 4 above is a solution in which aminopropylsilane compound NH 2 (CH 2 ) 3 Si (OC 2 H 5 ) 3 (APTES) is dispersed in toluene in Step 5. A second self-assembled monomolecular film (second SAM film 6) having an amino group was formed in the region 5a. At this time, the contact angle with water on the surface of the second SAM film 6 was 33 °, and similarly the contact angle with dichlorobenzene was 7.1 °.

続いて、実施例1の工程6と同様にディップコーティング法により基板1を上記溶液に浸漬させた。ここでは、基板1の温度を30℃、60℃、80℃、100℃、120℃のいずれかに設定した。また、基板1の傾斜角度を10°、20°、30°、40°、60°、80°、90°のいずれかに設定した。上記溶液の温度は、基板1の温度と同じになるように設定した。   Then, the board | substrate 1 was immersed in the said solution by the dip coating method similarly to the process 6 of Example 1. FIG. Here, the temperature of the substrate 1 was set to 30 ° C., 60 ° C., 80 ° C., 100 ° C., or 120 ° C. Further, the inclination angle of the substrate 1 was set to any of 10 °, 20 °, 30 °, 40 °, 60 °, 80 °, and 90 °. The temperature of the solution was set to be the same as the temperature of the substrate 1.

高分子有機半導体膜4の製膜結果を表2に示す。なお、参考例として、基板1の温度が20℃の場合と、傾斜角度が0°、5°の場合の製膜結果も併せて示す。   Table 2 shows the results of film formation of the polymer organic semiconductor film 4. As a reference example, the results of film formation when the temperature of the substrate 1 is 20 ° C. and when the inclination angles are 0 ° and 5 ° are also shown.

傾斜角度が10°の場合は、基板温度が80℃以上の場合のみ製膜可能であった。良好に製膜するためには30°以上であることが望まれる。 When the tilt angle was 10 °, film formation was possible only when the substrate temperature was 80 ° C. or higher. In order to form a film satisfactorily, it is desired to be 30 ° or more.

基板温度は、30℃以上となると製膜が可能となるが、良好に製膜するためには60℃以上であることが望まれる。
特に、傾斜角度が40°以上、かつ基板温度が60℃である場合には、高分子有機半導体膜4を良好に製膜することができた。
Film formation is possible when the substrate temperature is 30 ° C. or higher, but it is desirable that the substrate temperature be 60 ° C. or higher for good film formation.
In particular, when the tilt angle was 40 ° or more and the substrate temperature was 60 ° C., the polymer organic semiconductor film 4 could be satisfactorily formed.

本実施例では、上記実施例4の製造方法から、APTESトルエン溶液中の高分子半導体材料の濃度を変化させ、また高分子有機半導体膜4の製膜条件を変化させ、高分子有機半導体膜4を製膜した。   In this example, the concentration of the polymer semiconductor material in the APTES toluene solution was changed from the manufacturing method of Example 4 above, and the film forming conditions of the polymer organic semiconductor film 4 were changed. Was formed.

基板1の温度は、60℃、90℃、120℃のいずれかに設定した。また、基板1の傾斜角度を20°、40°、60°のいずれかに設定した。上記溶液の温度は、基板1の温度と同じになるように設定した。溶液濃度は、0.15、0.75、1.5重量パーセントの3パターンを準備した。各濃度の製膜結果を表3〜表5に示す。なお、参考例として、基板1の温度が30℃の場合の製膜結果も併せて示す。   The temperature of the substrate 1 was set to 60 ° C., 90 ° C., or 120 ° C. The inclination angle of the substrate 1 was set to 20 °, 40 °, or 60 °. The temperature of the solution was set to be the same as the temperature of the substrate 1. Three patterns of 0.15, 0.75, and 1.5 weight percent were prepared for the solution concentration. The film formation results for each concentration are shown in Tables 3 to 5. As a reference example, a film formation result when the temperature of the substrate 1 is 30 ° C. is also shown.

溶液濃度が高い(1.5重量パーセント)場合は、基板1の傾斜角度が小さくとも、基板温度30℃以下を除く広い範囲で良好に製膜できた。 When the solution concentration was high (1.5 weight percent), even if the inclination angle of the substrate 1 was small, the film could be satisfactorily formed in a wide range except for the substrate temperature of 30 ° C. or less.

一方、溶液濃度が低い(0.15重量パーセント)場合は、傾斜角度が20°の場合に製膜性能が落ちたが、傾斜角度が40°以上であると基板温度が30℃であっても一部は製膜が可能であった。   On the other hand, when the solution concentration is low (0.15 weight percent), the film forming performance is degraded when the tilt angle is 20 °. However, when the tilt angle is 40 ° or more, part of the film temperature is 30 ° C. Could be formed into a film.

いずれの濃度においても、少なくとも基板の傾斜角度が40°以上、基板温度が60℃以上においては良好に製膜できた。   At any concentration, the film could be satisfactorily formed at least when the substrate tilt angle was 40 ° or more and the substrate temperature was 60 ° C. or more.

本実施例では、高分子有機半導体膜4の製膜にドロップキャスト法を用いて薄膜トランジスタを作製した。
図10に示すように、上記実施例1と工程5まで同様の工程を経た基板1を、工程6において、任意の温度に加熱し、傾斜角度が40°となるように傾け、シリンジ10から分子量Mw=34,000のP3HTの0.75重量パーセントジクロロベンゼン溶液11を滴下した(本発明における被覆工程)。基板1に滴下された溶液11のうち、第1SAM膜5を形成した領域を被覆した溶液11は基板1の傾斜により流れ落ちて除去された(本発明における除去工程)。このようにして基板1上の所望の領域(第2SAM膜6を形成した領域)に高分子有機半導体膜4を製膜した。
In this example, a thin film transistor was manufactured by using the drop cast method for forming the polymer organic semiconductor film 4.
As shown in FIG. 10, the substrate 1 that has undergone the same steps up to Example 1 and Step 5 is heated to an arbitrary temperature in Step 6 and tilted so that the tilt angle is 40 °. A 0.75 weight percent dichlorobenzene solution 11 of P3HT with Mw = 34,000 was dropped (coating step in the present invention). Of the solution 11 dropped on the substrate 1, the solution 11 covering the region where the first SAM film 5 was formed was removed by flowing down due to the inclination of the substrate 1 (removal step in the present invention). In this way, the polymer organic semiconductor film 4 was formed in a desired region on the substrate 1 (region where the second SAM film 6 was formed).

基板温度は30℃、40℃、60℃、80℃、100℃のいずれかに設定した。上記溶液の温度は25℃とした。
製膜結果を表6に示す。なお、参考例として、基板1の温度が20℃の場合の製膜結果も併せて示す。
The substrate temperature was set to 30 ° C., 40 ° C., 60 ° C., 80 ° C., or 100 ° C. The temperature of the solution was 25 ° C.
Table 6 shows the film formation results. As a reference example, a film formation result when the temperature of the substrate 1 is 20 ° C. is also shown.

表6から分かるように、ドロップキャスト法を用いても、ディップコーティング法を用いた場合と同様に製膜することができた。特に、30℃、40℃の温度条件ではディップコーティング法よりもよい結果であった。 As can be seen from Table 6, even when the drop cast method was used, a film could be formed in the same manner as when the dip coating method was used. In particular, the results were better than those of the dip coating method at 30 ° C. and 40 ° C.

本実施例では、実施例6の製造方法から、P3HTの分子量を任意に変化させて高分子有機半導体膜4を製膜した。
P3HTの分子量は、21100,34000,94052の3パターンを準備した。基板温度は40℃、基板の傾斜角度は40°とした。製膜結果を表7に示す。なお、参考例として、分子量128800の場合の製膜結果も併せて示す。
In this example, the polymer organic semiconductor film 4 was formed by arbitrarily changing the molecular weight of P3HT from the manufacturing method of Example 6.
Three patterns of molecular weight of P3HT were prepared: 21100, 34000, and 94052. The substrate temperature was 40 ° C. and the substrate tilt angle was 40 °. Table 7 shows the film formation results. As a reference example, the result of film formation in the case of molecular weight 128800 is also shown.

表7から分かるように、分子量は100000以下であれば高分子有機半導体膜を製膜することができる。特に、分子量が40000以下であると良好に製膜することができる。 As can be seen from Table 7, a polymer organic semiconductor film can be formed if the molecular weight is 100000 or less. In particular, when the molecular weight is 40000 or less, the film can be satisfactorily formed.

本実施例では、実施例1の製造方法から、第1SAM膜5および第2SAM膜6の自己組織化単分子膜材料を変更して、高分子有機半導体膜4を製膜した。
製膜可否結果を表8に示す。表中、Aは第1SAM膜5の材料、Bは第2SAM膜6の材料である。また、括弧内はジクロロベンゼンに対する接触角である。表中の略語を以下に記す。
・βーPhen フェネチルトリクロロシラン
・APTES 3-アミノプロピルトリエトキシシラン
・PTES プロピルトリエトキシシラン
・FPTS (3,3,3-トリフロオロプロピル)トリメトキシシラン
・FOTS (1H,1H,2H,2H-パーフルオロオクチル)トリクロロシラン
In this example, the polymer organic semiconductor film 4 was formed by changing the self-assembled monolayer material of the first SAM film 5 and the second SAM film 6 from the manufacturing method of Example 1.
Table 8 shows the results of film formation. In the table, A is the material of the first SAM film 5, and B is the material of the second SAM film 6. The angle in parentheses is the contact angle for dichlorobenzene. Abbreviations in the table are described below.
・ Β-Phen phenethyltrichlorosilane ・ APTES 3-aminopropyltriethoxysilane ・ PTES propyltriethoxysilane ・ FPTS (3,3,3-trifluoropropyl) trimethoxysilane ・ FOTS (1H, 1H, 2H, 2H- Perfluorooctyl) trichlorosilane

表8から分かるように、A、Bの接触角の差が大きいほどよい結果となった。接触角の差が38°を超えると製膜が可能となり、特に差が70°を超えると良好に製膜できる。
[薄膜トランジスタの作製に関する発明の効果]
実施例1〜8にて説明したように、薄膜トランジスタの作製に本発明の半導体装置の製造方法を用いることにより、基板1が30℃以上となっていることに起因して、高分子量の有機半導体材料を含有する溶液の第1SAM膜5と第2SAM膜6とをテンプレートとした塗り分けが可能となる。
As can be seen from Table 8, the larger the difference between the contact angles of A and B, the better. Film formation becomes possible when the difference in contact angle exceeds 38 °, and film formation is particularly good when the difference exceeds 70 °.
[Effects of Invention on Fabrication of Thin Film Transistor]
As described in Examples 1 to 8, a high-molecular-weight organic semiconductor is produced by using the method for manufacturing a semiconductor device of the present invention for manufacturing a thin film transistor. The first SAM film 5 and the second SAM film 6 of the solution containing the material can be separately applied as templates.

その結果、半導体材料が高分子有機半導体材料であっても、第2SAM膜6上に高分子有機半導体膜4を製膜した薄膜トランジスタを製造することができるようになる。
また、高分子有機半導体膜4の大きさは第2SAM膜6の大きさによって定まるため、第2SAM膜6の大きさを変化させることで、高分子有機半導体膜4の大きさを変化させることができるため、第2SAM膜6を微細に形成することにより、従来の印刷法よりも微細に製膜することが可能となる。
As a result, even if the semiconductor material is a polymer organic semiconductor material, a thin film transistor in which the polymer organic semiconductor film 4 is formed on the second SAM film 6 can be manufactured.
In addition, since the size of the polymer organic semiconductor film 4 is determined by the size of the second SAM film 6, the size of the polymer organic semiconductor film 4 can be changed by changing the size of the second SAM film 6. Therefore, by forming the second SAM film 6 finely, it becomes possible to form a film finer than the conventional printing method.

また、製膜部分を規定するバンク等の構造物が不要となり、それらによる微細化の阻害が無くなるため、製膜の微細化が容易になる。
また、半導体材料を含有する溶液を予め加熱しておくことにより、基板1がその溶液に触れた際に基板1の温度が低下してしまうことを抑制できるため、テンプレートに沿った塗り分けができなくなることを防止できる。
Further, a structure such as a bank for defining the film forming portion is not necessary, and the obstruction of the miniaturization by them is eliminated, so that the film can be easily miniaturized.
In addition, by preheating the solution containing the semiconductor material, it is possible to prevent the temperature of the substrate 1 from being lowered when the substrate 1 touches the solution. It can be prevented from disappearing.

また、ディップコーティング法,ドロップキャスト法を用いて、溶液の第2SAM膜6への被覆と第1SAM膜5からの除去とを同時に実現することができ、製膜の操作を簡便にすることができる。
[薄膜トランジスタの作製に関する変形例]
以上、本発明の薄膜トランジスタ作製に関する実施例について説明したが、本発明は、上記実施例に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。
Further, by using the dip coating method and the drop cast method, the coating of the solution on the second SAM film 6 and the removal from the first SAM film 5 can be realized at the same time, and the film forming operation can be simplified. .
[Modifications for Fabrication of Thin Film Transistor]
As mentioned above, although the Example regarding manufacture of the thin-film transistor of this invention was described, this invention is not limited to the said Example at all, As long as it belongs to the technical scope of this invention, it can be taken as various forms. Nor.

例えば、基板1としてはN型シリコン(Si)ウェハを用いる構成を例示したが、基板1の材質は特に限定されるものではなく、積層する各層の材質等により適宜決めることができる。例えば、ホウ素(B)リン(P)などが高ドープされたSiウェハなどの半導体材料、Al等の金属箔、ガラス、石英又は樹脂等の各種の材料からなるものを用いることができる。   For example, although an example in which an N-type silicon (Si) wafer is used as the substrate 1 is illustrated, the material of the substrate 1 is not particularly limited, and can be appropriately determined depending on the material of each layer to be laminated. For example, a semiconductor material such as a Si wafer highly doped with boron (B) phosphorus (P) or the like, a metal foil such as Al, a material made of various materials such as glass, quartz, or resin can be used.

なお、基板に樹脂などの柔軟性の高い素材を用いた場合、第1SAM膜部分の傾斜角度が、上記各実施例の基板の傾斜角度に対応することとなる。
また、ゲート電極(基板1が相当)、ソース電極3c及びドレイン電極3dの電極材料としては、上記各実施例の構成以外に、高ドープシリコン、Ti、Al、Cr、Mo、W、Ta、Cu、Ni、Ag、Au、Pt、Pdなどの金属あるいはこれらの合金を用いることができる。あるいは、ポリアニリンやPEDOT:PSSなどの導電性高分子を用いることができる。あるいは、酸化物透明導電薄膜、例えばインジウム錫-酸化物(ITO)、インジウム−亜鉛酸化物(IZO)、酸化インジウム(In2O3)、酸化亜鉛(ZnO)、酸化錫(SnO2)のいずれかを主組成としたものを用いることができる。また、各電極の厚さは10〜500nm程度が好ましい。
When a highly flexible material such as resin is used for the substrate, the inclination angle of the first SAM film portion corresponds to the inclination angle of the substrate of each of the above embodiments.
Further, as electrode materials of the gate electrode (corresponding to the substrate 1), the source electrode 3c and the drain electrode 3d, besides the structures of the above embodiments, highly doped silicon, Ti, Al, Cr, Mo, W, Ta, Cu Ni, Ag, Au, Pt, Pd and other metals or alloys thereof can be used. Alternatively, a conductive polymer such as polyaniline or PEDOT: PSS can be used. Or, any of oxide transparent conductive thin films such as indium tin-oxide (ITO), indium-zinc oxide (IZO), indium oxide (In 2 O 3 ), zinc oxide (ZnO), tin oxide (SnO 2 ) The main composition can be used. The thickness of each electrode is preferably about 10 to 500 nm.

また、ゲート絶縁膜2として酸化シリコン(SiO2)膜を例示したが、ゲート絶縁膜材料はこれに限定されず、SiO2,Al2O3に代表される種々の絶縁材料の無機酸化物薄膜、Si3N4等の無機窒化膜、または有機薄膜を用いることができるが、特に比誘電率の高い無機酸化物薄膜が好ましい。 Moreover, although the silicon oxide (SiO 2 ) film is exemplified as the gate insulating film 2, the gate insulating film material is not limited to this, and inorganic oxide thin films of various insulating materials represented by SiO 2 and Al 2 O 3. An inorganic nitride film such as Si 3 N 4 or an organic thin film can be used, but an inorganic oxide thin film having a high relative dielectric constant is particularly preferable.

無機酸化物としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化バナジウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、酸化イットリウムなどが挙げられるがこれに限定されない。それらのうち好ましいのは、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタンである。   Inorganic oxides include silicon oxide, aluminum oxide, tantalum oxide, titanium oxide, vanadium oxide, barium strontium titanate, barium zirconate titanate, lead zirconate titanate, lead lanthanum titanate, strontium titanate, barium titanate , Yttrium oxide and the like, but not limited thereto. Of these, silicon oxide, aluminum oxide, tantalum oxide, and titanium oxide are preferable.

同様に無機窒化膜として、窒化ケイ素、窒化アルミニウムなどが挙げられる。また、無機窒化物薄膜と無機酸化物薄膜の積層膜なども好適に用いることができる。
有機薄膜としては、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、あるいはアクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、及びアノエチルプルラン、ポリマー体、エラストマー体を含むホスファゼン化合物などを用いることもできる。同様に前記有機薄膜と無機酸化物薄膜の積層膜なども用いる事が出来る。
Similarly, examples of the inorganic nitride film include silicon nitride and aluminum nitride. Also, a laminated film of an inorganic nitride thin film and an inorganic oxide thin film can be suitably used.
Examples of the organic thin film include polyimide, polyamide, polyester, polyacrylate, photo-curing polymer of photo radical polymerization system, photo cation polymerization system, copolymer containing acrylonitrile component, polyvinyl phenol, polyvinyl alcohol, novolac resin, It is also possible to use phosphazene compounds including ethyl pullulan, polymer, and elastomer. Similarly, a laminated film of the organic thin film and the inorganic oxide thin film can also be used.

ゲート絶縁薄膜の厚さは10〜500nm程度が好ましいが、自然酸化膜と製膜領域規定用の自己組織化単分子膜をゲート絶縁膜としても良く、その場合は3nm以下のゲート絶縁膜厚となりうる。   The thickness of the gate insulating thin film is preferably about 10 to 500 nm, but a natural oxide film and a self-assembled monolayer for defining the film forming region may be used as the gate insulating film, in which case the gate insulating film thickness is 3 nm or less. sell.

また、高分子有機半導体材料としてP3HTを例示したが、高分子有機半導体材料はこれに限定されない。例えば、高分子有機半導体材料として、π電子共役系の高分子であるポリチオフェンやポリフェニレンビニレン、ポリフルオレン、の材料を用いることができる。   Moreover, although P3HT was illustrated as a polymeric organic-semiconductor material, a polymeric organic-semiconductor material is not limited to this. For example, a material of polythiophene, polyphenylene vinylene, or polyfluorene that is a π-electron conjugated polymer can be used as the polymer organic semiconductor material.

具体的には、p型高分子有機半導体としてポリ(3−オクチルチオフェン)、ポリ(3−ヘキシルチオフェン)、ポリ(3−ドデシルチオフェン)、ポリ(3,3'''ジドデシルクオーターチオフェン)、ポリチエノチオフェンーチオフェン共重合体、などのポリチオフェン誘導体、ポリ(p−フェニレン−ビニレン)、ポリ(2−メトキシ−5−(2−エチル−ヘキシルオキシ)−1,4−フェニレンビニレン)、ポリ(2−メトキシ−5−(3’,7'−ジメチル−オクチルオキシ)−1,4−フェニレンビニレン)、ポリ(2−ブチル,5−(2'−エチルヘキシル)−1,4−フェニレンビニレン)などのポリフェニレンビニレン誘導体、などが望ましい。他にもポリビニルカルバゾール、ポリトリフェニルアミン誘導体、ポリフルオレンーチオフェン共重合体、ポリフルオレンーベンゾチアゾール共重合体などが挙げられるがこれに限定されない。   Specifically, as a p-type polymer organic semiconductor, poly (3-octylthiophene), poly (3-hexylthiophene), poly (3-dodecylthiophene), poly (3,3 ′ ″ didodecylorthothiophene), Polythiophenethiophene-thiophene copolymers, polythiophene derivatives, poly (p-phenylene-vinylene), poly (2-methoxy-5- (2-ethyl-hexyloxy) -1,4-phenylenevinylene), poly ( 2-methoxy-5- (3 ′, 7′-dimethyl-octyloxy) -1,4-phenylenevinylene), poly (2-butyl, 5- (2′-ethylhexyl) -1,4-phenylenevinylene), etc. The polyphenylene vinylene derivative is preferable. Other examples include, but are not limited to, polyvinylcarbazole, polytriphenylamine derivatives, polyfluorene-thiophene copolymers, polyfluorene-benzothiazole copolymers, and the like.

n型高分子有機半導体としてポリピリジン、ポリキノリン、それらの誘導体、ポリ(ベンゾビスイミダゾベンゾフェナントロリン)、ポリベンゾフェナントロリン誘導体などが挙げられるがこれに限定されない。   Examples of the n-type organic polymer semiconductor include, but are not limited to, polypyridine, polyquinoline, derivatives thereof, poly (benzobisimidazobenzophenanthroline), and polybenzophenanthroline derivatives.

なお、有機半導体材料としては、分子量の小さい材料を用いてもよい。例えば、可溶性ペンタセン前駆体、可溶性テトラベンゾポルフィリン前駆体、6,13−トリイソプルシリルエチニルペンタセンやその類縁体、ベンゾチエノ[3,2−b]ベンゾチオフェン誘導体、クオーターチオフェン誘導体、フラーレン(C60)やその誘導体、などが挙げられるがこれらに限定されない。 Note that a material having a low molecular weight may be used as the organic semiconductor material. For example, a soluble pentacene precursor, a soluble tetrabenzoporphyrin precursor, 6,13-triisopropylpurityethynylpentacene and its analogs, benzothieno [3,2-b] benzothiophene derivatives, quarterthiophene derivatives, fullerenes (C 60 ) And derivatives thereof, but are not limited thereto.

また、上記各実施例においては、先に高分子有機半導体膜4を製膜したくない領域の自己組織化単分子膜(第1SAM膜5)を形成し、後ほど高分子有機半導体膜4を製膜したい領域の自己組織化単分子膜(第2SAM膜6)を形成する構成を例示したが、この自己組織化単分子膜の形成順序は逆であってもよい。   In each of the above embodiments, a self-assembled monomolecular film (first SAM film 5) in a region where the polymer organic semiconductor film 4 is not desired to be formed is formed first, and the polymer organic semiconductor film 4 is manufactured later. Although the configuration in which the self-assembled monolayer film (second SAM film 6) in the region desired to be formed is illustrated, the order of forming the self-assembled monolayer film may be reversed.

また、上記各実施例においては、ゲート絶縁膜2上に形成された自己組織化単分子膜(第1SAM膜5、第2SAM膜6)を用いて高分子有機半導体膜4の製膜領域を規定しているが、図11に示すように、基板1上に自己組織化単分子膜(第1SAM膜5、第2SAM膜6)を形成し高分子有機半導体膜4を形成した後、ソース電極3c,ドレイン電極3d,およびゲート絶縁膜2を製膜し、ゲート電極12を形成してもよい。   In each of the above-described embodiments, the film-forming region of the polymer organic semiconductor film 4 is defined using the self-assembled monomolecular films (first SAM film 5 and second SAM film 6) formed on the gate insulating film 2. However, as shown in FIG. 11, after the self-assembled monomolecular film (first SAM film 5 and second SAM film 6) is formed on the substrate 1 to form the polymer organic semiconductor film 4, the source electrode 3c is formed. The drain electrode 3d and the gate insulating film 2 may be formed to form the gate electrode 12.

また、上記各実施例においては、有機半導体材料溶液を、ディップコート法またはドロップキャスト法を用いて基板1表面(第2SAM膜6表面)に被覆させる構成を例示したが、スプレーコーティング法、スクリーン印刷、グラビア印刷、フレキソ印刷、インクジェット印刷などの手法を用いて上記溶液を基板1に被覆させることとしてもよい。
[有機エレクトロルミネッセンス素子の作製]
Further, in each of the above embodiments, the configuration in which the organic semiconductor material solution is coated on the surface of the substrate 1 (the surface of the second SAM film 6) by using the dip coating method or the drop cast method is exemplified. The above-mentioned solution may be coated on the substrate 1 using a technique such as gravure printing, flexographic printing, or inkjet printing.
[Production of organic electroluminescence element]

本実施例では、以下の工程1〜工程6により、陽極上に形成された自己組織化単分子膜によって高分子有機正孔注入層の製膜領域が規定された有機エレクトロルミネッセンス素子(以降、有機EL素子という)を作製した。
(工程1)
基板21として、インジウム-錫 酸化膜(ITO膜22)が設けられたガラス基板を用い、オゾン処理装置を用いて基板21表面(ITO膜22表面)を洗浄した。この時ITO膜22表面の水に対する接触角は8°以下であった。
(工程2)
パーフルオロクロロシラン化合物CF3(CF2)5CH2SiCl3をトルエン中に分散した溶液に基板21を浸漬し、パーフルオロアルキル基を有する第1の自己組織化単分子膜(第1SAM膜28)をITO膜22表面に形成した。この状態の基板21の断面図を図12(a)に示す。このとき、表面の水に対する接触角は113°であった。
(工程3)
ITO膜22表面における高分子正孔注入層材料を塗布すべき領域22a上の第1SAM膜28を、図13に示すように、上記領域22aが遮光されないようにパターンされたフォトマスク30を用い基板21と密着させて172nmもしくは254nmの波長を持つ紫外光を露光し、基板21とフォトマスク30間の酸素分子をラジカル化させることによって除去した。この状態の基板21の断面図を図12(b)に示す。
(工程4)
アミノプロピルシラン化合物NH2(CH2)3Si(OC2H5)3(APTES)をトルエン中に分散した溶液に基板21を浸漬し、アミノ基を有する第2の自己組織化単分子膜(第2SAM膜29)を領域22aに形成した。この状態の基板21の断面図を図12(c)に示す。
In this example, an organic electroluminescence device (hereinafter referred to as organic electroluminescence device) in which the film-forming region of the polymer organic hole injection layer is defined by the self-assembled monolayer formed on the anode by the following steps 1 to 6. EL device).
(Process 1)
A glass substrate provided with an indium-tin oxide film (ITO film 22) was used as the substrate 21, and the surface of the substrate 21 (ITO film 22 surface) was cleaned using an ozone treatment apparatus. At this time, the contact angle of the ITO film 22 surface with water was 8 ° or less.
(Process 2)
A substrate 21 is immersed in a solution in which a perfluorochlorosilane compound CF 3 (CF 2 ) 5 CH 2 SiCl 3 is dispersed in toluene, and a first self-assembled monomolecular film having a perfluoroalkyl group (first SAM film 28). Was formed on the surface of the ITO film 22. A cross-sectional view of the substrate 21 in this state is shown in FIG. At this time, the contact angle of water on the surface was 113 °.
(Process 3)
The first SAM film 28 on the region 22a to be coated with the polymer hole injection layer material on the surface of the ITO film 22 is formed using a photomask 30 patterned so that the region 22a is not shielded as shown in FIG. The substrate was exposed to ultraviolet light having a wavelength of 172 nm or 254 nm in close contact with the substrate 21 to remove oxygen molecules between the substrate 21 and the photomask 30 by radicalization. A cross-sectional view of the substrate 21 in this state is shown in FIG.
(Process 4)
A substrate 21 is immersed in a solution in which an aminopropylsilane compound NH 2 (CH 2 ) 3 Si (OC 2 H 5 ) 3 (APTES) is dispersed in toluene, and a second self-assembled monolayer having an amino group ( A second SAM film 29) was formed in the region 22a. A sectional view of the substrate 21 in this state is shown in FIG.

このとき、第2SAM膜29表面の水に対する接触角は28°であった。
(工程5)
図10に示す実施例6のドロップキャスト法と同様に、基板21を30℃に加熱し、傾斜角度が40°となるように傾け、シリンジ10から、高分子正孔注入層材料としてポリ(3,4-エチレンジオキシチオフェン)/ポリスチレンスルホン酸(PEDOT/PSS)水溶液11a(H.C.starck社製Clevios P Al 4083。水溶液として市販)を滴下し、第2SAM膜29上にPEDOT/PSS膜からなる正孔注入層23を製膜した。
At this time, the contact angle of the surface of the second SAM film 29 with respect to water was 28 °.
(Process 5)
Similarly to the drop casting method of Example 6 shown in FIG. 10, the substrate 21 is heated to 30 ° C. and inclined so that the inclination angle becomes 40 °, and from the syringe 10, poly (3 , 4-Ethylenedioxythiophene) / polystyrene sulfonic acid (PEDOT / PSS) aqueous solution 11a (Clevios P Al 4083 manufactured by HCstarck). An injection layer 23 was formed.

この状態の基板21の断面図を図12(d)に示す。
(工程6)
シャドウマスクを用いた真空抵抗加熱蒸着法により、正孔注入層23上に正孔輸送層24を製膜した。また、同様の製膜法により、正孔輸送層24上に有機発光層25を製膜した。正孔輸送層材料にはジフェニルナフチルジアミン(α-NPD)を用い、発光層材料としてトリス(8−キノリノラト)アルミニウム(Alq3)を用いた。このときα-NPDとAlq3の膜厚はそれぞれ40nm、60nmであった。
A sectional view of the substrate 21 in this state is shown in FIG.
(Step 6)
A hole transport layer 24 was formed on the hole injection layer 23 by a vacuum resistance heating vapor deposition method using a shadow mask. Moreover, the organic light emitting layer 25 was formed on the hole transport layer 24 by the same film forming method. Diphenylnaphthyldiamine (α-NPD) was used as the hole transport layer material, and tris (8-quinolinolato) aluminum (Alq3) was used as the light emitting layer material. At this time, the film thicknesses of α-NPD and Alq3 were 40 nm and 60 nm, respectively.

続いて、有機発光層25上に電子注入層26としてフッ化リチウム(LiF)を1nm成膜し、有機発光層25上にこれまでと異なるシャドウマスクを用いて陰極層27となるアルミニウム(Al)を100nm成膜した。このように作製された有機EL素子の断面図および上面図を図14(a),(b)に示す。この図14(a)は、図14(b)B−B断面である。   Subsequently, 1 nm of lithium fluoride (LiF) is deposited on the organic light emitting layer 25 as the electron injection layer 26, and aluminum (Al) that becomes the cathode layer 27 is formed on the organic light emitting layer 25 using a shadow mask different from the conventional one. Was deposited to a thickness of 100 nm. FIGS. 14A and 14B show a cross-sectional view and a top view of the organic EL element fabricated as described above. FIG. 14A is a cross-sectional view taken along line BB in FIG.

上記のようにして作製した有機EL素子において、ITO膜22(陽極)と陰極層27との間に4Vの電圧を印加したところ、0.52mAの電流が流れ、基板21上の高分子正孔注入層23が形成された領域の発光が確認された。   In the organic EL device manufactured as described above, when a voltage of 4 V is applied between the ITO film 22 (anode) and the cathode layer 27, a current of 0.52 mA flows, and polymer hole injection on the substrate 21 is performed. Light emission in the region where the layer 23 was formed was confirmed.

なお比較例として、インクジェット印刷用のバンクを先に形成し、PEDOT/PSS水溶液をインクジェット印刷により印刷した以外は本実施例と同様の工程にて有機EL素子を作製した。80℃中での駆動保存寿命を測定したところ、本実施例の有機EL素子の方が非発光領域の拡大が少なく長期間発光を維持した。   As a comparative example, an organic EL element was produced in the same process as in this example except that a bank for inkjet printing was formed first and a PEDOT / PSS aqueous solution was printed by inkjet printing. When the drive storage life at 80 ° C. was measured, the organic EL device of this example maintained light emission for a long time with less expansion of the non-light emitting region.

本実施例では、自己組織化単分子膜によって発光画素規定用の絶縁層が規定された有機EL素子を作製した。
ここでは、実施例9の製造方法から、工程2、工程4を変更し、工程4の後に工程を追加した。
In this example, an organic EL element in which an insulating layer for defining a luminescent pixel was defined by a self-assembled monomolecular film was produced.
Here, the process 2 and the process 4 were changed from the manufacturing method of Example 9, and the process was added after the process 4. FIG.

工程2では、第1の自己組織化単分子膜に、パーフルオロクロロシラン化合物に代えて、フェネチルシラン化合物C6H5(CH2)2SiCl3(β-phen)を用いた。
工程4では、第2の自己組織化単分子膜に、アミノプロピルシラン化合物に代えて、パーフルオロクロロシラン化合物CF3(CF2)5CH2SiCl3を用いた。
In step 2, a phenethylsilane compound C 6 H 5 (CH 2 ) 2 SiCl 3 (β-phen) was used for the first self-assembled monolayer instead of the perfluorochlorosilane compound.
In Step 4, a perfluorochlorosilane compound CF 3 (CF 2 ) 5 CH 2 SiCl 3 was used for the second self-assembled monolayer instead of the aminopropylsilane compound.

次に、発光画素規定用の絶縁層としてポリビニルフェノール(PVP)10重量パーセント濃度トルエン溶液を用い、ディップコーティング法により所望の領域(第1SAM膜28上)にPVP膜を製膜した。ここでは、基板21を予め50℃になるように加熱しておき、50℃に温度制御された溶液に基板21を浸漬し、垂直に引き上げを行った。   Next, a polyvinylphenol (PVP) 10 weight percent concentration toluene solution was used as an insulating layer for defining light emitting pixels, and a PVP film was formed in a desired region (on the first SAM film 28) by a dip coating method. Here, the substrate 21 was heated to 50 ° C. in advance, the substrate 21 was immersed in a solution whose temperature was controlled at 50 ° C., and pulled up vertically.

以降、実施例9の工程5,6と同様に作製した。高分子正孔注入層23は第2SAM膜29およびPVP膜上に形成された。
上記のように作製した有機EL素子において、ITO膜22(陽極)と陰極層27との間に5Vの電圧を印加したところ、PVP膜が製膜されていない領域において発光が確認された。この時の電流値は0.13mAであった。
[有機エレクトロルミネッセンス素子の作製に関する発明の効果]
実施例9,10にて説明したように、有機エレクトロルミネッセンス素子の作製に本発明の半導体装置の製造方法を用いることにより、上述した薄膜トランジスタの作製と同様の作用、効果を得ることができる。
[有機エレクトロルミネッセンス素子の作製に関する変形例]
以上、本発明の有機EL素子作製に関する実施例について説明したが、本発明は、上記実施例に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の形態をとり得ることはいうまでもない。
Thereafter, it was produced in the same manner as in Steps 5 and 6 of Example 9. The polymer hole injection layer 23 was formed on the second SAM film 29 and the PVP film.
In the organic EL device produced as described above, when a voltage of 5 V was applied between the ITO film 22 (anode) and the cathode layer 27, light emission was confirmed in a region where no PVP film was formed. The current value at this time was 0.13 mA.
[Effect of invention relating to fabrication of organic electroluminescence element]
As described in Examples 9 and 10, by using the method for manufacturing a semiconductor device of the present invention for manufacturing an organic electroluminescence element, the same operations and effects as those for manufacturing the above-described thin film transistor can be obtained.
[Variation of production of organic electroluminescence element]
As mentioned above, although the Example regarding organic EL element preparation of this invention was described, this invention is not limited to the said Example at all, and as long as it belongs to the technical scope of this invention, it can take various forms. Needless to say.

例えば、基板21としてはインジウム-錫 酸化膜(ITO膜22)が設けられたガラス基板を用いる構成を例示したが、基板21の材質は上記構成に限定されるものではなく、積層する各層の材質等により適宜決めることができる。   For example, the substrate 21 is exemplified by a configuration using a glass substrate provided with an indium-tin oxide film (ITO film 22). However, the material of the substrate 21 is not limited to the above-described configuration, and the material of each layer to be stacked is used. It can be determined as appropriate.

例えば、Siウェハなどの半導体材料、Al等の金属、ガラス、石英又は樹脂等の各種の材料から、用途に応じてフレキシブルな材質や硬質な材質等から選択することができる。具体的には、例えば、ガラス、石英、ポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリメタクリレート、ポリメチルメタクリレート、ポリメチルアクリレート、ポリエステル、ポリカーボネート等の材質からなる基板を挙げることができる。基板21の形状としては、枚葉状でも連続状でもよく、具体的な形状としては、例えばカード状、フィルム状、ディスク状、チップ状等を挙げることができる。   For example, it can be selected from a semiconductor material such as a Si wafer, a metal such as Al, various materials such as glass, quartz, or a resin from a flexible material or a hard material according to the application. Specific examples include substrates made of materials such as glass, quartz, polyethylene, polypropylene, polyethylene terephthalate, polymethacrylate, polymethyl methacrylate, polymethyl acrylate, polyester, and polycarbonate. The shape of the substrate 21 may be a single wafer shape or a continuous shape. Specific examples of the shape include a card shape, a film shape, a disk shape, and a chip shape.

また、陽極(ITO膜22)材料、陰極層27材料としては、上記各実施例の構成以外に、高ドープシリコン、Ti、Al、Cr、Mo、W、Ta、Cu、Ni、Ag、Au、Pt、Pdなどの金属あるいはこれらの合金が挙げられるがこれに限定されない。特に陽極材料としてインジウム錫-酸化物(ITO)、インジウム−亜鉛酸化物(IZO)、酸化インジウム(In2O3)、酸化亜鉛(ZnO)、酸化錫(SnO2)等の透明導電膜、金、白金のような仕事関数の大きな金属等が好まれる。同様に陰極材料としては、アルミニウム(Al)、マグネシウム(Mg)、銀(Ag)など仕事関数の小さい金属材料が好んで用いられる。 Moreover, as an anode (ITO film | membrane 22) material and cathode layer 27 material, besides the structure of said each Example, highly doped silicon, Ti, Al, Cr, Mo, W, Ta, Cu, Ni, Ag, Au, Examples thereof include metals such as Pt and Pd or alloys thereof, but are not limited thereto. In particular, as the anode material, transparent conductive films such as indium tin oxide (ITO), indium zinc oxide (IZO), indium oxide (In 2 O 3 ), zinc oxide (ZnO), tin oxide (SnO 2 ), gold A metal having a large work function such as platinum is preferred. Similarly, a metal material having a small work function such as aluminum (Al), magnesium (Mg), silver (Ag) is preferably used as the cathode material.

また、高分子正孔注入層23の材料として、ポリ(3,4-エチレンジオキシチオフェン)/ポリスチレンスルホン酸(PEDOT/PSS)を例示したが、その他の材料としてポリアニリン、ポリピロール、ポリチオフェンなどの導電性高分子材料などがあげられるがこれに限定されない。   In addition, poly (3,4-ethylenedioxythiophene) / polystyrene sulfonic acid (PEDOT / PSS) is exemplified as the material of the polymer hole injection layer 23, but other materials such as polyaniline, polypyrrole, polythiophene, etc. However, the present invention is not limited to this.

また、正孔輸送層24の材料として、ジフェニルナフチルジアミン(α-NPD)を例示したが、正孔輸送層材料はこれに限定されない。例えば、トリフェニルジアミン(TPD)、スターバースト様アミン(例えばm−MTDATA、o-、m-PTDATA、p-PMTDATA)などトリフェニルアミン系材料が挙げられる。他にもフタロシアニン、ナフタロシアニン、ポルフィリン、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、ピラゾリン、テトラヒドロイミダゾール、ヒドラゾン、スチルベン、ペンタセン、ポリチオフェン若しくはブタジエン、又はこれらの誘導体等を用いることができる。また、正孔輸送層24は単層でも良いし、必要に応じて上記材料の混合物または複数の層からなってもよい。   Moreover, although the diphenyl naphthyl diamine ((alpha) -NPD) was illustrated as a material of the positive hole transport layer 24, a positive hole transport layer material is not limited to this. Examples thereof include triphenylamine materials such as triphenyldiamine (TPD) and starburst-like amines (for example, m-MTDATA, o-, m-PTDATA, p-PMTDATA). In addition, phthalocyanine, naphthalocyanine, porphyrin, oxadiazole, triazole, imidazole, imidazolone, pyrazoline, tetrahydroimidazole, hydrazone, stilbene, pentacene, polythiophene, butadiene, or a derivative thereof can be used. The hole transport layer 24 may be a single layer, or may be composed of a mixture of the above materials or a plurality of layers as necessary.

有機発光層25には、発光機能を有する化合物である蛍光物質もしくは燐光物質を含有させるとよい。特に燐光物質を有機発光層に含有したものは発光効率に優れる。
蛍光物質ではクマリン誘導体(クマリン6)をトリス(8−キノリノラト)アルミニウム(Alq3)に含有させた例などがあげられる。このような蛍光性物質としては、例えばキナクリドン、ルブレン、スチリル系色素などの化合物から選択される少なくとも1種が挙げられる。燐光性物質としては有機イリジウム錯体、有機プラチナ錯体などが挙げられる。また高分子系発光材料としては、例えば、ポリフェニレンビニレン誘導体、ポリチオフェン誘導体、ポリアセチレン誘導体、ポリビニルカルバゾール、ポリフルオレノン誘導体、ポリフルオレン誘導体、ポリキノキサリン誘導体、及びそれらの共重合体等を挙げることができる。
The organic light emitting layer 25 may contain a fluorescent material or a phosphorescent material which is a compound having a light emitting function. In particular, those containing a phosphorescent substance in the organic light emitting layer are excellent in luminous efficiency.
Examples of fluorescent substances include coumarin derivatives (coumarin 6) incorporated in tris (8-quinolinolato) aluminum (Alq3). Examples of such a fluorescent substance include at least one selected from compounds such as quinacridone, rubrene, and styryl dyes. Examples of phosphorescent substances include organic iridium complexes and organic platinum complexes. Examples of the polymer light emitting material include polyphenylene vinylene derivatives, polythiophene derivatives, polyacetylene derivatives, polyvinyl carbazole, polyfluorenone derivatives, polyfluorene derivatives, polyquinoxaline derivatives, and copolymers thereof.

また、電子注入層26としてフッ化リチウム(LiF)を例示したが、電子注入層26にはこれに限定されず、酸化リチウム、ストロンチウム、酸化マグネシウム、フッ化マグネシウム、フッ化ストロンチウム、フッ化カルシウム、フッ化バリウム、酸化バリウム、酸化アルミニウム、酸化ストロンチウム、カルシウム、リチウム、セシウム、フッ化セシウム等のようにアルカリ金属類、及びアルカリ金属類のハロゲン化物、アルカリ金属の有機錯体等を用いることができる。   Moreover, although lithium fluoride (LiF) was illustrated as the electron injection layer 26, the electron injection layer 26 is not limited to this, and lithium oxide, strontium, magnesium oxide, magnesium fluoride, strontium fluoride, calcium fluoride, Alkali metals, alkali metal halides, alkali metal organic complexes, and the like such as barium fluoride, barium oxide, aluminum oxide, strontium oxide, calcium, lithium, cesium, and cesium fluoride can be used.

また図示しないが、電子輸送層を有機発光層25と陰極層27の間に1層以上設けてもよい。例えば電子輸送層の形成材料としては、トリス(8−キノリノラト)アルミニウム、トリニトロフルオレノン、アントラキノジメタン、フルオレニリデンメタン、テトラシアノエチレン、フルオレノン、ジフェノキノンオキサジアゾール、アントロン、チオピランジオキシド、ジフェノキノン、ベンゾキノン、マロノニトリル、ニトロアントラキノン、オキソジアゾール、トリアゾール、シロール、ヒドロキシフラボン-ベリリウム錯体、又はこれらの誘導体等を用いることができる。なお、これらの電子輸送層材料は、上記の有機発光層25に混ぜてもよいし、上記の電子注入層26に混ぜてもよい。   Although not shown, one or more electron transport layers may be provided between the organic light emitting layer 25 and the cathode layer 27. For example, as a material for forming an electron transport layer, tris (8-quinolinolato) aluminum, trinitrofluorenone, anthraquinodimethane, fluorenylidenemethane, tetracyanoethylene, fluorenone, diphenoquinone oxadiazole, anthrone, thiopyranji Oxides, diphenoquinone, benzoquinone, malononitrile, nitroanthraquinone, oxodiazole, triazole, silole, hydroxyflavone-beryllium complex, or derivatives thereof can be used. These electron transport layer materials may be mixed with the organic light emitting layer 25 or the electron injection layer 26.

また、上記実施例10においては、発光画素規定用の絶縁層材料としてポリビニルフェノール(PVP)を用いたが、それ以外に、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、ポリクロロピレン、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、シアノエチルプルラン、ポリメチルメタクリレート、ポリイミド光ラジカル重合系、光カチオン重合系の光硬化性樹脂、あるいはアクリロニトリル成分を含有する共重合体などを用いることもできる。
[太陽電池の作製]
In Example 10 described above, polyvinylphenol (PVP) was used as the insulating layer material for defining the light emitting pixels. In addition, polyimide, polyamide, polyester, polyacrylate, polychloropyrene, polyoxymethylene, and polyvinyl chloride were used. Polyvinylidene fluoride, cyanoethyl pullulan, polymethyl methacrylate, polyimide photo radical polymerization system, photo cation polymerization system photo-curing resin, or a copolymer containing an acrylonitrile component can also be used.
[Production of solar cells]

本実施例では、透明電極に形成された自己組織化単分子膜によって有機半導体膜の製膜領域が規定された太陽電池を作製した。   In this example, a solar cell was fabricated in which the film formation region of the organic semiconductor film was defined by the self-assembled monolayer formed on the transparent electrode.

1…基板、2…ゲート絶縁膜、3c…ソース電極、3d…ドレイン電極、4…高分子有機半導体膜、5…第1SAM膜、5a…領域、6…第2SAM膜、7…メタルマスク、8,8a…溶液、10…シリンジ、11,11a…溶液、12…ゲート電極、21…基板、22…ITO膜、22a…領域、23…正孔注入層、24…正孔輸送層、25…有機発光層、26…電子注入層、27…陰極層、28…第1SAM膜、29…第2SAM膜、30…フォトマスク DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Gate insulating film, 3c ... Source electrode, 3d ... Drain electrode, 4 ... High molecular organic semiconductor film, 5 ... 1st SAM film, 5a ... area | region, 6 ... 2nd SAM film, 7 ... Metal mask, 8 8a ... solution, 10 ... syringe, 11, 11a ... solution, 12 ... gate electrode, 21 ... substrate, 22 ... ITO film, 22a ... region, 23 ... hole injection layer, 24 ... hole transport layer, 25 ... organic Light emitting layer, 26 ... electron injection layer, 27 ... cathode layer, 28 ... first SAM film, 29 ... second SAM film, 30 ... photomask

Claims (12)

有機半導体膜が所定の領域に製膜された基板を備える半導体装置の製造方法であって、
第1の自己組織化単分子膜が形成された第1の領域と、所定の溶媒との接触角が前記第1の自己組織化単分子膜よりも小さい第2の自己組織化単分子膜が形成された第2の領域と、を有する基板を、所定温度以上とした状態で、前記溶媒と有機半導体材料とからなる溶液を前記基板に被覆する被覆工程と、
前記第1の領域を被覆した前記溶液を除去する除去工程と、を有する
ことを特徴とする半導体装置の製造方法。
A method for manufacturing a semiconductor device comprising a substrate on which an organic semiconductor film is formed in a predetermined region,
A second self-assembled monolayer having a contact angle between the first region in which the first self-assembled monolayer is formed and a predetermined solvent is smaller than that of the first self-assembled monolayer. A coating step of coating the substrate with a solution comprising the solvent and the organic semiconductor material in a state where the substrate having the second region formed is at a predetermined temperature or higher;
And a removing step of removing the solution covering the first region. A method for manufacturing a semiconductor device, comprising:
前記有機半導体材料は、高分子有機半導体材料である
ことを特徴とする請求項1に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 1, wherein the organic semiconductor material is a polymer organic semiconductor material.
前記被覆工程は、前記基板を前記溶液中に浸漬する工程である
ことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 1, wherein the covering step is a step of immersing the substrate in the solution.
前記被覆工程は、ディップコート法、ドロップキャスト法、スプレーコーティング法、スクリーン印刷、グラビア印刷、フレキソ印刷、インクジェット印刷の群から選択される1以上の方法を用いて、前記溶液を前記基板に被覆する工程である
ことを特徴とする請求項1または請求項2に記載の半導体装置の製造方法。
In the coating step, the substrate is coated with the solution using one or more methods selected from the group consisting of dip coating, drop casting, spray coating, screen printing, gravure printing, flexographic printing, and inkjet printing. The method of manufacturing a semiconductor device according to claim 1, wherein the method is a process.
前記被覆工程において、前記溶液の温度は、前記所定温度以上である
ことを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein in the covering step, the temperature of the solution is equal to or higher than the predetermined temperature. 6.
前記被覆工程において、前記基板の温度は、30℃以上かつ前記溶媒の沸点以下の温度である
ことを特徴とする請求項1から請求項5のいずれか1項に記載の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 1, wherein in the covering step, the temperature of the substrate is a temperature of 30 ° C. or more and a boiling point or less of the solvent.
前記除去工程は、前記基板のうち少なくとも前記第1の領域を水平面に対して傾斜させる工程である
ことを特徴とする請求項1から請求項6のいずれか1項に記載の半導体装置の製造方法。
The method of manufacturing a semiconductor device according to claim 1, wherein the removing step is a step of tilting at least the first region of the substrate with respect to a horizontal plane. .
前記除去工程において、前記第1の領域の水平面に対する傾斜角度は、20°以上である
ことを特徴とする請求項7に記載の半導体装置の製造方法。
The method for manufacturing a semiconductor device according to claim 7, wherein, in the removing step, an inclination angle of the first region with respect to a horizontal plane is 20 ° or more.
前記除去工程において、前記第1の領域の水平面に対する傾斜角度は30°以上であり、
前記所定の温度は、40℃以上であって、かつ、前記溶媒の沸点以下の温度であり、
前記所定の温度をX℃、前記傾斜角度をY°としたとき、X+Y≧120を満たす
ことを特徴とする請求項7に記載の半導体装置の製造方法。
In the removing step, the inclination angle of the first region with respect to the horizontal plane is 30 ° or more,
The predetermined temperature is 40 ° C. or higher and a temperature not higher than the boiling point of the solvent;
The method of manufacturing a semiconductor device according to claim 7, wherein X + Y ≧ 120 is satisfied when the predetermined temperature is X ° C. and the inclination angle is Y °.
前記半導体装置は、薄膜トランジスタであり、
前記有機半導体膜は、前記薄膜トランジスタにおけるチャネル部である
ことを特徴とする請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法。
The semiconductor device is a thin film transistor,
The method for manufacturing a semiconductor device according to claim 1, wherein the organic semiconductor film is a channel portion in the thin film transistor.
前記半導体装置は、有機エレクトロルミネッセンス素子であり、
前記有機半導体膜は、前記有機エレクトロルミネッセンス素子における透明電極と接する層である
ことを特徴とする請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法。
The semiconductor device is an organic electroluminescence element,
The method for manufacturing a semiconductor device according to claim 1, wherein the organic semiconductor film is a layer in contact with a transparent electrode in the organic electroluminescence element.
前記半導体装置は、太陽電池であり、
前記有機半導体膜は、前記太陽電池における透明電極と接する層である
ことを特徴とする請求項1から請求項9のいずれか1項に記載の半導体装置の製造方法。
The semiconductor device is a solar cell,
The said organic-semiconductor film is a layer which contact | connects the transparent electrode in the said solar cell. The manufacturing method of the semiconductor device of any one of Claims 1-9 characterized by the above-mentioned.
JP2009202572A 2009-09-02 2009-09-02 Manufacturing method of semiconductor device Expired - Fee Related JP5563258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009202572A JP5563258B2 (en) 2009-09-02 2009-09-02 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009202572A JP5563258B2 (en) 2009-09-02 2009-09-02 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2011054774A true JP2011054774A (en) 2011-03-17
JP5563258B2 JP5563258B2 (en) 2014-07-30

Family

ID=43943491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009202572A Expired - Fee Related JP5563258B2 (en) 2009-09-02 2009-09-02 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5563258B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178407A1 (en) * 2014-05-23 2015-11-26 日産化学工業株式会社 Charge-transporting varnish
WO2020045064A1 (en) * 2018-08-30 2020-03-05 株式会社ニコン Transistor production method
WO2020045078A1 (en) * 2018-08-30 2020-03-05 株式会社ニコン Transistor production method
CN113380953A (en) * 2021-07-05 2021-09-10 苏州大学 Ultraviolet light transistor based on organic crystalline heterojunction and preparation method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234522A (en) * 2001-10-10 2003-08-22 Seiko Epson Corp Thin film forming method, electronic device forming method
US6887332B1 (en) * 2000-04-21 2005-05-03 International Business Machines Corporation Patterning solution deposited thin films with self-assembled monolayers
JP2005294737A (en) * 2004-04-05 2005-10-20 Asahi Kasei Corp Manufacturing method of condensed polycyclic aromatic compound thin film
JP2006066662A (en) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd Method of forming thin film
JP2008171978A (en) * 2007-01-11 2008-07-24 Konica Minolta Holdings Inc Organic thin-film transistor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6887332B1 (en) * 2000-04-21 2005-05-03 International Business Machines Corporation Patterning solution deposited thin films with self-assembled monolayers
JP2003234522A (en) * 2001-10-10 2003-08-22 Seiko Epson Corp Thin film forming method, electronic device forming method
JP2005294737A (en) * 2004-04-05 2005-10-20 Asahi Kasei Corp Manufacturing method of condensed polycyclic aromatic compound thin film
JP2006066662A (en) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd Method of forming thin film
JP2008171978A (en) * 2007-01-11 2008-07-24 Konica Minolta Holdings Inc Organic thin-film transistor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015178407A1 (en) * 2014-05-23 2015-11-26 日産化学工業株式会社 Charge-transporting varnish
JPWO2015178407A1 (en) * 2014-05-23 2017-04-20 日産化学工業株式会社 Charge transport varnish
US10090477B2 (en) 2014-05-23 2018-10-02 Nissan Chemical Industries, Ltd. Charge-transporting varnish
WO2020045064A1 (en) * 2018-08-30 2020-03-05 株式会社ニコン Transistor production method
WO2020045078A1 (en) * 2018-08-30 2020-03-05 株式会社ニコン Transistor production method
JPWO2020045064A1 (en) * 2018-08-30 2021-08-10 株式会社ニコン Transistor manufacturing method
JP7107374B2 (en) 2018-08-30 2022-07-27 株式会社ニコン Method of manufacturing a transistor
CN113380953A (en) * 2021-07-05 2021-09-10 苏州大学 Ultraviolet light transistor based on organic crystalline heterojunction and preparation method thereof
CN113380953B (en) * 2021-07-05 2022-08-30 苏州大学 Ultraviolet light transistor based on organic crystalline heterojunction and preparation method thereof

Also Published As

Publication number Publication date
JP5563258B2 (en) 2014-07-30

Similar Documents

Publication Publication Date Title
JP5671346B2 (en) Electronic device and method for manufacturing the same using solution process technology
JP4692415B2 (en) Method for manufacturing electroluminescence element
JP5595927B2 (en) Organic thin film transistor, active matrix organic optical device, and manufacturing method thereof
JP2011526694A (en) Electronic devices and methods of manufacturing them using solution processing techniques
US20110180907A1 (en) Organic Electronic Devices and Methods of Making the Same Using Solution Processing Techniques
CN101647320B (en) Organic thin film transistor substrate, manufacturing method, image display panel, and manufacturing method thereof
JP2004111350A (en) Organic electroluminescent element and manufacturing method of organic electroluminescent element
JP2009533809A5 (en)
JP3918617B2 (en) Organic EL display and manufacturing method thereof
JP2009533809A (en) Electrical device and method for manufacturing the same
KR20130137195A (en) Hole injection layers
KR20090035029A (en) Methods of manufacturing opto-electrical devices
TW200541385A (en) Printing of organic electronic devices
US20050282308A1 (en) Organic electroluminescent display device and method of producing the same
WO2010079330A1 (en) Interlayer formulation for flat films
Olivier et al. Inkjet deposition of a hole-transporting small molecule to realize a hybrid solution-evaporation green top-emitting OLED
TWI259018B (en) Deposition of conducting polymers
JP5563258B2 (en) Manufacturing method of semiconductor device
US9087999B2 (en) Method of fabricating an electronic device comprising allowing a self-assembled layer to form selectively
TW200522793A (en) Organic electroluminescent device, method of manufacturing the same, and electronic apparatus
JP2004186111A (en) Polymeric organic el material composition
JP5870502B2 (en) Organic semiconductor device and manufacturing method thereof
JP2005294124A (en) Organic electroluminescence device, manufacturing method of organic electroluminescence device and electronic device
JP2007027130A (en) Organic electronic device and manufacturing method of same
JP5287015B2 (en) Patterning method, organic electric element, organic electroluminescent element, and organic semiconductor transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140612

R150 Certificate of patent or registration of utility model

Ref document number: 5563258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees