JP2011049582A - 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 - Google Patents
逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 Download PDFInfo
- Publication number
- JP2011049582A JP2011049582A JP2010237314A JP2010237314A JP2011049582A JP 2011049582 A JP2011049582 A JP 2011049582A JP 2010237314 A JP2010237314 A JP 2010237314A JP 2010237314 A JP2010237314 A JP 2010237314A JP 2011049582 A JP2011049582 A JP 2011049582A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- region
- reverse
- igbt
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
【解決手段】基板の厚さが150μm以下の逆阻止型絶縁ゲート形バイポーラトランジスタにおいて、第一主面側に形成した分離領域形成用トレンチ溝23を利用して分離拡散領域32が形成されている逆阻止型絶縁ゲート形バイポーラトランジスタとする。
【選択図】 図1
Description
12 酸化膜
23 トレンチ溝
31、32分離領域
35 ポリシリコン
102 pベース領域
103 p+コレクタ層
104 n+エミッタ領域
105 ゲート酸化膜
106 ゲート電極
108 エミッタ電極
109 コレクタ電極
133 ボロンソース
134 ボロンガラス。
Claims (1)
- 第一導電形半導体基板の第一主面側に幅より深さの深いトレンチ溝の形成後、該トレンチ溝表面からの第二導電形不純物拡散により分離領域を形成する工程と、前記トレンチ溝をポリシリコンで埋め、該ポリシリコンの表面の平坦化を行い、該トレンチ溝内以外のポリシリコンを取り除く工程と、前記分離領域に囲まれた第一主面にベース領域、エミッタ領域、ゲート絶縁膜、ゲート電極を含むMOSゲート構造を形成する工程と、第二主面側から前記基板を減厚する工程と、前記分離領域が露出する第二主面に第二導電形コレクタ層を形成する工程とをこの順に行うことを特徴とする逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010237314A JP4747261B2 (ja) | 2003-04-16 | 2010-10-22 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111234 | 2003-04-16 | ||
JP2003111234 | 2003-04-16 | ||
JP2010237314A JP4747261B2 (ja) | 2003-04-16 | 2010-10-22 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004036274A Division JP4747260B2 (ja) | 2003-04-16 | 2004-02-13 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011049582A true JP2011049582A (ja) | 2011-03-10 |
JP4747261B2 JP4747261B2 (ja) | 2011-08-17 |
Family
ID=43835542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010237314A Expired - Fee Related JP4747261B2 (ja) | 2003-04-16 | 2010-10-22 | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4747261B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112289849A (zh) * | 2020-11-19 | 2021-01-29 | 苏州力生美半导体有限公司 | 新型绝缘栅双极型晶体管及控制电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62295435A (ja) * | 1987-05-08 | 1987-12-22 | Seiko Epson Corp | 半導体装置 |
JPH07235660A (ja) * | 1992-09-30 | 1995-09-05 | Rohm Co Ltd | サイリスタの製造方法 |
JP2000022166A (ja) * | 1998-04-30 | 2000-01-21 | Toshiba Corp | 誘電体分離集積回路 |
JP2002319676A (ja) * | 2000-08-09 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置とその製造方法およびその制御方法 |
-
2010
- 2010-10-22 JP JP2010237314A patent/JP4747261B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62295435A (ja) * | 1987-05-08 | 1987-12-22 | Seiko Epson Corp | 半導体装置 |
JPH07235660A (ja) * | 1992-09-30 | 1995-09-05 | Rohm Co Ltd | サイリスタの製造方法 |
JP2000022166A (ja) * | 1998-04-30 | 2000-01-21 | Toshiba Corp | 誘電体分離集積回路 |
JP2002319676A (ja) * | 2000-08-09 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置とその製造方法およびその制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112289849A (zh) * | 2020-11-19 | 2021-01-29 | 苏州力生美半导体有限公司 | 新型绝缘栅双极型晶体管及控制电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4747261B2 (ja) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4747260B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
JP6524666B2 (ja) | 半導体装置 | |
JP3918625B2 (ja) | 半導体装置およびその製造方法 | |
JP5679073B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9484445B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2009158922A (ja) | 半導体装置及びその製造方法 | |
JP5507118B2 (ja) | 半導体装置およびその製造方法 | |
JP2005101551A (ja) | 半導体装置とその製造方法およびその半導体装置を用いた双方向スイッチ素子 | |
JP2003249654A (ja) | 半導体装置およびその製造方法 | |
WO2004032244A1 (ja) | 半導体装置、半導体装置の製造方法 | |
JP2006319079A (ja) | 半導体装置およびその製造方法 | |
US20190221657A1 (en) | Self-aligned and robust igbt devices | |
JP5760320B2 (ja) | 半導体装置 | |
JP3357804B2 (ja) | 半導体装置とその製造方法 | |
JP4747261B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
JP5179703B2 (ja) | 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法 | |
JP2005183891A (ja) | 双方向ブロック型プレーナデバイスの構造と製法 | |
JP5867609B2 (ja) | 半導体装置の製造方法 | |
JP4892825B2 (ja) | 半導体装置の製造方法 | |
JPH10294475A (ja) | 半導体装置とその製造方法 | |
JP2006080269A (ja) | 高耐圧半導体装置およびその製造方法 | |
JP2003218354A (ja) | 半導体装置およびその製造方法 | |
JP2008053610A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
JP2008103562A (ja) | 半導体装置の製造方法 | |
JP2006086414A (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4747261 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |