JP2010287782A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010287782A JP2010287782A JP2009141320A JP2009141320A JP2010287782A JP 2010287782 A JP2010287782 A JP 2010287782A JP 2009141320 A JP2009141320 A JP 2009141320A JP 2009141320 A JP2009141320 A JP 2009141320A JP 2010287782 A JP2010287782 A JP 2010287782A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon oxide
- gate electrode
- insulating film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 198
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 198
- 238000009792 diffusion process Methods 0.000 claims abstract description 93
- 239000012535 impurity Substances 0.000 claims abstract description 69
- 238000009413 insulation Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 89
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000002184 metal Substances 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052710 silicon Inorganic materials 0.000 claims description 43
- 239000010703 silicon Substances 0.000 claims description 43
- 238000005468 ion implantation Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 23
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 554
- 239000010410 layer Substances 0.000 description 82
- 238000010438 heat treatment Methods 0.000 description 37
- 238000002513 implantation Methods 0.000 description 32
- 230000003647 oxidation Effects 0.000 description 24
- 238000007254 oxidation reaction Methods 0.000 description 24
- 239000002784 hot electron Substances 0.000 description 9
- 101100387135 Caenorhabditis elegans dex-1 gene Proteins 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置は、第1,第2,第3の活性領域上に第1,第2,第3のゲート絶縁膜13A,13B,14Cを介して形成された第1,第2,第3のゲート電極を有する第1導電型の第1,第2,第3のMISトランジスタを備えている。第1のゲート絶縁膜13Aは、第1のシリコン酸化膜13aと第1の高誘電率絶縁膜15aとからなる。第2のゲート絶縁膜13Bは、第2のシリコン酸化膜13bと第2の高誘電率絶縁膜15bとからなる。第3のゲート絶縁膜14Cは、第3のシリコン酸化膜14cと第3の高誘電率絶縁膜15cとからなる。第2のシリコン酸化膜13bは、第1のシリコン酸化膜13aと同じ膜厚を有し、且つ、第3のシリコン酸化膜14cよりも厚い膜厚を有している。
【選択図】図2
Description
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図1(a) 〜(c) 及び図2(a) 〜(c) を参照しながら説明する。図1(a) 〜図2(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示すゲート長方向の要部工程断面図である。図1(a) 〜図2(c) において、左側に示す「第1のMIS領域」とは、第1のMISトランジスタが形成される領域を示し、中央に示す「第2のMIS領域」とは、第2のMISトランジスタが形成される領域を示し、右側に示す「第3のMIS領域」とは、第3のMISトランジスタが形成される領域を示す。第2のMISトランジスタの動作電圧Vdd2は、第1のMISトランジスタの動作電圧Vdd1よりも低く、且つ、第3のMISトランジスタの動作電圧Vdd3よりも高い(Vdd1>Vdd2>Vdd3)。第1,第2のMISトランジスタとしては、例えばIO(Input Output)用MISトランジスタが挙げられる。第3のMISトランジスタとしては、例えば内部回路用MISトランジスタが挙げられる。
第1のMISトランジスタTr1と第2のMISトランジスタTr2との構成上の相違点は、次に示す点である。第1のゲート電極17Aのゲート長Lg1は、第2のゲート電極17Bのゲート長Lg2よりも長い(Lg1>Lg2)。
動作電圧Vdd2は高いものの動作電圧Vdd1よりも低いため、第2のMISトランジスタTr2の駆動能力の低下を招くことのないように、第2のゲート絶縁膜13Bの電気的膜厚を薄くする必要がある。
・第1のシリコン酸化膜からなる第1のゲート絶縁膜の膜厚を、第2のシリコン酸化膜からなる第2のゲート絶縁膜の膜厚と同じにし、且つ、
・第1のゲート電極のゲート長を、第2のゲート電極のゲート長よりも長くした場合、以下に示す不具合が生じる。
動作電圧Vdd3は最も低いため、第3のMISトランジスタTr3の駆動能力の低下を招くことのないように、第3のゲート絶縁膜14Cの電気的膜厚を最も薄くする必要がある。一方、第3のゲート絶縁膜14Cの薄膜化によるリーク電流の発生を招くことのないように、第3のゲート絶縁膜14Cの物理的膜厚を厚くする必要がある。即ち、第3のゲート絶縁膜14Cは、電気的膜厚を薄くする一方、物理的膜厚を厚くする必要がある。
第1,第2のエクステンション領域18a,18bは、第3のエクステンション領域18cよりも、低い不純物濃度を有し、且つ、深い深さを有する。
11 素子分離領域
12a 第1のチャネル拡散層
12b 第2のチャネル拡散層
12c 第3のチャネル拡散層
13 第1のシリコン酸化膜形成膜
13a 第1のシリコン酸化膜
13b 第2のシリコン酸化膜
14 第2のシリコン酸化膜形成膜
14c 第3のシリコン酸化膜
15 高誘電率絶縁膜形成膜
15a 第1の高誘電率絶縁膜
15b 第2の高誘電率絶縁膜
15c 第3の高誘電率絶縁膜
13A 第1のゲート絶縁膜
13B 第2のゲート絶縁膜
14C 第3のゲート絶縁膜
16 金属膜形成膜
16a 第1の金属膜
16b 第2の金属膜
16c 第3の金属膜
17 シリコン膜形成膜
17a 第1のシリコン膜
17b 第2のシリコン膜
17c 第3のシリコン膜
17A 第1のゲート電極
17B 第2のゲート電極
17C 第3のゲート電極
18a 第1のエクステンション領域
18b 第2のエクステンション領域
18c 第3のエクステンション領域
19a 第1のサイドウォール
19b 第2のサイドウォール
19c 第3のサイドウォール
20a 第1のソースドレイン領域
20b 第2のソースドレイン領域
20c 第3のソースドレイン領域
Re レジストパターン
Claims (12)
- 半導体基板における第1の活性領域上に第1のゲート絶縁膜を介して形成された第1のゲート電極を有する第1導電型の第1のMISトランジスタと、
前記半導体基板における第2の活性領域上に第2のゲート絶縁膜を介して形成された前記第1のゲート電極よりもゲート長の短い第2のゲート電極を有する第1導電型の第2のMISトランジスタと、
前記半導体基板における第3の活性領域上に第3のゲート絶縁膜を介して形成された前記第2のゲート電極よりもゲート長の短い第3のゲート電極を有する第1導電型の第3のMISトランジスタとを備え、
前記第1のゲート絶縁膜は、第1のシリコン酸化膜と前記第1のシリコン酸化膜上に形成された第1の高誘電率絶縁膜とからなり、
前記第2のゲート絶縁膜は、第2のシリコン酸化膜と前記第2のシリコン酸化膜上に形成された第2の高誘電率絶縁膜とからなり、
前記第3のゲート絶縁膜は、第3のシリコン酸化膜と前記第3のシリコン酸化膜上に形成された第3の高誘電率絶縁膜とからなり、
前記第2のシリコン酸化膜は、前記第1のシリコン酸化膜と同じ膜厚を有し、且つ、前記第3のシリコン酸化膜よりも厚い膜厚を有していることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の活性領域における前記第1のゲート絶縁膜の下の領域に形成された第2導電型の第1のチャネル拡散層と、
前記第2の活性領域における前記第2のゲート絶縁膜の下の領域に形成された第2導電型の第2のチャネル拡散層と、
前記第3の活性領域における前記第3のゲート絶縁膜の下の領域に形成された第2導電型の第3のチャネル拡散層とをさらに備え、
前記第2のチャネル拡散層は、前記第1のチャネル拡散層よりも高い不純物濃度を有し、且つ、前記第3のチャネル拡散層よりも低い不純物濃度を有していることを特徴とする半導体装置。 - 請求項1又は2に記載の半導体装置において、
前記第2のMISトランジスタの動作電圧は、前記第1のMISトランジスタの動作電圧よりも低く、且つ、前記第3のMISトランジスタの動作電圧よりも高いことを特徴とする半導体装置。 - 請求項1〜3のうちいずれか1項に記載の半導体装置において、
前記第1の高誘電率絶縁膜、前記第2の高誘電率絶縁膜及び前記第3の高誘電率絶縁膜は、互いに同じ膜厚を有していることを特徴とする半導体装置。 - 請求項1〜4のうちいずれか1項に記載の半導体装置において、
前記第1のゲート電極は、第1の金属膜と前記第1の金属膜上に形成された第1のシリコン膜とからなり、
前記第2のゲート電極は、第2の金属膜と前記第2の金属膜上に形成された第2のシリコン膜とからなり、
前記第3のゲート電極は、第3の金属膜と前記第3の金属膜上に形成された第3のシリコン膜とからなることを特徴とする半導体装置。 - 請求項1〜5のうちいずれか1項に記載の半導体装置において、
前記第1の活性領域における前記第1のゲート電極の側方下の領域に形成された第1導電型の第1のエクステンション領域と、
前記第2の活性領域における前記第2のゲート電極の側方下の領域に形成された第1導電型の第2のエクステンション領域と、
前記第3の活性領域における前記第3のゲート電極の側方下の領域に形成された第1導電型の第3のエクステンション領域とをさらに備え、
前記第2のエクステンション領域は、前記第1のエクステンション領域と同じ又はそれよりも高い不純物濃度を有し、且つ、前記第3のエクステンション領域よりも低い不純物濃度を有していることを特徴とする半導体装置。 - 請求項1〜6のうちいずれか1項に記載の半導体装置において、
前記第1の高誘電率絶縁膜、前記第2の高誘電率絶縁膜及び前記第3の高誘電率絶縁膜は、比誘電率が10以上の金属酸化物からなることを特徴とする半導体装置。 - 請求項1〜7のうちいずれか1項に記載の半導体装置において、
前記第1のシリコン酸化膜及び前記第2のシリコン酸化膜は、膜厚が3nm以上であって且つ6nm以下であり、
前記第3のシリコン酸化膜は、膜厚が0.8nm以上であって且つ1.2nm以下であることを特徴とする半導体装置。 - 半導体基板における第1の活性領域上に、第1のシリコン酸化膜形成膜を形成すると共に、前記半導体基板における第2の活性領域上に、前記第1のシリコン酸化膜形成膜を形成する工程(a)と、
前記工程(a)の後に、前記半導体基板における第3の活性領域上に、前記第1のシリコン酸化膜形成膜よりも薄い膜厚を有する第2のシリコン酸化膜形成膜を形成する工程(b)と、
前記第1のシリコン酸化膜形成膜及び前記第2のシリコン酸化膜形成膜上に、高誘電率絶縁膜形成膜を形成する工程(c)と、
前記高誘電率絶縁膜形成膜上にゲート電極形成膜を形成する工程(d)と、
前記ゲート電極形成膜、前記高誘電率絶縁膜形成膜、並びに前記第1のシリコン酸化膜形成膜及び前記第2のシリコン酸化膜形成膜を順次パターニングして、前記第1の活性領域上に、前記第1のシリコン酸化膜形成膜からなる第1のシリコン酸化膜と前記高誘電率絶縁膜形成膜からなる第1の高誘電率絶縁膜とを有する第1のゲート絶縁膜、及び前記ゲート電極形成膜からなる第1のゲート電極を形成し、前記第2の活性領域上に、前記第1のシリコン酸化膜形成膜からなる第2のシリコン酸化膜と前記高誘電率絶縁膜形成膜からなる第2の高誘電率絶縁膜とを有する第2のゲート絶縁膜、及び前記ゲート電極形成膜からなる第2のゲート電極を形成し、且つ、前記第3の活性領域上に、前記第2のシリコン酸化膜形成膜からなる第3のシリコン酸化膜と前記高誘電率絶縁膜形成膜からなる第3の高誘電率絶縁膜とを有する第3のゲート絶縁膜、及び前記ゲート電極形成膜からなる第3のゲート電極を形成する工程(e)とを備え、
前記第2のゲート電極のゲート長は、前記第1のゲート電極のゲート長よりも短く、且つ、前記第3のゲート電極のゲート長よりも長いことを特徴とする半導体装置の製造方法。 - 請求項9に記載の半導体装置の製造方法において、
前記工程(a)の前に、第1のイオン注入により、前記第1の活性領域の上部領域に第2導電型の第1のチャネル拡散層を形成する工程(f)と、
前記工程(a)の前に、第2のイオン注入により、前記第2の活性領域の上部領域に第2導電型の第2のチャネル拡散層を形成する工程(g)と、
前記工程(a)の前に、第3のイオン注入により、前記第3の活性領域の上部領域に第2導電型の第3のチャネル拡散層を形成する工程(h)とをさらに備え、
前記第2のイオン注入におけるドーズ量は、前記第1のイオン注入におけるドーズ量よりも多く、且つ、前記第3のイオン注入におけるドーズ量よりも少ないことを特徴とする半導体装置の製造方法。 - 請求項9又は10に記載の半導体装置の製造方法において、
前記工程(d)は、前記高誘電率絶縁膜形成膜上に、金属膜形成膜及びシリコン膜形成膜が順次積層されてなる前記ゲート電極形成膜を形成する工程であり、
前記工程(e)は、前記シリコン膜形成膜、前記金属膜形成膜、前記高誘電率絶縁膜形成膜、並びに前記第1のシリコン酸化膜形成膜及び前記第2のシリコン酸化膜形成膜を順次パターニングして、前記第1の活性領域上に、前記第1のゲート絶縁膜、及び前記金属膜形成膜からなる第1の金属膜と前記シリコン膜形成膜からなる第1のシリコン膜とを有する前記第1のゲート電極を形成し、前記第2の活性領域上に、前記第2のゲート絶縁膜、及び前記金属膜形成膜からなる第2の金属膜と前記シリコン膜形成膜からなる第2のシリコン膜とを有する前記第2のゲート電極を形成し、且つ、前記第3の活性領域上に、前記第3のゲート絶縁膜、及び前記金属膜形成膜からなる第3の金属膜と前記シリコン膜形成膜からなる第3のシリコン膜とを有する前記第3のゲート電極を形成する工程であることを特徴とする半導体装置の製造方法。 - 請求項9〜11のうちいずれか1項に記載の半導体装置の製造方法において、
前記工程(e)の後に、第4のイオン注入により、前記第1の活性領域における前記第1のゲート電極の側方下の領域に第1導電型の第1のエクステンション領域を形成する工程(i)と、
前記工程(e)の後に、第5のイオン注入により、前記第2の活性領域における前記第2のゲート電極の側方下の領域に第1導電型の第2のエクステンション領域を形成する工程(j)と、
前記工程(e)の後に、第6のイオン注入により、前記第3の活性領域における前記第3のゲート電極の側方下の領域に第1導電型の第3のエクステンション領域を形成する工程(k)とをさらに備え、
前記第5のイオン注入におけるドーズ量は、前記第4のイオン注入におけるドーズ量と同じ又はそれよりも多く、且つ、前記第6のイオン注入におけるドーズ量よりも少ないことを特徴とする半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009141320A JP5268792B2 (ja) | 2009-06-12 | 2009-06-12 | 半導体装置 |
PCT/JP2010/000827 WO2010143332A1 (ja) | 2009-06-12 | 2010-02-10 | 半導体装置及びその製造方法 |
US13/293,579 US8729641B2 (en) | 2009-06-12 | 2011-11-10 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009141320A JP5268792B2 (ja) | 2009-06-12 | 2009-06-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010287782A true JP2010287782A (ja) | 2010-12-24 |
JP5268792B2 JP5268792B2 (ja) | 2013-08-21 |
Family
ID=43308595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009141320A Active JP5268792B2 (ja) | 2009-06-12 | 2009-06-12 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8729641B2 (ja) |
JP (1) | JP5268792B2 (ja) |
WO (1) | WO2010143332A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092290A (ja) * | 2015-11-11 | 2017-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11793005B2 (en) * | 2010-10-11 | 2023-10-17 | Monolithic 3D Inc. | 3D semiconductor devices and structures |
JP2014107420A (ja) * | 2012-11-28 | 2014-06-09 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置およびその製造方法 |
US9059022B2 (en) * | 2012-12-28 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
US10763114B2 (en) * | 2017-09-28 | 2020-09-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating gate oxide of semiconductor device |
KR20200050708A (ko) * | 2018-11-02 | 2020-05-12 | 삼성전자주식회사 | 반도체 소자 및 그의 제조방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277627A (ja) * | 1999-03-29 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006210793A (ja) * | 2005-01-31 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006344634A (ja) * | 2005-06-07 | 2006-12-21 | Renesas Technology Corp | Cmos型半導体装置の製造方法および、cmos型半導体装置 |
JP2007158090A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007227536A (ja) * | 2006-02-22 | 2007-09-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007242685A (ja) * | 2006-03-06 | 2007-09-20 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1084045A (ja) | 1996-09-06 | 1998-03-31 | Matsushita Electron Corp | 半導体集積回路装置およびその製造方法 |
US6376879B2 (en) * | 1998-06-08 | 2002-04-23 | Kabushiki Kaisha Toshiba | Semiconductor device having MISFETs |
JPH11354783A (ja) * | 1998-06-08 | 1999-12-24 | Toshiba Corp | 半導体装置 |
JP2001284463A (ja) * | 2000-03-30 | 2001-10-12 | Nec Corp | 半導体装置およびその製造方法 |
JP2002343879A (ja) | 2001-05-15 | 2002-11-29 | Nec Corp | 半導体装置及びその製造方法 |
US6787421B2 (en) * | 2002-08-15 | 2004-09-07 | Freescale Semiconductor, Inc. | Method for forming a dual gate oxide device using a metal oxide and resulting device |
JP4002219B2 (ja) * | 2003-07-16 | 2007-10-31 | 株式会社ルネサステクノロジ | 半導体装置及び半導体装置の製造方法 |
US7344934B2 (en) * | 2004-12-06 | 2008-03-18 | Infineon Technologies Ag | CMOS transistor and method of manufacture thereof |
EP1975998A3 (en) * | 2007-03-26 | 2013-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a plurality of island-shaped SOI structures |
JP2008305950A (ja) * | 2007-06-07 | 2008-12-18 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP5167721B2 (ja) * | 2007-08-10 | 2013-03-21 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
US7932152B2 (en) * | 2008-02-05 | 2011-04-26 | Chartered Semiconductor Manufacturing, Ltd. | Method of forming a gate stack structure |
US20100044804A1 (en) * | 2008-08-25 | 2010-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel high-k metal gate structure and method of making |
-
2009
- 2009-06-12 JP JP2009141320A patent/JP5268792B2/ja active Active
-
2010
- 2010-02-10 WO PCT/JP2010/000827 patent/WO2010143332A1/ja active Application Filing
-
2011
- 2011-11-10 US US13/293,579 patent/US8729641B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000277627A (ja) * | 1999-03-29 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006210793A (ja) * | 2005-01-31 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2006344634A (ja) * | 2005-06-07 | 2006-12-21 | Renesas Technology Corp | Cmos型半導体装置の製造方法および、cmos型半導体装置 |
JP2007158090A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007227536A (ja) * | 2006-02-22 | 2007-09-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007242685A (ja) * | 2006-03-06 | 2007-09-20 | Renesas Technology Corp | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017092290A (ja) * | 2015-11-11 | 2017-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5268792B2 (ja) | 2013-08-21 |
WO2010143332A1 (ja) | 2010-12-16 |
US20120056271A1 (en) | 2012-03-08 |
US8729641B2 (en) | 2014-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5550286B2 (ja) | 半導体装置の製造方法 | |
JP2008244009A (ja) | 半導体装置およびその製造方法 | |
KR20040065998A (ko) | 반도체 장치 | |
JP5268792B2 (ja) | 半導体装置 | |
JP2013051250A (ja) | 半導体装置及びその製造方法 | |
JP2005026586A (ja) | 半導体装置及びその製造方法 | |
KR20030076266A (ko) | Mis형 반도체 장치 및 그 제조방법 | |
JP5435720B2 (ja) | 半導体装置 | |
KR100772890B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 그에 의해 제조된반도체 집적 회로 장치 | |
JP2015015423A (ja) | 半導体装置 | |
TWI520334B (zh) | 包含具最佳化通道區域之mos電晶體的半導體元件及其製造方法 | |
US20140175553A1 (en) | Mos semiconductor device and method of manufacturing the same | |
JP2007165361A (ja) | 半導体集積回路装置およびその製造方法 | |
JP5315784B2 (ja) | 半導体装置 | |
JP2008066715A (ja) | 半導体装置及びその製造方法 | |
JP3744438B2 (ja) | 半導体装置 | |
JP4902888B2 (ja) | 半導体装置およびその製造方法 | |
KR20090064658A (ko) | 반도체 소자 및 이의 제조방법 | |
JP2009170494A (ja) | 半導体装置 | |
KR100424414B1 (ko) | 고전압 트랜지스터 형성방법 | |
JP2007027175A (ja) | 半導体装置及びその製造方法 | |
JP2008182022A (ja) | 半導体装置及びその製造方法 | |
JP2001035929A (ja) | 半導体集積回路装置およびその製造方法 | |
US20130344690A1 (en) | Method of manufacturing semiconductor device | |
JP2012169444A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100917 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5268792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |