JP2010278217A - Capacitor, wiring board, and methods of manufacturing these - Google Patents
Capacitor, wiring board, and methods of manufacturing these Download PDFInfo
- Publication number
- JP2010278217A JP2010278217A JP2009129048A JP2009129048A JP2010278217A JP 2010278217 A JP2010278217 A JP 2010278217A JP 2009129048 A JP2009129048 A JP 2009129048A JP 2009129048 A JP2009129048 A JP 2009129048A JP 2010278217 A JP2010278217 A JP 2010278217A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- upper electrode
- electrode
- wiring board
- thermosetting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、コンデンサ、配線基板およびそれらの製造方法に関する。 The present invention relates to a capacitor, a wiring board, and a manufacturing method thereof.
従来、電子機器の小型薄型化を図る為に、コンデンサは表面実装型のチップ部品として、部品実装基板表面にハンダ付けして設けられているものが多い。しかし、チップコンデンサをハンダ付けした場合、部品実装基板の薄型化に限界があり、印刷を用いてコンデンサを薄型化する方法が開示されている。例えば、特開平9−17689に示されるように、電極の上に誘電体層と、マイグレーション防止層としてのカーボンペースト層、更に上部電極としての導電体ペースト層を印刷により形成する方法や、特開平9−17689のように、誘電体層を印刷した後、仮硬化状態でプレスによる平坦化を行い、更に本硬化を行う方法もあった。加えて、特開平8−279669のように仮硬化と平坦化を繰り返して多層化する方法もあった。また、特開2006−120326では、基板と上部電極とを接触させた形式のキャパシタが開示されている。 2. Description of the Related Art Conventionally, in order to reduce the size and thickness of electronic devices, capacitors are often provided by soldering to the surface of a component mounting board as surface mount type chip components. However, when a chip capacitor is soldered, there is a limit to thinning the component mounting board, and a method of thinning the capacitor using printing is disclosed. For example, as disclosed in JP-A-9-17689, a method of forming a dielectric layer, a carbon paste layer as a migration prevention layer, and a conductor paste layer as an upper electrode on an electrode by printing, As in 9-17689, there is a method in which after the dielectric layer is printed, flattening is performed by pressing in a temporarily cured state, and further main curing is performed. In addition, there has been a method of repeating multi-layering by repeating temporary curing and flattening as disclosed in JP-A-8-279669. Japanese Patent Application Laid-Open No. 2006-120326 discloses a capacitor of a type in which a substrate and an upper electrode are in contact with each other.
しかしながら、コンデンサを印刷法により作製する場合は誘電体層の膜厚制御が難しく、繰り返し作製時の容量値が安定しないという問題があった。また、特許文献1や特許文献2のように誘電体層を仮硬化状態でプレスし、本硬化を行う方法では、工程数が多くコンデンサの作製効率が低いという問題があった。また、特許文献3においても、先に誘電体層を形成した後に上部電極を形成するものであり、誘電体層の膜厚を機械的に制御できるものではなかった。
However, when the capacitor is manufactured by a printing method, it is difficult to control the film thickness of the dielectric layer, and there is a problem that the capacitance value during repeated manufacturing is not stable. Further, the method of pressing the dielectric layer in a temporarily cured state and performing the main curing as in
本発明の目的は、容量値の製造ばらつきが小さいコンデンサ、前記コンデンサを有する配線基板、およびそれらを高効率で作製する製造方法を提供する事である。 An object of the present invention is to provide a capacitor having a small manufacturing variation in capacitance value, a wiring board having the capacitor, and a manufacturing method for manufacturing them with high efficiency.
本発明の第1の視点において、本発明に係るコンデンサは、基板と、前記基板上に設けられた下部電極と、少なくとも前記下部電極上に設けられ、少なくとも熱硬化性を有する樹脂と誘電体フィラーとからなる誘電体層と、前記誘電体層の上に設けられ、熱硬化前の前記誘電体よりも高い剛性を有する上部電極と、からなる。また前記上部電極の少なくとも一部に前記基板と前記上部電極との間隔を規定するための突起部を有しており、前記上部電極の前記誘電体層に対向する面の少なくとも一部は、前記誘電体層に接触していない事を特徴とする。 In a first aspect of the present invention, a capacitor according to the present invention includes a substrate, a lower electrode provided on the substrate, a resin and a dielectric filler provided at least on the lower electrode and having at least thermosetting properties. And an upper electrode provided on the dielectric layer and having higher rigidity than the dielectric before thermosetting. Further, at least a part of the upper electrode has a protrusion for defining a distance between the substrate and the upper electrode, and at least a part of a surface of the upper electrode facing the dielectric layer is It is characterized by not being in contact with the dielectric layer.
本発明の第2の視点において、本発明に係るコンデンサは、基板と、前記基板上に設けられた下部電極と、前記基板上と前記下部電極上に設けられ、少なくとも熱硬化性を有する樹脂と誘電体フィラーからなる誘電体層と、前記誘電体層の上に設けられ、熱硬化前の前記誘電体よりも高い剛性を有する上部電極と、からなる。また前記上部電極の少なくとも一部に前記基板と前記上部電極との間隔を規定するための突起部を有しており、前記誘電体層が前記上部電極と前記下部電極の間からはみ出ている事を特徴とする。 In a second aspect of the present invention, a capacitor according to the present invention includes a substrate, a lower electrode provided on the substrate, a resin provided on the substrate and the lower electrode, and having at least thermosetting property. A dielectric layer made of a dielectric filler, and an upper electrode provided on the dielectric layer and having higher rigidity than the dielectric before thermosetting. Further, at least a part of the upper electrode has a protrusion for defining a distance between the substrate and the upper electrode, and the dielectric layer protrudes from between the upper electrode and the lower electrode. It is characterized by.
第3の視点において、本発明に係る配線基板は、上記コンデンサが表面に設置されているか、又は内蔵されていることを特徴とする。 In a third aspect, the wiring board according to the present invention is characterized in that the capacitor is installed on the surface or built in.
第4の視点において、本発明に係るコンデンサの製造方法は、基板上に設置した下部電極上に、熱硬化前の誘電体を所望のコンデンサ膜厚よりも高く供給する工程と、前記熱硬化前の誘電体を上部電極でプレスする工程と、前記誘電体を熱硬化させる工程と、を含むことを特徴とする。 In a fourth aspect, the method for manufacturing a capacitor according to the present invention includes a step of supplying a dielectric material before thermosetting higher than a desired capacitor film thickness on a lower electrode placed on a substrate, and before the thermosetting A step of pressing the dielectric with an upper electrode, and a step of thermosetting the dielectric.
第5の視点において、本発明に係るコンデンサを有する配線基板の製造方法は、配線基板の絶縁層上に下部電極を設置する工程と、前記下部電極上に、熱硬化前の誘電体を所望のコンデンサ膜厚よりも高く供給する工程と、前記熱硬化前の誘電体を上部電極でプレスする工程と、前記誘電体を熱硬化させる工程と、を含むことを特徴とする。 In a fifth aspect, a method of manufacturing a wiring board having a capacitor according to the present invention includes a step of installing a lower electrode on an insulating layer of the wiring board, and a desired dielectric material before thermosetting is formed on the lower electrode. The method includes a step of supplying higher than the capacitor film thickness, a step of pressing the dielectric before thermosetting with an upper electrode, and a step of thermosetting the dielectric.
本発明によれば、容量値の製造ばらつきが小さいコンデンサ、前記コンデンサを有する配線基板、およびそれらを高効率で作製する製造方法を提供する事ができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method which produces a capacitor | condenser with a small manufacturing variation of a capacitance value, the wiring board which has the said capacitor | condenser, and them efficiently can be provided.
即ち本発明のコンデンサは、下部電極上に設けられた誘電体の熱硬化前の時点よりも高い剛性を有する上部電極の少なくとも一部に実装基板と上部電極との間隔を規定する突起部を有する構造により、熱硬化前誘電体を下部電極上に供給した後、その上から前記上部電極をプレスするだけの簡便な方法で、自動的に誘電体の厚さを精度良く制御する事ができる。また、本製造方法を用いる事により、特許文献2に記載の誘電体の平坦化工程や仮硬化工程を省略でき、作製効率を向上することができる。また、熱硬化前誘電体を上部電極により押し広げる事によって、上部電極/誘電体界面への空気の入り込みを防ぎ、容量値の低下を防ぐ事ができる。
That is, the capacitor of the present invention has a protrusion that defines the interval between the mounting substrate and the upper electrode on at least a part of the upper electrode having a higher rigidity than the time point before the thermosetting of the dielectric provided on the lower electrode. According to the structure, the thickness of the dielectric can be automatically controlled with high accuracy by a simple method of supplying the pre-thermosetting dielectric on the lower electrode and then pressing the upper electrode from the lower dielectric. Moreover, by using this manufacturing method, the dielectric planarization process and temporary hardening process described in
第1及び第2の視点において、前記上部電極の外周部の少なくとも一部に配された突起部がテーパー形状をしていることが好ましい。 In the first and second viewpoints, it is preferable that the protrusion disposed on at least a part of the outer peripheral portion of the upper electrode has a tapered shape.
また、前記上部電極は金属からなる事が好ましい。 The upper electrode is preferably made of metal.
また、前記上部電極の少なくとも一部が多孔質である事が好ましい。 Moreover, it is preferable that at least a part of the upper electrode is porous.
また、前記上部電極が金属と絶縁体とからなる事が好ましい。 The upper electrode is preferably made of a metal and an insulator.
また、前記上部電極の突起部の少なくとも一部が絶縁体であって、前記絶縁体が前記基板に接触する事が好ましい。 Further, it is preferable that at least a part of the protrusion of the upper electrode is an insulator, and the insulator contacts the substrate.
また、前記上部電極は、金属よりも高い剛性を有する前記絶縁体からなる絶縁層と、前記絶縁層を貫通し導電体からなるビアと、前記絶縁層の前記誘電体層に隣接する面の少なくとも一部を被覆する第1の金属層と、前記絶縁層の前記金属層により被覆された面の反対面の少なくとも一部を被覆する第2の金属層と、からなり、前記ビアを介して前記上部電極の前記第1の金属層と前記第2の金属層とが電気的に繋がっていることが好ましい。 The upper electrode includes at least one of an insulating layer made of the insulator having higher rigidity than a metal, a via made of a conductor and penetrating the insulating layer, and a surface of the insulating layer adjacent to the dielectric layer. A first metal layer covering a part, and a second metal layer covering at least a part of a surface opposite to the surface covered by the metal layer of the insulating layer, and through the via It is preferable that the first metal layer and the second metal layer of the upper electrode are electrically connected.
また、前記絶縁体はセラミックスであることが好ましい。 The insulator is preferably a ceramic.
また、前記上部電極と前記下部電極の少なくとも一部に凹凸を有する事が好ましい。 Further, it is preferable that at least a part of the upper electrode and the lower electrode have irregularities.
また、前記上部電極の上に設けられ熱硬化性を有する樹脂と誘電体フィラーとからなる第2の誘電体層と、前記第2の誘電体層の上に設けられ熱硬化前の誘電体よりも高い剛性を有する第2の上部電極と、を更に有し、前記第2の上部電極の少なくとも一部に前記基板と接触する為の突起部を有することが好ましい。 A second dielectric layer made of a thermosetting resin and a dielectric filler provided on the upper electrode; and a dielectric provided on the second dielectric layer and before thermosetting. It is preferable that a second upper electrode having a high rigidity is further provided, and a protrusion for contacting the substrate is provided on at least a part of the second upper electrode.
また、前記誘電体層を構成する樹脂がエポキシ樹脂、シリコン樹脂、フェノール樹脂、フッ素ゴム樹脂のいずれかまたはそれらの複合材料であることが好ましい。 The resin constituting the dielectric layer is preferably an epoxy resin, a silicon resin, a phenol resin, a fluororubber resin, or a composite material thereof.
また、前記誘電体層を構成する誘電体フィラーがチタン酸化物であることが好ましい。 Moreover, it is preferable that the dielectric filler which comprises the said dielectric material layer is a titanium oxide.
第3の視点において、テーパー形状の突起部を有するコンデンサが設置されている配線基板であって、前記上部電極と前記配線基板上の金属パッドもしくは配線とが導電性樹脂又はワイヤーボンディングにより電気的に接続されている事が好ましい。 In a third aspect, the wiring board is provided with a capacitor having a tapered protrusion, and the upper electrode and the metal pad or wiring on the wiring board are electrically connected by conductive resin or wire bonding. It is preferable that they are connected.
複数のコンデンサが積層された配線基板であって、最上部電極にテーパー形状を設け、前記最上部電極が導電性樹脂により前記配線基板上の金属パッドもしくは配線に電気的に接続されていることが好ましい。 A wiring board in which a plurality of capacitors are laminated, the uppermost electrode is provided with a tapered shape, and the uppermost electrode is electrically connected to a metal pad or wiring on the wiring board by a conductive resin. preferable.
第4の視点において、前記熱硬化前の誘電体を前記下部電極上に供給する工程において、次工程の前記上部電極によるプレス時に前記熱硬化前の誘電体が押し広げられて以降も、前記熱硬化前の誘電体が前記基板と前記上部電極突起部の接触部に接しないよう、前記熱硬化性誘電体の塗布量、塗布位置、および塗布形状を制御することが好ましい。 In the fourth aspect, in the step of supplying the dielectric material before thermosetting onto the lower electrode, the heat before and after the dielectric material before thermosetting is expanded during pressing by the upper electrode in the next step. It is preferable to control the application amount, application position, and application shape of the thermosetting dielectric so that the dielectric before curing does not contact the contact portion between the substrate and the upper electrode protrusion.
第5の視点において、前記熱硬化前の誘電体を前記下部電極上に供給する工程において、次工程の前記上部電極によるプレス時に前記熱硬化前の誘電体が押し広げられて以降も、前記熱硬化前の誘電体が前記配線基板と前記上部電極突起部の接触部に接しないよう、前記熱硬化性誘電体の塗布量、塗布位置、および塗布形状を制御することが好ましい。 In the fifth aspect, in the step of supplying the dielectric material before thermosetting onto the lower electrode, the heat curing material is spread after the dielectric material before thermosetting is expanded at the time of pressing by the upper electrode in the next step. It is preferable to control the coating amount, coating position, and coating shape of the thermosetting dielectric so that the dielectric before curing does not contact the contact portion between the wiring board and the upper electrode protrusion.
また、前記誘電体を熱硬化させる工程の後に、前記上部電極および前記誘電体の側壁と前記配線基板上面の間に絶縁体の傾斜部を設ける工程と、前記絶縁体の傾斜部を介して前記上部電極と前記配線基板上の電極または配線を電気的に接続する工程と、をさらに含む事が好ましい。 In addition, after the step of thermosetting the dielectric, a step of providing an inclined portion of an insulator between the upper electrode and the sidewall of the dielectric and the upper surface of the wiring board, and the inclined portion of the insulator through the inclined portion Preferably, the method further includes a step of electrically connecting the upper electrode and the electrode or wiring on the wiring board.
以下、具体的な実施形態を挙げて、本発明に係るコンデンサの構造及びその製造方法ならびに効果について説明する。 Hereinafter, the structure of the capacitor according to the present invention, its manufacturing method, and effects will be described with specific embodiments.
(第1の実施形態)
(構造)
図1は、本発明の第1の実施形態であるコンデンサの断面図であり、図2は斜視図である。コンデンサ1は、上部電極2と、誘電体層3と下部電極4からなり、基板5上に形成されている。
(First embodiment)
(Construction)
FIG. 1 is a sectional view of a capacitor according to the first embodiment of the present invention, and FIG. 2 is a perspective view. The
上部電極2は、基板5と上部電極2との間隔を規定する為の突起部15を有し、かつ熱硬化前の誘電体層よりも高い剛性を持つ材料からなる。熱硬化前の誘電体層よりも高い剛性を持つ材料として、例えば金属が挙げられる。具体的には、Au、Ag、Cu、Al、Fe、Ni、Co、Crなどが挙げられる。
The
誘電体層3は熱硬化性樹脂と高誘電率材料(以下、誘電体フィラー)を含む材料からなり、前記熱硬化性樹脂としては、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂、フッ素ゴム樹脂や、これらを複合した材料を用いる事ができる。また誘電体フィラーとしては、チタン酸バリウム、チタン酸ストロンチウム、チタン酸マグネシウム、チタン酸ジルコン亜鉛等のチタン酸化物もしくは、これらの複合材料、更にこれらに少量のCaや希土類を添加した材料を用いる事ができる。また、誘電体層中の誘電体フィラーの割合を増やす程、高誘電率を得る事ができるが、樹脂成分の割合が過度に少ないと十分な誘電体層自体または/および電極との接着強度を維持する事ができない為、誘電体フィラーの割合は誘電体層全体の70〜90wt%が好ましい。また、誘電体フィラーの粒径は、小さ過ぎるとサイズ効果によって誘電率が下がり、大き過ぎると膜厚の制御性に不利に働くなどの理由から、0.1〜100μm程度が好ましい。
The
下部電極4は金属からなる。前記金属として、例えば、Au、Ag、Cu、Al、Fe、Ni、Co、Cr、Mn、Ti、W、Moなどが挙げられる。
The
(製造方法)
図3は、本発明の第1の実施形態の製造方法の概略図である。コンデンサ1は、基板5上に形成した下部電極4上に前記熱硬化性樹脂と前記誘電体フィラーと粘度調整用の溶剤や誘電体フィラーの分散材からからなる誘電体ペースト3aを供給し、前記上部電極2を誘電体ペースト3aの上からプレスし、熱硬化させる事によって形成される。
(Production method)
FIG. 3 is a schematic view of the manufacturing method according to the first embodiment of the present invention. The
図3(a)では、基板5上に下部電極4を形成する。前記下部電極4は、スパッタ法、メッキ法、蒸着法などの方法により、基板5上の全面に金属層を堆積し、不要な部分を化学的、物理的エッチングにより除去する、もしくは不要な部分をマスキングした上で金属層堆積とパターニングを同時に行う事によって得られる。
In FIG. 3A, the
次に、図3(b)では、誘電体ペースト3aを下部電極4上に供給する。誘電体ペースト3aは、グラビア印刷もしくはスクリーン印刷を用いて、下部電極4上に塗布する事ができる。誘電体ペースト3aの供給量は、所望膜厚と電極面積の積以上が必要であり、それよりも10%〜30%多くするのが更に好適である。誘電体ペースト3aを全面に塗布する場合であっても、所望の膜厚よりも10%〜30%は厚く塗った方が、容量の制御性を高める事ができる。
Next, in FIG. 3B, the
最後に図3(c)では、上部電極2を前記誘電体ペースト3aの上からプレスし、熱硬化させる事によりコンデンサ1を形成する。上部電極2が突起部15を有している為、突起部15が基板5と接触する事により基板5と上部電極2との間隔を機械的に規定し、プレス時に自動で機械的に膜厚制御をする事ができる。また、誘電体ペースト3aは流動性を有する材料である為、上部電極2をプレスする事により、上部電極2と下部電極4の間に濡れ広がり、ボイドによる容量低下を防ぐ事ができる。
Finally, in FIG. 3C, the
基板5との接触部を有する上部電極2は、レーザー加工、切削、プレス加工により形成する事ができる。また、突起部15の高さが数十nm〜数μm程度の微小高さの場合は、フォトリソグラフィーによるパターンニングとウェットエッチングもしくはドライエッチングにより形成する事ができる。
The
プレス時の加圧力は誘電体ペースト3aが流動でき、上部電極2が変形しない大きさの範囲内に納める。これにより、低荷重で上部電極2のプレスが可能であり、上部電極2自体の変形や亀裂が生じにくい。加えて、プレス時に電極に均等に荷重がかかるように、例えば、電極と同形状の支持体でプレスすると更に上部電極2の変形や亀裂は生じにくい。また、熱硬化は、100〜200℃の温度範囲で、0.5〜1.5時間で行う事ができる。
The pressing force during pressing is within a range in which the
更に、誘電体ペースト3aの供給方法は、印刷ではなくディスペンスを用いる事もできる。図4は誘電体ペースト3aをディスペンスにより供給した場合の概略図である。誘電体ペースト3aの供給量の合計を、電極面積と膜厚の積から求まる誘電体層体積の10%〜30%増し程度に制御する。そして、下部電極4上に供給する誘電体ペースト3aを中心とし、誘電体ペースト3a供給量を所望のコンデンサ膜厚で割った大きさを面積とする円の外もしくは、中心から遠い距離に上部電極2の突起部15が位置するように供給する。この供給方法を用いる事により、誘電体ペースト3aが上部電極2の突起部15と基板5との接触部の隙間に入り込むのを抑制する事ができ、コンデンサの膜厚をより高精度に制御する事ができる。
Furthermore, the method of supplying the
(効果)
上部電極2に設けられた突起部15により、自動で機械的に膜厚制御が可能である為、容量値の製造ばらつきが小さいコンデンサ構造を得る事ができる。加えて、特開平8−279669に記載の平坦化工程、仮硬化工程を上部電極2と誘電体層3を一括で形成するプレス工程により省略する事ができるので、作製効率を上昇させることが可能である。
(effect)
Since the film thickness can be automatically and mechanically controlled by the
(第2の実施形態)
(構造)
図5は、本発明の第2の実施形態であるコンデンサの断面図である。図1、2との違いは、上部電極2と下部電極4の間から、誘電体層3がはみ出ている点である。
(Second Embodiment)
(Construction)
FIG. 5 is a cross-sectional view of a capacitor according to the second embodiment of the present invention. The difference from FIGS. 1 and 2 is that the
(製造方法)
製造方法は、下部電極4上に供給する誘電体ペースト3aの量を下部電極4と上部電極2の間の空間体積よりも多くする事以外は、第1の実施形態と同様である。
(Production method)
The manufacturing method is the same as that in the first embodiment except that the amount of the
(効果)
誘電体ペースト3aが上部電極2と下部電極4の間からはみ出ていても、容量値のバラツキには関係がない。この為、誘電体ペースト3aの量を制御する際に広めにマージンをとる事ができる。
(effect)
Even if the
(第3の実施形態)
(構造)
図6は、本発明の第3の実施形態であるコンデンサの断面図であり、図7は斜視図である。図1、2との違いは、上部電極2の外周部に外側に向かってテーパー(傾斜させた)形状の突起部15を設けているという点である。第1及び第2の実施形態においては、上部電極2の突起部15はコーナー部にのみ配していたが、第3実施形態においては、傾斜させた突起部15を広範囲にわたって延在させている。これは後述のように、接続配線を印刷しやすくするためである。上部電極2から、基板5に印刷により配線を形成する事を想定し、テーパー角は50°以上あった方が好ましい。
(Third embodiment)
(Construction)
FIG. 6 is a sectional view of a capacitor according to a third embodiment of the present invention, and FIG. 7 is a perspective view. The difference from FIGS. 1 and 2 is that the outer peripheral portion of the
(製造方法)
テーパー付き電極2aは、YAGレーザー等を用いたレーザー加工により形成できる。まず、板状の金属の外周をテーパー角が50°以上になるように、削ぎ落とす。テーパー形状は、印刷配線の形成する場所にのみあればいいので、全体にテーパー形状をつける必要はない。次に、外周部にテーパー形状の設けられた金属板をレーザーにより中をくり貫く事で、テーパー付き電極2aが形成される。
(Production method)
The tapered
(効果)
前記コンデンサが配線基板上に作られている事を想定した場合、上部電極2と配線基板表面に設けられた配線を電気的に接続する必要がある。この接続は、スクリーン印刷やグラビア印刷によって形成した導電性樹脂による印刷配線で行うことが好ましい。スクリーン印刷やグラビア印刷では、印刷版が被刷体に追従する事により、ペーストが転写される。しかし、上部電極2に急峻な段差が有ると、印刷版が段差に追従できない為、段差部でペーストが塗出しない。そこで、テーパー形状を設ける事により、スクリーン印刷やグラビア印刷では、印刷版が上部電極2に追従しやすくなり、断線不良を回避する事ができる。また、インクジェット印刷による配線形成においても、テーパーを設ける事により、液滴が基板5に吸着接着しやすくなる為、断線不良を回避する事ができる。これにより、上部電極2から印刷により確実に配線を形成する事ができる。
(effect)
When it is assumed that the capacitor is formed on the wiring board, it is necessary to electrically connect the
(第4の実施形態)
(構造、製造方法)
図8は、本発明の第4の実施形態であるコンデンサの断面図であり、図1との違いは、上部電極として多孔質金属電極2bを用いた点である。多孔質金属電極2bの金属中もしくは表面に無数の穴があいており、穴径(ポアサイズ)は直径数μm〜数mmまで用いる事ができ、空隙率(ポロシティ)が高いと導電率が低下するので、5〜50%が好ましい。前記多孔質状の金属として、Cu、Fe、Ni、Mg、Al、Tiを使用する事ができる。
(Fourth embodiment)
(Structure, manufacturing method)
FIG. 8 is a cross-sectional view of a capacitor according to a fourth embodiment of the present invention. The difference from FIG. 1 is that a
(製造方法)
多孔質状の金属は、例えば大阪大学の中嶋英雄らが行っている連続溶融法を用いて精製する事ができる。下記に参考文献を列挙する。
(参考文献)
1) “システム技術開発調査研究17−R−4ポーラス金属の利用技術の可能性に関する調査研究報告書”, p20−26
2) “Fabrication of lotus−type porous iron and its mechanical properties”, S.K.Hyun,T.Ikeda and H.Nakajima,Sci.Tech.Adv.Mater.,5,201 (2004).
3) “Evaluation of porosity in porous copper fabricated by unidirectional solidification under pressurized hydrogen”, S.Yamamura,H.Shiota,K.Murakami and H.Nakajima,Mater.Sci.Eng.,A318,137 (2001).
4) “水素雰囲気下で一方向凝固法により作製したポーラスマグネシウム合金のポア形態とミクロ組織”, 星山英男,池田輝之,村上健児,中嶋英雄:日本金属学会誌,67,714 (2003).
5) “Fabrication of Lotus−type Porous Metals and their Physical Properties”, H.Nakajima,T.Ikeda and S.K.Hyun,Adv.Eng.Mater.,6,377 (2004).
6) “Fabrication of Lotus−Type Porous Stainless Steel by Continuous Zone Melting Technique and Mechanical Property”, T.Ikeda,T.Aoki and H.Nakajima,Metall.Mater.Trans.,36A,77 (2005).
7) “Anisotropic electrical conductivity of lotus−type porous nickel”, M.Tane,S.K.Hyun,H.Nakajima,J.Appl.Phys.97,103701 (2005).
8) “Sound absorption characteristics of lotus−type porous copper fabricated by unidirectional solidification”, Z.K.Xie,T.Ikeda,Y.Okuda and H.Nakajima,Mater.Sci.Eng.,A386,390−395(2004)
9) “Anisotropic mechanical properties of porous copper fabricated by unidirectional solidification”, S.K.Hyun,K.Murakami and H.Nakajima,Mater.Sci.Eng.,A299,241 (2001).
(Production method)
The porous metal can be purified using, for example, a continuous melting method performed by Hideo Nakajima et al., Osaka University. References are listed below.
(References)
1) “Survey Report on the Possibility of Utilization Technology of 17-R-4 Porous Metals”, p20-26
2) “Fabrication of lotus-type porous irons and it's mechanical properties”, S.M. K. Hyun, T .; Ikeda and H.M. Nakajima, Sci. Tech. Adv. Mater. , 5, 201 (2004).
3) “Evaluation of porosity in porous manufactured by unified solidification under pressured hydrogen”, S. et al. Yamamura, H .; Shiota, K .; Murakami and H.M. Nakajima, Mater. Sci. Eng. , A318, 137 (2001).
4) “Pore morphology and microstructure of porous magnesium alloy produced by unidirectional solidification in hydrogen atmosphere”, Hideo Hoshiyama, Teruyuki Ikeda, Kenji Murakami, Hideo Nakajima: Journal of the Japan Institute of Metals, 67, 714 (2003).
5) “Fabrication of Lotus-type Porous Metals and the Physical Properties”, H.C. Nakajima, T .; Ikeda and S.M. K. Hyun, Adv. Eng. Mater. , 6, 377 (2004).
6) “Fabrication of Lotus-Type Porous Stainless Steel by Continuous Zone Melting Technique and Mechanical Property”, T. et al. Ikeda, T .; Aoki and H.K. Nakajima, Metall. Mater. Trans. , 36A, 77 (2005).
7) “Anisotropic electrical conductivity of lotus-type porous nickel”, M.M. Tane, S.M. K. Hyun, H .; Nakajima, J .; Appl. Phys. 97, 103701 (2005).
8) “Sound abstraction charactaristics of lotus-type porous copper fabricated by unidirectional solidification”, Z. K. Xie, T .; Ikeda, Y .; Okuda and H.M. Nakajima, Mater. Sci. Eng. , A386, 390-395 (2004)
9) “Anisotrophic mechanical properties of porous copper fabricated by unidirectional solidification”, S.M. K. Hyun, K .; Murakami and H.M. Nakajima, Mater. Sci. Eng. , A299, 241 (2001).
連続溶融法とは、溶融金属におけるガス原子の溶解度と、その固体金属中での固溶度の差を利用して、凝固時に固溶しきれないガス原子により気泡(ポア)を形成する方法であり、連続溶融法による多孔質状の金属はポアの方向、ポアサイズ、ポロシティを自由に制御できる。尚、多孔質金属の作製方法が前記連続溶融法に限定されないことは言うまでもない。 The continuous melting method is a method of forming bubbles (pores) by gas atoms that cannot be completely dissolved during solidification by utilizing the difference between the solubility of gas atoms in the molten metal and the solid solubility in the solid metal. Yes, the porous metal by the continuous melting method can freely control the pore direction, pore size, and porosity. Needless to say, the method for producing the porous metal is not limited to the continuous melting method.
(効果)
誘電体ペースト3aには粘度調整用、もしくはフィラーの分散材として溶剤が含まれている。これらの溶剤は、熱硬化時に揮発して抜けていくが、誘電体ペースト3aを上から金属電極でプレスしていると、溶剤成分の抜け道は誘電体ペースト3aの側面しかない。この為、急激な温度変化を与えると溶剤が一度に揮発し、側面から出られなかった揮発分は上部電極2と誘電体層3の界面付近にボイドを形成し、容量の低下原因となる危険性がある。そこで、多孔質状の金属電極を上部電極2として用いる事により、上方向に対しても溶剤の抜け道がある為、急激な温度変化に対してもボイドを作る事なく、揮発する事ができる。これにより、ボイドによる容量低下を防ぐ事ができるので、容量をより高いレベルで安定にする事ができる。加えて、多孔質状にする事で誘電体層3に接している電極の表面積が増加する為、容量値を増加させる事もできる。
(effect)
The
(第5の実施形態)
(構造)
図9は、本発明の第5の実施形態であるコンデンサの断面図であり、図1との違いは、上部電極2が金属部分9と絶縁体部分8からなる絶縁体−金属複合電極2cとなっており、この複合電極2cの突起部15が絶縁体であるという点である。
(Fifth embodiment)
(Construction)
FIG. 9 is a cross-sectional view of a capacitor according to a fifth embodiment of the present invention. The difference from FIG. 1 is that an insulator-
(製造方法)
金属部分9と絶縁体部分8からなる絶縁体−金属複合電極2cは、金属板に絶縁体である熱硬化性樹脂をスクリーン印刷、グラビア印刷、ディスペンスなどの方法により供給し、硬化させる事により形成する事ができる。前記絶縁体が、誘電体層3として機能すると容量値が不安定になる為、低誘電率な熱硬化性樹脂が好ましい。前記熱硬化性樹脂としては、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂、フッ素ゴム樹脂を用いる事ができ、熱硬化は100〜200℃の温度範囲で、0.5〜1.5時間で行う事ができる。
(Production method)
The insulator-
(効果)
突起部15を絶縁体にする事により、突起部15を介した下部電極4と上部電極2cとのショート不良の危険性を減らす事ができ、より安定してコンデンサを製造する事ができる。
(effect)
By using the
(第6の実施形態)
(構造)
図10は、本発明の第6の実施形態であるコンデンサの断面図である。図1との違いは、上部電極2として、芯材にセラミックス(絶縁体部分8)を用い、芯材の表裏面を金属膜(金属部分9)で覆い、かつ芯材に設けられたビアにより表裏面が電気的に繋がっている絶縁体−金属複合電極2cを用いている点である。前記セラミックスとして、窒化アルミ、ジルコニア、窒化珪素、炭化珪素等を用いる事ができる。また、前記金属には、Au、Ag、Cu、Al、Fe、Ni、Co、Cr、Mn、Ti、W、Moを用いる事ができる。
(Sixth embodiment)
(Construction)
FIG. 10 is a cross-sectional view of a capacitor according to the sixth embodiment of the present invention. The difference from FIG. 1 is that the
(製造方法)
前記芯材(絶縁体部分8)を突起部15のある形にレーザー加工、切削、プレス加工のいずれかの方法により形成する。その後、レーザー加工、切削、パンチング、プラズマエッチングのいずれかの方法によりビアを設ける。ビア径が小さいと加工が困難で、ビアの抵抗も高くなる為、直径0.5mm以上はあった方がよい。また、金属膜(金属部分9)の形成は、スパッタ法、無電解メッキ法、蒸着法いずれかの方法で形成可能である。いずれの方法でも表裏面の金属膜形成と同時にビア側面にも金属膜を形成する事ができ、両面をビアを介して、電気的に接続する事ができる。
(Production method)
The core material (insulator portion 8) is formed into a shape having a
しかし、ビア径に対する、芯材厚さ(ビア高さ)の比、つまりビアのアスペクト比が大きい場合には、無電解メッキでは効率よく置換反応が起こらない事がある為、蒸着法やスパッタ法の方が好ましい。更に、スパッタ法は蒸着法よりも低真空で金属を堆積させる為、平均自由工程を短くでき、ビア側面への金属膜を形成しやすいことから、蒸着法よりも更にスパッタ法の方が好ましい。また、スパッタ法でも表面と裏面で電気的な接続が取れない場合、もしくはビア部の配線抵抗を小さくしたい場合には、ビアを印刷により導電性樹脂を塗布し、硬化させる事により埋めてもよい。 However, if the ratio of the core material thickness (via height) to the via diameter, that is, the aspect ratio of the via is large, the electroless plating may not efficiently perform a substitution reaction. Is preferred. Furthermore, since the sputtering method deposits metal at a lower vacuum than the vapor deposition method, the mean free path can be shortened and a metal film can be easily formed on the side surface of the via. Therefore, the sputtering method is more preferable than the vapor deposition method. If electrical connection cannot be established between the front and back surfaces even by sputtering, or if it is desired to reduce the wiring resistance of the via portion, the via may be filled by applying a conductive resin by printing and curing. .
前記導電性樹脂は、導電性フィラー、熱硬化性樹脂、粘度調整用の溶剤、および導電性フィラーの分散剤などからなり、前記導電性フィラーとして、Ag,Au,Cu,Pd,Ni,Cおよびこれらの合金材、もしくは表面をメッキしたものを用いる事ができ、前記熱硬化性樹脂としては、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂、フッ素ゴム樹脂、および、その複合材料を用いる事ができる。また導電性樹脂の硬化は100℃〜200℃の温度範囲で0.5〜1時間で行う事ができる。 The conductive resin includes a conductive filler, a thermosetting resin, a viscosity adjusting solvent, a conductive filler dispersant, and the like. As the conductive filler, Ag, Au, Cu, Pd, Ni, C, and These alloy materials or those plated on the surface can be used. As the thermosetting resin, an epoxy resin, a silicone resin, a phenol resin, a melamine resin, a polyimide resin, a fluororubber resin, and a composite material thereof can be used. Can be used. The conductive resin can be cured in a temperature range of 100 ° C. to 200 ° C. in 0.5 to 1 hour.
(効果)
芯材にセラミックスを使用する事で、硬い材料を選定すれば、絶縁体−金属複合電極2cにより強い剛性を得る事ができる為、絶縁体−金属複合電極2cをより薄く形成する事ができる。加えて、コンデンサを基板内蔵する場合や基板5に実装する場合であれば、基板5の材質に合わせて、芯材を選定する事で、反りの低減を行う事ができる。これにより、コンデンサ内蔵基板を平坦に作製する事ができ、内蔵基板上にも問題無く電子機器を実装する事ができる。
(effect)
If a hard material is selected by using ceramics as the core material, strong rigidity can be obtained by the insulator-
(第7の実施形態)
(構造)
図11は、本発明の第7の実施形態であるコンデンサの断面図であり、図1との違いは、上部電極2の誘電体層3と接触する面に、凹凸を形成して凹凸電極2dとしている点である。凹凸は、目的の凹凸高さによって作製方法が異なり、それにより形状も異なる。スクリーン印刷による凸部作製では、球状になり、蒸着法、スパッタ法、Gas Deposition(以下、GD法)であれば、円錐形になる。またレーザー加工やウェットエッチングなどの反応性エッチングによる凹部形成では、パターンに対してダレが生じ、Arスパッタなどの物理エッチングでは、垂直にエッチングされる。凹凸高さは0.1μm〜1mm程度であれば、任意に作製する事ができる。形状としては、最も表面積を増やす事ができる球状が好適である。
(Seventh embodiment)
(Construction)
FIG. 11 is a cross-sectional view of a capacitor according to a seventh embodiment of the present invention. The difference from FIG. 1 is that an uneven surface is formed by forming unevenness on the surface of the
(製造方法)
前記凸部の高さが10〜100μmのものは、スクリーン印刷により前記導電性樹脂を印刷、硬化する事により形成する事ができる。また、前記凸部の高さが20〜50μm程度のものであれば、AISTの青柳氏らが行っているGas Deposition法(GD法)によるAuバンプ作製も可能である。更に数十μmを超えるような凸部であれば、プレス加工により形成可能である。前記の凸部よりも更に小さい凸部は、ハードマスクを用いたスパッタ法、蒸着法のいずれかで形成する事ができる。
(Production method)
The convex part having a height of 10 to 100 μm can be formed by printing and curing the conductive resin by screen printing. Moreover, if the height of the convex portion is about 20 to 50 μm, Au bumps can be produced by the Gas Deposition method (GD method) performed by Mr. Aoyagi of AIST. Furthermore, if it is a convex part exceeding several tens of micrometers, it can be formed by press work. A convex portion that is smaller than the convex portion can be formed by either a sputtering method or a vapor deposition method using a hard mask.
一方、凹部はレーザー加工や切削など方法のよって、形成できる。加えて、凹部の深さが数μm以下の小さい凹部に関しては、フォトリソグラフィーによるパターニングとウェットもしくはドライエッチングにより形成する事ができる。ただし、誘電体に含まれる誘電体フィラーの平均断面積よりも広い面積の凹部でないと、誘電体フィラーが凹部を埋める事ができない為、容量値の低下に繋がる。この為、凹部の寸法が誘電体フィラーの平均粒径の10倍以上はあった方がよい。 On the other hand, the recess can be formed by a method such as laser processing or cutting. In addition, a recess having a depth of several μm or less can be formed by patterning by photolithography and wet or dry etching. However, unless the concave portion has a larger area than the average cross-sectional area of the dielectric filler contained in the dielectric, the dielectric filler cannot fill the concave portion, leading to a decrease in capacitance value. For this reason, it is better that the size of the recess is 10 times or more the average particle size of the dielectric filler.
(効果)
凹凸電極により、電極面積が増加するので、同じコンデンサの厚さでも容量をより増やす事ができる。
(effect)
Since the electrode area is increased by the concavo-convex electrode, the capacitance can be increased even with the same capacitor thickness.
(第8の実施形態)
(構造)
図12は、本発明の第8の実施形態であるコンデンサの断面図であり、図1との違いは、誘電体層3を積層している点である。図12では、二層積層させた構造を図示しているが、二層構造に限定するものではなく、誘電体層3が何層あっても同様である。
(Eighth embodiment)
(Construction)
FIG. 12 is a cross-sectional view of a capacitor according to an eighth embodiment of the present invention. The difference from FIG. 1 is that a
(製造方法)
本実施形態では、前記上部電極2を中間電極、もしくは最上部電極に使用する事ができ、電極作製方法に関しても前記の通りである。多層コンデンサは、下部電極4上に誘電体ペースト3aを供給し、前記中間電極2を上からプレスする。加えて、同様の手順で、中間電極2上に誘電体ペースト3aを供給し、中間電極2のプレスを繰り返す。最後に、誘電体ペースト3aを供給後、最上部電極2をプレスし、全体を硬化させるによって形成する。誘電体ペースト3aの硬化は最上部電極2によってプレスした後に1回のみで問題ないが、誘電体ペースト3aが電極によるプレスで、電極外部にはみ出る事があり、外観上、気になる場合には、電極によるプレスを行う度に硬化させてもよい。
(Production method)
In the present embodiment, the
(効果)
多層化する事によって、限られた面積内でも高容量化を図る事ができる。
(effect)
By increasing the number of layers, the capacity can be increased even within a limited area.
(第9の実施形態)
(構造)
図13は本発明の第9の実施形態である、配線基板5a上に形成したコンデンサの斜視図である。配線基板5aはエポキシ樹脂等の絶縁性樹脂フィルムとガラス繊維からなる絶縁性の基板5にCuのパターンを形成したものである。
(Ninth embodiment)
(Construction)
FIG. 13 is a perspective view of a capacitor formed on the
(製造方法)
配線基板5aはサブトラクティブ法もしくはアディティブ法で作製できる。配線6および下部電極4はCuからなる。この時、配線6と下部電極4は、接続点が無く繋がって形成している。本明細書に記載のコンデンサは大気中で作製するので、下部電極4表面が酸化してしまう事も多い。この酸化膜は直列低キャパシタ成分を作る為、容量値の低下を引き起こす原因になる。その為、Cu表面に酸化防止用としてNiAuメッキを施した方が好ましい。
(Production method)
The
下部電極4上に、各実施形態および各請求項に記載のコンデンサを作製した後、上部電極2と配線6(又は金属パッド)をワイヤーボンディング(以下、WB)16により接続し、コンデンサを有する配線基板5aが完成する。
After the capacitor according to each embodiment and each claim is manufactured on the
(効果)
配線基板上にコンデンサを作製する事により、電子機器への用途を拡大させる事ができる。
(effect)
By using a capacitor on a wiring board, the application to electronic equipment can be expanded.
(第10の実施形態)
(構造)
図14は、本発明の第10の実施形態である配線基板5a上に形成したコンデンサの断面であり、図15は斜視図である。図13と異なり、上部電極2と基板5間に樹脂による傾斜を設け、その上を通り、上部電極2と配線6(又は金属パッド)が印刷配線6aを介して接続している。前記樹脂としては、アンダーフィル剤(以下、UF剤)が好適である。前記印刷配線6aは、導電性フィラーと熱硬化性樹脂と粘度調整用の溶剤および導電性フィラーの分散剤からなる導電性樹脂を印刷、硬化する事により形成される。前記導電性フィラーとして、Ag,Au,Cu,Pd,Ni,Cおよびこれらの合金材、もしくは表面をメッキしたものを用いる事ができ、前記熱硬化性樹脂としては、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、メラミン樹脂、ポリイミド樹脂、フッ素ゴム樹脂、および、その複合材料を用いる事ができる。
(Tenth embodiment)
(Construction)
FIG. 14 is a cross-sectional view of a capacitor formed on a
(製造方法)
基板5と上部電極2の間をUF剤で満たし、基板5とUF剤の作る角度が40°以下になるように、傾斜を作る。その後、傾斜を通り、上部電極2と配線6間を覆うように導電性樹脂を供給する。前記導電性樹脂は、スクリーン印刷やグラビア印刷、インクジェット印刷などの方法により、塗布できる。その後、導電性樹脂を100℃〜250℃の温度範囲で0.5〜1時間熱硬化する事により、上部電極2と配線6を接続させる印刷配線6aを形成する事ができる。また、コンデンサ高さが印刷配線膜厚よりも小さい場合には、傾斜を設けなくても印刷配線の形成が可能であり、この場合はUF剤を挿入する必要はない。
(Production method)
The space between the
(効果)
WB接続に比べて、高さを低くできるので、携帯電話機器等の薄型電子機器に好適である。
(effect)
Since the height can be reduced as compared with WB connection, it is suitable for thin electronic devices such as mobile phone devices.
(第11の実施形態)
(構造)
図16は、本発明の第11の実施形態である配線基板上に形成したコンデンサの斜視図である。図15と異なり、上部電極2、もしくは多層コンデンサの最上部電極2にテーパー形状が設けられており、上部電極2と基板5間をアンダーフィル樹脂で満たす事無く、印刷配線を形成する事ができる。図17は多層コンデンサを用いた場合の斜視図であり、図18は断面図である。
(Eleventh embodiment)
(Construction)
FIG. 16 is a perspective view of a capacitor formed on a wiring board according to the eleventh embodiment of the present invention. Unlike FIG. 15, the
(製造方法)
UF剤を挿入しない以外は、第10の実施形態と同様の作製方法にて作製可能である。
(Production method)
It can be produced by the same production method as in the tenth embodiment except that the UF agent is not inserted.
(効果)
UF剤を挿入しなくてよいので、作製効率が上がる。
(effect)
Since it is not necessary to insert the UF agent, the production efficiency increases.
(第12の実施形態)
(構造)
図19は、本発明の第12の実施形態であるコンデンサを内蔵した配線基板5bの断面図である。配線基板の内部にコンデンサが内蔵されており、下部電極4と上部電極2がそれぞれCu配線6と接続している。
(Twelfth embodiment)
(Construction)
FIG. 19 is a cross-sectional view of a wiring board 5b incorporating a capacitor according to the twelfth embodiment of the present invention. A capacitor is built in the wiring board, and the
(製造方法)
図20は、図19に示すコンデンサ内蔵基板の製造方法の概略図である。最初に図20(a)では、本発明の第8〜第10の実施形態に従い、配線基板上にコンデンサを作製する。
(Production method)
FIG. 20 is a schematic view of a method for manufacturing the capacitor built-in substrate shown in FIG. First, in FIG. 20A, a capacitor is fabricated on a wiring board according to the eighth to tenth embodiments of the present invention.
次に図20(b)では、コンデンサごと配線基板表面を樹脂7でコーティングする。樹脂7のコーティングは、例えばシート状の樹脂を真空ラミネート装置で真空加圧する事により形成する事ができる。この時、ラミネート後の樹脂表面が、平坦になるように、真空度と加圧力を調節する。前記樹脂7は絶縁性の樹脂を用いる事ができる。
Next, in FIG. 20B, the surface of the wiring board is coated with the
更に図20(c)では、配線6を形成する部分を開口させる。この時、コンデンサの上部電極2と配線6で接続をとらなければならないので、少なくとも、上部電極2の一部が露出するようにする。開口部の形成は例えばYAGレーザーなどを用いたレーザー加工で行う事ができる。
Furthermore, in FIG.20 (c), the part which forms the
更に図20(d)では、開口部にCu配線6を形成する。Cu配線6の形成は、例えばスパッタ法により前記樹脂表面にシード層をスパッタ法で形成した後、電界メッキによりCu配線6を形成する事ができる。前記シード層は、樹脂から近い順にTiとCuの2層構造になっている。
Further, in FIG. 20D, a
以上の図20(b)〜(d)の手順を繰り返す事により、配線層を多層化する事ができる。尚、コンデンサの基板内蔵方法は、上記内容に限定するものではない。 By repeating the procedure shown in FIGS. 20B to 20D, the wiring layer can be multilayered. The method for embedding the capacitor in the substrate is not limited to the above.
(効果)
コンデンサ素子が内蔵されているため、コンデンサ内蔵基板の表面に他の部品を搭載することが可能である。
(effect)
Since the capacitor element is built in, other components can be mounted on the surface of the capacitor built-in substrate.
本実施例は、本発明の第10の実施形態について行ったものである。図14および図15に示す配線基板5a上のコンデンサ1は、上部電極2と、誘電体層3と下部電極4からなり、下部電極4と配線6は接続点なく繋がっている。また、樹脂7により配線基板5aと上部電極2の間に傾斜を設け、印刷配線6aにより上部電極2と配線6を接続した。
This example is performed for the tenth embodiment of the present invention. The
上部電極2は突起部15を有し、熱硬化前誘電体層よりも剛性を持つCuからなる。加えて、本製造プロセスは大気中で行う為、表面に酸化防止用としてNiAuメッキ(図示せず)を施している。NiAuメッキの厚さは、Niは2μm程度、Auは0.05μm程度である。
The
誘電体層3は熱硬化性樹脂であるエポキシ樹脂と高誘電率材料であるチタン酸バリウム(以下、BTO)を含む材料からなり、エポキシ樹脂とBTOを質量比8:2で混錬し、BTOの平均フィラー粒径は0.5μmである。
The
下部電極4はCuからなり、厚さは18μm程度である。上部電極5同様、表面にNiAuメッキ(図示せず)を施した。
The
配線基板5aは、エポキシ樹脂等の絶縁性樹脂フィルムとガラス繊維からなる絶縁性の基板にCuのパターンを形成したものである。
The
(製造方法)
コンデンサ1はガラスエポキシ基板からなる基板にCuからなる下部電極4および配線6を形成し、下部電極4の上に熱硬化性樹脂であるエポキシ樹脂と高誘電率材料であるBTOフィラーと粘度調整用のブチルカルビトールからなる誘電体ペーストを供給し、前記上部電極2を誘電体ペースト3aの上からプレスし、熱硬化させる事によって形成した。
(Production method)
The
下部電極4および配線6は、サブトラクティブ法で作製した。加えて、下部電極4表面が酸化する事により形成される酸化膜が直列低キャパシタ成分を作る為、容量値の低下を引き起こす原因になる。その為、Cu表面に酸化防止用としてNiAuメッキを施した。突起部15を有する上部電極2は、レーザー加工により作製し、突起高さは50μmとした。
The
誘電体層3は、前記誘電体ペーストをスクリーン印刷を用いて、下部電極4全面に平均して50μm塗布した後、上部電極2を前記誘電体ペーストの上から、0.2kg/cm2程度の加圧力でプレスした後、熱硬化させて形成した。熱硬化は、170℃、60分間で行った。
The
次に上部電極2と配線6間を、樹脂7で満たし、緩やかな傾斜を作った。この時、樹脂はUF剤を使用し、傾斜は配線基板5aに対して5°の角度になるように形成した。UF剤は150℃、20分間で硬化を行った。その後、UF剤で形成した傾斜を介して、スクリーン印刷により印刷配線6aを形成する事により、上部電極2と配線6を接続した。印刷配線6aは、Agフィラーとエポキシ樹脂を含む導電性樹脂を熱硬化する事によって得られ、配線厚さは30μm程度で、熱硬化は170℃、60分間であった。
Next, the space between the
(効果)
上部電極2に設けられた突起により、自動で機械的に膜厚制御ができ、容量値の製造ばらつきが小さいコンデンサ構造を得る事ができ、作製効率も向上した。
(effect)
With the protrusion provided on the
以上、本発明を上記実施形態に即して説明したが、本発明は上記実施形態の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。 The present invention has been described with reference to the above embodiment, but the present invention is not limited only to the configuration of the above embodiment, and various modifications that can be made by those skilled in the art within the scope of the present invention. Of course, including modifications.
1 コンデンサ
1a 多層コンデンサ
2 上部電極
2a テーパー付き電極
2aa テーパー角
2b 多孔質金属電極
2c 絶縁体−金属複合電極
2d 凹凸電極
3 誘電体層
3a 誘電体ペースト
4 下部電極
5 基板
5a 配線基板
5b 内蔵基板
6 配線
6a 印刷配線
7 樹脂
8 上部電極の絶縁体部分
9 上部電極の金属部分
10 ビア
15 突起部
16 ワイヤーボンディング
DESCRIPTION OF
2c Insulator-
Claims (22)
前記基板上に設けられた下部電極と、
少なくとも前記下部電極上に設けられ、少なくとも熱硬化性を有する樹脂と誘電体フィラーとからなる誘電体層と、
前記誘電体層の上に設けられ、熱硬化前の前記誘電体よりも高い剛性を有する上部電極と、からなり、
前記上部電極の少なくとも一部に、前記基板と前記上部電極との間隔を規定するための突起部を有し、
前記上部電極の前記誘電体層に対向する面の少なくとも一部は、前記誘電体層に接触していない事を特徴とするコンデンサ。 A substrate,
A lower electrode provided on the substrate;
A dielectric layer provided on at least the lower electrode and comprising at least a thermosetting resin and a dielectric filler;
An upper electrode provided on the dielectric layer and having higher rigidity than the dielectric before thermosetting;
At least a part of the upper electrode has a protrusion for defining a distance between the substrate and the upper electrode,
The capacitor according to claim 1, wherein at least a part of a surface of the upper electrode facing the dielectric layer is not in contact with the dielectric layer.
前記基板上に設けられた下部電極と、
前記基板上と前記下部電極上に設けられ、少なくとも熱硬化性を有する樹脂と誘電体フィラーからなる誘電体層と、
前記誘電体層の上に設けられ、熱硬化前の前記誘電体よりも高い剛性を有する上部電極と、からなり、
前記上部電極の少なくとも一部に、前記基板と前記上部電極との間隔を規定するための突起部を有し、
前記誘電体層が前記上部電極と前記下部電極の間からはみ出ている事を特徴とするコンデンサ。 A substrate,
A lower electrode provided on the substrate;
A dielectric layer provided on the substrate and on the lower electrode and comprising at least a thermosetting resin and a dielectric filler;
An upper electrode provided on the dielectric layer and having higher rigidity than the dielectric before thermosetting;
At least a part of the upper electrode has a protrusion for defining a distance between the substrate and the upper electrode,
The capacitor, wherein the dielectric layer protrudes between the upper electrode and the lower electrode.
前記絶縁層を貫通し導電体からなるビアと、
前記絶縁層の前記誘電体層に隣接する面の少なくとも一部を被覆する第1の金属層と、
前記絶縁層の前記金属層により被覆された面の反対面の少なくとも一部を被覆する第2の金属層と、からなり、
前記ビアを介して前記上部電極の前記第1の金属層と前記第2の金属層とが電気的に繋がっていること、
を特徴とする、請求項6または7に記載のコンデンサ。 The upper electrode has an insulating layer made of the insulator having higher rigidity than metal,
A via made of a conductor and penetrating the insulating layer;
A first metal layer covering at least a part of a surface of the insulating layer adjacent to the dielectric layer;
A second metal layer covering at least a part of the surface opposite to the surface covered with the metal layer of the insulating layer,
The first metal layer and the second metal layer of the upper electrode are electrically connected via the via;
The capacitor according to claim 6, wherein:
前記第2の誘電体層の上に設けられ熱硬化前の誘電体よりも高い剛性を有する第2の上部電極と、を更に有し、
前記第2の上部電極の少なくとも一部に前記基板と接触する為の突起部を有すること
を特徴とする、請求項1から10のいずれか一に記載のコンデンサ。 A second dielectric layer comprising a thermosetting resin provided on the upper electrode and a dielectric filler;
A second upper electrode provided on the second dielectric layer and having a higher rigidity than the dielectric before thermosetting,
11. The capacitor according to claim 1, wherein at least a part of the second upper electrode has a protrusion for contacting the substrate. 11.
前記熱硬化前の誘電体を上部電極でプレスする工程と、
前記誘電体を熱硬化させる工程と、を含むことを特徴とする、コンデンサの製造方法。 Supplying a dielectric material before thermosetting higher than the desired capacitor film thickness on the lower electrode placed on the substrate;
Pressing the dielectric before thermosetting with an upper electrode;
And a step of thermosetting the dielectric.
前記下部電極上に、熱硬化前の誘電体を所望のコンデンサ膜厚よりも高く供給する工程と、
前記熱硬化前の誘電体を上部電極でプレスする工程と、
前記誘電体を熱硬化させる工程と、を含むことを特徴とする、コンデンサを有する配線基板の製造方法。 Installing a lower electrode on the insulating layer of the wiring board;
On the lower electrode, supplying a dielectric material before thermosetting higher than a desired capacitor film thickness;
Pressing the dielectric before thermosetting with an upper electrode;
And a step of thermally curing the dielectric. A method of manufacturing a wiring board having a capacitor.
前記上部電極および前記誘電体の側壁と前記配線基板上面の間に絶縁体の傾斜部を設ける工程と、
前記絶縁体の傾斜部を介して前記上部電極と前記配線基板上の電極または配線を電気的に接続する工程と、
をさらに含む事を特徴とする、請求項20又は21に記載のコンデンサを有する配線基板の製造方法。 After the step of thermosetting the dielectric,
Providing an inclined portion of an insulator between the upper electrode and the sidewall of the dielectric and the upper surface of the wiring board;
Electrically connecting the upper electrode and the electrode or wiring on the wiring board through the inclined portion of the insulator;
The manufacturing method of the wiring board which has a capacitor | condenser of Claim 20 or 21 characterized by the above-mentioned.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129048A JP5316227B2 (en) | 2009-05-28 | 2009-05-28 | Capacitor, wiring board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009129048A JP5316227B2 (en) | 2009-05-28 | 2009-05-28 | Capacitor, wiring board and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010278217A true JP2010278217A (en) | 2010-12-09 |
JP5316227B2 JP5316227B2 (en) | 2013-10-16 |
Family
ID=43424914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009129048A Expired - Fee Related JP5316227B2 (en) | 2009-05-28 | 2009-05-28 | Capacitor, wiring board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5316227B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129048A1 (en) * | 2014-02-28 | 2015-09-03 | 共栄エンジニアリング株式会社 | Human-body communication system, electrode for human-body communication system, and material for said electrode |
JP7384335B2 (en) | 2019-10-24 | 2023-11-21 | 京東方科技集團股▲ふん▼有限公司 | Drive board, manufacturing method thereof, and display device |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62209802A (en) * | 1986-03-10 | 1987-09-16 | 日本メクトロン株式会社 | Ptc device |
JPH1097950A (en) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | Structure of capacitor and its formation |
JP2001233669A (en) * | 2000-02-24 | 2001-08-28 | Ngk Spark Plug Co Ltd | High-permittivity composite material and printed circuit board and multilayer printed circuit board using the same |
JP2003039595A (en) * | 2001-07-30 | 2003-02-13 | Mitsui Mining & Smelting Co Ltd | Double-sided copper-clad laminate for forming capacitor layer and manufacturing method thereof |
JP2003272948A (en) * | 2002-03-19 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Thick film capacitor |
JP2004006459A (en) * | 2002-05-31 | 2004-01-08 | Yokohama Teikoki Kk | Printed wiring board and its manufacturing method |
JP2006147650A (en) * | 2004-11-16 | 2006-06-08 | Seiko Epson Corp | Mounting method of electronic element, manufacturing method of electronic device, circuit board, and electronic equipment |
JP2006253431A (en) * | 2005-03-11 | 2006-09-21 | Cmk Corp | Component built-in type printed wiring board and its manufacturing method |
JP2007266323A (en) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | Substrate incorporating electronic component, manufacturing method thereof, and manufacturing method of electronic component |
-
2009
- 2009-05-28 JP JP2009129048A patent/JP5316227B2/en not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62209802A (en) * | 1986-03-10 | 1987-09-16 | 日本メクトロン株式会社 | Ptc device |
JPH1097950A (en) * | 1996-09-24 | 1998-04-14 | Oki Electric Ind Co Ltd | Structure of capacitor and its formation |
JP2001233669A (en) * | 2000-02-24 | 2001-08-28 | Ngk Spark Plug Co Ltd | High-permittivity composite material and printed circuit board and multilayer printed circuit board using the same |
JP2003039595A (en) * | 2001-07-30 | 2003-02-13 | Mitsui Mining & Smelting Co Ltd | Double-sided copper-clad laminate for forming capacitor layer and manufacturing method thereof |
JP2003272948A (en) * | 2002-03-19 | 2003-09-26 | Matsushita Electric Ind Co Ltd | Thick film capacitor |
JP2004006459A (en) * | 2002-05-31 | 2004-01-08 | Yokohama Teikoki Kk | Printed wiring board and its manufacturing method |
JP2006147650A (en) * | 2004-11-16 | 2006-06-08 | Seiko Epson Corp | Mounting method of electronic element, manufacturing method of electronic device, circuit board, and electronic equipment |
JP2006253431A (en) * | 2005-03-11 | 2006-09-21 | Cmk Corp | Component built-in type printed wiring board and its manufacturing method |
JP2007266323A (en) * | 2006-03-28 | 2007-10-11 | Matsushita Electric Works Ltd | Substrate incorporating electronic component, manufacturing method thereof, and manufacturing method of electronic component |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015129048A1 (en) * | 2014-02-28 | 2015-09-03 | 共栄エンジニアリング株式会社 | Human-body communication system, electrode for human-body communication system, and material for said electrode |
JP7384335B2 (en) | 2019-10-24 | 2023-11-21 | 京東方科技集團股▲ふん▼有限公司 | Drive board, manufacturing method thereof, and display device |
Also Published As
Publication number | Publication date |
---|---|
JP5316227B2 (en) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102451649B1 (en) | Microelectronic modules with sinter-bonded heat dissipation structures and methods for the fabrication thereof | |
JP3887337B2 (en) | Wiring member and manufacturing method thereof | |
JP3729092B2 (en) | Conductive bonding material, multilayer printed wiring board, and method for manufacturing multilayer printed wiring board | |
JP4202641B2 (en) | Circuit board and manufacturing method thereof | |
TWI362234B (en) | Method for forming a photoresist-laminated substrate, method for plating an insulating substrate, method for surface treating of a metal layer of a circuit board, and method for manufacturing a multi layer ceramic condenser using metal nanoparticles aero | |
JP5961703B2 (en) | Wiring board and mounting structure thereof | |
WO2015072422A1 (en) | Through electrode and method for producing multilayer substrate using through electrode | |
WO2006028208A1 (en) | Capacitor layer-forming material and printed circuit board having internal capacitor circuit obtained by using capacitor layer-forming material | |
JP6117790B2 (en) | Wiring board and mounting structure including the same | |
JP2008004733A (en) | Manufacturing method of ceramic substrate | |
US9282638B2 (en) | Electrode, electrode material, and electrode formation method | |
JP5316227B2 (en) | Capacitor, wiring board and manufacturing method thereof | |
JP2011114175A (en) | Method of manufacturing multilayer wiring board, and multilayer wiring board | |
CN115448758B (en) | LTCC substrate manufacturing method and LTCC substrate | |
JP5127431B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND MOUNTING STRUCTURE | |
JP6107021B2 (en) | Wiring board manufacturing method | |
WO2014002949A1 (en) | Bonded substrate, method for manufacturing same, semiconductor module using bonded substrate, and method for manufacturing same | |
CN115606322A (en) | Method for manufacturing ceramic circuit board | |
JP2012169486A (en) | Base material, wiring board, production method of base material and production method of wiring board | |
JP2006100422A (en) | Multilayer capacitor and manufacturing method thereof | |
JP2003298213A (en) | Printed wiring board and manufacturing thereof | |
JP4775995B2 (en) | Wiring board | |
JP2006173399A (en) | Wiring board | |
JP2010021540A (en) | Via-hole filling device and method of filling via-hole | |
JP3112258B2 (en) | Circuit board and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120410 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |