JP2010271954A - Power supply circuit - Google Patents
Power supply circuit Download PDFInfo
- Publication number
- JP2010271954A JP2010271954A JP2009123609A JP2009123609A JP2010271954A JP 2010271954 A JP2010271954 A JP 2010271954A JP 2009123609 A JP2009123609 A JP 2009123609A JP 2009123609 A JP2009123609 A JP 2009123609A JP 2010271954 A JP2010271954 A JP 2010271954A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- rectifier circuit
- threshold voltage
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、入力される交流電圧に基づいて直流電圧を生成する電源回路に関する。 The present invention relates to a power supply circuit that generates a DC voltage based on an input AC voltage.
アンプ装置等のオーディオ機器において、入力される交流電圧に基づいて直流電圧を生成し、その電圧値を低下させる電源回路が使用されている。この電源回路は、交流電圧を直流電圧に変換する全波整流回路と、全波整流回路から出力される直流電圧の電圧値を所定の電圧値に低下させる電圧安定化回路と、電圧安定化回路からの電圧に基づいた電流によって充電される出力用のコンデンサとを備える。例えば、電源回路から出力すべき直流電圧の電圧値が20Vであり、全波整流回路から出力される直流電圧の電圧値が50Vである場合に、電圧安定化回路において電圧値を50Vから20Vに低下させるが、一般的には、全波整流回路から出力される直流電圧(全波整流波形)の電圧ピーク時に電圧安定化回路からコンデンサに電流が流れるので、電圧安定化回路で消費される電力が非常に大きくなってしまい、発生する熱が大きくなってしまう。 In audio equipment such as an amplifier device, a power supply circuit that generates a DC voltage based on an input AC voltage and lowers the voltage value is used. The power supply circuit includes a full-wave rectifier circuit that converts an AC voltage into a DC voltage, a voltage stabilization circuit that reduces the voltage value of the DC voltage output from the full-wave rectifier circuit to a predetermined voltage value, and a voltage stabilization circuit. And an output capacitor that is charged by a current based on the voltage from the output. For example, when the voltage value of the DC voltage to be output from the power supply circuit is 20 V and the voltage value of the DC voltage output from the full-wave rectifier circuit is 50 V, the voltage value is changed from 50 V to 20 V in the voltage stabilization circuit. In general, since current flows from the voltage stabilization circuit to the capacitor at the time of the voltage peak of the DC voltage (full-wave rectification waveform) output from the full-wave rectification circuit, the power consumed by the voltage stabilization circuit Becomes very large, and the heat generated increases.
この問題を解決するために、図3に示す電源回路100が提案されている。電源回路100は、全波整流回路D101から出力される直流電圧(全波整流波形)が所定の閾値電電圧未満のときに、全波整流回路D101からコンデンサC103に電流を流し、コンデンサC103を充電する。従って、全波整流回路D101からの直流電圧が低いときに、トランジスタQ103に電流を流すことにより、消費電力を低減させることができる。つまり、電源回路100は、安定化回路で電圧を低下させることなく、電源回路100において効率的に電圧を低下させた後に、安定化回路に供給するものである。
In order to solve this problem, a
詳細には、電源回路100は、全波整流回路D101からの直流電圧がツェナーダイオードD102のツェナー電圧(例えば12V)以上である場合には、ツェナーダイオードD102を介してトランジスタQ101のベースに電流が流れ、トランジスタQ101がオン状態になる。従って、トランジスタQ102がオフ状態になり、トランジスタQ103がオフ状態になる。その結果、全波整流回路D101からの直流電圧による電流がコンデンサC103に流れず、コンデンサC103は充電されない。
Specifically, in the
一方、全波整流回路D101からの直流電圧がツェナーダイオードD102のツェナー電圧(例えば12V)未満である場合には、ツェナーダイオードD102を介してトランジスタQ101のベースに電流が流れず、トランジスタQ101がオフ状態になる。従って、トランジスタQ102がオン状態になり、トランジスタQ103がオン状態になる。その結果、全波整流回路D101からの直流電圧による電流がコンデンサC103に流れ、コンデンサC103が充電される。 On the other hand, when the DC voltage from the full-wave rectifier circuit D101 is lower than the Zener voltage (for example, 12V) of the Zener diode D102, no current flows through the Zener diode D102 to the base of the transistor Q101, and the transistor Q101 is turned off. become. Accordingly, the transistor Q102 is turned on and the transistor Q103 is turned on. As a result, a current due to the DC voltage from the full-wave rectifier circuit D101 flows to the capacitor C103, and the capacitor C103 is charged.
以上のように、全波整流回路D101からの直流電圧がツェナーダイオードD102のツェナー電圧以上であるときにコンデンサC103に電流を供給せず、全波整流回路D101からの直流電圧がツェナーダイオードD102のツェナー電圧未満であるときにコンデンサC103に電流を供給することによって、全波整流回路D101からの直流電圧が低いときに、トランジスタQ103に電流を流すことにより、トランジスタQ103にかかる電圧を小さくでき、消費電力を低減させることができる。 As described above, when the DC voltage from the full-wave rectifier circuit D101 is equal to or higher than the Zener voltage of the Zener diode D102, no current is supplied to the capacitor C103, and the DC voltage from the full-wave rectifier circuit D101 does not pass through the Zener diode D102. By supplying current to the capacitor C103 when the voltage is less than the voltage, when the DC voltage from the full-wave rectifier circuit D101 is low, by passing the current through the transistor Q103, the voltage applied to the transistor Q103 can be reduced, and the power consumption Can be reduced.
電源回路100には、以下のような問題がある。すなわち、入力される交流電圧が増減すると、全波整流回路D101からの直流電圧の電圧値が増減するので、ツェナーダイオードD102に電流が流れる期間が変化してしまう。すると、トランジスタQ103がオン状態又はオフ状態になる期間も変化してしまい、コンデンサC103に充電される電圧値が変化し、電源回路100の出力電圧である直流電圧が変動してしまう。
The
図4は、全波整流回路D101からの直流電圧Vd1と、閾値電圧であるツェナーダイオードD102のツェナー電圧Vthとの関係を示す。全波整流回路D101からの直流電圧Vd1がツェナー電圧Vth未満であるときに、全波整流回路D101からコンデンサC103に電流が流れるので、図4における斜線部分の面積がコンデンサC103に蓄積される電荷量(充電電圧)に相当する。図4(a)は、直流電圧Vd1が正常な電圧値である(すなわち、交流電圧が変動していない)場合の波形を、図4(b)は直流電圧Vd1が低下した(すなわち、交流電圧が低下した)場合の波形を、図4(c)は直流電圧Vd1が増加した(すなわち、交流電圧が増加した)場合の波形をそれぞれ示している。このように、全波整流回路D101からの直流電圧Vd1の電圧値の増減に応じて、斜線部の面積が変化し、コンデンサC103に蓄積される電荷量(充電電圧)が変動してしまう。 FIG. 4 shows the relationship between the DC voltage Vd1 from the full-wave rectifier circuit D101 and the Zener voltage Vth of the Zener diode D102 that is the threshold voltage. Since the current flows from the full-wave rectifier circuit D101 to the capacitor C103 when the direct-current voltage Vd1 from the full-wave rectifier circuit D101 is less than the Zener voltage Vth, the area of the hatched portion in FIG. (Charging voltage). 4A shows a waveform when the DC voltage Vd1 is a normal voltage value (that is, the AC voltage does not fluctuate), and FIG. 4B shows a waveform when the DC voltage Vd1 is reduced (that is, the AC voltage). FIG. 4C shows the waveform when the DC voltage Vd1 is increased (that is, when the AC voltage is increased). As described above, the area of the hatched portion changes according to the increase / decrease of the voltage value of the DC voltage Vd1 from the full-wave rectifier circuit D101, and the amount of charge (charge voltage) accumulated in the capacitor C103 changes.
本発明は上記従来の課題を解決するためになされたものであり、その目的は、入力される交流電圧が変動した場合でも、安定した直流電圧を出力することができる電源回路を提供することである。 The present invention has been made to solve the above-described conventional problems, and an object thereof is to provide a power supply circuit capable of outputting a stable DC voltage even when the input AC voltage fluctuates. is there.
本発明の好ましい実施形態による電源回路は、入力される交流電圧に基づいて直流電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路からの電圧を平滑する平滑部と、前記平滑された電圧が増加すると増加し、かつ、前記平滑された電圧が低下すると低下する閾値電圧を生成する閾値電圧生成部と、前記整流回路からの電圧と前記閾値電圧とを比較し、前記整流回路からの電圧が前記閾値電圧以上である場合に、前記整流回路からの電圧を出力部に供給せず、前記整流回路からの電圧が前記閾値電圧未満である場合に、前記整流回路からの電圧を出力部に供給する出力制御部と、前記出力制御部からの電圧に基づいて、直流電圧を生成する出力部とを備える。 A power supply circuit according to a preferred embodiment of the present invention is a power supply circuit that generates a DC voltage based on an input AC voltage, a rectifier circuit that rectifies the AC voltage, and a smoother that smoothes the voltage from the rectifier circuit. A threshold voltage generator that generates a threshold voltage that increases when the smoothed voltage increases and decreases when the smoothed voltage decreases, and compares the voltage from the rectifier circuit with the threshold voltage When the voltage from the rectifier circuit is equal to or higher than the threshold voltage, the voltage from the rectifier circuit is not supplied to the output unit, and the voltage from the rectifier circuit is less than the threshold voltage. An output control unit that supplies a voltage from the circuit to the output unit, and an output unit that generates a DC voltage based on the voltage from the output control unit.
交流電圧が増加すると、整流回路からの電圧の電圧値が増加する。ここで、閾値電圧が一定であれば整流回路から出力制御部を介して出力部に電圧が供給される期間が変動し、出力部に供給される電荷量が変化し、出力電圧である直流電圧が変動する。しかし、本実施形態では、閾値電圧生成部が生成する閾値電圧が平滑された電圧が増加するのに応じて増加する。従って、出力部に供給される電荷量が変化せず、出力電圧である直流電圧が変動しない。同様に、交流電圧が低下した場合には、閾値電圧生成部が生成する閾値電圧が平滑された電圧が低下するのに応じて低下する。従って、出力部に供給される電荷量が変化せず、出力電圧である直流電圧が変動しない。以上のように、本実施形態による電源回路によると、安定した直流電圧を出力することができる。 When the AC voltage increases, the voltage value of the voltage from the rectifier circuit increases. Here, if the threshold voltage is constant, the period during which the voltage is supplied from the rectifier circuit to the output unit via the output control unit varies, the amount of charge supplied to the output unit changes, and the output voltage is a DC voltage. Fluctuates. However, in the present embodiment, the threshold voltage generated by the threshold voltage generation unit increases as the voltage obtained by smoothing the threshold voltage increases. Therefore, the amount of charge supplied to the output unit does not change, and the DC voltage that is the output voltage does not change. Similarly, when the AC voltage decreases, the threshold voltage generated by the threshold voltage generator decreases as the voltage obtained by smoothing the threshold voltage decreases. Therefore, the amount of charge supplied to the output unit does not change, and the DC voltage that is the output voltage does not change. As described above, the power supply circuit according to the present embodiment can output a stable DC voltage.
本発明の別の好ましい実施形態による電源回路は、入力される交流電圧に基づいて直流電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路からの電圧を平滑する平滑部と、前記平滑された電圧に比例する閾値電圧を生成する閾値電圧生成部と、前記整流回路からの電圧と前記閾値電圧とを比較し、前記整流回路からの電圧が前記閾値電圧以上である場合に、前記整流回路からの電圧に基づいた電流を出力部に供給せず、前記整流回路からの電圧が前記閾値電圧未満である場合に、前記整流回路からの電圧に基づいた電流を出力部に供給する出力制御部と、前記出力制御部からの電流に基づいて、直流電圧を生成する出力部とを備える。 A power supply circuit according to another preferred embodiment of the present invention is a power supply circuit that generates a DC voltage based on an input AC voltage, and rectifies the AC voltage, and smoothes the voltage from the rectifier circuit. A smoothing unit that compares the voltage from the rectifier circuit with the threshold voltage, and the voltage from the rectifier circuit is equal to or higher than the threshold voltage. When the voltage from the rectifier circuit is not supplied to the output unit and the voltage from the rectifier circuit is less than the threshold voltage, the current based on the voltage from the rectifier circuit is An output control unit that supplies the output unit; and an output unit that generates a DC voltage based on a current from the output control unit.
好ましい実施形態においては、前記閾値電圧生成部が、定電圧を生成する定電圧生成部と、前記平滑された電圧と前記定電圧発生部からの定電圧とに基づいて、前記閾値電圧を生成する2つの抵抗素子とを含み、前記2つの抵抗素子が前記整流回路の出力と前記定電圧生成部との間に直列に接続され、前記2つの抵抗素子の接続点における電圧が前記閾値電圧として前記出力制御部に供給される。 In a preferred embodiment, the threshold voltage generation unit generates the threshold voltage based on a constant voltage generation unit that generates a constant voltage, the smoothed voltage, and a constant voltage from the constant voltage generation unit. Two resistance elements, the two resistance elements are connected in series between the output of the rectifier circuit and the constant voltage generator, and the voltage at the connection point of the two resistance elements is the threshold voltage. Supplied to the output controller.
閾値電圧をVth、定電圧生成部が生成する定電圧をVz、2つの抵抗の直列接続に入力される電圧をV1、2つの抵抗素子に流れる電流の電流値をI、2つの抵抗素子の抵抗値をそれぞれR3,R4とすると、電流I及び閾値電圧Vthは以下の式で表される。
I=(V1−Vz)/(R3+R4) (式1)
Vth=Vz+I×R4 (式2)
式2に式1を代入すると、
Vth=R4(V1−Vz)/(R3+R4)+Vz=R4×V1/(R3+R4)+R3×Vz/(R3+R4) (式3)
式3から明らかなように、閾値電圧VthはV1に比例する。
The threshold voltage is Vth, the constant voltage generated by the constant voltage generator is Vz, the voltage input to the two resistors in series is V1, the current value of the current flowing through the two resistors is I, the resistance of the two resistors When the values are R3 and R4, respectively, the current I and the threshold voltage Vth are expressed by the following equations.
I = (V1-Vz) / (R3 + R4) (Formula 1)
Vth = Vz + I × R4 (Formula 2)
Substituting
Vth = R4 (V1−Vz) / (R3 + R4) + Vz = R4 × V1 / (R3 + R4) + R3 × Vz / (R3 + R4) (Formula 3)
As apparent from
好ましい実施形態においては、前記出力制御部が、前記整流回路からの電圧と前記閾値電圧とを比較し、オン状態又はオフ状態に変化する第1トランジスタと、前記第1トランジスタのオン状態又はオフ状態に応答してオン状態又はオフ状態に変化し、前記整流回路からの電圧の前記出力部への供給又は非供給を切り換える第2トランジスタとを含み、前記第1トランジスタの制御電極には前記整流回路からの電圧が供給され、前記第1トランジスタの第2電極には前記閾値電圧が供給される。 In a preferred embodiment, the output control unit compares a voltage from the rectifier circuit with the threshold voltage, and changes to an on state or an off state, and an on state or an off state of the first transistor. And a second transistor that switches between supply and non-supply of the voltage from the rectifier circuit to the output unit, and the control electrode of the first transistor includes the rectifier circuit. The threshold voltage is supplied to the second electrode of the first transistor.
従って、第1トランジスタは、制御電極に供給される前記整流回路からの電圧と、第2電極に供給される閾値電圧とを比較し、比較結果に基づいて、オン状態又はオフ状態に変化する。一方、第2トランジスタは、第1トランジスタのオン状態又はオフ状態に応答してオン状態又はオフ状態に変化するので、整流回路からの電圧と閾値電圧との比較結果に応じて、整流回路からの電圧を出力部に供給するか否かを切り換えることができる。 Therefore, the first transistor compares the voltage from the rectifier circuit supplied to the control electrode with the threshold voltage supplied to the second electrode, and changes to the on state or the off state based on the comparison result. On the other hand, since the second transistor changes to the on state or the off state in response to the on state or the off state of the first transistor, the second transistor outputs from the rectifier circuit according to the comparison result between the voltage from the rectifier circuit and the threshold voltage. Whether to supply voltage to the output unit can be switched.
本発明によると、入力される交流電圧が変動した場合でも、安定した直流電圧を出力することができる電源回路を提供することができる。 According to the present invention, it is possible to provide a power supply circuit that can output a stable DC voltage even when the input AC voltage fluctuates.
以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図1は、本発明の好ましい実施形態による電源回路1を示す概略回路図である。電源回路1は、全波整流回路D1と、平滑部2と、閾値電圧生成部3と、出力制御部4と、出力部5とを概略備えている。電源回路1は、出力制御部4が、全波整流回路D1からの直流電圧Vd1と、閾値電圧生成部3が生成する閾値電圧Vthとを比較し、直流電圧Vd1が閾値電圧Vth以上であるとき、直流電圧Vd1に基づく電流を出力部5に供給せず(直流電圧Vd1を供給せず)、直流電圧Vd1が閾値電圧Vth未満であるとき、直流電圧Vd1に基づく電流を出力部5に供給する(直流電圧Vd1を供給する)。そして、閾値電圧生成部3によって生成される閾値電圧は、直流電圧Vd1が増加するのに応じて増加し、直流電圧Vd1が減少するのに応じて減少する。従って、入力される交流電圧が増減し、全波整流回路D1からの直流電圧が増減した場合でも、出力部5に供給される電荷量は一定に保たれ、出力部5に生じる直流電圧を一定にすることができる。
Hereinafter, although preferable embodiment of this invention is described, this invention is not limited to these embodiment. FIG. 1 is a schematic circuit diagram showing a
全波整流回路D1は、2つの入力端子が図示しないトランスの二次巻線に接続されており、トランスから入力される交流電圧を全波整流し、直流電圧(全波整流波形)を生成し、出力する。全波整流回路D1の一方の出力端子は、ダイオードD2のアノードと出力制御部4とに接続され、他方の出力端子は接地電位に接続されている。
The full-wave rectifier circuit D1 has two input terminals connected to a secondary winding of a transformer (not shown), and full-wave rectifies the AC voltage input from the transformer to generate a DC voltage (full-wave rectified waveform). ,Output. One output terminal of the full-wave rectifier circuit D1 is connected to the anode of the diode D2 and the
ダイオードD2は、閾値電圧Vthと直流電圧Vd1との電位差によって、閾値電圧生成部3から全波整流回路D1の出力側に電流が逆流しないようにするために設けられている。ダイオードD2のアノードは全波整流回路D1の一方の出力端子に接続され、カソードは抵抗R2に接続されている。
The diode D2 is provided to prevent a current from flowing backward from the threshold
ダイオードD2と閾値電圧生成部3との間には、リップル除去部6が接続されている。リップル除去部6は、全波整流回路D1からの直流電圧に含まれるリップル成分(高周波成分)を除去して、リップル成分を除去した直流電圧を閾値電圧生成部3に供給する。リップル除去部6は、抵抗R2とコンデンサC1とを含む。抵抗R2の一端はダイオードD2のカソードに接続され、他端はコンデンサC1を介して接地電位に接続され、かつ、閾値電圧生成部3の抵抗R3の一端に接続されている。なお、コンデンサC1は、平滑部2としての機能を有し、全波整流回路D1からの直流電圧を平滑し、閾値電圧生成部3に供給する。
A
閾値電圧生成部3は、出力制御部4が全波整流回路D1からの直流電圧Vd1に基づく電流を出力部5に供給するか否かを判別するための閾値電圧Vthを生成する。生成された閾値電圧Vthは、出力制御部4のトランジスタQ1のエミッタに供給される。閾値電圧Vthは、全波整流回路D1からの直流電圧Vd1の電圧値に応じて、変動する。すなわち、全波整流回路D1からの直流電圧が増加した場合には、閾値電圧生成部3が生成する閾値電圧Vthも増加し、全波整流回路D1からの直流電圧が減少した場合には、閾値電圧生成部3が生成する閾値電圧Vthも減少する。
The threshold
閾値電圧生成部3は、定電圧生成部であるツェナーダイオードD3と、コンデンサC2と、抵抗R3と、抵抗R4とを含む。抵抗R3と抵抗R4とは全波整流回路D1の出力と定電圧生成部D3との間に直列接続されている。すなわち、抵抗R3は、一端が抵抗R2の他端に接続され、他端が抵抗R4の一端と出力制御部4のトランジスタQ1のエミッタとに接続されている。抵抗R4は、一端が抵抗R3の他端とトランジスタQ1のエミッタとに接続され、他端がツェナーダイオードD3のカソードに接続され、かつ、コンデンサC2を介して接地電位に接続されている。ツェナーダイオードD3のアノードは接地電位に接続されている。
The threshold
ツェナーダイオードD3は、定電圧Vz(例えば24V)を生成する。コンデンサC2は、ツェナーダイオードD3からの定電圧Vzを安定化させる。また、コンデンサC3は、コンデンサC1と同様に平滑部2としての機能を兼有し、全波整流回路D1からの直流電圧を平滑化する。つまり、リップル除去部6を設けない場合には、コンデンサC2のみが平滑部2として機能する。抵抗R3,R4は、ツェナーダイオードD3から供給される定電圧Vzと、全波整流回路D1からの直流電圧Vd1(詳細には平滑された直流電圧V1)とに基づいて、閾値電圧Vthを生成する。つまり、抵抗R3と抵抗R4との接続点における電圧が閾値電圧Vthになっている。
The Zener diode D3 generates a constant voltage Vz (for example, 24V). The capacitor C2 stabilizes the constant voltage Vz from the Zener diode D3. The capacitor C3 also has a function as the smoothing
ここで、閾値電圧Vthについて説明する。抵抗R2と抵抗R3との接続点における電圧をV1(V1は、全波整流回路D1からの直流電圧に相当する)、抵抗R3及び抵抗R4に流れる電流の電流値をI、抵抗R3,R4の抵抗値をそれぞれR3,R4とすると、電流I及び閾値電Vthは以下の式で表される。
I=(V1−Vz)/(R3+R4) (式1)
Vth=Vz+I×R4 (式2)
式2に式1を代入すると、
Vth=R4(V1−Vz)/(R3+R4)+Vz=R4×V1/(R3+R4)+R3×Vz/(R3+R4) (式3)
式3から明らかなように、閾値電圧VthはV1に比例するので、全波整流回路D1からの出力電圧Vd1が増加すると増加し、減少すると減少する。
Here, the threshold voltage Vth will be described. The voltage at the connection point between the resistor R2 and the resistor R3 is V1 (V1 corresponds to the DC voltage from the full-wave rectifier circuit D1), the current value of the current flowing through the resistor R3 and the resistor R4 is I, and the resistors R3 and R4 Assuming that the resistance values are R3 and R4, respectively, the current I and the threshold voltage Vth are expressed by the following equations.
I = (V1-Vz) / (R3 + R4) (Formula 1)
Vth = Vz + I × R4 (Formula 2)
Substituting
Vth = R4 (V1−Vz) / (R3 + R4) + Vz = R4 × V1 / (R3 + R4) + R3 × Vz / (R3 + R4) (Formula 3)
As apparent from
出力制御部4は、全波整流回路D1からの直流電圧Vd1と、閾値電圧生成部3が生成する閾値電圧Vthとを比較し、直流電圧Vd1が閾値電圧Vth以上のとき、直流電圧Vd1に基づく電流を出力部5のコンデンサC4に流さず(直流電圧Vd1をコンデンサC4に供給せず)、直流電圧Vd1が閾値電圧Vth未満であるとき、直流電圧Vd1に基づく電流を出力部5のコンデンサC4に流す(直流電圧Vd1をコンデンサC4に供給する)。
The
出力制御部4は、全波整流回路D1からの直流電圧Vd1と閾値電圧Vthとを比較し、比較した結果を出力するトランジスタQ1と、トランジスタQ1からの比較結果に応じて、直流電圧Vd1のコンデンサC4への供給/非供給を切り換えるトランジスタQ4と、トランジスタQ1からの比較結果をトランジスタQ4へと伝達するトランジスタQ2,Q3とを含む。なお、トランジスタQ3はなくてもよい。また、出力制御部4は、抵抗R5〜R10と、ダイオードD4と、コンデンサC3とをさらに含む。
The
トランジスタQ1は、ベースが抵抗R5を介して全波整流回路D1の一方の出力端子に接続され、全波整流回路D1からの直流電圧Vd1が供給され、エミッタが抵抗R3とR4との接続点に接続され、閾値電圧Vthが供給され、コレクタが、抵抗R6を介してトランジスタQ2のベースに接続されている。トランジスタQ1は、全波整流回路D1からの直流電圧Vd1が閾値電圧Vth以上である場合にオフ状態になり、直流電圧Vd1が閾値電圧Vth未満である場合にオン状態になる。なお、実際には、トランジスタの導通開始電圧である0.6Vを加味してトランジスタQ1のオン状態又はオフ状態が決定されるので、閾値電圧生成部3が生成する閾値電圧VthにトランジスタQ1の導通開始電圧0.6Vを加味した電圧が広義の閾値電圧ということができる。
The base of the transistor Q1 is connected to one output terminal of the full-wave rectifier circuit D1 via the resistor R5, the DC voltage Vd1 from the full-wave rectifier circuit D1 is supplied, and the emitter is connected to the connection point between the resistors R3 and R4. The threshold voltage Vth is connected, and the collector is connected to the base of the transistor Q2 via the resistor R6. The transistor Q1 is turned off when the DC voltage Vd1 from the full-wave rectifier circuit D1 is equal to or higher than the threshold voltage Vth, and turned on when the DC voltage Vd1 is lower than the threshold voltage Vth. Actually, since the on-state or off-state of the transistor Q1 is determined in consideration of 0.6 V which is the conduction start voltage of the transistor, the conduction of the transistor Q1 is set to the threshold voltage Vth generated by the threshold
ダイオードD4は、アノードがトランジスタQ1のベースに接続され、カソードがトランジスタQ1のエミッタに接続されている。ダイオードD4は、直流電圧Vd1が非常に大きいときに、トランジスタQ1のベースへと流れる電流の一部を閾値電圧生成部3側へと流し込み、トランジスタQ1に過電流が流れることを防止し、トランジスタQ1の破損を防止する。つまり、ダイオードD4は、逆耐圧防止のために設けられている。
The diode D4 has an anode connected to the base of the transistor Q1 and a cathode connected to the emitter of the transistor Q1. The diode D4 allows a part of the current that flows to the base of the transistor Q1 to flow to the threshold
トランジスタQ2は、ベースが抵抗R6を介してトランジスタQ1のコレクタに接続され、抵抗R7を介して接地電位に接続され、かつ、コンデンサC3を介してトランジスタQ2のコレクタに接続され、コレクタが抵抗R8を介してトランジスタQ3のベースに接続され、エミッタが接地電位に接続されている。トランジスタQ3は、ベースが抵抗R9を介して全波整流回路D1の一方の出力端子に接続され、エミッタが抵抗R10を介して全波整流回路D1の一方の出力端子に接続され、かつ、トランジスタQ4のベースに接続され、コレクタがトランジスタQ4のコレクタと抵抗R11とに接続されている。 The base of the transistor Q2 is connected to the collector of the transistor Q1 via the resistor R6, is connected to the ground potential via the resistor R7, and is connected to the collector of the transistor Q2 via the capacitor C3, and the collector is connected to the resistor R8. And the emitter of the transistor Q3 is connected to the ground potential. Transistor Q3 has a base connected to one output terminal of full-wave rectifier circuit D1 through resistor R9, an emitter connected to one output terminal of full-wave rectifier circuit D1 through resistor R10, and transistor Q4 The collector is connected to the collector of the transistor Q4 and the resistor R11.
トランジスタQ4は、エミッタが全波整流回路D1の一方の出力端子に接続され、コレクタが出力部5の抵抗R11に接続されている。トランジスタQ4は、トランジスタQ1がオン状態のときにオン状態になり、全波整流回路D1からの直流電圧Vd1に基づく電流を出力部5のコンデンサC4に流し、トランジスタQ1がオフ状態のときにオフ状態になり、全波整流回路D1からの直流電圧Vd1に基づく電流を出力部5のコンデンサC4に流さない。その結果、全波整流回路D1の電圧値が小さいときに、トランジスタQ4に電流が流れるので、トランジスタQ4にかかる電圧を小さくでき、消費電力を低減することができる。 The transistor Q4 has an emitter connected to one output terminal of the full-wave rectifier circuit D1, and a collector connected to the resistor R11 of the output unit 5. The transistor Q4 is turned on when the transistor Q1 is turned on, passes a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 to the capacitor C4 of the output unit 5, and is turned off when the transistor Q1 is turned off. Thus, the current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 is not passed through the capacitor C4 of the output unit 5. As a result, since the current flows through the transistor Q4 when the voltage value of the full-wave rectifier circuit D1 is small, the voltage applied to the transistor Q4 can be reduced and the power consumption can be reduced.
出力部5は、全波整流回路D1から出力制御部4を介して流れる電流によってコンデンサC4を充電することにより、電源回路1の出力電圧である平滑された直流電圧を生成する。出力部5は、抵抗R11と、コンデンサC4とを含む。抵抗R11は、一端がトランジスタQ4のコレクタに接続され、他端がコンデンサC4の一端に接続されている。コンデンサC4の他端は接地電位に接続されている。コンデンサC4の両端には負荷である抵抗R12が接続されている。
The output unit 5 generates a smoothed DC voltage that is an output voltage of the
以上の構成を有する電源回路1についてその動作を説明する。図2は、全波整流回路D1からの直流電圧Vd1と閾値電圧Vthとの関係を示す図である。まず、交流電圧の変動については無視し、出力電圧である直流電圧を生成する基本動作を図1および図2(a)を参照して説明する。全波整流回路D1は、トランスから入力される交流電圧を全波整流し、直流電圧Vd1を生成する。リップル除去部6のコンデンサC1によって全波整流回路D1からの直流電圧が平滑され、閾値電圧生成部3の抵抗R3に供給される。
The operation of the
閾値電圧生成部3は、ツェナーダイオードD3から供給される定電圧Vzと、コンデンサC1によって平滑された直流電圧V1とに基づいて、閾値電圧Vthを生成し、トランジスタQ1のエミッタに供給する。トランジスタQ1のベースには、全波整流回路D1からの直流電圧Vd1が供給され、トランジスタQ1は、直流電圧Vd1と閾値電圧Vthとの大小関係を比較する。
The
直流電圧Vd1が閾値電圧Vth以上である場合には、トランジスタQ1は、オフ状態になる。トランジスタQ2は、ベースが接地電位に接続された状態であるので、オフ状態になる。従って、トランジスタQ2のオフによりトランジスタQ3は、接地電位から開放された状態になるので、ベース電流が流れずに、オフ状態になる。同様に、トランジスタQ3,Q2のオフによりトランジスタQ4は、接地電位から開放された状態になるので、ベース電流が流れずに、オフ状態になる。 When the DC voltage Vd1 is equal to or higher than the threshold voltage Vth, the transistor Q1 is turned off. Since the base of the transistor Q2 is connected to the ground potential, the transistor Q2 is turned off. Therefore, the transistor Q3 is released from the ground potential when the transistor Q2 is turned off, so that the base current does not flow and the transistor Q3 is turned off. Similarly, since the transistors Q3 and Q2 are turned off, the transistor Q4 is released from the ground potential, so that the base current does not flow and the transistor Q4 is turned off.
従って、トランジスタQ4がオフ状態になることにより、全波整流回路D1からの直流電圧Vd1に基づいた電流がコンデンサC4には流れない。その結果、直流電圧Vd1が閾値電圧Vth以上である場合にはトランジスタQ4に電流が流れないので、トランジスタQ4に大きな電圧を発生させず、消費電力を低減することができる。 Accordingly, when the transistor Q4 is turned off, a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 does not flow to the capacitor C4. As a result, when the DC voltage Vd1 is equal to or higher than the threshold voltage Vth, no current flows through the transistor Q4, so that a large voltage is not generated in the transistor Q4 and power consumption can be reduced.
直流電圧Vd1が閾値電圧Vth未満である場合には、トランジスタQ1は、オン状態になる。トランジスタQ2は、ベースがトランジスタQ1のエミッタに接続された状態になるので、オン状態になる。従って、トランジスタQ2のオンによりトランジスタQ3は、接地電位に接続された状態になるので、ベース電流が流れ、オン状態になる。同様に、トランジスタQ3,Q2のオンによりトランジスタQ4は、接地電位に接続された状態になるので、ベース電流が流れ、オン状態になる。 When the DC voltage Vd1 is less than the threshold voltage Vth, the transistor Q1 is turned on. The transistor Q2 is turned on because the base is connected to the emitter of the transistor Q1. Accordingly, since the transistor Q2 is turned on, the transistor Q3 is connected to the ground potential, so that the base current flows and is turned on. Similarly, since the transistors Q3 and Q2 are turned on, the transistor Q4 is connected to the ground potential, so that the base current flows and is turned on.
従って、トランジスタQ4がオン状態になることにより、全波整流回路D1からの直流電圧Vd1に基づいた電流がトランジスタQ4を介してコンデンサC4に流れ、コンデンサC4が充電され、出力電圧である直流電圧が生成される。このように、全波整流回路D1からの直流電圧Vd1が閾値電圧未満であるときに、トランジスタQ4に電流を流すことにより、トランジスタQ4にかかる電圧を小さくでき、消費電力を低減できる。 Therefore, when the transistor Q4 is turned on, a current based on the DC voltage Vd1 from the full-wave rectifier circuit D1 flows to the capacitor C4 via the transistor Q4, the capacitor C4 is charged, and the DC voltage as the output voltage is changed. Generated. As described above, when the DC voltage Vd1 from the full-wave rectifier circuit D1 is less than the threshold voltage, by passing a current through the transistor Q4, the voltage applied to the transistor Q4 can be reduced, and the power consumption can be reduced.
次に、入力される交流電圧が変動し、全波整流回路D1からの直流電圧Vd1の電圧値が変動する際の動作について説明する。図2(a)は、交流電圧が変動しない場合の直流電圧Vd1と閾値電圧Vthとの関係を示し、図2(b)は、交流電圧が低下する場合の直流電圧Vd1と閾値電圧Vthとの関係を示し、図2(c)は、交流電圧が増加する場合の直流電圧Vd1と閾値電圧Vthとの関係を示す。 Next, an operation when the input AC voltage varies and the voltage value of the DC voltage Vd1 from the full-wave rectifier circuit D1 varies will be described. FIG. 2A shows the relationship between the DC voltage Vd1 and the threshold voltage Vth when the AC voltage does not vary, and FIG. 2B shows the relationship between the DC voltage Vd1 and the threshold voltage Vth when the AC voltage decreases. FIG. 2C shows the relationship between the DC voltage Vd1 and the threshold voltage Vth when the AC voltage increases.
図2(a)に示すように、交流電圧が変動しない場合には、上記の通り、直流電圧Vd1が閾値電圧Vth未満である期間に、直流電圧Vd1に基づく電流がコンデンサC4に流れコンデンサC4を充電する。従って、図2(a)の斜線部分の面積に相当する電荷がコンデンサC4に供給され、出力電圧である直流電圧が生成される。 As shown in FIG. 2A, when the AC voltage does not fluctuate, as described above, during the period in which the DC voltage Vd1 is less than the threshold voltage Vth, a current based on the DC voltage Vd1 flows to the capacitor C4, and the capacitor C4 flows. Charge. Accordingly, a charge corresponding to the area of the hatched portion in FIG. 2A is supplied to the capacitor C4, and a DC voltage that is an output voltage is generated.
交流電圧が低下する場合、図3に示す従来の電源回路100においては、図4(b)に示すように閾値電圧Vthが固定されているので、斜線部分の面積が図4(a)の場合と比べて大きくなり、コンデンサに蓄積される電荷量が大きくなり、コンデンサの充電電圧が大きくなってしまう。しかし、図1の電源回路1においては、閾値電圧Vthが上記式3に示すように直流電圧V1に応じて変動し、交流電圧が低下する(つまり直流電圧V1が低下する)のに応じて、図2(b)に示すように、閾値電圧Vthも低下する。従って、図2(b)における斜線部分の面積は、図2(a)における斜線部分の面積と概略同じになり、直流電圧Vd1が閾値電圧Vth未満である期間にコンデンサC4に蓄積される電荷量が図2(a)と図2(b)とで概略同じになるので、コンデンサC4の充電電圧(出力電圧である直流電圧)は、交流電圧が低下する場合にも変動しない。
When the AC voltage decreases, in the conventional
交流電圧が増加する場合、図3に示す従来の電源回路100においては、図4(c)に示すように閾値電圧Vthが固定されているので、斜線部分の面積が図4(a)の場合と比べて小さくなり、コンデンサに蓄積される電荷量が小さくなり、コンデンサの充電電圧が小さくなってしまう。しかし、図1の電源回路1においては、閾値電圧Vthが上記式3に示すように直流電圧V1に応じて変動し、交流電圧が増加する(つまり直流電圧V1が増加する)のに応じて、図2(c)に示すように、閾値電圧Vthも増加する。従って、図2(c)における斜線部分の面積は、図2(a)における斜線部分の面積と概略同じになり、直流電圧Vd1が閾値電圧Vth未満である期間にコンデンサC4に蓄積される電荷量が図2(a)と図2(c)とで概略同じになるので、コンデンサC4の充電電圧(出力電圧である直流電圧)は、交流電圧が増加する場合にも変動しない。
When the AC voltage increases, in the conventional
以上のように、本実施形態の電源回路1によると、入力される交流電圧が変動する場合にも、閾値電圧Vthが上記式3に基づいて変動することにより、常に安定した直流電圧を出力することができる。
As described above, according to the
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。上記各トランジスタの極性は、上記の実施形態に限定されない。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment. The polarity of each transistor is not limited to the above embodiment.
本発明は、アンプ等のオーディオ機器の電源回路に好適に採用され得る。 The present invention can be suitably employed in a power supply circuit of an audio device such as an amplifier.
1 電源回路
2 平滑部
3 閾値電圧生成部
4 出力制御部
5 出力部
D1 全波整流回路
DESCRIPTION OF
Claims (4)
前記交流電圧を整流する整流回路と、
前記整流回路からの電圧を平滑する平滑部と、
前記平滑された電圧が増加すると増加し、かつ、前記平滑された電圧が低下すると低下する閾値電圧を生成する閾値電圧生成部と、
前記整流回路からの電圧と前記閾値電圧とを比較し、前記整流回路からの電圧が前記閾値電圧以上である場合に、前記整流回路からの電圧を出力部に供給せず、前記整流回路からの電圧が前記閾値電圧未満である場合に、前記整流回路からの電圧を出力部に供給する出力制御部と、
前記出力制御部からの電圧に基づいて、直流電圧を生成する出力部とを備える、電源回路。 A power supply circuit that generates a DC voltage based on an input AC voltage,
A rectifier circuit for rectifying the AC voltage;
A smoothing unit that smoothes the voltage from the rectifier circuit;
A threshold voltage generator that generates a threshold voltage that increases when the smoothed voltage increases and decreases when the smoothed voltage decreases;
The voltage from the rectifier circuit is compared with the threshold voltage, and when the voltage from the rectifier circuit is equal to or higher than the threshold voltage, the voltage from the rectifier circuit is not supplied to the output unit, An output control unit that supplies a voltage from the rectifier circuit to an output unit when the voltage is less than the threshold voltage;
A power supply circuit comprising: an output unit that generates a DC voltage based on a voltage from the output control unit.
前記交流電圧を整流する整流回路と、
前記整流回路からの電圧を平滑する平滑部と、
前記平滑された電圧に比例する閾値電圧を生成する閾値電圧生成部と、
前記整流回路からの電圧と前記閾値電圧とを比較し、前記整流回路からの電圧が前記閾値電圧以上である場合に、前記整流回路からの電圧に基づいた電流を出力部に供給せず、前記整流回路からの電圧が前記閾値電圧未満である場合に、前記整流回路からの電圧に基づいた電流を出力部に供給する出力制御部と、
前記出力制御部からの電流に基づいて、直流電圧を生成する出力部とを備える、電源回路。 A power supply circuit that generates a DC voltage based on an input AC voltage,
A rectifier circuit for rectifying the AC voltage;
A smoothing unit that smoothes the voltage from the rectifier circuit;
A threshold voltage generator that generates a threshold voltage proportional to the smoothed voltage;
The voltage from the rectifier circuit is compared with the threshold voltage, and when the voltage from the rectifier circuit is equal to or higher than the threshold voltage, the current based on the voltage from the rectifier circuit is not supplied to the output unit, An output controller that supplies a current based on the voltage from the rectifier circuit to the output unit when the voltage from the rectifier circuit is less than the threshold voltage;
A power supply circuit comprising: an output unit that generates a DC voltage based on a current from the output control unit.
前記2つの抵抗素子が前記整流回路の出力と前記定電圧生成部との間に直列に接続され、前記2つの抵抗素子の接続点における電圧が前記閾値電圧として前記出力制御部に供給される、請求項1または2に記載の電源回路。 The threshold voltage generation unit includes a constant voltage generation unit that generates a constant voltage, and two resistance elements that generate the threshold voltage based on the smoothed voltage and the constant voltage from the constant voltage generation unit. Including
The two resistance elements are connected in series between the output of the rectifier circuit and the constant voltage generation unit, and a voltage at a connection point of the two resistance elements is supplied to the output control unit as the threshold voltage. The power supply circuit according to claim 1 or 2.
前記第1トランジスタの制御電極には前記整流回路からの電圧が供給され、前記第1トランジスタの第2電極には前記閾値電圧が供給される、請求項1〜3のいずれかに記載の電源回路。 The output control unit compares the voltage from the rectifier circuit with the threshold voltage, the first transistor changing to an on state or an off state, and an on state in response to the on state or the off state of the first transistor Or a second transistor that changes to an off state and switches between supply and non-supply of the voltage from the rectifier circuit to the output unit,
The power supply circuit according to claim 1, wherein a voltage from the rectifier circuit is supplied to a control electrode of the first transistor, and the threshold voltage is supplied to a second electrode of the first transistor. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009123609A JP5062440B2 (en) | 2009-05-21 | 2009-05-21 | Power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009123609A JP5062440B2 (en) | 2009-05-21 | 2009-05-21 | Power circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010271954A true JP2010271954A (en) | 2010-12-02 |
JP5062440B2 JP5062440B2 (en) | 2012-10-31 |
Family
ID=43419919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009123609A Expired - Fee Related JP5062440B2 (en) | 2009-05-21 | 2009-05-21 | Power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5062440B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013142936A (en) * | 2012-01-06 | 2013-07-22 | Onkyo Corp | Power circuit |
JP2013142940A (en) * | 2012-01-06 | 2013-07-22 | Onkyo Corp | Power circuit |
JP2013186494A (en) * | 2012-03-05 | 2013-09-19 | Onkyo Corp | Power supply circuit |
JP2015226352A (en) * | 2014-05-26 | 2015-12-14 | オムロン株式会社 | Power supply device |
JP2016152630A (en) * | 2015-02-16 | 2016-08-22 | オンキヨー株式会社 | Power circuit |
CN108279728A (en) * | 2018-04-08 | 2018-07-13 | 深圳市必易微电子有限公司 | Exchange turns direct current linear voltage-stabilizing circuit |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111937295B (en) | 2018-03-23 | 2023-08-18 | 三菱电机株式会社 | Motor driving device, electric blower, dust collector and hand dryer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08115134A (en) * | 1994-10-18 | 1996-05-07 | Tokai Rika Co Ltd | Power source circuit |
JPH08149086A (en) * | 1994-11-16 | 1996-06-07 | Nec Corp | Demodulator circuit |
-
2009
- 2009-05-21 JP JP2009123609A patent/JP5062440B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08115134A (en) * | 1994-10-18 | 1996-05-07 | Tokai Rika Co Ltd | Power source circuit |
JPH08149086A (en) * | 1994-11-16 | 1996-06-07 | Nec Corp | Demodulator circuit |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013142936A (en) * | 2012-01-06 | 2013-07-22 | Onkyo Corp | Power circuit |
JP2013142940A (en) * | 2012-01-06 | 2013-07-22 | Onkyo Corp | Power circuit |
JP2013186494A (en) * | 2012-03-05 | 2013-09-19 | Onkyo Corp | Power supply circuit |
JP2015226352A (en) * | 2014-05-26 | 2015-12-14 | オムロン株式会社 | Power supply device |
JP2016152630A (en) * | 2015-02-16 | 2016-08-22 | オンキヨー株式会社 | Power circuit |
CN108279728A (en) * | 2018-04-08 | 2018-07-13 | 深圳市必易微电子有限公司 | Exchange turns direct current linear voltage-stabilizing circuit |
Also Published As
Publication number | Publication date |
---|---|
JP5062440B2 (en) | 2012-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8953348B2 (en) | Switching power supply circuit and power factor controller | |
JP5062440B2 (en) | Power circuit | |
JP4254884B2 (en) | Power factor correction circuit | |
JP2006280138A (en) | Dc-dc converter | |
JP2009106038A (en) | Switching power supply unit | |
JP2016119761A (en) | Switching power supply circuit | |
JP5648316B2 (en) | Switching power supply | |
JP2016158398A (en) | Semiconductor device for power supply control | |
JP2010226807A (en) | Dc power supply apparatus | |
JP2009153234A (en) | Switching power supply device | |
JP2008289353A (en) | Ac/dc converter, and ac/dc conversion method using it | |
JP5905689B2 (en) | DC / DC converter, power supply device using the same, and electronic device | |
JP2017192210A (en) | Isolated dc/dc converter, power adapter and electronic apparatus using the same, and control method thereof | |
US9660541B2 (en) | Switching power supply device | |
JP2006149104A (en) | Switching power supply | |
JP5322572B2 (en) | Power supply | |
JP2010068676A (en) | Switching power supply | |
JP4973916B2 (en) | Protection circuit and switching power supply | |
JP2006129547A (en) | Switching power supply device | |
JP2004328948A (en) | Switching power circuit and switching regulator equipped with the switching power circuit | |
KR20150112838A (en) | Power supply device comprising the same | |
JP5915183B2 (en) | Power circuit | |
JP2003348846A (en) | Power circuit | |
JP2004048867A (en) | Multi-output switching power supply device | |
WO2020194661A1 (en) | Power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120711 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120724 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5062440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |