JP2010250700A - Ｅｅｐｒｏｍのデータエラーチェック方法、及び制御ユニット - Google Patents

Abstract

【課題】ＥＥＰＲＯＭ内の記憶領域に書き込まれた各種データの正当性の判断に要する検査時間を短縮する。
【解決手段】検査装置３からＥＥＰＲＯＭ２２についてのＣＲＣエラーチェック要求をＭＣＵ２１に送信する第１ステップと、前記ＣＲＣエラーチェック要求に従って、ＭＣＵ２１がＥＥＰＲＯＭ２２内の記憶領域に書き込まれているデータを各アドレス毎に読み出す第２ステップと、ＭＣＵ２１がＥＥＰＲＯＭから読み出した各アドレス毎のデータに基づいて各アドレス毎にＣＲＣコードを算出し、当該算出した各ＣＲＣコードを検査装置３に送信する第３ステップと、検査装置３が、ＭＣＵ２１から送信されてきたＣＲＣコードが予め定められた値に一致するか否かにより、ＥＥＰＲＯＭ２２内の各記憶領域に書き込まれているデータの正当性を判断する第４ステップとを備える。
【選択図】図１

Description

本発明は、ＥＥＰＲＯＭのデータエラーチェック方法、及び制御ユニットに関し、特に、基板上に配設されたＥＥＰＲＯＭに書き込まれているデータの正当性をチェックする技術に関する。

従来から、空気調和装置等の駆動制御ユニットのプリント基板に実装されてマイコン（MCU)にて制御されるＥＥＰＲＯＭには、出荷時には装置駆動用の各種設定値データが書き込まれており、装置設置後は当該装置の駆動状況を示す現地データが記憶される。しかし、当該ＥＥＰＲＯＭに予め定められた通りの上記各種設定値データが書き込まれていないと当該装置が誤動作するため、装置設置後に当該装置の駆動状況を示す現地データを書き込む動作が行われず、回収された故障装置の解析時に、当該解析に必要な上記現地データがＥＥＰＲＯＭに記憶されていない等の問題が発生するおそれがある。

このため、ＥＥＰＲＯＭに記憶されている各種データの正当性確保のために、出荷時に当該ＥＥＰＲＯＭに記憶されている各種データの読出しチェックが実施される。ＥＥＰＲＯＭが、上記現地データの記憶のみに使用されるのであれば、出荷時にＥＥＰＲＯＭに記憶されるデータはすべて0であるため、ＥＥＰＲＯＭの全記憶領域の加算値を求め、当該加算値が0を示すことをもってデータが正当と判断可能である。

しかし、機器を駆動するのに必要な上記各種設定値データがＥＥＰＲＯＭに書き込まれる場合は、上記のような加算値算出では正当性判断を行えず、ＥＥＰＲＯＭ内の記憶領域に書き込まれているデータについて、各アドレスが示す領域毎に当該領域用のデータが正確に書き込まれているかの正当性確認が必要である。このため、下記特許文献１に示されるように、ＥＥＰＲＯＭ内の記憶領域に書き込まれた上記各種設定値データの全てを読み出して、当該各種設定値データの正当性をチェックする。

また、下記特許文献２に示されるように、メモリへのデータ書込時に、全桁が0であるようなデータの書き込みは禁止した上で、このデータについてのＣＲＣチェックコードを発生させ、このＣＲＣチェックコードをデータとともに書き込み、データ正当性チェック時には、読み出したＣＲＣチェックコードの全桁が0であるかを判断し、否定的判断がなされたときには通常のＣＲＣチェック処理を行うデータエラーチェック方式も提案されている。このデータエラーチェック方式では、肯定的判断がなされたときには、読み出したデータの全桁が0であるかを判断し、読み出したデータの全桁が0でないときは通常のチェック処理を行い、読み出したデータの全桁が0であるときには、エラーが生じていると判断する。

特開平７−２１０２１５号公報 特開平６−１６１９０５号公報

しかし、上記特許文献１に示されるデータエラーチェック方式の場合、ＥＥＰＲＯＭの記憶領域への上記各種設定値データの書込量が多いと、当該ＥＥＰＲＯＭを制御するメモリ制御装置と、当該メモリ制御装置からのコード送信に基づいてデータ正当性を判断する検査設備との通信周期や通信遅れの影響が、データ書込量に比例して大きく出るため、装置出荷時におけるデータ正当性検査に長時間を要する。

また、上記特許文献２に示されるデータエラーチェック方式の場合は、読込み開始時に正しく書込まれていたか否かのチェックは可能であるが、書込まれた値が正しい値（書込みを期待する値）が書込まれたかのチェックを行うことはできない。

本発明は、上記の問題を解決するためになされたもので、ＥＥＰＲＯＭ内の記憶領域に書き込まれた各種データの正当性の判断に要する検査時間を短縮することを目的とする。

本発明の請求項１に記載の発明は、基板上に配設されたＥＥＰＲＯＭに書き込まれているデータの正当性をチェックするデータエラーチェック方法であって、
検査装置から前記ＥＥＰＲＯＭに対してのＣＲＣエラーチェック要求を、当該ＥＥＰＲＯＭのメモリ制御装置に送信する第１ステップと、
前記検査装置から受信した前記ＣＲＣエラーチェック要求に従って、前記メモリ制御装置が、前記ＥＥＰＲＯＭ内の記憶領域に書き込まれているデータを、前記各アドレス毎に読み出す第２ステップと、
前記メモリ制御装置が、前記ＥＥＰＲＯＭから読み出した前記各アドレス毎のデータに基づいて、前記各アドレス毎にＣＲＣコードを算出し、当該算出した各ＣＲＣコードを前記検査装置に送信する第３ステップと、
前記検査装置が、前記メモリ制御装置から送信されてきた前記ＣＲＣコードが、予め定められた値に一致するか否かにより、前記ＥＥＰＲＯＭ内の各記憶領域に書き込まれているデータの正当性を判断する第４ステップと
を備えるものである。

また、請求項３に記載の発明は、ＥＥＰＲＯＭ、及び当該ＥＥＰＲＯＭを制御するメモリ制御装置が設けられた制御ユニットであって、
前記メモリ制御装置は、
検査装置からの前記ＥＥＰＲＯＭに対するＣＲＣエラーチェック要求に従って、前記メモリ制御装置が、前記ＥＥＰＲＯＭ内の記憶領域に書き込まれているデータを、前記各アドレス毎に読み出し、
前記ＥＥＰＲＯＭから読み出した前記各アドレス毎のデータに基づいて、前記各アドレス毎にＣＲＣコードを算出し、当該算出した各ＣＲＣコードを、前記検査装置で行われる当該各アドレス毎のデータの正当性判断のためのＣＲＣコードとして、前記検査装置に送信するものである。

これらの発明によれば、メモリ制御装置が、ＥＥＰＲＯＭから読み出した各アドレス毎のデータに基づいて、当該各アドレス毎にＣＲＣコードを算出し、上記検査設備で行われる当該各アドレス毎のデータの正当性判断のためのＣＲＣコードとして当該検査装置に送信するので、従来技術のようにＥＥＰＲＯＭ内における正当性判断のチェック対象とするデータ自体を読み出して当該データの正当性をチェックする場合よりも、メモリ制御装置と検査装置との間のデータ送信回数が低減する。このため、ＥＥＰＲＯＭ内の記憶領域に書き込まれた各種データの正当性の判断に要する検査時間が短縮する。

また、従来技術の場合、ＥＥＰＲＯＭへのデータ書込処理を正しく行うことができたか否かのチェックは可能であるものの、書込処理の行われたデータが正しい値（書込みを期待する値）で書込まれたかのチェックができないのに対し、本発明によれば、書込処理の行われたデータが正しい値であるかをチェックすることが可能である。

また、請求項２に記載の発明は、請求項１に記載のＥＥＰＲＯＭのデータエラーチェック方法であって、前記ＥＥＰＲＯＭ内の記憶領域に書き込まれている各データの先頭を0以外として配列するものである。

また、請求項４に記載の発明は、請求項３に記載の制御ユニットであって、前記ＥＥＰＲＯＭは、その記憶領域に書き込まれている各データの先頭が0以外として配列されているものである。

これらの発明では、ＥＥＰＲＯＭ内の記憶領域に書き込まれている各データの先頭を0以外として配列するので、誤検出の可能性が非常に低いものとなっている。

本発明によれば、従来技術では行うことができなかったデータチェック（書込処理の行われたデータが正しい値であるかのチェック）、すなわち、ＥＥＰＲＯＭ内の記憶領域に書き込まれた各種データの正当性の判断が可能であり、さらに、当該各種データの正当性の判断に要する検査時間を短縮させることができる。

本発明の一実施形態に係るデータエラーチェック方法の実施に用いられるエラーチェックシステムの概略構成を示す図である。 エラーチェックシステムによるデータエラーチェック処理を示すフローチャートである。 CRCコードの算出処理を示すフローチャートである。

以下、本発明の一実施形態に係るデータエラーチェック方法及び制御ユニットについて図面を参照して説明する。

図１は、本発明の一実施形態に係るデータエラーチェック方法の実施に用いられるエラーチェックシステムの概略構成を示す図である。

図１に示すエラーチェックシステム１は、プリント基板１０等の基板上に配設されたＥＥＰＲＯＭに書き込まれているデータの正当性をチェックするシステムである。エラーチェックシステム１は、制御ユニット２と、検査装置３とを備える。

制御ユニット２は、本実施形態ではプリント基板１０上に実装されたＭＣＵ（マイクロコンピュータ）２１と、ＥＥＰＲＯＭ２２とを備える。制御ユニット２は、例えば空気調和装置等の電気機器（以下、空気調和装置を例にして説明する）に内蔵され、空気調和装置の各種動作を制御する。

ＥＥＰＲＯＭ２２には、空気調和装置の出荷時に当該装置駆動用の各種設定値データ等が書き込まれている。また、当該装置の設置後は、ＭＣＵ２１による制御の下、ＥＥＰＲＯＭ２２には、当該装置の駆動状況を示す現地データ等が記憶される。

また、ＥＥＰＲＯＭ２２の記憶領域の各アドレスが示す領域毎に書き込まれている各データは、その先頭を0以外として配列することが好ましい。

ＭＣＵ（メモリ制御装置の一例）２１は、ＥＥＰＲＯＭ２２へのデータ書込及びデータ読み出しを制御するマイクロコンピュータである。ＭＣＵ２１は、検査装置３から送信されてくるＣＲＣエラーチェック要求を受信し、このＣＲＣエラーチェック要求に従って、ＥＥＰＲＯＭ２２内の記憶領域に書き込まれているデータを、当該ＥＥＰＲＯＭ２２の記憶領域から各アドレス毎に読み出す。さらに、ＭＣＵ２１は、ＥＥＰＲＯＭ２２から読み出した上記各アドレス毎のデータに基づいて、当該各アドレス毎にＣＲＣコードを算出し、当該算出した各ＣＲＣコードを検査装置３に送信する。

検査装置３は、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域に書き込まれているデータの正当性を判断する処理等を行う。検査装置３は、ＥＥＰＲＯＭ２２についてのＣＲＣエラーチェック要求を、ＭＣＵ２１に送信する。また、検査装置３は、ＭＣＵ２１から送信されてくるＣＲＣコードに基づいて、当該ＣＲＣコードが予め定められた値に一致するか否かにより、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域に書き込まれているデータの正当性を判断する。

次に、ＣＲＣ（Cyclical（Cyclic） Redundancy Check）エラーチェックについて説明する。本実施形態では、CRC-CCITTの16bit方式を生成多項式として用いる。但し、本発明に係るデータエラーチェック方法に用いる生成多項式をこれに限定する趣旨ではない。ISO-CCITT規格に基づくＣＲＣコードxは、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域に書き込まれているデータdを、予め定められた上記CRC-CCITTの16bit方式の生成多項式p（X¹⁶+X¹²+X⁵+X⁰）で割ったときの余りとして定義される。当該生成多項式p（X¹⁶+X¹²+X⁵+X⁰）は、具体的には、２進数表示で「1 0001 0000 0010 0001」である。

例えば、ＥＥＰＲＯＭ２２内のアドレスa1が示す記憶領域に書き込まれているデータd1についてのＣＲＣコードx1を算出する場合、ＭＣＵ２１は、データd1を生成多項式p（X¹⁶+X¹²+X⁵+X⁰）で割ったときの余りとして、ＣＲＣコードx1を生成する演算を行う。この演算結果は、ＭＣＵ２１から検査装置３に送信される。

検査装置３は、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域に書き込まれている各データについての正確なＣＲＣコードを予め記憶している。検査装置３は、上記の例でいえば、データd1についての正確なＣＲＣコードx1と、上記演算結果が示すＣＲＣコードx1とが一致するか否かを判断する。検査装置３は、当該判断結果が両コードの一致を示す場合、ＥＥＰＲＯＭ２２内の記憶領域のアドレスが示す領域に書き込まれているデータが正当である（正確なデータが書き込まれている）と判断する。検査装置３は、当該判断結果が両コードの不一致を示す場合、当該データが不正（正確なデータが書き込まれていない）と判断する。

エラーチェックシステム１によるデータエラーチェックを説明する。図２は、エラーチェックシステム１による当該データエラーチェック処理を示すフローチャートである。

上記データエラーチェックの開始時、検査装置３が、ＭＣＵ２１にＣＲＣエラーチェック要求を送信する（Ｓ１）。

ＭＣＵ２１が、検査装置３からＣＲＣエラーチェック要求を受信すると（ＳＳ１）、当該ＣＲＣエラーチェック要求に従って、ＥＥＰＲＯＭ２２内の記憶領域に書き込まれているデータを各アドレス毎に、すなわち、1物理アドレスに対応するデータを読み出す（ＳＳ２）。

なお、ＥＥＰＲＯＭ２２の記憶領域における1物理アドレスは、2byte 構成になっており、制御に使用するデータおよび制御に使用するデータのチェック用コードにそれぞれ1byteが割り当てられて構成されている。制御に使用するデータの正当性確保が必要であるため、チェック用コードに対してはＣＲＣコードの算出は行わず、制御に使用するデータに対してＣＲＣコードを算出する。MCU21は、ＣＲＣコード算出の際に上位8ibitを0x00、下位8bitをEEPROMの読込み値として算出を行う。

そして、ＭＣＵ２１は、当該読み出した1物理アドレスのデータについて、当該データを上記生成多項式で除算し、その余りをＣＲＣコードとして算出する（ＳＳ３）。ＭＣＵ２１は、当該算出したＣＲＣコードを記憶しておく（ＳＳ４）。

ＭＣＵ２１は、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域であって、未だデータを読み出していないアドレスが示す領域があるか（すなわち、データを読み出していない残りのアドレスがあるか）を判断し（ＳＳ５）、未だデータを読み出していないアドレスが示す領域がある場合は（ＳＳ５でＹＥＳ）、ＳＳ２からＳＳ５までの処理を繰り返す。

ＭＣＵ２１は、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す全ての領域からデータを読み出して上記ＳＳ２からＳＳ５までの処理を終えた場合は（ＳＳ５でＮＯ）、この時点で得られているＥＥＰＲＯＭ２２の各領域に書き込まれている全てのデータを用いて算出されたＣＲＣコードを検査装置３に送信する（ＳＳ６）。

なお、ＭＣＵ２１は、上記ＳＳ２のＣＲＣコードの算出処理開始前に、内蔵するＣＲＣコード格納用のレジスタをゼロクリアしておく。その後、ＭＣＵ２１は、上記全てのアドレスが示す領域のデータを用いたＣＲＣコードの算出が完了して、当該算出したＣＲＣコードを検査装置３に送信完了するまでは、当該ＣＲＣコード格納用のレジスタをゼロクリアしない。

検査装置３が、ＭＣＵ２１から上記全てのアドレス領域のデータについてのＣＲＣコードを受信すると（Ｓ２）、当該受信した各ＣＲＣコードのそれぞれについて、予め記憶している各データについての正確なＣＲＣコードに一致するか否かを判断する（Ｓ３）。

ここで、検査装置３が、上記受信したＣＲＣコードが、予め記憶している正確なＣＲＣコードに一致しないと判断した場合（Ｓ３でＮＯ）、当該両チェックコードが一致しないと判断されたＥＥＰＲＯＭ２２上のデータがエラーであると判断する（Ｓ４）。すなわち、検査装置３は、ＥＥＰＲＯＭ２２において当該アドレスが示す領域には、本来書き込まれるべき正確なデータが書き込まれていないと判断する。

一方、検査装置３が、上記受信したＣＲＣコードが、予め記憶している正確なＣＲＣコードに一致すると判断した場合は（Ｓ３でＹＥＳ）、当該両チェックコードが一致すると判断されたデータが正当であると判断する（Ｓ５）。すなわち、検査装置３は、ＥＥＰＲＯＭ２２において当該アドレスが示す領域には、本来書き込まれるべき正確なデータが書き込まれていると判断する。

次に、CRCコードの算出処理（図２に示すＳＳ３の処理）を説明する。図３は、CRCコードの算出処理を示すフローチャートである。

ＭＣＵ２１は、ＣＲＣコードの算出時には、上述したように、本実施形態では、CRC-CCITTの16bit方式を生成多項式として用い、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域に書き込まれているデータdを、予め定められた上記生成多項式pで割ったときの余りをＣＲＣコードx1として算出する。以下に、ＣＲＣコードx1の算出方法を示す。下記に示す処理は、ＥＥＰＲＯＭ２２内の記憶領域から読み出した1物理アドレスのデータdについて、下位8bit，上位8bitの順で算出を行う。

ＭＣＵ２１は、ＣＲＣコード格納用のレジスタ（以下、ＣＲＣ格納レジスタ）をゼロクリアした後、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域に書き込まれているデータdを、生成多項式pを用いての除算の対象とされる算出用データとして、算出用データ格納レジスタに代入する（ＳＳ３１）。ここでは、ＭＣＵ２１は、まず最初に下位8bitの値を算出用データとして代入する。

続いて、ＭＣＵ２１は、ＣＲＣ格納レジスタにおいて、この時点で既に当該ＣＲＣ格納レジスタに記憶されている算出用データ1Byteに対する初期値としてのＣＲＣコード（後述するＳＳ３９により前の8bit(1Byte)計算で得られたＣＲＣコードが存在する場合は、当該前の8bit(1Byte)計算で得られたＣＲＣコード）を1bit左へシフトさせる（ＳＳ３２）。ＭＣＵ２１は、この1bit左シフト時に、ＣＲＣ格納レジスタにおいて桁あふれが発生した場合（ＳＳ３３でＹＥＳ）、ＣＲＣコードx1と生成多項式pとのXOR（排他的論理和）をＣＲＣコード(CRC格納レジスタ)に代入する（ＳＳ３４）。なお、ＭＣＵ２１は、この1bit左シフト時に、ＣＲＣ格納レジスタにおいて桁あふれが発生しない場合は（ＳＳ３３でＮＯ）、ＳＳ３４の処理をスキップする。

さらに、ＭＣＵ２１は、算出用データ格納レジスタにおいて、上記代入した算出用データを1bit左へシフトさせる（ＳＳ３５）。ＭＣＵ２１は、この1bit左シフト時に、算出用データ格納レジスタにおいて桁あふれが発生した場合（ＳＳ３６でＹＥＳ）、ＣＲＣコードxと0x0001とのXOR（排他的論理和）をＣＲＣコード(CRC格納レジスタ)に代入する（ＳＳ３７）。なお、ＭＣＵ２１は、この1bit左シフト時に、算出用データ格納レジスタにおいて桁あふれが発生しない場合は（ＳＳ３６でＮＯ）、ＳＳ３７の処理をスキップする。

ここで、ＭＣＵ２１は、上記算出用データの1bit左へのシフトを8回行ったかを判断し（ＳＳ３８）、当該シフトを未だ8回行っていないと判断した場合は（ＳＳ３８でＮＯ）、処理をＳＳ３２に戻す。ＭＣＵ２１は、当該シフトを8回行ったと判断した場合は（ＳＳ３８でＹＥＳ）、この時点でのＣＲＣ格納レジスタの値を次の8bit(1Byte)計算のための初期値とするＣＲＣコードとして算出する（ＳＳ３９）。

なお、ＭＣＵ２１は、同様に、上位8bitについてもＳＳ３１〜ＳＳ３９の処理を行って、ＣＲＣコードを算出する。

以上のように、本実施形態によるデータエラーチェック方法によれば、従来技術のようにＥＥＰＲＯＭ２２内における正当性判断のチェック対象とするデータ自体を読み出して当該データの正当性をチェックする場合よりも、メモリ制御装置と検査装置との間のデータ送信回数が低減するため、ＥＥＰＲＯＭ２２内の記憶領域の各アドレスが示す領域に書き込まれた各種データの正当性の判断に要する検査時間が短縮する。

なお、本発明は上記実施の形態の構成に限られず種々の変形が可能である。例えば、上記実施形態では、ＥＥＰＲＯＭを例にして本発明を説明しているが、他の不揮発性メモリに対しても本発明の適用が可能である。

また、上記実施形態では、上記図１乃至図３に示した構成及び処理は、本発明に係るデータエラーチェック方法及び制御ユニットの一例を示すものに過ぎず、本発明を当該構成及び処理に限定する趣旨ではない。

１ エラーチェックシステム
２ 制御ユニット
２１ ＭＣＵ
２２ ＥＥＰＲＯＭ
３ 検査装置
１０ プリント基板

Claims (4)

1. 基板上に配設されたＥＥＰＲＯＭに書き込まれているデータの正当性をチェックするデータエラーチェック方法であって、
   検査装置から前記ＥＥＰＲＯＭに対してのＣＲＣエラーチェック要求を、当該ＥＥＰＲＯＭのメモリ制御装置に送信する第１ステップと、
   前記検査装置から受信した前記ＣＲＣエラーチェック要求に従って、前記メモリ制御装置が、前記ＥＥＰＲＯＭ内の記憶領域に書き込まれているデータを、前記各アドレス毎に読み出す第２ステップと、
   前記メモリ制御装置が、前記ＥＥＰＲＯＭから読み出した前記各アドレス毎のデータに基づいて、前記各アドレス毎にＣＲＣコードを算出し、当該算出した各ＣＲＣコードを前記検査装置に送信する第３ステップと、
   前記検査装置が、前記メモリ制御装置から送信されてきた前記ＣＲＣコードが、予め定められた値に一致するか否かにより、前記ＥＥＰＲＯＭ内の各記憶領域に書き込まれているデータの正当性を判断する第４ステップと
   を備えるＥＥＰＲＯＭのデータエラーチェック方法。
2. 前記ＥＥＰＲＯＭ内の記憶領域に各アドレス毎に書き込まれている各データの先頭を0以外として配列する請求項１に記載のＥＥＰＲＯＭのデータエラーチェック方法。
3. ＥＥＰＲＯＭ、及び当該ＥＥＰＲＯＭを制御するメモリ制御装置が設けられた制御ユニットであって、
   前記メモリ制御装置は、
   検査装置からの前記ＥＥＰＲＯＭに対するＣＲＣエラーチェック要求に従って、前記メモリ制御装置が、前記ＥＥＰＲＯＭ内の記憶領域に書き込まれているデータを、前記各アドレス毎に読み出し、
   前記ＥＥＰＲＯＭから読み出した前記各アドレス毎のデータに基づいて、前記各アドレス毎にＣＲＣコードを算出し、当該算出した各ＣＲＣコードを、前記検査装置で行われる当該各アドレス毎のデータの正当性判断のためのＣＲＣコードとして、前記検査装置に送信する制御ユニット。
4. 前記ＥＥＰＲＯＭは、その記憶領域に各アドレス毎に書き込まれている各データの先頭が0以外として配列されている請求項３に記載の制御ユニット。

Images