JP2010230780A

JP2010230780A - 液晶表示装置及びその製造方法

Info

Publication number: JP2010230780A
Application number: JP2009075839A
Authority: JP
Inventors: Takuo Kinoshita; 卓生木下; Sukeyuki Ito; 祐之伊藤
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2009-03-26
Filing date: 2009-03-26
Publication date: 2010-10-14
Anticipated expiration: 2029-03-26
Also published as: JP5500537B2

Abstract

【課題】信号線と下電極との間で短絡が発生し難い、信頼性の高い液晶表示装置を提供す
る。
【解決手段】一対の基板のうち、第１基板ＡＲを被覆する第１の絶縁膜１５と、走査線１
２及びコモン配線１３と交差する方向に、第１の絶縁膜１５上に設けられた複数の信号線
１７と、複数の走査線１２及び信号線１７で区画された領域毎に形成されているとともに
コモン配線１３に接続された下電極１４と、下電極１４の表面に形成された第２の絶縁膜
１８と、第２の絶縁膜１８上に平面視で下電極１４と重畳するように形成され、複数のス
リット２０を有する上電極２１とを備えた液晶表示装置１０において、コモン配線１３は
、該コモン配線１３が配設された領域に隣接する走査線１２の一方側に寄せて配設され、
下電極１４は、コモン配線１３の側面に段差１４ａが形成されるように、コモン配線１３
を覆っている。
【選択図】図２

Description

本発明は、フリンジフィールドスイッチング（Fringe Field Switching：以下、「ＦＦ
Ｓ」という。）モードの液晶表示装置に関し、特に、信号線と共通電極（以下、下電極と
もいう）との短絡を抑制したＦＦＳモードの液晶表示装置に関する。

横電界方式の液晶表示装置として、一方の基板にのみ画素電極及び共通電極からなる一
対の電極を備えたＦＦＳモードの液晶表示装置が知られている。このＦＦＳモードの液晶
表示装置は、液晶層に電界を印加するための画素電極と共通電極をそれぞれ絶縁膜を介し
て異なる層に配置したものであり、広視野角かつ高コントラストであり、さらに低電圧駆
動ができると共により高透過率であるため明るい表示が可能となるという特徴を備えてい
る。加えて、ＦＦＳモードの液晶表示装置は、平面視で画素電極と共通電極との重畳面積
が大きいために、より大きな保持容量が副次的に生じ、別途補助容量電極を設ける必要が
なくなるという長所も存在している。

しかし、従来より蒸着方法として、真空蒸着法やスパッタリングなどの物理蒸着法、熱
分解による有機金属化学蒸着法などにより製造されており、このようなＦＦＳモードの液
晶表示装置では、信号線がコモン配線と交差する位置に積層による段差が生じ、段差の側
面領域の膜厚が薄くなることで絶縁耐圧が低下しやすく、断線故障ないし短絡故障が時折
り見受けられた。従来のＦＦＳモードの液晶表示装置では、コモン配線の表面は下電極で
被覆され、下電極の表面はゲート絶縁膜で被覆されており、ゲート絶縁膜の表面には信号
線が形成されており、さらに、走査線及び信号線の交差部近傍にはスイッチング素子とし
ての薄膜トランジスタＴＦＴ（Thin Film Transistor）が形成されている。そのため、製
造時には、ゲート絶縁膜表面の全面に例えばアモルファスシリコン（ａ−Ｓｉ）層及びｎ
^＋ａ−Ｓｉ層を成膜した後、フォトリソグラフィー法によってＴＦＴ形成用の半導体層を
パターニングしている。このとき、ａ−Ｓｉ層及びｎ^＋ａ−Ｓｉ層に対してフォトリソグ
ラフィー法を適用してパターニングする前に純水による洗浄工程があるが、純水とｎ^＋ａ
−Ｓｉ層との間で静電気が発生するため、この静電気によってｎ^＋ａ−Ｓｉ層とコモン配
線との間でスパークが発生し、ｎ^＋ａ−Ｓｉ層と下電極との間の第１の絶縁膜に絶縁破壊
が生じることがある。

半導体基板において、形成された微細な段差に金属膜を成膜するとき、段差の側面領域
と、段差の周囲の平坦部分での膜厚の比率をステップカバレッジといい、段差の周囲の平
坦部分での膜厚をＡ、段差の側面領域での膜厚をＢとするとき、ステップカバレッジはＢ
／Ａと表される。この値が１より大きいほどカバレッジ性がよく、１より小さいほどカバ
レッジ性が悪い。段差の周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が薄い
とカバレッジ性が悪く、段差の側面領域に微細な穴やクラックが生じやすい。

この状態で、第１の絶縁膜の表面にソースレイヤーを製膜した後に信号線、ソース電極
及びドレイン電極等をパターニングすると、ソースレイヤーがゲート絶縁膜の破壊された
箇所に進入するので、信号線と下電極とが短絡してしまい、線欠陥として表れることがあ
る。このような現象が生じる原因は、コモン配線と下電極とにより形成される段差が大き
く、しかも、コモン配線と下電極を被覆しているゲート絶縁膜のステップカバレッジが悪
いため、コモン配線と下電極の側面を被覆しているゲート絶縁膜の厚さが薄くなってしま
うためである。このようにコモン配線と下電極とにより形成される段差が大きくなる理由
は、
（１）コモン配線を、このコモン配線が配設された領域に隣接する走査線の一方側に寄せ
て配設して開口率を向上させると共に表示画質を向上させるため、
（２）コモン配線と下電極間の接触抵抗を小さくするために最大限にコモン配線と下電極
間の接触面積を大きくする必要があるため、
走査線側に下電極がはみ出さないようにコモン配線の側面と同一位置に側面が形成される
ようにしているためである。

このような、課題を解決する方法として、下記特許文献１には、絶縁膜を２重にするこ
とで、静電気等に対して充分な絶縁破壊強度を確保することができる半導体装置が開示さ
れている。下記特許文献１に開示されている半導体装置において、絶縁膜を酸化ケイ素膜
又はチッ化ケイ素膜からなる第１の絶縁膜と耐熱性の有機系材料からなる第２の絶縁膜の
２層構造としている。そして、第２の絶縁膜は、粘性を大きくした液状物を塗布すること
により形成されているため、肩はダレて絶壁にならず、膜端部の形状が緩和されてなだら
かな斜面状（テーパー状）となるため、従来に比べ絶縁膜の膜厚を増加することができ、
静電気に対して充分な絶縁破壊強度を確保できるとしている。

特開平０６−１１２３３３号公報

しかし、上記特許文献１に開示されている半導体装置のような絶縁膜の端部を斜面状に
して十分な膜厚を得る方法では、下電極の端部の上部側に形成された絶縁膜は、端部を斜
面状としてステップカバレッジをよくしたとはいえ、平坦部に比べると膜厚が薄くなって
いることには変わりはなく、絶縁膜全体に亘って十分な厚さに形成することは困難である
。そのため、上記特許文献１に開示されている半導体装置においても、洗浄中に発生した
静電気と下電極との間で発生した電界によって下電極の斜面状の端部の上側に形成されて
いる厚さが薄い部分で局所的に静電破壊されてしまうことがある。

本発明者らは、上記のような従来技術の問題点を解決すべく種々検討を重ねた結果、ス
パーク発生の起点となるコモン配線上に形成される下電極を延設して複数の段差を形成す
ることで、第１の絶縁膜のＣＶＤ成膜時にエッジ部の膜厚形成不足を解消させることがで
きることを見出し、本発明を完成するに至ったのである。すなわち、本発明の目的は、下
電極と信号線間の短絡を抑制し、線欠陥の発生を少なくした、信頼性の高いＦＦＳモード
の液晶表示装置を提供することにある。

また、本発明の他の目的は、上記本発明の効果を奏することができるＦＦＳモードの液
晶表示装置の製造方法を提供することにある。

上記目的を達成するため、本発明の液晶表示装置は、液晶層を挟持した一対の基板のう
ち、一方の基板上には、平行に設けられた複数の走査線及びコモン配線と、前記走査線、
前記コモン配線及び前記一方の基板を被覆する第１の絶縁膜と、前記走査線及び前記コモ
ン配線と交差する方向に、前記第１の絶縁膜上に設けられた複数の信号線と、前記走査線
及び前記信号線の交差部近傍に設けられた薄膜トランジスタと、前記第１の絶縁膜の下に
形成されているとともに前記コモン配線に接続された下電極と、前記薄膜トランジスタと
、前記信号線と、前記第１の絶縁膜との表面に形成された第２の絶縁膜と、前記第２の絶
縁膜上に平面視で前記下電極と重畳するように形成され、スリットを有する上電極と、を
備え、前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示
領域と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、前
記コモン配線は、該コモン配線が配設された領域に隣接する前記走査線の一方側に寄せて
配設され、前記下電極は、前記コモン配線の側面に複数の段差が形成されるように前記コ
モン配線を覆っていることを特徴とする。

本発明の液晶表示装置は、液晶層を挟持した一対の基板のうち、一方の基板上には、平
行に設けられた複数の走査線及びコモン配線と、前記走査線、コモン配線及び露出してい
る前記第１基板を被覆する第１の絶縁膜と、前記走査線及びコモン配線と交差する方向に
、前記第１の絶縁膜上に設けられた複数の信号線と、前記走査線及び信号線の交差部近傍
に設けられた薄膜トランジスタＴＦＴ（Thin Film Transistor）と、複数の前記走査線及
び信号線で区画された領域毎に、前記第１の絶縁膜の下に形成されているとともに前記コ
モン配線に接続された透明導電性材料からなる下電極と、前記薄膜トランジスタ及びその
電極と、前記信号線と、露出している前記第１の絶縁膜の表面に形成された第２の絶縁膜
と、前記第２の絶縁膜上に平面視で前記下電極と重畳するように形成され、互いに平行に
設けられた複数のスリットを有する透明導電性材料からなる上電極と、を備えている。そ
れによって本発明の液晶表示装置はＦＦＳモードの液晶表示装置として作動する。ここで
は、下電極は共通電極として作動し、上電極が画素電極として作動する。

そして、本発明の液晶表示装置では、下電極を、コモン配線の側面に段差が形成される
ように、コモン配線を覆うように形成し、コモン配線と下電極とにより複数の段差が形成
されるようにしている。このような構成であると、これらの表面に第１の絶縁膜を被覆し
ても、個々の段差は小さいので第１の絶縁膜の厚さが薄くなることが抑制され、前述のよ
うな第１の絶縁膜が洗浄等の製造工程中に静電気によって絶縁破壊されることが抑制され
るようになる。従って、本発明の液晶表示装置によれば、信号線とコモン配線との間の短
絡が抑制されるので、線欠陥の少ない液晶表示装置を提供することができる。

また、本発明の液晶表示装置では、下電極は下電極間のコモン配線の表面をも覆うよう
にしている。通常、下電極は複数の前記走査線及び信号線で区画された領域毎に形成され
ていればよいものであるが、下電極間のコモン配線の表面をも覆うようにすると、コモン
配線と交差する部分で信号線の両側の第１の絶縁膜に段差が生じないので、より洗浄時の
静電気による第１の絶縁膜の絶縁破壊を抑制することができるようになる。

また、本発明の液晶表示装置では、コモン配線は、このコモン配線が配設された画素領
域に隣接する走査線の一方側に寄せて配設されている。このような構成を採用することに
より、コモン配線が１画素内の中央部に位置することがなくなるので、開口率を大きくす
ることができ、また、１画素がコモン配線によって２つの領域に分割されることがなくな
るので、表示画質が良好となる。

また、本発明の液晶表示装置においては、前記下電極の段差部分の幅は、前記コモン配
線の側面から２．２５μｍ以上であることが好ましい。

走査線及びコモン配線の厚さは０．２μｍ程度であり、下電極の厚さは０．１μｍ程度
であり、さらにゲート絶縁膜とも称される第１の絶縁膜の厚さは一般に０．４μｍ程度で
ある。そのため、下電極の段差部分の幅をコモン配線の側面から２．２５μｍ以上とする
ことにより、信号線の線幅のバラツキやパターンズレを考慮しても、下電極の上層に成膜
される第１の絶縁膜の厚さを段差部分の側面においても静電気による絶縁破壊を十分抑制
できる厚さにすることができる。そのため、本発明の液晶表示装置によれば、信号線とコ
モン配線との間の短絡をより抑制することができ、より線欠陥が少ない液晶表示装置を提
供することができる。下電極の段差の幅が２．２５μｍ未満となると、下電極と信号線と
の間の短絡が多くなるので好ましくない。

また、本発明の液晶表示装置においては、前記下電極の段差部分は、前記コモン配線と
前記信号線とが交差する位置の近傍にのみ形成されていることが好ましい。

本発明は下電極と信号線との間の短絡防止を目的とするものであるから、下電極の段差
部分はコモン配線と信号線とが交差する部分のみ形成すれば十分である。そのため、本発
明の液晶表示装置によれば、線欠陥の発生が抑制されていると共に、開口率が大きく、し
かも、表示画質が良好な液晶表示装置を提供することができる。

また、本発明の液晶表示装置においては、前記第１の絶縁膜のステップカバレッジは、
前記下電極上の平坦部に形成された絶縁膜の厚さをＡとし、前記下電極の段差の側面に形
成された絶縁膜の厚さをＢとしたとき、
Ｂ／Ａ≧１
の関係を満たすように形成されていることが好ましい。

第１の絶縁膜のステップカバレッジがＢ／Ａ≧１の関係を満たすようにすれば、段差の
周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が十分厚くカバレッジ性が良い
と判断でき、第１の絶縁膜に十分な絶縁耐圧を付与することができる。そのため、本発明
の液晶表示装置によれば、第１の絶縁膜の絶縁耐力を大きくすることができるので、信号
線とコモン配線との間の短絡をより抑制することができ、より線欠陥の発生が少ない液晶
表示装置を提供することができる。ステップカバレッジがＢ／Ａ<１の関係になると、段
差の周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が薄くなり、段差の側面領
域に微細な穴やクラックが生じやすく、下電極と信号線との間の短絡が多くなるので好ま
しくない。

また、本発明の液晶表示装置においては、前記非表示領域にはダミー画素が形成されて
おり、前記下電極の段差部分は前記ダミー画素に形成されていることが好ましい。

ダミー画素領域は、表示領域に隣接した領域に形成され、実際の表示には寄与しない領
域である。しかし、ダミー画素が形成されていることにより、表示領域の各層の膜厚とダ
ミー画素の各層の膜厚とを同一とすることができるため、表示領域の周辺部の画素の表示
画質が非表示領域と隣接していることによる悪影響を受けることが少なくなる。また、ダ
ミー画素は、表示領域周辺に形成されているため、外部からの静電気等のストレスを吸収
することができるので、表示領域内の画素に欠陥が発生することを抑制できる。そのため
、本発明の液晶表示装置によれば、ダミー画素においても信号線とコモン配線との間の短
絡を抑制することができるから、ダミー画素が正常に機能することで表示領域内の表示画
素の欠陥を抑制した信頼性の高い液晶表示装置を提供することができる。

さらに本発明の液晶表示装置の製造方法は、以下の（１）〜（９）の工程を含むことを
特徴とする。
（１）透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲー
ト電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする
工程、
（２）前記（１）の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、各画
素に対応する位置に、前記下電極間のコモン配線の表面を覆うと共に、コモン配線の側面
を超えて延在するように下電極をパターニングする工程、
（３）前記（２）の工程で得られた基板の表面全体に亘って第１の絶縁膜を被覆する工程
、
（４）前記第１の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによ
りゲート電極部分に対応する位置に半導体層をパターニングする工程、
（５）前記（４）の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチング
することにより、前記走査線及びコモン配線と交差する方向に信号線を、それぞれの画素
毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパターニングする工
程、
（６）前記（５）の工程で得られた基板の表面全体に亘って第２の絶縁膜を被覆する工程
、
（７）前記それぞれの画素のドレイン電極上に位置する前記第２の絶縁膜にコンタクトホ
ールを形成する工程、
（８）前記（７）の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッ
チングすることにより各画素に複数のスリットを有する上電極をパターニングすると共に
、前記上電極とドレイン電極とを電気的に導通させる工程、
（９）前記（８）の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間
に液晶を封入する工程。

本発明の液晶表示装置の製造方法によれば、上記効果を奏する本発明のＦＦＳモードの
液晶表示装置を製造することができる。

実施形態のＦＦＳモードの液晶表示装置の平面図である。実施形態のＦＦＳモードの液晶表示装置のアレイ基板側の２画素分の概略平面図である。図２のIII−III線に沿った概略断面図である。図４Ａ〜図４Ｆは実施形態の１画素分の製造工程を順を追って示す図１のIII−III線に対応する部分の断面図である。図５Ａ〜図５Ｃは実施形態の１画素分の製造工程を順を追って示す図４に続く断面図である。図６Ａは、図２のVIA部分の信号線までを透過した拡大平面図であり、図６Ｂは、図６ＡのVIB−VIB線での断面図である。図７Ａは、従来例の図６Ｂに対応する断面図であり、図７Ｂはスパーク状態を示した断面図である。図８Ａは、従来例の短絡状態を示した図６Ａに対応する平面図であり、図８Ｂは、図８ＡのVIIIB−VIIIB線での断面図である。

以下、図面を参照して本発明の実施形態を説明する。但し、以下に示す実施形態は、本
発明の技術思想を具体化するための液晶表示装置としてＦＦＳモードの液晶表示装置を例
示するものであって、本発明をこのＦＦＳモードの液晶表示装置に特定することを意図す
るものではなく、特許請求の範囲に含まれるその他の実施形態のものにも等しく適応し得
るものである。なお、この明細書における説明のために用いられた各図面においては、各
層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異な
らせて表示しており、必ずしも実際の寸法に比例して表示されているものではない。

本発明の実施形態のＦＦＳモードの液晶表示装置１０を図１〜図６を参照して説明する
。本実施形態に係る液晶表示装置１０は、図１に示すように、アレイ基板ＡＲ及びカラー
フィルター基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるシール材２５と、アレイ基板Ａ
Ｒ、カラーフィルター基板ＣＦ及びシール材２５により囲まれた領域に液晶（図示省略）
が液晶注入口２７から注入され液晶注入口２７が封止材２８で封止された構成の液晶表示
装置である。この液晶表示装置１０においては、シール材２５により囲まれた領域が表示
領域２６を形成しており、この表示領域２６の周囲に設けられる画像が認識されない領域
が液晶表示装置１０の非表示領域２９となる。

アレイ基板ＡＲは、ガラス等で形成された矩形状の第１の透明基板１１の表面に液晶駆
動用の各種配線等が形成されたものである。このアレイ基板ＡＲはカラーフィルター基板
ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼り合わせた際に外部に延在
する延在部１１ａが形成されるようになっており、この延在部１１ａには駆動信号を出力
するＩＣチップあるいはＬＳＩ等からなるドライバーＤｒが設けられている。

この実施形態のＦＦＳモードの液晶表示装置１０のアレイ基板ＡＲは、透明基板１１の
表面全体に亘って、フォトリソグラフィー法あるいはエッチング法等によって、複数の走
査線１２及び複数のコモン配線１３が互いに平行になるように形成する（図２、図４Ａ参
照）。なお、本発明にかかる液晶表示装置１０では、開口率を向上させると共に表示画質
を向上させるため、コモン配線１３を走査線１２の一方側に寄せて配設している。

次いで、走査線１２及びコモン配線１３を形成した透明基板１１の表面全体に亘ってＩ
ＴＯ（Indium Thin Oxide）又はＩＺＯ（Indium Zink Oxide）等からなる透明導電性層を
被覆し、同じくフォトリソグラフィー法等によって下電極１４を形成する。このとき、下
電極１４は、図４Ｂ、図６Ａ及び図６Ｂに示すように、各画素間のコモン配線１３の表面
をも覆うと共に、複数の段差１４ａが幅Ｘにわたって形成されるようコモン配線１３の表
面を覆うようにする。なお、ここでは下電極１４の一部を、信号線１７と平面視で重畳す
る位置において、隣接する画素の走査線１２を覆う位置まで延在させている。

このようにして下電極１４を形成した後、この表面全体に窒化ケイ素層からなる第１の
第１の絶縁膜１５を被覆する（図４Ｃ参照）。このとき、第１の絶縁膜１５は、下電極１
４に形成された複数の段差１４ａ上に成膜されるため、第１の絶縁膜１５も複数の段差が
形成される。

次いで、ａ−Ｓｉ層１６ａ及びｎ^＋ａ−Ｓｉ層１６ｂを第１の絶縁膜１５の表面全体に
亘って被覆した後に、同じくフォトリソグラフィー法等によって、ＴＦＴ形成領域にａ−
Ｓｉ層１６ａ及びｎ^＋ａ−Ｓｉ層１６ｂからなる半導体層１６を形成する（図４Ｄ、図４
Ｅ参照）。この半導体層１６が形成されている位置の走査線１２の領域がＴＦＴのゲート
電極Ｇを形成する。

次いで、半導体層１６を形成した透明基板１１の表面全体に亘って導電性層を被覆し、
同じくフォトリソグラフィー法等によって、信号線１７及びドレイン電極Ｄを形成する（
図５Ａ参照）。この信号線１７のソース電極Ｓ部分及びドレイン電極Ｄ部分は、いずれも
半導体層１６の表面に部分的に重なっている。

ここで、図７、図８を参照して本実施形態の場合と従来例の場合とを比較して説明する
。図４Ｆに示す工程では、半導体層１６ｂを成膜した後、純水ＷＴで洗浄する工程がある
。従来例では、コモン配線１３上の第１の絶縁膜１５は、図７Ａに示すように下電極１４
がエッジ部Ｅを有しており、その上層に第１の絶縁膜１５を形成しているため、第１の絶
縁膜１５の平坦部の厚さＡ'に比べ、エッジ部Ｅに形成された第１の絶縁膜の厚さＢ'が薄
くなり、ステップカバレッジ（Ｂ'／Ａ'）が悪くなる。

このとき、半導体層１６は、図７Ｂで示したように、コモン配線１３上の第１の絶縁膜
１５の表面にも成膜され、この状態で洗浄される。そのため、純水ＷＴによる洗浄中に、
純水ＷＴとｎ^＋ａ−Ｓｉ層１６ｂとの間での摩擦により発生した静電気がｎ^＋ａ−Ｓｉ層
１６ｂ及びａ−Ｓｉ層１６ａを経てコモン配線１３上に形成された下電極１４との間でス
パーク２２を起し、下電極１４上に薄く形成された第１の絶縁膜１５が破壊されて傷２３
が形成されてしまう（図８Ｂ参照）。そして、この第１の絶縁膜１５に傷２３を残したま
ま図４Ｆに示す工程に進んで、第１の絶縁膜１５の上層に信号線１７を形成すると、ソー
スレイヤー形成時にソースレイヤーが第１の絶縁膜１５の破壊された傷２３に進入するの
で、信号線１７と下電極１４とが短絡してしまい、線欠陥不良となる。

そこで、本実施形態では、図６Ａ、図６Ｂに示すように、下電極１４はコモン配線１３
を覆うように複数の段差１４ａが幅Ｘにわたって形成されるようにしている。そして、こ
の段差１４ａを覆うように第１の絶縁膜１５を形成することにより、第１の絶縁膜１５は
、平坦部の厚さＡと段差１４ａ部の厚さＢとがほぼ同じになるように形成される。そのた
め、この段差部分の第１の絶縁膜１５のステップカバレッジ（Ｂ／Ａ）が良化し、すなわ
ち、第１の絶縁膜１５が従来例のものよりも厚く形成されるため、静電気に対する絶縁耐
力が向上し、純水ＷＴによる洗浄中に発生した静電気により第１の絶縁膜１５が破壊され
ることが抑制され、その結果、下電極１４と信号線１７間の短絡２４を抑制することがで
きるようになる。

なお、本実施形態では、下電極１４の一部を、信号線１７と平面視で重畳する位置にお
いて、隣接する画素の走査線１２を覆う位置まで延在させているため、上述の信号線１７
とコモン配線１３との間に生じる効果を、信号線１７と走査線１２との間にも期待できる
ようになる、そのため、本実施形態では、信号線１７と走査線１２との間に形成される可
能性がある短絡も抑制することができるようになる。

次に、本実施形態の液晶表示装置１０を完成させるために、この基板の表面全体に窒化
ケイ素層からなる第２の絶縁膜１８を被覆した後、ドレイン電極Ｄに対応する位置の第２
の絶縁膜１８にコンタクトホール１９を形成してドレイン電極Ｄの一部を露出させる（図
５Ｂ参照）。さらに、この表面全体に亘ってＩＴＯ等からなる透明導電性層を被覆し、同
じくフォトリソグラフィー法等によって、図２に示したパターンとなるように、走査線１
２及び信号線１７で囲まれた領域の第２の絶縁膜１８上に、互いに平行に複数のスリット
２０を有する上電極２１を形成する（図５Ｃ参照）。このスリット２０は、フリンジフィ
ールド効果を発生させるためのものである。この上電極２１はコンタクトホール１９を介
してドレイン電極Ｄと電気的に接続されているため、画素電極として機能する。

次に、この表面全体に亘り所定の配向膜（図示せず）を形成することによりアレイ基板
ＡＲが完成される。このようにして製造されたアレイ基板ＡＲと別途製造されたカラーフ
ィルター基板とを対向させ、周囲をシール材２５で貼り合わせて両基板間に形成された空
間に液晶を封入することにより実施形態に係るＦＦＳモードの液晶表示装置１０が得られ
る。なお、カラーフィルター基板ＣＦの詳細な説明は省略したが、ガラス等の透明基板の
表面にカラーフィルター層、オーバーコート層及び配向膜がそれぞれ積層されており、共
通電極が設けられていない他は従来のＴＮ（Twisted Nematic）方式の液晶表示装置用の
ものと実質的に同一の構成を備えている。

このようにして作製された実施形態のＦＦＳモードの液晶表示装置によれば、下電極の
表面にステップカバレッジの良好な第１の絶縁膜が形成されるので、静電気による第１の
絶縁膜の破壊が抑制され、その結果、下電極と信号線との間での短絡を抑制することがで
き、信頼性の高い液晶表示装置を提供することができる。

なお、本実施形態では、下電極の段差はコモン配線に沿って全面に形成されている例を
示したが、短絡の起こりやすい場所のみ、例えばコモン配線と信号線とが交差する位置の
近傍にのみ形成されるようにしてもよい。このようにすることで、下電極と信号線との間
の短絡防止の目的を達することができ、表示画質が良好なＦＦＳモードの液晶表示装置を
提供することができる。

なお、下電極の複数の段差の幅Ｘは、第１の絶縁膜を十分な厚さで成膜できるようにす
るために、２．２５μｍ以上とするとよい。下電極の厚さは０．１μｍ程度であるが、ゲ
ート絶縁膜と称される第１の絶縁膜の厚さは通常０．４μｍ程度も必要である。下電極の
複数の段差の幅Ｘを２．２５μｍ以上とすることで、信号線の線幅のバラツキやパターン
ズレを考慮しても、下電極の上層に成膜される第１の絶縁膜の厚さを段差部分の側面にお
いても静電気による絶縁破壊を十分抑制できる厚さにすることができるようになる。この
下電極の複数の段差の幅Ｘが２．２５μｍ未満となると、下電極と信号線との間の短絡が
多くなるので好ましくない。

また、本実施形態におけるステップカバレッジ（Ｂ／Ａ）の値の算出に用いる第１の絶
縁膜の平坦部の膜厚Ａの測定箇所は、段差最上部の平坦部中央、又は段差周囲の平坦部で
あることがのぞましく、側面領域の膜厚Ｂの測定箇所は該当段差部の最薄部とすることが
のぞましく、これにより正確にステップカバレッジ（Ｂ／Ａ）の値を算出できる。

また、本実施形態における第１の絶縁膜の平坦部の膜厚Ａと、側面領域の膜厚Ｂとの比
であるステップカバレッジ（Ｂ／Ａ）の値は、１以上となるようにするとよい。そのよう
にすることで、側面領域の膜厚Ｂが平坦部の膜厚Ａと比較して十分に厚く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっており、微細な穴やクラックが生じる
ことなく安定した金属膜や絶縁膜が成膜できる。このようにすることで、第１の絶縁膜に
十分な絶縁耐圧を付与することができるため、第１の絶縁膜の絶縁耐力を大きくすること
ができ、信号線とコモン配線との間の短絡をより抑制することができるので、より線欠陥
の発生が少ない液晶表示装置を提供することができる。ステップカバレッジ（Ｂ／Ａ）の
値が１未満であると、側面領域の膜厚Ｂが平坦部の膜厚Ａと比較して薄く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっておらず、微細な穴やクラックが生じ
るため、下電極と信号線との間の短絡が多くなるので好ましくない。

また、本実施形態における液晶表示装置の非表示領域２９にはダミー画素が形成され、
下電極の段差部分をこのダミー画素に形成されるようにするとよい。ダミー画素は静電気
によって優先的に破壊されて表示領域内の画素に静電気の影響が及ばないようにする機能
をも備えているため、ダミー画素が正常に機能していればより表示領域の画素に静電気の
影響が及ばないようにすることができるため、より信頼性の高い液晶表示装置を提供する
ことができるようになる。

１０：液晶表示装置１１：透明基板１１ａ：延在部１２：走査線１３：コモン配
線１４：下電極１４ａ：段差１５：第1の絶縁膜１６：半導体層１７：信号線
１８：第２の絶縁膜１９：コンタクトホール２０：スリット２１：上電極２２
：スパーク２３：傷２４：短絡２５：シール材２６：表示領域２７：液晶注入
口２８：封止材２９：非表示領域ＡＲ：アレイ基板ＣＦ：カラーフィルター基板
Ｄ：ドレイン電極Ｇ：ゲート電極Ｓ：ソース電極Ｄｒ：ドライバーＥ：エッジ部

Claims

液晶層を挟持した一対の基板のうち、一方の基板上には、
平行に設けられた複数の走査線及びコモン配線と、
前記走査線、前記コモン配線及び前記一方の基板を被覆する第１の絶縁膜と、
前記走査線及び前記コモン配線と交差する方向に、前記第１の絶縁膜上に設けられた複
数の信号線と、
前記走査線及び前記信号線の交差部近傍に設けられた薄膜トランジスタと、
前記第１の絶縁膜の下に形成されているとともに前記コモン配線に接続された下電極と
、
前記薄膜トランジスタと、前記信号線と、前記第１の絶縁膜との表面に形成された第２
の絶縁膜と、
前記第２の絶縁膜上に平面視で前記下電極と重畳するように形成され、スリットを有す
る上電極と、
を備え、
前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示領域
と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、
前記コモン配線は、該コモン配線が配設された領域に隣接する前記走査線の一方側に寄
せて配設され、
前記下電極は、前記コモン配線の少なくとも一方の側面に複数の段差が形成されるよう
に前記コモン配線を覆っていることを特徴とする液晶表示装置。
前記下電極の段差部分の幅は、前記コモン配線の側面から２．２５μｍ以上であること
を特徴とする請求項１に記載の液晶表示装置。
前記下電極の段差部分は、前記コモン配線と前記信号線とが交差する位置の近傍にのみ
形成されていることを特徴とする請求項１に記載の液晶表示装置。
前記第１の絶縁膜のステップカバレッジは、
前記下電極上の平坦部に形成された絶縁膜の厚さをＡとし、
前記下電極の段差の側面に形成された絶縁膜の厚さをＢとしたとき、
Ｂ／Ａ≧１
の関係を満たすように形成されていることを特徴とする請求項１に記載された液晶表示装
置。
前記非表示領域にはダミー画素が形成されており、前記下電極の段差部分は前記ダミー
画素に形成されていることを特徴とする請求項１〜４のいずれかに記載の液晶表示装置。
以下の（１）〜（９）の工程を含むことを特徴とする液晶表示装置の製造方法。
（１）透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲー
ト電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする
工程、
（２）前記（１）の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、各画
素に対応する位置に、前記下電極間のコモン配線の表面を覆うと共に、コモン配線の側面
を超えて延在するように下電極をパターニングする工程、
（３）前記（２）の工程で得られた基板の表面全体に亘って第１の絶縁膜を被覆する工程
、
（４）前記第１の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによ
りゲート電極部分に対応する位置に半導体層をパターニングする工程、
（５）前記（４）の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチング
することにより、前記走査線及びコモン配線と交差する方向に信号線を、それぞれの画素
毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパターニングする工
程、
（６）前記（５）の工程で得られた基板の表面全体に亘って第２の絶縁膜を被覆する工程
、
（７）前記それぞれの画素のドレイン電極上に位置する前記第２の絶縁膜にコンタクトホ
ールを形成する工程、
（８）前記（７）の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッ
チングすることにより各画素に複数のスリットを有する上電極をパターニングすると共に
、前記上電極とドレイン電極とを電気的に導通させる工程、
（９）前記（８）の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間
に液晶を封入する工程。