JP2010225850A

JP2010225850A - 不揮発性記憶装置及びその製造方法

Info

Publication number: JP2010225850A
Application number: JP2009071543A
Authority: JP
Inventors: Kazuto Nishitani; 和人西谷
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-03-24
Filing date: 2009-03-24
Publication date: 2010-10-07
Anticipated expiration: 2029-03-24
Also published as: JP5364407B2

Abstract

【課題】不揮発性記憶装置の動作不良、特性のばらつきを抑制する。
【解決手段】複数の単位記憶セルを積層した不揮発性記憶装置であって、前記単位記憶セルのそれぞれは、第１の方向に延在する第１の配線と、前記第１の方向に対して非平行な第２の方向に延在する第２の配線と、前記第１の配線と第２の配線との間に設けられた記憶素子と、前記第１の配線または前記第２の配線と、前記記憶素子と、の間に配置され、前記記憶素子に直列に接続された整流素子と、を有し、前記記憶素子と前記整流素子との間に、前記整流素子の主成分を含有した中間層が設けられたことを特徴とする不揮発性記憶装置が提供される。
【選択図】図２

Description

本発明は、不揮発性記憶装置及びその製造方法に関する。

ＮＡＮＤ型フラッシュメモリに代表される不揮発性記憶装置は、大容量データ格納用として、携帯電話、デジタルスチルカメラ、ＵＳＢ（Universal Serial Bus）メモリ、シリコンオーディオ等に広く用いられており、急速な微細化によるビット当たりの製造コストの削減によってさらに市場の拡大を続けている。また、新規のアプリケーションも急速に立ち上がってきており、微細化及び製造コスト低減が新たな市場を発掘するという好循環を実現している。

特にＮＡＮＤ型フラッシュメモリは、複数のアクティブエリア（「ＡＡ」）がゲートコンダクタ（「ＧＣ」）を共有することで実質的なクロスポイントセルを実現しており、そのシンプルな構造ゆえに急速な微細化が進められている。このため、近年ＮＡＮＤ型フラッシュメモリは半導体の微細加工を先導するようになっており、最小加工寸法は量産レベルでも６０ｎｍ以下に達している。

しかしながら、ＮＡＮＤ型フラッシュメモリは、しきい値変動によって情報を記憶するトランジスタ動作を利用しており、今後のさらなる特性の高均一化、高信頼性化、高速動作化、高集積化に限界があるといわれており、新しい不揮発性記憶装置の開発が望まれている。

その中で、例えば、抵抗変化素子や相変化メモリ素子（以下、抵抗変化素子等）を用いた不揮発性記憶装置は、抵抗材料の可変抵抗状態を利用して動作するために、書込み／消去動作にトランジスタ動作が不要になる。また、抵抗材料のサイズを微細化するほど素子特性が改善することから、特性の高均一化、高信頼性化、高速動作化及び高密度化を実現するものとして期待されている。

このような不揮発性記憶装置の記憶部の記憶セル（記憶用単位要素）においては、クロスポイントセルであるために、不揮発性メモリの平面において、第１の方向に第１の配線を加工した後、第１の方向から略直角に回転させた第２の方向に第２の配線を加工する必要がある。そして、各セル間を絶縁するために、セル間に素子分離層が配置されている。さらに、セル内においては、抵抗変化素子等と整流素子とが直列に接続した構造が開示されている（例えば、特許文献１参照）。

特開２００８−２３５６３７号公報

しかしながら、抵抗変化素子等と整流素子とが直列に接続した構造では、整流素子の主成分（整流素子の主成分元素）が抵抗変化素子等に拡散してしまう場合がある。

例えば、整流素子は成膜により形成するため、成膜後に整流素子の活性化処理（例えば、アニール処理）が必要になる。このような処理を施すと、抵抗変化素子等と整流素子とが直列に接続した構造では、整流素子の主成分（例えば、半導体材）が抵抗変化素子等に拡散してしまう。これにより、不揮発性記憶装置の動作不良、特性のばらつきを引き起すという問題があった。

本発明は、上記の問題を解決するものである。

本発明の一態様によれば、複数の単位記憶セルを積層した不揮発性記憶装置であって、前記単位記憶セルのそれぞれは、第１の方向に延在する第１の配線と、前記第１の方向に対して非平行な第２の方向に延在する第２の配線と、前記第１の配線と第２の配線との間に設けられた記憶素子と、前記第１の配線または前記第２の配線と、前記記憶素子と、の間に配置され、前記記憶素子に直列に接続された整流素子と、を有し、前記記憶素子と前記整流素子との間に、前記整流素子の主成分を含有した中間層が設けられたことを特徴とする不揮発性記憶装置が提供される。

また、本発明の一態様によれば、第１の方向に延在する第１の配線と、前記第１の方向に対して非平行な第２の方向に延在する第２の配線と、前記第１の配線と第２の配線との間に記憶素子と前記記憶素子に直列に接続された整流素子を有する不揮発性記憶装置の製造方法であって、前記整流素子上に、金属膜を形成する工程と、前記金属膜上に、前記整流素子の主成分を含有する中間層を形成する工程と、前記中間層上に、前記記憶素子を形成する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。

本発明では、不揮発性記憶装置の動作不良、特性のばらつきが抑制される。

不揮発性記憶装置の記憶セル部の要部断面模式図である（その１）。不揮発性記憶装置の記憶セル部の要部断面模式図である（その２）。不揮発性記憶装置の記憶セル部の製造工程のフロー図である。不揮発性記憶装置の記憶セル部の要部断面模式図である（その３）。

以下、図面を参照しつつ、本発明の実施の形態について説明する。

図１は、不揮発性記憶装置の記憶セル部の要部断面模式図である。図１（ａ）及び図１（ｂ）には、不揮発性記憶装置の一例として、クロスポイント構造のReRAM（Resistance Random Access Memory）メモリのReRAMメモリセルアレイ１ａ，１ｂが例示されている。また、図１（ａ）及び図１（ｂ）では、ReRAMメモリセルが複数段に積層された構造が示されている。

図１（ａ）に示すように、ReRAMメモリセルアレイ１ａの各セル（単位記憶セル）８０においては、第１のビッドラインである配線BL1（下部配線）を下地とし、下層から上層に向かって、第１のバリアメタル膜１０、第１の整流素子であるダイオード２０、オーミックコンタクト用の第１のメタル膜３０、中間層である第２のバリアメタル膜４０、第１の記憶素子である抵抗変化膜５０、第２のメタル膜６０を配置している。そして、メタル膜６０上には、ＣＭＰ（Chemical Mechanical Polishing）用のストッパ配線膜７０を配置し、各セル８０におけるストッパ配線膜７０同士を第１のワードラインである配線WL1（上部配線）で接続している。

ここで、配線WL1は、第１の方向（図中のＸ軸方向）に延在し、配線BL1は、前記第１の方向に対して非平行な第２の方向（図中のＹ軸方向）に延在している。すなわち、抵抗変化膜５０は、互いにクロスした配線BL1と配線WL1との間に配置されている。そして、各セル８０においては、第１のダイオード２０と抵抗変化膜５０とが直列に接続されて、セル８０の一方向に電流が流れる構成となっている。

さらに、ReRAMメモリセルアレイ１ａにおいては、配線WL1上に層間絶縁膜９０が配置され、層間絶縁膜９０上に、第２のビッドラインである配線BL2が配置されている。また、配線BL2上に、上述したセル８０が配置されている。

すなわち、配線BL2上に、第３のバリアメタル膜１０、第２の整流素子であるダイオード２０、オーミックコンタクト用の第３のメタル膜３０、第４のバリアメタル膜４０、第２の記憶素子である抵抗変化膜５０、第４のメタル膜６０を配置している。そして、メタル膜６０上にストッパ配線膜７０を配置して、各セル８０におけるストッパ配線膜７０同士が第２のワードラインである配線WL2により接続されている。

このように、ReRAMメモリセルアレイ１ａにおいては、セル８０が配線を介し、複数段に積層された構造になっている。また、隣接するセル間には、各セル間の絶縁を確保するために、素子分離層が周期的に配置されている（図示しない）。
そして、ワードラインとビッドラインとを介して、それぞれの抵抗変化膜５０に電流が供給されると、抵抗変化膜５０は、第１の状態と第２の状態との間を可逆的に遷移することができる。

また、このようなReRAMメモリセルアレイは、図１（ａ）に示すReRAMメモリセルアレイ１ａのほか、図１（ｂ）に示すReRAMメモリセルアレイ１ｂであってもよい。
ReRAMメモリセルアレイ１ｂの構造においては、ワード線である配線WL1を各段毎に独立にして配置するのではなく、配線WL1を共通化して、セル８０を複数段に積層している。

すなわち、配線WL1から下方のセル８０並びに配線BL1については、図１（ａ）と同様の配置をしているが、配線WL1上には、その下層からメタル膜６０、記憶素子である抵抗変化膜５０、バリアメタル膜４０、オーミックコンタクト用のメタル膜３０、ダイオード２０、バリアメタル膜１０が配置している。そして、バリアメタル膜１０上に、ビッドラインである配線BL2を配置している。
このような構造によれば、記憶密度の向上のほか、配線WL1の共通化により、当該配線WL1への印加電圧遅延の抑制、書き込み動作及び消去動作の迅速化、素子面積の低減等が期待される。

なお、配線WL1，WL2，BL1、ストッパ配線膜７０の材質は、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、炭化タングステン（ＷＣ）が適用される。
また、バリアメタル膜１０、メタル膜６０の材質は、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）等が適用される。

また、本実施の形態では、記憶素子の一例として、抵抗変化型素子を用いた場合を例示しているが、抵抗変化膜５０の代わりに相変化膜を用いて相変化型記憶素子としてもよい。

次に、上述したセル８０の構造についてより詳細に説明する。
図２は、不揮発性記憶装置の記憶セル部の要部断面模式図である。図２では、配線BL1，WL1を含めたセル８０の拡大図が示されている。
図２に示すように、セル８０は、抵抗変化膜５０の上層と下層に、電極であるメタル膜３０，６０を備えている。当該メタル膜３０，６０を配置することにより、メタル膜３０，６０を介しての抵抗変化膜５０との電気的な接続を図ることができる。

また、メタル膜３０とダイオード２０との安定したオーミックコンタクトを確保するために、メタル膜３０とダイオード２０との界面にメタル膜３０とは成分の異なる層を形成させてもよい。当該層としては、例えば、金属シリサイド膜が挙げられる。このような金属シリサイド膜は、メタル膜３０及びダイオード２０にアニール処理（例えば、５５０℃）を施すことにより形成される。
また、メタル膜３０，６０においては、抵抗変化膜５０への不純物の拡散を防止するバリア層としての機能を持たしてもよい。

そして、抵抗変化膜５０は、配線WL1と配線BL1とに与える電位の組み合わせによって、抵抗変化膜５０の主面間に印加される電圧が変化し、抵抗変化膜５０の特性（例えば、抵抗値）によって、情報を記憶したり消去したりすることができる。このため、抵抗変化膜５０には、印加される電圧によって特性が変化する任意の材料を用いることができる。

例えば、抵抗変化膜５０の材質としては、印加される電圧によって抵抗値が可逆的に遷移可能な可変抵抗層、あるいは結晶状態と非晶質状態との間で可逆的に遷移可能な相変化層などが適用される。

具体的な抵抗変化膜５０の材質としては、ＺｎＭｎ_ｘＯ_ｙ、ＺｎＦｅ_ｘＯ_ｙ、ＮｂＯ_ｘ、ＣｒドープＳｒＴｉＯ_３−ｘ、Ｐｒ_ｘＣａ_ｙＭｎＯ_ｚ、ＺｒＯ_ｘ、ＮｉＯ_ｘ、ＴｉドープＮｉＯ_ｘ膜、ＺｎＯ_ｘ、ＴｉＯ_ｘ、ＴｉＯ_ｘＮ_ｙ、ＣｕＯ_ｘ、ＧｄＯ_ｘ、ＣｕＴｅ_ｘ、ＨｆＯ_ｘ、ＨｆＡｌＯｘ、Ｃ（炭素）、ＣＮ（窒化炭素）、両端に印加された電圧で発生するジュール熱により抵抗状態が変わるカルコゲナイド系のＧＳＴ（Ｇｅ_ｘＳｂ_ｙＴｅ_ｚ）、ＧＳＴにドーピングを施したＮドープトＧＳＴ、ＯドープトＧＳＴ、Ｇｅ_ｘＳｂ_ｙ、Ｉｎ_ｘＧｅ_ｙＴｅ_ｚ等から選択された少なくとも１つを含む材料が適用される。

さらに、抵抗変化膜５０の構成としては、それ自体をＭＩＭ（Metal-Insulator-Metal）構造としてもよい。
例えば、上述した酸化膜またはカルコゲナイド系材料を中間に配置し、その上下に、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、窒化チタンアルミニウム（ＡｌＴｉＮ）、窒化タンタル（ＴａＮ）、窒化チタンシリサイド（ＴｉＮＳｉ）、炭化タンタル（ＴａＣ）、チタンシリサイド（ＴｉＳｉ）、タングステンシリサイド（ＷＳｉ）、コバルトシリサイド（ＣｏＳｉ）、ニッケルシリサイド（ＮｉＳｉ）、ニッケル白金シリサイド（ＮｉＰｔＳｉ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、白金ロジウム（ＰｔＲｈ）、イリジウム（Ｉｎ）等から選択された少なくとも１つを含む材料を配置した構造であってもよい。

また、セル８０は、整流素子としてのダイオード２０を備えている。これにより、配線WL1及び配線BL1の組み合わせによって、任意のセル８０が選択されても、当該セル８０内に流れる電流の方向が規制される。

ダイオード２０の材質は、例えば、ポリシリコン（poly-Ｓｉ）を主成分としている。また、ダイオード２０としては、例えば、ＰＩＮ型ダイオード、ＰＮ接合ダイオード、ショットキーダイオード、ツェナーダイオード等が適用される。

また、本実施の形態のセル８０においては、メタル膜３０と抵抗変化膜５０との間に、中間層としてのバリアメタル膜４０を備えている。
ここで、バリアメタル膜４０の材質は、白金（Ｐｔ）、窒化チタン（ＴｉＮ）、窒化アルミニウム（ＡｌＮ）、窒化チタンアルミニウム（ＴｉＡｌＮ）、窒化タンタル（ＴａＮ）、窒化タンタルアルミニウム（ＴａＡｌＮ）、炭化タンタル（ＴａＣ）、ニッケル（Ｎｉ）、窒化タングステン（ＷＮ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、酸化ルテニウム（ＲｕＯ２）のいずれかに、ダイオード２０の主成分（例えば、シリコン（Ｓｉ））が固溶限界以下にドーピングされた材料が適用される。また、バリアメタル膜４０の材質としては、前記各材料を少なくとも１つを含む材料であってもよい。

このようなバリアメタル膜４０をダイオード２０と抵抗変化膜５０との間に介設することにより、抵抗変化膜５０を構成する成分とダイオード２０を構成する成分との相互拡散が抑制される。

すなわち、ダイオード２０の主成分がバリアメタル膜４０内に含有している場合は、ダイオード２０の主成分がバリアメタル膜４０内に含有していない場合に比べ、ダイオード２０と抵抗変化膜５０との間において、ダイオード２０の主成分の濃度差が小さい。このような構成であれば、ダイオード２０の活性化を図るために、当該ダイオード２０にアニール処理（例えば、７５０℃での熱処理）を施しても、ダイオード２０の主成分の抵抗変化膜５０内への拡散が抑制される。
これにより、抵抗変化膜５０及びダイオード２０の組成変化が生じ難くなり、不揮発性記憶装置の動作不良、特性のばらつきが起き難くなる。

なお、ダイオード２０としては、シリコン（Ｓｉ）の他、ゲルマニウム（Ｇｅ）等の半導体材料、ＮｉＯ、ＴｉＯ、ＣｕＯ、ＩｎＺｎＯ等の金属酸化物の半導体材料を組み合わせて用いてもよい。この場合、バリアメタル膜４０には、前記材料がその固溶限界以下にドーピングされる。

また、図２では、抵抗変化膜５０とダイオード２０との間隙に、メタル膜３０とバリアメタル膜４０とを介設させた２層構造を例示したが、抵抗変化膜５０とダイオード２０との間隙に介設させる被膜の層数に関しては、この数に限定されるものではない。例えば、バリアメタル膜４０としては、上記材料を複数積層させたものであってもよい。
また、リセット（消去）動作において抵抗変化膜５０の加熱を効率よく行うために、抵抗変化膜５０の近傍にヒートシンク層を介設してもよい（図示しない）。

次に、不揮発性記憶装置の記憶セル部の製造工程について説明する。ここでは、ダイオード２０、メタル膜３０、バリアメタル膜４０及び抵抗変化膜５０が積層される製造工程について説明する。

図３には、不揮発性記憶装置の記憶セル部の製造工程のフローが例示されている。
まず、シラン（ＳｉＨ４）等とドーピング用ガス（ＰＨ３、Ｂ２Ｈ６）等を用いて、低圧ＣＶＤ（Chemical Vapor Deposition）法により、約５００℃の条件で配線BL1の上層にダイオード２０が形成される（ステップＳ１）。
この工程では、例えば、シリコン（Ｓｉ）が主成分のＰＩＮダイオードが形成される。また、ダイオード２０の厚み（長さ）は、例えば、１００ｎｍである。

次に、スパッタリング法またはＣＶＤ法により、ダイオード２０上にメタル膜３０が形成される（ステップＳ２）。メタル膜３０の膜厚は、例えば、５ｎｍである。

なお、上述したように、メタル膜３０にアニール処理（例えば、５５０℃）を施して、メタル膜３０とダイオード２０との界面にシリサイド膜を形成させてもよい。なお、後述するダイオード２０の活性化処理の際にもメタル膜３０のシリサイド化が促進する。

次に、ダイオード２０の主成分（例えば、シリコン（Ｓｉ））が２０ｗｔ％以上に含有された窒化タンタル（ＴａＮ）ターゲットを用いて、メタル膜３０上に、シリコン（Ｓｉ）が２０ｗｔ％にドーピングされたバリアメタル膜４０がスパッタリング法により形成される（ステップＳ３）。

なお、シリコン（Ｓｉ）がドーピングされたバリアメタル膜４０は、上述したターゲットを用いて形成するほか、シリコン（Ｓｉ）ターゲット並びに窒化タンタル（ＴａＮ）ターゲットを用いて、２元スパッタリング法により形成させてもよい。あるいは、窒化タンタル（ＴａＮ）膜を形成した後に、イオン注入法によりシリコン（Ｓｉ）を窒化タンタル（ＴａＮ）膜に注入してもよい。

ただし、この段階でのシリコン（Ｓｉ）は、バリアメタル膜４０の固溶限界以下にドーピングされる。シリコン（Ｓｉ）がバリアメタル膜４０の固溶限を超えてしまうと、バリアメタル膜４０とは異なる固溶体が析出するためである。すなわち、本実施の形態のバリアメタル膜４０では、シリコン（Ｓｉ）元素がバリアメタル膜４０内に均一に分散された構造となっている。そして、バリアメタル膜４０の膜厚は、例えば、１０ｎｍに形成される。

次に、スパッタリング法またはＣＶＤ法により、バリアメタル膜４０上に抵抗変化膜５０が形成される（ステップＳ４）。
例えば、ＺｎＭｎ_ｘＯ_ｙ膜等がバリアメタル膜４０上に形成される。抵抗変化膜５０の膜厚は、例えば、２０ｎｍである。

なお、本実施の形態では、ダイオード２０が配線BL1側に配置され、抵抗変化膜５０が配線WL1側に配置された構造を例示しているが、デバイスの駆動条件によっては、この配置を反転してもよい。この場合は、抵抗変化膜５０が成膜された後、バリアメタル膜４０、メタル膜３０、ダイオード２０の順に成膜される。

そして、成膜直後のダイオード２０の活性化を図るために、高温のアニール処理（例えば、７５０℃）が施される（ステップＳ５）。これにより、ダイオード２０の主成分は、ポリシリコン（poly-Ｓｉ）状になる。

このようなアニール処理を施しても、バリアメタル膜４０内には、ダイオード２０の主成分であるシリコン（Ｓｉ）が均一に分散されている。従って、抵抗変化膜５０を構成する成分とダイオード２０を構成する成分との相互拡散が抑制され、抵抗変化膜５０及びダイオード２０の組成変化が生じ難くなる。その結果、抵抗変化素子及び整流素子が共に正常に機能し、不揮発性記憶装置の動作不良、特性のばらつきが起き難くなる。

このような工程によって、メタル膜３０及びバリアメタル膜４０を介し、ダイオード２０と抵抗変化膜５０が直列に接続したセル８０が形成される。

次に、セルの構成の変形例について説明する。
図４は、不揮発性記憶装置の記憶セル部の要部断面模式図である。
図４（ａ）に示すように、セル８１は、抵抗変化膜５０の上層と下層に、電極であるメタル膜３０，６０を備えている。当該メタル膜３０，６０を配置することにより、メタル膜３０，６０を介しての抵抗変化膜５０との電気的な接続を図ることができる。

また、メタル膜３０とダイオード２０との安定したオーミックコンタクトを確保するために、メタル膜３０とダイオード２０との界面に、金属シリサイド膜を形成させてもよい。また、メタル膜３０，６０においては、抵抗変化膜５０への不純物の拡散を防止するバリア層としての機能を持たしてもよい。

また、セル８１は、整流素子としてのダイオード２０を備えている。これにより、配線WL1及び配線BL1の組み合わせによって、任意のセル８１が選択されても、当該セル８１内に流れる電流の方向が規制される。

また、本実施の形態のセル８１においては、メタル膜３０と抵抗変化膜５０との間に、バリアメタル膜４０を備えている。そして、バリアメタル膜４０内に含有させたシリコン（Ｓｉ）は、図４（ｂ）に示すように、その濃度分布にダイオード２０から抵抗変化膜５０に向かう方向で傾斜を持たせている。

具体的には、バリアメタル膜４０とメタル膜３０との界面側（Ａの位置）がシリコン（Ｓｉ）の濃度が最も高く、徐々に濃度が低くなり、バリアメタル膜４０と抵抗変化膜５０との界面側（Ｂの位置）がシリコン（Ｓｉ）の濃度が最も低い構成になっている。

すなわち、ダイオード２０の主成分がバリアメタル膜４０内に含有している場合は、ダイオード２０の主成分がバリアメタル膜４０内に含有していない場合に比べ、ダイオード２０と抵抗変化膜５０との間において、ダイオード２０の主成分の濃度差が小さい。特に、この変形例においては、バリアメタル膜４０内において、ダイオード２０側のシリコン（Ｓｉ）の濃度を抵抗変化膜５０側のシリコン（Ｓｉ）の濃度よりも高くしている。

従って、バリアメタル膜４０とメタル膜３０との界面付近においては、上記濃度差が図２に示す構成より小さくなり、ダイオード２０の主成分の抵抗変化膜５０内への拡散がより抑制される。
これにより、抵抗変化膜５０及びダイオード２０の組成変化が生じ難くなり、不揮発性記憶装置の動作不良、特性のばらつきが起き難くなる。

以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。すなわち、これら具体例に、当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、前述した各具体例が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。
また、前述した各実施の形態が備える各要素は、技術的に可能な限りにおいて複合させることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

１ａ，１ｂメモリセルアレイ、１０，４０バリアメタル膜、２０ダイオード、３０，６０メタル膜、５０抵抗変化膜、７０ストッパ配線膜、８０，８１セル、９０層間絶縁膜、WL1，WL2，BL1, BL2 配線

Claims

複数の単位記憶セルを積層した不揮発性記憶装置であって、
前記単位記憶セルのそれぞれは、
第１の方向に延在する第１の配線と、
前記第１の方向に対して非平行な第２の方向に延在する第２の配線と、
前記第１の配線と第２の配線との間に設けられた記憶素子と、
前記第１の配線または前記第２の配線と、前記記憶素子と、の間に配置され、前記記憶素子に直列に接続された整流素子と、
を有し、
前記記憶素子と前記整流素子との間に、前記整流素子の主成分を含有した中間層が設けられたことを特徴とする不揮発性記憶装置。
前記主成分は、前記中間層内において、前記中間層の固溶限界以下に含有されていることを特徴とする請求項１に記載の不揮発性記憶装置。
前記中間層内における前記主成分の濃度の分布は、前記整流素子から前記記憶素子に向かう方向に従って前記主成分の濃度が低くなる傾斜を有していることを特徴とする請求項２に記載の不揮発性記憶装置。
前記整流素子と前記中間層との間に、前記整流素子とオーミック接合をする金属層が設けられたことを特徴とする請求項１に記載の不揮発性記憶装置。
前記金属層と前記整流素子との間に、前記整流素子の前記主成分を含む層が形成されていることを特徴とする請求項４に記載の不揮発性記憶装置。
前記記憶素子は、抵抗変化型記憶素子または相変化型記憶素子であることを特徴とする請求項１に記載の不揮発性記憶装置。
第１の方向に延在する第１の配線と、
前記第１の方向に対して非平行な第２の方向に延在する第２の配線と、
前記第１の配線と第２の配線との間に記憶素子と前記記憶素子に直列に接続された整流素子を有する不揮発性記憶装置の製造方法であって、
前記整流素子上に、金属膜を形成する工程と、
前記金属膜上に、前記整流素子の主成分を含有する中間層を形成する工程と、
前記中間層上に、前記記憶素子を形成する工程と、
を備えたことを特徴とする不揮発性記憶装置の製造方法。
前記中間層上に、前記記憶素子を形成した後に、前記整流素子の活性化処理を行うことを特徴とする請求項７に記載の不揮発性記憶装置の製造方法。
前記中間層を、
ａ）前記中間層の主成分と前記整流素子の主成分とを有するターゲット材を用いて、スパッタリング法により形成する方法、
ｂ）前記中間層の主成分で構成されたターゲット材と、前記整流素子の主成分で構成された別のターゲット材とを用いて、スパッタリング法により形成する方法、
ｃ）前記中間層の主成分で構成された被膜を形成した後、前記整流素子の主成分を注入して形成する方法、
の何れかにより形成することを特徴とする請求項７に記載の不揮発性記憶装置の製造方法。