JP2010214160A - Controller for game machine - Google Patents

Controller for game machine Download PDF

Info

Publication number
JP2010214160A
JP2010214160A JP2010154541A JP2010154541A JP2010214160A JP 2010214160 A JP2010214160 A JP 2010214160A JP 2010154541 A JP2010154541 A JP 2010154541A JP 2010154541 A JP2010154541 A JP 2010154541A JP 2010214160 A JP2010214160 A JP 2010214160A
Authority
JP
Japan
Prior art keywords
signal
address
data
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010154541A
Other languages
Japanese (ja)
Other versions
JP4933644B2 (en
Inventor
Shoji Tsuji
昭二 辻
Original Assignee
Sansei R&D:Kk
株式会社サンセイアールアンドディ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei R&D:Kk, 株式会社サンセイアールアンドディ filed Critical Sansei R&D:Kk
Priority to JP2010154541A priority Critical patent/JP4933644B2/en
Publication of JP2010214160A publication Critical patent/JP2010214160A/en
Application granted granted Critical
Publication of JP4933644B2 publication Critical patent/JP4933644B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a controller for a game machine which is capable of increasing the storage area of a control program relative to a conventional one. <P>SOLUTION: In an illumination control board 52 (equivalent to "the controller for the game machine"), since lighting data for lighting LEDs 22A, 22B and 96A-96F arranged in lamps 22 and 96 are stored in a data ROM 106 which is provided separately from a control ROM 103 storing the control program M, the storage area of the control program M is increased relative to the conventional one in the control ROM 103. Thus, a larger number of control programs are stored in the control ROM 103 and various lamp performances are executed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、遊技機用制御装置に関する。   The present invention relates to a control device for a gaming machine.

最近のパチンコ機は、遊技者に華やかで様々な演出を提供するための画像表示装置や効果音発生装置、照明装置等の作動装置が備えられている。そして、図16に示した従来の遊技機用制御装置では、マイクロコンピュータ7及びROM8を含む制御回路によって遊技機全体を制御すると共に、マイクロコンピュータ7からの信号を受けた専用の作動回路4,5,6によって画像表示装置1、効果音発生装置2、照明装置3の詳細な制御を個別に行うことで、マイクロコンピュータ7の処理負担を軽減していた(例えば、特許文献1参照)。   Recent pachinko machines are provided with an operation device such as an image display device, a sound effect generator, and a lighting device for providing a player with various effects. In the conventional gaming machine control device shown in FIG. 16, the entire gaming machine is controlled by a control circuit including the microcomputer 7 and the ROM 8, and dedicated operation circuits 4 and 5 receiving signals from the microcomputer 7 are used. , 6 individually perform detailed control of the image display device 1, the sound effect generator 2, and the lighting device 3, thereby reducing the processing load on the microcomputer 7 (see, for example, Patent Document 1).

特開平4−17871号公報(第5頁下段右側の2行目〜第6頁上段右側の11行目、図2)JP-A-4-17871 (second line on the right side of the lower part of the fifth page to eleventh line on the right side of the upper part of the sixth page, FIG. 2)

しかしながら、上述した従来の遊技機用制御装置において、制御回路に備えたROM8には、制御プログラムの他に、各装置1,2,3の動作に関する作動データも記憶されていたため、ROM8における制御プログラムの記憶領域が制限されるという問題があった。   However, in the above-described conventional gaming machine control device, the ROM 8 provided in the control circuit stores operation data related to the operations of the devices 1, 2, and 3 in addition to the control program. There is a problem that the storage area is limited.

本発明は、上記事情に鑑みてなされたもので、制御プログラムの記憶領域を従来よりも大きくすることが可能な遊技機用制御装置の提供を目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a control device for a gaming machine capable of increasing the storage area of a control program than before.

上記目的を達成するためになされた請求項1の発明に係る遊技機用制御装置は、遊技機を制御するためのCPUと、CPUによって実行される制御用プログラムデータを記憶した制御記憶手段と、遊技機に設けられた作動装置と、作動装置を作動させる作動回路と、制御記憶手段とは別個に設けられて、作動装置の作動用データを記憶した作動用データ記憶手段と、作動用データ記憶手段に設けられて、CPUからの制御信号に対応したアドレス指定信号が入力されるアドレス信号入力部と、作動用データ記憶手段に設けられて、アドレス指定信号に基づいて作動用データ記憶手段に記憶されている作動用データを作動回路に出力するデータ信号出力部と、パルス信号を発生するパルス発生手段と、アドレス信号入力部に接続され、CPUからの制御信号が入力されたことを契機にして作動用データ記憶手段にアドレス指定信号の出力を開始しかつ、所定個数分のアドレス指定信号をパルス信号に基づいて1つずつ出力するアドレス指定手段と、パルス信号に基づいて、アドレス指定手段が出力するアドレス指定信号を変更させるアドレス指定信号変更手段と、パルス信号の発生間隔を変更する間隔変更手段とを備え、作動用データに応じて、作動回路が作動装置を作動させるところに特徴を有する。   A gaming machine control device according to the invention of claim 1 made to achieve the above object, a CPU for controlling the gaming machine, control storage means for storing control program data executed by the CPU, An actuating device provided in the gaming machine, an actuating circuit for actuating the actuating device, and a control storage means, provided separately from the actuating data storage means for storing actuating data for the actuating device, and an actuating data storage And an address signal input unit for inputting an address designation signal corresponding to a control signal from the CPU, and an operation data storage means provided in the operation data storage means based on the address designation signal. Connected to the data signal output unit for outputting the operating data to the operating circuit, the pulse generating means for generating the pulse signal, and the address signal input unit, Addressing means for starting output of the addressing signal to the operating data storage means in response to the input of the control signal, and outputting a predetermined number of addressing signals one by one based on the pulse signal; And an addressing signal changing means for changing the addressing signal output by the addressing means based on the pulse signal, and an interval changing means for changing the generation interval of the pulse signal, according to the operating data. Is characterized by actuating the actuating device.

[請求項1の発明]
上記のように構成した請求項1に係る発明によれば、作動装置を作動させるための作動用データが、制御用プログラムデータを記憶した制御記憶手段とは別個に設けられた作動用データ記憶手段に記憶されたので、制御記憶手段における制御用プログラムデータの記憶領域を従来よりも大きくすることができる。
[Invention of Claim 1]
According to the invention according to claim 1 configured as described above, the operation data storage means provided separately from the control storage means storing the control program data is the operation data for operating the operating device. Therefore, the storage area of the control program data in the control storage means can be made larger than before.

また、CPUが制御信号を出力すると、その制御信号に応じてアドレス指定手段が所定個数分のアドレス指定信号を1つずつ順次に出力し、それらのアドレス指定信号にて特定されるアドレスの作動用データが、順次に作動回路に出力される。これにより、CPUに所定個数分のアドレスを逐一指定させた場合に比較して、CPUの処理負担を軽減することが可能となる。   When the CPU outputs a control signal, the addressing means sequentially outputs a predetermined number of addressing signals one by one in response to the control signal, and operates the address specified by these addressing signals. Data is sequentially output to the operating circuit. As a result, it is possible to reduce the processing load on the CPU as compared with the case where the CPU designates a predetermined number of addresses one by one.

さらに、パルス信号の発生間隔が変更できるので、アドレス指定信号が出力される周期、換言すれば、作動回路に作動用データが出力される周期を変えることができる。これにより、アドレス指定手段が出力する所定個数分のアドレス指定信号の組み合わせが同一であっても、作動装置の動作を異ならせることが可能となる。   Furthermore, since the generation interval of the pulse signal can be changed, the cycle in which the address designation signal is output, in other words, the cycle in which the operation data is output to the operation circuit can be changed. Thereby, even if the combination of the predetermined number of address designation signals output by the address designation means is the same, the operation of the actuator can be made different.

本発明の一実施形態に係るパチンコ遊技機の正面図Front view of a pachinko gaming machine according to an embodiment of the present invention パチンコ遊技機の分解斜視図An exploded perspective view of a pachinko machine パチンコ遊技機の分解斜視図An exploded perspective view of a pachinko machine 遊技盤の正面図Front view of game board パチンコ遊技機の背面図Rear view of pachinko machine 遊技盤の背面図Rear view of game board 表示制御基板の電気的構成を示すブロック図Block diagram showing electrical configuration of display control board 音声制御基板の電気的構成を示すブロック図Block diagram showing the electrical configuration of the voice control board 電飾制御基板の電気的構成を示すブロック図Block diagram showing the electrical configuration of the illumination control board パルス発生回路のブロック図Block diagram of pulse generation circuit ランプ制御回路のブロック図Block diagram of lamp control circuit 制御プログラムを示すフローチャートFlow chart showing control program データROMの記憶領域の概念図Conceptual diagram of storage area of data ROM アドレス信号の出力に関するタイミングチャートTiming chart for address signal output 他の実施形態(3)に係る電飾制御基板の電気的構成を示すブロック図The block diagram which shows the electrical constitution of the electrical decoration control board which concerns on other embodiment (3). 従来の遊技機用制御装置のブロック図Block diagram of a conventional gaming machine control device

以下、本発明を適用したパチンコ遊技機に係る第1実施形態を、図1〜図14に基づいて説明する。本実施形態のパチンコ遊技機には、図1に示すように、一般のものと同様に、遊技場の遊技島に固定される外枠82に前面枠90が着脱可能に取り付けられている。   Hereinafter, a first embodiment of a pachinko gaming machine to which the present invention is applied will be described with reference to FIGS. In the pachinko gaming machine according to the present embodiment, as shown in FIG. 1, a front frame 90 is detachably attached to an outer frame 82 fixed to a game island of a game hall, as in a general game machine.

前面枠90には、図2に示した遊技盤11に種々の部品を組み付けてなる遊技盤側集合体と、同図に示した機構板75に種々の部品を組み付けてなる機構板側集合体の2つの集合体が組み付けられる。   A game board side assembly in which various parts are assembled to the game board 11 shown in FIG. 2 and a mechanism plate side assembly in which various parts are assembled to the mechanism plate 75 shown in FIG. Are assembled.

まず、遊技盤側集合体を構成する各部品に関して説明すると、遊技盤11は、木製の概矩形板材で構成されている。遊技盤11の前面には、図4に示すように、ガイドレール12が取り付けられ、ガイドレール12の内側が、遊技領域R1となっている。遊技領域R1のほぼ中央部には、表示装置13が設けられ、表示装置13の下方には、始動入賞口14、大入賞口15及びアウト口16が、上から順に間隔を開けて並べて設けられている。遊技領域R1のうち表示装置13の左右両側には、風車19,19が備えられ、風車19,19のさらに外側には、LED22A,22Bを内蔵したサイドランプ22,22が備えられている。また、始動入賞口14の左右両側には、始動ゲート18,18及び上側サイド入賞口20,20が備えられ、始動ゲート18,18の略真下位置で大入賞口15の左右両側の位置には、下側サイド入賞口21,21が備えられている。さらに、これら入賞口等以外に、遊技領域R1には、図示しない複数の釘が起立している。   First, the components constituting the game board side assembly will be described. The game board 11 is formed of a wooden, generally rectangular plate material. As shown in FIG. 4, a guide rail 12 is attached to the front surface of the game board 11, and the inside of the guide rail 12 is a game area R1. A display device 13 is provided substantially in the center of the game area R1, and a start winning port 14, a large winning port 15, and an out port 16 are provided below the display device 13 in a line from the top in order at intervals. ing. Wind turbines 19 and 19 are provided on the left and right sides of the display device 13 in the game area R1, and side lamps 22 and 22 incorporating LEDs 22A and 22B are provided on the outer sides of the wind turbines 19 and 19, respectively. In addition, start gates 18 and 18 and upper side winning ports 20 and 20 are provided on both the left and right sides of the start winning opening 14, respectively. The lower side winning prize ports 21 and 21 are provided. Further, in addition to these winning holes and the like, a plurality of nails (not shown) stand up in the game area R1.

所要の各部位についてさらに詳説する。   Further details of each required part will be described.

上側サイド入賞口20及び下側サイド入賞口21は、共に遊技球が1つ入賞可能な開口幅をなして上方に開放されている。   The upper side winning port 20 and the lower side winning port 21 are both open upward with an opening width that allows one game ball to be won.

始動ゲート18は、遊技球が潜って通過可能な門形構造をなし、通過した遊技球は、その始動ゲート18に内蔵した普通図柄始動スイッチによって検出される。そして、その検出信号に基づいて、後述する普通図柄表示部24の図柄が変動表示される。   The start gate 18 has a gate-like structure through which game balls can pass through, and the passed game balls are detected by a normal symbol start switch built in the start gate 18. Based on the detection signal, the symbols of the normal symbol display unit 24 to be described later are variably displayed.

始動入賞口14は、所謂、ポケット構造をなして上方に向かって開口しており、その開口の両側部には可動翼片14C,14Cが備えられている。これら両可動翼片14C,14Cは、常には起立状態になっており、両可動翼片14C,14Cに挟まれた始動入賞口14の開口幅は、遊技球が約1つ入る大きさになっている。そして、遊技盤11の裏に設けたソレノイドが駆動されると、可動翼片14C,14Cが横に倒され、遊技球が可動翼片14Cに案内されて始動入賞口14に入り易くなる。   The start winning opening 14 has a so-called pocket structure and opens upward, and movable wing pieces 14C and 14C are provided on both sides of the opening. Both the movable wing pieces 14C, 14C are always in an upright state, and the opening width of the start winning opening 14 sandwiched between the two movable wing pieces 14C, 14C is large enough to accommodate about one game ball. ing. When the solenoid provided on the back of the game board 11 is driven, the movable wing pieces 14C and 14C are tilted sideways, and the game ball is guided to the movable wing piece 14C and easily enters the start winning opening 14.

始動入賞口14に遊技球が入賞すると、始動入賞口14内に設けた特別図柄始動スイッチが遊技球を検出し、表示装置13が後述するように図柄を変動表示する。なお、表示装置13が図柄を変動表示している間に、始動入賞口14に入賞した入賞球は、4個まで保留記憶される。   When a game ball wins the start winning opening 14, a special symbol start switch provided in the start winning opening 14 detects the game ball, and the display device 13 variably displays the symbols as described later. In addition, while the display device 13 displays the symbols in a variable manner, up to four winning balls won in the start winning opening 14 are stored on hold.

大入賞口15は、横長に形成されて、常には、可動扉15Tにて閉塞されている。そして、後述する所定条件の成立によって、パチンコ遊技機が「大当たり状態」になると、遊技盤11の裏に設けたソレノイドが駆動され、可動扉15Tが所定期間に亘って前側に倒れる。これにより、大入賞口15が開放され、可動扉15Tを案内にして、大入賞口15に多くの遊技球が入賞可能になる。大入賞口15に遊技球が入賞すると、大入賞口15内に設けた検出スイッチが遊技球を検出し、その検出信号に基づいて、例えば、15個の遊技球が賞球として払い出される。そして、所定条件が成立(例えば、可動扉15Tの開放時間が30秒に達したか、又は、大入賞口15に遊技球が10個入賞したか)すると、可動扉15Tが遊技盤11側に回動して大入賞口15を閉塞する。   The special winning opening 15 is formed in a horizontally long shape and is normally closed by the movable door 15T. When the pachinko gaming machine enters a “hit state” due to the establishment of a predetermined condition to be described later, the solenoid provided on the back of the game board 11 is driven, and the movable door 15T falls forward for a predetermined period. Thereby, the grand prize opening 15 is opened, and a large number of game balls can be awarded to the big prize opening 15 by using the movable door 15T as a guide. When a game ball wins the big prize opening 15, a detection switch provided in the big prize opening 15 detects the game ball, and, for example, 15 game balls are paid out as a prize ball based on the detection signal. When the predetermined condition is satisfied (for example, whether the opening time of the movable door 15T has reached 30 seconds or whether 10 game balls have been won in the big winning opening 15), the movable door 15T is moved to the game board 11 side. It rotates to close the special winning opening 15.

表示装置13は、遊技盤11に貫通形成された開口部(図示せず)に対し、遊技盤11の前面側から取り付けた枠形構造の装飾枠23(図4を参照)と、遊技盤11の後面側から取り付けた図示しない液晶モジュール(詳細には、TFT−LCDモジュール)とで構成されている。そして、遊技者は、遊技盤11の前面側から、装飾枠23を介して、液晶モジュールの表示画面34を見ることができる。   The display device 13 includes a frame-shaped decorative frame 23 (see FIG. 4) attached from the front side of the game board 11 to an opening (not shown) formed through the game board 11, and the game board 11. The liquid crystal module is mounted from the rear surface side (not shown) (specifically, a TFT-LCD module). Then, the player can view the display screen 34 of the liquid crystal module through the decorative frame 23 from the front side of the game board 11.

表示画面34の中央部分には、図1に示すように、通常は、3つの左、中、右の特別図柄13A,13B,13Cが、横並びに表示されている。これら各特別図柄13A,13B,13Cは、例えば、「0」〜「11」の数字を表記した複数種類のもので構成されており、通常は、各特別図柄13A,13B,13Cごと、所定の種類のものが、表示画面34に確定表示されている。そして、始動入賞口14に遊技球が入賞したときに当否判定され、各特別図柄13A,13B,13Cが、上下方向にスクロールして変動表示され、所定時間後に、例えば、左、中、右の順で各特別図柄13A,13B,13Cが停止表示される。このとき、例えば、当否判定の結果が当たりで全ての特別図柄13A,13B,13Cが同じ図柄、即ち、ぞろ目になった場合に、遊技が「大当たり状態」になり、可動扉15Tが開かれる。   As shown in FIG. 1, usually three left, middle and right special symbols 13A, 13B and 13C are displayed side by side at the center of the display screen 34. Each of these special symbols 13A, 13B, and 13C is composed of, for example, a plurality of types that express numbers “0” to “11”. Usually, each special symbol 13A, 13B, and 13C has a predetermined value. The types are confirmed and displayed on the display screen 34. Then, it is determined whether or not the game ball is won at the start winning opening 14, each special symbol 13A, 13B, 13C is scrolled up and down and displayed in a variably manner. After a predetermined time, for example, left, middle, right Each special symbol 13A, 13B, 13C is stopped and displayed in order. At this time, for example, when the result of the determination is successful and all the special symbols 13A, 13B, and 13C are the same symbol, that is, when they are all over, the game is in a “hit state” and the movable door 15T is opened. It is.

表示画面34の左上隅には、普通図柄表示部24が設けられている。この普通図柄表示部24は、始動ゲート18内に設けた普通図柄始動スイッチが遊技球の通過を検出したときに当否判定され、例えば、「0」〜「9」までの数字(普通図柄)を所定期間に亘って変動表示した後、所定の数字を確定表示する。そして、確定表示された数字が、例えば、奇数の場合に、前記始動入賞口14に設けた前記可動翼片14C,14Cが所定期間(例えば、0.4秒)に亘って横に倒される。なお、普通図柄表示部24で表示する普通図柄は、数字に限るものではなく、アルファベットや記号等でもよい。   A normal symbol display unit 24 is provided at the upper left corner of the display screen 34. This normal symbol display unit 24 determines whether or not the normal symbol start switch provided in the start gate 18 detects the passing of the game ball. For example, the normal symbol display unit 24 displays numbers (ordinary symbols) from “0” to “9”. After variably displaying over a predetermined period, a predetermined number is fixedly displayed. For example, when the final number displayed is an odd number, the movable wing pieces 14C and 14C provided in the start winning opening 14 are tilted sideways over a predetermined period (for example, 0.4 seconds). The normal symbols displayed on the normal symbol display unit 24 are not limited to numbers, and may be alphabets or symbols.

次に、機構板側集合体について説明すると、機構板75は、合成樹脂で構成され、図2に示すように、全体として遊技盤11より縦方向に長い矩形状をなす。機構板75の中央部分には、矩形窓74が形成され、機構板75が遊技盤11に重ねられると、遊技盤11に固定された後述する各制御基板49〜52が、矩形窓74内に配置される。なお、矩形窓74の縁部には、各制御基板49〜52を収容した筐体状のカバー(図示せず)が着脱可能に取り付けられている。   Next, the mechanism plate-side assembly will be described. The mechanism plate 75 is made of a synthetic resin and has a rectangular shape that is longer in the vertical direction than the game board 11 as a whole, as shown in FIG. A rectangular window 74 is formed in the central portion of the mechanism plate 75, and when the mechanism plate 75 is stacked on the game board 11, control boards 49 to 52 (described later) fixed to the game board 11 are placed in the rectangular window 74. Be placed. A casing-like cover (not shown) that accommodates the control boards 49 to 52 is detachably attached to the edge of the rectangular window 74.

図5に示すように、機構板75の後面のうち、矩形窓74より上側には、遊技球タンク71が設けられている。また、矩形窓74の側方部分には、賞球払出装置30及び貸球払出装置31が設けられている。そして、遊技球タンク71と賞球払出装置30及び貸球払出装置31との間が、矩形窓74の上辺と右側辺に沿って延びた遊技球誘導レール71Rにより連絡されている。   As shown in FIG. 5, a game ball tank 71 is provided on the rear surface of the mechanism plate 75 above the rectangular window 74. In addition, a prize ball payout device 30 and a ball rental payout device 31 are provided on the side portion of the rectangular window 74. The game ball tank 71 and the prize ball payout device 30 and the rental ball payout device 31 are connected by a game ball guide rail 71R extending along the upper side and the right side of the rectangular window 74.

機構板75の後面75Rのうち矩形窓74より下方には、払出制御基板58と電源装置54とが横並びにして取り付けられている。払出制御基板58は、後述する主制御基板49から受けた信号に基づき、賞球払出装置30及び貸球払出装置31を駆動して、所定数の遊技球を後述の上皿27A(図1及び図3を参照)に払い出させる。電源装置54は、パチンコホールに備えたAC24V設備電源から電力を受け、これを所定の電圧に変圧して各部位に配電する。なお、払出制御基板58と電源装置54も、個々に透明な樹脂ケースに収容されている。なお、機構板75は、一側部の上下端部に備えたヒンジ部73,73によって前面枠90に対して回動可能に組み付けられる(図2を参照)。   Below the rectangular window 74 in the rear surface 75R of the mechanism plate 75, the payout control board 58 and the power supply device 54 are attached side by side. The payout control board 58 drives the prize ball payout device 30 and the ball lending payout device 31 based on a signal received from the main control board 49 described later, and a predetermined number of game balls are transferred to the upper plate 27A (FIG. 1 and FIG. 1). (See FIG. 3). The power supply device 54 receives power from the AC 24V facility power source provided in the pachinko hall, transforms this to a predetermined voltage, and distributes the power to each part. The payout control board 58 and the power supply device 54 are also individually housed in a transparent resin case. In addition, the mechanism board 75 is assembled | attached so that rotation with respect to the front frame 90 is possible by the hinge parts 73 and 73 with which the upper-and-lower-ends part of one side was equipped (refer FIG. 2).

次に外枠82について説明する。外枠82には、前面枠90が回動可能に備えられている。外枠82は、4つの木製の長板83を縦長矩形状に接合して構成されており、外枠82のうち両側辺を構成する長板83の下端部の間には、前面板84が差し渡され、その前面板84の下縁部が、下辺を構成する長板83に接合されている。   Next, the outer frame 82 will be described. A front frame 90 is rotatably provided on the outer frame 82. The outer frame 82 is configured by joining four wooden long plates 83 into a vertically long rectangular shape, and a front plate 84 is interposed between lower ends of the long plates 83 constituting both sides of the outer frame 82. The lower edge portion of the front plate 84 is joined to a long plate 83 constituting the lower side.

外枠82のうち一方の側辺には、その上下の2箇所に、金属製のヒンジ片85,85が取り付けられている。また、図2に示すように、外枠82のうちヒンジ片85と反対側の側辺を構成する長板83には、その上端寄りと下端寄りの内面の2箇所に、1対の係止部86,86が取り付けられている。さらに、外枠82のうちヒンジ片85を備えた側の外側面には、図1に示すように、プリペードカードユニット40が取り付けられる。   Metal hinge pieces 85, 85 are attached to one side of the outer frame 82 at two locations above and below it. Further, as shown in FIG. 2, the long plate 83 constituting the side opposite to the hinge piece 85 of the outer frame 82 has a pair of engagements at two locations on the inner surface near the upper end and the lower end. Parts 86, 86 are attached. Furthermore, the prepaid card unit 40 is attached to the outer surface of the outer frame 82 on the side provided with the hinge piece 85 as shown in FIG.

前面枠90は、例えば、合成樹脂で構成され、図3に示すように、外枠82の前面のうち前面板84より上方部分に対応した矩形構造をなす。前面枠90の一方の側辺には、その上下の2箇所に、金属製のヒンジ片91,91が備えられている。そして、これらヒンジ片91,91が前記外枠82に設けたヒンジ片85,85に係合されて、前面枠90が外枠82に対して回動自在に取り付けられている。   The front frame 90 is made of, for example, a synthetic resin and has a rectangular structure corresponding to a portion above the front plate 84 in the front surface of the outer frame 82 as shown in FIG. On one side of the front frame 90, metal hinge pieces 91, 91 are provided at two locations above and below the front frame 90. The hinge pieces 91, 91 are engaged with hinge pieces 85, 85 provided on the outer frame 82, and the front frame 90 is attached to the outer frame 82 so as to be rotatable.

また、図2に示すように、前面枠90のうち、ヒンジ片91が備えられた側と反対側の側辺には、1対の被係止部92,92(図2を参照)が備えられており、外枠82に備えられた係止部86,86とこの被係止部92,92とが係止することで、前面枠90が外枠82に対して回動不能に固定される。   Further, as shown in FIG. 2, a pair of locked portions 92 and 92 (see FIG. 2) are provided on the side of the front frame 90 opposite to the side on which the hinge piece 91 is provided. The front frame 90 is fixed to the outer frame 82 in a non-rotatable manner by locking the locking portions 86, 86 provided on the outer frame 82 and the locked portions 92, 92. The

図3に示すように、前面枠90には、遊技窓90Wが形成されており、前面枠90の後面側から挿入された遊技盤11の遊技領域R1を前面枠90の前面側から視認可能となっている。また、前面枠90の前面には、ガラス枠95が設けられている。ガラス枠95は、前面枠90のうちヒンジ片91側の側縁部に回動可能に取り付けられており、遊技窓90Wより一回り小さな窓95Wを備えて、そこにガラス板が張られている。また、ガラス枠95の前面のうち窓95Wの縁部には、装飾ランプ96が配されている。装飾ランプ96は、有色(例えば、赤色や黄色等)の透光性樹脂で構成されたランプカバーの内部に複数のLED96A〜96F(図1を参照)を備えてなる。なお、遊技盤11は、前面枠90の後面側に起立形成された囲壁78内に収容され、囲壁78の複数箇所に設けられた係止レバー77によって係止されている(図2を参照)。   As shown in FIG. 3, a game window 90 </ b> W is formed in the front frame 90 so that the game area R <b> 1 of the game board 11 inserted from the rear side of the front frame 90 can be viewed from the front side of the front frame 90. It has become. A glass frame 95 is provided on the front surface of the front frame 90. The glass frame 95 is rotatably attached to a side edge portion of the front frame 90 on the hinge piece 91 side, and includes a window 95W that is slightly smaller than the game window 90W, and a glass plate is stretched thereon. . A decorative lamp 96 is disposed on the edge of the window 95 </ b> W in the front surface of the glass frame 95. The decorative lamp 96 includes a plurality of LEDs 96 </ b> A to 96 </ b> F (see FIG. 1) inside a lamp cover made of a colored (for example, red or yellow) translucent resin. The game board 11 is accommodated in a surrounding wall 78 standing upright on the rear side of the front frame 90, and is locked by locking levers 77 provided at a plurality of locations on the surrounding wall 78 (see FIG. 2). .

図4に示すように、前面枠90のうちガラス枠95の下方には、横長の回動板97が、ガラス枠95と同様に、前面枠90に対して回動可能に取り付けられている。この回動板97には、上皿27Aが取り付けられている。   As shown in FIG. 4, a horizontally long rotating plate 97 is attached to the front frame 90 below the glass frame 95 so as to be rotatable with respect to the front frame 90, similarly to the glass frame 95. An upper plate 27A is attached to the rotating plate 97.

前面枠90のうち回動板97の下方には、下皿27Bを備えた下皿ユニット98が取り付けられている。そして、遊技を行った場合の賞球としての遊技球が、上皿27Aに払い出され、上皿27Aに設けたボタン29を押すと、上皿27Aから下皿27Bに遊技球が移動する。   A lower plate unit 98 having a lower plate 27 </ b> B is attached to the front frame 90 below the rotating plate 97. Then, the game ball as a prize ball when the game is performed is paid out to the upper plate 27A, and when the button 29 provided on the upper plate 27A is pressed, the game ball moves from the upper plate 27A to the lower plate 27B.

回動板97のうち、上皿27Aの左右の両端部寄り位置には1対のスピーカ59S,59Sが設けられ、下皿ユニット98のうち、下皿27Bの右端部には操作ノブ28が設けられている。これらスピーカ59S、操作ノブ28及び前記装飾ランプ96等は、パチンコ遊技機の所定の電気回路にコネクタ接続されている。そして、操作ノブ28を操作すると、前面枠90の下端部に備えられた発射装置53が駆動して、上皿27Aに収容された遊技球が遊技盤11上の遊技領域R1に向けて弾き出され、遊技の進行状況に応じて、装飾ランプ96及びスピーカ59Sが駆動される。以上が機構板側集合体の説明である。   A pair of speakers 59S and 59S are provided near the left and right ends of the upper plate 27A in the rotating plate 97, and an operation knob 28 is provided at the right end of the lower plate 27B in the lower plate unit 98. It has been. The speaker 59S, the operation knob 28, the decorative lamp 96, and the like are connected to a predetermined electric circuit of the pachinko gaming machine by a connector. When the operation knob 28 is operated, the launching device 53 provided at the lower end of the front frame 90 is driven, and the game ball accommodated in the upper plate 27A is ejected toward the game area R1 on the game board 11. The decoration lamp 96 and the speaker 59S are driven according to the progress of the game. The above is the description of the mechanism plate side assembly.

ところで、図2に示すように、遊技盤11の後面には、表示装置13を構成する液晶モジュールの後側に重なるようにして表示制御基板51が備えられている。また、表示制御基板51の下側には、電飾制御基板52と音声制御基板50とが横並びにして取り付けられている。そして、これら電飾制御基板52、音声制御基板50及び表示制御基板51の後側に重なるようにして主制御基板49が取り付けられている(図6を参照)。なお、前記各制御基板49〜52は、それぞれ透明な樹脂ケースに収容されている。   By the way, as shown in FIG. 2, a display control board 51 is provided on the rear surface of the game board 11 so as to overlap the rear side of the liquid crystal module constituting the display device 13. In addition, an electrical decoration control board 52 and an audio control board 50 are attached side by side below the display control board 51. And the main control board 49 is attached so that it may overlap with the back side of these electrical decoration control board 52, the audio | voice control board 50, and the display control board 51 (refer FIG. 6). Each of the control boards 49 to 52 is housed in a transparent resin case.

次に、図7〜10を参照しつつ本実施形態のパチンコ遊技機の電気的な構成について説明する。主制御基板49は、例えば、CPUとRAM及びROMを合わせてパッケージしてなるワンチップマイコンを主要部として備えている。   Next, the electrical configuration of the pachinko gaming machine according to the present embodiment will be described with reference to FIGS. The main control board 49 includes, for example, a one-chip microcomputer formed by combining a CPU, a RAM, and a ROM as a main part.

ワンチップマイコンは、各入賞口14,15,20,21及び始動ゲート18に入賞した遊技球を検出するためのセンサー等から信号を受けると共に、電飾制御基板52、音声制御基板50、払出制御基板58、表示制御基板51等に制御信号を出力して各部位を制御する。また、ワンチップマイコンは、パチンコ遊技機の遊技状況に関する遊技情報を、情報出力回路を介して、パチンコホールに備えた管理装置へと出力する。   The one-chip microcomputer receives signals from sensors and the like for detecting game balls that have won the winning gates 14, 15, 20, 21 and the start gate 18, as well as an illumination control board 52, a voice control board 50, and a payout control. Each part is controlled by outputting a control signal to the substrate 58, the display control substrate 51 and the like. In addition, the one-chip microcomputer outputs game information related to the game situation of the pachinko gaming machine to a management device provided in the pachinko hall via the information output circuit.

表示制御基板51は、図7に示すように、表示装置13にて演出に用いられる画像を表示装置13に表示するための制御データ及び制御プログラム等を記憶する制御ROM63と、特別図柄、背景画像、キャラクター画像、文字画像等の画像データを記憶する画像データROM66とを備える。そして、主制御基板49からI/Oポート60を介して入力したコマンドデータに基づき、表示用CPU61が、制御ROM63から所定の制御データ及び制御プログラムを取り出し、ワークRAM64の作業領域で所定の信号を生成してVDP62に出力する。   As shown in FIG. 7, the display control board 51 includes a control ROM 63 for storing control data and a control program for displaying an image used for presentation on the display device 13 on the display device 13, a special design, a background image, and the like. An image data ROM 66 for storing image data such as character images and character images. Then, based on the command data input from the main control board 49 via the I / O port 60, the display CPU 61 extracts predetermined control data and control program from the control ROM 63, and outputs a predetermined signal in the work area of the work RAM 64. Generate and output to VDP 62.

VDP62は、画像表示を行うための表示制御機能及び高速描画機能を有し、表示制御用CPU61からの描画命令(所定の信号)に基づいて画像データROM66から必要なデータを読み出し、表示画面34における特別図柄、背景画像、キャラクター画像、文字画像等のマップデータを作成し、一旦VRAM67に格納する。VRAM67に格納された画像データは、VDP62によってLCD制御回路65に出力され、LCD制御回路65は、入力した画像データを色信号(例えば、RGB信号)と同期信号とからなるビデオ信号に変換し、表示装置13(詳細には、TFT−LCD)に出力する。そして、表示装置13は、ビデオ信号に基づいて、表示画面34に画像を表示する。なお、図7において、符号68は、リセット回路であって、表示用CPU61とワークRAM64とから構成される表示制御用MPUを初期化するためのリセット信号を出力する。また、符号69は、クロック回路であって、表示制御用MPUに基準クロック信号を出力する。   The VDP 62 has a display control function and a high-speed drawing function for performing image display, reads necessary data from the image data ROM 66 based on a drawing command (predetermined signal) from the display control CPU 61, and displays the data on the display screen 34. Map data such as special symbols, background images, character images, and character images are created and stored in the VRAM 67 once. The image data stored in the VRAM 67 is output to the LCD control circuit 65 by the VDP 62. The LCD control circuit 65 converts the input image data into a video signal composed of a color signal (for example, RGB signal) and a synchronization signal, The data is output to the display device 13 (specifically, the TFT-LCD). The display device 13 displays an image on the display screen 34 based on the video signal. In FIG. 7, reference numeral 68 denotes a reset circuit that outputs a reset signal for initializing the display control MPU including the display CPU 61 and the work RAM 64. Reference numeral 69 denotes a clock circuit which outputs a reference clock signal to the display control MPU.

音声制御基板50は、主制御基板49からのコマンドデータに基づいてスピーカ59Sから発生させるBGMや演出用の音声の制御を行い、その音声データを設定する。   The audio control board 50 controls the BGM generated from the speaker 59S and the production audio based on the command data from the main control board 49, and sets the audio data.

具体的には、図8に示すように、音声制御基板50は、音声を発生させるための制御データ及び制御プログラム等を記憶した制御ROM203を備える。そして、音声用CPU201は、主制御基板49からI/Oポート200を介して入力したコマンドデータに基づいて制御ROM203から制御プログラム及び制御データを読み出し、ワークRAM202にて所定の信号を生成して音声合成回路204に信号を出力する。音声合成回路204は、音声用CPU201からの信号に基づいて音声信号を合成して音量増幅回路205に出力する。音量増幅回路205にて増幅された音声信号は、音量スイッチ206を介して、左右のスピーカ59S,59Sに出力される。ここで、音量スイッチ206を操作することで、スピーカ59Sから発生する音声の音量を調節することが可能である。   Specifically, as shown in FIG. 8, the sound control board 50 includes a control ROM 203 that stores control data and a control program for generating sound. Then, the voice CPU 201 reads a control program and control data from the control ROM 203 based on command data input from the main control board 49 via the I / O port 200, generates a predetermined signal in the work RAM 202, and generates a voice. A signal is output to the synthesis circuit 204. The voice synthesis circuit 204 synthesizes a voice signal based on the signal from the voice CPU 201 and outputs it to the volume amplification circuit 205. The audio signal amplified by the volume amplifier circuit 205 is output to the left and right speakers 59S and 59S via the volume switch 206. Here, by operating the volume switch 206, the volume of the sound generated from the speaker 59S can be adjusted.

なお、図8において、符号208は、リセット回路であって、音声用CPU201とワークRAM202とから構成される音声制御用MPUを初期化するためのリセット信号を出力する。また、符号207は、クロック回路であって、音声制御用MPUに基準クロック信号を出力する。   In FIG. 8, reference numeral 208 denotes a reset circuit that outputs a reset signal for initializing the audio control MPU composed of the audio CPU 201 and the work RAM 202. Reference numeral 207 denotes a clock circuit that outputs a reference clock signal to the audio control MPU.

さて、本発明の「遊技機用制御装置」としての電飾制御基板52は、主制御基板49からのコマンドデータに基づいて、装飾ランプ96やサイドランプ22,22等の電飾装置(本発明の「作動装置」に相当する)に備えた複数のLED22A,22B,96A〜96Fを制御する。   The electrical decoration control board 52 as the “control device for gaming machine” of the present invention is based on the command data from the main control board 49, and the electrical decoration devices such as the decorative lamp 96 and the side lamps 22 and 22 (the present invention). A plurality of LEDs 22A, 22B, 96A to 96F included in the “operating device” of FIG.

図9に示すように、電飾制御基板52は、前記ランプ22,96に備えたLED22A,22B,96A〜96Fを制御するための制御プログラム(本発明の「制御用プログラムデータ」に相当する)を記憶した制御ROM103(本発明の「制御記憶手段」に相当する)を備える。   As shown in FIG. 9, the illumination control board 52 is a control program for controlling the LEDs 22A, 22B, 96A to 96F provided in the lamps 22, 96 (corresponding to “control program data” of the present invention). Is stored in the control ROM 103 (corresponding to "control storage means" of the present invention).

電飾制御基板52に備えた電飾用CPU101(本発明の「CPU」に相当する)は、主制御基板49からI/Oポート100を介して入力したコマンドデータに基づいて制御ROM103から制御プログラムを読み出す。そして、読み出された制御プログラムに基づいてワークRAM102において所定の信号が生成され、加算回路104(本発明の「アドレス指定手段」に相当する)及びパルス発生回路105(本発明の「パルス発生手段」に相当する)に出力される。なお、加算回路104とパルス発生回路105とで、本発明の「アドレス指定信号変更手段」が構成されている。   An illumination CPU 101 (corresponding to “CPU” of the present invention) provided on the illumination control board 52 is controlled from the control ROM 103 based on command data input from the main control board 49 via the I / O port 100. Is read. Then, a predetermined signal is generated in the work RAM 102 based on the read control program, and an adder circuit 104 (corresponding to the “address designating means” of the present invention) and a pulse generating circuit 105 (the “pulse generating means of the present invention”). Is equivalent to “)”. The adder circuit 104 and the pulse generator circuit 105 constitute the “address designation signal changing means” of the present invention.

パルス発生回路105は、後に詳説するように、電飾用CPU101からの信号に基づいて所定のパルス信号を加算回路104に出力する。また、加算回路104は、電飾用CPU101からの信号と、パルス発生回路105からのパルス信号とに基づいて、データROM106にアドレス信号を出力する。   The pulse generation circuit 105 outputs a predetermined pulse signal to the addition circuit 104 based on the signal from the electrical decoration CPU 101 as will be described in detail later. The adder circuit 104 outputs an address signal to the data ROM 106 based on the signal from the electrical decoration CPU 101 and the pulse signal from the pulse generation circuit 105.

データROM106は、前記複数のLED22A,22B,96A〜96Fの点灯データ(本発明の「作動用データ」に相当する)を格納している。また、データROM106は、制御ROM103とは別個に設けられ、電飾制御基板52上に着脱可能に備えられている。点灯データを変更する場合には、データROM106を交換すればよいので、点灯データの変更が容易となる。なお、データROM106は、本発明の「作動用データ記憶手段」に相当する。   The data ROM 106 stores lighting data (corresponding to “operation data” in the present invention) of the plurality of LEDs 22A, 22B, 96A to 96F. The data ROM 106 is provided separately from the control ROM 103 and is detachably provided on the illumination control board 52. When changing the lighting data, the data ROM 106 may be replaced, so that the lighting data can be easily changed. The data ROM 106 corresponds to “operation data storage means” of the present invention.

データROM106は、加算回路104からのアドレス信号によって特定されたアドレスの点灯データを、ランプ制御回路107(本発明の「作動回路」に相当する)に出力する。同図に示すように、データROM106の点灯データは、直接、ランプ制御回路107に出力されるので、点灯データを一旦電飾用CPU101に取り込み、電飾用CPU101からランプ制御回路107に出力する構成と比較して、電飾用CPU101の負担を軽減することができる。なお、データROM106のうち、アドレス信号が入力する入力ポートが本発明の「アドレス信号入力部」に相当し、点灯データを出力する出力ポートが、本発明の「データ信号出力」に相当する。   The data ROM 106 outputs the lighting data at the address specified by the address signal from the adder circuit 104 to the lamp control circuit 107 (corresponding to the “operation circuit” of the present invention). As shown in the figure, since the lighting data of the data ROM 106 is directly output to the lamp control circuit 107, the lighting data is once taken into the lighting CPU 101 and output from the lighting CPU 101 to the lamp control circuit 107. Compared to the above, the burden on the CPU 101 for electrical decoration can be reduced. In the data ROM 106, an input port for inputting an address signal corresponds to an “address signal input unit” of the present invention, and an output port for outputting lighting data corresponds to “data signal output” of the present invention.

ランプ制御回路107は、データROM106からの点灯データに基づいてランプ22,96に備えた複数のLED22A,22B,96A〜96Fを点灯又は消灯させる。   The lamp control circuit 107 turns on or off the plurality of LEDs 22A, 22B, 96A to 96F included in the lamps 22 and 96 based on the lighting data from the data ROM 106.

なお、図9における符号109は、リセット回路であって、電飾用CPU101とワークRAM102とから構成される電飾制御用MPUを初期化するためのリセット信号を出力する。また、符号108は、クロック回路であって、電飾制御用MPUに基準クロック信号を出力する。   Note that reference numeral 109 in FIG. 9 denotes a reset circuit, which outputs a reset signal for initializing the illumination control MPU composed of the illumination CPU 101 and the work RAM 102. Reference numeral 108 denotes a clock circuit which outputs a reference clock signal to the illumination control MPU.

さて、電飾制御基板52の所要の各部について詳細に説明する。   Now, each required part of the electrical decoration control board 52 will be described in detail.

電飾用CPU101は、主制御基板49からのコマンドデータに基づいて、複数のランプ演出パターンの中から1つを設定すると共に、その演出パターンに応じて予め設定されている各種信号を出力する。即ち、電飾用CPU101は、加算回路104に開始アドレス信号を出力する。また、パルス発生回路105には、パルス信号の周期T(図14を参照)、即ち、1つのパルス信号が発生してから次のパルス信号が発生するまでの時間間隔を設定するための信号と、パルス信号の出力回数を設定するための信号とを出力する。なお、各ランプ演出パターンにおける開始アドレス、パルス信号の周期T及びパルス信号の発生回数は、例えば、以下の表1のように設定されている。   The illumination CPU 101 sets one of a plurality of lamp effect patterns based on command data from the main control board 49, and outputs various signals set in advance according to the effect patterns. That is, the illumination CPU 101 outputs a start address signal to the adder circuit 104. The pulse generation circuit 105 includes a signal for setting a period T of the pulse signal (see FIG. 14), that is, a time interval from the generation of one pulse signal to the generation of the next pulse signal. And a signal for setting the number of output times of the pulse signal. The start address, the pulse signal period T, and the number of pulse signal generations in each lamp effect pattern are set as shown in Table 1 below, for example.

パルス発生回路105は、図10に示すように、パルス信号を生成する発振回路120と、発振回路120からパルス信号を受信して加算回路104に出力すると共に、受信したパルス信号の数を計数するカウンター回路121とを備える。発振回路120は、電飾用CPU101からの信号に基づいてパルス信号の周期T(図14を参照)を設定する。具体的には、発振回路120には分周回路122が備えられており、電飾用CPU101からの信号に応じて発振回路120に備えた発振素子(図示せず)の基準パルスを分周することで、パルス信号の周期Tを変更している。なお、発振回路120は、本発明の「間隔変更手段」に相当する。また、本実施形態では、発振回路120から出力されるパルス信号の周期Tは、クロック回路108から出力される基準クロック信号の周期とは異なっている。   As shown in FIG. 10, the pulse generation circuit 105 receives the pulse signal from the oscillation circuit 120 that generates the pulse signal, outputs the pulse signal to the addition circuit 104, and counts the number of received pulse signals. And a counter circuit 121. The oscillation circuit 120 sets the period T (see FIG. 14) of the pulse signal based on the signal from the electrical decoration CPU 101. Specifically, the oscillation circuit 120 is provided with a frequency dividing circuit 122, which divides a reference pulse of an oscillation element (not shown) provided in the oscillation circuit 120 in accordance with a signal from the electrical decoration CPU 101. Thus, the period T of the pulse signal is changed. The oscillation circuit 120 corresponds to the “interval changing means” of the present invention. In the present embodiment, the period T of the pulse signal output from the oscillation circuit 120 is different from the period of the reference clock signal output from the clock circuit 108.

加算回路104は、電飾用CPU101から開始アドレス信号を受けると、パルス発生回路105からのパルス信号の入力を契機として、その開始アドレス信号をデータROM106に出力する。また、開始アドレス信号を出力した後で、パルス発生回路105から1つのパルス信号が入力する毎に、先に出力したアドレス信号に所定値(本実施形態では、データROM106のアドレスの1番地分に相当する値)を加算して更新し、その更新されたアドレス信号をデータROM106に出力する。これにより、データROM106のアドレスが規則的に指定される。   When the adder circuit 104 receives the start address signal from the illumination CPU 101, the adder circuit 104 outputs the start address signal to the data ROM 106 in response to the input of the pulse signal from the pulse generation circuit 105. In addition, every time one pulse signal is input from the pulse generation circuit 105 after the start address signal is output, the address signal output earlier is set to a predetermined value (in this embodiment, one address of the address of the data ROM 106). (Corresponding values) are added and updated, and the updated address signal is output to the data ROM 106. Thereby, the address of the data ROM 106 is regularly specified.

ここで、電飾用CPU101は、開始アドレス信号のみを出力しており、その後に出力されるアドレス信号は、加算回路104が1つずつ順次に生成して出力するので、電飾用CPU101によって複数個分のアドレス信号を逐一出力させた場合に比較して、電飾用CPU101の処理負担を軽減することができる。また、加算回路104がアドレス信号を生成して出力している間に、その他の回路110を制御することも可能となる。   Here, the electrical decoration CPU 101 outputs only the start address signal, and since the adder circuit 104 sequentially generates and outputs the address signals output thereafter, the electrical decoration CPU 101 outputs a plurality of address signals. Compared to the case where individual address signals are output one by one, the processing load on the electrical decoration CPU 101 can be reduced. It is also possible to control the other circuit 110 while the adder circuit 104 generates and outputs an address signal.

データROM106は、所定の容量の記憶領域R0を有し、その記憶領域R0は、図13に示すように、例えば、1バイトずつの複数のアドレス空間に区分されてアドレス(番地)が付されている。そして、記憶領域R0の各アドレスに対応したアドレス空間に、1つの点灯データが格納されている。   The data ROM 106 has a storage area R0 having a predetermined capacity, and the storage area R0 is divided into a plurality of address spaces of 1 byte, for example, as shown in FIG. Yes. One lighting data is stored in an address space corresponding to each address in the storage area R0.

1つの点灯データ(8ビット)に含まれる各ビットは、それぞれ1つのLEDに対応している。点灯データのビット値が「1」である場合にそのLEDは点灯され、ビット値が「0」である場合にそのLEDは消灯されるようになっている。即ち、各ビットが1つのLEDに対応し、1つの点灯データによって、8つのLED22A,22B,96A〜96Fの点灯状態が一度に設定されることになる。   Each bit included in one lighting data (8 bits) corresponds to one LED. When the bit value of the lighting data is “1”, the LED is turned on, and when the bit value is “0”, the LED is turned off. That is, each bit corresponds to one LED, and the lighting states of the eight LEDs 22A, 22B, 96A to 96F are set at one time by one lighting data.

例えば、図12のアドレスbに格納されている点灯データでは、1,2,3,6ビット目に対応したLEDは点灯され、4,5,7,8ビット目に対応したLEDは消灯される。   For example, in the lighting data stored at address b in FIG. 12, the LEDs corresponding to the first, second, third and sixth bits are turned on, and the LEDs corresponding to the fourth, fifth, seventh and eighth bits are turned off. .

ランプ制御回路107は、データROMのデータバスに接続されて、データROM106からの点灯データ、つまり各LEDに対応するビットデータに応じて、ランプ22,96に備えた各LED22A,22B,96A〜96Fへの電力供給をオンオフ切り替えする。図11に示すように、ランプ制御回路107の出力ポートは、例えば、8ビットのパラレルポートで構成されている。出力ポートの各ビットには、それぞれ1つのLEDが接続されている。本実施形態では、1〜3ビット目が、装飾ランプ96の左上、左中、左下のLED96A〜96Cに接続され、4〜6ビット目が、装飾ランプ96の右上、右中、右下のLED96D〜96Fに接続され、7ビット目が、左側のサイドランプ22のLED22Aに接続され、8ビット目が、右側のサイドランプ22のLED22Bに接続されている。そして、データROM106から読み出された点灯データに基づいて、電源装置54による電力供給を出力ポートの各ビット毎にオンオフ切り替えする。即ち、ビット値が「1」の場合にはオン状態として、そのLEDに電力を供給し、ビット値が「0」の場合はオフ状態として、そのLEDへの電力供給を遮断する。これにより、8つのLED22A,22B,96A〜96Fを個別に点灯又は消灯させることができる。以上が、電飾制御基板52の構成の説明である。   The lamp control circuit 107 is connected to the data bus of the data ROM, and the LEDs 22A, 22B, 96A to 96F provided in the lamps 22 and 96 according to the lighting data from the data ROM 106, that is, the bit data corresponding to each LED. Switch power supply to and off. As shown in FIG. 11, the output port of the lamp control circuit 107 is composed of, for example, an 8-bit parallel port. One LED is connected to each bit of the output port. In the present embodiment, the first to third bits are connected to the upper left, left middle, and lower left LEDs 96A to 96C of the decorative lamp 96, and the fourth to sixth bits are the upper right, middle right, and lower right LEDs 96D of the decorative lamp 96. To 96F, the seventh bit is connected to the LED 22A of the left side lamp 22, and the eighth bit is connected to the LED 22B of the right side lamp 22. Based on the lighting data read from the data ROM 106, the power supply by the power supply device 54 is switched on and off for each bit of the output port. That is, when the bit value is “1”, the LED is turned on and power is supplied to the LED. When the bit value is “0”, the LED is turned off and the power supply to the LED is cut off. Thereby, the eight LEDs 22A, 22B, 96A to 96F can be individually turned on or off. The above is the description of the configuration of the electrical decoration control board 52.

次に、上記構成からなる電飾制御基板52の動作を図11のフローチャートを参照しつつ説明する。パチンコ遊技機の電源をオンすると、電飾制御基板52に備えた電飾用CPU101は、図11に示した制御プログラムMを制御ROM103から取り出してランする。   Next, the operation of the electrical decoration control board 52 configured as described above will be described with reference to the flowchart of FIG. When the power of the pachinko gaming machine is turned on, the illumination CPU 101 provided on the illumination control board 52 takes out the control program M shown in FIG.

制御プログラムMがランされると、まず、外部コマンド受信処理(S1)が行われる。この処理(S1)では、主制御基板49からコマンドデータが受信される。   When the control program M is run, first, external command reception processing (S1) is performed. In this process (S1), command data is received from the main control board 49.

外部コマンド受信処理(S1)に次いで、演出パターン判別処理(S2)が行われる。この処理(S2)では、主制御基板49からのコマンドデータに基づいて、ランプの演出パターン(表1を参照)が判別される。そして、この演出パターンに基づいて、以下の開始アドレス設定処理(S3)、実行ステップ設定処理(S4)、及び開始タイマー処理(S5)が行われる。   Following the external command reception process (S1), an effect pattern determination process (S2) is performed. In this process (S2), a lamp effect pattern (see Table 1) is determined based on command data from the main control board 49. Then, based on this effect pattern, the following start address setting process (S3), execution step setting process (S4), and start timer process (S5) are performed.

開始アドレス設定処理(S3)では、演出パターンに応じて開始アドレス信号が設定される。   In the start address setting process (S3), a start address signal is set according to the production pattern.

実行ステップ設定処理(S4)では、演出パターンに応じて、パルス発生回路105から出力されるパルス信号の周期T及びパルス信号の出力回数が設定される。   In the execution step setting process (S4), the period T of the pulse signal output from the pulse generation circuit 105 and the number of output of the pulse signal are set according to the effect pattern.

開始タイマー処理(S5)では、ランプ演出パターンに応じて所定時間が設定され、以後、この処理(S5)が行われる度に、開始タイマーの値がカウントアップされる。   In the start timer process (S5), a predetermined time is set according to the lamp effect pattern, and thereafter, the value of the start timer is counted up every time this process (S5) is performed.

次いでその他の処理として、例えばその他の回路制御等の処理が行われる(S6)。次いで開始タイマーの値が所定時間となったか否か、即ち、判別された演出パターンによるランプ演出を開始するか否かがチェックされる(S7)。所定時間に達していない場合(S7でNo)には、開始タイマーによる計時を続行する。一方、所定時間に達した場合(S7でYes)には、ランプ22,96に備えた各LED22A,22B,96A〜96Fをデフォルト状態に設定するためのデフォルトアドレス設定処理(S8)が行われる。   Next, as other processing, for example, other processing such as circuit control is performed (S6). Next, it is checked whether or not the value of the start timer has reached a predetermined time, that is, whether or not to start the lamp effect according to the determined effect pattern (S7). If the predetermined time has not been reached (No in S7), time counting by the start timer is continued. On the other hand, when the predetermined time is reached (Yes in S7), a default address setting process (S8) for setting the LEDs 22A, 22B, 96A to 96F provided in the lamps 22 and 96 to the default state is performed.

デフォルトアドレス設定処理(S8)では、加算回路104にデータROM106のアドレスaに対応するアドレス信号を設定すると共に、パルス発生回路105からパルス信号を1回発生させて、アドレスaに対応するアドレス信号をデータROM106に出力させる。そして、各LED22A,22B,96A〜96Fを最初にデフォルト状態とした後で、演出パターンに応じたランプ演出が開始される。なお、クロック回路108が発生するクロックパルスを用いてデフォルトアドレスに対応するアドレス信号を出力させてもよい。   In the default address setting process (S8), an address signal corresponding to the address a of the data ROM 106 is set in the adder circuit 104, and a pulse signal is generated once from the pulse generation circuit 105, and an address signal corresponding to the address a is generated. The data ROM 106 is output. And after making each LED22A, 22B, 96A-96F into a default state initially, the lamp production according to the production pattern is started. Note that an address signal corresponding to a default address may be output using a clock pulse generated by the clock circuit 108.

次に、本実施形態の電飾制御基板52とLED22A,22B,96A〜96Fの動作を具体的に説明する。   Next, the operation of the illumination control board 52 and the LEDs 22A, 22B, 96A to 96F according to the present embodiment will be specifically described.

例えば、ランプ演出パターン1(表1を参照)が実行された場合、即ち、開始アドレス設定処理(S3)において、開始アドレス信号として、データROM106のアドレスbに対応したアドレス信号が設定され、実行ステップ設定処理(S4)において、パルス信号の出力回数が「4」回に設定されかつ、パルス信号の周期Tが「1秒」に設定された場合には、以下のようになる。   For example, when the lamp effect pattern 1 (see Table 1) is executed, that is, in the start address setting process (S3), an address signal corresponding to the address b of the data ROM 106 is set as the start address signal. In the setting process (S4), when the number of output times of the pulse signal is set to “4” and the cycle T of the pulse signal is set to “1 second”, the following is performed.

まず、主制御基板49からのコマンドデータを受信してから演出パターンに応じて設定されている所定時間が経過すると、デフォルトアドレスとしてアドレスaを指定するアドレス信号が出力される。   First, when a predetermined time set according to the production pattern has elapsed after receiving command data from the main control board 49, an address signal designating an address a is output as a default address.

次に、加算回路104にアドレスbを指定するアドレス信号が設定され、パルス発生回路105からパルス信号が出力される。加算回路104にパルス信号が入力すると、データROM106にアドレスbを指定するアドレス信号が出力される。アドレスbに対応するアドレス信号が出力されてから1秒後に、加算回路104に2つ目のパルス信号が入力すると、アドレスbから1番地分繰り上がったアドレスcを指定するアドレス信号が出力される。アドレスcに対応するアドレス信号が出力されてから1秒後に、加算回路104に3つ目のパルス信号が入力すると、アドレスcから1番地分繰り上がったアドレスdを指定するアドレス信号が出力される。さらに、アドレスdに対応するアドレス信号が出力されてから1秒後に、加算回路104に4つ目のパルス信号が入力すると、アドレスdから1番地分繰り上がったアドレスeを指定するアドレス信号が出力される。つまり、連続した4つのアドレスb,c,d,eを指定するアドレス信号が1秒おきに順番に出力される。アドレスeを指定するアドレス信号を出力した時点で、パルス信号は、「4」回出力されたことになるので、パルス発生回路105からのパルス信号の出力が停止される。   Next, an address signal designating the address b is set in the adder circuit 104, and a pulse signal is output from the pulse generation circuit 105. When a pulse signal is input to the adder circuit 104, an address signal designating an address b is output to the data ROM 106. One second after the address signal corresponding to the address b is output, when the second pulse signal is input to the adder circuit 104, an address signal designating an address c that is one address higher than the address b is output. . One second after the address signal corresponding to the address c is output, when the third pulse signal is input to the adder circuit 104, an address signal designating the address d that is one address higher than the address c is output. . Further, one second after the address signal corresponding to the address d is output, when the fourth pulse signal is input to the adder circuit 104, an address signal designating the address e that is advanced by one address from the address d is output. Is done. That is, address signals that specify four consecutive addresses b, c, d, and e are output in turn every second. When the address signal designating the address e is output, the pulse signal has been output “4” times, so that the output of the pulse signal from the pulse generation circuit 105 is stopped.

これを遊技者側から見ると以下のようになる。最初はアドレスaの点灯データ「00000000」に基づいて全てのLED22A,22B、96A〜96Fがデフォルト状態、即ち、消灯状態となっている。次いで、アドレスbの点灯データ「11100100」に基づいて、装飾ランプ96の左上、左中、左下及び右下のLED96A〜96C,96Eが1秒間点灯する。次の1秒間は、アドレスcの点灯データ「11100110」に基づいて、装飾ランプ96の左上、左中、左下及び右下のLED96A〜96C,96Eと、左側のサイドランプ22のLED22Aとが点灯する。次の1秒間は、アドレスdの点灯データ「11001110」に基づいて、装飾ランプ96の左上、左中、右中及び右下のLED96A,96B,96E,96Fと、左側のサイドランプ22のLED22Aとが点灯する。さらに、次の1秒間は、アドレスeの点灯データ「11001010」に基づいて、装飾ランプ96の左上、左中、右中のLED96A,96B,96Eと、左側のサイドランプ22のLED22Aとが点灯する。つまり、1秒毎に点灯するLEDの組み合わせが切り替わる。   This is seen from the player side as follows. Initially, all the LEDs 22A, 22B and 96A to 96F are in a default state, that is, in an extinguished state based on the lighting data “00000000” at the address a. Next, based on the lighting data “11100100” at address b, the upper left, middle left, lower left and lower right LEDs 96A to 96C, 96E of the decoration lamp 96 are lit for 1 second. In the next 1 second, based on the lighting data “11100110” at address c, the upper left, middle left, lower left and lower right LEDs 96A to 96C, 96E of the decoration lamp 96 and the LED 22A of the left side lamp 22 are turned on. . For the next one second, based on the lighting data “11001110” of the address d, the upper left, left middle, right middle and lower right LEDs 96A, 96B, 96E, 96F of the decoration lamp 96, and the LED 22A of the left side lamp 22 Lights up. Further, for the next one second, the LEDs 96A, 96B, and 96E in the upper left, middle left, and middle right of the decoration lamp 96 and the LEDs 22A of the left side lamp 22 are turned on based on the lighting data “11001010” of the address e. . That is, the combination of LEDs that are turned on every second is switched.

また、ランプ演出パターン3(表1を参照)が実行された場合、即ち、開始アドレス設定処理(S3)において、開始アドレス信号として、データROM106のアドレスdを指定するアドレス信号が設定され、実行ステップ設定処理(S4)において、パルス信号の出力回数が「3」回に設定されかつ、パルス信号の周期Tが「2秒」に設定された場合には、以下のようになる。   Further, when the lamp effect pattern 3 (see Table 1) is executed, that is, in the start address setting process (S3), an address signal designating the address d of the data ROM 106 is set as the start address signal. In the setting process (S4), when the number of output times of the pulse signal is set to “3” and the cycle T of the pulse signal is set to “2 seconds”, the following is performed.

まず、主制御基板49からのコマンドデータを受信してから演出パターンに応じて設定されている所定時間が経過すると、デフォルトアドレスとしてアドレスaを指定するアドレス信号が出力される。   First, when a predetermined time set according to the production pattern has elapsed after receiving command data from the main control board 49, an address signal designating an address a is output as a default address.

次に、加算回路104にアドレスdを指定するアドレス信号が設定され、パルス発生回路105からパルス信号が出力される。加算回路104にパルス信号が入力すると、データROM106にアドレスdを指定するアドレス信号が出力される。アドレスdに対応するアドレス信号が出力されてから2秒後に、加算回路104に2つ目のパルス信号が入力すると、アドレスdから1番地分繰り上がったアドレスeを指定するアドレス信号が出力される。さらに、アドレスeに対応するアドレス信号が出力されてから2秒後に、加算回路104に3つ目のパルス信号が入力すると、アドレスeから1番地分繰り上がったアドレスfを指定するアドレス信号が出力される。つまり、連続した3つのアドレスd,e,fを指定するアドレス信号が2秒おきに順番に出力される。また、アドレスfに対応するアドレス信号が出力された時点でパルス信号は「3」回出力されたことになるので、パルス発生回路105からのパルス信号の出力が停止される。   Next, an address signal designating an address d is set in the adder circuit 104, and a pulse signal is output from the pulse generation circuit 105. When a pulse signal is input to the adder circuit 104, an address signal designating an address d is output to the data ROM 106. Two seconds after the address signal corresponding to the address d is output, when the second pulse signal is input to the adder circuit 104, an address signal designating the address e that is one address higher than the address d is output. . Further, when a third pulse signal is input to the adder circuit 104 two seconds after the address signal corresponding to the address e is output, an address signal designating the address f that is one address higher than the address e is output. Is done. That is, address signals specifying three consecutive addresses d, e, and f are sequentially output every 2 seconds. Since the pulse signal is output “3” times when the address signal corresponding to the address f is output, the output of the pulse signal from the pulse generation circuit 105 is stopped.

これを遊技者側から見ると以下のようになる。即ち、最初はアドレスaの点灯データに基づいて全てのLED22A,22B、96A〜96Fが消灯状態となっている。次いで、アドレスdの点灯データ「11001110」に基づいて、装飾ランプ96の左上、左中、右中及び右下のLED96A,96B,96E,96Fと、左側のサイドランプ22のLED22Aとが2秒間点灯する。次の2秒間は、アドレスeの点灯データ「11001010」に基づいて、装飾ランプ96の左上、左中、右中のLED96A,96B,96Eと、左側のサイドランプ22のLED22Aとが点灯する。さらに次の2秒間は、アドレスfの点灯データ「01101101」に基づいて、装飾ランプ96の左中、左下、右中、右下のLED96A,96B,96E,96Fと、右側のサイドランプ22のLED22Bとが点灯する。つまり、2秒毎に点灯するLEDの組み合わせが切り替わる。   This is seen from the player side as follows. That is, at first, all the LEDs 22A, 22B and 96A to 96F are turned off based on the lighting data of the address a. Next, based on the lighting data “11001110” of the address d, the upper left, left middle, right middle and lower right LEDs 96A, 96B, 96E, and 96F of the decorative lamp 96 and the LED 22A of the left side lamp 22 are lit for 2 seconds. To do. For the next 2 seconds, the LEDs 96A, 96B, and 96E in the upper left, middle left, and middle right of the decoration lamp 96 and the LEDs 22A of the left side lamp 22 are turned on based on the lighting data “11001010” of the address e. Further, for the next 2 seconds, based on the lighting data “01101101” of the address f, the LED lamps 96A, 96B, 96E, and 96F of the decoration lamp 96, and the LED 22B of the right side lamp 22 are displayed. And light up. That is, the combination of LEDs that are turned on every 2 seconds is switched.

このように、本実施形態によれば、ランプ22,96に備えたLED22A,22B,96A〜96Fを点灯させるための点灯データが、制御プログラムMを記憶した制御ROM103とは別個に備えられたデータROM106に記憶されたので、制御ROM103において、制御プログラムMの記憶領域を従来よりも大きくすることができる。これにより、より多くの制御プログラムを制御ROM103に格納することが可能となり、多彩なランプ演出を行うことが可能となる。   As described above, according to the present embodiment, the lighting data for lighting the LEDs 22A, 22B, 96A to 96F provided in the lamps 22 and 96 is data provided separately from the control ROM 103 storing the control program M. Since it is stored in the ROM 106, the storage area of the control program M can be made larger in the control ROM 103 than before. As a result, more control programs can be stored in the control ROM 103, and various lamp effects can be performed.

また、ランプ演出を行う際には、電飾用CPU101は、複数の点灯データのうちの最初の1つの点灯データのみを指定すればよく、その他の点灯データを指定するアドレス信号を出力する必要がないので、電飾用CPU101の処理負担を軽減することができる。   Further, when performing the lamp effect, the illumination CPU 101 only needs to specify the first one of the plurality of lighting data, and needs to output an address signal that specifies the other lighting data. Therefore, the processing load on the electrical decoration CPU 101 can be reduced.

さらに、点灯データの組み合わせが同一である場合、即ち、ランプ演出パターン1とランプ演出パターン4とのように、加算回路104から出力されるアドレス信号の組み合わせが同一である場合でも、パルス信号の周期Tを異ならせることで、点灯するLEDの組み合わせが切り替わる時間を異ならせることができ、ランプの点灯態様を異ならせることができる。   Furthermore, even when the combination of lighting data is the same, that is, when the combination of the address signals output from the adder circuit 104 is the same as in the lamp effect pattern 1 and the lamp effect pattern 4, the cycle of the pulse signal By varying T, the time for switching the combination of LEDs to be lit can be varied, and the lighting mode of the lamp can be varied.

なお、機種変更等によって点灯データのみを変更する場合、制御プログラムと点灯データとを同一のROMに記憶させていると、変更する点灯データに加えて、変更する必要のない制御プログラムも、改めてROMに書き込む必要がある。これに対し、本実施形態のように、制御プログラムと点灯データとを別個のROMに記憶させた場合には、変更する必要のない制御プログラムはROMに書き込む必要はなく、変更する点灯データのみを新たにROMに書き込めばよい。   When only the lighting data is changed by changing the model, etc., if the control program and the lighting data are stored in the same ROM, in addition to the lighting data to be changed, a control program that does not need to be changed is again read into the ROM. Need to write to. On the other hand, when the control program and the lighting data are stored in separate ROMs as in the present embodiment, the control program that does not need to be changed need not be written in the ROM, and only the lighting data to be changed is stored. What is necessary is just to newly write in ROM.

[他の実施形態]
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
(1)前記一実施形態では、パチンコ遊技機に備えられた電飾制御基板52に本発明を適用していたが、遊技機であれば、コイン遊技機やスロットマシン等に備えられた電飾制御基板に適用してもよい。
[Other Embodiments]
The present invention is not limited to the above-described embodiment. For example, the embodiments described below are also included in the technical scope of the present invention, and various other than the following can be made without departing from the scope of the invention. It can be changed and implemented.
(1) In the above embodiment, the present invention is applied to the electrical control board 52 provided in the pachinko gaming machine. However, if it is a gaming machine, the electrical equipment provided in a coin gaming machine, a slot machine, or the like. You may apply to a control board.

(2)前記一実施形態では、パルス発生回路105に備えられた発振素子が生成した基準パルスを、演出パターンに応じて分周回路122にて分周して加算回路104に出力していたが、クロック回路108が発生する基準クロック信号を分周回路122にて分周して加算回路104に出力してもよい。 (2) In the above embodiment, the reference pulse generated by the oscillation element provided in the pulse generation circuit 105 is divided by the frequency dividing circuit 122 according to the effect pattern and output to the adding circuit 104. Alternatively, the reference clock signal generated by the clock circuit 108 may be divided by the frequency dividing circuit 122 and output to the adding circuit 104.

(3)前記第一実施形態では、装飾ランプ96とサイドランプ22とを同一のパルス発生回路105、加算回路104、データROM106及びランプ制御回路107によって制御していたが、図15に示すように、パチンコ遊技機のガラス枠95に備えられた発光体(例えば、装飾ランプ96)と、遊技盤11に備えられた発光体(例えば、サイドランプ22)とを、別々の加算回路300A,300B、パルス発生回路301A,301B、データROM302A,302B及びランプ制御回路303A,303Bによって制御してもよい。このようにすれば、ガラス枠95に備えられた発光体と、遊技盤11に備えられた発光体とを別々に制御することができるので、ランプによる演出を多様化することができる。 (3) In the first embodiment, the decoration lamp 96 and the side lamp 22 are controlled by the same pulse generation circuit 105, addition circuit 104, data ROM 106, and lamp control circuit 107, but as shown in FIG. A light emitter (for example, a decorative lamp 96) provided in the glass frame 95 of the pachinko gaming machine and a light emitter (for example, the side lamp 22) provided in the game board 11 are separated into separate adder circuits 300A, 300B, Control may be performed by the pulse generation circuits 301A and 301B, the data ROMs 302A and 302B, and the lamp control circuits 303A and 303B. In this way, since the light emitters provided in the glass frame 95 and the light emitters provided in the game board 11 can be controlled separately, the effects produced by the lamps can be diversified.

(4)前記実施形態では、加算回路104が出力するアドレス信号は、パルス信号が入力する度に、アドレスの1番地分に相当する値が加算されるように構成されていたが、複数番地分(例えば、2番地分)に相当する値が加算されるようにして、アドレス信号によって指定されるデータROM106のアドレスが複数番地分ずつ大きくなるようにしてもよい。また、加算する値は正の値に限らず、負の値でもよい。このようにすれば、アドレス信号によって指定されるデータROM106の複数のアドレスを、所定番地分ずつ小さくすることができる。 (4) In the above embodiment, the address signal output from the adder circuit 104 is configured to add a value corresponding to one address of the address every time a pulse signal is input. A value corresponding to (for example, 2 addresses) may be added so that the address of the data ROM 106 specified by the address signal is increased by a plurality of addresses. Further, the value to be added is not limited to a positive value, and may be a negative value. In this way, the plurality of addresses in the data ROM 106 designated by the address signal can be reduced by a predetermined address.

(5)前記実施形態では、ランプ演出パターン毎にパルス信号の出力回数を設定しておき、パルス信号の出力回数が設定回数となったときに、パルス発生回路105からのパルス信号の出力が停止されていたが、ランプ演出パターン毎にデフォルト時間を設定しておき、デフォルト時間に達した場合に、電飾用CPU101がパルス発生回路105にパルス信号を停止させる停止信号を出力するようにしてもよい。この場合、パルス信号の出力回数を設定する必要はない。 (5) In the above embodiment, the number of pulse signal outputs is set for each lamp effect pattern, and when the number of pulse signal outputs reaches the set number of times, the output of the pulse signal from the pulse generation circuit 105 is stopped. However, a default time is set for each lamp production pattern, and when the default time is reached, the illumination CPU 101 outputs a stop signal that causes the pulse generation circuit 105 to stop the pulse signal. Good. In this case, it is not necessary to set the number of output times of the pulse signal.

(6)前記実施形態では、電飾制御基板52に本発明を適用していたが、音声制御基板50や表示制御基板51、並びに7セグ及びドットマトリクス等の演出制御に本発明を適用してもよい。 (6) In the above embodiment, the present invention is applied to the illumination control board 52. However, the present invention is applied to the sound control board 50, the display control board 51, and the presentation control such as 7-segment and dot matrix. Also good.

22 サイドランプ(作動装置)
52 電飾制御基板(遊技機用制御装置)
96 装飾ランプ(作動装置)
103 制御ROM(制御記憶手段)
104 加算回路(アドレス指定手段)
105 パルス発生回路(パルス発生手段)
106 データROM(作動用データ記憶手段)
107 ランプ制御回路(作動回路)
300A,300B 加算回路(アドレス指定手段)
301A,301B パルス発生回路(パルス発生手段)
302A,302B データROM(作動用データ記憶手段)
303A,303B ランプ制御回路(作動回路)
101 電飾用CPU
22A,22B、96A〜96F LED
M 制御プログラム
22 Side lamp (actuator)
52 Lighting control board (control device for gaming machines)
96 Decorative lamp (actuator)
103 Control ROM (control storage means)
104 Adder circuit (address designation means)
105 Pulse generation circuit (pulse generation means)
106 Data ROM (operation data storage means)
107 Lamp control circuit (actuation circuit)
300A, 300B adder circuit (address designation means)
301A, 301B Pulse generation circuit (pulse generation means)
302A, 302B Data ROM (operation data storage means)
303A, 303B Lamp control circuit (operation circuit)
101 CPU for illumination
22A, 22B, 96A-96F LED
M control program

Claims (1)

遊技機を制御するためのCPUと、
前記CPUによって実行される制御用プログラムデータを記憶した制御記憶手段と、
前記遊技機に設けられた作動装置と、
前記作動装置を作動させる作動回路と、
前記制御記憶手段とは別個に設けられて、前記作動装置の作動用データを記憶した作動用データ記憶手段と、
前記作動用データ記憶手段に設けられて、前記CPUからの制御信号に対応したアドレス指定信号が入力されるアドレス信号入力部と、
前記作動用データ記憶手段に設けられて、前記アドレス指定信号に基づいて前記作動用データ記憶手段に記憶されている前記作動用データを前記作動回路に出力するデータ信号出力部と、
パルス信号を発生するパルス発生手段と、
前記アドレス信号入力部に接続され、前記CPUからの制御信号が入力されたことを契機にして前記作動用データ記憶手段に前記アドレス指定信号の出力を開始しかつ、所定個数分の前記アドレス指定信号を前記パルス信号に基づいて1つずつ出力するアドレス指定手段と、
前記パルス信号に基づいて、前記アドレス指定手段が出力する前記アドレス指定信号を変更させるアドレス指定信号変更手段と、
前記パルス信号の発生間隔を変更する間隔変更手段とを備え、
前記作動用データに応じて、前記作動回路が前記作動装置を作動させることを特徴とする遊技機用制御装置。
A CPU for controlling the gaming machine;
Control storage means for storing control program data executed by the CPU;
An operating device provided in the gaming machine;
An actuation circuit for actuating the actuating device;
An operation data storage means provided separately from the control storage means and storing the operation data of the operation device;
An address signal input unit provided in the operation data storage means, to which an address designation signal corresponding to a control signal from the CPU is input;
A data signal output unit provided in the operating data storage means for outputting the operating data stored in the operating data storage means to the operating circuit based on the address designation signal;
Pulse generating means for generating a pulse signal;
Connected to the address signal input unit, triggered by the input of a control signal from the CPU, starts outputting the address designation signal to the operation data storage means, and a predetermined number of the address designation signals Addressing means for outputting one by one based on the pulse signal;
Address designation signal changing means for changing the address designation signal output by the address designation means based on the pulse signal;
An interval changing means for changing the generation interval of the pulse signal,
A control device for a gaming machine, wherein the operating circuit operates the operating device according to the operating data.
JP2010154541A 2010-07-07 2010-07-07 Control device for gaming machine Active JP4933644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010154541A JP4933644B2 (en) 2010-07-07 2010-07-07 Control device for gaming machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010154541A JP4933644B2 (en) 2010-07-07 2010-07-07 Control device for gaming machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004102325A Division JP4679065B2 (en) 2004-03-31 2004-03-31 Control device for gaming machine

Publications (2)

Publication Number Publication Date
JP2010214160A true JP2010214160A (en) 2010-09-30
JP4933644B2 JP4933644B2 (en) 2012-05-16

Family

ID=42973602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010154541A Active JP4933644B2 (en) 2010-07-07 2010-07-07 Control device for gaming machine

Country Status (1)

Country Link
JP (1) JP4933644B2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11104314A (en) * 1997-10-03 1999-04-20 Ace Denken:Kk Game machine
JP2000254319A (en) * 1999-03-05 2000-09-19 Sankyo Kk Game machine
JP2003047729A (en) * 2001-08-06 2003-02-18 Daidoo:Kk Game machine
JP2003275408A (en) * 2002-03-22 2003-09-30 Okumura Yu-Ki Co Ltd Game machine

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11104314A (en) * 1997-10-03 1999-04-20 Ace Denken:Kk Game machine
JP2000254319A (en) * 1999-03-05 2000-09-19 Sankyo Kk Game machine
JP2003047729A (en) * 2001-08-06 2003-02-18 Daidoo:Kk Game machine
JP2003275408A (en) * 2002-03-22 2003-09-30 Okumura Yu-Ki Co Ltd Game machine

Also Published As

Publication number Publication date
JP4933644B2 (en) 2012-05-16

Similar Documents

Publication Publication Date Title
JP2004344325A (en) Game machine
JP6442437B2 (en) Game machine
JP2006263250A (en) Slot machine
JP2006158682A (en) Game machine
JP2008061852A (en) Game machine
JP2013165868A (en) Game machine
JP4679065B2 (en) Control device for gaming machine
JP2006271532A (en) Game machine
JP4933643B2 (en) Control device for gaming machine
JP6445488B2 (en) Game machine
JP2008061851A (en) Game machine
JP4933644B2 (en) Control device for gaming machine
JP4933642B2 (en) Control device for gaming machine
JP2008295553A (en) Game machine
JP2006204528A (en) Game machine
JP2010214161A (en) Controller for game machine
JP2006149976A (en) Game machine and program
JP2002315918A (en) Game machine, computer program and recording medium
JP6694041B2 (en) Amusement machine
JP5480029B2 (en) Game machine
JP5467277B2 (en) Game machine
JP6197070B2 (en) Game machine
JP5152812B2 (en) Bullet ball machine
JP6253010B2 (en) Game machine
JP2002136720A (en) Game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120216

R150 Certificate of patent or registration of utility model

Ref document number: 4933644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250